JP2622661B2 - 液晶表示パネル - Google Patents
液晶表示パネルInfo
- Publication number
- JP2622661B2 JP2622661B2 JP5197509A JP19750993A JP2622661B2 JP 2622661 B2 JP2622661 B2 JP 2622661B2 JP 5197509 A JP5197509 A JP 5197509A JP 19750993 A JP19750993 A JP 19750993A JP 2622661 B2 JP2622661 B2 JP 2622661B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- polycrystalline silicon
- thin film
- tft
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Thin Film Transistor (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、多結晶シリコン薄膜ト
ランジスタ（以下、「ＴＦＴ］と略す。）を用いた液晶
表示パネルに関するものである。
ランジスタ（以下、「ＴＦＴ］と略す。）を用いた液晶
表示パネルに関するものである。
【０００２】
【従来の技術】近年、絶縁基板上にＴＦＴを形成する研
究が活発に行なわれている。この技術は安価な絶縁基板
を用いて薄形ディスプレイを実現するアクティブマトリ
ックスパネル、通常の半導体集積回路上にトランジスタ
等の能動素子を形成する、いわゆる三次元集積回路等、
多くの応用が期待できる。本発明では、ＴＦＴを用いた
液晶表示パネルにおいて、本質的な特性の向上を図った
ものである。以下に、多結晶シリコン薄膜を用いたＴＦ
Ｔの製造方法の１例を示して説明する。
究が活発に行なわれている。この技術は安価な絶縁基板
を用いて薄形ディスプレイを実現するアクティブマトリ
ックスパネル、通常の半導体集積回路上にトランジスタ
等の能動素子を形成する、いわゆる三次元集積回路等、
多くの応用が期待できる。本発明では、ＴＦＴを用いた
液晶表示パネルにおいて、本質的な特性の向上を図った
ものである。以下に、多結晶シリコン薄膜を用いたＴＦ
Ｔの製造方法の１例を示して説明する。
【０００３】図１（ａ）で絶縁性基板１０１に多結晶シ
リコン薄膜１０２を形成、所定のパターンに加工する。
その後熱酸化、あるいはＣＶＤ法によりゲート酸化膜１
０３を形成する。次に、ゲート電極としてＮ型を有する
不純物を含む多結晶シリコン１０４を形成加工する。次
に、ゲート電極１０４をマスクとして、Ｎ型不純物１０
５をイオン注入し、ソース・ドレイン領域１０６を設け
たのが同図（ｂ）である。その後、同図（ｃ）のように
層間絶縁膜１０７を形成し、各配線を引き出すための窓
１０８を開ける。最後に、Ａｌ等の配線用金属１０９で
配線形成したものが同図（ｄ）である。
リコン薄膜１０２を形成、所定のパターンに加工する。
その後熱酸化、あるいはＣＶＤ法によりゲート酸化膜１
０３を形成する。次に、ゲート電極としてＮ型を有する
不純物を含む多結晶シリコン１０４を形成加工する。次
に、ゲート電極１０４をマスクとして、Ｎ型不純物１０
５をイオン注入し、ソース・ドレイン領域１０６を設け
たのが同図（ｂ）である。その後、同図（ｃ）のように
層間絶縁膜１０７を形成し、各配線を引き出すための窓
１０８を開ける。最後に、Ａｌ等の配線用金属１０９で
配線形成したものが同図（ｄ）である。
【０００４】このような多結晶シリコン薄膜トランジス
タを交差するデータ線とタイミング線に接続して用い
て、スイッチング作用を行なわせる液晶表示パネルにお
いては、オフ電流が大きいという問題がある。
タを交差するデータ線とタイミング線に接続して用い
て、スイッチング作用を行なわせる液晶表示パネルにお
いては、オフ電流が大きいという問題がある。
【０００５】
【発明が解決しようとする課題】本発明の目的とすると
ころは、多結晶シリコン薄膜トランジスタを用いた液晶
表示パネルにおける薄膜トランジスタのオフ状態でのリ
ーク電流を、液晶の等価抵抗によるリーク電流より小さ
く、かつ、１／１０以下に低減させ、ＯＮ／ＯＦＦ比の
大きな特性を持つ液晶表示パネルを提供することにあ
る。
ころは、多結晶シリコン薄膜トランジスタを用いた液晶
表示パネルにおける薄膜トランジスタのオフ状態でのリ
ーク電流を、液晶の等価抵抗によるリーク電流より小さ
く、かつ、１／１０以下に低減させ、ＯＮ／ＯＦＦ比の
大きな特性を持つ液晶表示パネルを提供することにあ
る。
【０００６】
【課題を解決するための手段】本発明は、一対の基板間
に液晶が挟持され、該基板の一方の基板上には複数のデ
ータ線と、該複数のデータ線と交差して形成された複数
のタイミング線と、前記データ線と前記タイミング線に
接続された多結晶シリコン薄膜トランジスタとを有し、
該データ線からのデータ信号が該多結晶シリコン薄膜ト
ランジスタを介して液晶およびコンデンサに供給されて
なる液晶表示パネルにおいて、前記多結晶シリコン薄膜
トランジスタのオフ状態でのリーク電流が前記液晶の等
価抵抗によるリーク電流より小さく、かつ、１／１０以
下であり、前記薄膜トランジスタの多結晶シリコン薄膜
からなるチャンネル領域の膜厚を２５００Å以下とした
ことを特徴とするものである。
に液晶が挟持され、該基板の一方の基板上には複数のデ
ータ線と、該複数のデータ線と交差して形成された複数
のタイミング線と、前記データ線と前記タイミング線に
接続された多結晶シリコン薄膜トランジスタとを有し、
該データ線からのデータ信号が該多結晶シリコン薄膜ト
ランジスタを介して液晶およびコンデンサに供給されて
なる液晶表示パネルにおいて、前記多結晶シリコン薄膜
トランジスタのオフ状態でのリーク電流が前記液晶の等
価抵抗によるリーク電流より小さく、かつ、１／１０以
下であり、前記薄膜トランジスタの多結晶シリコン薄膜
からなるチャンネル領域の膜厚を２５００Å以下とした
ことを特徴とするものである。
【０００７】
【作用】多結晶シリコンよりなるＴＦＴについて、チャ
ンネル領域の厚さを変えたものを製造し、ゲート−ソー
ス間電圧に対するドレイン電流を測定した結果を図２，
図３に示す。
ンネル領域の厚さを変えたものを製造し、ゲート−ソー
ス間電圧に対するドレイン電流を測定した結果を図２，
図３に示す。
【０００８】図２で、横軸は、ソースに対するゲート電
圧ＶGSであり、縦軸は、ドレイン電流ＩD である。ま
た、ソースに対するドレイン電圧は４Ｖである。
（Ａ），（Ｂ），（Ｃ）の３種は、多結晶シリコンの膜
厚Ｔ（図１（ｄ）におけるＴに相当する。）を変えたも
のであり、（Ａ）がＴA ＝４０００Å、（Ｂ）がＴB ＝
３０００Å、（Ｃ）がＴC ＝２０００Åである。
圧ＶGSであり、縦軸は、ドレイン電流ＩD である。ま
た、ソースに対するドレイン電圧は４Ｖである。
（Ａ），（Ｂ），（Ｃ）の３種は、多結晶シリコンの膜
厚Ｔ（図１（ｄ）におけるＴに相当する。）を変えたも
のであり、（Ａ）がＴA ＝４０００Å、（Ｂ）がＴB ＝
３０００Å、（Ｃ）がＴC ＝２０００Åである。
【０００９】図３において、横軸は上記多結晶シリコン
の膜厚Ｔであり、横軸はゲート電圧ＶGS＝０（Ｖ）の時
のドレイン電流ＩD である。
の膜厚Ｔであり、横軸はゲート電圧ＶGS＝０（Ｖ）の時
のドレイン電流ＩD である。
【００１０】図２，図３の結果から分かるように、トラ
ンジスタがＯＦＦ状態の時のリーク電流は、多結晶シリ
コンの膜厚Ｔに依存し、Ｔが小さい程リーク電流が小さ
くなる傾向にある。その場合、図３からわかるように、
Ｔ＞２５００Åの時は、リーク電流の値はほとんど変わ
らないが、Ｔ＜２５００Åになると、リーク電流の値は
急激に低減する傾向がある。したがって、多結晶シリコ
ンを用いたＴＦＴを液晶表示パネルに用いる場合は、Ｔ
ＦＴがＯＦＦ状態の時に流れるリーク電流が上述した特
性を持つため、上記多結晶シリコンの膜厚の最適値があ
るということが分かった。以上の結果を考慮して、多結
晶シリコンによるＴＦＴをアクティブマトリックスパネ
ルに応用した本発明の実施例を説明する。
ンジスタがＯＦＦ状態の時のリーク電流は、多結晶シリ
コンの膜厚Ｔに依存し、Ｔが小さい程リーク電流が小さ
くなる傾向にある。その場合、図３からわかるように、
Ｔ＞２５００Åの時は、リーク電流の値はほとんど変わ
らないが、Ｔ＜２５００Åになると、リーク電流の値は
急激に低減する傾向がある。したがって、多結晶シリコ
ンを用いたＴＦＴを液晶表示パネルに用いる場合は、Ｔ
ＦＴがＯＦＦ状態の時に流れるリーク電流が上述した特
性を持つため、上記多結晶シリコンの膜厚の最適値があ
るということが分かった。以上の結果を考慮して、多結
晶シリコンによるＴＦＴをアクティブマトリックスパネ
ルに応用した本発明の実施例を説明する。
【００１１】本発明に用いる液晶表示パネルにおいて、
０．１ｍｍ平方〜０．３ｍｍ平方の画素では、液晶の抵
抗値は、ほぼ１０10Ω近辺である。したがって、ＴＦＴ
のリーク電流は、等価抵抗で液晶の１／１０以下、すな
わち、１０-11 Ａ以下にする必要がある。本出願人の実
験結果から、この時の多結晶シリコンの膜厚は、Ｔ＜２
５００Åでなければならない。
０．１ｍｍ平方〜０．３ｍｍ平方の画素では、液晶の抵
抗値は、ほぼ１０10Ω近辺である。したがって、ＴＦＴ
のリーク電流は、等価抵抗で液晶の１／１０以下、すな
わち、１０-11 Ａ以下にする必要がある。本出願人の実
験結果から、この時の多結晶シリコンの膜厚は、Ｔ＜２
５００Åでなければならない。
【００１２】
【実施例】以下に本発明による実施例を述べる。ＴＦＴ
をアクティブマトリックスパネルに用いた場合の液晶表
示装置は、一般に、上側のガラス基板と、下側のＴＦＴ
基板と、その間に封入された液晶とから構成されてお
り、前記ＴＦＴ基板上にマトリックス状に配置された液
晶駆動素子を外部選択回路により選択し、前記液晶駆動
素子に接続された液晶駆動電極に電圧を印加することに
より、任意の文字、図形、あるいは画像の表示を行なう
ものである。前記ＴＦＴ基板の一般的な回路図を図４に
示す。
をアクティブマトリックスパネルに用いた場合の液晶表
示装置は、一般に、上側のガラス基板と、下側のＴＦＴ
基板と、その間に封入された液晶とから構成されてお
り、前記ＴＦＴ基板上にマトリックス状に配置された液
晶駆動素子を外部選択回路により選択し、前記液晶駆動
素子に接続された液晶駆動電極に電圧を印加することに
より、任意の文字、図形、あるいは画像の表示を行なう
ものである。前記ＴＦＴ基板の一般的な回路図を図４に
示す。
【００１３】図４（ａ）は、ＴＦＴ基板上に液晶駆動素
子をマトリックス状に配置した配置図である。図中の１
で囲まれた領域が表示領域であり、その中に液晶駆動素
子２がマトリックス状に配置されている。３は液晶駆動
素子２へのデータ信号ラインであり、４は液晶駆動素子
２へのタイミング信号ラインである。液晶駆動素子２の
回路図を液晶駆動素子２の回路図を図４（ｂ）に示す。
５はＴＦＴであり、データのスイッチングを行なう。６
はコンデンサであり、データ信号の保持用として用いら
れる。７は液晶パネルであり、７−１は各液晶駆動素子
に対応して形成された液晶駆動電極であり、７−２は上
側ガラスパネルである。
子をマトリックス状に配置した配置図である。図中の１
で囲まれた領域が表示領域であり、その中に液晶駆動素
子２がマトリックス状に配置されている。３は液晶駆動
素子２へのデータ信号ラインであり、４は液晶駆動素子
２へのタイミング信号ラインである。液晶駆動素子２の
回路図を液晶駆動素子２の回路図を図４（ｂ）に示す。
５はＴＦＴであり、データのスイッチングを行なう。６
はコンデンサであり、データ信号の保持用として用いら
れる。７は液晶パネルであり、７−１は各液晶駆動素子
に対応して形成された液晶駆動電極であり、７−２は上
側ガラスパネルである。
【００１４】以上の説明から分かるように、ＴＦＴは、
液晶に印加する電圧のデータをスイッチングするために
用いられ、このときＴＦＴに要求される特性は大きく次
の２種類に分類される。
液晶に印加する電圧のデータをスイッチングするために
用いられ、このときＴＦＴに要求される特性は大きく次
の２種類に分類される。
【００１５】（１）ＴＦＴをＯＮ状態にした時コンデン
サを充電させるために充分な電流を流すことができるこ
と。（２）ＴＦＴをＯＦＦ状態にした時、極力、電流が
流れないこと。
サを充電させるために充分な電流を流すことができるこ
と。（２）ＴＦＴをＯＦＦ状態にした時、極力、電流が
流れないこと。
【００１６】（１）は、コンデンサへのデータの書き込
み特性に関するものである。液晶の表示は、コンデンサ
の電位により決定されるため、短時間にデータを完璧に
書き込むことができるように、ＴＦＴは充分大きい電流
を流すことができなくてはならない。この時の電流（以
下、「ＯＮ電流」という。）は、コンデンサの容量と、
書き込み時間とから定まり、そのＯＮ電流をクリアでき
るようにＴＦＴを製造しなくてはならない。ＴＦＴの流
すことができるＯＮ電流は、トランジスタのサイズ（チ
ャンネル長とチャンネル幅），構造，製造プロセス，ゲ
ート電圧などに大きく依存する。多結晶シリコンを用い
てＴＦＴを形成した場合、一般にＯＮ電流は充分大きい
値を得ることが可能であり、したがって（１）の要求事
項は満足されている。これは、非晶質半導体などと異な
り、多結晶シリコンではかなり大きいキャリア移動度が
得られるためである。
み特性に関するものである。液晶の表示は、コンデンサ
の電位により決定されるため、短時間にデータを完璧に
書き込むことができるように、ＴＦＴは充分大きい電流
を流すことができなくてはならない。この時の電流（以
下、「ＯＮ電流」という。）は、コンデンサの容量と、
書き込み時間とから定まり、そのＯＮ電流をクリアでき
るようにＴＦＴを製造しなくてはならない。ＴＦＴの流
すことができるＯＮ電流は、トランジスタのサイズ（チ
ャンネル長とチャンネル幅），構造，製造プロセス，ゲ
ート電圧などに大きく依存する。多結晶シリコンを用い
てＴＦＴを形成した場合、一般にＯＮ電流は充分大きい
値を得ることが可能であり、したがって（１）の要求事
項は満足されている。これは、非晶質半導体などと異な
り、多結晶シリコンではかなり大きいキャリア移動度が
得られるためである。
【００１７】（２）は、コンデンサに書き込まれたデー
タの保持特性に関するものである。一般に、書き込まれ
たデータは、書き込み時間よりもはるかに長い時間保持
されなくてはならない。コンデンサの静電容量は、通常
１ｐＦ程度の小さい値であるため、ＴＦＴがＯＦＦ状態
のときにわずかでもリーク電流が流れると、ドレインの
電位（すなわち、コンデンサの電位）は急激にソースの
電位に近づき、書き込まれたデータは正しく保持されな
くなってしまう。多結晶シリコンを用いてＴＦＴを形成
した場合、多結晶シリコン膜中の結晶粒界に多くのトラ
ップ単位が局在しているため、このトラップを介してか
なり多くのリーク電流が流れてしまう。
タの保持特性に関するものである。一般に、書き込まれ
たデータは、書き込み時間よりもはるかに長い時間保持
されなくてはならない。コンデンサの静電容量は、通常
１ｐＦ程度の小さい値であるため、ＴＦＴがＯＦＦ状態
のときにわずかでもリーク電流が流れると、ドレインの
電位（すなわち、コンデンサの電位）は急激にソースの
電位に近づき、書き込まれたデータは正しく保持されな
くなってしまう。多結晶シリコンを用いてＴＦＴを形成
した場合、多結晶シリコン膜中の結晶粒界に多くのトラ
ップ単位が局在しているため、このトラップを介してか
なり多くのリーク電流が流れてしまう。
【００１８】以上述べた内容からわかるように、液晶表
示パネルにおいて、多結晶シリコンを用いたＴＦＴで
は、ＯＮ電流は比較的大きな値が得られるが、リーク電
流の値も大きくなりデータの保持特性を悪化させてい
る。したがって、リーク電流を小さく抑えることが急務
となっている。
示パネルにおいて、多結晶シリコンを用いたＴＦＴで
は、ＯＮ電流は比較的大きな値が得られるが、リーク電
流の値も大きくなりデータの保持特性を悪化させてい
る。したがって、リーク電流を小さく抑えることが急務
となっている。
【００１９】次に、本実施例において用いたＴＦＴの製
造プロセス図を図５に示す。製造方法は、図１で説明し
たものと同様であるので省略する。なお、図５に示した
番号は、図１で示した番号と以下のように対応する。
（１０１−２０１、１０２−２０２、１０９−２０９）
造プロセス図を図５に示す。製造方法は、図１で説明し
たものと同様であるので省略する。なお、図５に示した
番号は、図１で示した番号と以下のように対応する。
（１０１−２０１、１０２−２０２、１０９−２０９）
【００２０】また、本発明による実施例では、多結晶シ
リコン薄膜トランジスタのリーク電流が液晶の等価抵抗
によるリーク電流の１／１０以下であり、多結晶シリコ
ンの膜厚、（図５のＴ’に相当する。）Ｔ’をＴ’＜２
５００Åの範囲において選定することにより、充分満足
のできる特性を持つ製品を得ることができた。
リコン薄膜トランジスタのリーク電流が液晶の等価抵抗
によるリーク電流の１／１０以下であり、多結晶シリコ
ンの膜厚、（図５のＴ’に相当する。）Ｔ’をＴ’＜２
５００Åの範囲において選定することにより、充分満足
のできる特性を持つ製品を得ることができた。
【００２１】以上のように、多結晶シリコン２０２の膜
厚Ｔ’を小さくしてゆけばそれに伴ってリーク電流を低
減せしめることができるが、ある膜厚まで小さくする
と、配線用金属２０９として、例えば、Ａｌ、Ａｌ−Ｓ
ｉを用いた場合、拡散層を突き抜けてしまって、コンタ
クトをとることが不可能となることがある。したがっ
て、リーク電流を減らすための多結晶シリコンの膜厚
は、よりリーク電流を低減できる可能性を持ちながら、
結局のところコンタクトが安定してとれるかどうかに制
限されてしまう。この問題を改善するため、以下に述べ
るＴＦＴ構造を提供する。すなわち、チャンネルが形成
される領域の多結晶シリコンの膜厚のみを薄くすること
によって、リーク電流を減らすと共に、ソース・ドレイ
ン領域と配線用金属とのコンタクトを確実にとる構造で
ある。
厚Ｔ’を小さくしてゆけばそれに伴ってリーク電流を低
減せしめることができるが、ある膜厚まで小さくする
と、配線用金属２０９として、例えば、Ａｌ、Ａｌ−Ｓ
ｉを用いた場合、拡散層を突き抜けてしまって、コンタ
クトをとることが不可能となることがある。したがっ
て、リーク電流を減らすための多結晶シリコンの膜厚
は、よりリーク電流を低減できる可能性を持ちながら、
結局のところコンタクトが安定してとれるかどうかに制
限されてしまう。この問題を改善するため、以下に述べ
るＴＦＴ構造を提供する。すなわち、チャンネルが形成
される領域の多結晶シリコンの膜厚のみを薄くすること
によって、リーク電流を減らすと共に、ソース・ドレイ
ン領域と配線用金属とのコンタクトを確実にとる構造で
ある。
【００２２】図６にしたがって、本発明の他の実施例を
説明する。図６（ａ）のように、絶縁基板３０１上に、
確実にコンタクトをとることのできる膜厚を有する多結
晶シリコン３０２を形成し、所定のパターンに加工す
る。次に、チャンネル領域のみを所定の膜厚（２５００
Å以下）までエッチングし、凹部３００を形成する。そ
の後、熱酸化、あるいはＣＶＤ法によりゲート酸化膜３
０３を形成したのが同図（ｂ）である。次に、同図
（ｃ）のように、凹部３００に多結晶シリコン等のゲー
ト電極３０４を設け、該ゲート電極をマスクとしてＮ型
の不純物３０５をイオン注入し、ソース・ドレイン領域
３０６を形成する。その後、層間絶縁膜３０７を形成し
た後、配線用金属とのコンタクトをとるための窓３０８
を開けたのが同図（ｄ）である。最後に、Ａｌ等の配線
用金属３０９を蒸着後、配線形成したものが同図（ｅ）
である。このような構造によれば、チャンネルが形成さ
れる領域の多結晶シリコンのみを薄くすることができる
ため、配線用金属とソース・ドレイン領域とのコンタク
トが確実にとれ、さらにリーク電流を減らす方向へ持っ
ていくことができる。
説明する。図６（ａ）のように、絶縁基板３０１上に、
確実にコンタクトをとることのできる膜厚を有する多結
晶シリコン３０２を形成し、所定のパターンに加工す
る。次に、チャンネル領域のみを所定の膜厚（２５００
Å以下）までエッチングし、凹部３００を形成する。そ
の後、熱酸化、あるいはＣＶＤ法によりゲート酸化膜３
０３を形成したのが同図（ｂ）である。次に、同図
（ｃ）のように、凹部３００に多結晶シリコン等のゲー
ト電極３０４を設け、該ゲート電極をマスクとしてＮ型
の不純物３０５をイオン注入し、ソース・ドレイン領域
３０６を形成する。その後、層間絶縁膜３０７を形成し
た後、配線用金属とのコンタクトをとるための窓３０８
を開けたのが同図（ｄ）である。最後に、Ａｌ等の配線
用金属３０９を蒸着後、配線形成したものが同図（ｅ）
である。このような構造によれば、チャンネルが形成さ
れる領域の多結晶シリコンのみを薄くすることができる
ため、配線用金属とソース・ドレイン領域とのコンタク
トが確実にとれ、さらにリーク電流を減らす方向へ持っ
ていくことができる。
【００２３】
【発明の効果】以上述べたように、本発朗によれば、液
晶表示パネルにおいて、多結晶シリコン薄膜トランジス
タのオフ状態でのリーク電流が液晶の等価抵抗によるリ
ーク電流より小さく、かつ、１／１０以下であり、前記
薄膜トランジスタのシリコン薄膜からなるチャンネル領
域の膜厚を２５００Å以下としたことにより、ＯＮ／Ｏ
ＦＦ比が大きく、高コントラストで保持特性のよい液晶
表示パネルを提供できるという効果がある。
晶表示パネルにおいて、多結晶シリコン薄膜トランジス
タのオフ状態でのリーク電流が液晶の等価抵抗によるリ
ーク電流より小さく、かつ、１／１０以下であり、前記
薄膜トランジスタのシリコン薄膜からなるチャンネル領
域の膜厚を２５００Å以下としたことにより、ＯＮ／Ｏ
ＦＦ比が大きく、高コントラストで保持特性のよい液晶
表示パネルを提供できるという効果がある。
【図１】 本発明の説明に用いたＴＦＴの構造及びその
製造方法を示す概略図である。
製造方法を示す概略図である。
【図２】 図１の特性を示すグラフである。
【図３】 図１の特性を示すグラフである。
【図４】 本発明の実施例として用いた液晶駆動素子の
マトリックス状配置図、及び液晶駆動素子の回路図であ
る。
マトリックス状配置図、及び液晶駆動素子の回路図であ
る。
【図５】 用いられたＴＦＴの構造及びその製造方法を
示す概略図である。
示す概略図である。
【図６】 図５におけるＴＦＴの特性をさらに改善する
ＴＦＴ構造とその製造方法を示す概略図である。
ＴＦＴ構造とその製造方法を示す概略図である。
１０１、２０１、３０１・・・絶縁基板 １０２、２０２、３０２・・・多結晶シリコン薄膜 １０３、２０３、３０３・・・ゲート酸化膜 １０４、２０４、３０４・・・ゲート電極 １０５、２０５、３０５・・・Ｎ型不純物 １０６、２０６、３０６・・・ソース、ドレイン領域 １０７、２０７、３０７・・・層間絶縁膜 １０８、２０８、３０８・・・コンタクトホール １０９、２０９、３０９・・・配線用金属
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大島 弘之 長野県諏訪市大和３丁目３番５号株式会 社諏訪精工舎内 (56)参考文献 特開 昭54−152894（ＪＰ，Ａ) 特開 昭57−10266（ＪＰ，Ａ) 特開 昭55−50664（ＪＰ，Ａ)
Claims (1)
- 【請求項１】 一対の基板間に液晶が挟持され、該基板
の一方の基板上には複数のデータ線と、該複数のデータ
線と交差して形成された複数のタイミング線と、前記デ
ータ線と前記タイミング線に接続された多結晶シリコン
薄膜トランジスタとを有し、該データ線からのデータ信
号が該多結晶シリコン薄膜トランジスタを介して液晶お
よびコンデンサに供給されてなる液晶表示パネルにおい
て、前記多結晶シリコン薄膜トランジスタのオフ状態で
のリーク電流が前記液晶の等価抵抗によるリーク電流よ
り小さく、かつ、１／１０以下であり、前記薄膜トラン
ジスタの多結晶シリコン薄膜からなるチャンネル領域の
膜厚を２５００Å以下としたことを特徴とする液晶表示
パネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5197509A JP2622661B2 (ja) | 1982-04-13 | 1993-08-09 | 液晶表示パネル |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57061440A JPS58178564A (ja) | 1982-04-13 | 1982-04-13 | 薄膜トランジスタ |
| JP5197509A JP2622661B2 (ja) | 1982-04-13 | 1993-08-09 | 液晶表示パネル |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57061440A Division JPS58178564A (ja) | 1982-04-13 | 1982-04-13 | 薄膜トランジスタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06163900A JPH06163900A (ja) | 1994-06-10 |
| JP2622661B2 true JP2622661B2 (ja) | 1997-06-18 |
Family
ID=26402463
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5197509A Expired - Lifetime JP2622661B2 (ja) | 1982-04-13 | 1993-08-09 | 液晶表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2622661B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3296975B2 (ja) * | 1996-08-22 | 2002-07-02 | シャープ株式会社 | 薄膜トランジスタ及びその製造方法 |
| JP4723787B2 (ja) * | 2002-07-09 | 2011-07-13 | シャープ株式会社 | 電界効果型トランジスタ、その製造方法及び画像表示装置 |
| KR101032940B1 (ko) * | 2003-12-01 | 2011-05-06 | 삼성전자주식회사 | 박막 트랜지스터 표시판 |
| KR102352590B1 (ko) | 2009-12-18 | 2022-01-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액정 표시 장치 및 전자 기기 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54152894A (en) * | 1978-05-23 | 1979-12-01 | Seiko Epson Corp | Liquid crystal display unit |
| JPS5550664A (en) * | 1978-10-07 | 1980-04-12 | Shunpei Yamazaki | Semiconductor device and method of fabricating the same |
| JPS5710266A (en) * | 1980-06-23 | 1982-01-19 | Fujitsu Ltd | Mis field effect semiconductor device |
-
1993
- 1993-08-09 JP JP5197509A patent/JP2622661B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06163900A (ja) | 1994-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5124768A (en) | Thin film transistor and active matrix assembly including same | |
| US6037608A (en) | Liquid crystal display device with crossover insulation | |
| US6316790B1 (en) | Active matrix assembly with light blocking layer over channel region | |
| US5159477A (en) | Active matrix display device having additional capacitors connected to switching elements and additional capacitor common line | |
| JP2001051292A (ja) | 半導体装置および半導体表示装置 | |
| US5736751A (en) | Field effect transistor having thick source and drain regions | |
| JPH0338755B2 (ja) | ||
| US6242777B1 (en) | Field effect transistor and liquid crystal devices including the same | |
| JP3024620B2 (ja) | 液晶パネルの製造方法 | |
| JPH08236779A (ja) | 基板の表面にアレイ回路を形成する方法 | |
| JPH08236780A (ja) | 製 品 | |
| JPH0534836B2 (ja) | ||
| JPS58182272A (ja) | 薄膜トランジスタ | |
| US5677547A (en) | Thin film transistor and display device including same | |
| JP2622661B2 (ja) | 液晶表示パネル | |
| JPH08234233A (ja) | アレイ | |
| JP3286843B2 (ja) | 液晶パネル | |
| JPH10133233A (ja) | アクティブマトリクス型表示回路およびその作製方法 | |
| JPH0544195B2 (ja) | ||
| JPH03293641A (ja) | アクティブマトリクス表示装置 | |
| JPS58190063A (ja) | 透過型液晶表示パネル用薄膜トランジスタ | |
| JP2001318623A (ja) | アクティブマトリクス基板とその製造方法、電気光学装置とその製造方法及び電子機器 | |
| US8421939B2 (en) | Display control substrate, manufacturing method thereof, liquid crystal display panel, electronic information device | |
| JPS5933877A (ja) | 薄膜トランジスタ | |
| JPS6053082A (ja) | 薄膜トランジスタ |