JPS58178564A - 薄膜トランジスタ - Google Patents

薄膜トランジスタ

Info

Publication number
JPS58178564A
JPS58178564A JP57061440A JP6144082A JPS58178564A JP S58178564 A JPS58178564 A JP S58178564A JP 57061440 A JP57061440 A JP 57061440A JP 6144082 A JP6144082 A JP 6144082A JP S58178564 A JPS58178564 A JP S58178564A
Authority
JP
Japan
Prior art keywords
polysilicon
thin film
polycrystalline silicon
thickness
leakage current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57061440A
Other languages
English (en)
Inventor
Toshihiko Mano
真野　敏彦
Toshimoto Kodaira
小平　寿源
Hiroyuki Oshima
弘之 大島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Suwa Seikosha KK
Original Assignee
Seiko Epson Corp
Suwa Seikosha KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP57061440A priority Critical patent/JPS58178564A/ja
Application filed by Seiko Epson Corp, Suwa Seikosha KK filed Critical Seiko Epson Corp
Priority to FR8305592A priority patent/FR2527385B1/fr
Priority to DE3312743A priority patent/DE3312743C2/de
Priority to DE3348083A priority patent/DE3348083C2/de
Priority to GB08309750A priority patent/GB2118365B/en
Publication of JPS58178564A publication Critical patent/JPS58178564A/ja
Priority to FR838320366A priority patent/FR2536194B1/fr
Priority to HK886/87A priority patent/HK88687A/xx
Priority to US07/203,548 priority patent/US5124768A/en
Priority to US07/828,548 priority patent/US5294555A/en
Priority to JP5197509A priority patent/JP2622661B2/ja
Priority to US08/320,729 priority patent/US6294796B1/en
Priority to US08/388,900 priority patent/US5554861A/en
Priority to US08/402,374 priority patent/US6242777B1/en
Priority to US08/413,369 priority patent/US5736751A/en
Priority to US08/452,370 priority patent/US5698864A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H10D30/6731—Top-gate only TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6745—Polycrystalline or microcrystalline silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/10—Materials and properties semiconductor
    • G02F2202/104—Materials and properties semiconductor poly-Si
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H10D30/6746—Amorphous silicon

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 不発明はシリコン薄膜、例えば多結晶ンリコンＦｅｕフ
ァス・シリコンによる＃膜トランジスタ（以下ＴＰＴと
Ｑ−ｔ　）ＩＣＷａ−ｒ、ｂｔｏで、Ｔ？Ｔ％性の陶土
を図ったものである。
近年、絶−基板上ＫＴＦＴを形成する研究が活＠に杓な
われている。この技術は安価な絶縁基板を用いて薄形デ
ィスプレイｔ−実ｉするアクティブマトリックスパネル
、あるいに通常の半導体果檀回路上にトランジスタ等の
駆動素子を形成する、いわゆる三次元果横回路等、多く
の応用が期待できる。４発明ではＴ？ＴＫおける本質的
な特性の同上ｔｔＩ？１１つたｔのであるため、上述し
た以外のＴＰＴを応用した１合にｔ進相できるものであ
る。
以下に多結晶シリコン薄−を用いたＴＰＴの製造方法の
１例を序して説明する。
！Ｉ４１凶（ａ）で絶−性基叡１０１に多結晶シリコン
薄膜１０２を形成、所足のパター、ンに加工する。
その畿＊＠化、あるいはＣＶＤ法によりゲート鈑化麟１
０ｓ、を形成する。次にケート電極としてＮ榔′Ｉｋ′
４４する不純物を含む多結晶シリコン１０４を増成加工
する。次に８ｉ］紀ゲート電檎１０４をマスりとじて、
Ｎ響不純物１０５をイオン注入し、ソース・ドレイン領
域１０６を設けたのが同図（１））である。その後同図
（ｃ）のように層閣杷−膜１０７を形成し、各配線を引
き出すための窓１０８を開ける。最後にＭ等の配線用金
禰１０９で配−形成したものが同図（ｄ）である。以上
のプロセスに誠って製造したＴＦＴから得られた特性を
ｗＡ２区、第５図に示す。ｍ２図で横軸にソースに対す
るケート電圧ｖａｍであり、縦軸はドレイン暖流より　
である。
また、ソースに対するドレイン電圧に４ｖである。
３撞類の特性の差は多結晶シリコンの濃厚（第１図（ｄ
）におけるＴに相当する。）により　（ＡＪがＴ＾＝ａ
　ｏ　ｏ　ｏ　Ａ　、　（ａ）がＴｍ−５ａａａＸ、（
ａＪがＴｏ−２０００１である。１４５図で横軸は上記
多結晶シリコンの膜厚Ｔで、あり、縦軸にゲート電圧Ｖ
Ｇ＠　、＝　０　（Ｖ）の時のドレイン電流より　であ
る。纂２図・ａ３凶の結果たられかるように、トランジ
スタがＯＦ　Ｆ状綿の時のリーク電流は、多結晶シリコ
ンの膿岸Ｔに依存し、Ｔが小さい橿す−ク亀處がｌ」・
さくなる傾１回にある。その場合、＠３図〃為られ力）
るように１Ｔ＞２５００〜５ｏｏｏＸｏｉｑａリーｙ電
ｍの櫃はほとんど変わらないが、Ｔ（２５００〜５ｏｏ
ｏＸになるとリーク電ｆｉは急激に低減する傾向がある
。
従って多Ｍ＋ｔ！／リコンを用い７ｔＴＦＴをデバイス
に応用する場合ＩＩｉ、ＴＦＴがＯＦＦ状嗜の時に流れ
るリーク電流が上述した特性を持つため、上６ピ多緒蟲
シリコンの膜厚のＩＩｋ遍偵がある。以上の結電をｉ＃
纏して、多結晶シリコンによるＴＰＴをアクティブマト
リックスパネルに応用した実施例を説明する。
不発明に用いる液晶パネルにおいて、α１曙０〜α３−
　の１素では、ｇ晶の抵抗値はほぼ１ｏ１０Ω近辺であ
り、従ってＴＦＴのリーク電流は等価ｍ仇で液晶の鶴以
下、即ち１１ド１１　Ａ以下にする会費がある。不出−
人の実験結果ρ為ら、この時の多−一シリコンの膳辱は
、Ｔ＜２５００裏でなければならない。
率＠鴫の目的とするところａ１多結晶シリコンを用いた
ＴＦＴＫ＄Ｐいて、上１多結晶シリコンの膜厚をｚｓｏ
ｏ！以下にすることにより、リーク電ｔＩＬを低減さぜ
％０Ｎ１０ＩＦ？比の大きな特性をもつＴＦＴｔ−提供
し、各デバイスに応用することにある。以下に不発明に
よる実施例を述べる、ＴＩＦＴｉアクティブマトリック
スパネルに応用した場合の液晶表示装置に、一般に、上
輪のガラス基板と、下側のＴＰＴ２Ｉ＆板と、その間に
封入された液晶とから横取されて′ｓ？す、１１１＾ピ
ＴＦＴ基叡上にマ）　ＩＪツクス秋に配置された液晶駆
動素子を外部選択回路により選択し、ｌＯｋ’を１駆動
素子に接続された液晶駆動電極に電圧を印カロすること
により、任意の文字、図形、あるいに＠１Ｊ＃の表不を
行なうものである。ｆｉ８直’Ｔ　Ｉ’　Ｔｍ叡の一般
的な回路図を第４図に示す。
第４図（ａｌはＴＰＴ基板上の液ａ駆動素子のマトリッ
クス状配置図である。図中の１で囲まれた領域が表示領
域であり、その中に液晶駆動素子２がマトリックス状に
配置されている。３は液晶駆動素子２へのデータ＠カラ
インであり、４は液晶駆動素子２へのタイミング（８号
ラインである。液晶駆動素子２の回路図をｗ４１図（ｂ
）に不丁。５はＴＰＴであり、データのスイッチングｔ
ｈなう。６（ｒｉコンデンサであり、データ＝Ｓの保持
用として用いられる。７は液晶パネルであ４７％７　１
は各液晶駆動素子に別名して形成された液晶駆動電極で
あり、７−２Ｕ上側ガラスパネルである。
以上の説明ρ為られかるように、ＴＰＴは、液晶に印加
する電圧のデー４をスイッチングするために用いられ、
このときＴＦＴに費求される物性は大きくぴの２Ｉａ−
に分頌される。
…　τＦＴｔ−ＯＮ状廊にし九時コンデンサを光電さゼ
るために元号な電流を眞丁ことができること。
１２１　　Ｔ　ｔｈＩＴ　１：ＯＦ　ｌｒ状暢にした時
、極力、電流が流れないこと。
…は、コンデンサへのデータの１き込み特性に関するも
のである。液晶の表示はコンデンサの電位により決ださ
れるため、＋！ｉ時閣にデータ、を完壁に１！込むこと
ができるように、ＴＰＴは充分大きい電ｇｉｇすことが
できなくてはならない。この時の電ｄ（以下、ＯＮ電直
流いう。）は、コンデンサの容置と、書き込み時間とか
らだまり、そのＯＮ電流をクリアできるようＶＣＴ　Ｐ
　Ｔを製造しなくてはならない。ＴＰＴの流すことがで
きるｏＮ＠ｉｆｆ、）ランジスタのサイズ（チャネル長
とチャネル幅）、構造、製造プロセス、ケート電圧など
に大きく依存する。多結晶シリコンを用いてＴＰＴを形
成した場合、一般にＯＮ電流は元号大きい値′ｔ−得る
ことが可能でるり、したがって…の要求事項は満足され
ている。これは、非ａ質半導体などと異なり、多結晶シ
リコンではかな９大きいキャリア移ＭＥ！ｌｌｆが得ら
れる九めである。
（２１は、コンデンサに１き込１れたデータの保持特性
に関するものである。一般に、１＠込筐ｆしたデータは
１き込み時間よりもはるかに負い時間保持されなくては
ならない。コンテ／すの靜醒谷童は、迩′〜ＩＰＩＰ程
匿の小さい値であるため、ＴＦＴがＯＦＦ状總の時にわ
ずかでもリーク電流が流れると、ドレインの電位（イな
わりコンデンサの電位）Ｆｉ急激にソースの電位に近づ
き、１き込筐れ′次データは正しく保持されなくなって
しまう。多結晶シリコンを用いてＴＩＦＴ１ｒ形成し九
場合、多結晶シリコン膳中の結晶粒界に多くのトラップ
準位が局在しているため、このトラップを介してかなり
多くのリーク電流が流れてし１つ。
以上述べた内容かられかるように、多結晶シリコンを用
いたＴＦＴでは、ＯＮｍｌｆｔは比較的大きい嘘が祷ら
れるが、リーク電流の値も大きくなりデータの保持特性
を患化させている。したがってリークｌ装置を小さく２
さえることが急務となっている。このことｄ、ＴＦＴｉ
アクティブマトリックスパネル以外の用途に応用する場
合にも全く同様のことがビえる。例えばＴＰＴを用いて
、）ａｌ常のロジック１ｇｌ略ｔ−ｍＩ２５！する一合
には、静止電流が増加し、またメモ９１ｇｌ路を構成す
る場合には、誤動作の原因となる。
仄に奉実施儒に於いて用いたＴＮＴの製造プロセス票５
ＩＩＩＪに下す。製造方法は謝１図で説明したものと同
様であるので省略する。なお第５図に示した番号は、嘱
１図で乎した査ちと以下のように内応する。（１０１−
２０１，１０２−２０２・・・１０９−２０９） また、不発明による実＃Ｉｉガでは多結晶シリコンの膜
厚、（講５図Ｔ′に相当する）をＴ’（２５００スにす
ることにより、十分満足のできる特性をもつ製品を得る
ことができた。
上述した不発明による実施例に限らず、多結晶シリコン
を用いたＴＰＴのリーク電流を最小限に抑えることは、
ＴＰＴを応用したデバイスに要求される性能を得るため
にも不可欠であり、それには不発明の目的で示したよう
に多結最シリコンの膜厚ｔ−２ｓｏｏＸ以下にすること
が会費である。
以上のように多結晶シリコン２０２の膜Ｊ４１１Ｔ’ｔ
−小さくしてゆけばそれに共なってリークｍｍ’を低＃
１．せしめることができるが、ある膜厚１で小さくする
と、配線用金属２０９として例えばＭ・Ｍ−８１を用い
た場合拡散層を突き抜けてコンタクトをとることが不可
能となる。従って、リーク電ｄｔ−減ら１友めの多結晶
シリコンのａ厚は、よりリーク電流を低減できる可能性
を持ちながら、Ｗｉ局のところコンタクトが安定してと
れる〃・どうかに制限されてし筐う。この問題を抜書す
るため不出願人は以下に述べるＴＰＴ綱造′１を提供す
る。即ち、チャンネルの形成される領域の多結晶シリコ
ンの麟辱のみｔ＃〈することによって、リーク電流を誠
ら丁と共に、ソース・ドレイン領域と配線用金属とのコ
ンタクトをＳ実にとる＠造である。１ｇ６−に優って、
不発明の１実＃ｌｌ？ｌｌを説明する。第６図（幻のよ
うに、絶−ｊ＆板３０１上に、確実にコンタクトｔとる
ことのできるｌ１ｌｌ厚を肩する多結晶シリコン５０２
を形成し、Ｍ２のパターンに加工する。久に、チャンネ
ル領域のみを用足の膜厚（２５００Ｘ以下＞ｔでｓｙ＋
ンｙし、凹５３００′に形成すゐ。その債、熱鹸化、あ
るいｒｉＣＶＤ法によりゲート鹸化躾５０ｓを形成した
のが同図（ｂＪである。次ＶＣ１１１１図（コ）のよう
に、凹部３００に多結晶シリコン等のゲート電極５０４
ｔ−設け、該ゲート電極をマスクとしてＮａ＃の不純ｖ
Ｊ３０　ｓ’ｔイオン注入し、ソース・ドレイン領域５
０６を形成する。その彼、層間＃！１１１１１１１４５
０７を形成した後、配−用金禰とのコンタクトをとるた
めの窓５０８を開けたのが一図（ｄ）である。Ｒ後にＭ
等の配線用金属５０９を蒸着後、配線形成したものが同
図（θ）である。このような構造によれば、チャンネル
が形成される領域の多結晶シリコンのみｆｔ＃Ｉくする
ことができるため、配線用金属とソース・ドレイン領域
のコンタクトが確実にとれ、さらにリーク電ｆｌｔを減
らす方向へもっていくことができる。
以上、述べてきたように本＠明は多結晶シリコンを用い
たＴＰＴに於いて、リーク電Ａ’ｆｒデバイス要求に応
じて低減せしめることができる効果を有するＴＰＴ特性
の同上を図ったものである。
【図面の簡単な説明】
第１図は不発明の６明に用い７’（ＴＦＴの構造及びそ
の鯛造方法であり、第２図、絹３図はその特性を示すグ
ラフである。また纂４区は不発明の寮ｔ１ｍ１ｇ％とし
て用いた液晶駆動素子のマトリックス状配置図、及び液
晶躯Ｉ１１素子の回路図であり、粥５図は用いられたＴ
ＰＴの横道及びその製造方法で”ある。！Ｒ６図は第５
図におけるＴＰＴの時性をさらに教書するＴＦＴｌｌ＄
４とその製造方法である。 以　　　上 第１図 ０３ 第２図 ｖ６Ｓ（Ｖ’） 第３図 １）ｏｌｙＳ、’　ＰＡＲ丁ｔＡ） 第４図 第６図

Claims (1)

  1. 【特許請求の範囲】 ＋１１　　シリコン＃膜を用い、ソース電惨とドレイン
    電極及びゲート電極を備えたＩＩＩ膜トランジスタに於
    いて、チャンネルの形成される鎖酸のシリコン薄膜の膜
    厚が、ソース、ドレインの形成される憤域のシリコン薄
    膜の膜厚よＶも小さいことを物書とする薄膜トランジス
    タ。 （２）　　篩ｉ］Ｃシリコン薄膜として多結晶シリコン
    を用いたことを特徴とする特ｆｆ１ｔ′ｉｖ求軛囲第１
    墳記載の博しトランジスタ。 （３１チャンネルの形成される鎖酸のシリコン薄膜の膜
    厚がｚｓｏｏ１以下であることを特徴とする特許請Ｘ範
    囲第１項紀載の薄膜トランジスタ。
JP57061440A 1982-04-13 1982-04-13 薄膜トランジスタ Pending JPS58178564A (ja)

Priority Applications (15)

Application Number Priority Date Filing Date Title
JP57061440A JPS58178564A (ja) 1982-04-13 1982-04-13 薄膜トランジスタ
FR8305592A FR2527385B1 (fr) 1982-04-13 1983-04-06 Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
DE3312743A DE3312743C2 (de) 1982-04-13 1983-04-08 Dünnfilm-MOS-Transistor und Verwendung desselben als Schaltelement in einer Aktivmatrixanordnung
DE3348083A DE3348083C2 (ja) 1982-04-13 1983-04-08
GB08309750A GB2118365B (en) 1982-04-13 1983-04-11 A thin film mos transistor and an active matrix liquid crystal display device
FR838320366A FR2536194B1 (fr) 1982-04-13 1983-12-20 Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
HK886/87A HK88687A (en) 1982-04-13 1987-11-26 A thin film mos transistor and an active matrix liquid crystal display device
US07/203,548 US5124768A (en) 1982-04-13 1988-05-31 Thin film transistor and active matrix assembly including same
US07/828,548 US5294555A (en) 1982-04-13 1992-01-30 Method of manufacturing thin film transistor and active matrix assembly including same
JP5197509A JP2622661B2 (ja) 1982-04-13 1993-08-09 液晶表示パネル
US08/320,729 US6294796B1 (en) 1982-04-13 1994-10-11 Thin film transistors and active matrices including same
US08/388,900 US5554861A (en) 1982-04-13 1995-02-14 Thin film transistors and active matrices including the same
US08/402,374 US6242777B1 (en) 1982-04-13 1995-03-13 Field effect transistor and liquid crystal devices including the same
US08/413,369 US5736751A (en) 1982-04-13 1995-03-30 Field effect transistor having thick source and drain regions
US08/452,370 US5698864A (en) 1982-04-13 1995-05-26 Method of manufacturing a liquid crystal device having field effect transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57061440A JPS58178564A (ja) 1982-04-13 1982-04-13 薄膜トランジスタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP5197509A Division JP2622661B2 (ja) 1982-04-13 1993-08-09 液晶表示パネル

Publications (1)

Publication Number Publication Date
JPS58178564A true JPS58178564A (ja) 1983-10-19

Family

ID=13171127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57061440A Pending JPS58178564A (ja) 1982-04-13 1982-04-13 薄膜トランジスタ

Country Status (1)

Country Link
JP (1) JPS58178564A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182272A (ja) * 1982-04-19 1983-10-25 Seiko Epson Corp 薄膜トランジスタ
JPS6148975A (ja) * 1984-08-16 1986-03-10 Seiko Epson Corp 薄膜トランジスタ
JPS62209862A (ja) * 1986-03-10 1987-09-16 Matsushita Electric Ind Co Ltd 薄膜半導体デバイス
JP2013008027A (ja) * 2009-12-18 2013-01-10 Semiconductor Energy Lab Co Ltd 液晶表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56135968A (en) * 1980-03-27 1981-10-23 Canon Inc Amorphous silicon thin film transistor and manufacture thereof
JPS5710266A (en) * 1980-06-23 1982-01-19 Fujitsu Ltd Mis field effect semiconductor device
JPS58158971A (ja) * 1982-03-16 1983-09-21 Seiko Epson Corp 薄膜半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56135968A (en) * 1980-03-27 1981-10-23 Canon Inc Amorphous silicon thin film transistor and manufacture thereof
JPS5710266A (en) * 1980-06-23 1982-01-19 Fujitsu Ltd Mis field effect semiconductor device
JPS58158971A (ja) * 1982-03-16 1983-09-21 Seiko Epson Corp 薄膜半導体装置

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58182272A (ja) * 1982-04-19 1983-10-25 Seiko Epson Corp 薄膜トランジスタ
JPS6148975A (ja) * 1984-08-16 1986-03-10 Seiko Epson Corp 薄膜トランジスタ
JPS62209862A (ja) * 1986-03-10 1987-09-16 Matsushita Electric Ind Co Ltd 薄膜半導体デバイス
JP2013008027A (ja) * 2009-12-18 2013-01-10 Semiconductor Energy Lab Co Ltd 液晶表示装置
JP2015222443A (ja) * 2009-12-18 2015-12-10 株式会社半導体エネルギー研究所 液晶表示装置及び電子機器
US9244323B2 (en) 2009-12-18 2016-01-26 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device and electronic device
US9620525B2 (en) 2009-12-18 2017-04-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US10256254B2 (en) 2009-12-18 2019-04-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US11282864B2 (en) 2009-12-18 2022-03-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP2022066286A (ja) * 2009-12-18 2022-04-28 株式会社半導体エネルギー研究所 液晶表示装置
JP2023138583A (ja) * 2009-12-18 2023-10-02 株式会社半導体エネルギー研究所 液晶表示装置
US11798952B2 (en) 2009-12-18 2023-10-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US12317599B2 (en) 2009-12-18 2025-05-27 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device

Similar Documents

Publication Publication Date Title
US6326642B1 (en) Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
US5821559A (en) Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
TW424170B (en) Active matrix electro optical device
US5124768A (en) Thin film transistor and active matrix assembly including same
US5736751A (en) Field effect transistor having thick source and drain regions
US6028333A (en) Electric device, matrix device, electro-optical display device, and semiconductor memory having thin-film transistors
JP3173747B2 (ja) 半導体装置の製造方法
US6242777B1 (en) Field effect transistor and liquid crystal devices including the same
JPH0338755B2 (ja)
US6864529B2 (en) Thin film transistor memory device
JPS58182272A (ja) 薄膜トランジスタ
JPS58178564A (ja) 薄膜トランジスタ
JPS625661A (ja) 薄膜トランジスタ
JP2006237624A (ja) 半導体装置及びインバータ回路
JPS60164363A (ja) 薄膜トランジスタの製造方法
JPS6047467A (ja) 相補型薄膜トランジスタ
JP2622661B2 (ja) 液晶表示パネル
JPS5933877A (ja) 薄膜トランジスタ
JPH01302768A (ja) 逆スタガー型シリコン薄膜トランジスタ
JPH0279476A (ja) 薄膜トランジスタ
JPS5888784A (ja) 液晶表示装置
JPS61184882A (ja) 薄膜トランジスタ
JP3134911B2 (ja) 半導体集積回路の作製方法
JPS6058676A (ja) 薄膜トランジスタの駆動方法
JP2855663B2 (ja) 薄膜トランジスタ装置