JPS6148975A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS6148975A JPS6148975A JP17091384A JP17091384A JPS6148975A JP S6148975 A JPS6148975 A JP S6148975A JP 17091384 A JP17091384 A JP 17091384A JP 17091384 A JP17091384 A JP 17091384A JP S6148975 A JPS6148975 A JP S6148975A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- single crystal
- drain
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000010408 film Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 abstract description 34
- 238000005530 etching Methods 0.000 abstract description 12
- 238000000034 method Methods 0.000 abstract description 9
- 239000012535 impurity Substances 0.000 abstract description 4
- 239000011229 interlayer Substances 0.000 abstract description 4
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract description 2
- 230000002708 enhancing effect Effects 0.000 abstract 1
- 150000002500 ions Chemical class 0.000 abstract 1
- 239000013078 crystal Substances 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 11
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 239000007772 electrode material Substances 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 239000002800 charge carrier Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 229910021419 crystalline silicon Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- VXUYXOFXAQZZMF-UHFFFAOYSA-N titanium(IV) isopropoxide Chemical compound CC(C)O[Ti](OC(C)C)(OC(C)C)OC(C)C VXUYXOFXAQZZMF-UHFFFAOYSA-N 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78651—Silicon transistors
- H01L29/7866—Non-monocrystalline silicon transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技や１４分分野
率発明は、薄１反トランジスタの＠ｋに関するものであ
る。
る。
近年、Ｗｊ膜トランジスタ（以下ＴＰＴと記す）の、各
種デバイスへの応用が、急速に進んでいる。この理由と
しては、製造工程が、シリコン単結晶に形成する、ＭＯ
Ｓトランジスタと比較しても、簡略化されること、素子
間分離が、絶縁基板上に構成することで、容易に行なえ
ること、さら（／ｉ：、浮遊容量が大幅に減少させるこ
とができるなどが考えられる。
種デバイスへの応用が、急速に進んでいる。この理由と
しては、製造工程が、シリコン単結晶に形成する、ＭＯ
Ｓトランジスタと比較しても、簡略化されること、素子
間分離が、絶縁基板上に構成することで、容易に行なえ
ること、さら（／ｉ：、浮遊容量が大幅に減少させるこ
とができるなどが考えられる。
しかしながら、単結晶シリコンに形成するバルクＭＯＳ
トランジスタと比較すると、ＴＦＴは、電荷担体が運ば
れる半導体領域が、非単結晶シリコン層（以下非拳結晶
ｓｔｌと記す〕であることから、電荷担体の移動度が、
低い値におさえられてしまうことになる。したがってト
ランジスタ特性は、第４図の破線の如く、シきい値電圧
が高く、応答速度の鈍い特性となる。
トランジスタと比較すると、ＴＦＴは、電荷担体が運ば
れる半導体領域が、非単結晶シリコン層（以下非拳結晶
ｓｔｌと記す〕であることから、電荷担体の移動度が、
低い値におさえられてしまうことになる。したがってト
ランジスタ特性は、第４図の破線の如く、シきい値電圧
が高く、応答速度の鈍い特性となる。
そこで特性を向上させる為ｒＣ種々の方法が考えられて
いる。例えば、非単結晶Ｓ ｉ ＩＧ’ｊの、パルス、
あるいは連続発振レーザーによる、レーザーアニール、
そして帯域溶融法による、再結晶化である。しかしこれ
らの方法では、大面積を均一に再結晶化することは、非
常に困難であり、構成された’Ｉ’ＦＴの特性には、大
きなバラツキを生じ、各種デバイスへの応用が不可能と
なる。
いる。例えば、非単結晶Ｓ ｉ ＩＧ’ｊの、パルス、
あるいは連続発振レーザーによる、レーザーアニール、
そして帯域溶融法による、再結晶化である。しかしこれ
らの方法では、大面積を均一に再結晶化することは、非
常に困難であり、構成された’Ｉ’ＦＴの特性には、大
きなバラツキを生じ、各種デバイスへの応用が不可能と
なる。
このような不均一性を解決して、特性を向上させる手段
としては、結晶化を行なう前の結晶状態のままで、目的
を達成する必要がある。すなわち構造を変更することで
、特性を上げる必要がある。その為の具体的な手段が、
チャネル領域の非単結晶８１層の薄膜化である。薄膜化
を進めることで、ＴＮＴは、低ゲート電圧で、オン状態
となり、しきい値電圧が下がり、オン電流が増加する。
としては、結晶化を行なう前の結晶状態のままで、目的
を達成する必要がある。すなわち構造を変更することで
、特性を上げる必要がある。その為の具体的な手段が、
チャネル領域の非単結晶８１層の薄膜化である。薄膜化
を進めることで、ＴＮＴは、低ゲート電圧で、オン状態
となり、しきい値電圧が下がり、オン電流が増加する。
また、チャネル領域の非単結晶Ｓｉ層が薄くなったこと
で、オフ電流も減少する。したがって、オン／オフ比お
よび応答速度等の特性の向上が可能となる。
で、オフ電流も減少する。したがって、オン／オフ比お
よび応答速度等の特性の向上が可能となる。
しかし従来の製造工程で形成された構造を有するＴＰＴ
は、非単結晶８１層の熱酸化によるゲート酸化膜形成の
際、非単結晶８１層全面を熱酸化する為に、熱酸化後の
非単結晶８１層膜厚は、ソース領域・ドレイン領域・チ
ャネル領域すべて等しくなる。故に、チャネル領域の熱
酸化後の非単結晶８１層膜厚を薄くして、ＴＰＴを作製
すると、ソース領域・ドレイン領域の非単結晶Ｓｉ層も
薄くなる為、電極材料とのコンタクト形成の際必要とな
るコンタクトホールの形成が困難となる上、コンタクト
抵抗およびソース領域・ドレイン領域の抵抗が増大する
。この為、ＴＦＴ製造の際の歩留りの低下、加えて、オ
ン電流を減少させる等の問題点があった。
は、非単結晶８１層の熱酸化によるゲート酸化膜形成の
際、非単結晶８１層全面を熱酸化する為に、熱酸化後の
非単結晶８１層膜厚は、ソース領域・ドレイン領域・チ
ャネル領域すべて等しくなる。故に、チャネル領域の熱
酸化後の非単結晶８１層膜厚を薄くして、ＴＰＴを作製
すると、ソース領域・ドレイン領域の非単結晶Ｓｉ層も
薄くなる為、電極材料とのコンタクト形成の際必要とな
るコンタクトホールの形成が困難となる上、コンタクト
抵抗およびソース領域・ドレイン領域の抵抗が増大する
。この為、ＴＦＴ製造の際の歩留りの低下、加えて、オ
ン電流を減少させる等の問題点があった。
本発明は、このような問題点を解決するもので、その目
的とするところは、非単結晶Ｓｉ層に形成されるＴＰＴ
のチャネル領域の非牟結晶ｓｉｌ’２膜厚を、選択的に
薄くシ、かつソース領域およびドレイン領域の非単結晶
８１層膜厚は、コンタクト抵抗等の負荷抵抗が、ＴＦＴ
特性に影響を与えない膜厚として、良好なＴＦＴ特性を
実現するＴＦＴ構造を提供することにある。
的とするところは、非単結晶Ｓｉ層に形成されるＴＰＴ
のチャネル領域の非牟結晶ｓｉｌ’２膜厚を、選択的に
薄くシ、かつソース領域およびドレイン領域の非単結晶
８１層膜厚は、コンタクト抵抗等の負荷抵抗が、ＴＦＴ
特性に影響を与えない膜厚として、良好なＴＦＴ特性を
実現するＴＦＴ構造を提供することにある。
（ｉ要〕
絶縁基板上に、非単結晶３１層および絶縁層を、層構造
にして構成されるＴＦ’Ｉ’の、非単結晶８１層に形成
されるソース領域とドレイン領域間のチャネル領域の非
単結晶８１層膜厚を、選択的に薄くした構造を有するこ
とを特徴とする。
にして構成されるＴＦ’Ｉ’の、非単結晶８１層に形成
されるソース領域とドレイン領域間のチャネル領域の非
単結晶８１層膜厚を、選択的に薄くした構造を有するこ
とを特徴とする。
以下、本発明について実施例に基づき説明する＠１図に
、従来の製造工程により形成される、一般的なＴＮＴの
構造を、第２図に、本発明に基づき形成したＴＮＴの構
造を示す。
、従来の製造工程により形成される、一般的なＴＮＴの
構造を、第２図に、本発明に基づき形成したＴＮＴの構
造を示す。
構造上の差は、従来例では、ゲート絶縁膜形成後の非単
結晶Ｓ１Ｗ：Ｉ膜厚が均一であるが、本発明によるＴ１
１’Ｔの構造は、ソース領域・ドレイン領域では非単結
晶８１層膜厚は厚く、チャネル領域では薄くなっている
ことにある。
結晶Ｓ１Ｗ：Ｉ膜厚が均一であるが、本発明によるＴ１
１’Ｔの構造は、ソース領域・ドレイン領域では非単結
晶８１層膜厚は厚く、チャネル領域では薄くなっている
ことにある。
次に、本発明による構造を達成するための、製造工程に
ついて、第３図を用いて説明する。
ついて、第３図を用いて説明する。
絶縁基板上に、化学気相成長法等により、非単結晶Ｓｉ
層を形成し、エツチングにより島状にする。
層を形成し、エツチングにより島状にする。
続いて、レジスト層８を基板上に塗布した後、ＴＩ！’
Ｔのチャネル領域のみを選択的にエツチングすることで
、窮３図（α）のようになる。
Ｔのチャネル領域のみを選択的にエツチングすることで
、窮３図（α）のようになる。
続いて、チャネル領域の非単結晶８１層３を、希望の膜
厚だけ残してエツチングし、さらにレジストを除去すれ
ば第３図Ｃｂ）のようになる。この際の非単結晶Ｓｉ層
９のエツチングは、各種エツチング液のエツチング速度
を計算して行なう。
厚だけ残してエツチングし、さらにレジストを除去すれ
ば第３図Ｃｂ）のようになる。この際の非単結晶Ｓｉ層
９のエツチングは、各種エツチング液のエツチング速度
を計算して行なう。
エツチング速度の遅いエツチング液を使用すれば、正確
な膜厚を残すことが可能である。
な膜厚を残すことが可能である。
また、エツチングする膜厚と同じ膜厚だけ非単結晶Ｓｉ
層を積層した試料をモニターとして用いて、同時にエツ
チングすれば、より正確な膜厚を残すことが可能となる
。
層を積層した試料をモニターとして用いて、同時にエツ
チングすれば、より正確な膜厚を残すことが可能となる
。
次に、ゲート絶縁膜４を形成する。ゲート絶縁膜には、
熱酸化膜だけでなく、陽極酸化法・化学気相成長法等で
形成した酸化膜、および窒化膜等を使用することが可能
である。続いて、非単結晶Ｓｉ層への不純物元素の導入
により、導電性を良好にした非単結晶Ｓｉ層、あるいは
他の導電性の優れた材料によりゲート電極５を形成する
。さらにホウ素あるいはりシ等の不純物元素を、非単結
晶８１層９にイオン打ち込み等により導入して、ソース
領域・ドレイン領域２を形成する。ゲート電極５の膜厚
を厚く設定すれば、不純物元素のチャネル領域３への進
入はなく自己整合により、ソース領域・ドレイン領域２
の形成が可能となる。
熱酸化膜だけでなく、陽極酸化法・化学気相成長法等で
形成した酸化膜、および窒化膜等を使用することが可能
である。続いて、非単結晶Ｓｉ層への不純物元素の導入
により、導電性を良好にした非単結晶Ｓｉ層、あるいは
他の導電性の優れた材料によりゲート電極５を形成する
。さらにホウ素あるいはりシ等の不純物元素を、非単結
晶８１層９にイオン打ち込み等により導入して、ソース
領域・ドレイン領域２を形成する。ゲート電極５の膜厚
を厚く設定すれば、不純物元素のチャネル領域３への進
入はなく自己整合により、ソース領域・ドレイン領域２
の形成が可能となる。
よって第Ｓ図（Ｃ）の如く構造となる。
次に、層間絶縁層６を形成し、コンタクトホールを開け
、アルミニウム等の電極材料を、スパッタ等の方法によ
り積層し、エツチングすることにより、第６図（ｄ）の
如く構造の’Ｉ’ＦＴが構成される。
、アルミニウム等の電極材料を、スパッタ等の方法によ
り積層し、エツチングすることにより、第６図（ｄ）の
如く構造の’Ｉ’ＦＴが構成される。
加えて前述の第３図（α〕のレジストマスクの形成では
、レジストの代用として、酸化シリコンおよび窒化シリ
コン等を使用することも可能である。酸化シリコンおよ
び窒化シリコン等を使用した場合、非単結晶５ｉＮ９の
エツチング後、除去する必要はなく、層間絶縁層６の一
部として使用できるので、工程の簡略化へとつながる。
、レジストの代用として、酸化シリコンおよび窒化シリ
コン等を使用することも可能である。酸化シリコンおよ
び窒化シリコン等を使用した場合、非単結晶５ｉＮ９の
エツチング後、除去する必要はなく、層間絶縁層６の一
部として使用できるので、工程の簡略化へとつながる。
第４図に、従来の製造工程で作製した、非単結晶領域が
、ソース領域・ドレイン領域・チャネル領域にわたって
均一の膜厚であり、適切なコンタクトホールの形成が量
産を考慮した上で容易にでき、しかも良好なコンタクト
特性が得られる膜厚（１ｏｏｏＸ程度以上）であるでＦ
Ｔ特性（破線〕と、本発明による構造を有する。Ｔ Ｐ
Ｔで、チャネル領域が約３００にであり、ソース領域
・ドレイン領域は、従来ＴＰＴと同様の膜厚であるＴＰ
Ｔの特性（実線）を示す。従来のＴ ＩＦ Ｔ ｆａｔ
’性と比較して、本発明の構造を有するＴＰＴの特性は
、しきい値電圧が下がり、ドレイン電流の立ち上がりが
、急峻となっていることが明確である。ゲート電圧５ｖ
で比較すれば、ドレイン電流は３桁以上の増加となって
いる。またゲート電圧薯ボルトでの才力電流は、従来の
ものの１／１ｏ以下となっている。
、ソース領域・ドレイン領域・チャネル領域にわたって
均一の膜厚であり、適切なコンタクトホールの形成が量
産を考慮した上で容易にでき、しかも良好なコンタクト
特性が得られる膜厚（１ｏｏｏＸ程度以上）であるでＦ
Ｔ特性（破線〕と、本発明による構造を有する。Ｔ Ｐ
Ｔで、チャネル領域が約３００にであり、ソース領域
・ドレイン領域は、従来ＴＰＴと同様の膜厚であるＴＰ
Ｔの特性（実線）を示す。従来のＴ ＩＦ Ｔ ｆａｔ
’性と比較して、本発明の構造を有するＴＰＴの特性は
、しきい値電圧が下がり、ドレイン電流の立ち上がりが
、急峻となっていることが明確である。ゲート電圧５ｖ
で比較すれば、ドレイン電流は３桁以上の増加となって
いる。またゲート電圧薯ボルトでの才力電流は、従来の
ものの１／１ｏ以下となっている。
またドレイン耐圧に関しても改善され、２５ボルト以上
の値となった。
の値となった。
第４図は例としてＮチャネルＴＮＴの特性が示しである
が、ＰチャネルＴＰＴについても、同様の特性が実現で
きる。
が、ＰチャネルＴＰＴについても、同様の特性が実現で
きる。
以上に述べたように、本発明によれば、ソース領域・ド
レイン領域・チャネル領域の膜厚が、量産時に効率良く
適切なコンタクトホール形成ができ、さらに電極材料と
ソース領域・ドレイン領域とのコンタクト抵抗およびソ
ース領域・ドレイン領域の抵抗が、ＴＦＴＱ性に影響を
およぼさない程反の膜厚である非単結晶３１層を用いる
従来の構造のＴＩＰＴの特性と比較して、ソース領域・
ドレイン領域の非単結晶８１層は、前述の条件を満足す
る膜厚とし、チャネル領域のヅｉ単結晶３１層膜厚は、
エツチングにより選択的に傳くするという構造にするこ
とで、しきい値電圧の低下、オン電流の増加、オフ電流
の減少、ドレイン耐圧の増加等の特性の大巾な改善が実
現され、高性能なトランジスタ特性を必要とするデバイ
スへの応用を可能にするものである。
レイン領域・チャネル領域の膜厚が、量産時に効率良く
適切なコンタクトホール形成ができ、さらに電極材料と
ソース領域・ドレイン領域とのコンタクト抵抗およびソ
ース領域・ドレイン領域の抵抗が、ＴＦＴＱ性に影響を
およぼさない程反の膜厚である非単結晶３１層を用いる
従来の構造のＴＩＰＴの特性と比較して、ソース領域・
ドレイン領域の非単結晶８１層は、前述の条件を満足す
る膜厚とし、チャネル領域のヅｉ単結晶３１層膜厚は、
エツチングにより選択的に傳くするという構造にするこ
とで、しきい値電圧の低下、オン電流の増加、オフ電流
の減少、ドレイン耐圧の増加等の特性の大巾な改善が実
現され、高性能なトランジスタ特性を必要とするデバイ
スへの応用を可能にするものである。
また、片チャネルだけでなく、ＮチャネルＴＦ’ｒ−ｐ
チャネルＴＩＦＴ共に良好な特性の出力が可能であるの
で、Ｃ−Ｍｏ５構造でのデバイスへの応用も可能にする
ものである。
チャネルＴＩＦＴ共に良好な特性の出力が可能であるの
で、Ｃ−Ｍｏ５構造でのデバイスへの応用も可能にする
ものである。
加えて、本発明による構造のＴＦＴは、エツチング時に
、モニターを使用するなど、ｆｔ産工程における配慮も
行なっているので、歩留りを低下させることなく安定し
て、良好なＴ Ｐ Ｔ 特性を出力するＴＰＴの製造を
可能にする。
、モニターを使用するなど、ｆｔ産工程における配慮も
行なっているので、歩留りを低下させることなく安定し
て、良好なＴ Ｐ Ｔ 特性を出力するＴＰＴの製造を
可能にする。
第１図は従来の構造のＴＩ！’Ｔを、第２図は本発明に
よる構造のＴＰＴを示す図。第５図（α）〜（ｄ）は製
造工程の１実施例を、工程順に示す図である。第４図は
従来のＴＰＴ特性（破線〕と、本発明のｈ′η造の’１
’ＦＴ特性（実線）を示すＮであり、条件は、測定ドレ
イン電圧５ｖで、形状はチャネル長５μｍ、チャネル幅
１０μｍである。 １・・・・・・絶縁基板 ２・・・・・・ソース領域あるいはドレイン領域３・・
・・・・チャネル領域 ４・・・・・・ゲート絶縁膜 ５・・・・・・ゲート電極 ６・・・・・・層間絶縁層 ７・・・・・・電 極 ８・・・・・・レジスト層 ９・・・・・・非牟結晶シリコン層 １０・・・イオンビーム 以 上 第１図 ワ 第２図 （α） （ｄ） １ｏ ［：Ａ］ 第４図
よる構造のＴＰＴを示す図。第５図（α）〜（ｄ）は製
造工程の１実施例を、工程順に示す図である。第４図は
従来のＴＰＴ特性（破線〕と、本発明のｈ′η造の’１
’ＦＴ特性（実線）を示すＮであり、条件は、測定ドレ
イン電圧５ｖで、形状はチャネル長５μｍ、チャネル幅
１０μｍである。 １・・・・・・絶縁基板 ２・・・・・・ソース領域あるいはドレイン領域３・・
・・・・チャネル領域 ４・・・・・・ゲート絶縁膜 ５・・・・・・ゲート電極 ６・・・・・・層間絶縁層 ７・・・・・・電 極 ８・・・・・・レジスト層 ９・・・・・・非牟結晶シリコン層 １０・・・イオンビーム 以 上 第１図 ワ 第２図 （α） （ｄ） １ｏ ［：Ａ］ 第４図
Claims (2)
- （１）絶縁基板上に、非単結晶シリコン層および絶縁層
を、層構造にして構成される薄膜トランジスタにおいて
、前記非単結晶シリコン層に形成されるソース領域とド
レイン領域間のチャネル領域の膜厚を、局所的に薄くし
た構造を有することを特徴とする薄膜トランジスタ。 - （２）前記非単結晶シリコン層上のゲート絶縁膜の膜厚
が、全面にわたって均一であることを特徴とする特許請
求の範囲第１項記載の薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17091384A JPS6148975A (ja) | 1984-08-16 | 1984-08-16 | 薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17091384A JPS6148975A (ja) | 1984-08-16 | 1984-08-16 | 薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6148975A true JPS6148975A (ja) | 1986-03-10 |
Family
ID=15913662
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17091384A Pending JPS6148975A (ja) | 1984-08-16 | 1984-08-16 | 薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6148975A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025572A (ja) * | 1988-06-24 | 1990-01-10 | Matsushita Electron Corp | 半導体装置 |
| JPH04338650A (ja) * | 1991-05-15 | 1992-11-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| EP0664566A1 (en) * | 1994-01-19 | 1995-07-26 | Sony Corporation | MOS transistor and method for making the same |
| EP1968111A2 (en) | 2007-03-08 | 2008-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US7692194B2 (en) | 2007-01-26 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7772054B2 (en) | 2007-06-15 | 2010-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7947981B2 (en) | 2007-01-30 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8048749B2 (en) | 2007-07-26 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8227302B2 (en) | 2008-04-25 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and manufacturing method thereof |
| US8253252B2 (en) | 2007-03-23 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8581260B2 (en) | 2007-02-22 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a memory |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58178564A (ja) * | 1982-04-13 | 1983-10-19 | Seiko Epson Corp | 薄膜トランジスタ |
| JPS58182272A (ja) * | 1982-04-19 | 1983-10-25 | Seiko Epson Corp | 薄膜トランジスタ |
-
1984
- 1984-08-16 JP JP17091384A patent/JPS6148975A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58178564A (ja) * | 1982-04-13 | 1983-10-19 | Seiko Epson Corp | 薄膜トランジスタ |
| JPS58182272A (ja) * | 1982-04-19 | 1983-10-25 | Seiko Epson Corp | 薄膜トランジスタ |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH025572A (ja) * | 1988-06-24 | 1990-01-10 | Matsushita Electron Corp | 半導体装置 |
| JPH04338650A (ja) * | 1991-05-15 | 1992-11-25 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| EP0664566A1 (en) * | 1994-01-19 | 1995-07-26 | Sony Corporation | MOS transistor and method for making the same |
| US7692194B2 (en) | 2007-01-26 | 2010-04-06 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US7947981B2 (en) | 2007-01-30 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Display device |
| US8581260B2 (en) | 2007-02-22 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a memory |
| EP1968111A2 (en) | 2007-03-08 | 2008-09-10 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8143118B2 (en) | 2007-03-08 | 2012-03-27 | Semiconductor Energy Laboratory Co., Ltd. | TFT device with channel region above convex insulator portions and source/drain in concave between convex insulator portions |
| US9130051B2 (en) | 2007-03-08 | 2015-09-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including semiconductor layer over insulating layer and manufacturing method thereof |
| US8253252B2 (en) | 2007-03-23 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
| US8048729B2 (en) | 2007-06-15 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US7772054B2 (en) | 2007-06-15 | 2010-08-10 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8969147B2 (en) | 2007-06-15 | 2015-03-03 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8048749B2 (en) | 2007-07-26 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
| US8227302B2 (en) | 2008-04-25 | 2012-07-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, electronic device, and manufacturing method thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2734962B2 (ja) | 薄膜トランジスタ及びその製造方法 | |
| US5877513A (en) | Semiconductor integrated circuit | |
| EP0494628B1 (en) | Manufacturing method for a multigate thin film transistor | |
| US5930608A (en) | Method of fabricating a thin film transistor in which the channel region of the transistor consists of two portions of differing crystallinity | |
| US6049106A (en) | Large grain single crystal vertical thin film polysilicon MOSFETs | |
| US4395726A (en) | Semiconductor device of silicon on sapphire structure having FETs with different thickness polycrystalline silicon films | |
| JPH07235680A (ja) | 薄膜トランジスタの製造方法 | |
| JPS61187224A (ja) | シリコン基板上に電界効果装置を製造する方法 | |
| KR20020091815A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US4494300A (en) | Process for forming transistors using silicon ribbons as substrates | |
| JP2003264291A (ja) | 薄膜半導体装置及びその製造方法 | |
| JPS6148975A (ja) | 薄膜トランジスタ | |
| JP2000208780A (ja) | オペアンプ回路群及び差動増幅回路群 | |
| JPH02210871A (ja) | 半導体装置 | |
| JPH10256554A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JP4406540B2 (ja) | 薄膜トランジスタ基板およびその製造方法 | |
| JPS6148976A (ja) | 薄膜トランジスタ | |
| JP2761496B2 (ja) | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 | |
| JPH1154755A (ja) | 半導体素子の製造方法および薄膜トランジスタ | |
| JP2847745B2 (ja) | 薄膜トランジスタ | |
| JPS61100967A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63226070A (ja) | Ｍｉｓトランジスタ | |
| JPH0785480B2 (ja) | 薄膜トランジスタとその製造方法 | |
| JP2001160624A (ja) | 薄膜半導体装置 | |
| JPS63299278A (ja) | 薄膜半導体装置の製造方法 |