JPH025572A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH025572A JPH025572A JP15717588A JP15717588A JPH025572A JP H025572 A JPH025572 A JP H025572A JP 15717588 A JP15717588 A JP 15717588A JP 15717588 A JP15717588 A JP 15717588A JP H025572 A JPH025572 A JP H025572A
- Authority
- JP
- Japan
- Prior art keywords
- poly
- layer
- contact
- region
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052710 silicon Inorganic materials 0.000 abstract description 16
- 239000010703 silicon Substances 0.000 abstract description 16
- 239000000758 substrate Substances 0.000 abstract description 11
- 238000000034 method Methods 0.000 abstract description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 9
- 229910052782 aluminium Inorganic materials 0.000 abstract description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 8
- 239000010453 quartz Substances 0.000 abstract description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 7
- 230000015572 biosynthetic process Effects 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 238000000059 patterning Methods 0.000 abstract description 2
- 238000004518 low pressure chemical vapour deposition Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 2
- 229910004205 SiNX Inorganic materials 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 210000002784 stomach Anatomy 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、絶縁基板または絶縁膜上に形成された半導体
装置に関するものである。
装置に関するものである。
従来の技術
絶縁基板あるいは絶縁膜上に形成されたシリコン半導体
ＭＯ３）ランジスタ、いわゆる、ＴＦＴ（ｔｈｉｎ ｆ
ｉｌｍ Ｔｒａｎｓｉｓｔｏｒ ）は、ラッチアップフ
リー、ソフトエラー耐性、低浮遊容量、三次元素子の可
能性など、バルクＳｔ 素子にはない多くの利点を有し
ている。さらに、薄いシリコン膜で形成したＴＰＴは、
サブスレショルド特性の改善、キンク効果を消滅するこ
とが出来る。そこで、シリコン活性層の膜厚が２００人
程鹿の超薄膜を用いたＴＰＴが近年、作製されている。
ＭＯ３）ランジスタ、いわゆる、ＴＦＴ（ｔｈｉｎ ｆ
ｉｌｍ Ｔｒａｎｓｉｓｔｏｒ ）は、ラッチアップフ
リー、ソフトエラー耐性、低浮遊容量、三次元素子の可
能性など、バルクＳｔ 素子にはない多くの利点を有し
ている。さらに、薄いシリコン膜で形成したＴＰＴは、
サブスレショルド特性の改善、キンク効果を消滅するこ
とが出来る。そこで、シリコン活性層の膜厚が２００人
程鹿の超薄膜を用いたＴＰＴが近年、作製されている。
第３図に薄いシリコン膜で形成した従来の半導体装置の
構造図を示す。
構造図を示す。
第３図において、１１は石英基板、１２は膜厚数１００
人ノｐｏｔ７−ｓｔ薄膜、１３はゲート酸化膜、１４は
ゲート電極ｐｏｌｙ−３ｉ、 １５はｐｏｌｙ−３ｔ薄
膜１２内に形成されているｎ型領域、１６はＮ５Ｇ（Ｎ
ｏｎｄｏｐｅｄ−８ｉｌｉｃｏｎ−Ｇｌａｓｓ ）、１
７は配線用のＡｎ 、１ Ｂはパッシベーション用ｐ−
８ｉＮ工膜である。
人ノｐｏｔ７−ｓｔ薄膜、１３はゲート酸化膜、１４は
ゲート電極ｐｏｌｙ−３ｉ、 １５はｐｏｌｙ−３ｔ薄
膜１２内に形成されているｎ型領域、１６はＮ５Ｇ（Ｎ
ｏｎｄｏｐｅｄ−８ｉｌｉｃｏｎ−Ｇｌａｓｓ ）、１
７は配線用のＡｎ 、１ Ｂはパッシベーション用ｐ−
８ｉＮ工膜である。
発明が解決しようとする課題
このような構造では、活性層のポリシリコン膜が非常に
薄いため、ソースおよびドレン領域とアルミとのオーミ
ックコンタクト形成時にアルミの中にコンタクト領域の
シリコンがすべて溶は込んでしまい、コンタクト不良の
原因となり、歩留りが低下してしまう。また、あらかじ
めアルミ中にシリコンを添加し、コンタクトの形成時に
シリコンのアルミへの溶は込みを防いだ場合、ｎ型シリ
コンと非オーミツクコンタクトとなってしまい、トラン
ジスタの作製が不可能になってしまうという問題がある
。
薄いため、ソースおよびドレン領域とアルミとのオーミ
ックコンタクト形成時にアルミの中にコンタクト領域の
シリコンがすべて溶は込んでしまい、コンタクト不良の
原因となり、歩留りが低下してしまう。また、あらかじ
めアルミ中にシリコンを添加し、コンタクトの形成時に
シリコンのアルミへの溶は込みを防いだ場合、ｎ型シリ
コンと非オーミツクコンタクトとなってしまい、トラン
ジスタの作製が不可能になってしまうという問題がある
。
本発明は上記欠点に鑑み、安定したフンタクトを形成し
、歩留りを向上することができる半導体装置を提供する
ものである。
、歩留りを向上することができる半導体装置を提供する
ものである。
課題を解決するだめの手段
本発明の半導体装置は上記問題点を解決するため、ソー
スおよびドレインのアルミとコンタクトを形成する領域
のみシリコン膜厚を十分厚くした構造とｌ−でいる。
スおよびドレインのアルミとコンタクトを形成する領域
のみシリコン膜厚を十分厚くした構造とｌ−でいる。
作 用
この構造では、アルミとのコンタクト部のシリコン膜が
十分厚いので、メタライゼーションによるシリコンのア
ルミ中への固溶が生じても、シリコン膜は消滅すること
はなく、安定１〜だコンタクトが形成され、歩留が向上
する。寸だ、チャネル領域のシリコン膜は薄い壕まであ
るので、トランジスタ特性には影響を及はさない。
十分厚いので、メタライゼーションによるシリコンのア
ルミ中への固溶が生じても、シリコン膜は消滅すること
はなく、安定１〜だコンタクトが形成され、歩留が向上
する。寸だ、チャネル領域のシリコン膜は薄い壕まであ
るので、トランジスタ特性には影響を及はさない。
実施例
以下、本発明の実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の実施例におけるτＦＴの構造図を示す
ものである。第１図において、１は石英基板、２けコン
タクト部のみ厚くなっているｐｏｌｙ−３Ｌ層である。
ものである。第１図において、１は石英基板、２けコン
タクト部のみ厚くなっているｐｏｌｙ−３Ｌ層である。
コンタクト部は安定なオーミックコンタクトを形成する
ため、膜厚を２０００人に１〜でいる。そＩ〜で、チャ
ネル形成部は膜厚はＳＯＯ八である。３はゲート酸化膜
、４けゲート電極ｐｏｌｙ−８ｔ、 ５けｐｏｌｙ−８
ｉ層２の中に形成されたｎ型領域、６はＮＳＧ、７はＡ
２．８はパッシベーション用のｐ−＝ＳｉＮｘ膜である
。
ため、膜厚を２０００人に１〜でいる。そＩ〜で、チャ
ネル形成部は膜厚はＳＯＯ八である。３はゲート酸化膜
、４けゲート電極ｐｏｌｙ−８ｔ、 ５けｐｏｌｙ−８
ｉ層２の中に形成されたｎ型領域、６はＮＳＧ、７はＡ
２．８はパッシベーション用のｐ−＝ＳｉＮｘ膜である
。
以上のような構造の半導体装置の製造方法について、以
下に第２図に従い説明する。第２図（ａ）で示している
ように、膜厚２０００人のｐｏｌｙ−３ＬをＬＰＧＶＤ
により石英基板上に堆積１〜コンタクト領域のみ残るよ
うにバターニングする。次に（１））に示すようにチャ
ネル領域を形成するだめのｐｏｌｙ−８ｉ３をＬＰＣＶ
Ｄで全面に堆積して、さらに、トランジスタ領域だけｐ
ｏ ｌ ｙ−Ｓ ｉ層力（残るようなパターン形成を行
う。次に、通常のプロセスでゲート酸化膜４、ゲート電
極ｐｏｌｙ−３ｉ６を形成し、（ｃ）に示すようにセル
ファラインでＰ″゛をイオン注入し、ｎ型領域を形成す
る。このイオン注入により、第１層のｐｏｌｙ−３ｉ層
２と第２層のｐｏｌｙ−８Ｌ層３との界面は十分破壊さ
れるため、良好なコンタクトを形成することが可能であ
る。したがって、チャネル領域のｐｏｌｙ−８ｉ層２の
膜厚を薄くすることによって、大きなｑｍを得ることが
できる。これ以降は、従来通りのプロセスで半導体装置
を作製する。
下に第２図に従い説明する。第２図（ａ）で示している
ように、膜厚２０００人のｐｏｌｙ−３ＬをＬＰＧＶＤ
により石英基板上に堆積１〜コンタクト領域のみ残るよ
うにバターニングする。次に（１））に示すようにチャ
ネル領域を形成するだめのｐｏｌｙ−８ｉ３をＬＰＣＶ
Ｄで全面に堆積して、さらに、トランジスタ領域だけｐ
ｏ ｌ ｙ−Ｓ ｉ層力（残るようなパターン形成を行
う。次に、通常のプロセスでゲート酸化膜４、ゲート電
極ｐｏｌｙ−３ｉ６を形成し、（ｃ）に示すようにセル
ファラインでＰ″゛をイオン注入し、ｎ型領域を形成す
る。このイオン注入により、第１層のｐｏｌｙ−３ｉ層
２と第２層のｐｏｌｙ−８Ｌ層３との界面は十分破壊さ
れるため、良好なコンタクトを形成することが可能であ
る。したがって、チャネル領域のｐｏｌｙ−８ｉ層２の
膜厚を薄くすることによって、大きなｑｍを得ることが
できる。これ以降は、従来通りのプロセスで半導体装置
を作製する。
なお、実施例ではｎ＝ｃｈＴＦＴを例にとって説明し、
だカ、ｐ−ａｈ Ｔ Ｆ Ｔ 、 ＣＭＯＳ テ４ 、
！：イ。基板として石英基板を用いたが、表面に酸化膜
を形成１〜たシリコン基板を用いてもよい。さらに、活
性層としてシリコン膜を用いたが、他の半導体材料でも
よい。
だカ、ｐ−ａｈ Ｔ Ｆ Ｔ 、 ＣＭＯＳ テ４ 、
！：イ。基板として石英基板を用いたが、表面に酸化膜
を形成１〜たシリコン基板を用いてもよい。さらに、活
性層としてシリコン膜を用いたが、他の半導体材料でも
よい。
以上のように本実施例によれば、トランジスタ特性を損
うことな〈従来からあるプロセスを組み合せ、コンタク
ト形成領域のみｐｏｌｙ−８Ｌ層を厚くすることにより
、安定したコンタクトを形成することができ、歩留りを
向上させることができる。
うことな〈従来からあるプロセスを組み合せ、コンタク
ト形成領域のみｐｏｌｙ−８Ｌ層を厚くすることにより
、安定したコンタクトを形成することができ、歩留りを
向上させることができる。
発明の効果
以上のように本発明は、従来からのプロセスを組み合せ
ることにより、配線用のアルミとソースおよびドレイン
領域とのコンタクトを安定して形成でき、製造歩留りが
向上し、その実用的効果は大なるものがある。
ることにより、配線用のアルミとソースおよびドレイン
領域とのコンタクトを安定して形成でき、製造歩留りが
向上し、その実用的効果は大なるものがある。
第１図は本発明の実施例における半嗜体装置の構造図、
第２図は本発明の半導体装置の製造方法を示す図、第３
図は従来の半導体装置の構造図である。 １・・・・・・石英基板、２・・・・・・ｐｏｌｙ−３
Ｌ層、３・・・・・・ゲート酸化膜、４・・・・・・ゲ
ート電極ｐｏｌｙ−８ｉ、６・・・・・・ｎ型領域、６
・・・・・・ＮＳＧ、％Ｔ・・・・・・Ａ２．８・・・
・・・ｐ−８ｉＮｘ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第 図 第 図 ？
第２図は本発明の半導体装置の製造方法を示す図、第３
図は従来の半導体装置の構造図である。 １・・・・・・石英基板、２・・・・・・ｐｏｌｙ−３
Ｌ層、３・・・・・・ゲート酸化膜、４・・・・・・ゲ
ート電極ｐｏｌｙ−８ｉ、６・・・・・・ｎ型領域、６
・・・・・・ＮＳＧ、％Ｔ・・・・・・Ａ２．８・・・
・・・ｐ−８ｉＮｘ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第 図 第 図 ？
Claims (1)
- 絶縁膜上、島状半導体層が形成され、前記半導体層の所
定の領域にコンタクト電極が形成され、前記所定の領域
の半導体層の厚さが他の部分の半導体層よりも厚いこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15717588A JPH025572A (ja) | 1988-06-24 | 1988-06-24 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15717588A JPH025572A (ja) | 1988-06-24 | 1988-06-24 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH025572A true JPH025572A (ja) | 1990-01-10 |
Family
ID=15643829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15717588A Pending JPH025572A (ja) | 1988-06-24 | 1988-06-24 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH025572A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5129518A (en) * | 1989-12-22 | 1992-07-14 | Okura Industrial Co., Ltd. | Plastic film package with perforated edge portions |
| JPH05136167A (ja) * | 1991-09-20 | 1993-06-01 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
| US5482870A (en) * | 1990-06-08 | 1996-01-09 | Seiko Epson Corporation | Methods for manufacturing low leakage current offset-gate thin film transistor |
| US5893460A (en) * | 1992-06-25 | 1999-04-13 | Halpak Plastics, Inc. | Shrinkable tubing with integral tear strip |
| US10032549B2 (en) | 2013-05-28 | 2018-07-24 | Siemens Aktiengesellschaft | Superconducting coil device with coil winding and production method |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158971A (ja) * | 1982-03-16 | 1983-09-21 | Seiko Epson Corp | 薄膜半導体装置 |
| JPS6148975A (ja) * | 1984-08-16 | 1986-03-10 | Seiko Epson Corp | 薄膜トランジスタ |
| JPS61252667A (ja) * | 1985-05-01 | 1986-11-10 | Seiko Epson Corp | 薄膜トランジスタ及びその製造方法 |
-
1988
- 1988-06-24 JP JP15717588A patent/JPH025572A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58158971A (ja) * | 1982-03-16 | 1983-09-21 | Seiko Epson Corp | 薄膜半導体装置 |
| JPS6148975A (ja) * | 1984-08-16 | 1986-03-10 | Seiko Epson Corp | 薄膜トランジスタ |
| JPS61252667A (ja) * | 1985-05-01 | 1986-11-10 | Seiko Epson Corp | 薄膜トランジスタ及びその製造方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5129518A (en) * | 1989-12-22 | 1992-07-14 | Okura Industrial Co., Ltd. | Plastic film package with perforated edge portions |
| US5482870A (en) * | 1990-06-08 | 1996-01-09 | Seiko Epson Corporation | Methods for manufacturing low leakage current offset-gate thin film transistor |
| JPH05136167A (ja) * | 1991-09-20 | 1993-06-01 | Mitsubishi Electric Corp | 薄膜トランジスタおよびその製造方法 |
| US5281828A (en) * | 1991-09-20 | 1994-01-25 | Mitsubishi Denki Kabushiki Kaisha | Thin film transistor with reduced leakage current |
| US5436184A (en) * | 1991-09-20 | 1995-07-25 | Mitsubishi Denki Kabushiki Kaisha | Thin film transistor and manufacturing method thereof |
| US5893460A (en) * | 1992-06-25 | 1999-04-13 | Halpak Plastics, Inc. | Shrinkable tubing with integral tear strip |
| US10032549B2 (en) | 2013-05-28 | 2018-07-24 | Siemens Aktiengesellschaft | Superconducting coil device with coil winding and production method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4996575A (en) | Low leakage silicon-on-insulator CMOS structure and method of making same | |
| US5488005A (en) | Process for manufacturing an offset gate structure thin film transistor | |
| JPH025572A (ja) | 半導体装置 | |
| JPH04348077A (ja) | 薄膜トランジスタ | |
| JP2776820B2 (ja) | 半導体装置の製造方法 | |
| KR100474388B1 (ko) | 박막트랜지스터구조및그제조방법 | |
| JPH0265274A (ja) | 薄膜トランジスタ | |
| JP3209229B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3264402B2 (ja) | 半導体装置 | |
| JP2715919B2 (ja) | 薄膜トランジスタｃｍｏｓ回路 | |
| JPH0341479Y2 (ja) | ||
| JPH04146627A (ja) | 電界効果型半導体装置およびその製造方法 | |
| JPH03155166A (ja) | 薄膜半導体素子 | |
| JPS5810857A (ja) | 相補型ｍｏｓ半導体装置 | |
| JPH0521796A (ja) | 薄膜トランジスタ | |
| JPS60126868A (ja) | 半導体装置の製造方法 | |
| JP2000058843A (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
| JPH04233512A (ja) | アクティブマトリクス基板の製造方法 | |
| JPH04307941A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0277161A (ja) | 半導体装置及びその製造方法 | |
| JPH04196437A (ja) | 半導体装置 | |
| JPH03171674A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JPH05267599A (ja) | 半導体装置及びその製造方法 | |
| JPS63152168A (ja) | 半導体装置 | |
| JPH11111988A (ja) | 薄膜半導体装置の製造方法 |