JPS60126868A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS60126868A JPS60126868A JP23364383A JP23364383A JPS60126868A JP S60126868 A JPS60126868 A JP S60126868A JP 23364383 A JP23364383 A JP 23364383A JP 23364383 A JP23364383 A JP 23364383A JP S60126868 A JPS60126868 A JP S60126868A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- silicon layer
- film
- boron
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 26
- 229920005591 polysilicon Polymers 0.000 claims abstract description 26
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 19
- 238000000034 method Methods 0.000 claims abstract description 12
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 12
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052796 boron Inorganic materials 0.000 abstract description 12
- 229910052710 silicon Inorganic materials 0.000 abstract description 12
- 239000010703 silicon Substances 0.000 abstract description 12
- 230000015572 biosynthetic process Effects 0.000 abstract description 7
- 239000012535 impurity Substances 0.000 abstract description 7
- 239000005368 silicate glass Substances 0.000 abstract description 2
- 238000001953 recrystallisation Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 239000003513 alkali Substances 0.000 description 1
- 239000002585 base Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000994 depressogenic effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000002747 voluntary effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
この発明は、ＳＯＩ構造を利用してＮチャンネルＭＯ８
）ランジスタを製造する半導体装置の製造方法に関する
ものである。
）ランジスタを製造する半導体装置の製造方法に関する
ものである。
（従来技術）
この種の半導体装置の製造方法の従来例を第１図を参照
して説明する。
して説明する。
まず、Ｓ１支持基板もしくは表面にＩＣ回路を形成した
Ｓｉ基板１上に絶縁層としてＳｉ酸化膜２を形成する。
Ｓｉ基板１上に絶縁層としてＳｉ酸化膜２を形成する。
次に、Ｐ型不純物を含むポリシリコン層３を前記Ｓｉ酸
化膜２上に形成し、その後レーザもしくは電子ビームな
どの熱源を用いてポリシリコン層３を単結晶シリコン層
３′に再結晶化させる。
化膜２上に形成し、その後レーザもしくは電子ビームな
どの熱源を用いてポリシリコン層３を単結晶シリコン層
３′に再結晶化させる。
なお、ポリシリコン層夫（単結晶シリコン層３′という
こともできる）へのＰ型不純物のドーピングは、この再
結晶化工程の前後どちらで行うことも可能である。（第
１図（ａ）） しかる後、単結晶シリコン層３′の能動領域とガる一部
分を残し、その他の部分を除去する。そして、その残存
単結晶シリコン層３′を用いて通常のｎ−ＭＯ８製造工
程でＮチャンネルＭＯ８）ランジスタを製造する。すな
わち、残存単結晶シリコン層３′の表面にゲート絶縁膜
４を形成し、その上にポリシリコンゲート電極５を形成
し、さらに残存単結晶シリコン層３′内にソース・ドレ
イン６．７を形成し、その後ＰＳＧ中間絶縁膜８を全面
に形成し、コンタクトホールを開孔した後に配線９を形
成する。（第１図（ｂ）） 最後に、図示しないがパッシベーション膜を堆潰させる
。
こともできる）へのＰ型不純物のドーピングは、この再
結晶化工程の前後どちらで行うことも可能である。（第
１図（ａ）） しかる後、単結晶シリコン層３′の能動領域とガる一部
分を残し、その他の部分を除去する。そして、その残存
単結晶シリコン層３′を用いて通常のｎ−ＭＯ８製造工
程でＮチャンネルＭＯ８）ランジスタを製造する。すな
わち、残存単結晶シリコン層３′の表面にゲート絶縁膜
４を形成し、その上にポリシリコンゲート電極５を形成
し、さらに残存単結晶シリコン層３′内にソース・ドレ
イン６．７を形成し、その後ＰＳＧ中間絶縁膜８を全面
に形成し、コンタクトホールを開孔した後に配線９を形
成する。（第１図（ｂ）） 最後に、図示しないがパッシベーション膜を堆潰させる
。
このようにして製造された装置においては、ゲート電極
５に正電圧を印加することにょυ、ンーース６およびド
レイン７間に電流が流れトランジスタ動作するわけであ
るが、この場合、通常のチャネル領域ｌＯに電流が流れ
るだけでなく、ｓｉ酸化膜２と単結晶シリコン層３′の
界面１１で電流が流れやすいという欠点がある。その理
由は、■Ｓｔ酸化膜２は単結晶シリコン層３′との界面
に仕事関数差から本質的に負電荷を誘起しやすいこと、
■Ｓｔ酸化膜２中に汚染によＦ） Ｎａ＋などのアルカ
リイオンが入っていること、■界面１１のアクセプタ濃
度が低いため反転しやすいことなどが挙げられる。
５に正電圧を印加することにょυ、ンーース６およびド
レイン７間に電流が流れトランジスタ動作するわけであ
るが、この場合、通常のチャネル領域ｌＯに電流が流れ
るだけでなく、ｓｉ酸化膜２と単結晶シリコン層３′の
界面１１で電流が流れやすいという欠点がある。その理
由は、■Ｓｔ酸化膜２は単結晶シリコン層３′との界面
に仕事関数差から本質的に負電荷を誘起しやすいこと、
■Ｓｔ酸化膜２中に汚染によＦ） Ｎａ＋などのアルカ
リイオンが入っていること、■界面１１のアクセプタ濃
度が低いため反転しやすいことなどが挙げられる。
そして、界面１１で電流が流れると、すなわちバックチ
ャネルができると、ゲート電圧を印加しない状態でもド
レイン電流が流れ、いわゆるデプレッションとなる欠点
があった。
ャネルができると、ゲート電圧を印加しない状態でもド
レイン電流が流れ、いわゆるデプレッションとなる欠点
があった。
（発明の目的）
この発明は上記の点に鑑みなされたもので、その目的は
、バックチャネルの形成を防ぐことができる半導体装置
の製造方法を提供することにある。
、バックチャネルの形成を防ぐことができる半導体装置
の製造方法を提供することにある。
（発明の概要）
この発明の要点は、絶縁層としてＢＳＧ膜（ボロンシリ
ケートガラス膜）を使用し、その後ポリシリコン層ｔ’
ｃはアモルファスシリコン層の形成後、そのシリコン層
の再結晶化工程でＢＳＧ膜からシリコン層にボロンを拡
散させることにより、シリコン層／絶縁層の界面におけ
るシリコン層のＰ型不純物濃度を高めることにある。
ケートガラス膜）を使用し、その後ポリシリコン層ｔ’
ｃはアモルファスシリコン層の形成後、そのシリコン層
の再結晶化工程でＢＳＧ膜からシリコン層にボロンを拡
散させることにより、シリコン層／絶縁層の界面におけ
るシリコン層のＰ型不純物濃度を高めることにある。
（実施例）
以下この発明の一実施例を第２図を参照して説明する。
第２図（ａ）において、２１はＳｔ支持基板もしくは表
面にＩＣ回路を形成したＳｉ基板である。まず、この基
板２１上に絶縁層としてＢＳＧ膜２膜上２成する。この
ＢＳＧ膜２膜上２ＶＤ技術により形成される。（第２図
（ａ）） 次に、ＢＳＧ膜２膜上２上Ｐ型不純物たとえばボロンを
含むポリシリコン層２３を形成する。しかる後、このポ
リシリコン層２３をレーザまたは電子ビームなどの熱源
を用いて単結晶シリコン層２３′に再結晶化させる。（
第２図（ｂ））この時、前記第２図（ｂ）に矢印２４で
示すように、ＢＳＧ膜２膜上２ボロンがポリシリコン層
２３中へ拡散する。したがって、ＢＳ、Ｇ膜２．２中お
よびポリシリコン層２３（再結晶化後の単結晶シリコン
層２３′ということもできる）中のボロンの濃度プロフ
ァイルを第３図に示すように、ポリシリコン層２３およ
び再結晶化後の単結晶シリコン層２３′は、ＢＳＧ膜２
膜上２界面におけるボロン濃度が高くなる。
面にＩＣ回路を形成したＳｉ基板である。まず、この基
板２１上に絶縁層としてＢＳＧ膜２膜上２成する。この
ＢＳＧ膜２膜上２ＶＤ技術により形成される。（第２図
（ａ）） 次に、ＢＳＧ膜２膜上２上Ｐ型不純物たとえばボロンを
含むポリシリコン層２３を形成する。しかる後、このポ
リシリコン層２３をレーザまたは電子ビームなどの熱源
を用いて単結晶シリコン層２３′に再結晶化させる。（
第２図（ｂ））この時、前記第２図（ｂ）に矢印２４で
示すように、ＢＳＧ膜２膜上２ボロンがポリシリコン層
２３中へ拡散する。したがって、ＢＳ、Ｇ膜２．２中お
よびポリシリコン層２３（再結晶化後の単結晶シリコン
層２３′ということもできる）中のボロンの濃度プロフ
ァイルを第３図に示すように、ポリシリコン層２３およ
び再結晶化後の単結晶シリコン層２３′は、ＢＳＧ膜２
膜上２界面におけるボロン濃度が高くなる。
しかる後は、単結晶シリコン層２３′の能動領域以外を
除去した上で、従来と同一の方法でＮチャンネルＭＯ８
）ランジスタを製造する。す麦わち、ゲート絶縁膜２５
の形成、ポリシリコンゲート電極２６の形成、ソース・
ドレイン２７．２８１７）形成、ＰＳＧ中間絶縁膜２９
の形成、コンタクトホールを開孔した上での配線３０の
形成を行う（第２図（Ｃ））。最後に、パッシベーショ
ン膜を堆積させる。
除去した上で、従来と同一の方法でＮチャンネルＭＯ８
）ランジスタを製造する。す麦わち、ゲート絶縁膜２５
の形成、ポリシリコンゲート電極２６の形成、ソース・
ドレイン２７．２８１７）形成、ＰＳＧ中間絶縁膜２９
の形成、コンタクトホールを開孔した上での配線３０の
形成を行う（第２図（Ｃ））。最後に、パッシベーショ
ン膜を堆積させる。
以上のようにこの発明の一実施例では、ポリシリコン層
２３の下地絶縁層としてＢＳＧ膜２膜上２い、ポリシリ
コン再結晶化工程でＢＳＧ膜２膜中２中ロンをポリシリ
コン層２３中に拡散することにより、このポリシリコン
層２３および再結晶化後の単結晶シリコン層２３′内の
ボロン濃度を制御し、ＢＳＧ膜２２界面でのボロン濃度
を高くする。このため、従来の方法でみられたような、
能動層の、下地絶縁層との界面でのバックチャネルの形
成を防ぐことが可能であり、デプレッショントランジス
タとなることを防ぐことができる。
２３の下地絶縁層としてＢＳＧ膜２膜上２い、ポリシリ
コン再結晶化工程でＢＳＧ膜２膜中２中ロンをポリシリ
コン層２３中に拡散することにより、このポリシリコン
層２３および再結晶化後の単結晶シリコン層２３′内の
ボロン濃度を制御し、ＢＳＧ膜２２界面でのボロン濃度
を高くする。このため、従来の方法でみられたような、
能動層の、下地絶縁層との界面でのバックチャネルの形
成を防ぐことが可能であり、デプレッショントランジス
タとなることを防ぐことができる。
なお、上記一実施例ではポリシリコンを再結晶化させて
単結晶シリコンとしたが、ポリシリコンの代りにアモル
ファスシリコンを用いることもできる。
単結晶シリコンとしたが、ポリシリコンの代りにアモル
ファスシリコンを用いることもできる。
（発明の効果）
以上詳述したようにこの発明の半導体装置の製造方法に
よれば、絶縁層としてＢＳＧ膜を使用し、その後ポリシ
リコン層またはアモルファスシリコン層の形成後、その
シリコン層の再結晶化工程でＢＳＧ膜からシリコン層に
ポロンを拡散させることにより、シリコン層／絶縁層の
界面におけるシリコン層のＰ型不純物濃度を高めるよう
にしたので、バンクチャネルの形成を防止してＭＯＳ）
ランジスタがデプレツションとなることを防ぐことがで
きる。この発明の方法は、３次元ＬＳＩの製造方法に利
用することができる。
よれば、絶縁層としてＢＳＧ膜を使用し、その後ポリシ
リコン層またはアモルファスシリコン層の形成後、その
シリコン層の再結晶化工程でＢＳＧ膜からシリコン層に
ポロンを拡散させることにより、シリコン層／絶縁層の
界面におけるシリコン層のＰ型不純物濃度を高めるよう
にしたので、バンクチャネルの形成を防止してＭＯＳ）
ランジスタがデプレツションとなることを防ぐことがで
きる。この発明の方法は、３次元ＬＳＩの製造方法に利
用することができる。
第１図は従来の半導体装置の製造方法を示す断面図、第
２図はこの発明の半導体装置の製造方法の一実施例を示
す断面図、第３図はＢＳＧ膜中およびポリシリコン層中
のボロンの濃度プ四ファイルを示す図である。 ２１・・・基板、２２・・・ＢＳＧ膜、２３・・・ポリ
シリコン層、２３′・・・単結晶シリコン層、２５・・
・ゲート絶縁膜、２６・・・ポリシリコンゲート電極、
２７゜２８・・・ソース・ドレイン。 第１図 第２図 第３図 手続補正書 昭和５９年７月１６日 特許庁長官志賀 学 殿 ■、事件の表示 昭和５８年 特 許 願第２３３６４３ 号２、発明の
名称 半導体装置の製造方法 ３、補正をする者 事件との関係 特 許 出願人 （０２９）沖電気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日 （自発）６、
補正の対象 明細書の発明の詳細な説明および図面の簡単な説明の各
欄ならびに図面 ７、補正の内容 別紙の通り １）明細書５頁７行「ポリシリコン層２３（」を削除す
る。 ２）同５頁８行［ということもできる）」を削除する。 ３）同一５頁９行および１０行「ポリシリコン層２３お
よび」を削除する。 ４）同９頁６行「このポリシリコン層２３および」を削
除する。 ５）同７頁１３行「Ｉリシリコン」を「再結晶化後の単
結晶シリコン」と訂正する。 ６）図面第２図（ｂ）および第３図を別紙の通シ訂正す
る。
２図はこの発明の半導体装置の製造方法の一実施例を示
す断面図、第３図はＢＳＧ膜中およびポリシリコン層中
のボロンの濃度プ四ファイルを示す図である。 ２１・・・基板、２２・・・ＢＳＧ膜、２３・・・ポリ
シリコン層、２３′・・・単結晶シリコン層、２５・・
・ゲート絶縁膜、２６・・・ポリシリコンゲート電極、
２７゜２８・・・ソース・ドレイン。 第１図 第２図 第３図 手続補正書 昭和５９年７月１６日 特許庁長官志賀 学 殿 ■、事件の表示 昭和５８年 特 許 願第２３３６４３ 号２、発明の
名称 半導体装置の製造方法 ３、補正をする者 事件との関係 特 許 出願人 （０２９）沖電気工業株式会社 ４、代理人 ５、補正命令の日付 昭和 年 月 日 （自発）６、
補正の対象 明細書の発明の詳細な説明および図面の簡単な説明の各
欄ならびに図面 ７、補正の内容 別紙の通り １）明細書５頁７行「ポリシリコン層２３（」を削除す
る。 ２）同５頁８行［ということもできる）」を削除する。 ３）同一５頁９行および１０行「ポリシリコン層２３お
よび」を削除する。 ４）同９頁６行「このポリシリコン層２３および」を削
除する。 ５）同７頁１３行「Ｉリシリコン」を「再結晶化後の単
結晶シリコン」と訂正する。 ６）図面第２図（ｂ）および第３図を別紙の通シ訂正す
る。
Claims (1)
- ＳＯＩ構造を利用してＮチャンネルＭＯ８）ランジスタ
を形成する半導体装置・の製造方法において、基板上に
ＢＳＧ膜を形成する工程と、そのＢＳＧ膜上にポリシリ
コンまたはアモルファスシリコン層を形成し、それを熱
源を用いて単結晶シリコン層に再結晶化させる工程とを
具備することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23364383A JPS60126868A (ja) | 1983-12-13 | 1983-12-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23364383A JPS60126868A (ja) | 1983-12-13 | 1983-12-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60126868A true JPS60126868A (ja) | 1985-07-06 |
Family
ID=16958252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23364383A Pending JPS60126868A (ja) | 1983-12-13 | 1983-12-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60126868A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01287964A (ja) * | 1988-05-13 | 1989-11-20 | Seiko Epson Corp | 半導体装置の製造方法 |
-
1983
- 1983-12-13 JP JP23364383A patent/JPS60126868A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01287964A (ja) * | 1988-05-13 | 1989-11-20 | Seiko Epson Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01160055A (ja) | シリコン炭化層構造 | |
| JPS63102264A (ja) | 薄膜半導体装置 | |
| JPH04348077A (ja) | 薄膜トランジスタ | |
| US6127210A (en) | Manufacturing method of CMOS thin film semiconductor device and CMOS thin film semiconductor device manufactured thereby | |
| JPS60126868A (ja) | 半導体装置の製造方法 | |
| JPS63237571A (ja) | 薄膜トランジスタの製造方法 | |
| JPH025572A (ja) | 半導体装置 | |
| JPS60126866A (ja) | 半導体装置の製造方法 | |
| JPS63278273A (ja) | 半導体装置 | |
| JPH0341479Y2 (ja) | ||
| JPH01115162A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPH0778996A (ja) | 表示素子基板用半導体装置の製造方法 | |
| GB1328018A (en) | Method of winding a mos transistor in the surface of a substrate | |
| JPH0669507A (ja) | パワーｍｏｓｆｅｔ | |
| JPH0563187A (ja) | 半導体装置 | |
| JP2002033485A (ja) | Ｔｆｔ型液晶表示装置およびその製造方法 | |
| JP2622728B2 (ja) | Ｐチャネルｍｏｓ型半導体装置 | |
| JPS5797674A (en) | Manufacture of mos semiconductor device | |
| JP2532471B2 (ja) | 半導体装置 | |
| JPH03211869A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0697195A (ja) | 半導体装置の製造方法 | |
| JPS5810857A (ja) | 相補型ｍｏｓ半導体装置 | |
| JPS58123764A (ja) | 半導体集積回路装置及び製造方法 | |
| JPS58140162A (ja) | 半導体装置の製造方法 | |
| JPH043940A (ja) | 半導体装置の製造方法 |