JPS58123764A - 半導体集積回路装置及び製造方法 - Google Patents
半導体集積回路装置及び製造方法Info
- Publication number
- JPS58123764A JPS58123764A JP57005602A JP560282A JPS58123764A JP S58123764 A JPS58123764 A JP S58123764A JP 57005602 A JP57005602 A JP 57005602A JP 560282 A JP560282 A JP 560282A JP S58123764 A JPS58123764 A JP S58123764A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- diffusion layer
- drain
- integrated circuit
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は絶縁基板上に多結晶シリコン、又はアモルハス
シリコンを形成して基板として用いて、電界効果トラン
ジスタを形成してなる半導体集積回路装置に関する。
シリコンを形成して基板として用いて、電界効果トラン
ジスタを形成してなる半導体集積回路装置に関する。
最近、微細化よりはチップの大型化を必要とする大規模
集積回路装置の開発が要求されだしてきている。このよ
うな大規模集積回路装置は特性についてきびしい要求は
なし、むしろ歩留とコストに強い要求がある場合がある
。その場合は、シリコン単結晶基板を用いるよりも、絶
縁基鈑上に形成された多結晶シリコン、又はアモルハス
シリコンを用いる。いわゆる薄膜トランジスタを内蔵す
る集積回路装置が各方面で開発されはじめてきている。
集積回路装置の開発が要求されだしてきている。このよ
うな大規模集積回路装置は特性についてきびしい要求は
なし、むしろ歩留とコストに強い要求がある場合がある
。その場合は、シリコン単結晶基板を用いるよりも、絶
縁基鈑上に形成された多結晶シリコン、又はアモルハス
シリコンを用いる。いわゆる薄膜トランジスタを内蔵す
る集積回路装置が各方面で開発されはじめてきている。
おちに褒示装置に使用され、特に液晶麦示用に使用され
ようとしている。
ようとしている。
このような大規模集積回路装置は、大規模化とコストダ
ウンが大きなテーマとなるが、ネックとなる問題点がい
くつか発生している。そのほとんどはトランジスタ特性
の問題である。その中で、特に大きな問題はソース、ド
レイン間のリークである。ソース、ドレイン間の異常リ
ーク現象の原因について、第１図と第２図に例を示して
以下に説明する。
ウンが大きなテーマとなるが、ネックとなる問題点がい
くつか発生している。そのほとんどはトランジスタ特性
の問題である。その中で、特に大きな問題はソース、ド
レイン間のリークである。ソース、ドレイン間の異常リ
ーク現象の原因について、第１図と第２図に例を示して
以下に説明する。
第１閏に示すように、１は石英基板、２はＮ型の多結晶
シリコン、３はＰ拡散層、４はゲート酸化膜、５は多結
晶シリコン電極、６はライト酸化膜、７はリンガラス膜
、８はムを配線、９はパシペーシ胃ン膜である。
シリコン、３はＰ拡散層、４はゲート酸化膜、５は多結
晶シリコン電極、６はライト酸化膜、７はリンガラス膜
、８はムを配線、９はパシペーシ胃ン膜である。
このような素子を形成するためには熱処理が加わるため
、ソース及びドレイン拡散層を形成している不純物が多
結晶シリコンと石英基板の境界にそって、多結晶シリコ
ン中を異常拡散し、１０に示すような異常拡散層を形成
する。
、ソース及びドレイン拡散層を形成している不純物が多
結晶シリコンと石英基板の境界にそって、多結晶シリコ
ン中を異常拡散し、１０に示すような異常拡散層を形成
する。
熱処理の時間が長かったり、一度が高かったりすると異
常拡散層が拡大し、ソースとドレイン間のリーク現象に
なる。又、石英基板と多結晶シリコンの界面が密に接合
していない場合は、この現象がいちじるしく助長される
。
常拡散層が拡大し、ソースとドレイン間のリーク現象に
なる。又、石英基板と多結晶シリコンの界面が密に接合
していない場合は、この現象がいちじるしく助長される
。
リークの発生°要因としては、多結晶シリコン又はアモ
ルへスシリコンの中に存在する接合のＩＪ−り、汚れに
よるリーク、それに準位によるリーク等があるが、本要
因は大きなリーク電流の発生及びバラツキに関し基本的
なものである。
ルへスシリコンの中に存在する接合のＩＪ−り、汚れに
よるリーク、それに準位によるリーク等があるが、本要
因は大きなリーク電流の発生及びバラツキに関し基本的
なものである。
第２図にはｙチャンネルＭＯＢ型電界効果トランジスタ
の例を示す。
の例を示す。
第２図に示すように、１１は石英基板、１２はＰ型の多
結晶シリコン、１３はＮ 拡散層、１４はゲート酸化膜
、１５は多結晶シリコン電極、１６はライ本酸化膜、１
７はリンガラス膜、１８はムを配線、１９はパシペーシ
冒ン膜である。
結晶シリコン、１３はＮ 拡散層、１４はゲート酸化膜
、１５は多結晶シリコン電極、１６はライ本酸化膜、１
７はリンガラス膜、１８はムを配線、１９はパシペーシ
冒ン膜である。
第１図に示した場合と同様に熱処理が加わると、ソース
及びドレイン拡散層を形成している不純物が多結晶シリ
コンと石英基板の境界にそって、多１′：１ 結晶シリコン中を異常拡散し１０に示すような異常拡散
層を形成する。そして、リークの原因となる。
及びドレイン拡散層を形成している不純物が多結晶シリ
コンと石英基板の境界にそって、多１′：１ 結晶シリコン中を異常拡散し１０に示すような異常拡散
層を形成する。そして、リークの原因となる。
る。
本発明は、以上のような欠点について改良したもので、
本発明の目的はソース及びドレイン等からの異状拡散を
ふせぎ、しいてはソース、ドレイン間及びその他のリー
クをなくす事にある。
本発明の目的はソース及びドレイン等からの異状拡散を
ふせぎ、しいてはソース、ドレイン間及びその他のリー
クをなくす事にある。
第５図、第４図に例を挙げ、以下に本発明について説明
する。
する。
第３図に示すように、２１は石英基板、２２はＮ型の多
結晶シリコン、２３はＰ 拡散層、２４はゲート酸化膜
、２５は多結晶シリコン電極、２６はライト酸化膜、２
７はリンガラス膜、２８はＡ ｔｌｉｑ線、２９はバシ
ベーシ璽ン膜である。
結晶シリコン、２３はＰ 拡散層、２４はゲート酸化膜
、２５は多結晶シリコン電極、２６はライト酸化膜、２
７はリンガラス膜、２８はＡ ｔｌｉｑ線、２９はバシ
ベーシ璽ン膜である。
そして、３０は多結晶シリコン電極２５を形成する前に
リンのイオン打込みによって石英基板２１との界面から
多結晶シリコン２２の内部にＮ型の拡散層を形成する。
リンのイオン打込みによって石英基板２１との界面から
多結晶シリコン２２の内部にＮ型の拡散層を形成する。
打込みの量は従来方法の例で説明したソース、ドレイン
からのＰタイプ不純物ノ異常拡散なコンペンセイトする
程度に打込む。
からのＰタイプ不純物ノ異常拡散なコンペンセイトする
程度に打込む。
第４図には舅チャンネルＭＯａ型トランジスタの例を示
す、第４図に示すように、３１は石英基板、３２はＰＳ
Ｉの多結晶シリコン、３３はＮ 拡散層、３４はゲート
酸化膜、３５は多結晶シリコン電極、３６はライト拳化
膜、３７はリンガラス１１．５ＥＮｔム／、配線、３９
はパシベーシ叢ンである。そして、４０は多結晶電極３
５を形成する前にポロンのイオン打込みによって、石英
基板３１との界面から多結晶シリコン３２の内部にＰ型
の拡散層を形成する。打込みの量は従来方法の例で説明
したソース、ドレインからの夏タイプ不純物の興！拡散
をコンペンセイトする程度に打込む。
す、第４図に示すように、３１は石英基板、３２はＰＳ
Ｉの多結晶シリコン、３３はＮ 拡散層、３４はゲート
酸化膜、３５は多結晶シリコン電極、３６はライト拳化
膜、３７はリンガラス１１．５ＥＮｔム／、配線、３９
はパシベーシ叢ンである。そして、４０は多結晶電極３
５を形成する前にポロンのイオン打込みによって、石英
基板３１との界面から多結晶シリコン３２の内部にＰ型
の拡散層を形成する。打込みの量は従来方法の例で説明
したソース、ドレインからの夏タイプ不純物の興！拡散
をコンペンセイトする程度に打込む。
以上のように、本発明の方法によるとソース及びドレイ
ンからの、石英基板と多結晶シリコンの界面での異常拡
散を実質的にふせぎ、異常拡散層を形成しないですむ。
ンからの、石英基板と多結晶シリコンの界面での異常拡
散を実質的にふせぎ、異常拡散層を形成しないですむ。
それゆえ、ソース及びドレイン間のリークをふせぐ事に
なる。
なる。
本発明の例として基板に石英基板を用いて説明したが、
ガラス基板やセラミック基板及びその他の絶縁基板と８
１単結晶基板上に絶縁膜を形成した基板についても同様
である。
ガラス基板やセラミック基板及びその他の絶縁基板と８
１単結晶基板上に絶縁膜を形成した基板についても同様
である。
又、本発明の例として、ＰＩ［及びＮ型多結晶ンリコン
を用いた場合について説明したが、イントリンシックの
多結晶シリコンについても同様であるし、Ｐチャンネル
ＭＯ８Ｍ電界効果トランジスタで、Ｐ型多結晶シリコン
を用いた場合も、ＮチャンネルＭＯ８型電界効果トラン
ジスタで、Ｎ型多結晶シリコンを用いた場合も同様であ
る。
を用いた場合について説明したが、イントリンシックの
多結晶シリコンについても同様であるし、Ｐチャンネル
ＭＯ８Ｍ電界効果トランジスタで、Ｐ型多結晶シリコン
を用いた場合も、ＮチャンネルＭＯ８型電界効果トラン
ジスタで、Ｎ型多結晶シリコンを用いた場合も同様であ
る。
第１図、及び第２図は従来方法による半導体集積回路装
置の断面略図であ′る。 第３図、及び第４ｖ！Ｊは本発明の方法による半導体集
積回路装置の断面略図である。 以 上 出願人 株式金社諏訪精工舎 代理人 弁理士 最上 務
置の断面略図であ′る。 第３図、及び第４ｖ！Ｊは本発明の方法による半導体集
積回路装置の断面略図である。 以 上 出願人 株式金社諏訪精工舎 代理人 弁理士 最上 務
Claims (1)
- 【特許請求の範囲】 １）絶縁基板上に多結晶シリコン、又はアモルハスシリ
コン門形成し、該多結晶シリコン、又は該アモルハスシ
リコンを基板として電界効果トランジスタを形成してな
る半導体集積−路装置において、該多結晶シリコン、又
は該アモルハスシリコンと該絶縁基板との境界から該多
結晶シリコン、又は該アモルハスシリコンの内部に、ソ
ース及びドレイン拡散と異な、ったタイプの導電型を持
つ拡散層を形成した事を特徴とする半導体集積回路装置
。 ２、）該拡散層の厚みを５００Ｘ〜３０００又とした事
を特徴とする特許請求範囲第−項記載の半導体集積回路
装置。 ３）該拡散層をイオン打込み法によって形成した事を特
徴とする特許請求範囲第−項及び第二項記載の半導体集
積回路装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005602A JPS58123764A (ja) | 1982-01-18 | 1982-01-18 | 半導体集積回路装置及び製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57005602A JPS58123764A (ja) | 1982-01-18 | 1982-01-18 | 半導体集積回路装置及び製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58123764A true JPS58123764A (ja) | 1983-07-23 |
Family
ID=11615762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57005602A Pending JPS58123764A (ja) | 1982-01-18 | 1982-01-18 | 半導体集積回路装置及び製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58123764A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63283068A (ja) * | 1987-05-14 | 1988-11-18 | Sharp Corp | 薄膜トランジスタの製造方法 |
| US5238857A (en) * | 1989-05-20 | 1993-08-24 | Fujitsu Limited | Method of fabricating a metal-oxide-semiconductor device having a semiconductor on insulator (SOI) structure |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50146276A (ja) * | 1974-05-13 | 1975-11-22 |
-
1982
- 1982-01-18 JP JP57005602A patent/JPS58123764A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50146276A (ja) * | 1974-05-13 | 1975-11-22 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63283068A (ja) * | 1987-05-14 | 1988-11-18 | Sharp Corp | 薄膜トランジスタの製造方法 |
| US5238857A (en) * | 1989-05-20 | 1993-08-24 | Fujitsu Limited | Method of fabricating a metal-oxide-semiconductor device having a semiconductor on insulator (SOI) structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6492685B1 (en) | Semiconductor device having a pair of N-channel TFT and P-channel TFT | |
| Meng et al. | High performance low temperature metal-induced unilaterally crystallized polycrystalline silicon thin film transistors for system-on-panel applications | |
| JPS58118154A (ja) | 半導体集積回路装置 | |
| US10283536B2 (en) | Array substrate, method for manufacturing the same, display device and mask plate | |
| JPH0290683A (ja) | 薄膜トランジスタ及びその製造方法 | |
| JPS58182272A (ja) | 薄膜トランジスタ | |
| JPS58123764A (ja) | 半導体集積回路装置及び製造方法 | |
| CN100470801C (zh) | 半导体器件、液晶显示板、电子设备及制造器件的方法 | |
| JPS58204570A (ja) | 半導体集積回路装置の製造方法 | |
| JP4238155B2 (ja) | 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びにその製造方法 | |
| JPH0227772A (ja) | 電界効果型薄膜トランジスタ | |
| CN100555587C (zh) | 低温多晶硅薄膜晶体管及其制造方法 | |
| JPS63193568A (ja) | 薄膜トランジスタ | |
| JPH0191470A (ja) | 入力保護回路 | |
| JPS61150278A (ja) | 薄膜トランジスタ | |
| JP2658169B2 (ja) | トライステートインバータ及びそれを用いたフリップフロップ | |
| JPS5961183A (ja) | 薄膜トランジスタの製造方法 | |
| JPH01186612A (ja) | 半導体基板の製造方法 | |
| JPH07159809A (ja) | 液晶表示装置 | |
| JP2004303791A (ja) | 薄膜トランジスタ構造及びその製造方法 | |
| KR20010041092A (ko) | Ｃｍｏｓ 트랜지스터 및 관련 소자의 제조 방법 | |
| JPH01120868A (ja) | 薄膜半導体装置 | |
| JPH01102968A (ja) | 液晶パネル装置 | |
| JPH0462184B2 (ja) | ||
| KR0166797B1 (ko) | 박막트랜지스터의 구조 및 제조방법 |