JPH07159809A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH07159809A JPH07159809A JP30796993A JP30796993A JPH07159809A JP H07159809 A JPH07159809 A JP H07159809A JP 30796993 A JP30796993 A JP 30796993A JP 30796993 A JP30796993 A JP 30796993A JP H07159809 A JPH07159809 A JP H07159809A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- substrate
- crystal display
- display device
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 ガラス基板のような透明絶縁性基板内部から
のナトリウム汚染の問題を解消して、低コストなガラス
基板のような透明絶縁性基板を用いた信頼性が高く耐久
性の良好な液晶表示装置を実現する。 【構成】 ガラス基板１のような透明絶縁性基板内部か
ら析出してくるナトリウムのようなアルカリ金属類など
による不純物汚染はゲッタリング層としてのＰＳＧ膜２
に捕われるので、バッファー層３の上に形成された活性
層４に対しては不純物汚染が拡がることを防止すること
ができる。さらに本発明の液晶表示装置においては、ア
ニール処理などの加熱工程を通すことによりＰＳＧ膜２
（またはＢＰＳＧ膜）の平坦性が極めて良好となり、透
明絶縁性基板の表面荒れの影響を抑えることができると
いう利点もある。
のナトリウム汚染の問題を解消して、低コストなガラス
基板のような透明絶縁性基板を用いた信頼性が高く耐久
性の良好な液晶表示装置を実現する。 【構成】 ガラス基板１のような透明絶縁性基板内部か
ら析出してくるナトリウムのようなアルカリ金属類など
による不純物汚染はゲッタリング層としてのＰＳＧ膜２
に捕われるので、バッファー層３の上に形成された活性
層４に対しては不純物汚染が拡がることを防止すること
ができる。さらに本発明の液晶表示装置においては、ア
ニール処理などの加熱工程を通すことによりＰＳＧ膜２
（またはＢＰＳＧ膜）の平坦性が極めて良好となり、透
明絶縁性基板の表面荒れの影響を抑えることができると
いう利点もある。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置に係り、
特にガラス基板のような透明絶縁基板などからの不純物
のＴＦＴ素子への汚染を防止した信頼性および耐久性に
優れた液晶表示装置に関する。
特にガラス基板のような透明絶縁基板などからの不純物
のＴＦＴ素子への汚染を防止した信頼性および耐久性に
優れた液晶表示装置に関する。
【０００２】
【従来の技術】近年、駆動回路一体型液晶表示装置の開
発が鋭意進められている。この駆動回路一体型液晶表示
装置は、画素部のスイッチング用素子のみならず駆動回
路系も同一の基板上に同様の半導体層を含む材料から形
成できる点、またそれらを同時に同一基板上に形成して
基板周辺に液晶駆動用ＩＣのような半導体素子は配設す
る必要がなくなる点で、液晶表示装置全体としてのさら
なる小型化および低価格化が実現できるという特長か
ら、注目を集めている。
発が鋭意進められている。この駆動回路一体型液晶表示
装置は、画素部のスイッチング用素子のみならず駆動回
路系も同一の基板上に同様の半導体層を含む材料から形
成できる点、またそれらを同時に同一基板上に形成して
基板周辺に液晶駆動用ＩＣのような半導体素子は配設す
る必要がなくなる点で、液晶表示装置全体としてのさら
なる小型化および低価格化が実現できるという特長か
ら、注目を集めている。
【０００３】そのような駆動回路一体型液晶表示装置に
用いられる透明絶縁性基板としては、高融点ガラスや石
英基板等の、より高温に耐えられる透明絶縁基板の入手
が近年容易となってきたことから、ａ−Ｓｉ（アモルフ
ァスシリコン）よりもさらに高温工程が必要となるｐ−
Ｓｉ（多結晶シリコン）を用いた半導体素子の形成が容
易となって、そのようなｐ−Ｓｉを用いたさらに高性能
な素子による駆動回路一体型の液晶表示装置を製造する
ことが可能となってきている。
用いられる透明絶縁性基板としては、高融点ガラスや石
英基板等の、より高温に耐えられる透明絶縁基板の入手
が近年容易となってきたことから、ａ−Ｓｉ（アモルフ
ァスシリコン）よりもさらに高温工程が必要となるｐ−
Ｓｉ（多結晶シリコン）を用いた半導体素子の形成が容
易となって、そのようなｐ−Ｓｉを用いたさらに高性能
な素子による駆動回路一体型の液晶表示装置を製造する
ことが可能となってきている。
【０００４】しかしながら、上述のようなａ−Ｓｉやｐ
−Ｓｉをガラス基板上に形成された素子は、シリコン基
板上に形成された素子とは異なり、透明絶縁性基板とし
て用いられているガラス基板などからナトリウムに代表
されるアルカリ金属系の不純物粒子が素子へと拡散し、
素子特性劣化の要因となるという、不純物汚染の問題が
ある。
−Ｓｉをガラス基板上に形成された素子は、シリコン基
板上に形成された素子とは異なり、透明絶縁性基板とし
て用いられているガラス基板などからナトリウムに代表
されるアルカリ金属系の不純物粒子が素子へと拡散し、
素子特性劣化の要因となるという、不純物汚染の問題が
ある。
【０００５】上述のナトリウムのようなアルカリ金属類
は、デバイス表面のシリコン酸化膜中で陽イオンとなり
正電荷を持つと、この正電荷による電界効果によって、
素子表面のｐ型層をｎ型に反転させたり、ＭＯＳＦＥＴ
のしきい値電圧やバイポーラトランジスタの電流増幅率
を変化させてしまうということが知られている。
は、デバイス表面のシリコン酸化膜中で陽イオンとなり
正電荷を持つと、この正電荷による電界効果によって、
素子表面のｐ型層をｎ型に反転させたり、ＭＯＳＦＥＴ
のしきい値電圧やバイポーラトランジスタの電流増幅率
を変化させてしまうということが知られている。
【０００６】また、そのような半導体デバイスの初期特
性を変化させるのみならず、半導体デバイスの動作中に
拡散およびドリフトしてさらに移動しやすいため、素子
特性の経時的変化も引き起こし信頼性を低下させるとい
う問題がある。
性を変化させるのみならず、半導体デバイスの動作中に
拡散およびドリフトしてさらに移動しやすいため、素子
特性の経時的変化も引き起こし信頼性を低下させるとい
う問題がある。
【０００７】これらの問題から、液晶表示装置において
上述のような素子を用いるいわゆるアクティブマトリッ
クス型液晶表示装置の場合、上述の問題を避けるために
不純物汚染の恐れの少ないナトリウムフリーのガラス、
または石英基板等が従来一般的に用いられてきた。
上述のような素子を用いるいわゆるアクティブマトリッ
クス型液晶表示装置の場合、上述の問題を避けるために
不純物汚染の恐れの少ないナトリウムフリーのガラス、
または石英基板等が従来一般的に用いられてきた。
【０００８】しかしながら、そのような石英基板のよう
な基板は、一般的な高融点ガラス基板やガラス基板等に
比べて、さらに価格が高く、液晶表示装置のコストを上
昇させるといった欠点がある。液晶表示装置におけるＴ
ＦＴなどのプロセス技術は、半導体プロセス技術に比べ
て非常に類似した技術を用いているが、半導体プロセス
においては基板自体がシリコン基板を用いるのに対して
液晶表示装置におけるＴＦＴプロセスでは基板として透
明絶縁性基板を上述のように用いることから、その透明
絶縁性基板内部からのナトリウム等の不純物汚染の恐れ
に晒されているという問題がある。しかも液晶表示装置
の画素の微細化や高密度化等のために、それに用いられ
るＴＦＴ等の素子としても、高集積化が進み、極微量の
ナトリウム汚染がその素子の特性劣化をひきおこし、さ
らには液晶表示装置としての表示特性の低下や信頼性の
低下など、大きな悪影響を及ぼす原因となっている。
な基板は、一般的な高融点ガラス基板やガラス基板等に
比べて、さらに価格が高く、液晶表示装置のコストを上
昇させるといった欠点がある。液晶表示装置におけるＴ
ＦＴなどのプロセス技術は、半導体プロセス技術に比べ
て非常に類似した技術を用いているが、半導体プロセス
においては基板自体がシリコン基板を用いるのに対して
液晶表示装置におけるＴＦＴプロセスでは基板として透
明絶縁性基板を上述のように用いることから、その透明
絶縁性基板内部からのナトリウム等の不純物汚染の恐れ
に晒されているという問題がある。しかも液晶表示装置
の画素の微細化や高密度化等のために、それに用いられ
るＴＦＴ等の素子としても、高集積化が進み、極微量の
ナトリウム汚染がその素子の特性劣化をひきおこし、さ
らには液晶表示装置としての表示特性の低下や信頼性の
低下など、大きな悪影響を及ぼす原因となっている。
【０００９】
【発明が解決しようとする課題】本発明は、上述のよう
な問題を解決するために成されたもので、その目的は、
低コストなガラス基板のような透明絶縁性基板内部から
のナトリウム汚染の問題を解消して、信頼性が高く耐久
性の良好な液晶表示装置を安価な基板材料を用いて実現
することにある。
な問題を解決するために成されたもので、その目的は、
低コストなガラス基板のような透明絶縁性基板内部から
のナトリウム汚染の問題を解消して、信頼性が高く耐久
性の良好な液晶表示装置を安価な基板材料を用いて実現
することにある。
【００１０】
【課題を解決するための手段】本発明の液晶表示装置
は、絶縁性基板の第１主面上に、画素電極と、該画素電
極に画像を表示するための電圧を印加する薄膜トランジ
スタとを備えた薄膜トランジスタアレイ基板と、対向電
極を備えた対向基板であって前記薄膜トランジスタアレ
イ基板の画素電極と前記対向電極との間に間隙を有して
対向するように配置された対向基板と、周囲を封止され
て前記間隙に封入・挟持される液晶層とを有する液晶表
示装置において、前記絶縁性基板と前記薄膜トランジス
タの半導体層との間に燐を含むシリコン酸化膜から形成
されてアルカリ金属不純物を吸収するゲッタリング層
と、前記ゲッタリング層を覆うように、燐および硼素を
不純物として含まない絶縁膜から形成されたバッファー
層とを具備することを特徴としている。
は、絶縁性基板の第１主面上に、画素電極と、該画素電
極に画像を表示するための電圧を印加する薄膜トランジ
スタとを備えた薄膜トランジスタアレイ基板と、対向電
極を備えた対向基板であって前記薄膜トランジスタアレ
イ基板の画素電極と前記対向電極との間に間隙を有して
対向するように配置された対向基板と、周囲を封止され
て前記間隙に封入・挟持される液晶層とを有する液晶表
示装置において、前記絶縁性基板と前記薄膜トランジス
タの半導体層との間に燐を含むシリコン酸化膜から形成
されてアルカリ金属不純物を吸収するゲッタリング層
と、前記ゲッタリング層を覆うように、燐および硼素を
不純物として含まない絶縁膜から形成されたバッファー
層とを具備することを特徴としている。
【００１１】また、絶縁性基板の第１主面上に、画素電
極と、該画素電極に画像を表示するための電圧を印加す
る薄膜トランジスタとを備えた薄膜トランジスタアレイ
基板と、対向電極を備えた対向基板であって前記薄膜ト
ランジスタアレイ基板の画素電極と前記対向電極との間
に間隙を有して対向するように配置された対向基板と、
周囲を封止されて前記間隙に封入・挟持される液晶層と
を有する液晶表示装置において、前記絶縁性基板と前記
薄膜トランジスタの半導体層との間に燐および硼素を含
むシリコン酸化膜から形成され、アルカリ金属不純物を
吸収するゲッタリング層と、前記ゲッタリング層を覆う
ように燐および硼素を不純物として含まない絶縁膜から
形成されたバッファー層とを具備することを特徴として
いる。
極と、該画素電極に画像を表示するための電圧を印加す
る薄膜トランジスタとを備えた薄膜トランジスタアレイ
基板と、対向電極を備えた対向基板であって前記薄膜ト
ランジスタアレイ基板の画素電極と前記対向電極との間
に間隙を有して対向するように配置された対向基板と、
周囲を封止されて前記間隙に封入・挟持される液晶層と
を有する液晶表示装置において、前記絶縁性基板と前記
薄膜トランジスタの半導体層との間に燐および硼素を含
むシリコン酸化膜から形成され、アルカリ金属不純物を
吸収するゲッタリング層と、前記ゲッタリング層を覆う
ように燐および硼素を不純物として含まない絶縁膜から
形成されたバッファー層とを具備することを特徴として
いる。
【００１２】また、上記の液晶表示装置において、前記
絶縁性基板の第２主面上に、燐および硼素のうち少なく
とも一方を含むシリコン酸化膜から形成されアルカリ金
属不純物を吸収するゲッタリング層を具備することを特
徴としている。
絶縁性基板の第２主面上に、燐および硼素のうち少なく
とも一方を含むシリコン酸化膜から形成されアルカリ金
属不純物を吸収するゲッタリング層を具備することを特
徴としている。
【００１３】
【作用】本発明の液晶表示装置においては、アクティブ
マトリックス型液晶表示装置や駆動回路一体型の液晶表
示装置のＴＦＴアレイ基板を形成するにあたり、画素部
スイッチング用ＴＦＴや周辺駆動回路用ＴＦＴを形成す
る以前に、ガラス基板のような絶縁性基板上にＰＳＧ膜
あるいはＢＰＳＧ膜を形成し、例えばＰＯＣｌ3（塩化
ホスホリル）等の雰囲気中で高温にてＰ（リン）の拡散
を行なうことにより、ガラス基板のような透明絶縁性基
板の内部に存在しているアルカリ金属不純物を前記のＰ
ＳＧ膜（あるいはＢＰＳＧ膜）に偏析させる。
マトリックス型液晶表示装置や駆動回路一体型の液晶表
示装置のＴＦＴアレイ基板を形成するにあたり、画素部
スイッチング用ＴＦＴや周辺駆動回路用ＴＦＴを形成す
る以前に、ガラス基板のような絶縁性基板上にＰＳＧ膜
あるいはＢＰＳＧ膜を形成し、例えばＰＯＣｌ3（塩化
ホスホリル）等の雰囲気中で高温にてＰ（リン）の拡散
を行なうことにより、ガラス基板のような透明絶縁性基
板の内部に存在しているアルカリ金属不純物を前記のＰ
ＳＧ膜（あるいはＢＰＳＧ膜）に偏析させる。
【００１４】つまり、ＰＳＧ膜あるいはＢＰＳＧ膜は、
上記のようなガラス基板に含まれているアルカリ金属類
不純物を取り込んで、外部へは析出させないためのゲッ
タリング層として機能し、ナトリウムのようなアルカリ
金属類不純物による汚染がＴＦＴ側へと侵入することを
阻止する効果を発揮する。
上記のようなガラス基板に含まれているアルカリ金属類
不純物を取り込んで、外部へは析出させないためのゲッ
タリング層として機能し、ナトリウムのようなアルカリ
金属類不純物による汚染がＴＦＴ側へと侵入することを
阻止する効果を発揮する。
【００１５】さらにそのＰＳＧ膜あるいはＢＰＳＧ膜の
上に、不純物を含まないシリコン酸化膜を形成してこれ
をバッファー層とし、このバッファー層の上にシリコン
層を形成して活性層としている。
上に、不純物を含まないシリコン酸化膜を形成してこれ
をバッファー層とし、このバッファー層の上にシリコン
層を形成して活性層としている。
【００１６】このようにして、ガラス基板のような透明
絶縁性基板内部から析出してくるナトリウムのようなア
ルカリ金属類などによる不純物汚染は上述のゲッタリン
グ層としてのＰＳＧ膜に捕われ、活性層に対しては不純
物汚染が拡がることを防止することができる。
絶縁性基板内部から析出してくるナトリウムのようなア
ルカリ金属類などによる不純物汚染は上述のゲッタリン
グ層としてのＰＳＧ膜に捕われ、活性層に対しては不純
物汚染が拡がることを防止することができる。
【００１７】さらに本発明の液晶表示装置においては、
上述のゲッタリング層としてＰＳＧ膜あるいはＢＰＳＧ
膜を用いていることから、アニール処理のような加熱工
程を通すことによってそれらの膜が極めて良好な平坦性
を示す（平坦化する）という特長も有している。したが
って、ガラス基板のような透明絶縁性基板上に微小欠陥
や傷等が発生していても、その上に形成されたＰＳＧ膜
あるいはＢＰＳＧ膜のの上面はリフローされて平坦性を
保つことができるので、その上に形成されるシリコン層
からなる活性層の成膜時に、欠陥の元となる結晶の種を
誘起させることを避けることができるという特長をも有
している。
上述のゲッタリング層としてＰＳＧ膜あるいはＢＰＳＧ
膜を用いていることから、アニール処理のような加熱工
程を通すことによってそれらの膜が極めて良好な平坦性
を示す（平坦化する）という特長も有している。したが
って、ガラス基板のような透明絶縁性基板上に微小欠陥
や傷等が発生していても、その上に形成されたＰＳＧ膜
あるいはＢＰＳＧ膜のの上面はリフローされて平坦性を
保つことができるので、その上に形成されるシリコン層
からなる活性層の成膜時に、欠陥の元となる結晶の種を
誘起させることを避けることができるという特長をも有
している。
【００１８】
【実施例】以下、本発明の液晶表示装置の実施例を図面
に基づいて詳細に説明する。以下の実施例においては、
説明の簡潔化のためにＴＦＴアレイ基板上に形成された
スイッチング用ＴＦＴ部分を中心として説明する。従っ
てそのＴＦＴに接続される画素電極や、さらには対向基
板側の対向電極や液晶層等については、詳細な説明は省
略しているが、これらの構造物は一般的な液晶表示装置
に用いられるものと同等のものを用いることができるこ
とは言うまでもない。
に基づいて詳細に説明する。以下の実施例においては、
説明の簡潔化のためにＴＦＴアレイ基板上に形成された
スイッチング用ＴＦＴ部分を中心として説明する。従っ
てそのＴＦＴに接続される画素電極や、さらには対向基
板側の対向電極や液晶層等については、詳細な説明は省
略しているが、これらの構造物は一般的な液晶表示装置
に用いられるものと同等のものを用いることができるこ
とは言うまでもない。
【００１９】（実施例１）図１および図２は、本発明に
係る第１の実施例の液晶表示装置のＴＦＴ部分の製造プ
ロセスを示す図である。以下、第１の実施例の液晶表示
装置の構造について、図１に示した製造プロセスを追っ
て説明する。
係る第１の実施例の液晶表示装置のＴＦＴ部分の製造プ
ロセスを示す図である。以下、第１の実施例の液晶表示
装置の構造について、図１に示した製造プロセスを追っ
て説明する。
【００２０】表面の洗浄処理など通常の前処理を行なっ
た透明絶縁性基板１の両面に、ゲッタリング層として、
ＬＰＣＶＤ法によりＰ（燐）を約6 ％含んだＰＳＧ膜２
を約1.2 μｍ成膜、その後、拡散炉にてＰＯＣｌ3 雰囲
気中で1000℃、30分間のアニール処理を行なった。この
アニール処理により、透明絶縁性基板１内のＮａ（ナト
リウム）が析出してきた際にゲッタリング効果を得ると
ともに、ＰＳＧ膜２のリフローによる基板の凹凸に対す
る平坦化をも行なう。少なくとも素子形成側である第一
主面に形成されていれば、さらに基板裏面にもＰＳＧ膜
を形成してもよい（図１（ａ））。
た透明絶縁性基板１の両面に、ゲッタリング層として、
ＬＰＣＶＤ法によりＰ（燐）を約6 ％含んだＰＳＧ膜２
を約1.2 μｍ成膜、その後、拡散炉にてＰＯＣｌ3 雰囲
気中で1000℃、30分間のアニール処理を行なった。この
アニール処理により、透明絶縁性基板１内のＮａ（ナト
リウム）が析出してきた際にゲッタリング効果を得ると
ともに、ＰＳＧ膜２のリフローによる基板の凹凸に対す
る平坦化をも行なう。少なくとも素子形成側である第一
主面に形成されていれば、さらに基板裏面にもＰＳＧ膜
を形成してもよい（図１（ａ））。
【００２１】さらに、バッファー層として、基板の両面
にＰＳＧ膜２上を覆うように、アンドープのシリコン酸
化膜３をＬＰＣＶＤ法によって約0.8 μｍの厚さに成膜
する（ｂ）。このバッファー層の材料としては、電気的
絶縁性を有する絶縁膜であれば、例えばシリコン窒化膜
を用いてもよい。
にＰＳＧ膜２上を覆うように、アンドープのシリコン酸
化膜３をＬＰＣＶＤ法によって約0.8 μｍの厚さに成膜
する（ｂ）。このバッファー層の材料としては、電気的
絶縁性を有する絶縁膜であれば、例えばシリコン窒化膜
を用いてもよい。
【００２２】そして、ａ−Ｓｉ（アモルファスシリコ
ン）層をＬＰＣＶＤ法により形成する。その後、酸化炉
にて600 ℃、窒素雰囲気中で15時間の固相成長を行なっ
て、ｐ−Ｓｉ（多結晶シリコン）層を150 ｎｍ形成す
る。そしてこのｐ−Ｓｉ層の上にレジストを被着させそ
のレジストにマスクを用いてパターニングを行なった
後、ドライエッチングにより島状に素子分離して活性層
４を形成する（ｃ）。
ン）層をＬＰＣＶＤ法により形成する。その後、酸化炉
にて600 ℃、窒素雰囲気中で15時間の固相成長を行なっ
て、ｐ−Ｓｉ（多結晶シリコン）層を150 ｎｍ形成す
る。そしてこのｐ−Ｓｉ層の上にレジストを被着させそ
のレジストにマスクを用いてパターニングを行なった
後、ドライエッチングにより島状に素子分離して活性層
４を形成する（ｃ）。
【００２３】その後、酸化炉にて1100℃で活性層４の表
面から酸化させ、ゲート絶縁膜として熱酸化膜５を70ｎ
ｍ形成する（ｄ）。このときチャネルイオン注入は省略
した。 そして、通常のソース・ドレイン形成方法でＡ
ｓ（ヒ素）のイオン注入を行ない、ソース６・ドレイン
７を形成する。このイオン注入は後述のゲート電極８の
形成後に、ゲート電極８をマスクとしてセルフアライン
で行なっても構わない。この後、Ｐをドープし低抵抗化
したｐ−Ｓｉを成膜し、これをドライエッチングで加工
して、ゲート電極８を形成する（図２（ｅ））。
面から酸化させ、ゲート絶縁膜として熱酸化膜５を70ｎ
ｍ形成する（ｄ）。このときチャネルイオン注入は省略
した。 そして、通常のソース・ドレイン形成方法でＡ
ｓ（ヒ素）のイオン注入を行ない、ソース６・ドレイン
７を形成する。このイオン注入は後述のゲート電極８の
形成後に、ゲート電極８をマスクとしてセルフアライン
で行なっても構わない。この後、Ｐをドープし低抵抗化
したｐ−Ｓｉを成膜し、これをドライエッチングで加工
して、ゲート電極８を形成する（図２（ｅ））。
【００２４】次に層間絶縁膜９としてアンドープのＳｉ
酸化膜をＡＰＣＶＤ法で600 ｎｍ形成し、その後ソース
６およびドレイン７の活性化処理を行なう。
酸化膜をＡＰＣＶＤ法で600 ｎｍ形成し、その後ソース
６およびドレイン７の活性化処理を行なう。
【００２５】続いて、コンタクト開孔１０ａ、１０ｂ
を、マスクパターニング後ドライエッチング、例えばＣ
Ｆ4 ／Ｏ2 の雰囲気中でプラズマエッチングで加工し穿
設する（ｆ）。
を、マスクパターニング後ドライエッチング、例えばＣ
Ｆ4 ／Ｏ2 の雰囲気中でプラズマエッチングで加工し穿
設する（ｆ）。
【００２６】そして端部がドレイン電極を兼ねた信号線
１１およびソース電極１２として、Ｓｉを0.5 ％添加し
たＡｌ膜をスパッタ法にて成膜、これをパターニング加
工して形成した。さらにこの上に第２層間絶縁膜１３を
形成する。これはＰＳＧ膜をＣＶＤ法で800 ｎｍ形成し
て得た。このＰＳＧ膜からなる第２層間絶縁膜１３は、
基板とは反対側の上面からのアルカリ金属汚染を防ぐた
めの目的をも有している。 そして、ポリシリコンプロ
セスでしばしば行なわれる水素プラズマ照射によるダン
グリングボンドのパシベーションもこの後に行なった。
ただしこの水素プラズマ照射は場合によっては省略して
も構わない。
１１およびソース電極１２として、Ｓｉを0.5 ％添加し
たＡｌ膜をスパッタ法にて成膜、これをパターニング加
工して形成した。さらにこの上に第２層間絶縁膜１３を
形成する。これはＰＳＧ膜をＣＶＤ法で800 ｎｍ形成し
て得た。このＰＳＧ膜からなる第２層間絶縁膜１３は、
基板とは反対側の上面からのアルカリ金属汚染を防ぐた
めの目的をも有している。 そして、ポリシリコンプロ
セスでしばしば行なわれる水素プラズマ照射によるダン
グリングボンドのパシベーションもこの後に行なった。
ただしこの水素プラズマ照射は場合によっては省略して
も構わない。
【００２７】その後、さらに保護膜１４としてＳｉＮx
を700 ｎｍ形成し、その後パッド部の開口部を穿設して
本発明に係る液晶表示装置の画素部スイッチング用ＴＦ
Ｔ部分を完成させた（ｇ）。
を700 ｎｍ形成し、その後パッド部の開口部を穿設して
本発明に係る液晶表示装置の画素部スイッチング用ＴＦ
Ｔ部分を完成させた（ｇ）。
【００２８】このようにしてガラス基板である透明絶縁
性基板１の上に形成された単体のｎチャネルＭＯＳＴＦ
Ｔの動作特性を評価した。静特性の素子評価からしきい
値電圧のばらつきを求めると、1 Ｖ＜ＶTH＜2 Ｖの範囲
で安定した素子特性が得られた。
性基板１の上に形成された単体のｎチャネルＭＯＳＴＦ
Ｔの動作特性を評価した。静特性の素子評価からしきい
値電圧のばらつきを求めると、1 Ｖ＜ＶTH＜2 Ｖの範囲
で安定した素子特性が得られた。
【００２９】さらに、信頼性評価を行なうため、ＢＴ試
験を行なったところ、86000 秒を経た後でも、しきい値
電圧のズレ（ΔＶTH）は、ΔＶTH＝0.1 Ｖ以下と安定し
た特性が得られた。このことから、アルカリ金属の汚染
によると思われる特性劣化は見られず、本発明の技術の
効果が非常に高いことが確認された。
験を行なったところ、86000 秒を経た後でも、しきい値
電圧のズレ（ΔＶTH）は、ΔＶTH＝0.1 Ｖ以下と安定し
た特性が得られた。このことから、アルカリ金属の汚染
によると思われる特性劣化は見られず、本発明の技術の
効果が非常に高いことが確認された。
【００３０】（実施例２）本発明の技術は、Ｐ（燐）を
含んだ膜をゲッタリング層として用いれば、第１の実施
例と同様の効果が期待されることから、この第２の実施
例においてはＢＰＳＧ（Boro-phospho Silicate-Glass
）膜を用いて実験を行なった。またこの第２の実施例
においては、さらにｎ、ｐの両チャネル素子を作成し、
その後、透明電極をその上に接続するように形成した。
さらにそのようにして形成されたＴＦＴアレイ基板を、
対向基板に間隙を有して対向して配置し、周囲を封止し
てその間隙に液晶層を封入して液晶表示素子を形成し
た。以下、その詳細を図３に基づいて説明する。
含んだ膜をゲッタリング層として用いれば、第１の実施
例と同様の効果が期待されることから、この第２の実施
例においてはＢＰＳＧ（Boro-phospho Silicate-Glass
）膜を用いて実験を行なった。またこの第２の実施例
においては、さらにｎ、ｐの両チャネル素子を作成し、
その後、透明電極をその上に接続するように形成した。
さらにそのようにして形成されたＴＦＴアレイ基板を、
対向基板に間隙を有して対向して配置し、周囲を封止し
てその間隙に液晶層を封入して液晶表示素子を形成し
た。以下、その詳細を図３に基づいて説明する。
【００３１】第１の実施例と同様に前処理を行なった透
明絶縁性基板２０１上の両面に、ゲッタリング層とし
て、ＬＰＣＶＤ法によりＢ（硼素）を約2 ％含んだＢＰ
ＳＧ膜２０２を成膜した。このＢＰＳＧ膜はＢ、Ｐを含
み、これらＢおよびＰの濃度の合計が10％以上に高くな
ると加熱処理にて不純物粒子の発生が認められることが
あるため、このＢＰＳＧ膜２０２の上にさらに高濃度の
ＰＳＧ膜２０３を成膜した後、拡散炉にてＰＯＣｌ3 雰
囲気中で950 ℃、30分間のアニール処理を行なった。こ
のとき、ＢＰＳＧ膜２０２はＰＳＧ膜２０３よりもリフ
ローしやすいことからＢＰＳＧ膜２０２の上の平坦化が
さらに効果的となった（図３（ａ））。
明絶縁性基板２０１上の両面に、ゲッタリング層とし
て、ＬＰＣＶＤ法によりＢ（硼素）を約2 ％含んだＢＰ
ＳＧ膜２０２を成膜した。このＢＰＳＧ膜はＢ、Ｐを含
み、これらＢおよびＰの濃度の合計が10％以上に高くな
ると加熱処理にて不純物粒子の発生が認められることが
あるため、このＢＰＳＧ膜２０２の上にさらに高濃度の
ＰＳＧ膜２０３を成膜した後、拡散炉にてＰＯＣｌ3 雰
囲気中で950 ℃、30分間のアニール処理を行なった。こ
のとき、ＢＰＳＧ膜２０２はＰＳＧ膜２０３よりもリフ
ローしやすいことからＢＰＳＧ膜２０２の上の平坦化が
さらに効果的となった（図３（ａ））。
【００３２】そして、ＰＳＧ膜２０３はＢＰＳＧ膜２０
２に比べてエッチングレートが格段に早いため、上述の
加熱処理後、希弗酸処理にて上層のＰＳＧ膜２０３のみ
を選択的に剥離した。
２に比べてエッチングレートが格段に早いため、上述の
加熱処理後、希弗酸処理にて上層のＰＳＧ膜２０３のみ
を選択的に剥離した。
【００３３】その後、バッファー層として、ＬＰＣＶＤ
法によりアンドープのシリコン酸化膜２０４を0.8 μｍ
成膜した（ｂ）。
法によりアンドープのシリコン酸化膜２０４を0.8 μｍ
成膜した（ｂ）。
【００３４】そしてこの後は、第１の実施例と同様のプ
ロセスによりＴＦＴを作成した。
ロセスによりＴＦＴを作成した。
【００３５】即ち、ａ−Ｓｉ層をＬＰＣＶＤにより形成
し、その後酸化炉にて600 ℃、窒素雰囲気中で15時間の
固相成長を行ないｐ−Ｓｉ層を150 ｎｍ形成する。ｐ−
Ｓｉ層にマスクを用いてレジストパターニングした後、
ドライエッチングによってこれを島状に素子分離し、活
性層２０５を形成した。その後、酸化炉にて1100℃で活
性層２０５の表面から酸化して熱酸化膜２０６を70ｎｍ
形成した。このとき、チャネル２０７へのチャネルイオ
ン注入は省略した。その後、通常のソース・ドレイン形
成方法で、ＡｓおよびＢのイオン注入を行ない、ソース
２０８・ドレイン２０９をそれぞれ形成した。このイオ
ン注入は後述のゲート電極２１０を形成した後に行なっ
ても構わない。本実施例においてはｎ、ｐの両チャネル
を持つＣＭＯＳ回路として形成した。続いて、Ｐをドー
プし低抵抗化したｐ−Ｓｉ層を成膜、これをドライエッ
チングで加工し、ゲート電極２１０を形成した。この
後、層間絶縁膜２１１としてアンドープのＳｉ酸化膜を
ＡＰＣＶＤ法で400 ｎｍ成膜、さらにその上にＰＳＧ膜
２１２を600 ｎｍ成膜し、その後、ＰＯＣｌ3 雰囲気中
で900 ℃の加熱処理を行ないリフローした。このとき、
ソース２０８・ドレイン２０９での活性化も同時に行な
った。
し、その後酸化炉にて600 ℃、窒素雰囲気中で15時間の
固相成長を行ないｐ−Ｓｉ層を150 ｎｍ形成する。ｐ−
Ｓｉ層にマスクを用いてレジストパターニングした後、
ドライエッチングによってこれを島状に素子分離し、活
性層２０５を形成した。その後、酸化炉にて1100℃で活
性層２０５の表面から酸化して熱酸化膜２０６を70ｎｍ
形成した。このとき、チャネル２０７へのチャネルイオ
ン注入は省略した。その後、通常のソース・ドレイン形
成方法で、ＡｓおよびＢのイオン注入を行ない、ソース
２０８・ドレイン２０９をそれぞれ形成した。このイオ
ン注入は後述のゲート電極２１０を形成した後に行なっ
ても構わない。本実施例においてはｎ、ｐの両チャネル
を持つＣＭＯＳ回路として形成した。続いて、Ｐをドー
プし低抵抗化したｐ−Ｓｉ層を成膜、これをドライエッ
チングで加工し、ゲート電極２１０を形成した。この
後、層間絶縁膜２１１としてアンドープのＳｉ酸化膜を
ＡＰＣＶＤ法で400 ｎｍ成膜、さらにその上にＰＳＧ膜
２１２を600 ｎｍ成膜し、その後、ＰＯＣｌ3 雰囲気中
で900 ℃の加熱処理を行ないリフローした。このとき、
ソース２０８・ドレイン２０９での活性化も同時に行な
った。
【００３６】続いて、コンタクトホールをマスクパター
ニング後ドライエッチングで加工し層間絶縁膜２１１お
よびＰＳＧ膜２１２に穿設した。
ニング後ドライエッチングで加工し層間絶縁膜２１１お
よびＰＳＧ膜２１２に穿設した。
【００３７】信号線２１３およびソース接続電極２１４
は、Ｓｉを0.5 ％添加したＡｌ膜をスパッタ法によって
成膜、これをパターニング加工して形成した。さらにこ
の上に第２層間絶縁膜２１５を形成、本実施例ではＰＳ
Ｇ膜をＣＶＤ法で800 ｎｍ形成した。
は、Ｓｉを0.5 ％添加したＡｌ膜をスパッタ法によって
成膜、これをパターニング加工して形成した。さらにこ
の上に第２層間絶縁膜２１５を形成、本実施例ではＰＳ
Ｇ膜をＣＶＤ法で800 ｎｍ形成した。
【００３８】ポリシリコンプロセスでしばしば行なわれ
る水素プラズマ照射によるパシベーションもこの後行な
った。この水素プラズマ照射は第１の実施例と同様に省
略しても構わない。その後、さらに保護膜としてＳｉＮ
x 膜２１６を700 ｎｍ形成し、コンタクトホール穿設
後、ＩＴＯ膜を形成、これをパターニングして画素電極
２１７とした（ｃ）。
る水素プラズマ照射によるパシベーションもこの後行な
った。この水素プラズマ照射は第１の実施例と同様に省
略しても構わない。その後、さらに保護膜としてＳｉＮ
x 膜２１６を700 ｎｍ形成し、コンタクトホール穿設
後、ＩＴＯ膜を形成、これをパターニングして画素電極
２１７とした（ｃ）。
【００３９】このようにして形成したＴＦＴアレイ基板
と別途作成した対向基板（図示省略）とを間隙を有して
対向配置し、周囲を封止して前記間隙に液晶層を注入挟
持させて、液晶表示素子として組み上げた。さらにこの
液晶表示装置の外向き側の主面にそれぞれ偏光板を取り
付けて液晶表示装置として完成させた。
と別途作成した対向基板（図示省略）とを間隙を有して
対向配置し、周囲を封止して前記間隙に液晶層を注入挟
持させて、液晶表示素子として組み上げた。さらにこの
液晶表示装置の外向き側の主面にそれぞれ偏光板を取り
付けて液晶表示装置として完成させた。
【００４０】上述のようにして形成されたＴＦＴ素子の
特性を上述の第１の実施例と同様に単体のｐチャネルＭ
ＯＳ素子として評価した。
特性を上述の第１の実施例と同様に単体のｐチャネルＭ
ＯＳ素子として評価した。
【００４１】静特性の素子評価としては、しきい値電圧
のばらつきは第１の実施例と同様に1 Ｖ以下と安定した
素子特性が得られることが確認できた。
のばらつきは第１の実施例と同様に1 Ｖ以下と安定した
素子特性が得られることが確認できた。
【００４２】さらに、信頼性評価を行なうためＢＴ試験
を行なったところ、第１の実施例と同様に86000 秒後で
もしきい値電圧ズレはΔＶTH＝0.1 Ｖ以下と安定した特
性が得られ、前記第１の実施例によるｎチャネル素子の
みならずｐチャネル素子でも同様の良好な効果が得られ
ることが確認された。さらに液晶表示装置として画面に
画像を表示させたところ、コントラスト等の表示品質が
安定したものとなり、アルカリ金属汚染等による表示特
性の劣化は見受けられず、本発明の技術の液晶表示装置
における効果は、このような表示画像の目視にても確認
された。
を行なったところ、第１の実施例と同様に86000 秒後で
もしきい値電圧ズレはΔＶTH＝0.1 Ｖ以下と安定した特
性が得られ、前記第１の実施例によるｎチャネル素子の
みならずｐチャネル素子でも同様の良好な効果が得られ
ることが確認された。さらに液晶表示装置として画面に
画像を表示させたところ、コントラスト等の表示品質が
安定したものとなり、アルカリ金属汚染等による表示特
性の劣化は見受けられず、本発明の技術の液晶表示装置
における効果は、このような表示画像の目視にても確認
された。
【００４３】なお、上述の第１の実施例および第２の実
施例においては、効果がはっきりと確認できるように、
ＰＳＧ膜またはＢＰＳＧ膜を半導体素子の上下両面に形
成した場合について説明したが、さらに製造工程中の管
理の行き届いた環境であれば、ガラス基板の両面のう
ち、特にＴＦＴを形成する側のみに上述のＰＳＧ膜等を
用いるだけでも本発明の技術の効果が確認されるはずで
ある。
施例においては、効果がはっきりと確認できるように、
ＰＳＧ膜またはＢＰＳＧ膜を半導体素子の上下両面に形
成した場合について説明したが、さらに製造工程中の管
理の行き届いた環境であれば、ガラス基板の両面のう
ち、特にＴＦＴを形成する側のみに上述のＰＳＧ膜等を
用いるだけでも本発明の技術の効果が確認されるはずで
ある。
【００４４】またＰ（燐）を混入させた酸化膜としてＰ
ＳＧ膜、ＢＰＳＧ膜を用いたが、この他にも、アルカリ
金属に対して同様のゲッタリング効果が見られる絶縁膜
であれば上述の材質のみには限定されない。
ＳＧ膜、ＢＰＳＧ膜を用いたが、この他にも、アルカリ
金属に対して同様のゲッタリング効果が見られる絶縁膜
であれば上述の材質のみには限定されない。
【００４５】またその成膜方法としても、上述の実施例
のようなＬＰＣＶＤ法のみには限定されない。この他に
も常圧ＣＶＤ（ＡＰＣＶＤ）、プラズマＣＶＤ、スパッ
タ法等で形成しても構わない。あるいは、アンドープの
酸化膜を形成した後にリンをイオン注入等により混入さ
せるようにしても構わない。
のようなＬＰＣＶＤ法のみには限定されない。この他に
も常圧ＣＶＤ（ＡＰＣＶＤ）、プラズマＣＶＤ、スパッ
タ法等で形成しても構わない。あるいは、アンドープの
酸化膜を形成した後にリンをイオン注入等により混入さ
せるようにしても構わない。
【００４６】また、上述の実施例においては素子評価と
してはＭＯＳ素子のみであったが、バイポーラ素子等で
も電流増幅率等の安定化に対して本発明の効果が期待さ
れる。その他、本発明の要旨を逸脱しない範囲で、上述
の液晶表示装置の各構成部位の材質等が変更可能である
ことは言うまでもない。
してはＭＯＳ素子のみであったが、バイポーラ素子等で
も電流増幅率等の安定化に対して本発明の効果が期待さ
れる。その他、本発明の要旨を逸脱しない範囲で、上述
の液晶表示装置の各構成部位の材質等が変更可能である
ことは言うまでもない。
【００４７】
【発明の効果】以上詳述したように、本発明によれば、
ガラス基板のような透明絶縁性基板内部からのナトリウ
ム汚染の問題を解消して、低コストなガラス基板のよう
な透明絶縁性基板を用いた信頼性が高く耐久性の良好な
液晶表示装置を実現することができる。
ガラス基板のような透明絶縁性基板内部からのナトリウ
ム汚染の問題を解消して、低コストなガラス基板のよう
な透明絶縁性基板を用いた信頼性が高く耐久性の良好な
液晶表示装置を実現することができる。
【図１】第１の実施例の液晶表示装置のＴＦＴ部分の構
造を，その形成プロセスを追って示す図である。
造を，その形成プロセスを追って示す図である。
【図２】第１の実施例の液晶表示装置のＴＦＴ部分の構
造を、その形成プロセスを追って示す図である。
造を、その形成プロセスを追って示す図である。
【図３】第２の実施例の液晶表示装置のＴＦＴ部分の構
造を、その形成プロセスを追って示す図である。
造を、その形成プロセスを追って示す図である。
１……透明絶縁性基板 ２……ゲッタリング層としてのＰＳＧ膜 ３……バッファー層としてのＳｉ酸化膜 ４……活性層 ５……ゲート絶縁膜としての熱酸化膜 ６……ソース ７……ドレイン ８……ゲート電極 ９……層間絶縁膜 １０ａ…コンタクト開孔 １０ｂ…コンタクト開孔 １１……信号線 １２……ソース電極 １３……第２層間絶縁膜 １４……保護膜としてのＳｉＮx 膜
Claims (3)
- 【請求項１】 絶縁性基板の第１主面上に、画素電極
と、該画素電極に画像を表示するための電圧を印加する
薄膜トランジスタとを備えた薄膜トランジスタアレイ基
板と、対向電極を備えた対向基板であって前記薄膜トラ
ンジスタアレイ基板の画素電極と前記対向電極との間に
間隙を有して対向するように配置された対向基板と、周
囲を封止されて前記間隙に封入・挟持される液晶層とを
有する液晶表示装置において、 前記絶縁性基板と前記薄膜トランジスタの半導体層との
間に燐を含む絶縁膜から形成されてアルカリ金属不純物
を吸収するゲッタリング層と、 前記ゲッタリング層を覆うように、燐および硼素を不純
物として含まないシリコン酸化膜から形成されたバッフ
ァー層とを具備することを特徴とする液晶表示装置。 - 【請求項２】 絶縁性基板の第１主面上に、画素電極
と、該画素電極に画像を表示するための電圧を印加する
薄膜トランジスタとを備えた薄膜トランジスタアレイ基
板と、対向電極を備えた対向基板であって前記薄膜トラ
ンジスタアレイ基板の画素電極と前記対向電極との間に
間隙を有して対向するように配置された対向基板と、周
囲を封止されて前記間隙に封入・挟持される液晶層とを
有する液晶表示装置において、 前記絶縁性基板と前記薄膜トランジスタの半導体層との
間に燐および硼素を含むシリコン酸化膜から形成され、
アルカリ金属不純物を吸収するゲッタリング層と、 前記ゲッタリング層を覆うように燐および硼素を不純物
として含まない絶縁膜から形成されたバッファー層とを
具備することを特徴とする液晶表示装置。 - 【請求項３】 請求項１乃至２記載の液晶表示装置にお
いて、 前記絶縁性基板の第２主面上に、燐および硼素のうち少
なくとも一方を含むシリコン酸化膜から形成されアルカ
リ金属不純物を吸収するゲッタリング層を具備すること
を特徴とする液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30796993A JPH07159809A (ja) | 1993-12-08 | 1993-12-08 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30796993A JPH07159809A (ja) | 1993-12-08 | 1993-12-08 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07159809A true JPH07159809A (ja) | 1995-06-23 |
Family
ID=17975349
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30796993A Withdrawn JPH07159809A (ja) | 1993-12-08 | 1993-12-08 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07159809A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100644115B1 (ko) * | 2003-11-13 | 2006-11-10 | 세이코 엡슨 가부시키가이샤 | 전기광학장치의 제조방법, 전기광학장치, 및 이를 구비한전자기기 |
| US7494851B2 (en) | 2002-12-28 | 2009-02-24 | Lg Display Co., Ltd. | Thin film transistor array substrate and method for manufacturing the same |
| US7508035B2 (en) | 2004-08-19 | 2009-03-24 | Seiko Epson Corporation | Semiconductor device and driving method of semiconductor device |
| JP2014132356A (ja) * | 2014-02-26 | 2014-07-17 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
| US9316880B2 (en) | 1995-12-21 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
-
1993
- 1993-12-08 JP JP30796993A patent/JPH07159809A/ja not_active Withdrawn
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9316880B2 (en) | 1995-12-21 | 2016-04-19 | Semiconductor Energy Laboratory Co., Ltd. | Liquid crystal display device |
| US7494851B2 (en) | 2002-12-28 | 2009-02-24 | Lg Display Co., Ltd. | Thin film transistor array substrate and method for manufacturing the same |
| KR100644115B1 (ko) * | 2003-11-13 | 2006-11-10 | 세이코 엡슨 가부시키가이샤 | 전기광학장치의 제조방법, 전기광학장치, 및 이를 구비한전자기기 |
| US7508035B2 (en) | 2004-08-19 | 2009-03-24 | Seiko Epson Corporation | Semiconductor device and driving method of semiconductor device |
| JP2014132356A (ja) * | 2014-02-26 | 2014-07-17 | Semiconductor Energy Lab Co Ltd | 液晶表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5886364A (en) | Semiconductor device and process for fabricating the same | |
| KR100191091B1 (ko) | 박막 반도체 장치와 그 제조방법 | |
| US20020030188A1 (en) | Thin film semiconductor device having a buffer layer | |
| JP2001051292A (ja) | 半導体装置および半導体表示装置 | |
| JPH06148685A (ja) | 液晶表示装置 | |
| US6713825B2 (en) | Poly-crystalline thin film transistor and fabrication method thereof | |
| JPH0688972A (ja) | 液晶表示装置 | |
| US6288413B1 (en) | Thin film transistor and method for producing same | |
| US6699738B2 (en) | Semiconductor doping method and liquid crystal display device fabricating method using the same | |
| JPH09266316A (ja) | 半導体素子 | |
| JP2000269512A (ja) | 半導体装置およびその作製方法 | |
| JPH07159809A (ja) | 液晶表示装置 | |
| JPH0142146B2 (ja) | ||
| JPH11345978A (ja) | 薄膜トランジスタおよびその製造方法、液晶表示装置 | |
| JP3590156B2 (ja) | 液晶表示装置 | |
| JPH0530057B2 (ja) | ||
| JPH0534837B2 (ja) | ||
| JP2917925B2 (ja) | 薄膜トランジスタの製造方法と液晶表示装置用アクティブマトリックスアレイ | |
| JP2761496B2 (ja) | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 | |
| JP3466165B2 (ja) | Ｌｄｄを有する薄膜トランジスタの製造方法 | |
| JP3113914B2 (ja) | 半導体単結晶薄膜基板光弁装置 | |
| JP2005064123A (ja) | 薄膜トランジスタおよび表示装置 | |
| JP3179160B2 (ja) | 半導体装置及びその製造方法 | |
| JPS6346776A (ja) | 薄膜トランジスタの製造方法 | |
| JPS59126673A (ja) | 薄膜トランジスタ− |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010306 |