JPH0142146B2 - - Google Patents
Info
- Publication number
- JPH0142146B2 JPH0142146B2 JP55105308A JP10530880A JPH0142146B2 JP H0142146 B2 JPH0142146 B2 JP H0142146B2 JP 55105308 A JP55105308 A JP 55105308A JP 10530880 A JP10530880 A JP 10530880A JP H0142146 B2 JPH0142146 B2 JP H0142146B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- polysilicon
- substrate
- transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 30
- 239000010409 thin film Substances 0.000 claims description 21
- 239000004973 liquid crystal related substance Substances 0.000 claims description 13
- 239000011521 glass Substances 0.000 claims description 12
- 239000011159 matrix material Substances 0.000 claims description 8
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 23
- 229920005591 polysilicon Polymers 0.000 description 22
- 239000003990 capacitor Substances 0.000 description 13
- 239000010408 film Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 238000001259 photo etching Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005224 laser annealing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、MISトランジスタアレイを用いたデ
イスプレイのためのアクテイブマトリツクス基板
に関するものである。
イスプレイのためのアクテイブマトリツクス基板
に関するものである。
従来アクテイブマトリツクスを用いたデイスプ
レイパネルはダイナミツク方式に比しそのマトリ
ツクスサイズを非常に大きくでき、大型かつドツ
ト数の大きなパネルを実現可能な方式として注目
を浴びている。特に液晶のような受光型素子では
ダイナミツク方式での駆動デユーテイは限界があ
りテレビ表示等にはアクテイブマトリツクスの応
用が考えられている。第１図は従来のアクテイブ
マトリツクスの１セルを示している。アドレス線
Ｘがトランジスタ２のゲートに入力されており、
トランジスタをONさせてデータ線Ｙの信号を保
持用コンデンサ３に電荷として蓄積させる。再び
データを書き込むまで、このコンデンサ３により
保持され、同時に液晶４を駆動する。ここでVC
は共通電極信号である。液晶のリークは非常に少
ないので、短時間の電荷の保持には十分である。
ここのトランジスタとコンデンサの製法は通常の
ICのプロセスを全く同じである。第２図は第１
図のセルをシリコンゲートプロセスにより作成し
た例である。単結晶シリコンウエハ上にトランジ
スタ１０とコンデンサ１１が構成される。アドレ
ス線Ｘとコンデンサの上電極１１は多結晶シリコ
ン（ポリシリコン）で、又データ線Ｙと液晶駆動
電極１３はAlでできており、コンタクトホール
７，８，９により、基板とAl、ポリシリコンと
Alが夫々接続される。
レイパネルはダイナミツク方式に比しそのマトリ
ツクスサイズを非常に大きくでき、大型かつドツ
ト数の大きなパネルを実現可能な方式として注目
を浴びている。特に液晶のような受光型素子では
ダイナミツク方式での駆動デユーテイは限界があ
りテレビ表示等にはアクテイブマトリツクスの応
用が考えられている。第１図は従来のアクテイブ
マトリツクスの１セルを示している。アドレス線
Ｘがトランジスタ２のゲートに入力されており、
トランジスタをONさせてデータ線Ｙの信号を保
持用コンデンサ３に電荷として蓄積させる。再び
データを書き込むまで、このコンデンサ３により
保持され、同時に液晶４を駆動する。ここでVC
は共通電極信号である。液晶のリークは非常に少
ないので、短時間の電荷の保持には十分である。
ここのトランジスタとコンデンサの製法は通常の
ICのプロセスを全く同じである。第２図は第１
図のセルをシリコンゲートプロセスにより作成し
た例である。単結晶シリコンウエハ上にトランジ
スタ１０とコンデンサ１１が構成される。アドレ
ス線Ｘとコンデンサの上電極１１は多結晶シリコ
ン（ポリシリコン）で、又データ線Ｙと液晶駆動
電極１３はAlでできており、コンタクトホール
７，８，９により、基板とAl、ポリシリコンと
Alが夫々接続される。
しかし、このような構造はプロセスが複雑であ
り、歩留の制御が困難である等の問題があるた
め、透明基板上に薄膜トランジスタを形成した表
示体が考えられた。このような薄膜トランジスタ
を使用する場合、半導体薄膜としては、化合物半
導体、あるいは、アモルフアスシリコン、ポリシ
リコンなどが用いられてきた。
り、歩留の制御が困難である等の問題があるた
め、透明基板上に薄膜トランジスタを形成した表
示体が考えられた。このような薄膜トランジスタ
を使用する場合、半導体薄膜としては、化合物半
導体、あるいは、アモルフアスシリコン、ポリシ
リコンなどが用いられてきた。
〔発明が解決しようとする問題点及び目的〕
一般にMOS型トランジスタでは、単結晶シリ
コンからなる半導体基板を用いる場合、Ｎチヤン
ネルにあつては、Ｐ型基板、Ｐチヤンネルにあつ
てはＮ型基板が用いられる。このような構成にあ
つては、PN接合を利用してソース、ドレイン間
のOFF電流の低減を図つているものである。し
かしながら、ガラス基板上に設けたアモルフアス
シリコン又はポリシリコン（以下非単結晶シリコ
ンと呼ぶ）からなる薄膜トランジスタにあつて
は、薄膜の性質上良質なPN接合が形成できず、
したがつて、トランジスタのオフ時に、リーク電
流を生じてしまう問題があつた。即ち、薄膜内の
不純物濃度が増すにつてPN接合のリーク電流が
増大するという問題があつた。
コンからなる半導体基板を用いる場合、Ｎチヤン
ネルにあつては、Ｐ型基板、Ｐチヤンネルにあつ
てはＮ型基板が用いられる。このような構成にあ
つては、PN接合を利用してソース、ドレイン間
のOFF電流の低減を図つているものである。し
かしながら、ガラス基板上に設けたアモルフアス
シリコン又はポリシリコン（以下非単結晶シリコ
ンと呼ぶ）からなる薄膜トランジスタにあつて
は、薄膜の性質上良質なPN接合が形成できず、
したがつて、トランジスタのオフ時に、リーク電
流を生じてしまう問題があつた。即ち、薄膜内の
不純物濃度が増すにつてPN接合のリーク電流が
増大するという問題があつた。
本発明は、上記問題点を克服するものであり、
上記非単結晶シリコン薄膜からなる薄膜トランジ
スタのチヤンネルを、不純物をドープしない真性
領域としたことにより、トランジスタのオフ時の
リーク電流を低減せしめることにより、薄膜トラ
ンジスタのスイツチ特性を大幅に改善したもので
ある。
上記非単結晶シリコン薄膜からなる薄膜トランジ
スタのチヤンネルを、不純物をドープしない真性
領域としたことにより、トランジスタのオフ時の
リーク電流を低減せしめることにより、薄膜トラ
ンジスタのスイツチ特性を大幅に改善したもので
ある。
本発明は、相対する２つの透明基板間に液晶が
挾持さ、一方の透明基板上には、マトリツクス状
に配列さた透明電極を有し、該透明電極を駆動す
る薄膜トランジスタが配列されてなる液晶表示装
置において、該透明基板はガラス基板からなり、
該薄膜トランジスタのソース、ドレイン、チヤン
ネル領域は非単結晶シリコン薄膜で形成され、該
チヤンネル部は不純物がドープされていない真性
領域であるようにしたものである。
挾持さ、一方の透明基板上には、マトリツクス状
に配列さた透明電極を有し、該透明電極を駆動す
る薄膜トランジスタが配列されてなる液晶表示装
置において、該透明基板はガラス基板からなり、
該薄膜トランジスタのソース、ドレイン、チヤン
ネル領域は非単結晶シリコン薄膜で形成され、該
チヤンネル部は不純物がドープされていない真性
領域であるようにしたものである。
第３図は本発明に用いるマトリツクスセルを示
すものであり、第１図と異なるのは容量のGND
配線を新たに設けることのみであり、基本回路は
同じである。この場合のGND電位は一定バイア
スを意味し、バイアスレベルは問わない。
すものであり、第１図と異なるのは容量のGND
配線を新たに設けることのみであり、基本回路は
同じである。この場合のGND電位は一定バイア
スを意味し、バイアスレベルは問わない。
第４図にセルの構造例を示す。Ａは平面図であ
つてアドレス線２６はデータ線２５、駆動電極及
びコンデンサの電極２９をソース・ドレインとす
るトランジスタのチヤンネル２８のゲートになつ
ている。又GNDライン２７はアドレス線２６と
同時に構成され電極２９との間に容量を構成して
いる。
つてアドレス線２６はデータ線２５、駆動電極及
びコンデンサの電極２９をソース・ドレインとす
るトランジスタのチヤンネル２８のゲートになつ
ている。又GNDライン２７はアドレス線２６と
同時に構成され電極２９との間に容量を構成して
いる。
第４図ＢはＡのAB線での断面を示すものであ
り、製造プロセスの一例をあげて説明すると、石
英等の高融点ガラス基板３１にシリコン薄膜とし
てポリシリコンを約3000Å成長させ、その後全面
にＰをイオン打込してＮ型とする。但し場合によ
つては密着性をよくするため、うすいSiO2をあ
らかじめ形成することもある。更にフオトエツチ
によりゲート２６とコンデンサ電極２７を形成し
た後に熱酸化により約1500ÅのSiO2膜３０をゲ
ート絶縁膜及びコンデンサの誘電体膜として成長
させる。その後２層目のポリシリコンをつけてフ
オトエツチによりパターンを形成後レジストマス
クによりチヤンネル部２８以外に再びＰイオンを
打ち込んでソースドレイン電極及びデータ線の配
線部、コンデンサの電極を兼ねた液晶の駆動電極
を形成する。チヤンネル部は、イオン打込みは行
なわない。このままでトランジスタの性能（シキ
イ値、コンダクタンス）が不十分であるので、特
にチヤンネル部２８に局部的、又は基板全体を均
一に、レーザーを照射しポリシリコンを短時間の
うちに溶融、凝固させてグレインを成長すること
によつて、性能の改良を行なう。これはいわゆる
レーザアニールと言われているものである。
り、製造プロセスの一例をあげて説明すると、石
英等の高融点ガラス基板３１にシリコン薄膜とし
てポリシリコンを約3000Å成長させ、その後全面
にＰをイオン打込してＮ型とする。但し場合によ
つては密着性をよくするため、うすいSiO2をあ
らかじめ形成することもある。更にフオトエツチ
によりゲート２６とコンデンサ電極２７を形成し
た後に熱酸化により約1500ÅのSiO2膜３０をゲ
ート絶縁膜及びコンデンサの誘電体膜として成長
させる。その後２層目のポリシリコンをつけてフ
オトエツチによりパターンを形成後レジストマス
クによりチヤンネル部２８以外に再びＰイオンを
打ち込んでソースドレイン電極及びデータ線の配
線部、コンデンサの電極を兼ねた液晶の駆動電極
を形成する。チヤンネル部は、イオン打込みは行
なわない。このままでトランジスタの性能（シキ
イ値、コンダクタンス）が不十分であるので、特
にチヤンネル部２８に局部的、又は基板全体を均
一に、レーザーを照射しポリシリコンを短時間の
うちに溶融、凝固させてグレインを成長すること
によつて、性能の改良を行なう。これはいわゆる
レーザアニールと言われているものである。
第５図は本発明のマトリツクス基板を用いた液
晶デイスプレイ装置の簡単な断面を示す。ポリシ
リコン電極３７をのせた石英基板３５とネサ膜よ
りなる共通電極３９をのせたガラス３６に液晶体
３８をはさむ。更に偏光板３２，３３でサンドイ
ツチした後下側に反射板３４をつける。こうする
と上から入射した光はポリシリコン電極３７をほ
とんど経過し、反射板３４で反射し、人体の目に
感知される。この方式は通常のFEタイプの液晶
が使えるので、コントラストが高く、同時に視角
も広い。
晶デイスプレイ装置の簡単な断面を示す。ポリシ
リコン電極３７をのせた石英基板３５とネサ膜よ
りなる共通電極３９をのせたガラス３６に液晶体
３８をはさむ。更に偏光板３２，３３でサンドイ
ツチした後下側に反射板３４をつける。こうする
と上から入射した光はポリシリコン電極３７をほ
とんど経過し、反射板３４で反射し、人体の目に
感知される。この方式は通常のFEタイプの液晶
が使えるので、コントラストが高く、同時に視角
も広い。
第４図に示す構造においては、光を透過する電
極を用いているが、更にこの上にAl電極をのせ
てもよいし、基板も石英でなく、Siウエハ上に熱
酸化膜を形成し、この上にトランジスタを構成し
てもよい。
極を用いているが、更にこの上にAl電極をのせ
てもよいし、基板も石英でなく、Siウエハ上に熱
酸化膜を形成し、この上にトランジスタを構成し
てもよい。
第６図は本発明の他の例として通常のガラス基
板上にセルを構成した断面を示す。ガラス基板４
０上にスパツタ又はプラズマCVD法等の低温で
の膜生成法によりポリシリコン膜を作成し、全面
にＰイオン又はＢイオン打込む。次にフオトエツ
チングによりゲート４３とコンデンサ電極４２を
形成する。更に絶縁膜４４を形成する。これもや
はり低温成長によるSiO2等を用いる。更にトラ
ンジスタのソースドレイン、コンデンサと駆動電
極を兼ねるための２層目のポリシリコンをやはり
低温で形成する。このポリシリコンのチヤンネル
領域には全くドーブされない様にマスクパターン
によつてソース・ドレイン拡散領域を形成する。
その後レーザビームを局部又は全体に照射しアニ
ールをする。レーザビームは一部は１層目のポリ
シリコンに吸収さるが、ガラス基板４は透過す
る。従つて１層目のポリシリコン中のイオン打込
みされた不純物の活性化、２層目のポリシリコン
のグレインの成長（特にチヤンネル部４８）が行
なわれるべく適当なビームのエネルギー適当な時
間（パルスレーザであればパルス間隔、CWレー
ザでは走査スピードに依存）で処理すると、ガラ
ス基板には影響が殆んどない範囲でアニールが可
能である。この方式の特徴はレーザアニールによ
り、従来の熱アニールに対しガラス基板に与える
影響を非常に少なくできるのでコストの安いガラ
スを用いることができること、レーザのアニール
は不純物の活性化と共に、チヤネル部のポリシリ
コンのグレインを成長させて、トランジスタの特
性（特に移動度）を改良することが同時にできる
ことにある。
板上にセルを構成した断面を示す。ガラス基板４
０上にスパツタ又はプラズマCVD法等の低温で
の膜生成法によりポリシリコン膜を作成し、全面
にＰイオン又はＢイオン打込む。次にフオトエツ
チングによりゲート４３とコンデンサ電極４２を
形成する。更に絶縁膜４４を形成する。これもや
はり低温成長によるSiO2等を用いる。更にトラ
ンジスタのソースドレイン、コンデンサと駆動電
極を兼ねるための２層目のポリシリコンをやはり
低温で形成する。このポリシリコンのチヤンネル
領域には全くドーブされない様にマスクパターン
によつてソース・ドレイン拡散領域を形成する。
その後レーザビームを局部又は全体に照射しアニ
ールをする。レーザビームは一部は１層目のポリ
シリコンに吸収さるが、ガラス基板４は透過す
る。従つて１層目のポリシリコン中のイオン打込
みされた不純物の活性化、２層目のポリシリコン
のグレインの成長（特にチヤンネル部４８）が行
なわれるべく適当なビームのエネルギー適当な時
間（パルスレーザであればパルス間隔、CWレー
ザでは走査スピードに依存）で処理すると、ガラ
ス基板には影響が殆んどない範囲でアニールが可
能である。この方式の特徴はレーザアニールによ
り、従来の熱アニールに対しガラス基板に与える
影響を非常に少なくできるのでコストの安いガラ
スを用いることができること、レーザのアニール
は不純物の活性化と共に、チヤネル部のポリシリ
コンのグレインを成長させて、トランジスタの特
性（特に移動度）を改良することが同時にできる
ことにある。
その後Alをつけてフオトエツチングしてソー
スドレイン電極４６，４７を形成する。Alとポ
リシリコンはこのままではコンタクトがとれにく
いのでこの後多少熱処理をするか、弱いレーザビ
ームを照射すればよい。
スドレイン電極４６，４７を形成する。Alとポ
リシリコンはこのままではコンタクトがとれにく
いのでこの後多少熱処理をするか、弱いレーザビ
ームを照射すればよい。
上述の如く本発明は、薄膜トランジスタのソー
ス、ドレイン、チヤンネル領域は非単結晶シリコ
ン薄膜で形成され、チヤンネル部は不純物がドー
プされていない真性領域としたから薄膜トランジ
スタの非単結晶シリコン薄膜に結晶欠陥が存在す
る事による再結合電流を最小限におさえる事がで
きるので、薄膜トランジスタのオフ時のリーク電
流を最小限に制御可能となる効果を有する。又、
オン時の電流は十分大きな電流を流すことができ
るので電極には正しい画像信号を供給しかつ保持
できる。さらに、透明基板に入射した光によつて
励起される電子も最小限に押さえられるので、直
射日光下のかなり明るい場所で表示装置を使用し
ても画像にブルーミング現象の如き劣化は生じな
い効果を有する。
ス、ドレイン、チヤンネル領域は非単結晶シリコ
ン薄膜で形成され、チヤンネル部は不純物がドー
プされていない真性領域としたから薄膜トランジ
スタの非単結晶シリコン薄膜に結晶欠陥が存在す
る事による再結合電流を最小限におさえる事がで
きるので、薄膜トランジスタのオフ時のリーク電
流を最小限に制御可能となる効果を有する。又、
オン時の電流は十分大きな電流を流すことができ
るので電極には正しい画像信号を供給しかつ保持
できる。さらに、透明基板に入射した光によつて
励起される電子も最小限に押さえられるので、直
射日光下のかなり明るい場所で表示装置を使用し
ても画像にブルーミング現象の如き劣化は生じな
い効果を有する。
第１図は従来のアクテイブマトリツクスに用い
たセルの回路図で第２図はバルクシリコンを用い
たセルの平面図、第３図は本発明のセル図で、第
４図Ａ，Ｂはその実現例の平面図と断面図であ
る。第５図は本発明の基板をパルスに実装した際
の断面図、第６図は本発明の他の実施例を示す。 １１……コンデンサ３のポリシリコンの上部電
極、１０……ポリシリコンゲート、７，８，９…
…コンタクトホール、１３……Alによる駆動電
極、２６，２７……１層目のポリシリコン、２
５，２９……２層目のポリシリコン、２８……チ
ヤネル、３１……石英基板、３２，３３……偏光
板、３４……反射板、３５，３６……透明基板、
３９……ネサ膜、３７……ポリシリコン駆動電
極、３８……液晶体、４０……ガラス基板、４
２，４３……１層目ポリシリコン、４５……２層
目ポリシリコン、４８……チヤネル、４６，４７
……Al。
たセルの回路図で第２図はバルクシリコンを用い
たセルの平面図、第３図は本発明のセル図で、第
４図Ａ，Ｂはその実現例の平面図と断面図であ
る。第５図は本発明の基板をパルスに実装した際
の断面図、第６図は本発明の他の実施例を示す。 １１……コンデンサ３のポリシリコンの上部電
極、１０……ポリシリコンゲート、７，８，９…
…コンタクトホール、１３……Alによる駆動電
極、２６，２７……１層目のポリシリコン、２
５，２９……２層目のポリシリコン、２８……チ
ヤネル、３１……石英基板、３２，３３……偏光
板、３４……反射板、３５，３６……透明基板、
３９……ネサ膜、３７……ポリシリコン駆動電
極、３８……液晶体、４０……ガラス基板、４
２，４３……１層目ポリシリコン、４５……２層
目ポリシリコン、４８……チヤネル、４６，４７
……Al。
Claims (1)
- １ 相対する２つの透明基板間に液晶が挾持さ
れ、一方の透明基板上には、マトリツクス状に配
列された透明電極を有し、該透明電極を駆動する
薄膜トランジスタが配列されてなる液晶表示装置
において、該透明基板はガラス基板からなり、該
薄膜トランジスタのソース、ドレイン、チヤンネ
ル領域は非単結晶シリコン薄膜で形成され、該チ
ヤンネル部は不純物がドープされていない真性領
域であることを特徴とする液晶表示装置。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10530880A JPS5730882A (en) | 1980-07-31 | 1980-07-31 | Active matrix substrate |
| GB8123089A GB2081018B (en) | 1980-07-31 | 1981-07-27 | Active matrix assembly for display device |
| FR8114639A FR2488013A1 (fr) | 1980-07-31 | 1981-07-28 | Dispositif a matrice d'elements actifs |
| US06/288,605 US4582395A (en) | 1980-07-31 | 1981-07-30 | Active matrix assembly for a liquid crystal display device including an insulated-gate-transistor |
| DE19813130407 DE3130407A1 (de) | 1980-07-31 | 1981-07-31 | Aktivmatrixanordnung fuer eine anzeigevorrichtung |
| HK888/87A HK88887A (en) | 1980-07-31 | 1987-11-26 | Liquid crystal display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10530880A JPS5730882A (en) | 1980-07-31 | 1980-07-31 | Active matrix substrate |
Related Child Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16610190A Division JPH0772777B2 (ja) | 1990-06-25 | 1990-06-25 | 液晶表示装置 |
| JP16610290A Division JPH0772821B2 (ja) | 1990-06-25 | 1990-06-25 | 液晶表示装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5730882A JPS5730882A (en) | 1982-02-19 |
| JPH0142146B2 true JPH0142146B2 (ja) | 1989-09-11 |
Family
ID=14404070
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10530880A Granted JPS5730882A (en) | 1980-07-31 | 1980-07-31 | Active matrix substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5730882A (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0616560B2 (ja) * | 1982-12-17 | 1994-03-02 | セイコー電子工業株式会社 | 薄膜トランジスタの製造方法 |
| JPS59119379A (ja) * | 1982-12-27 | 1984-07-10 | 株式会社東芝 | 薄型表示装置 |
| JPH0734463B2 (ja) * | 1986-06-07 | 1995-04-12 | キヤノン株式会社 | 光電変換装置 |
| JP2501199B2 (ja) * | 1986-06-23 | 1996-05-29 | キヤノン株式会社 | 光電変換装置 |
| JPH0563168A (ja) * | 1991-08-30 | 1993-03-12 | Sharp Corp | アクテイブマトリクス基板 |
| JPH0779166B2 (ja) * | 1991-12-25 | 1995-08-23 | セイコーエプソン株式会社 | 薄膜トランジスタの製造方法 |
| JP2617265B2 (ja) * | 1992-07-16 | 1997-06-04 | キヤノン株式会社 | 半導体装置 |
| JP2500484B2 (ja) * | 1994-07-11 | 1996-05-29 | ソニー株式会社 | 薄膜トランジスタの製法 |
-
1980
- 1980-07-31 JP JP10530880A patent/JPS5730882A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5730882A (en) | 1982-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3173854B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法及び作成された半導体装置 | |
| US5757048A (en) | Thin film transistor, solid state device, display device and manufacturing method of a thin film transistor | |
| US6245602B1 (en) | Top gate self-aligned polysilicon TFT and a method for its production | |
| JPH06125084A (ja) | 半導体装置およびその製造方法 | |
| JPH0133833B2 (ja) | ||
| JP3224215B2 (ja) | 薄膜状絶縁ゲイト型半導体装置の作製方法 | |
| JPH01194351A (ja) | 薄膜半導体装置 | |
| JPH0227320A (ja) | 薄膜半導体表示装置とその製造方法 | |
| JPH0142146B2 (ja) | ||
| JP3423108B2 (ja) | 表示装置及び表示装置の製造方法 | |
| JPH0689905A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JP3029288B2 (ja) | 液晶表示装置 | |
| JPH0772821B2 (ja) | 液晶表示装置の製造方法 | |
| JP2970176B2 (ja) | 薄膜トランジスタの製造方法及びその薄膜トランジスタを用いた液晶表示装置 | |
| JP3244518B2 (ja) | アクティブマトリクス基板の製造方法 | |
| JP2568990B2 (ja) | 液晶表示装置及びその製造方法 | |
| JP4401667B2 (ja) | アニール用薄膜半導体構造体、薄膜半導体用アニール方法、薄膜半導体装置、薄膜半導体装置製造方法、および表示装置。 | |
| JPH1154755A (ja) | 半導体素子の製造方法および薄膜トランジスタ | |
| JPH05136169A (ja) | 薄膜トランジスタの製造方法 | |
| JP3457278B2 (ja) | アクティブマトリクス装置およびそれを用いた電子装置 | |
| JP3242867B2 (ja) | 半導体素子の製造方法、および液晶表示装置の製造方法 | |
| JP3084252B2 (ja) | 逆スタガ型絶縁ゲイト型半導体装置の作製方法 | |
| JPH0645607A (ja) | 液晶表示装置及びその製造方法 | |
| JP3273592B2 (ja) | 逆スタガ型絶縁ゲイト型半導体装置の作製方法 | |
| JPH09107107A (ja) | 薄膜トランジスタ、薄膜トランジスタアレイ、及び液晶表示装置 |