JP3244518B2 - アクティブマトリクス基板の製造方法 - Google Patents
アクティブマトリクス基板の製造方法Info
- Publication number
- JP3244518B2 JP3244518B2 JP18982591A JP18982591A JP3244518B2 JP 3244518 B2 JP3244518 B2 JP 3244518B2 JP 18982591 A JP18982591 A JP 18982591A JP 18982591 A JP18982591 A JP 18982591A JP 3244518 B2 JP3244518 B2 JP 3244518B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- laser beam
- active matrix
- circuit
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
クティブマトリクス基板の製造方法に関するものであ
る。なお、本発明のアクティブマトリクス基板の製造方
法は液晶表示装置に限らず、駆動回路を絶縁基板上に構
成するラインセンサや平面センサ、あるいは液晶シャッ
ターなどの分野でも利用することができる。
ティブマトリクス方式の液晶表示装置の研究が進みブラ
ウン管方式の画像表示装置と同等以上の画質を得られる
ようになっている。高精細な画質と製造コスト低減のた
め、画素の薄膜トランジスタの駆動回路を画素と同一の
絶縁基板上に構成する研究が盛んに行われている。C−
MOSの駆動回路を構成するためには移動度の高い薄膜
トランジスタを絶縁基板上に製造する必要がある。特開
昭58−4180号に示すように薄膜トランジスタの活
性シリコン層を固相成長法あるいはレーザー照射法によ
って結晶化することにより移動度の高い薄膜トランジス
タを製造することが可能である。特に、レーザー照射に
よってシリコン層を結晶化する方法は、基板を室温に保
ったまま優れた薄膜トランジスタを製造することが可能
なため、歪点の低い安価なガラス基板上に駆動回路を構
成できる。
り、結晶粒のグレンサイズの大きな、あるいはダングリ
ングボンドの少ないシリコン薄膜を製造する方法とし
て、特開昭61−78119号に示すように短波長レー
ザにより表面部だけをいったん再結晶化し、その後熱処
理によって固相成長を行わせることで結晶粒径を大きく
し、粒径を揃えて特性を向上させる方法や、特開昭63
−31108号に示すように、結晶化する半導体薄膜の
下に熱伝導率の小さい枠型絶縁膜を形成し、レーザ光を
照射することで枠型内部の多結晶シリコン膜の結晶化を
中心部から枠型方向に進め、結晶性を向上させ、その部
分に素子を形成することで特性を向上させる方法を検討
している。あるいは特開平3−30433号に示すよう
に、レーザ光のエッジ部に起因する結晶性の不均一性
を、レーザ光の照射で、最初に結晶化させる部分と未結
晶部分のエッジ部となる半導体膜の基板側に、紫外光を
透過する絶縁膜を介して、この絶縁膜より融点が低く、
紫外光に対する吸収係数が結晶化した半導体薄膜より大
きい材質の膜を形成する方法を用いることにより、レー
ザ光の照射によって、結晶性の向上した均一な半導体薄
膜を得る試みが行われてきた。
2号の方法では、レーザ照射する部分とレーザ照射しな
い部分の間のシリコン薄膜を除いて、これを分離帯とし
て、レーザ照射する部分からの熱伝導の影響を除いて、
レーザ照射して再結晶化した多結晶シリコン薄膜に駆動
回路を形成する試みがなされた。
ービームの照射によってシリコン層を基板全体にわたっ
て均一に結晶化することは困難である。PECVD法あ
るいは減圧化学気層成長法などにより形成したシリコン
薄膜をエキシマレーザのビームで結晶化すると、エネル
ギー強度を光学系により均一化されたレーザービームの
照射でも、最初のレーザビームによって結晶された部分
と未結晶化部分のエッジの照射後がその後レーザービー
ムをずらして照射しても残るという問題点があった。
の発振源とサンプルであるシリコン層の間に設けて、ビ
ームのエネルギー分布を均一化する試みが行われてき
た。
ーム強度分布の改良による結果は、ビーム全体に渡って
均一になっていることなく、ビームの縁ではなお依然と
して不均一が観測される。シリコン薄膜を融解するのに
不十分なエネルギー強度の部分では、レーザービームが
照射されたシリコン薄膜は微結晶シリコン薄膜となり、
次にこの微結晶シリコン層に、初期のシリコン層から大
粒径粒子を有するシリコン層を形成するために必要なエ
ネルギーを照射しても、微結晶状態のままで変化しな
い。したがって、従来のようにパルスレーザーのビーム
を重なり部分が生じるように照射する方法では、パルス
レーザのビームよりも広い面積のシリコン層を均一に高
品質化することができない。よってパルスレーザー照射
では、ビームより大きな大面積にわたって均一な特性の
結晶性のシリコン薄膜を得ることは極めて困難であっ
た。特開平3−30433号では、格子状に紫外光の吸
収係数の大きい薄膜を形成することにより、レーザ照射
によるシリコン薄膜の均一化を試みているが、この方法
では、液晶表示体の画素トランジスタの配置は、格子状
に制約されることになり、画像表示のよりすぐれたデル
タ配置型のアクティブマトリクス基板ができない欠点が
あった。さらに、特開平3−30433号の方法では、
レーザ照射によって駆動回路のための均一なシリコン薄
膜を形成することができない欠点があった。
ブマトリクス基板にXeClパルスレーザ照射により形
成された駆動回路を内蔵しているが、パルスレーザビー
ムのエッジ部分に起因するシリコン薄膜の微結晶化によ
る薄膜トランジスタの電気的特性のバラツキについて
は、全く対策が考慮されていないため、高性能の周辺回
路を内蔵できない欠点があった。
ランジスタを備えた画素領域と、これら複数の薄膜トラ
ンジスタを駆動する信号線側駆動回路および走査線側駆
動回路とが同一基板上に形成され、前記信号線側駆動回
路および走査線側駆動回路を複数に分割し、この分割さ
れた各回路の複数の薄膜トランジスタの半導体薄膜にレ
ーザービームを照射して結晶成長させてなるアクティブ
マトリクス基板の製造方法であって、前記複数に分割さ
れた各回路領域は画素側の辺の長さがこれに垂直な辺の
長さに比べ長い長尺状とされ、前記信号線側駆動回路お
よび走査線側駆動回路へのレーザービームの照射は、分
割された信号線側駆動回路同士および走査線側駆動回路
同士の間隙に前記レーザービームのエッジ部が存在する
ように且つ前記信号線側駆動回路ならびに走査線側駆動
回路と前記画素領域との間に前記レーザービームのエッ
ジ部が存在するように前記薄膜トランジスタの半導体層
をパターニングする前に照射し、前記分割された信号線
側駆動回路同士および走査線側駆動回路同士の薄膜トラ
ンジスタ間は、100μmから5mmの距離に形成され
ていることを特徴とする。
る。
マトリックス基板の構成を図1に示す。
表示領域の周辺部に表示領域と同一基板上に薄膜トラン
ジスタによって駆動回路が構成されている。駆動回路の
走査側駆動回路と信号側駆動回路の少なくとも一方が、
複数の領域に分割されて構成されている。領域の長辺方
向の長さは、駆動回路を構成する薄膜トランジスタのシ
リコン薄膜を結晶化するパルスレーザービームのビーム
面積によって変化する。
スタの膜厚が25nmの活性シリコン薄膜を、減圧化学
気相成長法で製膜した多結晶シリコン薄膜を波長308
nmのFWHMが50nsのXeClエキシマレーザー
の照射によって再結晶化する際には、レーザービームの
エネルギー強度が250〜500mJ/cm2程度必要
である。上記のエキシマレーザービームの1パルスのエ
ネルギーが試料直前で500mJであり、上記駆動回路
の短辺の長さが2mmであれば、上記の分割されたそれ
ぞれの駆動回路の長辺の長さは、50mm〜100mm
である。表示領域が長辺300mm短辺が225mmの
大きさであり、長辺に信号線側駆動回路があり、225
mmの長さの短辺に走査線側の駆動回路があるアクティ
ブマトリクス型の液晶表示体の場合、長辺にある信号線
側駆動回路を3分割し、短辺の走査側駆動回路を3分割
した構成にする。3分割された信号線側駆動回路のそれ
ぞれの領域の大きさは2mm×100mmであり、また
3分割された走査線側駆動回路のそれぞれの領域の大き
さは2mm×75mmでよい。また、それぞれに分割さ
れた領域の間隔は、100μm〜5mmである。駆動回
路の分割する領域の数と、それぞれの領域の面積は上記
の例に限らない。さらに、信号線側駆動回路の分割され
たそれぞれの領域は、同じ面積でなくても構わない。上
記に述べた信号線側駆動回路の分割方法と同様に走査線
側駆動回路を分割することができる。
体的な構成例を示す。
ティブマトリクス型液晶表示体の基板の構成例を示して
おり、走査線側駆動回路を3分割し、信号線側駆動回路
を3分割した例を示す。図2において、DDC1、DD
C2およびDDC3はそれぞれ信号線側駆動回路であ
る。ビデオ信号線をV1、V2およびV3の三本の線で
示しているが、必要によってビデオ信号線の増減が有り
得る。この例ではビデオ信号を画素トランジスタに点順
次方法で伝えるため、信号線側駆動回路によって、それ
ぞれの信号線をアナログスイッチASWによってスイッ
チングして、液晶表示体の表示領域PARIAに構成さ
れている画素トランジスタに、ビデオ信号のデータをデ
ータラインDLを通じて伝える。
は、走査線側駆動回路をそれぞれ示す。さらにB1、B
2およびB3は、上記分割された走査線側駆動回路SD
C1、SDC2およびSDC3のそれぞれに接続したバ
ッファ回路である。バッファ回路からの信号は走査線S
Lを通じて画素トランジスタに伝えられる。信号線DL
と走査線SLの交差点に画素を駆動するための薄膜トラ
ンジスタがそれぞれ形成されている。
1、SDC2、およびSDC3の領域内に構成されたシ
フトレジスタは平面的に周期的に配置されているが、例
えばDDC1とDDC2の領域に構成された最近接の薄
膜トランジスタの間は、レーザービームのエッジの影響
の及ばない様に100μmから5mmの距離がある。
ったシリコン薄膜の結晶化による、優れた電気的特性の
周辺駆動回路を内蔵したアクティブマトリックス基板を
構成することができる。図2では点順次型の駆動回路例
を示したが、線順次でも他の方式の駆動方法の駆動回路
内蔵型のアクティブマトリクス基板の製造方法でも本発
明は適用できる。
路内蔵のアクティブマトリックス基板の製造方法を図3
〜図9に説明する。
などの絶縁基板上1にシリコン薄膜2を被着形成する。
シリコン薄膜は、減圧CVD法により製膜された多結晶
シリコン薄膜である。上記シリコン薄膜の厚さは、25
nm〜50nmである。上記シリコン薄膜2をレーザビ
ーム3を照射することにより再結晶化する。波長308
nmのXeClエキシマレーザを、上記絶縁基板1上
の、図2で示された駆動回路を構成する領域であるAR
IA1、ARIA2、ARIA3、ARIA4、ARI
A5、およびARIA6を照射する。
A1とARIA2の、あるいはARIA2とARIA3
の間の断面図、図3(b)はW−Z方向の断面図を示
す。レーザビームは、駆動回路を構成する上記のそれぞ
れの領域を十分含む大きさであり、さらにそれぞれ分割
された駆動回路の領域の間にレーザビームのエッジ部が
存在するようにレーザビームの位置を調整してレーザ照
射する。上記多結晶シリコン薄膜2の厚みが25〜50
nmであればレーザビームのエッジ部の影響による、微
結晶シリコンの発生領域は、100μm〜500μm程
度であるため、隣接する分割された駆動回路の間隔は5
00μm以上が望ましい。駆動回路の設計に支障がない
限り、この間隔は数mmに及んでも構わない。また、W
−Zの方向では、レーザビームのエッジは駆動回路と画
素領域の間に存在するようにレーザービームを照射す
る。この方法により絶縁基板1上のシリコン薄膜は、基
板平面図である図4に示すように部分的に結晶化され
る。4はレーザビームの照射により形成された多結晶シ
リコン薄膜の領域、2はレーザビームが照射されないシ
リコン薄膜の領域である。ARIA1、ARIA2、A
RIA3、ARIA4、ARIA5、およびARIA6
は図2の指示と一致する。
化されたシリコン薄膜の断面図を図5(a)と(b)に
示す。なお、図5の微結晶シリコン薄膜5は図4では省
略してある。図5(a)は図4のX−Yに沿った断面図
であり、図5(b)は、W−Zに沿った断面図である。
図5において4はレーザ照射により結晶化された多結晶
シリコン薄膜であり、5はレーザビームのエッジ部の影
響により形成された微結晶なシリコン薄膜の領域であ
る。Lは分割された駆動領域の間隔であり100μmか
ら5mmの距離がある。PARIAは画素トランジスタ
が形成される領域、DCAは駆動回路が形成される領域
である。
るときの条件は、XeClエキシマレーザーの場合、例
えばエネルギー強度分布を均一に調整した350mJ/
cm2の強度のビームを真空中で照射する。
cmであり、信号線方向の長さが2mmであれば、試料
直前のパルスのエネルギーは700mJでよい。レーザ
ー発振器の出力が1パルスあたり1Jであれば、レーザ
ビームの形状を特殊な光学系で上記の大きさに成形し
て、試料までの光学系の透過率をアッテネーターなどで
調節して0.7にすれば、レーザ照射の対象となる領域
のシリコン薄膜の再結晶化が可能となる。ARIA4〜
6の領域の面積がARIA1〜3と異なれば、光学系の
調整によって、必要な形状と透過率にしてレーザ照射す
ればよい。レーザ発振器の1パルスあたりの最大出力エ
ネルギーが自由に変更できないときには、液晶表示体の
表示面積の大きさに対応してレーザ照射が必要な駆動回
路の分割する面積と駆動回路の分割数を調節すればよ
い。例えば、表示部の大きさが信号線方向で150cm
であり、走査線方向で200cmであり、シリコン薄膜
の結晶化に必要なレーザ強度とレーザ発振器の出力が上
記の例と同じ条件ならば、信号線側の駆動回路を20個
の領域に分割して形成し、さらに走査線側の駆動回路を
15個の領域に分割して形成すればよい。次に、図6に
示すように、シリコン薄膜をリソグラフィー法によって
島状にパターニングする。さらにソースガスにSiH4
とO2を用いたECR−CVD法によって、厚さ150
nmの酸化シリコン薄膜によるゲート絶縁膜を、上記島
状のシリコン薄膜を覆うように被着形成する。さらに、
上記ゲート絶縁膜に覆われた島状のシリコン薄膜に一部
分重なるように、ゲート電極9を形成する。ゲート電極
の材料は、金属薄膜、不純物が注入されたシリコン薄膜
などの電気抵抗の低い材質がよい。たとえば減圧CVD
法で形成された厚さ300nmのリン原子を含んだ多結
晶シリコン薄膜を基板上に被着形成して、リソグラフィ
ー法によりパターニングしてゲート電極を形成する。
コン薄膜中に、ソース領域とドレイン領域を形成するた
め上記ゲート電極に対して自己整合的に不純物をイオン
注入する。駆動回路をC−MOS回路で構成するため、
適宜イオン注入に対して阻止能力のある材料をマスクに
用いて不純物を注入する。たとえば、適宜にレジストを
マスクにして、p型の薄膜トランジスタの構成のために
はホウ素イオンを、n型の薄膜トランジスタの構成のた
めにはリンイオンを注入する。あるいは、駆動回路をn
型のみの薄膜トランジスタによって、あるいは、p型の
みの薄膜トランジスタによって構成しても構わない。
域、11はn型の不純物が注入された領域である。次
に、600℃の温度でアニールしてソース領域とドレイ
ン領域中の不純物を活性化する。次に、薄膜トランジス
タの活性領域に存在するダングリングボンド減少させる
ためにECR−CVD法により必要な量の水素粒子を注
入する。
り厚さ150nmのCr薄膜を被着形成してパターニン
グにより、走査線を形成する。次に、酸化シリコン膜に
よる層間絶縁膜15を被着形成し、ソース領域、ドレイ
ン領域およびゲート電極に到達するスルーホールを形成
する。次に、ITO薄膜をスパッタ法により被着形成し
て、リソグラフィー法により画素電極16を被着形成す
る。さらに、スパッタ法によりシリコン原子と銅原子を
含んだAl薄膜をスパッタ法により形成して、パターニ
ングにより信号線と駆動回路に必要な配線17を形成す
る。さらに、薄膜トランジスタを外部環境から保護する
ため窒化珪素膜によってパッシベーション膜18を形成
する。
照射による結晶化を、パターニングの前に行っている。
この場合も隣接する駆動回路の間に、レーザービームの
エッジ部が存在するようにレーザ照射する。この後のア
クティブマトリクス基板の製造工程は図6以下で示した
工程と同じである。
たが、非自己整合型の薄膜トランジスタによるアクティ
ブマトリクス基板の製造にも本発明は適用できる。
レーザ照射したシリコン薄膜により駆動回路を構成した
アクティブマトリクス基板の製造方法を示したが、アモ
ルファスシリコン膜をレーザ照射することでも本発明は
適用できる。
するための薄膜トランジスタはn型であるが、目的によ
ってはp型でもよく、さらには、n型とp型の両タイプ
の薄膜トランジスタによって、画素電極を駆動してもよ
い。
路は、レーザ照射により良質なシリコン薄膜によって製
造されているため移動度の高い薄膜トランジスタによっ
て構成されているため周波数特性が高くなる。
表示特性の表示領域を持ち、この表示領域の薄膜トラン
ジスタを駆動するための、電気的特性の優れた均一な駆
動能力ができる駆動回路内蔵型のアクティブマトリクス
液晶表示体を製造することができる。
ス基板の概略図。
ス基板の回路図。
法の工程図。
図。
法の工程図。
法の工程図。
法の工程図。
法の工程図。
法の工程図。
回路領域 ARIA4、ARIA5、ARIA6 …走査線側駆動
回路領域 DL …信号線 SL …走査線 DDC1、DDC2、DDC3 …信号線駆動回
路 SDC4、SDC5、SDC6 …走査線駆動回
路 B1、B2、B3 …バッファ回路 ASW …アナログスイ
ッチ V1、V2、V3 …ビデオ信号 1 …絶縁基板 2 …多結晶シリコ
ン薄膜 3 …レーザ照射 4 …再結晶化多結
晶シリコン 5 …微結晶シリコ
ン 6 …島状再結晶化
多結晶シリコン 7、19 …島状多結晶シ
リコン 8 …ゲート絶縁膜 9 …ゲート電極 10、12 …n型ソース・
ドレイン領域 11、13、14 …p型ソース・
ドレイン領域 15 …層間絶縁膜 16 …画素電極 17 …金属配線 18 …パッシベーシ
ョン膜 101 …絶縁基板 102 …再結晶させる
半導体膜 103 …再結晶させな
い半導体膜
Claims (1)
- 【請求項1】 複数の薄膜トランジスタを備えた画素領
域と、これら複数の薄膜トランジスタを駆動する信号線
側駆動回路および走査線側駆動回路とが同一基板上に形
成され、前記信号線側駆動回路および走査線側駆動回路
を複数に分割し、この分割された各回路の複数の薄膜ト
ランジスタの半導体薄膜にレーザービームを照射して結
晶成長させてなるアクティブマトリクス基板の製造方法
であって、前記複数に分割された各回路領域は画素側の
辺の長さがこれに垂直な辺の長さに比べ長い長尺状とさ
れ、前記信号線側駆動回路および走査線側駆動回路への
レーザービームの照射は、分割された信号線側駆動回路
同士および走査線側駆動回路同士の間隙に前記レーザー
ビームのエッジ部が存在するように且つ前記信号線側駆
動回路ならびに走査線側駆動回路と前記画素領域との間
に前記レーザービームのエッジ部が存在するように前記
薄膜トランジスタの半導体層をパターニングする前に照
射し、前記分割された信号線側駆動回路同士および走査
線側駆動回路同士の薄膜トランジスタ間は、100μm
から5mmの距離に形成されていることを特徴とするア
クティブマトリクス基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18982591A JP3244518B2 (ja) | 1991-07-30 | 1991-07-30 | アクティブマトリクス基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18982591A JP3244518B2 (ja) | 1991-07-30 | 1991-07-30 | アクティブマトリクス基板の製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000208445A Division JP2001067019A (ja) | 2000-07-10 | 2000-07-10 | アクティブマトリクス基板及びアクティブマトリクス基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0534723A JPH0534723A (ja) | 1993-02-12 |
JP3244518B2 true JP3244518B2 (ja) | 2002-01-07 |
Family
ID=16247842
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18982591A Expired - Lifetime JP3244518B2 (ja) | 1991-07-30 | 1991-07-30 | アクティブマトリクス基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3244518B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW297138B (ja) | 1995-05-31 | 1997-02-01 | Handotai Energy Kenkyusho Kk | |
TW309633B (ja) | 1995-12-14 | 1997-07-01 | Handotai Energy Kenkyusho Kk | |
JP2003163221A (ja) | 2001-11-28 | 2003-06-06 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
KR100528913B1 (ko) | 2003-04-29 | 2005-11-16 | 삼성에스디아이 주식회사 | 평판표시소자 |
-
1991
- 1991-07-30 JP JP18982591A patent/JP3244518B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH0534723A (ja) | 1993-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100193144B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP3503427B2 (ja) | 薄膜トランジスタの製造方法 | |
US5970327A (en) | Method of fabricating a thin film transistor | |
US6492213B1 (en) | Semiconductor device, thin film transistor and method for producing the same, and liquid crystal display apparatus and method for producing the same | |
KR100375289B1 (ko) | 반도체장치와표시장치및그들의제조방법 | |
KR100197780B1 (ko) | 트랜지스터 및 반도체 회로 제조 방법 | |
JP3747360B2 (ja) | アクティブマトリクス電気光学装置 | |
JPH0758339A (ja) | 半導体装置およびその作製方法 | |
US6452213B1 (en) | Semiconductor device having first, second and third non-crystalline films sequentially formed on insulating base with second film having thermal conductivity not lower than that of first film and not higher than that of third film, and method of manufacturing the same | |
KR20010071922A (ko) | 박막 반도체 장치의 제조 방법, 표시 장치의 제조 방법,박막 트랜지스터의 제조 방법 및 반도체 박막의 형성 방법 | |
KR100333275B1 (ko) | 액정표시장치의 tft 및 그 제조방법 | |
US5767529A (en) | Thin-film transistor having a plurality of island-like regions | |
KR20020057382A (ko) | 반도체 소자 제조 방법 및 장치 | |
JP3244518B2 (ja) | アクティブマトリクス基板の製造方法 | |
JP2001051301A (ja) | 液晶表示パネルの製造方法 | |
JP2001067019A (ja) | アクティブマトリクス基板及びアクティブマトリクス基板の製造方法 | |
JP3107345B2 (ja) | 半導体装置の製造方法 | |
JP3108998B2 (ja) | アクティブマトリクス基板及びアクティブマトリクス基板の製造方法 | |
KR100669499B1 (ko) | 금속유도 측면결정화법을 이용한 비정질 실리콘 박막의결정화 방법 | |
JP3204489B2 (ja) | 半導体装置の製造方法 | |
JPH0411226A (ja) | 表示装置の製造方法 | |
JPH0645607A (ja) | 液晶表示装置及びその製造方法 | |
JP3845569B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
JPH05107558A (ja) | アクテイブマトリクス基板及びアクテイブマトリクス基板の製造方法 | |
KR20050045983A (ko) | 비정질 실리콘 결정화용 광학 마스크 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081026 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091026 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101026 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |
|
EXPY | Cancellation because of completion of term | ||
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111026 Year of fee payment: 10 |