JP3204489B2

JP3204489B2 - 半導体装置の製造方法

Info

Publication number: JP3204489B2
Application number: JP24017995A
Authority: JP
Inventors: 直樹牧田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1995-09-19
Filing date: 1995-09-19
Publication date: 2001-09-04
Anticipated expiration: 2015-09-19
Also published as: JPH0982639A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置の製造
方法に関し、詳しくは、非晶質ケイ素膜を結晶化した結
晶性ケイ素膜を活性領域として有する半導体装置の製造
方法に関するものである。特に、本発明は、絶縁性基板
上に設けられたＴＦＴ（薄膜トランジスタ）を用いた半
導体装置に有効であり、アクティブマトリクス型液晶表
示装置、密着型イメージセンサー、三次元ＩＣ等に利用
できるものである。

【０００２】

【従来の技術】近年、大型で高解像度の液晶表示装置
や、高速で高解像度の密着型イメージセンサー、三次元
ＩＣ等の実現に向けて、ガラス等の絶縁性基板上、また
は基板上の絶縁膜上に、高性能な半導体素子を形成する
試みがなされている。これらの装置に用いられる半導体
素子としてはＴＦＴ等が挙げられ、その活性領域には薄
膜状のケイ素半導体を用いるのが一般的である。

【０００３】この薄膜状のケイ素半導体としては、非晶
質ケイ素（ａ−Ｓｉ）半導体からなるものと、結晶性を
有するケイ素半導体からなるものの２つに大別される。

【０００４】非晶質ケイ素半導体は作製温度が低く、気
相法で比較的容易に作製することが可能で量産性に富む
ため、最も一般的に用いられている。しかし、非晶質ケ
イ素半導体では、導電性等の物性が結晶性を有するケイ
素半導体に比べて劣るので、今後、より高速特性を得る
ためには、結晶性を有するケイ素半導体を用いた半導体
装置の作製方法を確立することが強く求められる。な
お、結晶性を有するケイ素半導体としては、多結晶ケイ
素、微結晶ケイ素、結晶成分を含む非晶質ケイ素、結晶
性と非結晶性の中間の状態を有するセミアモルファスケ
イ素等が知られている。

【０００５】これらの結晶性を有する薄膜状のケイ素半
導体を得る方法としては、以下の３つの方法が主として
知られている。

【０００６】（１）第１の方法は、成膜時に結晶性を有
するケイ素半導体膜を直接成膜する方法である。

【０００７】（２）第２の方法は、予め成膜した非晶質
のケイ素半導体膜を、レーザ光の照射エネルギーにより
結晶性を有するものとする方法である。

【０００８】（３）第３の方法は、予め成膜した非晶質
のケイ素半導体膜を、熱エネルギーを加えることにより
結晶性を有するものとする方法である。

【０００９】また、それ以外の特殊な方法として、特開
平５−２１７９８号公報に開示のエピタキシャル結晶成
長技術による方法がある。

【００１０】（４）この第４の方法は、ゲルマニウムを
含むシリコン混晶膜をＣＶＤ（ＣｈｅｍｉｃａｌＶａ
ｐｏｕｒＤｅｐｏｓｉｔｉｏｎ)法により直接成膜し、
さらにその上にＣＶＤ法により１００％シリコンである
膜（以下、１００％ケイ素膜ともいう。）を成膜する。
上記ＣＶＤ法による処理過程にて、シリコン膜はその下
層のゲルマニウムを含むシリコン混晶膜の結晶性を反映
して結晶成長する。即ち、上述の（１）の方法を適用
し、エピタキシャル成長させているわけである。また、
この公報記載のＴＦＴの製造方法では、ゲルマニウムを
含むシリコン混晶膜の界面を利用してチャネル部を形成
しており、ＴＦＴの素子構造は、ａ−ＳｉＴＦＴで一般
的に採用される逆スタガ型となっている。

【００１１】

【発明が解決しようとする課題】ところが、上述した従
来の（１）〜（４）の方法では、いずれの方法によって
も要求される素子特性を満足させるレベルの結晶性ケイ
素膜が得られていない。

【００１２】（１）の方法では、成膜工程と結晶化とが
同時に進行するため、大粒径の結晶性ケイ素を得ること
が困難であり、大粒径の結晶性ケイ素を得るためにはケ
イ素膜を厚膜にすることが不可欠である。しかし、厚膜
化しても、基本的には膜厚と同程度の結晶粒径しか得ら
れず、この方法により良好な結晶性を有するケイ素膜を
得ることは、原理的にまず不可能である。また、この方
法では、成膜温度が６００℃以上と高いので、安価なガ
ラス基板が使用できないというコスト上の問題もある。

【００１３】（２）の方法では、溶融固化過程を利用し
て結晶化するので、個々の結晶粒内の結晶性は概ね良好
である。しかし、シリコンの融点が１４１４℃と高く、
結晶性を決定する固化過程において室温との間に大きな
温度差が生じるため、過冷却状態となり、一般的に結晶
粒径は１００〜２００ｎｍ程度と非常に小さいものにな
る。

【００１４】また、ハード面，つまりエネルギービーム
の照射装置においても問題がある。つまり、シリコンを
溶融させるエネルギー以上の高エネルギーが必要になる
ため照射面積が小さくなり、エキシマレーザー等のパル
スレーザーを用いた場合にはスキャン（重ね打ち）に伴
うばらつき等が生じる。さらに、大面積基板の全面を均
一に処理するには、レーザーの安定性が未だ充分ではな
いという問題もある。

【００１５】（３）の方法では、、上記（１）および
（２）の方法と比較すると大面積に対応できるという利
点はあるが、結晶化に際して６００℃以上の高温で数十
時間にわたる加熱処理を必要とする。従って、安価なガ
ラス基板の使用とスループットの向上を考えると、加熱
温度を下げると共に短時間で結晶化させるという相反す
る問題を同時に解決する必要がある。

【００１６】（４）の特開平５−２１７９８号公報に開
示の方法では、ケイ素膜をエピタキシャル成長させるた
めのシード膜である、ゲルマニウムを含むケイ素混晶膜
の結晶性が良好ではない。その結果、その上に形成され
る結晶性ケイ素膜の結晶性も良好でなく、本発明の目的
とするような高性能な素子特性は得られない。

【００１７】この公報に記載の技術は、あくまでも現状
のａ−ＳｉＴＦＴをターゲットとした技術であり、ガラ
ス基板が利用できる６００℃以下の低温でａ−ＳｉＴＦ
Ｔよりある程度高性能なＴＦＴを提供できるにすぎない
ものである。また、この公報記載のＴＦＴは、チャネル
部の、ゲート絶縁膜に面する部分に、ゲルマニウムを含
むケイ素混晶膜を用いた逆スタガ型の構成となっている
が、ゲルマニウムは、一般的にゲート絶縁膜として利用
される酸化ケイ素膜と相性が非常に悪い。従って、この
ようなチャネル部の界面構造で良好な素子特性を得るこ
とは、非常に困難である。

【００１８】さらに、ゲルマニウムを含むケイ素混晶膜
は、１００％ケイ素膜に比べて、ゲルマニウムの分率に
応じてバンドギャップが狭くなる。その結果、ＴＦＴの
オン特性，つまりオン電流値やキャリアの移動度等は向
上するが、オフ特性の悪化，つまりオフ電圧印加時のリ
ーク電流の増大等が生じ、オン特性およびオフ特性双方
の特性を満足する良好なＴＦＴは得られない。

【００１９】本発明は、このような従来の問題点を解決
するためになされたものであり、絶縁性表面を有する基
板上に、６００℃以下の低温プロセスにより結晶粒径が
大きく結晶性が良好な結晶性ケイ素膜を、大面積基板に
対しても均一性および安定性良く作製することができ、
また、ＴＦＴ等の能動素子のオン特性及びオフ特性をと
もに向上することが可能な半導体装置の製造方法を提供
することを目的とする。

【００２０】

【課題を解決するための手段】この発明（請求項１）に
係る半導体装置の製造方法は、絶縁性表面を有する基板
上に非晶質ケイ素膜を形成する工程と、該非晶質ケイ素
膜上に、ゲルマニウム膜、またはゲルマニウムを含むケ
イ素膜を形成する工程と、該ゲルマニウム膜またはゲル
マニウムを含むケイ素膜にエネルギービームを照射し
て、該膜をその溶融固化過程にて結晶化する工程と、加
熱処理を施すことにより、結晶化されたゲルマニウム膜
またはゲルマニウムを含むケイ素膜をシードとして、該
非晶質シリコン膜を結晶成長させて結晶性ケイ素膜とす
る工程と、該結晶性ケイ素膜を用いて半導体装置の活性
領域を形成する工程とを含んでいる。そのことにより上
記目的が達成される。

【００２１】

【００２２】

【００２３】

【００２４】

【００２５】この発明（請求項２）に係る半導体装置の
製造方法は、絶縁性表面を有する透光性基板上に、ゲル
マニウム膜、またはゲルマニウムを含むケイ素膜を形成
する工程と、該ゲルマニウム膜、またはゲルマニウムを
含むケイ素膜上に、非晶質ケイ素膜を形成する工程と、
基板裏面側からエネルギービームを照射して、該ゲルマ
ニウム膜またはゲルマニウムを含むケイ素膜をその溶融
固化過程にて結晶化する工程と、加熱処理を施すことに
より、結晶化されたゲルマニウム膜またはゲルマニウム
を含むケイ素膜をシードとして、該非晶質シリコン膜を
結晶成長させて結晶性ケイ素膜とする工程と、該結晶性
ケイ素膜を用いて半導体装置の活性領域を形成する工程
とを含んでいる。そのことにより上記目的が達成され
る。

【００２６】この発明（請求項３）は、請求項１または
２に記載の半導体装置の製造方法において、前記ゲルマ
ニウム膜またはゲルマニウムを含むケイ素膜と、前記非
晶質ケイ素膜とを、大気に曝すことなく連続的に成膜す
るようにしている。

【００２７】この発明（請求項４）は、請求項１または
２に記載の半導体装置の製造方法において、前記エネル
ギービームを、前記ゲルマニウム膜またはゲルマニウム
を含むケイ素膜が溶融し、かつ、該ゲルマニウム膜また
はゲルマニウムを含むケイ素膜に接する前記非晶質ケイ
素膜が溶融しない範囲のエネルギーで照射するようにし
ている。

【００２８】この発明（請求項５）は、請求項１または
２に記載の半導体装置の製造方法において、前記ゲルマ
ニウム膜またはゲルマニウムを含むケイ素膜の溶融固化
による結晶化を、前記基板を加熱した状態で行うように
している。

【００２９】この発明（請求項６）は、請求項５に記載
の半導体装置の製造方法において、前記基板の加熱を、
２００℃〜６００℃の温度範囲で行うようにしている。

【００３０】この発明（請求項７）は、請求項１または
２に記載の半導体装置の製造方法において、前記非晶質
ケイ素膜を結晶成長させるための加熱処理を、５５０℃
〜６００℃の温度範囲で行うようにしている。

【００３１】この発明（請求項８）は、請求項１または
２に記載の半導体装置の製造方法において、前記エネル
ギービームとして、波長５００ｎｍ以下のレーザー光を
用いるようにしている。

【００３２】以下、本発明の作用について説明する。

【００３３】

【００３４】

【００３５】

【００３６】

【００３７】

【００３８】

【００３９】

【００４０】

【００４１】この発明（請求項１）においては、非晶質
ケイ素膜を成膜し、その上にゲルマニウム膜またはゲル
マニウムを含むケイ素膜を成膜した後、そのゲルマニウ
ム膜またはゲルマニウムを含むケイ素膜にエネルギービ
ームを照射し、該膜をその溶融固化過程にて結晶化さ
せ、その後、加熱処理を施して、非晶質ケイ素膜を上記
ゲルマニウム膜等をシード膜として結晶化させて結晶性
ケイ素膜を形成するので、上記請求項４の発明と同様、
シード膜の融点の低下により、その固化温度を下げてそ
の結晶性を向上させることができ、これにより、該シー
ド膜の結晶性が反映される結晶化ケイ素膜の結晶性が向
上することとなる。また、上記と同様、ゲルマニウム膜
等の溶融を行うためのハード面における問題も解消でき
る。

【００４２】また、この発明では、シード膜を除去した
後、結晶性ケイ素膜上にゲート電極を形成することによ
り、上記と同様、ＴＦＴ等の半導体素子として、オン特
性及びオフ特性の双方に優れた高性能なものを得ること
ができる。

【００４３】またこの発明では、シード膜であるゲルマ
ニウム膜またはゲルマニウムを含むケイ素膜が、非晶質
ケイ素膜の上側に形成されているので、これらの膜を形
成した状態で、シード膜へのエネルギービームの照射が
可能である。このことから、非晶質ケイ素膜と、ゲルマ
ニウム膜またはゲルマニウムを含むケイ素膜とを、大気
に晒すことなく連続成膜が可能となる。

【００４４】この発明（請求項２）においては、ゲルマ
ニウム膜またはゲルマニウムを含むケイ素膜を成膜し、
その上に非晶質ケイ素膜を成膜した後、基板裏面側から
ゲルマニウム膜またはゲルマニウムを含むケイ素膜にエ
ネルギービームを照射し、該ゲルマニウム膜等を溶融固
化過程にて結晶化させ、その後、加熱処理を施し、非晶
質シリコン膜を上記ゲルマニウム膜等をシード膜として
結晶化させて、結晶性ケイ素膜を形成するので、請求項
４の発明と同様、シード膜の融点の低下により、その固
化温度を下げてその結晶性を向上させることができ、こ
れにより、該シード膜の結晶性が反映される結晶化ケイ
素膜の結晶性が向上することとなる。また、上記と同
様、ゲルマニウム膜等の溶融を行うためのハード面にお
ける問題も解消できる。

【００４５】また、この発明においては、ＴＦＴ等の半
導体素子として、オン特性及びオフ特性の双方に優れた
高性能なものを得ることができる。

【００４６】また、請求項１の発明と同様、非晶質ケイ
素膜と、ゲルマニウム膜またはゲルマニウムを含むケイ
素膜とを、大気に晒すことなく連続成膜が可能となる。

【００４７】この発明（請求項３）においては、前記ゲ
ルマニウム膜またはゲルマニウムを含むケイ素膜と、前
記非晶質ケイ素膜とを、大気に曝すことなく連続的に成
膜するので、シード膜と非晶質ケイ素膜との界面をクリ
ーンに保って、シード膜の良好な結晶性を十分に反映さ
せて、非晶質ケイ素膜の結晶化を行うことができる。

【００４８】この発明（請求項４）においては、シード
膜と非晶質ケイ素膜とを形成した状態で、シード膜にエ
ネルギービームを照射する際、エネルギービームを、該
シード膜であるゲルマニウム膜またはゲルマニウムを含
むケイ素膜が溶融し、かつ、該ゲルマニウム膜またはゲ
ルマニウムを含むケイ素膜に接する前記非晶質ケイ素膜
が溶融しない範囲のエネルギーで照射するようにしてい
るので、シード膜の溶融の際に非晶質ケイ素膜が溶融す
るのを回避できる。これにより非晶質ケイ素膜の結晶化
を、シード膜の良好な結晶性を反映して行うことができ
る。

【００４９】この発明（請求項５）においては、シード
膜であるゲルマニウム膜またはゲルマニウムを含むケイ
素膜の溶融固化による結晶化を、前記基板を加熱した状
態で行うようにしているので、シード膜の固化速度をさ
らに遅くして、さらなる結晶性の向上を図ることができ
る。

【００５０】この発明（請求項６）においては、前記基
板の加熱を、２００℃〜６００℃の温度範囲で行うよう
にしているので、基板加熱のよるシード膜の固化速度の
低減を、基板の損傷を招くことなく、かつ固化速度低減
によりシード膜の結晶性が明確に向上するよう行うこと
ができる。

【００５１】この発明（請求項７）においては、前記非
晶質ケイ素膜を結晶成長させるための加熱処理を、５５
０℃〜６００℃の温度範囲で行うようにしているので、
非晶質ケイ素膜の加熱による結晶成長を、基板の損傷を
招くことなく行うことができる。

【００５２】この発明（請求項８）は、前記エネルギー
ビームとして、波長５００ｎｍ以下のレーザー光を用い
るようにしているので、波長５００ｎｍ以下のレーザー
光が、ケイ素およびゲルマニウムに対する吸収係数が極
めて高いことから、非常に効率的に、かつ、基板にダメ
ージを与えることなくゲルマニウム膜またはゲルマニウ
ムを含むケイ素膜の溶融処理を行うことができる。

【００５３】

【発明の実施の形態】以下まず、本発明の基本原理につ
いて説明する。

【００５４】本発明は、６００°Ｃ以下の低温プロセス
にて、高移動度で信頼性の高い高性能半導体装置を簡便
に得ることができ、これによりガラスなどの絶縁性基板
上にドライバモノリシック型アクティブマトリクス液晶
表示装置などの高性能薄膜集積回路を実現することが可
能である。

【００５５】以下詳述すると、本発明では、エネルギー
ビームの照射による溶融固化過程で結晶化されたゲルマ
ニウム膜またはゲルマニウムを含むケイ素膜をシードと
して、非晶質ケイ素膜を結晶成長させ、これを半導体装
置の活性領域に利用している。本発明の大きなポイント
は、シリコンとゲルマニウムの融点の違いに着目した点
であり、ちなみに、ゲルマニウムの融点は、シリコンの
融点１４１４℃に比べ、９５８℃と５００°Ｃ近くも低
温である。

【００５６】さて、高品質な結晶性ケイ素膜を得るため
には、レーザー等のエネルギービームの照射による溶融
固化過程での結晶化技術が有効である。しかし、この技
術だけでは、高品質な結晶粒は得られてもその粒径が小
さく、また、結晶化のための装置等のハード面でも課題
があることは、従来技術の項で既に述べた通りである。

【００５７】この溶融固化過程での結晶化において、そ
の結晶性を決定する上で最も重要なパラメーターは固化
速度であり、固化速度が遅ければ、ゆっくりと結晶成長
が進むので個々の結晶粒が大粒径化され、高品質な結晶
性ケイ素膜を得ることができる。このため、実際の処理
では、レーザー照射時に基板を４００℃程度に加熱し
て、少しでも固化速度を遅らせることも一般的に行われ
ている。

【００５８】しかしながら、ガラス基板の耐熱性を考慮
すると基板の加熱温度には限界があり、最高６００℃ま
で基板を加熱してレーザー照射を行ったとしても、シリ
コンの融点１４１４℃までにはまだ８００℃以上の温度
差があり、画期的な効果は得られない。

【００５９】そこで、本発明者は、シリコンとゲルマニ
ウムとの融点の違いに注目した。上述したように、シリ
コンの融点１４１４℃に比べて、ゲルマニウムの融点は
９５８℃であり、５００℃近くも低温である。ゲルマニ
ウム膜またはゲルマニウムを含むケイ素膜をこれにエネ
ルギービームを照射して結晶化する場合、溶融固化過程
における固化速度が１００％ケイ素膜の結晶化の場合に
比べて著しく減少し、その結果、大粒径の高品質な結晶
性膜が得られる。また、シリコンに対して融点が低い
分、照射エネルギーも小さくて済むので、大面積を一括
照射することが可能となり、また、安定性も増大して、
ハード面に関する問題もほぼ解決される。

【００６０】この結晶化されたゲルマニウム膜またはゲ
ルマニウムを含むケイ素膜をシードとして、これに接し
て形成された非晶質ケイ素膜を加熱処理により結晶成長
させると、溶融固化過程にて結晶化されたゲルマニウム
膜またはゲルマニウムを含むケイ素膜の良好な結晶性を
反映して、非晶質ケイ素膜が結晶化される。その結果、
従来の方法では得ることができなかったような高品質な
結晶性ケイ素膜が得られる。この結晶性ケイ素膜を半導
体装置の活性領域とすることにより、オン特性およびオ
フ特性の双方が優れた高性能な半導体装置が得られる。

【００６１】また、上記エネルギービームとしては、波
長５００ｎｍ以下のレーザー光を用いるのが望ましい。
これは、波長５００ｎｍ以下のレーザー光は、ケイ素お
よびゲルマニウムに対する吸収係数が極めて高く、非常
に効率的に、かつ、基板にダメージを与えることなくゲ
ルマニウム膜またはゲルマニウムを含むケイ素膜を結晶
化できるからである。例えば、パルスレーザーでは波長
３０８ｎｍのＸｅＣｌエキシマレーザー、波長２４８ｎ
ｍのＫｒＦエキシマレーザー等があり、連続発振（Ｃ
Ｗ）レーザーとしては波長４８８ｎｍのＡｒＦレーザー
等がある。

【００６２】また、ゲルマニウムを含むケイ素膜（Ｓｉ
_1-XＧｅ_X）を用いる場合、ゲルマニウム分率Ｘが０．３
以上であるのが望ましい。図４に示すように、ゲルマニ
ウムを含むケイ素膜の融点とゲルマニウム分率Ｘとは、
リニアな関係にある。１００％ケイ素膜に対して、その
結晶性に明確なアドバンテージを持たせるためには、１
００％ケイ素膜よりも１５０℃以上融点を下げる必要が
ある。

【００６３】これは、レーザー照射時の基板加熱温度に
も同じことが言え、室温より１５０°Ｃ以上高い温度、
すなわち、大体２００°Ｃ以上に加熱しないとその差は
はっきりとは現れてこない。従って、本発明におけるゲ
ルマニウムを含むケイ素膜（Ｓｉ_1-XＧｅ_X）のゲルマニ
ウム分率Ｘとしては、０．３以上であることが望まし
い。

【００６４】またレーザー照射の際の基板加熱に関して
は、被照射物質の融点とその雰囲気温度（基板温度）の
温度差が小さければ小さいほど固化速度が低下し、良好
な結晶性膜が得られることから、本発明においても基板
加熱状態でレーザー照射することが望ましい。この際の
基板加熱温度としては、ガラス基板の耐熱性の面から上
限値が６００°Ｃ以下に制限されるため、２００°Ｃ〜
６００°Ｃであることが望ましい。

【００６５】本発明の基本原理を用いて半導体装置を製
造する方法としては、主に以下の３つの方法が挙げられ
る。

【００６６】第１の方法は、まず、ゲルマニウム膜また
はゲルマニウムを含むケイ素膜を成膜し、これにエネル
ギービームを照射して溶融固化過程にて結晶化させた
後、その上に非晶質ケイ素膜を成膜し、これを熱処理に
より結晶化する方法である。この方法では、結晶性ケイ
素膜の下側にゲルマニウム膜またはゲルマニウムを含む
ケイ素膜が残ってしまうので、ＴＦＴとしては、上記結
晶性ケイ素膜の上面をチャネル面，つまりゲート電極と
対向する面としたトップゲート型構造のものが主として
用いられる。また、この方法では、ゲルマニウム膜また
はゲルマニウムを含むケイ素膜のみを形成した状態でエ
ネルギービーム照射が行われるので、照射時のマージン
が大きく、ある程度の高エネルギーを上記ゲルマニウム
膜等に加えることが可能である。よって、ゲルマニウム
またはゲルマニウムを含むケイ素膜の結晶性を非常に高
品質なものとすることができる。

【００６７】また、第２の方法は、まず、非晶質ケイ素
膜を成膜し、その上にゲルマニウム膜またはゲルマニウ
ムを含むケイ素膜を成膜した後、そのゲルマニウム膜ま
たはゲルマニウムを含むケイ素膜にエネルギービームを
照射し、該膜をその溶融固化過程にて結晶化させ、その
後、加熱処理を施して、非晶質ケイ素膜を結晶化させる
方法である。

【００６８】この方法は、ゲルマニウム膜等の下側に結
晶性ケイ素膜が形成されるので、ボトムゲート型構造の
ＴＦＴの製造方法にそのまま適用できる。また、非晶質
ケイ素膜を結晶化した後、上層のゲルマニウム膜または
ゲルマニウムを含むケイ素膜を除去することにより、こ
の第２の方法は、トップゲート型ＴＦＴの製造方法にも
適用可能となる。ゲルマニウム膜またはゲルマニウムを
含むケイ素膜は残しておいてもよいが、あくまでも非晶
質ケイ素膜を結晶化するためのシード膜として用いられ
るものであり、素子形成後はリーク源にもなり得るの
で、最終的には除去する方が望ましい。

【００６９】またこの第２の方法では、ゲルマニウム膜
またはゲルマニウムを含むケイ素膜が結晶性ケイ素膜の
上側に形成されているので容易に除去でき、この点は、
この第２の方法をＴＦＴの製造方法に適用する場合、大
きなアドバンテージとなる。さらに、非晶質ケイ素膜を
成膜した後、ゲルマニウム膜またはゲルマニウムを含む
ケイ素膜を成膜するので、連続成膜が可能である。これ
は、上記第１の方法とは異なり、非晶質ケイ素膜を結晶
化するためのシード膜が非晶質ケイ素膜上に位置するた
めこれらの膜を形成した状態で、シード膜にエネルギー
ビームの照射が可能であるからである。

【００７０】ところで、溶融固化過程にて結晶化された
ゲルマニウム膜またはゲルマニウムを含むケイ素膜の良
好な結晶性を十分に反映させて非晶質ケイ素膜を結晶化
させるためには、両者の界面をクリーンに保つ必要があ
る。従って、ゲルマニウム膜またはゲルマニウムを含む
ケイ素膜と、非晶質ケイ素膜とを、大気に曝すことなく
連続的に成膜することは非常に有効である。但し、この
方法では、ゲルマニウム膜またはゲルマニウムを含むケ
イ素膜にエネルギービームを照射して溶融固化過程にて
該膜を結晶化させる際に、非晶質ケイ素膜にもエネルギ
ービームが照射されてしまうので、ゲルマニウム膜また
はゲルマニウムを含むケイ素膜のみが溶融し、非晶質ケ
イ素膜が溶融しないようなエネルギー範囲でエネルギー
ビームの照射を行うのが望ましい。この工程において非
晶質ケイ素膜が溶融して結晶化すると、それによって結
晶性ケイ素膜の結晶性が決定されてしまうので、本発明
の目的とするような高品質な結晶性ケイ素膜が得られな
いからである。

【００７１】第３の方法は、まず、ゲルマニウム膜また
はゲルマニウムを含むケイ素膜を成膜し、その上に非晶
質ケイ素膜を成膜した後、基板裏面側からゲルマニウム
膜またはゲルマニウムを含むケイ素膜にエネルギービー
ムを照射し、該ゲルマニウム膜等を溶融固化過程にて結
晶化させ、その後、加熱処理を施し、非晶質シリコン膜
を結晶化させるものである。この方法では、基板裏面か
らゲルマニウム膜またはゲルマニウムを含むケイ素膜に
エネルギービームを照射するので、使用するエネルギー
ビームを十分透過することができる透光性材料を基板と
して用いる必要がある。

【００７２】この方法は、チャネル面を形成する１００
％ケイ素膜がシード膜の上側に位置しているため、その
ままトップゲート型構造のＴＦＴの製造方法に適用でき
る。

【００７３】また、この方法でも、上記第２の方法と同
様、シード膜であるゲルマニウム膜またはゲルマニウム
を含むケイ素膜と非晶質ケイ素膜とを形成した状態で、
エネルギービームをシード膜に照射可能であるため、該
シード膜と非晶質ケイ素膜の連続成膜が可能であり、こ
のため、大気中に曝さずに両者を連続成膜することによ
り該両者の界面をクリーンに保つことができ、良好な結
晶性ケイ素膜を得ることができる。但し、この方法で
も、ゲルマニウム膜またはゲルマニウムを含むケイ素膜
にエネルギービームを照射して溶融固化過程にて該膜を
結晶化させる際に、第２の方法と同様に、ゲルマニウム
膜またはゲルマニウムを含むケイ素膜のみが溶融し、非
晶質ケイ素膜が溶融しないようなエネルギー範囲でエネ
ルギービームの照射を行うのが望ましい。

【００７４】以上述べた３つの方法は、いずれも、ゲル
マニウム膜またはゲルマニウムを含むケイ素膜の結晶化
処理を、基板を加熱した状態で行うのが望ましい。これ
は、被照射物質の融点とその雰囲気温度（基板温度）と
の温度差が小さいほど固化速度が低下し、良好な結晶性
膜が得られるからである。その際の加熱温度としては、
これも上述したように、２００°Ｃ〜６００°Ｃの範囲
が適当である。また、上述したように、エネルギービー
ムとしては、波長５００ｎｍ以下のレーザー光を用いる
のが最も効率がよい。

【００７５】そして、非晶質ケイ素膜を結晶成長させる
際の加熱処理を、温度５５０°Ｃ〜６００°Ｃの範囲内
で行うことが望ましい。従来、非晶質ケイ素膜の固相結
晶化には、６００℃以上の温度での熱処理が必要であっ
たが、本発明では良好な結晶性を有するゲルマニウム膜
またはゲルマニウムを含むケイ素膜をシードとして非晶
質ケイ素膜を結晶化しているので、その結晶化エネルギ
ーが低減されて、従来より５０°Ｃも低い温度でも結晶
成長が起こる。また、溶融固化過程にて結晶化されたゲ
ルマニウム膜またはゲルマニウムを含むケイ素膜の良好
な結晶性を十分に反映させて非晶質ケイ素膜を結晶化さ
せるためには、ゆっくりと成長させる方がよく、また、
ガラス基板の耐熱性の面からも、上記非晶質ケイ素膜の
結晶化を、結晶化温度の下限である５５０℃より高く６
００℃より低い温度範囲で行うのが望ましい。

【００７６】以下、本発明の実施の形態について説明す
る。

【００７７】（実施形態１）図１は本発明の実施形態１
による半導体装置及びその製造方法を説明するための図
であり、図１（ａ）〜図１（ｅ）は該製造方法の主要工
程における断面構造を示している。

【００７８】図において、１００は、本実施形態による
半導体装置であり、そのガラス基板１０１上には、絶縁
性の下地膜１０２を介してＮ型ＴＦＴ１００ａが形成さ
れている。このＴＦＴ１００ａは、アクティブマトリク
ス型液晶表示装置のドライバー回路や画素のスイッチン
グ素子として用いることができる。また、液晶表示装置
のみでなく、密着型イメージセンサー、三次元ＩＣ等、
さらに一般に言われている薄膜集積回路にも利用できる
ことは言うまでもない。

【００７９】以下詳述すると、上記下地膜１０２上に
は、エネルギービーム照射による溶融固化過程で結晶化
したゲルマニウム膜またはゲルマニウムを含むケイ素膜
１０３ｉと、それをシードとして結晶化させた結晶性ケ
イ素膜１０４ｉとが島状に形成されている。上記ＴＦＴ
１００ａの活性領域である結晶性ケイ素膜１０４ｉは、
チャネル領域１０９およびその両側のソース，ドレイン
領域１１０、１１１から構成されている。該結晶性ケイ
素膜１０４ｉ上には、ゲート絶縁膜１０６を介してチャ
ネル領域１０９と対向するようにゲート電極１０７が形
成されている。

【００８０】また、該ゲート電極１０７の表面には、こ
れを覆うよう酸化物層１０８が形成され、さらにＴＦＴ
１００ａの全面を覆うよう層間絶縁膜１１３が形成され
ている。該層間絶縁膜１１３には、上記ソース，ドレイ
ン領域１１０，１１１に対応する位置にコンタクトホー
ル１１３ａが形成されており、ソース，ドレイン領域１
１０，１１１は、該コンタクトホール１１３ａを介して
ＴＦＴの電極配線１１４、１１５に電気的に接続されて
いる。

【００８１】次に製造方法について説明する。

【００８２】まず、図１（ａ）に示すように、ガラス板
などからなる絶縁性基板１０１上に、例えばスパッタリ
ング法により、厚さ２００ｎｍ程度の酸化ケイ素からな
る下地膜１０２を形成する。この酸化ケイ素膜１０２
は、ガラス基板からその上のＴＦＴ側への不純物の拡散
を防ぐ働きがある。

【００８３】次に、減圧ＣＶＤ法やプラズマＣＶＤ法、
またはスパッタリング法などにより、厚さ１０〜５０ｎ
ｍのゲルマニウム膜またはシリコンゲルマニウム（Ｓｉ
_1-XＧｅ_X）膜１０３を成膜する。ここでは、減圧ＣＶＤ
法を用い、温度５５０℃でＳｉＨ₄とＧｅＨ₄との混合ガ
スを分解・反応させて膜厚３０ｎｍのシリコンゲルマニ
ウム（Ｓｉ_0.5Ｇｅ_0.5）膜１０３を成膜した。該シリコ
ンゲルマニウム膜１０３のゲルマニウム分率Ｘは、Ｓｉ
Ｈ₄とＧｅＨ₄との流量比により決定される。ちなみに、
このＳｉ_0.5Ｇｅ_0.5膜１０３の融点は１１８０℃程度で
あり、成膜と同時に既に結晶化されている。

【００８４】その後、図１（ａ）に示すように、基板上
方からレーザー光１０５を照射することにより、Ｓｉ
_0.5Ｇｅ_0.5膜１０３を再結晶化する。この時のレーザー
光１０５としては、波長５００ｎｍ以下のレーザーであ
るＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス
幅４０ｎｓｅｃ）を用いた。レーザー光の照射条件は、
照射時に基板を２００〜６００℃、例えば４００℃に加
熱し、エネルギー密度１００〜２５０ｍＪ／ｃｍ²、例
えば２００ｍＪ／ｃｍ²で、照射スポット１カ所に付き
２０ショット照射するものとした。これにより、Ｓｉ
_0.5Ｇｅ_0.5膜１０３は、その融点以上に加熱され、溶融
して固化する過程において良好な結晶性を有するＳｉ
_0.5Ｇｅ_0.5膜１０３ｃとなる。

【００８５】続いて、この結晶性Ｓｉ_0.5Ｇｅ_0.5膜１０
３ｃの表面を、フッ酸（ＨＦ）水溶液により洗浄し、自
然酸化膜を十分に除去した後すぐに、図１（ｂ）に示す
ように、減圧ＣＶＤ法等による厚さ２０〜１００ｎｍ、
例えば３０ｎｍの真性（Ｉ型）非晶質ケイ素膜（ａ−Ｓ
ｉ膜）１０４を成膜する。

【００８６】これを水素還元雰囲気下または不活性雰囲
気下、加熱温度５５０〜６００℃、数時間から数十時間
の処理時間という条件で、例えば加熱温度５８０℃、処
理時間２０時間でもってアニール処理を行うことによ
り、上記ａ−Ｓｉ膜１０４を結晶化させる。この際、ａ
−Ｓｉ膜１０４は、その下層の結晶性Ｓｉ_0.5Ｇｅ_0.5膜
１０３ｃの良好な結晶性を反映して結晶化され、図１
（ｂ）に示すように、高品質な結晶性ケイ素膜１０４ｃ
となる。

【００８７】以上のような処理により得られた高品質な
結晶性ケイ素膜１０４ｃおよび結晶性Ｓｉ_0.5Ｇｅ_0.5膜
１０３ｃの不要な部分を除去し、図１（ｃ）に示すよう
な素子間分離を行って、後にＴＦＴの活性領域，つまり
チャネル領域１０９、ソース，ドレイン領域１１０，１
１１となる島状の結晶性ケイ素膜１０４ｉを形成する。
この時、該結晶性ケイ素膜１０４ｉの下側には、これと
同一パターンの結晶性Ｓｉ_0.5Ｇｅ_0.5膜１０３ｉが残
る。

【００８８】次に、図１（ｄ）に示すように、活性領域
となる結晶性ケイ素膜１０４ｉを覆うように厚さ２０〜
１５０ｎｍ、例えば１００ｎｍの酸化ケイ素膜をゲート
絶縁膜１０６として成膜する。ここでは、ＴＥＯＳ（Ｔ
ｅｔｒａＥｔｈｏｘｙＯｒｔｈｏＳｉｌｉｃａｔ
ｅ）を原料として、これを酸素と共にＲＦプラズマＣＶ
Ｄ法により処理して、分解・堆積した。このときの基板
温度は、例えば１５０〜６００℃、好ましくは３００〜
４００℃である。なお、上記酸化ケイ素膜の形成は、上
記ＴＥＯＳを原料として、これをオゾンガスと共に減圧
ＣＶＤ法または常圧ＣＶＤ法により処理して行ってもよ
い。この場合の基板温度は、例えば３５０〜６００℃、
好ましくは４００〜５５０℃である。さらに、該酸化ケ
イ素膜の成膜後、ゲート絶縁膜自身のバルク特性，およ
び結晶性ケイ素膜とゲート絶縁膜との界面特性を向上す
るために、不活性ガス雰囲気下、４００〜６００℃で３
０〜６０分のアニールを行った。

【００８９】続いて、スパッタリング法により、厚さ４
００〜８００ｎｍ、例えば６００ｎｍのアルミニウムを
成膜し、これをパターニングしてゲート電極１０７を形
成する。

【００９０】さらに、図１（ｄ）に示すように、ゲート
電極１０７の表面を陽極酸化して表面に酸化物層１０８
を形成する。ここでは、上記陽極酸化は酒石酸が１〜５
％含まれたエチレングリコール溶液中で行った。このと
き、陽極酸化処理は、最初一定電流で２２０Ｖまで電圧
を上げ、その状態を１時間保持して終了した。これによ
り厚さ２００ｎｍの酸化物層１０８を形成した。なお、
この酸化物層１０８の厚さは、後のイオンドーピング工
程において、オフセットゲート領域の長さとなるので、
オフセットゲート領域の長さをこの陽極酸化工程で制御
することができる。

【００９１】次に、イオンドーピング法により、ゲート
電極１０７およびその表面を覆う酸化物層１０８をマス
クとして、活性領域に不純物（リン）を注入する。ドー
ピングガスとしてはフォスフィン（ＰＨ₃）を用い、加
速電圧は６０〜９０ｋＶ、例えば８０ｋＶ、ドーズ量は
１×１０¹⁵〜８×１０¹⁵ｃｍ^-2、例えば２×１０¹⁵ｃｍ
^-2とする。これにより、不純物が注入された領域１１０
と１１１は後にＴＦＴのソース，ドレイン領域となり、
ゲート電極１０７および酸化物層１０８にマスクされて
不純物が注入されない領域１０９は、後にＴＦＴのチャ
ネル領域となる。

【００９２】続いて、図１（ｄ）に示すように、レーザ
ー光１１２を照射してアニールを行い、イオン注入した
不純物の活性化を行うと共に、上記不純物導入工程で結
晶性が劣化した部分の結晶性を回復させる。この時のレ
ーザー光１１２としては、ＸｅＣｌエキシマレーザー
（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。
レーザー光の照射は、エネルギー密度１５０〜４００ｍ
Ｊ／ｃｍ²、好ましくは２００〜２５０ｍＪ／ｃｍ²で行
った。このようにして形成されたＮ型不純物（リン）領
域１１０、１１１のシート抵抗は、２００〜８００Ω／
□であった。

【００９３】その後、図１（ｅ）に示すように、厚さ６
００ｎｍ程度の酸化ケイ素膜または窒化ケイ素膜を層間
絶縁膜１１３として形成する。酸化ケイ素膜を用いる場
合には、ＴＥＯＳを原料として、これと酸素とのプラズ
マＣＶＤ法での処理、または該ＴＥＯＳとオゾンとの減
圧ＣＶＤ法もしくは常圧ＣＶＤ法での処理を行えば、段
差被覆性に優れた良好な層間絶縁膜が得られる。なお、
上記層間絶縁膜として、ＳｉＨ₄とＮＨ₃を原料ガスとし
てプラズマＣＶＤ法により成膜された窒化ケイ素膜を用
いると、活性領域とゲート絶縁膜との界面への水素原子
の供給により、ＴＦＴ特性を劣化させる不対結合手を低
減できる効果がある。

【００９４】次に、層間絶縁膜１１３およびゲート絶縁
膜１０６にコンタクトホール１１３ａを形成して、金属
材料、例えば窒化チタンとアルミニウムの二層膜からな
るＴＦＴの電極配線１１４、１１５を形成する。ここで
窒化チタン膜は、バリア膜としてアルミニウムが半導体
層に拡散するのを防止する働きがある。そして最後に、
１気圧の水素雰囲気下での、温度３５０℃、処理時間３
０分のアニールを行って、図１（ｅ）に示すＴＦＴ１０
０ａを完成する。

【００９５】このＴＦＴ１００ａを、画素電極のスイッ
チング素子として用いる場合には、電極１１４、１１５
の一方をＩＴＯ（ＩｎｄｉｕｍＴｉｎＯｘｉｄｅ）
等の透明導電膜からなる画素電極に接続し、他方の電極
から信号を入力するようにする。また、このＴＦＴ１０
０ａを薄膜集積回路に用いる場合には、ゲート電極１０
７上にもコンタクトホールを形成し、必要とする配線を
施せばよい。

【００９６】このようにして作製したＮ型ＴＦＴは、電
界効果移動度１２０〜１５０ｃｍ²／Ｖｓ、閾値電圧１
〜２Ｖという良好なオン特性を示した。また該ＴＦＴで
は、オフ時のリーク電流を小さく抑えることができた。

【００９７】（実施形態２）図２は本発明の実施形態２
による半導体装置及びその製造方法を説明するための図
であり、図２（ａ）〜図２（ｅ）は該製造方法の主要工
程における断面構造を示している。

【００９８】図において、２００は、本実施形態による
半導体装置であり、そのガラス基板２０１上には、絶縁
性の下地膜２０２を介してＰ型ＴＦＴ２００ａが形成さ
れている。このＴＦＴ２００ａは、アクティブマトリク
ス型液晶表示装置のドライバー回路や画素のスイッチン
グ素子として用いることができ、さらに、液晶表示装置
のみでなく、上述した薄膜集積回路にも利用できること
は言うまでもない。

【００９９】以下詳述すると、上記下地膜２０２上に
は、エネルギービーム照射による溶融固化過程で結晶化
したゲルマニウム膜またはゲルマニウムを含むケイ素膜
をシードとして結晶化させた結晶性ケイ素膜２０４ｉが
形成されている。この結晶性ケイ素膜２０４ｉは、ＴＦ
Ｔの活性領域となっており、チャネル領域２０９および
その両側のソース，ドレイン領域２１０、２１１から構
成されている。該結晶性ケイ素膜２０４ｉ上には、ゲー
ト絶縁膜２０６を介してチャネル領域２０９と対向する
ようゲート電極２０７が形成されている。そして、該Ｔ
ＦＴ２００ａの表面にはこれを覆うよう層間絶縁膜２１
３が形成されており、該層間絶縁膜２１３の、上記ＴＦ
Ｔのソース，ドレイン領域２１０、２１１に対応する位
置には、コンタクトホール２１３ａが形成されている。
そして、上記ソース，ドレイン領域２１０、２１１は、
上記コンタクトホール２１３ａを介してＴＦＴの電極配
線２１４、２１５に電気的に接続されている。

【０１００】次に製造方法について説明する。

【０１０１】まず、図２（ａ）に示すように、ガラス板
などからなる絶縁性基板２０１上に、例えばスパッタリ
ング法により、厚さ２００ｎｍ程度の酸化ケイ素からな
る下地膜２０２を形成する。

【０１０２】次に、プラズマＣＶＤ法により、ＳｉＨ₄
ガスを原料として、厚さ２０〜１００ｎｍ、例えば５０
ｎｍの真性（Ｉ）型ａ−Ｓｉ膜２０４を成膜し、引き続
いてプラズマＣＶＤ法により、ＧｅＨ₄ガスを原料とし
て、厚さ３０〜１００ｎｍ、例えば５０ｎｍの真性非晶
質ゲルマニウム（ａ−Ｇｅ）膜２０３を成膜する。な
お、このａ−Ｇｅ膜２０３に代えて、上記実施形態１で
示したようなシリコンゲルマニウム膜を形成することも
できる。ここでは、マルチェンバー型のプラズマＣＶＤ
装置を用いて、ａ−Ｓｉ膜２０４とａ−Ｇｅ膜２０３と
を大気中に曝すことなく連続して成膜した。

【０１０３】その後、図２（ａ）に示すように、基板上
方からレーザー光２０５を照射することにより、ａ−Ｇ
ｅ膜２０３を結晶化する。この時のレーザー光２０５と
しては、波長５００ｎｍ以下のレーザーであるＸｅＣｌ
エキシマレーザー（波長３０８ｎｍ、パルス幅４０ｎｓ
ｅｃ）を用いた。レーザー光の照射条件は、照射時に基
板を２００〜６００℃、例えば４００℃に加熱し、エネ
ルギー密度５０〜１５０ｍＪ／ｃｍ²、例えば１００ｍ
Ｊ／ｃｍ²で照射スポット１カ所に付き４ショット照射
するものとした。これにより、ａ−Ｓｉ膜２０４の上側
のａ−Ｇｅ膜２０３のみが溶融して固化する過程にて、
該ａ−Ｇｅ膜２０３は良好な結晶性を有するＧｅ膜２０
３ｃとなる。また、下層のａ−Ｓｉ膜２０４は溶融せ
ず、結晶化されずにそのまま非晶質状態が維持される。

【０１０４】そして、不活性雰囲気下で、かつ加熱温度
５５０℃で３０時間アニール処理を行って、上記ａ−Ｓ
ｉ膜２０４を結晶化させる。この際、ａ−Ｓｉ膜２０４
は、その上側の結晶性ゲルマニウム膜２０３ｃの良好な
結晶性を反映して結晶化され、図２（ｂ）に示すよう
に、高品質な結晶性ケイ素膜２０４ｃとなる。

【０１０５】次に、結晶性ゲルマニウム膜２０３ｃのみ
をエッチング除去する。ここでは、エッチャントとし
て、ＨＦ：Ｈ₂Ｏ₂：Ｈ₂Ｏの比が１：４：５である混合
液を用いて、室温で上記結晶性ゲルマニウム膜２０３ｃ
のエッチングを行った。このようなエッチャントを用い
ることにより、シリコンとゲルマニウムとのエッチング
選択比を十分に取ることができ、該ゲルマニウム膜２０
３ｃをその下側の結晶性ケイ素膜２０４ｃを大きくエッ
チングすることなく、選択エッチングすることができ
る。

【０１０６】その後、結晶性ケイ素膜２０４ｃの不要な
部分を除去し、図２（ｃ）に示すような素子間分離を行
って、後にＴＦＴの活性領域，つまりチャネル領域２０
９、ソース，ドレイン領域２１０，２１１となる島状の
結晶性ケイ素膜２０４ｉを形成する。

【０１０７】次に、図２（ｄ）に示すように、活性領域
となる結晶性ケイ素膜２０４ｉを覆うように厚さ２０〜
１５０ｎｍの酸化ケイ素膜をゲート絶縁膜２０６として
成膜する。ここでは、スパッタリング法を用いて１００
ｎｍの酸化ケイ素膜を成膜した。またスパッタリング処
理のターゲットとしては酸化ケイ素を用い、スパッタリ
ング時の基板温度は２００〜４００℃、例えば３５０℃
とし、スパッタリング処理における雰囲気は、酸素とア
ルゴンとの比率がアルゴン／酸素＝０〜０．５、例えば
０．１以下であるものとした。

【０１０８】続いて、スパッタリング法により、厚さ４
００ｎｍのアルミニウムを成膜し、これをパターニング
してゲート電極２０７を形成する。

【０１０９】その後、イオンドーピング法により、ゲー
ト電極２０７をマスクとして、活性領域に不純物（ホウ
素）を注入する。ここでは、ドーピングガスとしてはジ
ボラン（Ｂ₂Ｈ₆）を用い、加速電圧は４０〜８０ｋＶ、
例えば６５ｋＶ、ドーズ量は１×１０¹⁵〜８×１０¹⁵ｃ
ｍ^-2、例えば５×１０¹⁵ｃｍ^-2としている。これによ
り、不純物が注入された領域２１０と２１１は、後にＴ
ＦＴのソース，ドレイン領域となり、ゲート電極２０７
にマスクされて不純物が注入されない領域２０９は、後
にＴＦＴのチャネル領域となる。

【０１１０】次に、図２（ｄ）に示すように、レーザー
光２１２を全面に照射してアニールを行い、イオン注入
した不純物の活性化を行うと共に、上記不純物導入工程
で結晶性が劣化した部分の結晶性を回復させる。この時
のレーザー光２１２としては、ＫｒＦエキシマレーザー
（波長２４８ｎｍ、パルス幅２０ｎｓｅｃ）を用いた。
レーザー光の照射は、エネルギー密度１５０〜４００ｍ
Ｊ／ｃｍ²、好ましくは２００〜２５０ｍＪ／ｃｍ²の条
件で行った。このようにして形成されたＰ型不純物（ホ
ウ素）領域２１０及び２１１のシート抵抗は、５００〜
９００Ω／□であった。

【０１１１】続いて、図２（ｅ）に示すように、全面に
厚さ６００ｎｍ程度の酸化ケイ素膜を層間絶縁膜２１３
として形成する。この場合、上記ＴＥＯＳを原料とし
て、これと酸素とのプラズマＣＶＤ法での処理、または
該ＴＥＯＳとオゾンとの減圧ＣＶＤ法もしくは常圧ＣＶ
Ｄ法での処理を行えば、段差被覆性に優れた良好な層間
絶縁膜が得られる。

【０１１２】その後、層間絶縁膜２１３およびゲート絶
縁膜２０６にコンタクトホール２１３ａを形成して、金
属材料、例えば窒化チタンとアルミニウムの二層膜によ
り、ＴＦＴの電極配線２１４、２１５を形成する。

【０１１３】そして最後に、水素のプラズマ雰囲気下
で、処理温度３５０℃、処理時間３０分のアニールを行
って、図２（ｅ）に示すＴＦＴ２００ａを完成する。

【０１１４】このＴＦＴ２００ａを、画素電極のスイッ
チング素子として用いる場合には、電極２１４、２１５
の一方をＩＴＯ等の透明導電膜からなる画素電極に接続
し、他方の電極から信号を入力するようにする。また、
このＴＦＴを薄膜集積回路に用いる場合には、ゲート電
極２０７上にもコンタクトホールを形成し、必要とする
配線を施せばよい。

【０１１５】このようにして作製したＰ型ＴＦＴは、電
界効果移動度７０〜９０ｃｍ²／Ｖｓ、閾値電圧−３〜
−４Ｖという良好なオン特性を示した。また、該ＴＦＴ
では、オフ時のリーク電流を小さく抑えることができ
た。

【０１１６】（実施形態３）図３は本発明の実施形態３
による半導体装置及びその製造方法を説明するための図
であり、図３（ａ）〜図３（ｅ）は該製造方法の主要工
程における断面構造を示している。

【０１１７】図において、３００は、本実施形態による
半導体装置であり、そのガラス基板３０１上には、絶縁
性の下地膜１０２を介してＮ型ＴＦＴ３００ｎ及びＰ型
ＴＦＴ３００ｐとが形成されており、これらは、Ｎ型Ｍ
ＯＳとＰ型ＭＯＳとを相補型に構成したＣＭＯＳ構造の
回路をなしている。このＣＭＯＳ構造回路は、アクティ
ブマトリクス型液晶表示装置の周辺駆動回路や一般の薄
膜集積回路に用いることができる。

【０１１８】以下詳述すると、上記下地膜３０２には、
エネルギービーム照射による溶融固化過程で結晶化した
ゲルマニウム膜またはゲルマニウムを含むケイ素膜３０
３ｎ、３０３ｐと、それをシードとして結晶化させた結
晶性ケイ素膜３０４ｎ、３０４ｐとが形成されている。
上記Ｎ型ＴＦＴ３００ｎの活性領域である結晶性ケイ素
膜３０４ｎは、チャネル領域３０９ｎおよびソース，ド
レイン領域３１０ｎ，３１１ｎからなり、その上には、
ゲート絶縁膜３０６を介してチャネル領域３０９ｎと対
向するようゲート電極３０７ｎが形成されている。ま
た、上記Ｐ型ＴＦＴ３００ｐの活性領域である結晶性ケ
イ素膜３０４ｐは、チャネル領域３０９ｐおよびソー
ス，ドレイン領域３１０ｐ，３１１ｐからなり、その上
には、ゲート絶縁膜３０６を介してチャネル領域３０９
ｐと対向するようゲート電極３０７ｐが形成されてい
る。

【０１１９】そして、上記ＴＦＴ３００ｎ，３００ｐの
表面にはこれらを覆うよう層間絶縁膜３１３が形成され
ており、該層間絶縁膜３１３の上記各ＴＦＴのソース，
ドレイン領域に対応する位置には、コンタクトホール３
１３ａが形成されている。また、Ｎ型ＴＦＴ３００ｎの
ソース，ドレイン領域３１０ｎ，３１１ｎは、上記コン
タクトホール３１３ａを介して電極配線３１４，３１５
に電気的に接続され、Ｐ型ＴＦＴ３００ｐのソース，ド
レイン領域３１０ｐ，３１１ｐは、上記コンタクトホー
ル３１３ａを介して電極配線３１５，３１６に電気的に
接続され、これらのＮ型ＴＦＴ３００ｎ及びＰ型ＴＦＴ
３００ｐは、ＣＭＯＳ回路を構成している。

【０１２０】次に製造方法について説明する。

【０１２１】まず、図３（ａ）に示すように、ガラス板
などからなる透光性絶縁基板３０１上に、例えばスパッ
タリング法により、厚さ３００ｎｍ程度の酸化ケイ素か
らなる下地膜３０２を形成する。

【０１２２】次に、プラズマＣＶＤ法により、ＧｅＨ₄
ガスを原料として、厚さ１０〜５０ｎｍ、例えば３０ｎ
ｍの真性（Ｉ）型ａ−Ｇｅ膜３０３を成膜し、引き続い
てプラズマＣＶＤ法により、ＳｉＨ₄ガスを原料とし
て、厚さ３０〜１００ｎｍ、例えば５０ｎｍの真性ａ−
Ｓｉ膜３０４を成膜する。なお、上記ａ−Ｇｅ膜に代え
て、上記実施形態１のシリコンゲルマニウム膜を用いる
こともできる。ここでは、マルチェンバー型のプラズマ
ＣＶＤ装置を用いて、ａ−Ｇｅ膜３０３とａ−Ｓｉ膜３
０４とを大気中に曝すことなく連続して成膜した。

【０１２３】その後、図３（ａ）に示すように、基板下
方側、即ち基板裏面側からレーザー光３０５を照射する
ことにより、ａ−Ｇｅ膜３０３を結晶化する。この時の
レーザー光３０５としては、ガラス基板３０１に吸収さ
れないような波長域のものを選ぶ必要があり、ここでは
ＸｅＣｌエキシマレーザー（波長３０８ｎｍ、パルス幅
４０ｎｓｅｃ）を用いた。レーザー光の照射処理は、照
射時に基板を２００〜６００℃、例えば４００℃に加熱
し、エネルギー密度５０〜１５０ｍＪ／ｃｍ²、例えば
１００ｍＪ／ｃｍ²で照射スポット１カ所に付き４ショ
ット照射して行った。これにより、ａ−Ｓｉ膜３０４の
下側のａ−Ｇｅ膜３０３のみが溶融して固化する過程に
て、該ａ−Ｇｅ膜３０３が良好な結晶性を有するＧｅ膜
３０３ｃとなる。また、ａ−Ｇｅ膜３０３の上側のａ−
Ｓｉ膜３０４は溶融せず、結晶化されずにそのまま非晶
質状態が維持される。

【０１２４】次に、該不活性雰囲気下で、例えば加熱温
度５８０℃，処理時間１６時間のアニール処理を行うこ
とにより、上記ａ−Ｓｉ膜３０４を結晶化させる。この
際、ａ−Ｓｉ膜３０４は、その下層の結晶性ゲルマニウ
ム膜３０３ｃの良好な結晶性を反映して結晶化され、図
３（ｂ）に示すように、高品質な結晶性ケイ素膜３０４
ｃとなる。

【０１２５】次に、結晶性ゲルマニウム膜３０３ｃおよ
び結晶性ケイ素膜３０４ｃの不要な部分を除去し、図３
（ｃ）に示すような素子間分離を行って、後にＴＦＴの
活性領域，つまりチャネル領域３０９ｎ，３０９ｐ、及
びソース，ドレイン領域３１０ｎ，３１１ｎ，３１０
ｐ，３１１ｐとなる島状の結晶性ケイ素膜３０４ｎ，３
０４ｐを形成する。このとき、各島状の結晶性ケイ素膜
３０４ｎ及び３０４ｐの下側には、これらの同一パター
ンの結晶性ゲルマニウム膜３０３ｎ及び３０３ｐが残
る。

【０１２６】続いて、図３（ｄ）に示すように、Ｎ型Ｔ
ＦＴの活性領域となる結晶性ケイ素膜３０４ｎおよびＰ
型ＴＦＴの活性領域となる結晶性ケイ素膜３０４ｐを覆
うように厚さ１００ｎｍの酸化ケイ素膜をゲート絶縁膜
３０６として成膜する。ここでは、原料であるＴＥＯＳ
を、これと酸素とをＲＦプラズマＣＶＤ法により処理し
て、基板温度３５０℃で分解・堆積することにより酸化
ケイ素膜３０６を成膜した。

【０１２７】その後、スパッタリング法により、厚さ４
００〜８００ｎｍ、例えば５００ｎｍのアルミニウム
（０．１〜２％のシリコンを含む）を成膜し、これをパ
ターニングしてゲート電極３０７ｎ、３０７ｐを形成す
る。

【０１２８】次に、イオンドーピング法により、ゲート
電極３０７ｎ、３０７ｐをマスクとして、活性領域に不
純物（リンおよびホウ素）を注入する。ドーピングガス
としてはフォスフィン（ＰＨ₃）およびジボラン（Ｂ₂Ｈ
₆）を用い、前者の場合は加速電圧を６０〜９０ｋＶ、
例えば８０ｋＶとし、後者の場合は加速電圧を４０〜８
０ｋＶ、例えば６５ｋＶとし、ドーズ量は１×１０¹⁵〜
８×１０¹⁵ｃｍ^-2、例えばリンについては２×１０¹⁵ｃ
ｍ^-2、ホウ素については５×１０¹⁵ｃｍ^-2とする。これ
により、ゲート電極３０７ｎ、３０７ｐにマスクされて
不純物が注入されない領域３０９ｎ、３０９ｐは、後に
Ｎ型ＴＦＴおよびＰ型ＴＦＴのチャネル領域となる。ま
た、ドーピングに際しては、ドーピングが不要な領域を
フォトレジストで覆うことにより、各々の元素を選択的
にドーピングする。これにより、Ｎ型ＴＦＴ３００ｎの
ソース，ドレイン領域としてのＮ型不純物領域３１０
ｎ、３１１ｎと、Ｐ型ＴＦＴ３００ｐのソース，ドレイ
ン領域としてのＰ型不純物領域３１０ｐ、３１１ｐとが
形成され、Ｎチャネル型ＴＦＴ３００ｎおよびＰチャネ
ル型ＴＦＴ３００ｐを形成することができる。

【０１２９】続いて、図３（ｄ）に示すように、レーザ
ー光３１２を照射してアニールを行い、イオン注入した
不純物の活性化を行うと共に、上記不純物導入工程で結
晶性が劣化した部分の結晶性を回復させる。この時のレ
ーザー光３１２としては、ＸｅＣｌエキシマレーザー
（波長３０８ｎｍ、パルス幅４０ｎｓｅｃ）を用いた。
該レーザー光は、エネルギー密度２５０ｍＪ／ｃｍ²で
照射スポット１カ所に付き２０ショットでもって照射し
た。

【０１３０】その後、図３（ｅ）に示すように、プラズ
マＣＶＤ法により厚さ６００ｎｍ程度の酸化ケイ素膜を
層間絶縁膜３１３として形成する。

【０１３１】次に、層間絶縁膜３１３およびゲート絶縁
膜３０６にコンタクトホール３１３ａを形成して、金属
材料、例えば窒化チタンとアルミニウムの二層膜によ
り、各ＴＦＴの電極配線３１４、３１５、３１６を形成
する。

【０１３２】そして最後に、１気圧の水素雰囲気下で、
処理温度３５０℃、処理時間３０分のアニールを行っ
て、図３（ｅ）に示すＣＭＯＳ回路を構成するＴＦＴ３
００ｎ，３００ｐを完成する。

【０１３３】このようにして作製したＣＭＯＳ回路にお
いて、それぞれのＴＦＴの電界効果移動度は、Ｎ型ＴＦ
Ｔでは１３０〜１８０ｃｍ²／Ｖｓ、Ｐ型ＴＦＴでは８
０〜１１０ｃｍ²／Ｖｓと高く、閾値電圧はＮ型ＴＦＴ
では１〜２Ｖ、Ｐ型ＴＦＴでは−２〜−３Ｖと非常に良
好な特性を示した。また、上記各ＴＦＴでは、オフ時の
リーク電流を小さく抑えることができた。

【０１３４】以上、本発明の実施形態について具体的に
説明したが、本発明はこれらの構成に限定されるもので
はなく、本発明の技術思想に基づいて各種の変形が可能
である。

【０１３５】例えば、パルスレーザーであるエキシマレ
ーザー照射によりゲルマニウム膜またはゲルマニウムを
含むケイ素膜を結晶化する方法について説明したが、他
の種類のレーザー、例えば連続発振レーザーであるＡｒ
レーザー等を用いても同様の処理を行うことができる。
また、レーザーの代わりに、赤外光、フラッシュランプ
等を使用して短時間に１０００〜１２００℃（シリコン
モニターの温度）まで上昇させて試料を加熱するいわゆ
るＲＴＡ（ラピッド・サーマル・アニール、またはＲＴ
Ｐ（ラピッド・サーマル・プロセス）とも称する。）等
のレーザー光と同等の強光を用いてもよい。

【０１３６】また、液晶表示用のアクティブマトリクス
基板以外に本発明を適用することもできる。例えば、密
着型イメージセンサー、ドライバー内蔵型サーマルヘッ
ド、有機系ＥＬ（エレクトロルミネッセンス）素子等な
どを発光素子としたドライバー内蔵型の光書き込み素子
や表示素子、三次元ＩＣなどが考えられる。

【０１３７】本発明を適用することによりこれらの素子
の高速化、高解像度化等の高性能化を実現することがで
きる。

【０１３８】さらに本発明は、上述の実施の形態で説明
したＭＯＳ型トランジスタに限らず、結晶性半導体を素
子材料としたバイポーラトランジスタや静電誘導トラン
ジスタをはじめとして、それらの半導体プロセス全般に
幅広く応用することができる。

【０１３９】

【発明の効果】以上のように、本発明によれば、良好な
結晶性を有するケイ素膜が得られ、その結果、高移動度
を有する高性能半導体装置が簡便な製造プロセスにて製
造可能となる。

【０１４０】特に、液晶表示装置においては、周辺駆動
回路部を構成するＴＦＴに要求される高性能化および高
集積化を満足した、同一基板上にアクティブマトリクス
部と周辺駆動回路部とをモノリシックに搭載したドライ
バモノリシック型アクティブマトリクス基板を実現する
ことができ、モジュールのコンパクト化、高性能化およ
び低コスト化を図ることができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１による半導体装置及びそ
の製造方法を説明するための断面図であり、図１（ａ）
〜図１（ｅ）は、ＴＦＴを搭載した半導体装置の製造方
法の主要工程における断面構造を示す図である。

【図２】本発明の実施の形態２による半導体装置及びそ
の製造方法を説明するための断面図であり、図２（ａ）
〜図２（ｅ）は、ＴＦＴを搭載した半導体装置の製造方
法の主要工程における断面構造を示す図である。

【図３】本発明の実施の形態３による半導体装置及びそ
の製造方法を説明するための断面図であり、図３（ａ）
〜図３（ｅ）は、ＣＭＯＳ構成のＰ型ＴＦＴ及びＮ型Ｔ
ＦＴを搭載した半導体装置の製造方法の主要工程におけ
る断面構造を示す図である。

【図４】ゲルマニウムを含むケイ素膜の融点とゲルマニ
ウム分率Ｘとの関係をグラフで示す図である。

【符号の説明】

１００，２００，３００半導体装置１００ａ，３００ｎＮ型ＴＦＴ１０１、２０１、３０１絶縁性基板１０２、２０２、３０２下地膜１０３シリコンゲルマニウム膜１０３ｃ結晶性シリコンゲルマニウム膜１０４、２０４、３０４非晶質ケイ素膜１０４ｃ、２０４ｃ、３０４ｃ結晶性ケイ素膜１０４ｉ、２０４ｉ、３０４ｎ、３０４ｐ活性領域１０５、２０５、３０５、１１２、２１２、３１２レ
ーザー光１０６、２０６、３０６ゲート絶縁膜１０７、２０７、３０７ｎ、３０７ｐゲート電極１０８陽極酸化層１０９、２０９、３０９ｎ、３０９ｐチャネル領域１１０、２１０、３１０ｎ、３１０ｐソース領域１１１、２１１、３１１ｎ、３１１ｐドレイン領域１１３、２１３、３１３層間絶縁膜１１３ａ、２１３ａ、３１３ａコンタクトホール１１４、１１５、２１４、２１５、３１４、３１５、３
１６電極配線２００ａ，３００ｐＰ型ＴＦＴ２０３、３０３ゲルマニウム膜２０３ｃ、３０３ｃ、３０３ｎ、３０３ｐ結晶性ゲル
マニウム膜

Claims

(57)【特許請求の範囲】

【請求項１】絶縁性表面を有する基板上に非晶質ケイ
素膜を形成する工程と、該非晶質ケイ素膜上に、ゲルマニウム膜、またはゲルマ
ニウムを含むケイ素膜を形成する工程と、該ゲルマニウム膜またはゲルマニウムを含むケイ素膜に
エネルギービームを照射して、該膜をその溶融固化過程
にて結晶化する工程と、加熱処理を施すことにより、結晶化されたゲルマニウム
膜またはゲルマニウムを含むケイ素膜をシードとして、
該非晶質シリコン膜を結晶成長させて結晶性ケイ素膜と
する工程と、該結晶性ケイ素膜を用いて半導体装置の活性領域を形成
する工程と、を含む半導体装置の製造方法。
【請求項２】絶縁性表面を有する透光性基板上に、ゲ
ルマニウム膜、またはゲルマニウムを含むケイ素膜を形
成する工程と、該ゲルマニウム膜、またはゲルマニウムを含むケイ素膜
上に、非晶質ケイ素膜を形成する工程と、基板裏面側からエネルギービームを照射して、該ゲルマ
ニウム膜またはゲルマニウムを含むケイ素膜をその溶融
固化過程にて結晶化する工程と、加熱処理を施すことにより、結晶化されたゲルマニウム
膜またはゲルマニウムを含むケイ素膜をシードとして、
該非晶質シリコン膜を結晶成長させて結晶性ケイ素膜と
する工程と、該結晶性ケイ素膜を用いて半導体装置の活性領域を形成
する工程と、を含む半導体装置の製造方法。
【請求項３】請求項１または２に記載の半導体装置の
製造方法において、前記ゲルマニウム膜またはゲルマニウムを含むケイ素膜
と、前記非晶質ケイ素膜とを、大気に曝すことなく連続
的に成膜する半導体装置の製造方法。
【請求項４】請求項１または２に記載の半導体装置の
製造方法において、前記エネルギービームを、前記ゲルマニウム膜またはゲ
ルマニウムを含むケイ素膜が溶融し、かつ、該ゲルマニ
ウム膜またはゲルマニウムを含むケイ素膜に接する前記
非晶質ケイ素膜が溶融しない範囲のエネルギーで照射す
る半導体装置の製造方法。
【請求項５】前記ゲルマニウム膜またはゲルマニウム
を含むケイ素膜の溶融固化による結晶化を、前記基板を
加熱した状態で行う請求項１または２に記載の半導体装
置の製造方法。
【請求項６】前記基板の加熱を、２００℃〜６００℃
の温度範囲で行う請求項５に記載の半導体装置の製造方
法。
【請求項７】前記非晶質ケイ素膜を結晶成長させるた
めの加熱処理を、５５０℃〜６００℃の温度範囲で行う
請求項１または２に記載の半導体装置の製造方法。
【請求項８】前記エネルギービームとして、波長５０
０ｎｍ以下のレーザー光を用いる請求項１または２に記
載の半導体装置の製造方法。