JP4267266B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4267266B2
JP4267266B2 JP2002199191A JP2002199191A JP4267266B2 JP 4267266 B2 JP4267266 B2 JP 4267266B2 JP 2002199191 A JP2002199191 A JP 2002199191A JP 2002199191 A JP2002199191 A JP 2002199191A JP 4267266 B2 JP4267266 B2 JP 4267266B2
Authority
JP
Japan
Prior art keywords
semiconductor film
film
crystalline semiconductor
semiconductor layer
crystalline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002199191A
Other languages
English (en)
Other versions
JP2003115457A5 (ja
JP2003115457A (ja
Inventor
舜平 山崎
亨 三津木
健司 笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2002199191A priority Critical patent/JP4267266B2/ja
Publication of JP2003115457A publication Critical patent/JP2003115457A/ja
Publication of JP2003115457A5 publication Critical patent/JP2003115457A5/ja
Application granted granted Critical
Publication of JP4267266B2 publication Critical patent/JP4267266B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、結晶構造を有する半導体膜とそれを用いた半導体装置及びそれら作製方法に係り、特に結晶性が優れ、結晶の配向が単一方向に揃った半導体膜とそれを用いた半導体装置及びそれら作製方法に関する。
【０００２】
【従来の技術】
ガラスなどの絶縁基板上に形成した非晶質シリコン膜を結晶化させる方法として、レーザーアニール方法と呼ばれる技術が開発されている。レーザーアニール方法は、１００〜５００mJ/cm2程度のエネルギーを有するレーザー光を非晶質シリコン膜に照射することで結晶化を実現している。
【０００３】
非晶質シリコンを結晶化するためには、通常６００℃以上に加熱する必要があるが、レーザーアニール方法は基板をほぼ室温に保ったままで、非晶質シリコン膜の結晶化が可能であるという極めて優れた特徴を有している。レーザーにはエキシマレーザーやＹＡＧレーザーに代表される固体レーザーが用いられるが、いずれにしてもビームサイズが限定されるため、大面積基板を処理するためには、ビームを走査して繋ぎ合わせて照射する必要がある。よって繋ぎ合わせ部分で結晶性が変化して、一様な結晶が得られないという欠点が指摘されている。また、レーザーアニールによる場合には、レーザー発振器の出力の不安定さのために、やはり均質な結晶を得ることが困難である。このような結晶の品質のばらつきは薄膜トランジスタ（以下、ＴＦＴと記す）の特性ばらつきの原因となっている。
【０００４】
一方、特開平７−２３１１００号公報、特開平７−１３０６５２号公報、特開平８−７８３２９号公報などには非晶質シリコン膜の結晶化を助長する触媒元素を用い、４５０℃〜６５０℃に温度で加熱処理を行って非晶質シリコン膜の一部又は全部を結晶化させ、さらに上記加熱温度よりも高い温度で加熱して大粒径の結晶質シリコン膜を得る技術が開示されている。
【０００５】
【発明が解決しようとする課題】
高品質の結晶質シリコン膜を得るためには、結晶粒を大きくすることの他に、結晶方位を揃えることが重要である。しかしながら、レーザーアニール法では非晶質シリコン膜と基板との界面に自然に発生する結晶核が基になり結晶化が進むと考えられている。この方法で結晶化されたシリコン膜は、Ｘ線回折でその結晶構造を解析すると、通常は（１１１）、（２２０）、（３１１）などの回折ピークが観測され、いろいろな方位をもって集合した多結晶体であることが確認されている。多結晶体における個々の結晶粒は任意な結晶面が析出してしまうが、下地にある酸化シリコンとの界面エネルギーが最小となる（１１１）面の結晶が析出する確率的に最も多くなっている。
【０００６】
また、シリコンの結晶化を助長する触媒元素を非晶質シリコン膜に導入して結晶化を行う場合には、自然核が発生するより低い温度で導入した元素のシリサイド化物が形成され、当該シリサイドを基にした結晶成長が起こっている。例えば、形成されるＮｉＳｉ2は特定の配向性を持たないが、非晶質半導体膜の厚さを２００nm以下とすると、基板表面に対し平行な方向しかほとんど成長することが許されなくなる。この場合、ＮｉＳｉ2と結晶シリコンの（１１１）面とが接する界面エネルギーが最も小さいので、結晶質シリコン膜の表面と平行な面は（１１０）面となり、この格子面が優先的に配向する。結晶成長方向が基板表面に対し平行な方向に、柱状の結晶が成長する場合には、その柱状結晶を軸とした回転方向には自由度が存在し、必ずしも（１１０）面が配向するとは限らないため、その他の格子面も析出して全体として見れば（１１０）面に配向する割合はやはり２０％に満たない。
【０００７】
配向率が低い場合、異なる方位の結晶がぶつかる結晶粒界で、格子の連続性を保持することが殆ど不可能となり、不対結合手が多く形成されることが容易に推定される。粒界にできる不対結合手は再結合中心又は捕獲中心となり、キャリア（電子・ホール）の輸送特性を低下させている。その結果、キャリアが再結合で消滅したり欠陥にトラップされたりするため、このような結晶質半導体膜を用いても高い移動度を期待することができないという問題がある。
【０００８】
結晶の配向率を高めるために、シリコン膜にゲルマニウムを適量添加して結晶化を行う技術が特開２０００−１１４１７２号公報に開示されている。同公報によれば、複数の結晶粒が集合して形成された半導体膜でありながら、個々の結晶粒の面方位が揃っているような結晶性を示す実質的に単結晶と見なせる半導体膜が得られることが示されている。しかし、それを得るためには、ゲルマニウムの添加の他に、９００〜１２００℃の熱処理を必要としている。
【０００９】
このように、９００℃を越える高温で熱処理をすることで結晶の品質を向上させることも可能であるが、耐熱性の低いガラス基板上に形成した結晶質シリコン膜に対してそのような熱処理を行うことはできない。また、ゲルマニウムを添加して配向率を高めたとしても、ゲルマニウムは水素との結合エネルギーが小さく水素化が容易でないという問題もある。即ち、水素化処理によってゲルマニウムに起因するダングリングボンドを補償出来ないことになる。
【００１０】
上記問題点に鑑み、本発明は、ガラスなどの耐熱性の低い材料を基板として用いながらも、非晶質半導体膜を結晶化して得られる結晶質半導体膜の配向率を高め、単結晶に匹敵する高品質の結晶質半導体膜を用いた半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記問題点を解決するために本発明は、第１元素と第２元素を含む結晶の配向性の高い第１結晶質半導体膜を形成し、その結晶方位に依存して配向率の高い第１元素から成る第２結晶質半導体膜を形成するものである。前記第２元素は配向率を向上させるために用いるものであり、高品質の結晶質半導体膜及びそれを用いる半導体装置を得るためには、本来第１元素のみの結晶質半導体膜で良い。このことから本発明は以下の構成を有している。
【００１２】
本発明は、絶縁表面を有する基板上に形成した第１非晶質半導体膜を結晶化した後、その上に第２非晶質半導体膜を堆積し結晶化させる。第２非晶質半導体膜は、下地に形成されている第１結晶質半導体膜の結晶に依存してエピタキシャル的に結晶化させる。
【００１３】
従って、第１結晶質半導体膜の結晶性は重要な特性パラメータとなる。第１結晶質半導体膜の配向性を高める手段としては、シリコンに対し０．１乃至１０原子％の割合でゲルマニウムを含ませた非晶質半導体膜を適用することと、当該非晶質半導体膜の結晶化を促進する作用のある触媒元素を適用する。
【００１４】
結晶化を助長する元素（触媒元素）としてはＦｅ、Ｃｏ、Ｎｉ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種又は複数種を用いる。また、非晶質半導体膜の厚さは１０nm乃至２００nmで形成する。非晶質シリコン膜に当該金属元素を添加して加熱処理を施すことにより、シリコンと当該金属元素との化合物（シリサイド化物）を形成し、それが拡散することにより結晶化が進行する。非晶質シリコン膜に添加したゲルマニウムはこの化合物と反応せず、その周囲に存在することにより局所的な歪みを生じさせる。この歪みは核生成の臨界半径を大きくする方向に作用して、核生成密度を低減させると共に、結晶の配向を制限する効力を持つ。
【００１５】
このような作用を発現させるのに必要なゲルマニウムの濃度は、実験の結果シリコンに対し、０．１原子％以上１０原子％以下、好ましくは１原子％以上５原子％以下とすれば良いことが分かっている。ゲルマニウムの濃度がこの上限値以上になるとシリコンとゲルマニウムの合金材料として発生する自然核（添加する金属元素との化合物によらず発生する核）の発生が顕著となり、得られる多結晶半導体膜の配向比率を高めることができない。また、下限値以下であると十分な歪を発生させることができず、やはり配向比率を高めることができない。
【００１６】
ゲルマニウムが添加された非晶質シリコン膜は、間欠放電又はパルス放電を用いたプラズマＣＶＤ法により形成する。間欠放電又はパルス放電は、発振周波数１〜１２０MHz、好ましくは１３．５６〜６０MHzの高周波電力を、繰り返し周波数１０Hz〜１０kHzに変調してカソードに供給することにより形成する。繰り返し周波数の１周期において高周波電力が印加される時間の割合をデューティ比とすると、その値は１〜５０％とする。
【００１７】
このような間欠放電又はパルス放電は、非晶質半導体膜の堆積過程におけるラジカル種（ここでは、電気的に中性であり、化学的に活性な原子又は分子を指していう）を選択して、比較的長寿命のラジカル種による膜の成長を行うことができる。例えば、ＳｉＨ4を放電空間中で分解するとき様々なラジカル種やイオン種が生成される。ラジカル種は生成と消滅反応を繰り返すが、定常的に持続する放電は、ラジカル種の存在比率が一定の割合に保たれている。しかし、間欠放電又はパルス放電のように放電がオフになる時間が存在する場合には、ラジカル種やイオン種の寿命時間の違いにより、長寿命のラジカル種のみが被膜の堆積表面に供給され成膜に寄与することになる。
【００１８】
長寿命ラジカルを選択する理由は、膜の成長表面を不活性化するためであり、ゲルマニウムを非晶質シリコン膜中に分散させて含ませるのに適している。ゲルマニウムのソースであるＧｅＨ4はＳｉＨ4に比べ分解エネルギーが小さいので、同じ供給電力で分解すると原子状ゲルマニウムが生成され、気相反応又は表面反応によりゲルマニウムクラスターが生成される。前述の結晶成長モデルによればゲルマニウムは分散していた方が良いので、クラスターの発生しない間欠放電が良いことになる。
【００１９】
非晶質半導体膜を結晶化すると原子の再配列により、膜の体積は減少する。その結果、基板上に形成される多結晶半導体膜は引っ張り応力が内在することになる。しかし、シリコンに原子半径の大きいゲルマニウムを０．１原子％以上１０原子％以下、好ましくは１原子％以上５原子％以下の範囲で含有させることにより、結晶化に伴う体積収縮は抑制され、発生する内部応力を小さくすることができる。この場合、被膜全体に渡って均質な効果を得るためには、ゲルマニウムが分散した状態で存在するのが好ましい。
【００２０】
しかしながら、ゲルマニウムはシリコンと比較して原子半径が大きく、シリコンの中にあってはむしろ結晶を歪ませる要因となる。また、ゲルマニウムは水素化による欠陥の補償が困難であるので、結晶化後は極力その濃度を低減させておくことが望ましい。具体的には、シリコンとゲルマニウムを含む半導体が溶融−固化する際にゲルマニウムが偏析する現象を利用する。当該半導体膜はレーザー光の照射により容易に溶融−固化させることができる。ゲルマニウムが偏析した高濃度ゲルマニウム領域は、化学エッチングや化学的機械研磨により除去して第１結晶質半導体膜を薄片化すれば良い。第１結晶質半導体膜の表面は、フッ酸を含有する水溶液で処理して清浄な表面を形成した後、第２非晶質半導体膜を堆積することが望ましい。しかし、表面には吸着した酸素、炭素、窒素などの大気成分の元素が若干残っていても良い。
【００２１】
こうして、配向率の高い第１結晶質半導体膜上に第２非晶質半導体膜を形成し、ファーネスアニール又はＲＴＡ（瞬間熱アニール）などの加熱処理又はレーザー光の照射により結晶化させる。結晶は下地の結晶方位に従って同じ面方位に成長させることができる。
【００２２】
以上の如く、本発明に係る半導体装置の作製方法は、シリコンに対し、０．１乃至１０原子％の割合でゲルマニウムを含む第１非晶質半導体膜を形成し、第１非晶質半導体膜に結晶化の触媒作用を有する元素を添加した後、不活性気体中にて加熱処理による第１結晶化処理と、酸化雰囲気中でレーザー光の照射による第２結晶化処理を行って第１結晶質半導体膜を形成し、第１結晶質半導体膜を表面から所定の厚さ除去し、その後、第１結晶質半導体膜上に、シリコンを主成分とする第２非晶質半導体膜を形成し、不活性気体中で第２非晶質半導体膜を結晶化して、第２結晶質半導体膜を形成するものである。
【００２３】
また他の構成は、シリコンに対し、０．１乃至１０原子％の割合でゲルマニウムを含む第１非晶質半導体膜を形成し、第１非晶質半導体膜に結晶化の触媒作用を有する元素を添加した後、不活性気体中にて加熱処理による第１結晶化処理と、酸化雰囲気中でレーザー光の照射による第２結晶化処理を行って第１結晶質半導体膜を形成し、第１結晶質半導体膜を表面から所定の厚さ除去し、第１結晶化処理と第２結晶化処理とエッチング処理とを順次複数回繰り返した後、第１結晶質半導体膜上に、シリコンを主成分とする第２非晶質半導体膜を形成し、不活性気体中で第２非晶質半導体膜を結晶化して、第２結晶質半導体膜を形成するものである。
【００２４】
第１結晶質半導体膜を所定の厚さ除去する手段としては、ウエットエッチング又はドライエッチング、及び化学的機械研磨を適用することができる。ウエットエッチングで行う場合にはＨＮＯ3、ＨＦ、ＣＨ3ＣＯＯＨ、Ｂｒ2を含むエッチング液、又はＨＮＯ3、ＨＦ、ＣＨ3ＣＯＯＨ、Ｉ2を含むエッチング液で行うことができる。
【００２５】
また、第１非晶質半導体膜の結晶化の際に用いた触媒元素はゲッタリングにより除去する。上記第２の結晶化処理の後、ゲッタリング処理を行うか、或いは第２結晶質半導体膜を形成した後行えば良い。
【００２６】
こうして得られる結晶質半導体層は、シリコンとゲルマニウムを含有する第１結晶質半導体膜に密接して、シリコンを主成分とする第２結晶質半導体膜が設けられ、第１結晶質半導体膜は｛１０１｝面の配向率が３０％以上であり、第２結晶質半導体膜は｛１０１｝面の配向率が２０％以上である。また、第１結晶質半導体膜は、１×１０20/cm3以下の濃度でゲルマニウムを含有し、第２結晶質半導体膜は、１×１０19/cm3以下の濃度でゲルマニウムを含有している。また、第１結晶質半導体膜と第２結晶質半導体膜との結晶方位は６０％以上の割合で一致している結晶質半導体層が提供される。
【００２７】
また本発明は、基板上に配向率の高い第１結晶質半導体膜を形成し、その上に第２半導体層として非晶質シリコン膜を形成し、結晶化のためのレーザー光照射処理を施すことにより、第１結晶質半導体層の高い配向率の影響を受け、高い配向率を有する半導体層を得る。特に、好適には第１半導体層として、シリコンゲルマニウム（Ｓｉ1-xＧｅx）膜を用いる。
【００２８】
同一の面方位の配向性が高いＳｉ1-xＧｅx膜は、プラズマＣＶＤ法により形成されたＳｉ1-xＧｅx（ｘ＝０．００１〜０．０５）膜に触媒元素を添加して加熱処理をすることにより得る。触媒元素を添加して加熱処理をすることにより得られた第１結晶質半導体層（結晶質Ｓｉ1-xＧｅx膜）は｛１１０｝面の配向性が高い。
【００２９】
第１結晶質半導体層上に第２半導体層として、非晶質シリコン膜を形成し、レーザー光を照射する。この時、第１結晶質半導体層の配向性が第２半導体層（非晶質シリコン）の結晶配向性に影響して、｛１１０｝面の配向性が高い結晶質シリコン膜を得ることができる。第１結晶質半導体層を第２半導体層の結晶化工程における種（核）とすることにより、配向率の高い良好な結晶質半導体層を形成することができる。
【００３０】
第１結晶質半導体層を形成する際に用いた触媒元素が、半導体層中に残留することで、この半導体層を用いて作製されたＴＦＴの特性に悪影響を及ぼす可能性があるため、半導体層から触媒元素を移動させるための処理を行う。第２半導体層上に、ゲッタリング領域を形成する。なお、ゲッタリング領域を形成する前に、第２半導体層上にバリア層として、オゾン含有水溶液で処理して形成されるケミカルオキサイド膜を用いればよい。このバリア層の上にゲッタリング領域として、スパッタ法またはプラズマＣＶＤ法を用いて、半導体層を形成する。なお、ゲッタリング領域は、後にエッチングにより除去するため、結晶質半導体層との選択比の高い非晶質シリコン膜等密度の低い膜を用いることが好ましい。ゲッタリング領域に希ガス元素を添加する。希ガス元素としてはＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種を用いればよい。なお、ゲッタリング領域の半導体層を形成する際に、半導体層中にこれらの希ガス元素を取り込ませると、それによりゲッタリング領域を形成することができる。
【００３１】
触媒元素をゲッタリングに移動させるための加熱処理を行う。加熱処理は、光源の輻射熱を用いて加熱を行う方法、加熱した不活性気体により加熱を行う方法、電熱炉を用いて加熱を行う方法のどれを選択しても良い。このようなゲッタリングのための加熱処理を行うことにより、ゲッタリング領域に触媒元素が移動され、半導体層に残留する触媒元素の濃度を１×１０17/cm3以下に低減することができる。ゲッタリング工程が終了したら、ゲッタリング領域を除去する。
【００３２】
このように、配向率の高い第１結晶質半導体層を形成し、その上に第２半導体層を形成して結晶化のためにレーザー光を照射することにより、第１結晶質半導体層の配向性の影響を受け、第２半導体層も配向率の高い結晶質半導体層とすることができる。
【００３３】
【発明の実施の形態】
（実施形態１）
本発明で得られる｛１０１｝面の配向率が高い結晶質半導体層は、シリコンを主成分とする複数の半導体膜から成ることを特徴としている。このような結晶質半導体層の典型的な一実施形態は、シリコンを主成分とし、ゲルマニウムを含む第１結晶質半導体膜と、シリコンを主成分とする第２結晶質半導体膜とから成っている。第１結晶質半導体膜は、第１非晶質半導体膜を絶縁表面上に形成し、その後結晶化を助長する触媒元素を添加して結晶化させることにより形成するものである。第２結晶質半導体膜は、第１結晶質半導体膜上に第２非晶質半導体膜を形成し、その後加熱処理又はレーザー光の照射により、エピタキシャル的に結晶成長させるものである。
【００３４】
図１は本発明の結晶質半導体層の構成を説明する図である。基板１０１上にはブロッキング層１０２が形成される。その上に第１結晶質半導体膜１０３と第２結晶質半導体膜１０４が積層形成され、それが一体となって結晶質半導体層を構成している。第１及び第２結晶質半導体膜は、複数の結晶粒が集合した多結晶体である。しかしながら、それぞれの結晶粒は｛１０１｝面の方位に３０％以上、好ましくは８０％以上の割合で揃っている。また、第１結晶質半導体膜の結晶粒の面方位に依存して第２結晶質半導体膜の面方位も同じ方向に揃っていて、その確率は６０％以上である。即ち、第１結晶質半導体膜の結晶上に第２結晶質半導体膜の結晶がエピタキシャル的に成長している。図１では、個々の結晶粒をハッチングを異ならせて区別し、ハッチングの違いとして示し、第１結晶質半導体膜の結晶粒と第２結晶質半導体膜の結晶粒が同じ方位をもって成長している様子を模式的に示している。
【００３５】
このような結晶質半導体層を形成するための基板は、アルミナホウケイ酸ガラスやバリウムホウケイ酸ガラスなどのガラス基板を適用する。その他にも石英や、シリコン、ゲルマニウム、ガリウム・砒素などの半導体基板の表面に絶縁膜を形成したものを基板とすることも可能である。
【００３６】
上記ガラス基板を用いる場合には、半導体膜とガラス基板との間に窒化シリコン、酸化シリコン、又は酸化窒化シリコンなどでブロッキング層を形成する。こうして、ガラス基板中に含まれるアルカリ金属元素などの不純物元素が半導体膜中に拡散することを防ぐ。ブロッキング層の好適な一例は、プラズマＣＶＤ法で形成されるＳｉＨ4、Ｎ2Ｏ、ＮＨ3を反応ガスとして用いた酸化窒化シリコン膜であり、又はＳｉＨ4、ＮＨ3、Ｎ2を反応ガスとして用いた窒化シリコン膜である。ブロッキング層は２０〜２００nmの厚さで形成する。
【００３７】
ブロッキング層の表面に形成する第１非晶質半導体膜は、シリコンに０．１〜１０原子％、好ましくは１〜５原子％のゲルマニウムを添加したものである。ゲルマニウムの含有量は、代表的な反応ガスとして用いられるＳｉＨ4とＧｅＨ4の混合比により調節することができる。その他にも適用される反応ガスはＳｉ2Ｈ6、ＳｉＦ4、ＧｅＦ4などがあり、適宜組み合わせて使うことができる。第１非晶質半導体中に含まれる窒素及び炭素の濃度は５×１０18/cm3未満、酸素の濃度は１×１０18/cm3未満とし、非晶質半導体膜の結晶化の過程において、また作製される結晶質半導体膜の電気的特性に悪影響が出ないようにする。
【００３８】
第１非晶質半導体膜の形成は、プラズマＣＶＤ法、減圧ＣＶＤ法、スパッタ法などの各種成膜方法を適用することができる。代用的な成膜法としてプラズマＣＶＤ法を適用する場合にはＳｉＨ4とＧｅＨ4とから成る反応ガス、或いはＳｉＨ4と、Ｈ2で希釈したＧｅＨ4から成る反応ガスを反応室に導入し、１〜２００MHzの高周波放電を１０Hz〜１００kHzの繰り返し周波数で変調した間欠放電により成膜することが好ましい。間欠放電とすることにより、ラジカルを主体とした成長により均質な被膜を形成することができる。堆積する非晶質半導体膜の厚さは２０〜１００nmとする。
【００３９】
減圧ＣＶＤ法を用いる場合にも同様な反応ガスを適用することが可能であり、好ましくはＨｅで反応ガスを希釈して、４００〜５００℃の温度で基板上に非晶質半導体膜を堆積する。いずれにしても、本発明で用いる上記ガスは、堆積される非晶質半導体膜に取り込まれる酸素、窒素、炭素などの不純物元素の濃度を低減するために高純度に精製されたものを用いる。
【００４０】
結晶化に際しては、第１非晶質半導体膜の表面に、該非晶質半導体膜の結晶化を助長する元素（触媒元素）を導入する。当該元素としてはＦｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種又は複数種の元素を用いる。これらの元素は、本明細書に記載する何れの発明においても非晶質半導体膜の結晶化を助長する元素として使用することができる。上記いずれの元素を用いても同様の効果を得ることができるが、代表的にはＮｉを用いる。
【００４１】
当該元素を導入する箇所は、第２非晶質半導体膜の全面、又は第１非晶質半導体膜の全面とする。或いは第２非晶質半導体膜における適宣箇所のスリット状の面又は点状の面などとする。後者の場合には、好ましくは非晶質半導体膜上に絶縁膜が形成され、その絶縁膜に設けられた開孔を利用して当該元素を導入することができる。開孔の大きさに特に限定はないが、その幅は１０〜４０μmとすることができる。また、その長手方向の長さは任意に決めれば良く、数十μm〜数十cmの範囲とすることができる。
【００４２】
これらの当該元素を導入する方法は、当該元素を含む薄膜を非晶質半導体膜の表面又は内部に存在させる手法であれば特に限定はなく、例えば、スパッタ法、蒸着法、プラズマ処理法（含むプラズマＣＶＤ法）、吸着法、金属塩の溶液を塗布する方法などを使用することができる。プラズマ処理法は、不活性ガスを用いたグロー放電雰囲気において、陰極からスパッタされる元素を利用する。また、金属塩の溶液を塗布する方法は簡易であり、当該元素の濃度調整が容易である点で有用である。
【００４３】
金属塩としては各種塩を用いることが可能であり、溶媒としては水、アルコール類、アルヒデト類、エーテル類その他の有機溶媒、又は水とこれらの有機溶媒のいずれかの混合物を用いることができる。また、金属塩が完全に溶解した溶液とは限らず、金属塩の一部又は全部が懸濁状態で存在する溶液であっても良い。いずれの方法を採用するにしても、当該元素は非晶質半導体膜の表面又は内部に分散させて導入する。
【００４４】
上記何れかの方法でシリコンの結晶化を助長する元素を導入した後、当該元素を利用して非晶質半導体膜の結晶化を行う。結晶化は電熱炉を用いた加熱処理の他に、ＲＴＡ法を用いても良い。ＲＴＡ法における加熱手段としては、ハロゲンランプ等を用いた輻射加熱又は、加熱された気体をもって半導体膜を加熱する手段を採用することができる。ＲＴＡ法の場合は短時間で加熱処理が進むので、加熱温度は６００〜７５０℃とする。一方、電熱炉を用いる場合には、５００〜６００℃で１〜１２時間の加熱処理が適している。以上の加熱処理は空気中や水素雰囲気中でも良いが、好適には窒素或いは不活性ガス雰囲気中にて行う。
【００４５】
その後、さらにレーザー光又は紫外線、赤外線などの強光の照射により結晶性を高める処理を行う。加熱処理のみでも｛１０１｝に優先的に配向する結晶質半導体膜を得ることができるが、好ましくは、加熱処理を行いその後レーザー光などの強光の照射を行う。加熱処理後のレーザーアニールは、結晶粒内に残される結晶欠陥を修復し消滅させることができ、結晶の品質を向上させる目的に対して有効な処置となる。
【００４６】
レーザーアニールは、波長４００nm以下エキシマレーザーやアルゴンレーザーなどの気体レーザー、又はＹＡＧ、ＹＶＯ4、ＹＡｌＯ3、ＹＬＦレーザーに代表される固体レーザーの第２高調波〜第４高調波を用いる。例えば、Ｎｄ:ＹＡＧレーザーの第２高調波は５３２nmであり、半導体のバンド間遷移の吸収帯域の光を適用する。レーザー自体はパルス発振又は連続発振のいずれのレーザーを適用しても良い。これらのレーザー光は光学系にて線状又はスポット状に集光し、そのエネルギー密度を１００〜７００mJ/cm2として照射し、上記のように集光したレーザー光を基板の所定の領域に渡って走査させ処理を行う。レーザーの代わりに、ハロゲンランプ、キセノンランプ、水銀ランプ、メタルハライドランプ、エキシマ発光ランプなどを光源として強光を照射しても同様の効果を得ることが出来る。
【００４７】
連続発振レーザーを用いる場合の好適な一例は、連続発振モードのＹＶＯ4レーザー発振器を用い、その第２高調波（波長５３２nm）の出力５〜１０Wを、光学系にて短手方向に対する長手方向の比が１０以上である線状レーザー光に集光し、且つ長手方向に均一なエネルギー密度分布を有するように集光して１０〜２００cm/secの速度で走査して結晶化させる。均一なエネルギー密度分布とは、完全に一定であるもの以外を排除することではなく、エネルギー密度分布において許容される範囲は±１０％である。
【００４８】
以上のような工程により、｛１０１｝面の配向率が高い第１結晶質半導体膜が得られるメカニズムは、概略以下のように推測することができる。
【００４９】
第１非晶質半導体膜に導入された触媒元素は、脱水素処理中に速やかに非晶質半導体中に拡散する。そして、不均質な核形成が始まる。そして、当該元素とシリコンが反応してシリサイドが形成され、これが結晶核となりその後の結晶成長に寄与する。例えば、代表的な元素としてＮｉを用いた場合、ニッケルシリサイド（以下、ＮｉＳｉ2と記する）が形成される。第１非晶質半導体膜においては、ＮｉＳｉ2中にゲルマニウムが殆ど固溶されないため、第１非晶質半導体膜中のゲルマニウムを周囲に排除しつつ核が形成する。
【００５０】
ＮｉＳｉ2は特定の配向性を持たないが、第１非晶質半導体膜の厚さを２０〜１００nmとすると基板表面に対し平行な方向しか殆ど成長することが許されなくなる。この場合、ＮｉＳｉ2と結晶半導体の（１１１）面とが接する界面エネルギーが最も小さいので、結晶質半導体膜の表面と平行な面は（１１０）面となり、この格子面が優先的に配向する。結晶成長方向が基板表面に対し平行な方向に、しかも柱状に成長する場合には、その柱状結晶を軸とした回転方向には自由度が存在するため、必ずしも（１１０）面が配向するとは限らないため、その他の格子面も析出すると考えられる。
【００５１】
ＮｉＳｉ2から見ると、周囲の非晶質領域のみに原子半径の大きいゲルマニウムが存在しているため、大きな歪み（引っ張り応力）が発生していることが予想される。この歪みエネルギーにより、核生成の臨界半径を大きくする方向に働く。さらに、この歪み（引っ張り応力）は、ＮｉＳｉ2による核の結晶方位に制限を与え、特定の結晶面（具体的には、｛１０１｝面）の配向率を高める作用があると推測される。
【００５２】
ＮｉＳｉ2はホタル石型構造であり、ダイアモンド型構造のシリコン格子間にＮｉ原子を配置した構造となっている。ＮｉＳｉ2からＮｉ原子が無くなるとシリコンの結晶構造が残ることになる。数々の実験の結果から、Ｎｉ原子は非晶質半導体側に移動していくことが判明しており、この理由は非晶質半導体中の固溶度の方が結晶半導体中のそれよりも高いためであると考えられる。従って、恰もＮｉが非晶質半導体中を移動しながら結晶質半導体を形成するというモデルを立案することができる。以上の考察より、加熱処理によって、第１非晶質半導体膜は｛１０１｝面の配向率が高い結晶が成長する。
【００５３】
非晶質シリコンに０．１〜１０原子％のゲルマニウムを含有させると結晶核の発生密度が低下する。図２は結晶核の隣接間距離に対するＧｅＨ4の添加量依存性について調べた結果であり、縦軸はその累積度数を示している。図２（Ａ）はシリコンの結晶化を助長する元素として、酢酸Ｎｉ塩が３ppmの水溶液を用いた結果であり、図２（Ｂ）は１ppmの結果を示している。ＧｅＨ4の添加量の増加は、非晶質半導体膜中に含まれるゲルマニウム濃度がそれに伴って増えることを意味する。図２（Ａ）、（Ｂ）の結果は、いずれもＧｅＨ4の添加量が多い方が結晶核の隣接間距離が長くなることを示している。図３はこの結果を基に、ＧｅＨ4の添加量に対する結晶核の密度を示している。ＧｅＨ4の量が増加するに従い、結晶核密度が低下している傾向が示されている。この結果は、上記考察において、非晶質半導体膜中にゲルマニウムが存在することにより核生成の臨界半径を大きくする方向に働くことを裏付けている。
【００５４】
ゲルマニウム濃度の妥当性は作製される結晶質半導体膜の特性から推測することができる。図１４は成膜時のＧｅＨ4流量を変化させた場合におけるラマン分光分析のデータを示している。二次イオン質量分析法（ＳＩＭＳ：Secondary Ion Mass Spectroscopy）によりＧｅＨ4流量が５SCCMの場合ゲルマニウム含有量は１．５原子％、１０SCCMの場合は３原子％、３０SCCMの場合は１１原子％となることが判明しているが、ラマンスペクトルから見るとゲルマニウム濃度の増加に従い低波数側にピーク位置がシフトしていることが示されている。単結晶シリコンのピーク位置（５２０．７cm-1）からのシフトは結晶の歪みを示し、ゲルマニウム濃度の増加に従い歪みが増大している。ＧｅＨ4を添加しない結晶質半導体膜のピーク位置は５１６cm-1であり、ＧｅＨ4流量が５SCCMの場合は５１５cm-1、１０SCCMの場合は５１４cm-1であるのに対し、３０SCCMの場合は５０６cm-1とシフト量が増大している。この結果はＧｅＨ4流量の増加に従い結晶が歪んで行くことを示し、上記結晶質半導体膜中のゲルマニウム含有量との関連から、ゲルマニウムの好適な含有量は１０原子％以下、好ましくは５原子％以下であることが解る。
【００５５】
一旦溶融状態を経て固化するレーザーアニールにより、結晶の配向率が向上すると共に、融点の低いゲルマニウムは膜の表面側に偏析する。図４は固相成長後とレーザーアニール後のゲルマニウム濃度分布をＳＩＭＳにて測定した結果であり、レーザーアニール後においてゲルマニウム濃度が表面側で高くなっていることを示している。それに伴って、膜中ではゲルマニウム濃度の低下が確認され、明らかに膜の表面側にゲルマニウムが偏析していることが確認できる。
【００５６】
ゲルマニウムは上述にように結晶化に対し、シリコン結晶の配向率を高めるのに有効に作用すると考えられる。しかし、ゲルマニウムの存在により、欠陥が生成される。欠陥はシリコンネットワークの乱れに起因するものであり、ゲルマニウム自身は水素で補償されにくいという性質に起因するものである。従って、結晶化後においてゲルマニウムは必ずしも必要ではない。
【００５７】
図４で示すようにレーザーアニール後はゲルマニウムが表面に偏析するので、高濃度となった層をエッチング除去する手段を図ることができる。エッチングにはＨＮＯ3、ＨＦ、ＣＨ3ＣＯＯＨ、及びＢｒ2（ＣＰ−４という）又はＨＮＯ3、ＨＦ、ＣＨ3ＣＯＯＨ、及びＩ2（ＣＰ−８という）から成るエッチング液によって行うことができる。その他にもセコ液、ダッシュ液などを用いても良い。
【００５８】
また、レーザーアニールとエッチング処理を複数回繰り返すことで、結晶の配向を保持したまま、第１結晶質半導体膜のゲルマニウム濃度をさらに低減させることができる。勿論、第１結晶質半導体膜の厚さは減少するが、５０nmの膜厚に対し、５nmづつ３回のエッチング処理により残存するゲルマニウム濃度を１×１０21/cm3以下に減少させることができる。
【００５９】
その後、第１結晶質半導体膜上に第２非晶質半導体膜をプラズマＣＶＤ法又は減圧ＣＶＤ法などの堆積法で形成する。第２非晶質半導体膜はシリコンを主成分とする半導体膜であり、代表的には非晶質シリコン膜で形成する。第２非晶質半導体膜の厚さは１０〜１００nm、好ましくは３０〜６０nmの厚さで形成する。第１結晶質半導体膜の表面はフッ酸で酸化膜の除去を行うが、工程上膜表面に付着した空気により酸素、炭素等の付着元素が残りそれが界面に保持されたまま残る。
【００６０】
第２非晶質半導体膜は、加熱処理又はレーザーアニールにより結晶化させる。結晶化は下地の結晶に依存してエピタキシャル的に成長する。即ち、下地の配向性をそのまま残して、配向率の高い結晶質半導体層を得ることができる。
【００６１】
次に、本発明に基づいて作製される結晶質半導体層について、その作製方法の一例を示す。第１非晶質半導体膜を形成するための反応ガスはＳｉＨ4と水素で１０％に希釈されたＧｅＨ4を用いる。これらの反応ガスは、形成される非晶質半導体膜に含まれる酸素、窒素、炭素の不純物濃度を低減させるために高純度に精製されたものを用いる。ＳｉＨ4の純度は９９．９９９９％以上のものを、またＧｅＨ4は窒素、炭化水素化合物が１ppm以下、ＣＯ2が２ppm以下を適用する。第１非晶質半導体膜において、シリコンに対するゲルマニウムの含有量を変化させたい場合には、合計流量が一定になるようにして、ＳｉＨ4とＨ2で１０％に希釈したＧｅＨ4のガス流量比を変化させる。その他、共通条件としては、高周波電力が０．２〜０．５W/cm2、好ましくは０．３５W/cm2（２７MHz）であり、繰り返し周波数１〜１０kHz（デューティ比３０％）のパルス放電に変調して平行平板型のプラズマＣＶＤ装置の陰極に給電する。反応圧力２０〜５０Pa、好ましくは３３．２５Pa、基板温度３００℃、電極間隔３５mmとする。
【００６２】
図５は第１及び第２非晶質半導体膜を形成するために用いるプラズマＣＶＤ装置の構成の一例を示している。プラズマＣＶＤ装置は反応室５０１に高周波電源５０５が接続する陰極（カソード）５０２、陽極（アノード）５０３が設けられた平行平板型である。陰極５０２はシャワー板となっていて、ガス供給手段５０６からの反応ガスは、このシャワー板を通して反応室中に供給される。陽極５０３にはシーズヒーターなどによる加熱手段５０４が設けられ、基板５１５が設置されている。ガス供給系の詳細は省略するが、ＳｉＨ4やＧｅＨ4などが充填されたシリンダー５１４、ガスの流量を制御するマスフローコントローラー５１２、ストップバルブ５１３などから構成されている。排気手段５０７は、ゲートバルブ５０８、自動圧力制御弁５０９、ターボ分子ポンプ（又は複合分子ポンプ）５１０、ドライポンプ５１１から成っている。ターボ分子ポンプ（又は複合分子ポンプ）５１０、ドライポンプ５１１は潤滑油を使用しないもので、油の拡散による反応室内の汚染を完全に無くしている。反応室の容積１３リットルの反応室に対し、一段目に排気速度３００リットル/secのターボ分子ポンプ、二段目に排気速度４０m3/hrのドライポンプを設け、排気系側から有機物の蒸気が逆拡散してくるのを防ぐと共に、反応室の到達真空度を高め、非晶質半導体膜の形成時に不純物元素が膜中に取り込まれることを極力防いでいる。
【００６３】
絶縁表面上に形成する第１非晶質半導体膜の厚さは５〜３０nmとする。第１非晶質半導体膜にはシリコンに対して原子半径の大きなゲルマニウムを添加することで、結晶核の生成密度を小さくする効果を得ることができる。同様の効果は錫や、シリコンと結合しない不活性気体であるＡｒ、Ｋｒ、Ｘｅなどで代用することもできる。この場合、シリコンの結晶化が困難となるが、触媒元素を用いて結晶化することでその問題は解消される。
【００６４】
第１非晶質半導体膜の結晶化には、シリコンの結晶化を助長する元素としてＮｉを用い、５００〜６００℃の加熱処理とレーザーアニールを行う。代表的な作製条件として、窒素雰囲気中５５０℃にて４時間の加熱処理及びレーザーアニールを行う方法がある。Ｎｉは酢酸Ｎｉを１０ppmの濃度で含有する水溶液を用い、スピナーで塗布する。また、レーザーアニールはＸｅＣｌエキシマレーザー（波長３０８nm）を用い、照射エネルギー密度３００〜６００mJ/cm2、重ね合わせ率９０〜９５％で照射する。レーザーアニールは加熱処理により結晶化した膜の未結晶化部分の結晶化や、結晶粒内に欠陥を補修するために行っている。また、ゲルマニウムを膜表面に偏析させるために行う。
【００６５】
第１結晶質半導体膜は表面から１〜１０nm、好ましくは５nm程度の厚さで除去して薄膜化する。薄膜化の方法はウエットエッチング又はドライエッチングなどの化学エッチング又は化学的機械研磨による除去等の方法で行う。こうして、ゲルマニウムが偏析した表面層を除去することで第１結晶質半導体膜は薄くなるが、ゲルマニウム濃度を低減することが可能となる。このレーザーアニールとエッチング処理を繰り返し行うことで第１結晶質半導体膜中に残るゲルマニウム濃度を低減させることができる。
【００６６】
第１結晶質半導体膜の表面に形成された酸化膜の除去を行う。酸化膜の除去はフッ酸又は緩衝フッ酸により行う。その後プラズマＣＶＤ法により第２非晶質半導体膜の形成を行う。第２非晶質半導体膜はＳｉＨ4又はＳｉＨ4と水素の混合ガス、或いはＳｉ2Ｈ6を用いて行う。堆積する厚さは１０〜５０nmであり、その後、レーザーアニール又は加熱処理による固相成長により結晶化させる。この場合、下地に形成されている第１結晶質半導体膜の結晶方位に従い、エピタキシャル的な結晶成長を得ることができる。
【００６７】
こうして、ガラスなどの耐熱性の低い材料を基板として用いながらも、｛１０１｝面に対して高い配向性を示す結晶質半導体層を得ることができる。この半導体層は第１結晶質半導体膜、第２結晶質半導体膜から成り、上記レーザーアニールとエッチング処理により、この高い配向率を持ちながらもゲルマニウム濃度の低い結晶質半導体層を得ることができ、単結晶に匹敵する高品質の結晶質半導体層を得ることができる。
【００６８】
勿論、この結晶質半導体層は２層に限定されるものではなく、３層又はそれ以上の積層構造としても良い。その場合には基板側から徐徐にゲルマニウムの含有量の少ない半導体膜を複数積層した形態とするのが好ましい。そのような構成により、ゲルマニウム量が徐徐に減少しつつ、｛１０１｝面の配向率の高い結晶質半導体膜を形成することができる。このような｛１０１｝面の配向率の高い結晶質半導体膜はＴＦＴのチャネル形成領域、光起電力素子の光電変換層など素子の特性を決定付ける部位に好適に用いることができる。
【００６９】
（実施形態２）
図２１で示すように基板１０上に下地絶縁膜１１、該下地絶縁膜１１上に第１半導体層として非晶質のシリコンゲルマニウム（Ｓｉ1-xＧｅx：ｘ＝０．００１〜０．０５）膜１２を形成する。下地絶縁膜１１としては、ＳｉＨ4、ＮＨ3およびＮ2Ｏを反応ガスとして形成される酸化窒化シリコン膜およびＳｉＨ4およびＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜を積層して用いる。
【００７０】
第１半導体層１２は、実施形態１と同様にして、非晶質シリコンゲルマニウム膜をプラズマＣＶＤ法または減圧ＣＶＤ法により形成する。堆積される非晶質半導体膜の厚さは２０〜１００nmの範囲とする。
【００７１】
続いて、第１半導体層の結晶化処理を行う。結晶化に際しては、第１半導体層１２の表面に実施形態１と同様な触媒元素１３を添加する。上記いずれの元素を用いても同質同様の効果を得ることができるが、代表的にはＮｉを用いる。これら触媒元素を半導体層に添加する方法は実施形態１と同様半導体層の表面または内部に存在させる手法であれば特に限定はない（図２１（Ａ））。
【００７２】
上記いずれかの方法で半導体層に触媒元素を添加した後、加熱処理を行い、第１結晶質半導体（Ｓｉ1-xＧｅx：ｘ＝０．００１〜０．０５）層１４を形成する。光源の輻射熱を用いて加熱処理を行う方法、加熱した不活性気体により加熱処理を行う方法、電熱炉を用いて加熱処理を行う方法のいずれかを用いればよい（図２１（Ｃ））。
【００７３】
次いで、酸素雰囲気中または大気雰囲気において、第１結晶質半導体層１４に第１のレーザー光の照射を行う。ここまでの段階で｛１０１｝に優先的に配向し、結晶粒の大きな第１結晶質半導体層１５を得ることができる（図２１（Ｄ））。なお、酸素を含む雰囲気中でのレーザー光照射工程により、第１結晶質半導体層１５表面は、凹凸形状となる。また、酸化膜１６が形成される。
【００７４】
レーザー光としては、波長４００nm以下のエキシマレーザーや、ＹＡＧレーザーまたはＹＶＯ4レーザーの第２高調波（波長５３２nm）〜第４高調波（波長２６６nm）を光源として用いて行う。これらのレーザー光は光学系にて線状またはスポット状に集光し、そのエネルギー密度を２００〜５００mJ/cm2として照射し、上記のように集光したレーザー光を基板の所定の領域に渡って走査させ、９０〜９８％のオーバーラップ率をもって結晶質半導体膜に照射する。
【００７５】
レーザー光照射の後、第１結晶質半導体層１５表面に形成された酸化膜１６を除去し、第１結晶質半導体層上に第２半導体層１７を形成する。第２半導体層１７として、プラズマＣＶＤ法により非晶質シリコン膜を膜厚２０〜１００nmで形成する。
【００７６】
続いて、図２２（Ａ）で示すように第２半導体層にレーザー光を照射して、第１結晶質半導体層の配向性を影響させた結晶化を行う。第２のレーザー光照射の工程は、窒素雰囲気または真空において行う。第２のレーザー光としては、波長４００nm以下のエキシマレーザーや、ＹＡＧレーザーまたはＹＶＯ4レーザーの第２高調波（波長５３２nm）〜第４高調波（波長２６６nm）を光源として用いて行う。これらのレーザー光は光学系にて線状またはスポット状に集光し、そのエネルギー密度を４００〜８００mJ/cm2として照射し、上記のように集光したレーザー光を基板の所定の領域に渡って走査させ、９０〜９８％のオーバーラップ率をもって結晶質半導体膜に照射する。
【００７７】
このようにして、第１結晶質半導体層（結晶質シリコンゲルマニウム）および第２結晶質半導体層１８（結晶質シリコン）の積層からなる結晶質半導体層１９が形成される。なお、第２のレーザー光照射工程では、得られる結晶質半導体層の表面に凹凸が形成されることはない。
【００７８】
続いて、図２２（Ｂ）で示すように半導体層に含まれる触媒元素を除去するための工程を説明する。結晶質半導体層上にバリア層２０を形成する。バリア層の厚さは特には限定されないが、簡便にはオゾン含有水溶液で処理することにより形成されるケミカルオキサイド膜で代用してもよい。また、硫酸、塩酸、硝酸などと過酸化水素水とを混合させた水溶液で処理しても同様にケミカルオキサイド膜を形成することができる。他の方法としては、酸化雰囲気中でのプラズマ処理や、酸素含有雰囲気中での紫外線照射によりオゾンを発生させて酸化処理を行ってもよい。また、クリーンオーブンを用いて、２００〜３５０℃程度に加熱して薄い酸化膜を形成しバリア層としてもよい。あるいは、プラズマＣＶＤ法やスパッタ法、蒸着法などで１〜５nm程度の酸化膜を堆積してバリア層としてもよい。
【００７９】
その上にプラズマＣＶＤ法やスパッタ法でゲッタリング領域２１となる半導体膜を形成する。代表的にはスパッタ法でＡｒを０．０１〜２０原子％含む非晶質シリコン膜で形成する。この半導体膜はゲッタリング工程後に除去するため、結晶質半導体層とエッチングの選択比を高くするため、密度の低い膜としておくことが望ましい。非晶質シリコン膜中に希ガス元素を添加させて、膜中に希ガス元素を同時に取り込ませると、それによりゲッタリング領域を形成することができる。希ガス元素としてはＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種を用いる。
【００８０】
次いで、ゲッタリングのための加熱処理を行う。加熱処理は、電熱炉を用いた方法（窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間）や、加熱用の光源を用いたＲＴＡ法、加熱した不活性気体によるＲＴＡ法（５５０〜７００℃で、１〜５分）などいずれかの方法を用いればよい。この加熱処理により、触媒元素が拡散によりゲッタリング領域に移動する。
【００８１】
その後、半導体膜２１を選択的にエッチングして除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時バリア層２０はエッチングストッパーとして機能する。また、バリア層２０はその後フッ酸により除去すれば良い。
【００８２】
以上のように本発明を用いることにより、結晶質半導体層に含まれる触媒元素の濃度を１×１０17/cm3以下にまで低減することができる。また、得られた結晶質半導体層は、高い配向率を有する第１結晶質半導体層およびその第１結晶質半導体層の影響を受けて結晶成長した第２結晶質半導体層の積層からなり、配向率が高く粒径の大きな結晶粒が集まった良好な結晶質半導体層である。
【００８３】
このようにして得られた半導体膜を反射電子回折パターン（ＥＢＳＰ：Electron Backscatter diffraction Pattern、以下ＥＢＳＰという）により観察した結果を図２３と図２４に示す。
【００８４】
ＥＢＳＰは、走査型電子顕微鏡（ＳＥＭ：Scanning Electron Microscopy）に専用の検出器を設け、一次電子の後方散乱から結晶方位を分析する手段である。試料の電子線の当たる位置を移動させつつ方位解析を繰り返す（マッピング測定）ことにより、面状の試料の結晶方位または配向の情報を得ることができる。その一例として、本実施例で示すように各測定ポイントの結晶粒が表面に向けている結晶方位を色別に表したりすることができる。また、ある測定ポイントに着目し、隣接するポイントにおいて、測定者の設定した結晶方位のずれ角（許容ずれ角）の範囲内である領域を区別して表すこともできる。
【００８５】
許容ずれ角は測定者が自由に設定することが可能であるが、この許容ずれ角を１０°と設定し、あるポイントに着目したときに隣接するポイントの結晶方位のずれ角が１０°以下の範囲内である領域を結晶粒と呼び、結晶粒が複数集合して多結晶構造の結晶質半導体膜が形成されている。図２３と図２４は同じ面方位の領域を同じ色調で表したマッピング測定の結果であり、同じ色調の塊を一つの結晶粒と見なすことができる。なお、結晶粒は実際には複数の微小な結晶が集合したものであるが、結晶方位の許容ずれ角が小さいため、巨視的には１つの結晶粒と見なすことができる。
【００８６】
図２３は本発明を用いて作製された結晶質半導体層を観察した結果を示す。以下に、作製方法を簡単に説明する。まず、第１半導体層として、ゲルマニウムを３．５原子％含んだシリコンゲルマニウム膜をＣＶＤ法により膜厚５５nmに形成する。次いで、第１半導体層に触媒元素としてＮｉを添加する。第１半導体層表に重量換算で１０ppmのＮｉを含む水溶液をスピンコート法により塗布して添加する。第１半導体層を５００℃で１時間加熱処理することにより水素を脱離させた後、電熱炉を用いて、５８０℃で４時間の加熱処理を行う。これにより、第１半導体層は結晶化され、｛１０１｝面の配向率が高い第１結晶質半導体層が形成される。
【００８７】
続いて、第１結晶質半導体層表面に形成された酸化膜を除去し、その表面を清浄にしたら、第１のレーザー光を照射する。第１のレーザー光照射は、酸化雰囲気において行う。この処理により、第１結晶質半導体層の表面は凹凸形状となる。続いて、第１結晶質半導体層表面に形成された酸化膜を再び除去し、表面を清浄にしてから、第２半導体層として非晶質シリコン膜を膜厚３０nmで形成する。次いで、第２半導体層に第２のレーザー光を照射して、第２半導体層を結晶化させる。なお、第２のレーザー光照射は窒素を含む雰囲気下で行えばよい。この処理では、第１結晶質半導体層の配向性の影響を受けて、第２半導体層が結晶成長し、高い配向率を有して、粒径の大きな結晶粒が集まった結晶成長をする。
【００８８】
このような結晶質半導体層をＥＢＳＰにより観察したところ、図２３は｛１０１｝面を示す色調の領域が多いことを示すデータであり、｛１０１｝面の配向率は３０〜４０％となっている（面方位の区別は図中に挿入した凡例図を参照されたい。扇形状の枠は標準三角形と呼ばれ、この中の立方晶系における全ての指数が含まれている。各頂点の結晶方位は｛００１｝、｛１０１｝、｛１１１｝を表している。）。なお、図２４には、比較のために、第１半導体層に非晶質シリコン膜を用いて、触媒元素を用いた結晶化方法（本発明と同様の処理）により結晶化し、第２半導体層として再び非晶質シリコン膜を形成して、以下、レーザー光照射を本発明と同様に処理を施して作製された結晶質シリコン膜を観察した結果を示している。
【００８９】
図２３および図２４を比較しても明らかなように、本発明を用いて作製された結晶質半導体膜は、｛１０１｝面の配向率が高く、また、粒径の大きな結晶粒が得られており、このような粒径の大きな結晶粒が集合した結晶性の高い結晶質半導体膜を得ることができる。
【００９０】
【実施例】
（実施例１）
本発明の一実施例を図６と図７を参照して説明する。まず、図６（Ａ）で示すように、基板１０上にブロッキング層１１として、ＳｉＨ4、ＮＨ3およびＮ2Ｏを反応ガスとして形成される酸化窒化シリコン膜およびＳｉＨ4およびＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜を順次積層した絶縁層を形成する。その上に第１非晶質半導体膜１２として、シリコンに３原子％のゲルマニウムが添加された膜を用いる。この非晶質半導体膜は、プラズマＣＶＤ法でＳｉＨ4と、Ｈ2で１０％に希釈されたＧｅＨ4を用い、その流量比を９対１として形成する。基板加熱温度は３００℃、反応室内の圧力は３３．２５Paとし、２７MHz、０．３５W/cm2の高周波電力で反応ガスを分解し、非晶質半導体膜を堆積する。この時、放電は繰り返し周波数１０KHz、デューティ比（電力が供給されるオンとオフの時間比）３０％の間欠放電としている。
【００９１】
いずれにしても、本発明で用いる上記ガスは、堆積される非晶質シリコンゲルマニウム膜に取り込まれる酸素、窒素、炭素などの不純物元素の濃度を低減するために高純度に精製されたものを用いる。堆積される第１非晶質半導体膜１２の厚さは２０〜１００nmの範囲とする。
【００９２】
続いて、図６（Ｂ）に示すように第１非晶質半導体膜１２の結晶化処理を行う。結晶化に際しては、第１非晶質半導体膜の表面に触媒元素としてＮｉを添加する。Ｎｉの添加方法は、Ｎｉ材で形成される陰極を用い、Ａｒなどの不活性気体のグロー放電により、陰極をスパッタリングして微量のＮｉを第１非晶質半導体膜１２に付着させる。その他の手法として、金属塩の溶液を塗布する方法を適用しても良い。
【００９３】
触媒元素を添加した後、加熱処理を行い結晶化する。加熱処理は光源の輻射熱を用いて加熱処理を行う方法、加熱した不活性気体により加熱処理を行う方法、電熱炉を用いて加熱処理を行う方法のいずれかを用いれば良い。こうして図６（Ｃ）に示す様に第１結晶質半導体膜１４が形成される。
【００９４】
次いで、酸素雰囲気中又は大気雰囲気において、第１結晶質半導体膜１４にレーザー光の照射を行う。レーザー光としては、波長４００nm以下のエキシマレーザーや、Ｎｄ：ＹＡＧレーザーの第２高調波（波長５３２nm）〜第４高調波（波長２６６nm）から出力されるパルスレーザー光又は連続発振レーザー光を用いる。レーザー光は光学系にて線状又はスポット状に集光し、そのエネルギー密度を２００〜５００mJ/cm2として照射しする。上記のように集光したレーザー光を基板の所定の領域に渡って走査させ、９０〜９８％のオーバーラップ率をもって第１結晶質半導体膜に照射する。なお、酸素を含む雰囲気中でのレーザー光の照射工程により、第１結晶質結晶質半導体膜１５表面には、突起部（リッジとも呼ばれる）が形成される。また、大気雰囲気中にて溶融固化を行うため表面には酸化膜が形成される（図６（Ｄ））。
【００９５】
レーザー光照射の後、第１結晶質半導体膜１５表面に形成された酸化膜１６は緩衝フッ酸で除去する。その後、５ＨＮＯ3、３ＨＦ、３ＣＨ3ＣＯＯＨ、０．１Ｂｒ2（ＣＰ−４という）を混合したエッチング液で第１結晶質半導体膜１５の表面層を５nm程度の厚さで除去する。それにより、ゲルマニウムが偏析した高濃度領域を除去することができ、残された第１結晶質半導体膜のゲルマニウム濃度を低減することができる。以上の工程により、図６（Ｅ）に示す様に｛１０１｝に優先的に配向し、結晶粒の大きな第１結晶質シリコンゲルマニウム膜１７を得ることができる。
【００９６】
第１結晶質半導体膜１７上に第２非晶質半導体膜を形成する。第２非晶質半導体膜１８はプラズマＣＶＤ法で非晶質シリコン膜をもって形成する。その厚さは５０nmとする（図６（Ｆ））。
【００９７】
その後、前述と同様のレーザー光を照射して、第２非晶質半導体膜１８を結晶化する。結晶成長は下地にある第１結晶質半導体膜からエピタキシャル的に成長する。これにより、｛１０１｝の配向率が高い第２結晶質半導体膜１９を得ることができる（図７（Ａ））。
【００９８】
結晶化に伴って、第１結晶質半導体膜に残存するＮｉの一部は、第２結晶質半導体膜まで拡散する可能性がある。いずれにしても、結晶質半導体層に残存するＮｉは結晶化後ゲッタリング除去することが望ましい。
【００９９】
図７（Ｂ）はゲッタリング工程を説明する図であり、第２結晶質半導体膜の表面に薄いバリア層２０を形成する。薄いバリア層２０はケミカルオキサイドのような酸化膜、オゾン雰囲気或いは大気中において精製される酸化膜、蒸着やスパッタリング法などで形成される薄い酸化膜などにより形成する。その厚さは１〜５nm程度とする。その上にはＡｒを１×１０20/cm3以上含む非晶質シリコン膜２１を形成する。高濃度にＡｒを含むことにより、非晶質シリコン膜に歪み場が形成されこれがゲッタリングサイトとして機能する。
【０１００】
ゲッタリングの加熱処理はガス加熱型の熱処理装置を用い、６５０℃、１０分の処理により行う。電熱炉を用いる場合には５５０℃にて４時間の熱処理を行う。結晶質半導体層に残存するＮｉはこの処理により非晶質シリコン膜２１に偏析させせることができる（図中矢印の方向）。Ｎｉの含有量は１×１０18/cm3以下とすることができる。
【０１０１】
その後、非晶質シリコン膜２１を選択的にエッチングにより除去する。エッチングの方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラメチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時、薄い絶縁膜２０はエッチングストッパーとして機能する。この薄い絶縁膜２０はフッ酸により除去すれば良く、これにより清浄な結晶質半導体層の表面を得ることができる。
【０１０２】
さらに、図７（Ｃ）に示す如く、結晶質半導体層中に残存する歪みを緩和する熱処理を行うと良い。熱処理温度は４００〜５００℃であり、この熱処理は、ＲＴＡ法などにより行う。以上のようにして配向率の高い結晶質半導体膜を得ることができる。
【０１０３】
図１５（Ａ）は第１結晶質半導体膜としてゲルマニウムを３．５原子％含んだ膜のＥＢＳＰ測定の結果である。膜厚は５５nmであり、重量換算で１０ppmのＮｉを含む水溶液を塗布して、スピンコート法により添加し、５００℃で１時間加熱処理することにより水素を脱離させた後、電熱炉を用いて、５８０℃で４時間の加熱処理を行い、さらにレーザーアニールを行ったものである。この結晶質半導体膜をＥＢＳＰにより観察した。図１５（Ａ）は、｛１０１｝面を示す色調の領域が多く、｛１０１｝面の配向率が６０％程度であることを示している（面方位の区別は図中に挿入した凡例図を参照されたい。）。
【０１０４】
続いて、第１結晶質半導体膜表面に形成された酸化膜を再び除去し、表面を清浄にしてから、第２非晶質半導体膜として非晶質シリコン膜を膜厚３０nmで形成する。その後、５８０℃にて４時間の加熱処理により結晶化させた膜のＥＢＳＰ測定の結果を図１５（Ｂ）に示す。｛１０１｝の配向率は若干低下するものの、３０〜４０％の配向率が得られている。第１結晶質半導体膜の配向性の影響を受けて、第２結晶質半導体膜が結晶成長し、高い配向率を有して、粒径の大きな結晶粒が集まった結晶成長をすることができる。
【０１０５】
図１５から明らかなように、本発明を用いて作製された結晶質半導体膜は、｛１０１｝面の配向率が高く、また、粒径の大きな結晶粒が得られており、このような粒径の大きな結晶粒が集合した結晶性の高い結晶質半導体膜を得ることができる。
【０１０６】
（実施例２）
実施例１と同様にして第１結晶質半導体膜１５を形成した後にゲッタリングを行っても良い。図８（Ａ）に示す様に、バリア層３０を介して歪み場を有する非晶質シリコン膜３１から成るゲッタリングサイトを形成する。バリア層３０は、レーザーアニール時に形成される酸化膜を適用することも可能であるし、前述のようにケミカルオキサイドを用いても良い。
【０１０７】
その後、不活性気体中にて６５０℃、３０分の加熱処理をおこないゲッタリングを行う。非晶質シリコン膜３１、バリア層３０を除去した後、さらにＨＮＯ3、ＨＦ、ＣＨ3ＣＯＯＨ、Ｉ2（ＣＰ−８という）から成るエッチング液を用い、第１結晶質半導体膜１５の表面を５nm程度エッチングして表面を平坦化すると共にゲルマニウムが偏析した高濃度の層を除去する。それにより、第１結晶質半導体膜のゲルマニウム濃度を低減することができる。
【０１０８】
第１結晶質半導体膜３２上に第２非晶質半導体膜３３を形成する。第２非晶質半導体膜３３はプラズマＣＶＤ法で非晶質シリコン膜をもって５０nmの厚さで形成する。
【０１０９】
レーザー光を照射して第２非晶質半導体膜３３を結晶化する。結晶成長は下地にある第１結晶質半導体膜からエピタキシャル的に成長し、同じ配向をもって結晶成長する。以上の工程を経ても｛１０１｝の配向率が高い第２結晶質半導体膜３４を得ることができる。
【０１１０】
（実施例３）
実施例１と同様にして図９（Ａ）に示すように、基板１０上に下地絶縁膜１１、第１非晶質半導体膜１２を形成した後、１００nmのマスク絶縁膜４０を形成し、開口４１を設ける。次に、重量換算で１〜１００ppmの触媒元素（本実施例ではＮｉ）を含む水溶液（酢酸Ｎｉ水溶液）をスピンコート法で塗布して触媒元素（Ｎｉ）含有層４２を形成すると触媒元素は開口４１で第１非晶質半導体膜１２と接することになる。
【０１１１】
次いで、図９（Ｂ）に示す如く、第非晶質半導体膜１２を結晶化するために加熱処理を行う。加熱処理としては、光源の輻射熱を用いて加熱処理を行う方法、加熱した不活性気体により加熱処理を行う方法、電熱炉を用いて加熱処理を行う方法のいずれかを用いればよい。ここでは電熱炉を用いて５８０℃で４時間の加熱処理を行い、第１結晶質半導体膜を形成する。加熱処理後第１結晶質半導体膜４３上のマスク絶縁膜４０を除去する。以降は実施例１又は実施例１に実施例２を組み合わせて結晶質半導体層を得ることができる。
【０１１２】
（実施例４）
本実施例では、第１半導体層に触媒元素を部分的に添加して本発明の結晶質半導体膜を形成する一実施例を図３１と図３２を参照して説明する。
【０１１３】
基板３００上に窒化酸化シリコン膜からなる下地絶縁膜３０１とその上に第１半導体層３０２としてＳｉ1-xＧｅx（ｘ＝０．００１〜０．０５）膜を形成する。なお、下地絶縁膜３０１として、１〜１０nmの窒化シリコン膜を用いてもよい。次いで、第１半導体層３０２上に開口部３０４を有し酸化シリコン膜からなるマスク絶縁膜３０３を形成する。
【０１１４】
次に、重量換算で１〜１００ppmの触媒元素（本実施例ではＮｉ）を含む水溶液（酢酸Ｎｉ水溶液）をスピンコート法で塗布して触媒元素（Ｎｉ）含有層３０５を添加する。触媒元素含有層３０５は、マスク絶縁膜３０３の開口部３０４において、選択的に第１半導体層３０２に形成される（図３１（Ａ））。
【０１１５】
次いで、第１半導体層を結晶化するために電熱炉を用いて、５８０℃で４時間の加熱処理を行い、第１結晶質半導体層を形成する（図３１（Ｂ））。
【０１１６】
加熱処理後、第１結晶質半導体層３０６上のマスク絶縁膜３０３を除去する。続いて、第１結晶質半導体層３０６に第１のレーザー光を照射する。第１のレーザー光としては、パルス発振型または連続発振型のエキシマレーザーやＹＡＧレーザー、ＹＶＯ4レーザー等を用いればよい。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し、半導体膜に照射する方法を用いるとよい。レーザー光の照射条件は、実施者が適宜決定すればよいが、エキシマレーザーを用いる場合には、パルス発振周波数３００Hzとし、レーザエネルギー密度を２００〜５００mJ/cm2とする。また、ＹＡＧレーザーを用いる場合には、その第２高調波を用い、パルス発振周波数１０〜３００Hzとし、レーザエネルギー密度を２５０mJ/cm2とする。第１のレーザー光照射により、第１結晶質半導体層３０６は表面に凹凸を有する結晶質半導体層３０７となり、さらに酸化膜３０８も形成される（図３１（Ｄ））。
【０１１７】
次いで、第１半導体層に添加された触媒元素をゲッタリング領域に移動させるための処理を行う。なお、第１のレーザー光照射の工程において、第１結晶質半導体層上に酸化膜３０８が形成される。この酸化膜３０８の形成は、バリア層３０９形成の前に除去しても、酸化膜３０８上にバリア層３０９を形成した後でもよい。
【０１１８】
バリア層３０９上にゲッタリング領域３１０となる半導体層を形成する。ゲッタリング領域としては、プラズマＣＶＤ法やスパッタ法で半導体膜を２５〜２５０nmの厚さで形成する。代表的にはスパッタ法でＡｒを０．０１〜２０原子％含む非晶質シリコン膜で形成する。この半導体膜は、後に除去するため、エッチングで除去しやすいように結晶質半導体層と選択比を高くするため、密度の低い膜（例えば非晶質シリコン）としておくことが望ましい。非晶質シリコン膜中に希ガス元素を添加させて、膜中に希ガス元素としてＡｒを同時に取り込ませることにより、ゲッタリング領域を形成することができる。
【０１１９】
次いで、ゲッタリングのための加熱処理を行う。加熱処理は、電熱炉を用いた方法（窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間）や、ハロゲンランプを光源とするＲＴＡ法、加熱した不活性気体によるＲＴＡ法（５５０〜７００℃で、１〜５分）などいずれかの方法を用いればよい。この加熱処理により、触媒元素をゲッタリング領域に移動させることができ、第１結晶質半導体層に含まれる触媒元素の濃度を１×１０17/cm3以下に低減することができる（図３１（Ｅ））。
【０１２０】
その後、半導体膜３１０を選択的にエッチングして除去する。エッチングはＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。この時バリア層３０９はエッチングストッパーとして機能する。また、バリア層３０９はその後フッ酸により除去すれば良い。
【０１２１】
次いで、第１結晶質半導体層３０７上に第２半導体層として、非晶質シリコン膜３１１を形成する。非晶質シリコン膜は、プラズマＣＶＤ法またはスパッタ法等公知の方法で形成すればよく、２０〜１００nmの膜厚で形成する（図３２（Ａ））。
【０１２２】
続いて、第２半導体層３１１にレーザー光を照射して、第１結晶質半導体層の配向性を影響させて第２半導体層の結晶化を行う。第２のレーザー光照射の工程は、窒素雰囲気または真空において、照射を行う。第２のレーザー光としては、波長４００nm以下のエキシマレーザー光や、ＹＡＧレーザーの第２高調波、第３高調波を用いる。また、エキシマレーザー光に代えて紫外光ランプから発する光を用いてもよい。なお、第２のレーザー光のエネルギー密度は、第１のレーザー光のエネルギー密度より大きくし、４００〜８００mJ/cm2となるようにする。このようにして、第１結晶質半導体層３０７（結晶質シリコンゲルマニウム）および第２結晶質半導体層３１２（結晶質シリコン）の積層からなる結晶質半導体層３１３が形成される（図３２（Ｂ））。
【０１２３】
（実施例５）
本実施例では、第１半導体層に触媒元素を部分的に添加して本発明の結晶質半導体膜を形成する他の一実施例を図３３を参照して説明する。
【０１２４】
実施例４（図３１）にしたがい、第１半導体層の形成から触媒元素の添加までの工程を行う。基板４００上に窒化酸化シリコン膜からなる下地絶縁膜４０１、該下地絶縁膜４０１上に第１半導体層４０２としてＳｉxＧｅ1-x（ｘ＝０．００１〜０．０５）膜を形成する。なお、下地絶縁膜４０１として、１〜１０nmの窒化シリコン膜を用いてもよい。
【０１２５】
次いで、第１半導体層４０２上に開口部４０４を有し酸化シリコン膜からなるマスク絶縁膜４０３を形成する。そして、重量換算で１〜１００ppmの触媒元素（本実施例ではＮｉ）を含む水溶液（酢酸Ｎｉ水溶液）をスピンコート法で塗布して触媒元素（Ｎｉ）含有層４０５を添加する。触媒元素含有層４０５は、マスク絶縁膜４０３の開口部において、選択的に第１半導体層４０２に形成される（図３３（Ａ））。
【０１２６】
続いて、図３３（Ｂ）で示すように第１半導体層を加熱処理し、第１結晶質半導体層を形成する。加熱処理の方法としては、光源の輻射熱を用いて加熱処理を行う方法、加熱した不活性気体により加熱処理を行う方法、電熱炉を用いて加熱処理を行う方法のいずれかを用いればよい。ここでは、電熱炉を用いて、５８０℃で４時間の加熱処理を行い、第１結晶質半導体層４０６を形成する（図３３（Ｃ））。
【０１２７】
次いで、実施例４と同様にレーザー光を照射して表面に凹凸を有する第１結晶質半導体層４０７と該第１結晶質半導体層４０７の表面に酸化膜４０８が形成する（図３３（Ｄ））。
【０１２８】
次いで、第１結晶質半導体層表面に形成された酸化膜４０８を除去し、第１結晶質半導体層上に第２半導体層４０９として非晶質シリコン膜を形成する。非晶質シリコン膜は、プラズマＣＶＤ法により非晶質シリコン膜を膜厚２０〜１００nmで形成する（図３３（Ｅ））。
【０１２９】
続いて、第２半導体層４０９に対して第２のレーザー光照射を行う。第２のレーザー光照射工程に先立ち、第２半導体層（シリコン）中に含まれる水素を除去するための加熱処理を行う。４００〜５００℃で１時間程度の加熱処理を行い、非晶質シリコン膜中に含まれる水素を脱離させる。ただし、スパッタ法により形成された非晶質半導体層は、水素含有率が低いため、水素脱離の処理を行う必要はない。次いで、第２半導体層４０９にレーザー光を照射して、第１結晶質半導体層の配向性を影響させた結晶化を行う。第２のレーザー光照射の工程は、実施例４と同様にして行えば良い。この第２のレーザー光照射により、第２半導体層も結晶化され、第１結晶質半導体（結晶質シリコンゲルマニウム）層および第２結晶質半導体（結晶質シリコン）層４１０からなる結晶質半導体層４１１が形成される（図３３（Ｆ））。
【０１３０】
続いて、第１半導体層の結晶化処理の際に用いた触媒元素の濃度を低減させるため、結晶質半導体層から移動させるための処理を行う。
【０１３１】
まず、結晶質半導体層上にバリア層４１２を形成する。バリア層４１２は、特に厚さは限定されないが、簡便に形成する方法としては、結晶質半導体層の表面をオゾン水で処理する方法がある。また、硫酸、塩酸、硝酸などと過酸化水素水とを混合させた水溶液で処理しても同様にケミカルオキサイドを形成しても良い。バリア層を形成する他の方法としては、酸化雰囲気中でのプラズマ処理や、酸素含有雰囲気中での紫外線照射によりオゾンを発生させて酸化処理し形成する方法、クリーンオーブンを用いて２００〜３５０℃程度に加熱し、薄い酸化膜を形成する方法、プラズマＣＶＤ法やスパッタ法、蒸着法などで１〜５nm程度の酸化膜を堆積させる方法などのいずれかを用いればよい。
【０１３２】
次いで、そのバリア層上に、実施例４と同様にしてゲッタリング領域４１３となる半導体層を形成する。具体的には非晶質シリコン膜中にＡｒを添加させて、膜中に希ガス元素を同時に取り込ませることにより、ゲッタリング領域４１３を形成することができる（図３３（Ｇ））。
【０１３３】
この後、結晶質半導体層に残留する触媒元素をゲッタリング領域に移動させるため加熱処理を行う。この加熱処理により、触媒元素が拡散によりゲッタリング領域に移動して、結晶質半導体層に含まれる触媒元素の濃度を１×１０17/cm3以下にすることができる。なお、この加熱処理によっても、ゲッタリング領域は、１×１０20/cm3以上の濃度で希ガス元素を含んでおり結晶化することはない。
【０１３４】
次いで、実施例４と同様にしてゲッタリング領域４１３である半導体膜を選択的にエッチングして除去する。この時、バリア層４１２は結晶質半導体層がエッチングされないように保護するエッチングストッパーとして機能する。ゲッタリング領域のエッチング処理が終了した後、バリア層４１２は、フッ酸により除去すればよい。
【０１３５】
こうして、触媒元素濃度が低減され、配向率が高く粒径の大きな結晶粒が集まった良好な構造の第１結晶質半導体層および第２結晶質半導体層の積層からなる結晶質半導体層が形成される。
【０１３６】
（実施例６）
本実施例では、第１半導体層に触媒元素を全面に添加して本発明の結晶質半導体膜を形成する一実施例を図３４を参照して説明する。
【０１３７】
基板１５５０上に下地絶縁膜１５５１、該下地絶縁膜１５５１上に第１半導体層として非晶質のシリコンゲルマニウム（Ｓｉ1-xＧｅx：x＝０．００１〜０．０５）膜１５５２を形成する。下地絶縁膜１５５１としては、ＳｉＨ4、ＮＨ3およびＮ2Ｏを反応ガスとして形成される酸化窒化シリコン膜およびＳｉＨ4およびＮ2Ｏを反応ガスとして成膜される酸化窒化シリコン膜を積層して用いる。
【０１３８】
非晶質シリコンゲルマニウム膜（第１半導体層）１５５２は、プラズマＣＶＤ法または減圧ＣＶＤ法、その他適宣の方法により形成すれば。堆積される非晶質半導体層の厚さは２０〜１００nmの範囲とする。
【０１３９】
続いて、第１半導体層１５５２の結晶化処理を行う。結晶化に際しては、第１半導体層１５５２の表面に、触媒元素としてＮｉを添加して触媒元素含有層１５５３を形成する（図３４（Ａ））。
【０１４０】
半導体層に触媒元素を添加した後、加熱処理を行い、第１結晶質半導体（結晶質シリコンゲルマニウム）層１５５４を形成する（図３４（Ｂ））。
【０１４１】
次いで、実施例４と同様にして、酸素雰囲気中または大気雰囲気において、第１結晶質半導体層１５５４に第１のレーザー光の照射を行う。以上の工程により、｛１０１｝に優先的に配向して、結晶粒の大きな第１結晶質半導体層１５５５を得ることができる。このようにして得られた第１結晶質半導体層１５５５の表面は、凹凸を有しており、さらに、酸化膜１５５６が形成されている。
【０１４２】
次いで、第１結晶質半導体層１５５５に含まれる触媒元素濃度を低減させるためのゲッタリング処理を行う。第１結晶質半導体層上にバリア層１５５７を形成する。バリア層１５５７として、第１結晶質半導体層の表面にケミカルオキサイドを形成する。
【０１４３】
次いで、バリア層１５５７上に、ゲッタリング領域１５５８となる半導体膜を形成する。ゲッタリング領域としては、プラズマＣＶＤ法やスパッタ法で半導体膜を２５〜２５０nmの厚さで形成する。代表的にはスパッタ法でＡｒを０．０１〜２０原子％含む非晶質シリコン膜で形成する（図３４（Ｅ））。
【０１４４】
この後、実施例５と同様にして、第１結晶質半導体層に残留する触媒元素をゲッタリング領域に移動させるため、加熱処理を行う。
【０１４５】
次いで、ゲッタリング領域１５５８の半導体膜を選択的にエッチングして除去し、ゲッタリング領域のエッチング処理が終了した後、バリア層１５５７はフッ酸により除去する。第１結晶質半導体層の表面に形成された酸化膜を除去し、その表面を清浄にした後、第１結晶質半導体層１５５５上に第２半導体層１５５９として非晶質シリコン膜をプラズマＣＶＤ法またはスパッタ法などにより形成する。
【０１４６】
続いて、第２レーザー光照射工程に先立ち、第２半導体層（非晶質シリコン）中に含まれる水素を除去するための加熱処理を行う。４００〜５００℃で１時間程度の加熱処理を行い、非晶質シリコン膜中に含まれる水素を脱離させる。ただし、スパッタ法により形成された非晶質半導体層は、水素含有率が低いため、水素脱離の処理を行う必要はない。次いで、第２半導体層にレーザー光を照射して、第１結晶質半導体層の配向性を影響させた結晶化を行う。第２のレーザー光照射の工程は、実施例４と同様に行えば良い。この第２のレーザー光照射により、第２半導体層も結晶化され、第１結晶質半導体層１５５５および第２結晶質半導体層１５６０からなる結晶質半導体層１５６１が形成される。
【０１４７】
第２のレーザー光の照射により、｛１０１｝面の配向率の高い第１結晶質半導体層の影響を受けて、第２半導体層を結晶化させることができ、結晶質半導体層全体としての配向率が高く、その結果、粒径の大きな結晶粒の集まった結晶質半導体層を形成することができる。
【０１４８】
（実施例７）
実施例１〜４により作製される結晶質半導体層を用いてＴＦＴを作製する一例を図１０を用いて説明する。まず、図１０（Ａ）において、アルミノシリケートガラス又はバリウムホウケイ酸ガラスなどによるガラス基板２００上に実施例２で作製された半導体膜から、島状に分離された半導体層２０２、２０３を形成する。また、基板２００と半導体層との間には、窒化酸化シリコンで成るブロッキング層２０１を２００nmの厚さで形成する。半導体層２０２、２０３は実施例１〜４で示す方法により形成される結晶質半導体層をエッチングにより島状に分割したものが適用される。
【０１４９】
さらに、ゲート絶縁膜２０４を８０nmの厚さで形成する。ゲート絶縁膜２０４はプラズマＣＶＤ法を用いて、ＳｉＨ4とＮ2ＯにＯ2を反応ガスとして用いて酸化窒化シリコン膜で形成する。本実施例において適用される結晶質半導体層は、｛１０１｝面の配向率が高いため、その上に形成するゲート絶縁膜の膜質のバラツキを少なくすることができ、それ故にＴＦＴのしきい値電圧のバラツキを小さくすることができる。
【０１５０】
ゲート絶縁膜２０４上には、ゲート電極を形成するための第１導電膜２０５、第２導電膜２０６を形成する。第１導電膜は、窒化タンタル、又は窒化チタンで３０nmの厚さで形成する。第２導電膜はＡｌ、Ｔａ、Ｔｉ、Ｗ、Ｍｏなどの導電性材料又はこれらの合金を適用し、３００nmの厚さで形成する。その後、図１０（Ｂ）に示すようにレジストパターン２０７を形成し、ドライエッチングにより第１形状のゲート電極２０８、２０９を形成する。また、図示しないが、ゲート電極に接続する配線も同時に形成することができる。
【０１５１】
このゲート電極をマスクとして、自己整合的にｎ型半導体領域を形成する。ドーピングではイオン注入法又はイオンドーピング法（ここでは、質量分離しないイオンを注入する方法をいう）で燐を注入する。この領域の燐濃度は１×１０20〜１×１０21/cm3の範囲となるようにする。こうして第１不純物領域２１０、２１１を形成する。
【０１５２】
次いで、図１０（Ｃ）で示すように、ドライエッチングによりゲート電極の第２導電膜を選択的にエッチングして第２形状のゲート電極２１２、２１３を形成する。そして、第１導電膜の表面が露出した領域を通過させて燐イオンを注入し、第２不純物領域２１４、２１５を形成する。
【０１５３】
続いて、図１０（Ｄ）に示すように一方の半導体層２０３を覆うマスク２１６を形成し、半導体膜２０３に硼素イオンを注入した第３不純物領域２１７を形成する。添加する不純物は硼素を用い、燐よりも１．５〜３倍の濃度で添加してｐ型に反転させる。この領域の硼素濃度は１．５×１０20〜３×１０21/cm3の範囲となるようにする。
【０１５４】
その後、図１０（Ｅ）に示すように窒化シリコン膜２１８、酸化シリコン膜２１９をプラズマＣＶＤ法で形成する。そして、第１乃至第３不純物領域の結晶性の回復と、活性化のために熱処理を行う。活性化に適した温度は４５０±５０℃であり、１〜１０分の熱処理を行えば良い。加熱用のガスには窒素、Ａｒなどを用いることができる。
【０１５５】
次いで、各半導体層の不純物領域に達するコンタクトホールを形成し、Ａｌ、Ｔｉ、Ｔａなどを用いて配線２２０、２２１を形成する。こうしてｎチャネル型ＴＦＴ２２２とｐチャネル型ＴＦＴ２２３を形成することができる。ここではそれぞれのＴＦＴを単体として示しているが、これらのＴＦＴを使ってＣＭＯＳ回路やＮＭＯＳ回路、ＰＭＯＳ回路を形成することができる。
【０１５６】
本実施例ではＬＤＤ構造のＴＦＴについて説明したが、勿論、シングルドレイン構造を形成することも可能である。本発明により得られる結晶質半導体層は｛１０１｝面の配向率が高いので、結晶粒界における欠陥密度が低減し、高い電界効果移動度を得ることができる。こうして作製されるＴＦＴは、アクティブマトリクス型の液晶表示装置や発光素子を用いた表示装置を作製するためのＴＦＴとして、また、ガラス基板上にメモリやマイクロプロセッサを形成するためのＴＦＴとして用いることができる。
【０１５７】
このようなＴＦＴを用いてアクティブマトリクス駆動型の表示装置を実現するためのＴＦＴ基板（ＴＦＴが形成された基板）を形成する一例を図１１により説明する。図１１では、ｎチャネル型ＴＦＴ１５０１、ｐチャネル型ＴＦＴ１５０２、ｎチャネル型ＴＦＴ１５０３を有する駆動回路部１５０６と、ｎチャネル型ＴＦＴ１５０４、容量素子１５０５とを有する画素部１５０７が同一基板上に形成されている。
【０１５８】
駆動回路部１５０６のｎチャネル型ＴＦＴ１５０１はチャネル形成領域１２６２、ゲート電極１２１０と一部が重なる第２不純物領域１２６３とソース領域又はドレイン領域として機能する第１不純物領域１２６４を有している。ｐチャネル型ＴＦＴ１５０２にはチャネル形成領域１２６５、ゲート電極１２１１と一部が重なる第４不純物領域１２６６とソース領域又はドレイン領域として機能する第３不純物領域１２６７を有している。ｎチャネル型ＴＦＴ１５０３にはチャネル形成領域１２６８、ゲート電極１２１２と一部が重なる第２不純物領域１２６９とソース領域又はドレイン領域として機能する第１不純物領域１２７０を有している。このようなｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴによりシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成することができる。特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、ｎチャネル型ＴＦＴ１５０１又は１５０３の構造が適している。
【０１５９】
画素部１５０７の画素ＴＦＴ１５０４にはチャネル形成領域１２７１、ゲート電極１２１３の外側に形成される第２不純物領域１２７２とソース領域又はドレイン領域として機能する第１不純物領域１２７３を有している。また、容量素子１２０５の一方の電極として機能する半導体膜には硼素が添加された第３不純物領域１２７６が形成されている。容量素子１５０５は、絶縁膜（ゲート絶縁膜と同一膜）を誘電体として、電極１２１４と半導体膜１２０６とで形成されている。なお、１２５３〜１２６０は各種配線であり、１２６１は画素電極に相当するものである。
【０１６０】
これらのＴＦＴは、チャネル形成領域や不純物領域を形成する半導体層の配向率が高く、｛１０１｝面の配向比率が高いため、その上に形成するゲート絶縁膜の膜質のバラツキを少なくすることができ、それ故にＴＦＴのしきい値電圧のバラツキを小さくすることができる。それにより、低電圧でＴＦＴを駆動することが可能であり、消費電力を低減する利点がある。また、表面が平滑化されている為、電界が凸部に集中しないことにより、特にドレイン端において発生するホットキャリア効果に起因する劣化を抑制することが可能となる。また、ソース・ドレイン間を流れるキャリアの濃度分布はゲート絶縁膜との界面近傍において高くなるが、平滑化されているためキャリアが散乱されることなくスムーズに移動することができ、電界効果移動度を高めることができる。
【０１６１】
図１２はそのようなアクティブマトリクス基板の回路構成を示している。画素部７０１のＴＦＴ７００を駆動する駆動回路部はＸドライバ７０２、Ｙドライバ７０３であり、必要に応じてシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などが配置されている。この場合、Ｘドライバ７０２は映像信号を送り出すものであり、コントローラ７０４からの映像信号と、タイミングジェネレータ７０７からのＸドライバ用タイミング信号が入力される。Ｙドライバ７０３にはタイミングジェネレータ７０７からのＹドライバ用タイミング信号が入力され、走査線に信号を出力する。マイクロプロセッサ７０６はコントローラ７０４の制御や、メモリ７０５への映像信号などのデータの書き込み、外部インターフェース７０８からの入出力、これらシステム全体の動作管理などを行う。
【０１６２】
これらの回路を構成するためのＴＦＴは本実施例で示すような構成のＴＦＴで形成することが可能である。ＴＦＴのチャネル形成領域を形成する結晶質半導体層の配向率を高めることにより、ＴＦＴの特性を向上させ、様々な機能回路をガラスなどの基板上に形成することができる。
【０１６３】
（実施例８）
実施例４〜６の結晶質半導体層を用いて作製されるＴＦＴを配列させたアクティブマトリクス基板の一実施例を図２５〜図２８を用いて説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
【０１６４】
図２５（Ａ）において、基板１１０はアルミノホウケイ酸ガラスを用いる。この基板１１０上に下地絶縁膜を形成する。本実施例では、ＳｉＨ4、ＮＨ3及びＮ2Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜１１１ａを５０nm、ＳｉＨ4及びＮ2Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜１１１ｂを１００nmの厚さに積層形成する。
【０１６５】
次いで、下地絶縁膜１１１上に非晶質半導体膜を形成し、結晶化処理を行った後分割して、半導体層１２０〜１２３（本実施例では、便宜上、第１半導体層１２０、第２半導体層１２１、第３半導体層１２２および第４半導体層１２３とする）を形成する。
【０１６６】
結晶化方法は以下の通りである。下地絶縁膜１１１上に第１半導体層１１２として非晶質シリコンゲルマニウム（Ｓｉ1-xＧｅx：ｘ＝０．００１〜０．０５）膜を形成する。ゲルマニウムの含有量は、代表的な反応ガスとして用いられるＳｉＨ4とＧｅＨ4の混合比により調節することができる。
【０１６７】
上記第１半導体層１１２の形成は、プラズマＣＶＤ法または減圧ＣＶＤ法、その他適宣の方法により行う。プラズマＣＶＤ法を適用する場合には、ＳｉＨ4とＧｅＨ4とから成る反応ガス、或いは、ＳｉＨ4とＨ2で希釈したＧｅＨ4成る反応ガスを加えて反応室に導入し、１〜２００MHzの高周波放電により分解し基板上に非晶質半導体膜を堆積させる。堆積される第１半導体層１０２の厚さは２０〜１００nmの範囲とする（図２５（Ａ））。
【０１６８】
次いで、第１半導体層１１２に触媒元素としてＮｉを添加する。その後、加熱処理を行い、第１半導体層を結晶化させ第１結晶質半導体（結晶質シリコンゲルマニウム）層１１３を形成する。加熱処理は電熱炉を用いて、５８０℃で４時間の加熱処理を行い、第１結晶質半導体層を形成する（図２５（Ｂ））。
【０１６９】
次いで、実施例４と同様にして第１結晶質半導体層１１３に第１のレ−ザ光を照射する。この第１のレーザー光照射工程において、第１結晶質半導体層１１３の表面は凹凸形状となる。また、表面に酸化膜１１４が形成される（図２５（Ｃ））。
【０１７０】
上記第１のレーザー光照射後、第１結晶質半導体層１１３表面に形成された酸化膜１１４を除去し、第１結晶質半導体層上に第２半導体層１１５として非晶質シリコン膜を形成する。非晶質シリコン膜は、プラズマＣＶＤ法により非晶質シリコン膜を膜厚２０〜１００nmで形成する。なお、第２半導体層１１５を形成する前に、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）を用いたウエットエッチング法、ＣｌＦ3を用いたドライエッチング法またはＣＭＰ法などを用いて、第１結晶質半導体層１１３を薄膜化してもよい。このようにすることで、半導体層全体の膜厚を抑えることができるため、ゲート絶縁膜を成膜する際に問題になる段差を低減することができる。
【０１７１】
続いて、第２のレーザー光照射工程に先立ち、第２半導体層（シリコン）中に含まれる水素を除去するための加熱処理を行う。４００〜５００℃で１時間程度の加熱処理を行い、非晶質シリコン膜中に含まれる水素を脱離させる。次いで、実施例４と同様にして第２半導体層にレーザー光を照射して、第１結晶質半導体層の配向性を影響させた結晶化を行う。この第２のレーザー光照射により、第２半導体層も結晶化され、第１結晶質半導体（結晶質シリコンゲルマニウム）層１１３および第２結晶質半導体（結晶質シリコン）層１０６からなる結晶質半導体層１１７が形成される（図２６（Ａ））。
【０１７２】
第１半導体層の結晶化処理の際に用いた触媒元素の結晶質半導体層に含まれる濃度を低減させるため、結晶質半導体層から移動させるための処理を行う。まず、結晶質半導体層上にバリア層１１８を形成する。バリア層１１８は、特に厚さは限定されないが、簡便に形成する方法としては、結晶質半導体層の表面をオゾン水で処理する方法がある。この処理により結晶質半導体層表面にケミカルオキサイドが形成される。
【０１７３】
そのバリア層上に、ゲッタリング領域となる半導体層１１９を形成する。ゲッタリング領域１１９としては、プラズマＣＶＤ法やスパッタ法で半導体膜を２５〜２５０nmの厚さで形成する。代表的にはスパッタ法でＡｒを０．０１〜２０原子％含む非晶質シリコン膜で形成する。
【０１７４】
この後、結晶質半導体層に残留する触媒元素をゲッタリング領域に移動させるため、加熱処理を行う。加熱処理は、電熱炉を用いた方法や、加熱用の光源を用いたＲＴＡ法、加熱した不活性気体によるＲＴＡ法（５５０〜７００℃で、１〜５分）などいずれかの方法を用いればよい。この加熱処理により、触媒元素が拡散によりゲッタリング領域に移動して、結晶質半導体層に含まれる触媒元素の濃度を１×１０17/cm3以下にすることができる。
【０１７５】
ゲッタリング工程が終了したら、実施例５と同様にしてゲッタリング領域１１９の半導体膜を選択的にエッチングして除去する。ゲッタリング領域のエッチング処理が終了した後、バリア層１１８は、フッ酸により除去すればよい。
【０１７６】
こうして、触媒元素濃度が低減され、配向率が高く粒径の大きな結晶粒が集まった良好な構造の第１結晶質半導体層および第２結晶質半導体層の積層からなる結晶質半導体層が形成される。なお、結晶化後、ＴＦＴのしきい値電圧を制御するために、アクセプタ型の不純物として硼素をイオンドープ法により半導体膜に添加する。添加する濃度は実施者が適宣決定すれば良い。
【０１７７】
こうして形成された多結晶シリコン膜をエッチング処理により分割して、半導体膜１２０〜１２３を形成する。その上に、ゲート絶縁膜１２４として、ＳｉＨ4、Ｎ2Ｏを用いプラズマＣＶＤ法により作製される酸化窒化シリコン膜を１１０nmの厚さに形成する（図２６（Ｃ））。
【０１７８】
さらに、ゲート絶縁膜１２４上に第１導電膜１２５として窒化タンタル膜をスパッタ法で３０nmの厚さに形成し、さらに第２導電膜１１６としてタングステンを３００nmの厚さに形成する（図２６（Ｄ））。
【０１７９】
次に、図２７（Ａ）に示すように光感光性のレジスト材料を用い、マスク１２７〜１３０を形成する。そして、第１導電膜１２５及び第２導電膜１２６に対する第１のエッチング処理を行う。エッチングにはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いる。エッチング用ガスに限定はないがＷ膜や窒化タンタル膜のエッチングにはＣＦ4とＣｌ2とＯ2とを用いる。それぞれのガス流量を２５：２５：１０とし、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してエッチングを行う。この場合、基板側（試料ステージ）にも１５０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件により主にＷ膜を所定の形状にエッチングする。
【０１８０】
この後、エッチング用ガスをＣＦ4とＣｌ2に変更し、それぞれのガス流量比を３０：３０とし、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０WのＲＦ（１３．５６MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2との混合ガスは窒化タンタル膜とＷ膜とを同程度の速度でエッチングする。こうして、端部にテーパーを有する第１電極１３１ａ〜１３４ａおよび第２電極１３１ｂ〜１３４ｂからなる第１形状のゲート電極１３１〜１３４を形成する。テーパーは４５〜７５°で形成する。なお、ゲート絶縁膜１２４の第１形状のゲート電極１３１〜１３４で覆われない領域の表面は２０〜５０nm程度エッチングされ薄くなった領域が形成される（図２７（Ａ））。
【０１８１】
次に、マスク１２７〜１３０を除去せずに図２７（Ｂ）に示すように第２のエッチング処理を行う。エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２０：２０：２０とし、１Paの圧力でコイル型の電極に５００WのＲＦ（１３．５６MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）には２０WのＲＦ（１３．５６MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧を印加する。このエッチング条件により第２導電膜として用いたＷ膜をエッチングする。こうして第３電極１３５ａ〜１３８ａと第４電極１３５ｂ〜１３８ｂからなる第２形状のゲート電極１３５〜１３８を形成する。ゲート絶縁膜１２４の第２形状のゲート電極１３５〜１３８で覆われない領域表面は２０〜５０nm程度エッチングされ薄くなる。この第３電極、第４電極を便宜上電極（Ａ）、電極（Ｂ）とも称する。
【０１８２】
続いてｎ型を付与する不純物元素（ｎ型不純物元素）を半導体層に添加する第１のドーピング処理を行う。ドーピングは第１形状の電極１３５〜１３８をマスクとして用い、水素希釈のフォスフィン（ＰＨ3）ガスまたは希ガスで希釈したフォスフィンガスを用い、半導体膜１２０〜１２３に第１濃度のｎ型不純物元素を含むｎ型不純物領域１３９〜１４２を形成する。このドーピングにより形成する第１濃度のｎ型不純物元素を含むｎ型不純物領域の燐濃度は１×１０16〜１×１０17/cm3となるようにする（図２７（Ｂ））。
【０１８３】
その後、第２半導体層１２１を覆うマスク１４３、第３半導体層１２２の一部を露出するマスク１４４、第４半導体層１２３を覆うマスク１４５を形成し、第２のドーピング処理を行う。第２のドーピング処理では、第３電極（電極（Ａ））１３５ａを通して第１半導体層１２０に第２濃度のｎ型不純物元素を含むｎ型不純物領域１４６を形成する。このドーピングにより形成する第２濃度のｎ型不純物元素を含むｎ型不純物領域の燐濃度は１×１０17〜１×１０19/cm3となるようにする。
【０１８４】
続いて、マスク１４３〜１４５をそのままに第３のドーピング処理を行う。第１半導体層１２０、第３半導体層１２２にゲート絶縁膜１２４を通してｎ型不純物元素を添加を行い、第３濃度のｎ型不純物元素を含むｎ型不純物領域１４７、１４８を形成する。このドーピングにより形成する第３濃度のｎ型不純物元素を含むｎ型不純物領域の燐濃度は１×１０20〜１×１０21/cm3となるようにする（図２７（Ｃ））。
【０１８５】
なお、本実施例では、以上のように２回にわけて不純物元素を添加しているが、ゲート絶縁膜およびゲート電極を形成する第３電極の膜厚を制御したり、ドーピングの際の加速電圧を調整したりすることにより、１回のドーピング工程で、第２濃度のｎ型不純物元素を含むｎ型不純物領域および第３濃度のｎ型不純物元素を含むｎ型不純物領域を形成することもできる。
【０１８６】
次いで、図２８（Ａ）で示すように第１半導体層１２０および第３半導体層１２２を覆うマスク１４９、１５０を形成し第４のドーピング処理を行う。ドーピングは水素希釈のジボラン（Ｂ2Ｈ6）ガスまたは希ガスで希釈したジボランガスを用い、第２半導体層１２１に第１濃度のｐ型不純物領域１５２及び第２濃度のｐ型不純物領域１５１を形成する。また、画素部において保持容量を形成する第４半導体層１２３には、第１濃度のｐ型不純物領域１５４及び第２濃度のｐ型不純物領域１５３が形成される。第１濃度のｐ型不純物領域１５２、１５４は電極（Ａ）１３６ａ、１３８ａと重なる領域に形成されるものであり、１×１０18〜１×１０20/cm3の濃度範囲で硼素を添加し、第２濃度のｐ型不純物領域１５１、１５３には２×１０20〜３×１０21/cm3の濃度範囲で硼素が添加されるようにする。
【０１８７】
以上までの工程でそれぞれの半導体膜に燐又は硼素が添加された領域が形成される。第２形状のゲート電極１３５〜１３７はゲート電極となる。また、第２形状の電極１３８は画素部において保持容量を形成する一方の容量電極となる。
【０１８８】
次いで、図２８（Ｂ）に示すように、それぞれの半導体膜に添加された不純物元素を活性化処理するために、ＹＡＧレーザーの第２高調波（５３２nm）の光を半導体膜に照射する。
【０１８９】
また、先のゲッタリング処理と活性化のための加熱処理とを組み合わせることで半導体膜を結晶化する際に用いた触媒元素を後のＴＦＴのソース領域またはドレイン領域（高濃度に燐が添加されている領域）に移動させてチャネル形成領域の触媒元素濃度をより低減することができる。
【０１９０】
その後、図２８（Ｂ）に示すように、プラズマＣＶＤ法で窒化シリコン膜または窒化酸化シリコン膜から成る第１層間絶縁膜１４５を５０nmの厚さに形成し、クリーンオーブンを用いて４１０℃の加熱処理を行い、窒化シリコン膜または窒化酸化シリコン膜から放出される水素で半導体膜の水素化を行う。
【０１９１】
次いで、第１層間絶縁膜１５５上に第２層間絶縁膜１５６をアクリルで形成する。そしてコンタクトホールを形成する。このエッチング処理においては外部入力端子部の第１層間絶縁膜及び第３層間絶縁膜も除去する。そして、チタン膜とアルミニウム膜を積層して形成される配線１５７〜１６４を形成する（図２８（Ｃ））。
【０１９２】
以上のようにして、同一基板上にｎチャネル型ＴＦＴ８１、ｐチャネル型ＴＦＴ８２を有する駆動回路８５と、ＴＦＴ８３と保持容量８４を有する画素部８６を形成することができる。保持容量８４は半導体１２３、ゲート絶縁膜１２４、容量配線１６８で形成されている。
【０１９３】
駆動回路２０５のｎチャネル型ＴＦＴ８１はチャネル形成領域１６５、ゲート電極を形成する電極（Ａ）１３５ａと重なる第２濃度のｎ型不純物元素を含むｎ型不純物領域１４６（Ｌov領域）と、ソース領域またはドレイン領域として機能する第３濃度のｎ型不純物元素を含むｎ型不純物領域１４７を有している。Ｌov領域のチャネル長方向の長さは０．５〜２．５μm、好ましくは１．５μmで形成する。このようなＬov領域の構成は、主にホットキャリア効果によるＴＦＴの劣化を防ぐことを目的としている。これらｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴによりシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成することができる。
【０１９４】
駆動回路８５のｐチャネル型ＴＦＴ８２にはチャネル形成領域１６６、ゲート電極を形成する電極（Ａ）１３６ａの外側に第２濃度のｐ型不純物元素を含むｐ型不純物領域１５１（ソース領域またはドレイン領域として機能する領域）と、電極（Ａ）１３６ａと重なる第１濃度のｐ型不純物元素を含むｐ型不純物領域１５２を有している。
【０１９５】
画素部８６のＴＦＴ（画素ＴＦＴ）８３にはチャネル形成領域１６７、該チャネル形成領域の外側に形成される第１濃度のｎ型不純物元素を含むｎ型不純物領域１４１と、ソース領域またはドレイン領域として機能する第３濃度のｎ型不純物元素を含むｎ型不純物領域１４８を有している。また、保持容量８４の一方の電極として機能する半導体層１２３にはｐ型不純物領域１５３、１５４が形成されている。
【０１９６】
図２９はアクティブマトリクス基板の回路構成の一例を示す回路ブロックである。ＴＦＴを組み込まれて形成される画素部６０１、データ信号線駆動回路６０２、走査信号線駆動回路６０６が形成されている。データ信号線駆動回路６０２は、シフトレジスタ６０３、ラッチ６０４、６０５、その他バッファ回路などから構成される。シフトレジスタ６０３にはクロック信号、スタート信号が入力し、ラッチにはデジタルデータ信号やラッチ信号が入力する。また、走査信号線駆動回路６０６もシフトレジスタ、バッファ回路などから構成されている。画素部６０１の画素数は任意なものとするが、ＸＧＡならば１０２４×７６８個の画素が設けられる。
【０１９７】
このようなアクティブマトリクス基板を用いて、アクティブマトリクス駆動をする表示装置を形成することができる。本実施例では画素電極を光反射性の材料で形成したため、液晶表示装置に適用すれば反射型の表示装置を形成することができる。このような基板から液晶表示装置や有機発光素子で画素部を形成する発光装置を形成することができる。こうして反射型の表示装置に対応したアクティブマトリクス基板を作製することができる。
【０１９８】
このアクティブマトリクス基板からアクティブマトリクス型液晶表示装置を作製する工程は以下の通りである。
【０１９９】
まず、図２８（Ｃ）の状態のアクティブマトリクス基板を作製した後、アクティブマトリクス基板上に配向膜１８０を形成してラビング処理を行う。次いで、対向基板１８１を用意し、対向基板１８１上に着色層１８２、１８３、平坦化膜１８４を形成する。赤色着色層１８２と青色着色層１８３とを一部重ねることにより、遮光膜として機能させている。なお、図３０では図示しないが、赤色着色層と緑色着色層とを重ねて遮光膜として機能させている領域もある。
【０２００】
次いで、対向電極１８５を画素部に形成した後、全面に配向膜１８６を形成してラビング処理を行う。そして、画素部と駆動回路とが形成されたアクティブマトリクス基板と着色層と画素電極とが形成された対向基板とをシール材１８７で貼り合わせる。シール材１８７には、フィラーが混入されていて、このフィラーと柱状スペーサとによって均一な間隔をもって２枚の基板を貼り合わせることができる。その後、貼り合わせた基板間に液晶材料１８８を注入して、封止材（図示せず）によって完全に封止する。液晶材料１８８には、公知の液晶材料を用いればよい。このようにして図３０に示すアクティブマトリクス型液晶表示装置が完成する。
【０２０１】
（実施例９）
本発明は、ＴＦＴの形状に関わらず適応することができる。本実施例では、図３８、図３９を用いてボトムゲート型ＴＦＴの作製工程に本発明を適応した例を説明する。
【０２０２】
基板５０上に、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜を形成し（図示せず）、ゲート電極を形成するために導電膜を形成し、所望の形状にパターニングしてゲート電極５１を得る。導電膜には、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、ＣｒまたはＡｌから選ばれた元素または複数の元素を主成分とする導電膜を用いればよい。
【０２０３】
次いで、ゲート絶縁膜５２を形成する。ゲート絶縁膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜の単層、もしくはいずれかの膜の積層構造にしてもよい。非晶質半導体膜として第１半導体層としてシリコンゲルマニウム膜５３を形成する。反応ガスにＳｉＨ4とＧｅＨ4を用いて、プラズマＣＶＤ法または減圧ＣＶＤ法等により膜厚を２０〜１００nmで成膜すればよい。
【０２０４】
続いて、第１半導体層に触媒元素を添加して触媒元素含有層５４を形成し、加熱処理を行って、第１結晶質半導体層を形成する。加熱処理としては、光源の輻射熱を用いて加熱処理を行う方法、加熱した不活性気体により加熱処理を行う方法、電熱炉を用いて加熱処理を行う方法のいずれかを用いればよい（図３８（Ｃ））。
【０２０５】
次いで、第１結晶質半導体層に実施例４と同様にして第１のレ−ザ光を照射する。第１のレーザー光としては、波長４００nm以下のエキシマレーザーや、ＹＡＧレーザーまたはＹＶＯ4レーザの第２高調波（波長５３２nm）〜第４高調波（波長２６６nm）を光源として用いて行う。これらのレーザー光は光学系にて線状またはスポット状に集光し、そのエネルギー密度を４６０mJ/cm2として照射し、上記のように集光したレーザー光を基板の所定の領域に渡って走査させ、９０〜９８％のオーバーラップ率をもって第１結晶質半導体層に照射し、表面が凹凸形状となった第１結晶質半導体層５５を形成する。また、第１結晶質半導体層５５表面には、酸化膜５６が形成される（図３８（Ｄ））。
【０２０６】
次いで、酸化膜５６を除去した後、第２半導体層として、非晶質シリコン膜５７を形成する。プラズマＣＶＤ法を用い、膜厚が、２０〜１００nmになるように形成すればよい（図３８（Ｅ））。
【０２０７】
続いて、第２半導体層５７に実施例４と同様にして第２のレーザー光を照射して、第２半導体層５７を結晶化する。第２半導体層は、第１結晶質半導体層５５の高い配向性の影響を受けて、高い配向性を有する第２結晶質半導体層５８が形成される。なお、第２のレーザー光のエネルギー密度は、第１のレーザー光のエネルギー密度より大きくする。本実施例では、５５３mJ/cm2としている。この第２のレーザー光照射により、第２半導体層も結晶化され、第１結晶質半導体層５５および第２結晶質半導体層５８からなる結晶質半導体層５９が形成される（図３８（Ｆ））。
【０２０８】
次いで、第１半導体層の結晶化の際に用いた触媒元素をゲッタリング領域に移動させるための工程を行う。結晶質半導体層５９上にバリア層６０を形成し、バリア層６０上にゲッタリング領域６１を形成する。バリア層６０は、特に厚さは限定されないが、簡便に形成する方法としては、結晶質半導体層の表面をオゾン水で処理すればよい。この処理により、結晶質半導体層表面にケミカルオキサイドが形成されるのでこの膜を用いれば良い。ゲッタリング領域となる半導体層６１としては、プラズマＣＶＤ法やスパッタ法でＡｒを０．０１〜２０原子％含む非晶質シリコン膜を２５〜２５０nmの厚さで形成する。この半導体膜は、後に除去するため、エッチングで除去しやすいように結晶質半導体層と選択比を高くするため、密度の低い膜（例えば非晶質シリコン膜）としておくことが望ましい。
【０２０９】
この後、触媒元素をゲッタリング領域に移動させるため、加熱処理を行う。光源の輻射熱を用いて加熱処理を行う方法、加熱した不活性気体により加熱処理を行う方法、電熱炉を用いて加熱処理を行う方法のいずれかを用いればよい。この加熱処理により、触媒元素が拡散によりゲッタリング領域に移動して、結晶質半導体層に含まれる触媒元素の濃度を１×１０17/cm3以下にすることができる（図３９（Ａ））。
【０２１０】
ゲッタリング工程が終了したら、ゲッタリング領域６１およびバリア層６０は、順に除去すればよい。こうして、触媒元素濃度が低減され、配向率が高く粒径の大きな結晶粒が集まった良好な構造の第１結晶質半導体層および第２結晶質半導体層の積層からなる結晶質半導体層が形成される。
【０２１１】
結晶化工程が終わったら、後の不純物添加工程において結晶質シリコン膜（チャネル形成領域）を保護する絶縁膜６２を１００〜４００nm厚で形成する。次いで、レジストからなるマスクを用いて、後のｎチャネル型ＴＦＴの活性層となる結晶質シリコン膜にｎ型を付与する不純物元素を１×１０20〜１×１０21/cm3の濃度で、後のｐチャネル型ＴＦＴの活性層となる結晶質シリコン膜にｐ型不純物元素を１×１０20〜５×１０21/cm3の濃度で、さらに希ガス元素を１×１０19〜１×１０22/cm3の濃度で添加して、ソース領域、ドレイン領域、ＬＤＤ領域を形成する（図３９（Ｂ））。
【０２１２】
次いで、結晶質シリコン膜上の絶縁膜を除去し、結晶質シリコン膜を所望の形状にパターニングした後、層間絶縁膜６３を形成する。層間絶縁膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜から５００〜１５００nm厚で形成する。その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成して、各ＴＦＴを電気的に接続するための配線６４〜６７を形成する。
【０２１３】
なお、本実施例では、第１半導体層に含まれる触媒元素の濃度を低減するゲッタリング処理を行う前に第２半導体層を形成したが、作製工程は、実施例４〜６のいずれかを組み合わせて用いることができる。以上のように本発明は、ＴＦＴの形状に関わることなく適応することができる。
【０２１４】
（実施例１０）
本実施例では、図４０と図４１を用いて半導体層を一対のゲート配線で挟んだＴＦＴの作製工程に本発明を適応した例を説明する。
【０２１５】
基板１０００上に、実施例６と同様にして酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜を形成し（図示せず）、ゲート電極を形成するために導電膜を形成し、所望の形状にパターニングして第１ゲート配線１００１を得る。
【０２１６】
次いで、下地絶縁膜１００２を形成する。下地絶縁膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜の単層、もしくはこれらの膜の積層構造にしてもよい。第１半導体層としてシリコンゲルマニウム膜１００３を形成する。反応ガスにＳｉＨ4とＧｅＨ4を用いて、プラズマＣＶＤ法または減圧ＣＶＤ法等により膜厚を２０〜１００nmで成膜すればよい。
【０２１７】
続いて、第１半導体層に触媒元素を添加して触媒元素含有層５４を形成し、加熱処理を行って、第１結晶質半導体層を形成する。加熱処理としては、光源の輻射熱を用いて加熱処理を行う方法、加熱した不活性気体により加熱処理を行う方法、電熱炉を用いて加熱処理を行う方法のいずれかを用いればよい（図４０（Ｃ））。
【０２１８】
第１結晶質半導体層に実施例６と同様に第１のレ−ザ光を照射し、表面が凹凸形状となった第１結晶質半導体層１００４を形成する。また、第１結晶質半導体層１００４表面には、酸化膜１００５が形成される（図４０（Ｄ））。
【０２１９】
酸化膜１００５を除去した後、第２半導体層として、非晶質シリコン膜１００６を形成する。プラズマＣＶＤ法を用い、膜厚が、２０〜１００nmになるように形成すればよい（図４０（Ｅ））。
【０２２０】
続いて、実施例６と同様にして第２半導体層１００６に第２のレーザー光を照射して、第２半導体層１００６を結晶化する。第２半導体層は、第１結晶質半導体層１００４の高い配向性の影響を受けて、高い配向性を有する第２結晶質半導体層１００７が形成され、第１結晶質半導体層１００４および第２結晶質半導体層１００７からなる結晶質半導体層１００８が形成される（図３８（Ｆ））。
【０２２１】
次いで、第１半導体層１００３の結晶化の際に用いた触媒元素をゲッタリング領域に移動させるための工程を行う。結晶質半導体層１００８上にバリア層１００９を形成し、バリア層１００９上にゲッタリング領域１０１０を形成する。ゲッタリング領域となる半導体層１０１０としては、Ａｒを０．０１〜２０原子％含む非晶質シリコン膜を２５〜２５０nmの厚さで形成する。この後、実施例６と同様に触媒元素をゲッタリング領域に移動させるための加熱処理を行う（図４１（Ａ））。
【０２２２】
ゲッタリング工程が終了したら、ゲッタリング領域１０１０およびバリア層１００９は、順に除去すればよい。こうして、触媒元素濃度が低減され、配向率が高く粒径の大きな結晶粒が集まった良好な構造の第１結晶質半導体層および第２結晶質半導体層の積層からなる結晶質半導体層が形成される。
【０２２３】
続いて、結晶質半導体層１００８を覆うゲート絶縁膜１０１１を形成する。ゲート絶縁膜１０１１は、プラズマＣＶＤ法やスパッタ法でシリコンを含む絶縁物で形成する。その厚さは４０〜１５０nmとする。その上には第２ゲート配線１０１２、１０１３を形成する。第２ゲート配線を形成する材料に限定はないが、モリブデン、タングステンなどの高融点金属の窒化物で形成する第１層と、その上に形成する高融点金属又はアルミニウムや銅などの低抵抗金属、或いは多結晶シリコンなどの積層構造にしてもよい。
【０２２４】
その後、イオンドーピング法により各半導体膜に導電型を付与する不純物元素を添加して、後のソース領域またはドレイン領域、ＬＤＤ領域となる不純物領域を形成する。さらに活性化や水素化の加熱処理を行う。次いで、アクリル、ポリイミド、ポリアミド、ポリイミドアミドから選ばれる有機樹脂材料から成る層間絶縁膜１０１４を形成する。層間絶縁膜の表面はＣＭＰにより平坦化処理することが望ましい。その後、結晶質半導体層１００８に達するコンタクトホールを形成し、配線１０１５〜１０１８を形成する。
【０２２５】
なお、本実施例では、第１半導体層に含まれる触媒元素の濃度を低減するゲッタリング処理を行う前に第２半導体層を形成したが、作製工程は、実施例４〜６のいずれかを組み合わせて用いることができる。
【０２２６】
（実施例１１）
図３５は本発明に適用可能なレーザー処理装置の一態様を示す図である。この装置はレーザー１４００、光学系１４０１、基板ステージ１４０２、基板搬送手段１４０４、ブロワー１４１０などから構成されている。また、付随するものとして、基板１４１１を保管するカセット１４０８、カセットを保持する１４０７、基板上のレーザー光照射領域をブロワーから供給する気体で置換するノズル１４０９などが備えられている。
【０２２７】
レーザーは波長４００nm以下の光を発振するエキシマレーザーなどの気体レーザーや、ＹＡＧレーザー、ＹＬＦレーザーなどの固体レーザーを用いる。ＹＡＧレーザーでは基本波（１０６０nm）の他に、第２高調波（５３２nm）や第３高調波（３５３．３nm）などを用いることができる。これらのレーザーはパルス発振するものを用い、発振周波数は５〜３００Hz程度のものが採用される。
【０２２８】
光学系１４１０はレーザー１４００から放出されるレーザー光を集光及び伸張して、被照射面に断面形状が細い線状のレーザー光を照射するためのものである。その構成は任意なものとして良いが、シリンドリカルレンズアレイ１４１２、シリンドリカルレンズ１４１３、ミラー１４１４、ダブレットシリンドリカルレンズ１４１５などを用いて構成する。レンズの大きさにもよるが、長手方向は１００〜４００mm程度、短手方向は１００〜５００μm程度の線状レーザー光を照射することが可能である。
【０２２９】
ステージ１４０２は処理する基板１４１１を保持し、レーザーと同期して移動させるためのものである。基板１４１１のカセット１４０８からの取り出し、及びレーザー処理に伴う移動は搬送手段１４０４により行う。搬送手段１４０４にはアーム１４０５が備えられている。アーム１４０５は基板１４１１の一端を掴み一軸方向に動かすことにより、前述の線状レーザー光を基板の全面に照射することが可能となる。
【０２３０】
このようなレーザー照射装置の構成は、レーザー光の照射時の雰囲気制御をするためのチャンバーを必要とせず、基板が大型化してもレーザー照射装置の小型化を図ることができる。本実施例は、実施例１〜１０に適応することができる。
【０２３１】
（実施例１２）
ＴＦＴ基板を用いた他の実施例として、発光素子を用いた表示装置の一例を図面を参照して説明する。図１３は各画素毎にＴＦＴを配置して形成される表示装置の画素構造を上面図で示している。なお、図１３において示すｎチャネル型ＴＦＴ１６００、１６０２及びｐチャネル型ＴＦＴ７０１は実施例５と同様の構成であり、本実施例では詳細な説明は省略する。
【０２３２】
図１３（Ａ）は基板６０１上にブロッキング層６０２を介してｎチャネル型ＴＦＴ７００とｐチャネル型ＴＦＴ７０１が画素に形成された構成を示している。この場合、ｎチャネル型ＴＦＴ７００はスイッチング用ＴＦＴであり、ｐチャネル型ＴＦＴ７０１は電流制御用ＴＦＴであり、そのドレイン側は発光素子７０５の一方の電極と接続している。ｐチャネル型ＴＦＴ７０２は発光素子に流す電流を制御する動作を目的としている。勿論、一つの画素に設けるＴＦＴの数に限定はなく、表示装置の駆動方式に従い適切な回路構成とすることが可能である。
【０２３３】
図１３（Ａ）に示す発光素子１１０５は、陽極層１１１１、発光体を含む有機化合物層１１１２、陰極層１１１３から成り、その上にパッシベーション層１１１４が形成されている。有機化合物層は、発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。また、有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）があり、これらのうちどちらか、あるいは両方の発光を含んでいる。
【０２３４】
陽極は酸化インジウムや酸化スズ、酸化亜鉛などの仕事関数の高い材料を用い、陰極にはＭｇＡｇ、ＡｌＭｇ、Ｃａ、Ｍｇ、Ｌｉ、ＡｌＬｉ、ＡｌＬｉＡｇなどのアルカリ金属又はアルカリ土類金属、代表的にはマグネシウム化合物で形成される仕事関数の低い材料を用いる。また、１〜２０nmの薄いフッ化リチウム層とＡｌ層との組み合わせ、薄いセシウム層とＡｌ層との組み合わせによって陰極を構成しても良い。陽極はｐチャネル型ＴＦＴ１６０２のドレイン側の配線１１１０と接続しており、陽極１１１１の端部を覆うように隔壁層１１０３が形成されている。
【０２３５】
発光素子１６０５上にはパッシベーション膜１１１４が形成されている。パッシベーション層１１１４には窒化シリコン、酸窒化シリコン、ダイヤモンドライクカーボン（ＤＬＣ）など酸素や水蒸気に対しバリア性の高い材料を用いて形成する。このような構成により発光素子の発する光は陽極側から放射される構成となる。
【０２３６】
一方、図１３（Ｂ）は基板１１０１上にブロッキング層１１０２を介してｎチャネル型ＴＦＴ１６００とｎチャネル型ＴＦＴ１６０２が画素に形成された構成を示している。この場合、ｎチャネル型ＴＦＴ１６００はスイッチング用ＴＦＴであり、ｎチャネル型ＴＦＴ１６０２は電流制御用ＴＦＴであり、そのドレイン側は発光素子７０６の一方の電極と接続している。
【０２３７】
発光素子１６０６は、ｎチャネル型ＴＦＴ１６０２のドレイン側に接続する配線１１１５上に陽極材料として酸化インジウムや酸化スズ、酸化亜鉛などの仕事関数の高い材料の膜を形成している。その上に形成する有機化合物層は図１３（Ａ）の有機化合物層１１１２と同様な構成が適用される。
【０２３８】
陰極の構成は、１〜２nmの低仕事関数の材料で形成される第１陰極層１１１９と、その上に形成されて陰極の低抵抗化を図るために設ける第２陰極層１１１７とで形成される。第１陰極層１１１９はセシウム、セシウムと銀の合金、フッ化リチウムの他にＭｇＡｇ、ＡｌＭｇ、Ｃａ、Ｍｇ、Ｌｉ、ＡｌＬｉ、ＡｌＬｉＡｇなどのアルカリ金属又はアルカリ土類金属、代表的にはマグネシウム化合物で形成される。第２陰極層１１１７は、１０〜２０nmのＡｌ、Ａｇなどの金属材料又は、１０〜１００nmの酸化インジウムや酸化スズ、酸化亜鉛などの透明導電膜で形成される。発光素子１６０６上にはパッシベーション膜１１２０が形成されている。このような構成により発光素子の発する光は陰極側から放射される構成となる。
【０２３９】
また、図１３（Ｂ）における発光素子１６０６の他の形態として、ｎチャネル型ＴＦＴ１６０２のドレイン側に接続する配線１１１５上に陰極材料としてセシウム、セシウムと銀の合金、フッ化リチウムの他にＭｇＡｇ、ＡｌＭｇ、Ｃａ、Ｍｇ、Ｌｉ、ＡｌＬｉ、ＡｌＬｉＡｇなどのアルカリ金属又はアルカリ土類金属、代表的にはマグネシウム化合物から成る陰極層１１１６、有機化合物層１１１８、１〜２nm程度の薄い第１陽極層１１１９、透明導電膜で形成される第２陽極層１１１７とした構成とすることもできる。第１陽極層はＮｉ、Ｐｔ、Ｐｂなどの仕事関数の高い材料を真空蒸着法で形成する。
【０２４０】
以上のようにしてアクティブマトリクス駆動の発光素子を用いた表示装置を作製することができる。本発明により得られる結晶質半導体層は｛１０１｝面の配向率が高いので、結晶粒界における欠陥密度が低減し、高い電界効果移動度を得ることができる。この表示装置においては、発光素子に接続する電流制御用にＴＦＴに高い電流駆動能力が要求されるので、その用途に適している。また、ここでは示さないが、画素部の周辺に駆動回路部を設ける構成は、実施例６と同様にすれば良い。
【０２４１】
（実施例１３）
図１６に電圧補償回路を有する発光素子を用いた表示装置の画素の構成について示す。図１６(Ａ)に示すとおり、スイッチング用ＴＦＴ１３０１、駆動用ＴＦＴ１３０２、発光素子１３０４、ソース信号線(Ｓ)、ゲート信号線(Ｇ)、電流供給線(Current)については従来と同様に有している。この画素の構成は、スイッチング用ＴＦＴ１３０１の出力電極と、駆動用ＴＦＴ１３０２のゲート電極との間に、電圧補償回路１３１０を有している点を特徴としている。
【０２４２】
図１６(Ｂ)は、電圧補償回路１３１０の構成を含む回路図である。電圧補償回路１３１０は、第１ＴのＦＴ１３５１、第２ＴＦＴ１３５２、第３ＴＦＴ１３５３、第１容量１３５４および第２容量１３５５を有する。また、Ｇ(ｍ)はｍ行目に走査されるゲート信号線、Ｇ(ｍ−１)は、ｍ−１行目に走査されるゲート信号線である。
【０２４３】
第１容量１３５４と、第２容量１３５５とは、直列に配置される。第１容量１３５４の第１電極は、スイッチング用ＴＦＴ１３０１の出力電極と接続され、第１容量１３５４の第２電極は、第２容量１３５５の第１電極と接続され、第２容量１３５５の第２電極は、電流供給線と接続されている。
【０２４４】
第１ＴＦＴ１３５１のゲート電極は、ゲート信号線Ｇ(ｍ−１)と接続され、入力電極は、ゲート信号線Ｇ(ｍ)と接続され、出力電極は、スイッチング用ＴＦＴ１３０１の出力電極と接続されている。第２ＴＦＴ１３５２のゲート電極は、ゲート信号線Ｇ(ｍ−１)と接続され、入力電極は、ゲート信号線Ｇ(ｍ)と接続され、出力電極は、第１容量１３５４の第２電極および、第２容量１３５５の第１電極と接続されている。第３ＴＦＴ１３５３のゲート電極は。スイッチング用ＴＦＴ１３５１の出力電極と接続され、入力電極は、電流供給線と接続され、出力電極は、第１容量１３５４の第２電極および、第２容量１３５５の第１電極と接続されている。
【０２４５】
なお、画素を構成するＴＦＴ１３０１、１３０２、１３５１〜１３５３は全て同一極性のＴＦＴを用いており、その極性はｎチャネル型でもｐチャネル型でも良い。これらのＴＦＴを本発明の結晶質半導体層で形成すると、｛１０１｝面の配向率が高いので、結晶粒界における欠陥密度が低減し、高い電界効果移動度を得ることができ、高速に動作させることができると共に、高い電流駆動能力を有し余裕を持って発光素子を駆動させることができる。
【０２４６】
また、第１容量１３５４は、第３ＴＦＴ１３５３の出力電極とゲート電極間に配置され、その容量結合を利用して駆動用ＴＦＴ１３０２のゲート電極電位を上昇させるために用いられる容量であり、第２容量１３５５は、第１容量１３５４と直列配置され、電位が安定している電流供給線と、駆動用ＴＦＴ１３０２の間を容量結合して、駆動用ＴＦＴ１３０２のゲート電極の電位を保持するために用いられる容量である。
【０２４７】
ここで、第２容量１３５５のもう１つの機能として、電圧補償回路のブートストラップを正常に機能させるための負荷として用いている点を付記しておく。この負荷がない場合、第３ＴＦＴ１３５３のゲート電極の電位が、ソース信号線からのデジタル映像信号の入力によって上昇をはじめると、容量結合によって直ちに第３ＴＦＴ１３５３の出力電極の電位が上昇する。この動作が起こった場合、先に述べたブートストラップが正常に働かなくなることがあるため、第２容量１３５５を配置することによって、第３ＴＦＴ１３５３のゲート電極の電位の上昇に対し、第３ＴＦＴ１３５３の出力電極の、容量結合による電位上昇を遅延させる。このようにすると、第３ＴＦＴの出力電極の電位上昇は、第３ＴＦＴ１３５３自身がＯＮして流れるドレイン電流によるものが支配的となり、ブートストラップを正常に働かせることが出来る。
【０２４８】
以上の方法により、通常、ソース信号線に入力されるデジタル映像信号の電圧振幅よりも大きい電圧振幅が必要であったゲート信号線選択パルスを、デジタル映像信号と同等の電圧振幅にすることが可能となる。よって、ゲート信号線駆動回路側の消費電力を低減することが可能となる。なお、ここで示した動作の場合、電流供給線の電位は高くしておくことが動作上望ましいため、発光素子１３０４の電極の向きは、１３０５を陽極、１３０６を陰極とするのが望ましい。この場合、従来例にて述べたのとは逆に、ｎチャネル型ＴＦＴによって構成した場合には下面出射、ｐチャネル型ＴＦＴによって構成した場合には上面出射となる。
【０２４９】
（実施例１４）
本実施例では、実施例６又は実施例７における有機発光素子を備えた表示装置の形態を図１７に示す。図１７（Ａ）は、表示装置を示す上面図であり、そのＡ−Ａ'線の断面図を図１７（Ｂ）に示す。絶縁表面を有する基板２５０（例えば、ガラス基板、結晶化ガラス基板、もしくはプラスチック基板等）に、画素領域２５２、ソース側駆動回路２５１、及びゲート側駆動回路２５３を形成する。
【０２５０】
２６８はシール材、２６９はＤＬＣ膜であり、画素領域および駆動回路部はシール材２６８で覆われ、そのシール材は保護膜２６９で覆われている。さらに、接着材を用いてカバー材２７０で封止されている。熱や外力などによる変形に耐えるためカバー材２７０は基板２５０と同じ材質のもの、例えばガラス基板を用いることが望ましく、サンドブラスト法などにより図１７に示す凹部形状（深さ３〜１０μm）に加工する。さらに加工して乾燥剤２７１が設置できる凹部（深さ５０〜２００μm）を形成することが望ましい。なお、２５８はソース側駆動回路２５１及びゲート側駆動回路２５３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）１７０９からビデオ信号やクロック信号を受け取る。
【０２５１】
次に、断面構造について図１７（Ｂ）を用いて説明する。基板２５０上に絶縁膜２６０が設けられ、絶縁膜２６０の上方には画素領域２５２、ゲート側駆動回路２５３が形成されており、画素領域２５２は電流制御用ＴＦＴ２６１とそのドレインに電気的に接続された発光素子の一方の電極２６２を含む複数の画素により形成される。また、ゲート側駆動回路２５３はｎチャネル型ＴＦＴ２６３とｐチャネル型ＴＦＴ２６４とを組み合わせたＣＭＯＳ回路を用いて形成される。これらのＴＦＴ（２６１、２６３、２６４を含む）は、公知の技術に従い作製すればよい。
【０２５２】
画素電極２６２は有機発光素子の陽極として機能する。また、画素電極２６２の両端には隔壁２６５が形成され、発光素子の電極２６２上には有機化合物層２６６および有機発光素子の陰極２６７が形成される。有機化合物層２６６は正孔注入層や発光層、電子注入層などを適宜組み合わせて形成する。その全てをインクジェット方式の印刷技術で形成しても良いし、スピン塗布法とインクジェット方式を組み合わせて形成しても良い。
【０２５３】
例えば、正孔注入層としてＰＥＤＯＴから成る第１有機化合物層を形成し、その上にインクジェット方式による印刷装置を用いて線状又はストライプ状の第２有機化合物層を形成することができる。この場合、第２有機化合物層が発光層となる。適用する有機化合物材料は、高分子系又は中分子系のものが可能である。
【０２５４】
陰極２６７は全画素に共通の配線としても機能し、接続配線２５８を経由してＦＰＣ２５９に電気的に接続されている。さらに、画素領域２５２及びゲート側駆動回路２５３に含まれる素子は全て陰極２６７、シール材２６８、及び保護膜２６９で覆われている。また、シール材２６８を用いて有機発光素子を完全に覆った後、すくなくとも図１７に示すようにＤＬＣ膜などからなる保護膜２６９をシール材２６８の表面（露呈面）に設けることが好ましい。また、基板の裏面を含む全面に保護膜を設けてもよい。ここで、外部入力端子（ＦＰＣ）が設けられる部分に保護膜が成膜されないように注意することが必要である。マスクを用いて保護膜が成膜されないようにしてもよいし、マスキングテープで外部入力端子部分を覆うことで保護膜が成膜されないようにしてもよい。
【０２５５】
以上のような構造で有機発光素子をシール材２６８及び保護膜で封入することにより、有機発光素子を外部から完全に遮断することができ、外部から水分や酸素等の有機化合物層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い表示装置を得ることができる。また、画素電極を陰極とし、有機化合物層と陽極を積層して図１７とは逆方向に発光する構成としてもよい。
【０２５６】
（実施例１５）
本実施例では、実施例８のアクティブマトリクス基板を用いて発光装置を作製した例について説明する。発光装置とは基板上に形成された発光素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにＩＣを実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られる有機化合物を含む層（ＥＬ層）と陽極層と、陰極層とを有する。
【０２５７】
ＥＬ層には具体的に発光層、正孔注入層、電子注入層、正孔輸送層、電子輸送層等が含まれる。基本的に発光素子は、陽極層、発光層、陰極層が順に積層された構造を有しており、この構造に加えて、陽極層、正孔注入層、発光層、陰極層、陽極層、正孔注入層、発光層、電子輸送層、陰極層の順に積層した構造を有していても良い。
【０２５８】
図３６は本実施例の発光装置の断面図である。図３６において、基板上に設けられたスイッチングＴＦＴ７３は図２８（Ｃ）の画素ＴＦＴ８３を用いて形成される。したがって、構造の説明は画素ＴＦＴ８３の説明を参照すれば良い。基板１６５０上に設けられた駆動回路は図２８（Ｃ）の駆動回路を用いて形成される。従って、ｎチャネル型ＴＦＴ８１およびｐチャネル型ＴＦＴ８２の構造の説明は図２８（Ｃ）のｎチャネル型ＴＦＴ２０１とｐチャネル型ＴＦＴ２０２の説明を参照すれば良い。電流制御ＴＦＴ７４は図２８（Ｃ）のｐチャネル型ＴＦＴ２０２を用いて形成される。
【０２５９】
また、配線１６５８は電流制御ＴＦＴのソース配線（電流供給線に相当する）であり、１６５７は電流制御ＴＦＴの画素電極１６６０上に重ねることで画素電極１６６０と電気的に接続する配線である。なお、画素電極１６６０は、透明導電膜からなる画素電極（発光素子の陽極）である。透明導電膜としては、酸化インジウムと酸化スズとの化合物、酸化インジウムと酸化亜鉛との化合物、酸化亜鉛、酸化スズまたは酸化インジウムを用いることができる。また、前記透明導電膜にガリウムを導入したものを用いても良い。画素電極１６６０は、上記配線を形成する前に平坦な層間絶縁膜１６５９上に形成する。
【０２６０】
配線１６５１〜１６５８を形成後、図３６に示すように隔壁層１６６１を形成する。隔壁層１６６１は１００〜４００nmの絶縁膜もしくは有機樹脂膜をパターニングして形成すれば良い。なお、隔壁層１６６１は絶縁膜であるため、成膜時における素子の静電破壊には注意が必要である。本実施例では隔壁層１６６１の材料となる絶縁膜中にカーボン粒子や金属粒子を導入して抵抗率を下げ、静電気の発生を抑制する。この際、抵抗率は１×１０6〜１×１０12Ωｍ（好ましくは１×１０8〜１×１０10Ωｍ）となるようにカーボン粒子や金属粒子の導入量を調節すれば良い。
【０２６１】
画素電極１６６０の上には発光層１６６２が形成される。図３６では一画素しか図示していないがＲ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けることは可能である。具体的には、正孔注入層として２０nm厚の銅フタロシアニン（ＣｕＰｃ）膜を設け、その上に発光層として７０nm厚のトリス−８−キノリノラトアルミニウム錯体（Ａｌｑ3）膜を設けた積層構造としている。Ａｌｑ3にキナクリドン、ペリレンもしくはＤＣＭ１といった蛍光色素を導入することで発光色を制御することができる。
【０２６２】
但し、以上の例は発光層として用いることのできる有機発光材料の一例であって、これに限定する必要はない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例では低分子系有機発光材料を発光層として用いる例を示したが、中分子系有機発光材料や高分子系有機発光材料を用いても良い。昇華性を有さず、かつ、分子数が２０以下または連鎖する分子の長さが１０μm以下の有機発光材料を中分子系有機発光材料とする。また、高分子系有機発光材料を用いる例として、正孔注入層として２０nmのポリチオフェン（ＰＥＤＯＴ）膜をスピン塗布法により設け、その上に発光層として１００nm程度のパラフェニレンビニレン（ＰＰＶ）膜を設けた積層構造としても良い。また、電荷輸送層や電荷注入層として炭化シリコン等の無機材料を用いることも可能である。これらの有機発光材料や無機材料は公知の材料を用いることができる。
【０２６３】
次に、ＥＬ層１６６２の上にはアルミニウムとリチウムとの合金膜からなる陰極１６６３が設けられる。この陰極１６６３まで形成された時点で発光素子１６６４が完成する。発光素子１６６４は、画素電極（陽極）１６６０、ＥＬ層１６６２及び陰極１６６３からなる。
【０２６４】
発光素子１６６４を完全に覆うようにしてパッシベーション膜１６６５を設ける。パッシベーション膜１６６５としては、炭素膜、窒化シリコン膜もしくは窒化酸化シリコン膜を含む絶縁膜からなり、該絶縁膜を単層もしくは組み合わせた積層で用いる。特にＤＬＣ（ダイヤモンドライクカーボン）膜を用いることは有効である。ＤＬＣ膜は室温から１００℃以下の温度範囲で成膜可能であるため、耐熱性の低いＥＬ層１６６２の上方にも容易に成膜することができる。ＤＬＣ膜は酸素に対するブロッキング効果が高く、ＥＬ層１６６２の酸化を抑制することが可能である。そのため、この後に続く封止工程を行う間にＥＬ層１６６２が酸化するといった問題を防止できる。
【０２６５】
さらに、パッシベーション膜１６６５上に封止材１６６６を設け、カバー材１６６７を貼り合わせる。封止材１６６６としては紫外線硬化樹脂を用いれば良く、内部に吸湿効果を有する物質もしくは酸化防止効果を有する物質を設ける。カバー材１６６７はガラス基板や合成石英ガラス基板やプラスチック基板（プラスチックフィルムも含む）の両面に炭素膜（好ましくはダイヤモンドライクカーボン膜）を形成したものを用いる。
【０２６６】
こうして図３６に示すような構造の発光装置が完成する。なお、隔壁層１６６１を形成した後、パッシベーション膜１６６５を形成するまでの工程をマルチチャンバー方式（またはインライン方式）の成膜装置を用いて、大気解放せずに連続的に処理することは有効である。また、さらに発展させてカバー材１６６７を貼り合わせる工程までを大気解放せずに連続的に処理することも可能である。こうして、基板にｎチャネル型ＴＦＴ７１、ｐチャネル型ＴＦＴ７２、スイッチングＴＦＴ（ｎチャネル型ＴＦＴ）７３および電流制御ＴＦＴ（ｎチャネル型ＴＦＴ）７４が形成される。
【０２６７】
本実施例では画素部と駆動回路の構成のみ示しているが、その他にも信号分割回路、Ｄ／Ａコンバータ、オペアンプ、γ補正回路などの論理回路を同一の絶縁体上に形成可能であり、さらにはメモリやマイクロプロセッサをも形成しうる。
【０２６８】
さらに、発光素子を保護するための封止（または封入）工程まで行った後の本実施例の発光装置について図３７を用いて説明する。なお、必要に応じて図３６で用いた符号を引用する。
【０２６９】
図３７（Ａ）は、発光素子の封止までを行った状態を示す上面図、図３７（Ｂ）は図３７（Ａ）をＣ−Ｃ'で切断した断面図である。点線で示された８０１はソース側駆動回路、８０６は画素部、８０７はゲート側駆動回路である。また、９０１はカバー材、９０２は第１シール材、９０３は第２シール材であり、第１シール材９０２で囲まれた内側には封止材９０７が設けられる。なお、９０４はソース側駆動回路８０１及びゲート側駆動回路８０７に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）９０５からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。
【０２７０】
次に、断面構造について図３７（Ｂ）を用いて説明する。基板７００の上方には画素部８０６、ゲート側駆動回路８０７が形成されており、画素部８０６は電流制御ＴＦＴ１６０４とそのドレインに電気的に接続された画素電極７１１を含む複数の画素により形成される。また、ゲート側駆動回路８０７はｎチャネル型ＴＦＴ１６０１とｐチャネル型ＴＦＴ１６０２とを組み合わせたＣＭＯＳ回路（図３６参照）を用いて形成される。
【０２７１】
画素電極７１０は発光素子の陽極として機能する。また、画素電極７１０の両端には隔壁層７１１が形成され、画素電極７１０上にはＥＬ層７１２および発光素子の陰極７１３が形成される。陰極７１３は全画素に共通の配線としても機能し、接続配線９０４を経由してＦＰＣ９０５に電気的に接続されている。さらに、画素部８０６及びゲート側駆動回路８０７に含まれる素子は全て陰極７１３およびパッシベーション膜７１５で覆われている。
【０２７２】
また、第１シール材９０２によりカバー材９０１が貼り合わされている。なお、カバー材９０１と発光素子との間隔を確保するために樹脂膜からなるスペーサを設けても良い。そして、第１シール材９０２の内側には封止材７１６が充填されている。なお、第１シール材９０２、封止材７１６としてはエポキシ系樹脂を用いるのが好ましい。また、第１シール材９０２はできるだけ水分や酸素を透過しない材料であることが望ましい。さらに、封止材７１６の内部に吸湿効果をもつ物質や酸化防止効果をもつ物質を含有させても良い。
【０２７３】
発光素子を覆うようにして設けられた封止材７１６はカバー材９０１を接着するための接着剤としても機能する。また、本実施例ではカバー材９０１を構成するプラスチック基板９０１aの材料としてＦＲＰ（Fiberglass-Reinforced Plastics）、ＰＶＦ（ポリビニルフロライド）、マイラー、ポリエステルまたはアクリルを用いることができる。また、封止材７１６を用いてカバー材９０１を接着した後、封止材９０７の側面（露呈面）を覆うように第２シール材９０３を設ける。第２シール材９０３は第１シール材９０２と同じ材料を用いることができる。
【０２７４】
以上のような構造で発光素子を封止材７１６に封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置が得られる。このような発光装置は各種電気器具の表示部として用いることができる。本実施例は実施例１〜１３を組み合わせて用いて作製することが可能である。
【０２７５】
（実施例１６）
本発明を実施して形成された半導体装置又は表示装置は様々な電子装置に組み込むことができる。その様な電子装置としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１８、図１９及び図２０に示す。
【０２７６】
図１８（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明により表示部２００３をアクティブマトリクス駆動の表示装置により構成してパーソナルコンピュータを完成させることができる。
【０２７７】
図１８（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明により表示部２１０２をアクティブマトリクス駆動の表示装置により構成してビデオカメラを完成させることができる。
【０２７８】
図１８（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明により表示部２２０５をアクティブマトリクス駆動の表示装置により構成してモバイルコンピュータを完成させることができる。
【０２７９】
図１８（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明により表示部２３０２をアクティブマトリクス駆動の表示装置により構成してゴーグル型ディスプレイを完成させることができる。
【０２８０】
図１８（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Digital Versatile Disc）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明により表示部２４０２をアクティブマトリクス駆動の表示装置により構成して当該プレーヤーを完成させることができる。
【０２８１】
図１８（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明により表示部２５０２をアクティブマトリクス駆動の表示装置により構成してデジタルカメラを完成させることができる。
【０２８２】
図１９（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。図１９（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。
【０２８３】
なお、図１９（Ｃ）は、図１９（Ａ）及び図１９（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１９（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０２８４】
また、図１９（Ｄ）は、図１９（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１９（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。但し、図１９に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の液晶表示装置の適用例は図示していない。
【０２８５】
図２０（Ａ）は携帯電話であり、３００１は表示用パネル、３００２は操作用パネルである。表示用パネル３００１と操作用パネル３００２とは接続部３００３において接続されている。接続部３００３における、表示用パネル３００１の表示部３００４が設けられている面と操作用パネル３００２の操作キー３００６が設けられている面との角度θは、任意に変えることができる。さらに、音声出力部３００５、操作キー３００６、電源スイッチ３００７、音声入力部３００８を有している。本発明により表示部３００４をアクティブマトリクス駆動の表示装置により構成して携帯電話を完成させることができる。
【０２８６】
図２０（Ｂ）は携帯書籍（電子書籍）であり、本体３１０１、表示部３１０２、３１０３、記憶媒体３１０４、操作スイッチ３１０５、アンテナ３１０６等を含む。本発明により表示部３１０２をアクティブマトリクス駆動の表示装置により構成して携帯書籍を完成させることができる。
【０２８７】
図２０（Ｃ）はテレビ受像器であり、本体３２０１、支持台３２０２、表示部３２０３等を含む。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。本発明により表示部３２０３をアクティブマトリクス駆動の表示装置により構成してテレビ受像器を完成させることができる。
【０２８８】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。
【０２８９】
【発明の効果】
本発明は、まず高い配向性を有する第１結晶質半導体膜を形成するために、第１非晶質半導体膜としてゲルマニウムを含有するシリコン膜を用いている。そして、この第１非晶質半導体膜を触媒元素を用いて結晶化させることにより、（１１０）面の配向性が高い第１結晶質半導体膜を形成する。さらに、第１のレーザー光を照射することにより、結晶性を向上させ非晶質領域をなくすと共に、高濃度ゲルマニウム含有領域を除去している。
【０２９０】
続いて、第１結晶質半導体層上に第２半導体層として、シリコン膜を形成し、加熱処理又はレーザー光の照射により第１結晶質半導体膜を結晶化の種（核）として第２結晶質半導体膜を形成する。第２結晶質半導体膜は、第１結晶質半導体膜の配向性の影響を受け、高い配向率で結晶成長する。
【０２９１】
このように、高い配向率で結晶成長することにより、隣接した異なる配向を有する核からの結晶成長がぶつかることによって発生する結晶粒界が少なくなり、ひとつひとつの結晶粒の粒径を大きくすることができる。また、第１結晶質半導体層を形成する際に用いた触媒元素は、ゲッタリング工程によりゲッタリング領域に移動され、結晶質半導体層に含まれる触媒元素の濃度を低減している。以上のように、本発明を用いると、触媒元素濃度が低く、配向性が高く、粒径の大きな結晶粒が集まった良好な結晶質半導体膜を得ることができる。
【０２９２】
さらに、本発明によれば、まず高い配向性を有する第１半導体層を形成するために、第１半導体層として、シリコンゲルマニウム膜を用いる。そして、このシリコンゲルマニウム膜を触媒元素を用いて結晶化させることにより、｛１０１｝面の配向性が高い第１結晶質半導体層を得ることができる。さらに、第１のレーザー光を照射することにより、結晶性を向上させ非晶質領域をなくし、第１結晶質半導体層上に第２半導体層として、シリコン膜を形成し、レーザー光を照射することにより、第１結晶質半導体層が結晶化の種（核）となって第２半導体層が結晶成長する。なお、第２半導体層は、第１結晶質半導体層の配向性の影響を受け、高い配向率で結晶成長する。
【０２９３】
このように、高い配向率で結晶成長することにより、隣接した、異なる配向を有する核からの結晶成長がぶつかることによって発生する結晶粒界が少なくなり、ひとつひとつの結晶粒の粒径を大きくすることができる。また、第１結晶質半導体層を形成する際に用いた触媒元素は、ゲッタリング工程によりゲッタリング領域に移動され、結晶質半導体層に含まれる触媒元素の濃度を低減している。以上のように、本発明を用いると、触媒元素濃度が低く、配向性が高く、粒径の大きな結晶粒が集まった良好な結晶質半導体膜を得ることができる。
【図面の簡単な説明】
【図１】 本発明の一実施態様を説明する断面図。
【図２】 結晶核の隣接間距離を示す累積度数グラフ。
【図３】 ＧｅＨ4の添加量と結晶核発生密度との関係を示すグラフ。
【図４】 レーザーアニール前後における第１結晶質半導体膜のゲルマニウム濃度分布を示すグラフ。
【図５】 本発明に用いるプラズマＣＶＤ装置の構成を示す図。
【図６】 本発明による結晶質半導体膜の作製工程を説明する断面図。
【図７】 本発明による結晶質半導体膜の作製工程を説明する断面図。
【図８】 本発明による結晶質半導体膜の作製工程を説明する断面図。
【図９】 本発明による結晶質半導体膜の作製工程を説明する断面図。
【図１０】 ＴＦＴの作製工程を説明する断面図。
【図１１】 アクティブマトリクス基板の構成を示す断面図。
【図１２】 アクティブマトリクス基板の回路構成を示すブロック図。
【図１３】 発光素子を用いたアクティブマトリクス型の表示装置の画素の構成を示す断面図。
【図１４】 ゲルマニウムを含有させた結晶質半導体膜のラマンスペクトルを示すグラフ。
【図１５】 ＥＢＳＰによる結晶質半導体膜の表面観察の結果を示す図。
【図１６】 発光素子を用いたアクティブマトリクス型の表示装置の画素の回路構成を示す回路図。
【図１７】 発光素子を用いたアクティブマトリクス型の表示装置の構成を示す上面図及び断面図。
【図１８】 電子装置の一例を示す図。
【図１９】 プロジェクターの一例を示す図。
【図２０】 電子装置の一例を示す図。
【図２１】 本発明の実施の形態を示す図。
【図２２】 本発明の実施の形態を示す図。
【図２３】 ＥＢＳＰによる観察結果を示す図。
【図２４】 ＥＢＳＰによる観察結果を示す図。
【図２５】 本発明を用いてＴＦＴを作製する工程を示す図。
【図２６】 本発明を用いてＴＦＴを作製する工程を示す図。
【図２７】 本発明を用いてＴＦＴを作製する工程を示す図。
【図２８】 本発明を用いてＴＦＴを作製する工程を示す図。
【図２９】 本発明の実施の一例を示す図。
【図３０】 本発明の実施の一例を示す図。
【図３１】 本発明の実施の一例を示す図。
【図３２】 本発明の実施の一例を示す図。
【図３３】 本発明の実施の一例を示す図。
【図３４】 本発明の実施の一例を示す図。
【図３５】 本発明の実施の一例を示す図。
【図３６】 発光装置の一例を示す図。
【図３７】 発光装置の一例を示す図。
【図３８】 本発明の実施の一例を示す図。
【図３９】 本発明の実施の一例を示す図。
【図４０】 本発明の実施の一例を示す図。
【図４１】 本発明の実施の一例を示す図。

Claims (16)

  1. シリコンに対し０．１乃至１０原子％の割合でゲルマニウムを含む第１非晶質半導体膜を形成し、
    前記第１非晶質半導体膜に前記第１非晶質半導体膜の結晶化を助長する元素を添加し、不活性気体中にて加熱処理による第１の結晶化処理と、酸化雰囲気中でレーザー光の照射による第２の結晶化処理を行うことによって第１結晶質半導体膜を形成し、
    前記第１結晶質半導体膜をエッチング処理により前記第１結晶質半導体膜の表面から１〜１０ｎｍ除去して薄膜化し、
    前記第１結晶質半導体膜上にシリコンを主成分とする第２非晶質半導体膜を形成し、
    不活性気体中で前記第２非晶質半導体膜を結晶化して、第２結晶質半導体膜を形成することを特徴とする半導体装置の作製方法。
  2. シリコンに対し０．１乃至１０原子％の割合でゲルマニウムを含む第１非晶質半導体膜を形成し、
    前記第１非晶質半導体膜に前記第１非晶質半導体膜の結晶化を助長する元素を添加し、不活性気体中にて加熱処理による第１の結晶化処理と、酸化雰囲気中でレーザー光の照射による第２の結晶化処理を行うことによって第１結晶質半導体膜を形成し、
    前記第１結晶質半導体膜をエッチング処理により前記第１結晶質半導体膜の表面から１〜１０ｎｍ除去して薄膜化し、
    前記第１の結晶化処理と前記第２の結晶化処理と前記エッチング処理とを順次複数回繰り返し、
    前記第１結晶質半導体膜上にシリコンを主成分とする第２非晶質半導体膜を形成し、
    不活性気体中で前記第２非晶質半導体膜を結晶化して、第２結晶質半導体膜を形成することを特徴とする半導体装置の作製方法。
  3. 請求項１または請求項２において、
    前記エッチング処理をウエットエッチングで行うことを特徴とする半導体装置の作製方法。
  4. 請求項３において、
    前記ウエットエッチングをＨＮＯ３、ＨＦ、ＣＨ３ＣＯＯＨおよびＢｒ２を含むエッチング液で行うことを特徴とする半導体装置の作製方法。
  5. 請求項３において、
    前記ウエットエッチングをＨＮＯ３、ＨＦ、ＣＨ３ＣＯＯＨおよびＩ２を含むエッチング液で行うことを特徴とする半導体装置の作製方法。
  6. 請求項１または請求項２において、
    前記エッチング処理をドライエッチングで行うことを特徴とする半導体装置の作製方法。
  7. シリコンに対し０．１乃至１０原子％の割合でゲルマニウムを含む第１非晶質半導体膜を形成し、
    前記第１非晶質半導体膜に前記第１非晶質半導体膜の結晶化を助長する元素を添加し、不活性気体中にて加熱処理による第１の結晶化処理と、酸化雰囲気中でレーザー光の照射による第２の結晶化処理を行うことによって第１結晶質半導体膜を形成し、
    前記第１結晶質半導体膜を化学的機械研磨により前記第１結晶質半導体膜の表面から１〜１０ｎｍ除去して薄膜化し、
    前記第１結晶質半導体膜上にシリコンを主成分とする第２非晶質半導体膜を形成し、
    不活性気体中で前記第２非晶質半導体膜を結晶化して、第２結晶質半導体膜を形成することを特徴とする半導体装置の作製方法。
  8. シリコンに対し０．１乃至１０原子％の割合でゲルマニウムを含む第１非晶質半導体膜を形成し、
    前記第１非晶質半導体膜に前記第１非晶質半導体膜の結晶化を助長する元素を添加し、不活性気体中にて加熱処理による第１の結晶化処理と、酸化雰囲気中でレーザー光の照射による第２の結晶化処理を行うことによって第１結晶質半導体膜を形成し、
    前記第１結晶質半導体膜を化学的機械研磨により前記第１結晶質半導体膜の表面から１〜１０ｎｍ除去して薄膜化し、
    前記第１の結晶化処理と前記第２の結晶化処理と前記化学的機械研磨とを順次複数回繰り返し、
    前記第１結晶質半導体膜上にシリコンを主成分とする第２非晶質半導体膜を形成し、
    不活性気体中で前記第２非晶質半導体膜を結晶化して、第２結晶質半導体膜を形成することを特徴とする半導体装置の作製方法。
  9. 請求項１乃至請求項８のいずれか一項において、
    前記第２非晶質半導体膜の結晶化を、ファーネスアニールまたはＲＴＡにより行うことを特徴とする半導体装置の作製方法。
  10. 請求項１乃至請求項８のいずれか一項において、
    前記第２非晶質半導体膜の結晶化を、レーザー光の照射により行うことを特徴とする半導体装置の作製方法。
  11. 請求項１乃至請求項１０のいずれか一項において、
    前記第２の結晶化処理の後、ゲッタリング処理を行うことを特徴とする半導体装置の作製方法。
  12. 請求項１乃至請求項１０のいずれか一項において、
    前記第２結晶質半導体膜を形成した後、ゲッタリング処理を行うことを特徴とする半導体装置の作製方法。
  13. 請求項１乃至請求項１２のいずれか一項において、
    前記第２非晶質半導体膜を形成する前に、前記第１結晶質半導体膜の表面をフッ酸を含有する水溶液で処理することを特徴とする半導体装置の作製方法。
  14. 請求項１乃至請求項１３のいずれか一項において、
    前記レーザー光の照射は、連続発振レーザーを用いて行われること特徴とする半導体装置の作製方法。
  15. 請求項１乃至請求項１４のいずれか一項において、
    前記レーザー光の照射は、気体レーザーを用いて行われることを特徴とする半導体装置の作製方法。
  16. 請求項１乃至請求項１４のいずれか一項において、
    前記レーザー光の照射は、固体レーザーの第２高調波〜第４高調波を用いて行われることを特徴とする半導体装置の作製方法。
JP2002199191A 2001-07-10 2002-07-08 半導体装置の作製方法 Expired - Fee Related JP4267266B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002199191A JP4267266B2 (ja) 2001-07-10 2002-07-08 半導体装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2001-209877 2001-07-10
JP2001209877 2001-07-10
JP2001-234302 2001-08-01
JP2001234302 2001-08-01
JP2002199191A JP4267266B2 (ja) 2001-07-10 2002-07-08 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2003115457A JP2003115457A (ja) 2003-04-18
JP2003115457A5 JP2003115457A5 (ja) 2005-09-15
JP4267266B2 true JP4267266B2 (ja) 2009-05-27

Family

ID=26618470

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002199191A Expired - Fee Related JP4267266B2 (ja) 2001-07-10 2002-07-08 半導体装置の作製方法

Country Status (5)

Country Link
US (2) US6828179B2 (ja)
JP (1) JP4267266B2 (ja)
KR (1) KR100889509B1 (ja)
CN (1) CN1294619C (ja)
TW (1) TW579602B (ja)

Families Citing this family (72)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
JP4376979B2 (ja) 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6855584B2 (en) 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW558861B (en) * 2001-06-15 2003-10-21 Semiconductor Energy Lab Laser irradiation stage, laser irradiation optical system, laser irradiation apparatus, laser irradiation method, and method of manufacturing semiconductor device
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TW200304175A (en) * 2001-11-12 2003-09-16 Sony Corp Laser annealing device and thin-film transistor manufacturing method
US7238557B2 (en) * 2001-11-14 2007-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7936338B2 (en) * 2002-10-01 2011-05-03 Sony Corporation Display unit and its manufacturing method
US6709910B1 (en) * 2002-10-18 2004-03-23 Sharp Laboratories Of America, Inc. Method for reducing surface protrusions in the fabrication of lilac films
US7374976B2 (en) * 2002-11-22 2008-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating thin film transistor
KR100947180B1 (ko) * 2003-06-03 2010-03-15 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터의 제조방법
TWI290768B (en) * 2003-06-05 2007-12-01 Au Optronics Corp Method for manufacturing polysilicon film
US7348222B2 (en) * 2003-06-30 2008-03-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film transistor and method for manufacturing a semiconductor device
KR100753568B1 (ko) * 2003-06-30 2007-08-30 엘지.필립스 엘시디 주식회사 비정질 반도체층의 결정화방법 및 이를 이용한 액정표시소자의 제조방법
US7247527B2 (en) * 2003-07-31 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and laser irradiation apparatus
US7358165B2 (en) * 2003-07-31 2008-04-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and method for manufacturing semiconductor device
US20050104072A1 (en) * 2003-08-14 2005-05-19 Slater David B.Jr. Localized annealing of metal-silicon carbide ohmic contacts and devices so formed
US7396779B2 (en) 2003-09-24 2008-07-08 Micron Technology, Inc. Electronic apparatus, silicon-on-insulator integrated circuits, and fabrication methods
KR101054340B1 (ko) * 2003-12-30 2011-08-04 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP2005228819A (ja) * 2004-02-10 2005-08-25 Mitsubishi Electric Corp 半導体装置
JP4082400B2 (ja) * 2004-02-19 2008-04-30 セイコーエプソン株式会社 電気光学装置の製造方法、電気光学装置および電子機器
EP1774562B1 (en) * 2004-06-08 2012-02-22 Dichroic cell s.r.l. System for low-energy plasma-enhanced chemical vapor deposition
US7566602B2 (en) 2004-06-12 2009-07-28 Samsung Electronics Co., Ltd. Methods of forming single crystalline layers and methods of manufacturing semiconductor devices having such layers
KR100578787B1 (ko) 2004-06-12 2006-05-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
US7504327B2 (en) * 2004-06-14 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film semiconductor device
US20060024870A1 (en) * 2004-07-27 2006-02-02 Wen-Chun Wang Manufacturing method for low temperature polycrystalline silicon cell
US7148122B2 (en) * 2004-08-24 2006-12-12 Intel Corporation Bonding of substrates
US7459406B2 (en) * 2004-09-01 2008-12-02 Semiconductor Energy Laboratory Co., Ltd. Laser processing unit, laser processing method, and method for manufacturing semiconductor device
WO2006033451A1 (en) * 2004-09-24 2006-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7041520B1 (en) * 2004-10-18 2006-05-09 Softpixel, Inc. Method for fabricating liquid crystal displays with plastic film substrate
US20060091397A1 (en) * 2004-11-04 2006-05-04 Kengo Akimoto Display device and method for manufacturing the same
US20060286004A1 (en) * 2005-06-15 2006-12-21 Jacobs Merrit N Containers for reducing or eliminating foaming
WO2007021757A2 (en) 2005-08-15 2007-02-22 Massachusetts Institute Of Technology Fluorescent sensor and methods
DE102005047081B4 (de) * 2005-09-30 2019-01-31 Robert Bosch Gmbh Verfahren zum plasmalosen Ätzen von Silizium mit dem Ätzgas ClF3 oder XeF2
JP4542492B2 (ja) 2005-10-07 2010-09-15 セイコーエプソン株式会社 電気光学装置及びその製造方法、電子機器、並びに半導体装置
JP4947954B2 (ja) * 2005-10-31 2012-06-06 スタンレー電気株式会社 発光素子
KR100721956B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
KR100721957B1 (ko) * 2005-12-13 2007-05-25 삼성에스디아이 주식회사 다결정 실리콘층, 상기 다결정 실리콘층을 이용한 평판표시 장치 및 이들을 제조하는 방법
TW200824003A (en) * 2006-11-17 2008-06-01 Chunghwa Picture Tubes Ltd Semiconductor device and manufacturing method thereof
US7972943B2 (en) * 2007-03-02 2011-07-05 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
JP5152827B2 (ja) * 2007-03-22 2013-02-27 株式会社日立製作所 薄膜トランジスタ及びそれを用いた有機ｅｌ表示装置
JP5346497B2 (ja) 2007-06-12 2013-11-20 株式会社半導体エネルギー研究所 半導体装置
US7851343B2 (en) * 2007-06-14 2010-12-14 Cree, Inc. Methods of forming ohmic layers through ablation capping layers
JP5395415B2 (ja) 2007-12-03 2014-01-22 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
TWI521712B (zh) * 2007-12-03 2016-02-11 半導體能源研究所股份有限公司 薄膜電晶體，包括該薄膜電晶體的顯示裝置，和其製造方法
JP5527966B2 (ja) * 2007-12-28 2014-06-25 株式会社半導体エネルギー研究所 薄膜トランジスタ
US20100295047A1 (en) * 2008-01-25 2010-11-25 Masao Moriguchi Semiconductor element and method for manufacturing the same
US20090189159A1 (en) * 2008-01-28 2009-07-30 Atmel Corporation Gettering layer on substrate
US8192806B1 (en) * 2008-02-19 2012-06-05 Novellus Systems, Inc. Plasma particle extraction process for PECVD
KR101282897B1 (ko) * 2008-07-08 2013-07-05 엘지디스플레이 주식회사 폴리실리콘 박막트랜지스터 및 그 제조방법
KR101000941B1 (ko) * 2008-10-27 2010-12-13 한국전자통신연구원 게르마늄 광 검출기 및 그 형성방법
KR101049806B1 (ko) 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
KR101049805B1 (ko) * 2008-12-30 2011-07-15 삼성모바일디스플레이주식회사 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
KR101041141B1 (ko) 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101056428B1 (ko) 2009-03-27 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치
KR101094295B1 (ko) 2009-11-13 2011-12-19 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법, 박막트랜지스터의 제조방법, 및 유기전계발광표시장치의 제조방법
KR101041147B1 (ko) 2010-04-07 2011-06-13 삼성모바일디스플레이주식회사 박막 트랜지스터, 박막 트랜지스터의 액티브층의 제조 방법 및 표시 장치
US8940610B2 (en) 2010-04-16 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Electrode for energy storage device and method for manufacturing the same
US9546416B2 (en) 2010-09-13 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Method of forming crystalline oxide semiconductor film
CN103500712B (zh) * 2010-12-03 2016-05-25 株式会社半导体能源研究所 半导体装置
KR20120107762A (ko) 2011-03-22 2012-10-04 삼성전자주식회사 반도체 소자의 제조 방법
JP5901048B2 (ja) * 2011-08-19 2016-04-06 国立大学法人東京工業大学 半導体基材およびその製造方法
US8647439B2 (en) 2012-04-26 2014-02-11 Applied Materials, Inc. Method of epitaxial germanium tin alloy surface preparation
CN103219228B (zh) * 2013-03-11 2016-05-25 京东方科技集团股份有限公司 多晶硅层的制作方法和多晶硅薄膜晶体管及其制造方法
CN104253026A (zh) * 2013-06-27 2014-12-31 上海和辉光电有限公司 制备多晶硅层的方法
KR102629466B1 (ko) * 2016-09-21 2024-01-26 에스케이하이닉스 주식회사 반도체 장치의 제조 방법
KR20180045964A (ko) 2016-10-26 2018-05-08 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
US10103280B1 (en) 2017-04-13 2018-10-16 International Business Machines Corporation Rapid melt growth photodetector
CN111564520A (zh) * 2019-07-18 2020-08-21 国家电投集团西安太阳能电力有限公司 一种用于太阳能电池制作的掺杂方法
KR20220033596A (ko) * 2020-09-08 2022-03-17 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 이의 제조 방법

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6413805B1 (en) 1993-03-12 2002-07-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device forming method
TW241377B (ja) * 1993-03-12 1995-02-21 Semiconductor Energy Res Co Ltd
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JP2873669B2 (ja) 1993-12-24 1999-03-24 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP3540012B2 (ja) * 1994-06-07 2004-07-07 株式会社半導体エネルギー研究所 半導体装置作製方法
JP3464287B2 (ja) 1994-09-05 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5789284A (en) 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
JP3138169B2 (ja) * 1995-03-13 2001-02-26 シャープ株式会社 半導体装置の製造方法
TW355845B (en) 1995-03-27 1999-04-11 Semiconductor Energy Lab Co Ltd Semiconductor device and a method of manufacturing the same
JPH08316485A (ja) * 1995-05-12 1996-11-29 Fuji Xerox Co Ltd 半導体結晶の形成方法及びこれを用いた半導体装置の製造方法
JP3204489B2 (ja) * 1995-09-19 2001-09-04 シャープ株式会社 半導体装置の製造方法
JP3544280B2 (ja) * 1997-03-27 2004-07-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3090201B2 (ja) * 1997-06-04 2000-09-18 日本電気株式会社 多結晶シリコン膜及び半導体装置
US6326226B1 (en) * 1997-07-15 2001-12-04 Lg. Philips Lcd Co., Ltd. Method of crystallizing an amorphous film
JP3844566B2 (ja) * 1997-07-30 2006-11-15 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP2251913A3 (en) * 1997-11-10 2012-02-22 Kaneka Corporation Method of Manufacturing Silicon-Based Thin Film Photoelectric Converter and Plasma CVD Apparatus Used for Such Method
JP4376979B2 (ja) * 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6388270B1 (en) * 1998-03-27 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for producing same
JP4115585B2 (ja) * 1998-03-27 2008-07-09 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2000114172A (ja) 1998-08-07 2000-04-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
EP1049167A3 (en) * 1999-04-30 2007-10-24 Sel Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP4307635B2 (ja) * 1999-06-22 2009-08-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP2001318627A (ja) * 2000-02-29 2001-11-16 Semiconductor Energy Lab Co Ltd 発光装置
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
JP2002083974A (ja) * 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6624051B1 (en) * 2000-08-25 2003-09-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP4045731B2 (ja) * 2000-09-25 2008-02-13 株式会社日立製作所 薄膜半導体素子の製造方法
US6815278B1 (en) * 2003-08-25 2004-11-09 International Business Machines Corporation Ultra-thin silicon-on-insulator and strained-silicon-direct-on-insulator with hybrid crystal orientations

Also Published As

Publication number Publication date
CN1294619C (zh) 2007-01-10
US7196400B2 (en) 2007-03-27
US20030010980A1 (en) 2003-01-16
KR20030007093A (ko) 2003-01-23
JP2003115457A (ja) 2003-04-18
US20040201023A1 (en) 2004-10-14
US6828179B2 (en) 2004-12-07
CN1396626A (zh) 2003-02-12
TW579602B (en) 2004-03-11
KR100889509B1 (ko) 2009-03-19

Similar Documents

Publication Publication Date Title
JP4267266B2 (ja) 半導体装置の作製方法
JP5393726B2 (ja) 半導体装置の作製方法
US7253032B2 (en) Method of flattening a crystallized semiconductor film surface by using a plate
JP4850858B2 (ja) 半導体装置の作製方法
US7442592B2 (en) Manufacturing a semiconductor device
US7485553B2 (en) Process for manufacturing a semiconductor device
US7202119B2 (en) Method of manufacturing semiconductor device
JP4439789B2 (ja) レーザ照射装置、並びに半導体装置の作製方法
JP4209638B2 (ja) 半導体装置の作製方法
JP4230160B2 (ja) 半導体装置の作製方法
JP4860055B2 (ja) 半導体装置の作製方法
JP4216003B2 (ja) 半導体装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP4837871B2 (ja) 半導体装置の作製方法
JP4968996B2 (ja) 半導体装置の作製方法
JP4342843B2 (ja) 半導体装置の作製方法
JP5127101B2 (ja) 半導体装置の作製方法
JP4267253B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090123

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090217

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120227

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130227

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140227

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees