JP4854866B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4854866B2
JP4854866B2 JP2001133518A JP2001133518A JP4854866B2 JP 4854866 B2 JP4854866 B2 JP 4854866B2 JP 2001133518 A JP2001133518 A JP 2001133518A JP 2001133518 A JP2001133518 A JP 2001133518A JP 4854866 B2 JP4854866 B2 JP 4854866B2
Authority
JP
Japan
Prior art keywords
semiconductor film
condition
laser light
film
crystalline semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001133518A
Other languages
English (en)
Other versions
JP2002329666A (ja
JP2002329666A5 (ja
Inventor
節男 中嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2001133518A priority Critical patent/JP4854866B2/ja
Priority to US10/131,503 priority patent/US6706568B2/en
Publication of JP2002329666A publication Critical patent/JP2002329666A/ja
Priority to US10/752,993 priority patent/US7709302B2/en
Publication of JP2002329666A5 publication Critical patent/JP2002329666A5/ja
Priority to US12/719,897 priority patent/US8389342B2/en
Application granted granted Critical
Publication of JP4854866B2 publication Critical patent/JP4854866B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C17/00—Surface treatment of glass, not in the form of fibres or filaments, by coating
    • C03C17/22—Surface treatment of glass, not in the form of fibres or filaments, by coating with other inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02678—Beam shaping, e.g. using a mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C2218/00—Methods for coating glass
    • C03C2218/30—Aspects of methods for coating glass not covered above
    • C03C2218/32—After-treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)
  • Lasers (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、結晶質半導体をチャネル形成領域、ソース領域およびドレイン領域を含む半導体層に用いて作製された薄膜トランジスタ（Thin Film Transistor：ＴＦＴ）の作製方法に関する。特に、レーザ光を照射することで良好な結晶性を有する半導体膜を得る方法に関する。
【０００２】
【従来技術】
高精細な表示が可能なアクティブマトリクス型液晶表示装置がさかんに作製されている。アクティブマトリクス型液晶表示装置は、画素部の各画素に液晶を駆動させるためのスイッチング用素子としてＴＦＴが形成されており、画素部に形成されたＴＦＴでオンオフの切り替えることにより液晶の配向を変化させて、表示をしている。
【０００３】
なかでも電界効果移動度の高い結晶質半導体膜（代表的には、ポリシリコン膜）は、キャリアの移動が高速であるため、このような結晶質半導体膜をチャネル形成領域、ソース領域およびドレイン領域を含む半導体層に用いることで、高解像度でも画像データの書き込みに対応でき、高速動作が要求される駆動回路を画素部と同一の基板上に設けることも可能となり、実用化されつつある。
【０００４】
しかし、液晶表示装置に対する市場の要求は、さらなる高精細化、高輝度化、低コスト化と高まってゆくばかりである。液晶表示装置のコストを低下させるため、低温で処理する必要がある。石英基板は基板自体の値段が高く、高温処理するためには、電力等製造コストがかかってしまい、最終的な製品としての液晶表示装置の価格も自然と高くなってしまうという問題があった。
【０００５】
そこで、低温で良好な半導体膜を得るための方法として、レーザ光照射、触媒元素を用いる結晶化方法がとられてきた。
【０００６】
【発明が解決しようとする課題】
半導体膜にレーザを照射して半導体膜を結晶化させたり、結晶性を高めたりすることができる。レーザ光のエネルギーにより半導体膜は溶融し、半導体膜は無数の核を形成し、各々の核が主に半導体膜の膜面に平行な方向に成長して結晶粒を作って固化する。これらの結晶粒の成長において、隣接する結晶粒が互いに衝突することにより、半導体膜厚と同程度の高さを有する凸部が半導体膜に形成されてしまう。しかし、このような凸部ができるような条件でのレーザ光照射処理により、電界効果移動度の高い半導体膜が得られることが知られている。
【０００７】
上記のような表面に凸部ができるような条件でのレーザ光照射処理より得られた半導体膜を凸部が残った状態でチャネル形成領域、ソース領域およびドレイン領域を含む半導体層に用いてＴＦＴを作製した場合、半導体膜の表面の荒れは、後に半導体層上に形成されるゲート絶縁膜、ゲート電極に反映され、素子特性がばらつくといった問題があった。また、凸部は半導体層の膜厚が厚くなってしまうため、ＴＦＴのオフ動作時にリークが起こりやすくなる（ＴＦＴがオフ動作時に流れるドレイン電流が高くなってしまう）、電界集中が起こりオフ電流があがってしまう等の問題があった。さらに、半導体層とゲート絶縁膜との界面が荒れていると、チャネル形成領域を流れるキャリア（電子）がトラップされてしまい、固定電荷となりしきい値電圧を変動させ、信頼性低下の要因となっていた。
【０００８】
そこで、良好な特性を有するＴＦＴを実現するために、製造工程を増加、複雑化させることなく、さらに、結晶性を低下させることなく半導体層を平坦化する方法、また、半導体層表面を平坦化させゲート絶縁膜との界面を安定させる方法を実現することを目的としている。
【０００９】
また、このような半導体層を用いて実現されたＴＦＴを回路やスイッチング素子に用いて作製された液晶表示装置に代表される半導体装置の作製方法を実現することを目的としている。
【００１０】
【課題を解決するための手段】
そこで、本発明は、絶縁表面上に半導体膜を形成する第１の工程と、 前記半導体膜表面に酸化膜を形成する第２の工程と、前記半導体膜にレーザ光を照射する第３の工程と、を含む半導体装置の作製方法であって、前記第３の工程では、窒素、水素、または不活性気体から選ばれた一種の気体雰囲気または複数種の気体の混合雰囲気において、第１条件、第２条件および第３条件のレーザ光を順に照射し、前記第１条件のレーザ光は、第１のエネルギー密度、第１のパルス幅であって、前記第２条件のレーザ光は、エネルギー密度、波長およびパルス幅が前記第１条件より低い条件であり、前記第３条件のレーザ光は、前記第１の条件のエネルギー密度より３０〜６０mJ/cm2高い条件であることを特徴としている。
【００１１】
窒素、水素、または不活性気体から選ばれた一種の気体雰囲気または複数種の気体の混合雰囲気において、第１条件のレーザ光を照射することにより、半導体膜を結晶化することができる。なお、第１条件のレーザ光照射により得られる結晶性半導体膜の表面は凸部を有している。
【００１２】
続いて、同一の雰囲気の処理室において、第１条件のレーザ光が照射された領域に第２条件のレーザ光を照射する。これにより、第１条件のレーザ光を照射する前に半導体膜上に形成された酸化膜を除去することができる。
【００１３】
続いて、同一の雰囲気の処理室において、第２条件のレーザ光が照射され酸化膜が除去された領域に第３条件のレーザ光を照射する。これにより、結晶質半導体膜の表面を平坦化することができる。
【００１４】
本発明は、半導体膜の結晶化もしくは結晶性の向上のために第１条件のレーザ光照射を行った後、同一の雰囲気の処理室で第１条件のレーザ光照射が行われた領域に第２条件のレーザ光を照射することにより、酸化膜を除去することができる。また続けて、同一の雰囲気の処理室で第２条件のレーザ光が照射され酸化膜が除去された領域に第３条件のレーザ光を照射することにより、結晶質半導体膜表面を平坦化することができる。第１条件のレーザ光照射、第２条件のレーザ光照射、第３条件のレーザ光照射の順に半導体膜にレーザ光を照射することにより、結晶化〜平坦化までの処理を処理室の雰囲気を入れ替えることなく行うことができ、作業時間の短縮をすることができる。
【００１５】
また、半導体膜の結晶化〜平坦化までの処理を大気解放することなく連続的に行うことができるため、処理基板が汚染されることもない。
【００１６】
【発明の実施の形態】
（実施形態１）
図１を用いて、本発明の３条件のレーザ光を連続的に照射することにより結晶質半導体膜を形成し、その表面の凸部を平坦化する方法について説明する。
【００１７】
まず、ガラス基板１０上に下地絶縁膜（図示せず）、非晶質半導体膜１１を形成する。半導体膜としては、シリコンもしくはＳｉxＧｅ1-x（０＜ｘ＜１）を用いることができる。本実施形態では、シリコン膜を用いることとする。次いで、レーザアニールの前処理として、非晶質半導体膜をオゾン水により洗浄し、非晶質半導体膜表面に酸化膜（図示せず）を形成する。
【００１８】
次いで、窒素雰囲気において、それぞれの条件を満たすように設けられた光学系（１８ａ〜１８ｃ）を通して、非晶質半導体膜に３条件のレーザ光を連続的に照射する。なお、雰囲気は窒素以外にも、不活性気体や水素から選ばれた気体、またはこれらの混合気体を用いることができる。
【００１９】
まず、第１条件のレーザ光１２の照射を行う。第１条件のレーザ光としてエキシマレーザなどの気体レーザ、Ｎｄ：ＹＡＧレーザ、ＹＬＦレーザなどの固体レーザを用いればよい。また、エネルギー密度は、３００〜５００mJ/cm2、パルス幅は、２０〜３０nsとした。このような第１条件のレーザ光を照射して非晶質半導体膜の結晶化を行い、結晶質半導体膜１３を形成する。非晶質半導体膜上に酸化膜がある状態または酸化されやすい状態でレーザ光を照射すると、結晶化されたときに、表面に凸部ができる。また、結晶質半導体膜表面に凸部ができるようなレーザ光照射処理を行うと、得られる結晶質半導体膜の特性がよくなることがしられている。したがって、第１条件のレーザ光照射処理後の結晶質半導体膜１３表面には、凸部がある。なお、酸化膜は、まだ結晶質半導体膜１３上に残っている。
【００２０】
次いで、第１条件のレーザ光が照射された領域に第２条件のレーザ光１４の照射を行う。第２条件のレーザ光として、第１条件のレーザ光より波長、エネルギー密度、およびパルス幅が小さいレーザ光として、紫外領域または真空紫外領域の波長の光を発振するレーザを用いる。例えば、ＡｒＦレーザ、ＫｒＦレーザなど短波長のエキシマレーザを用いればよい。また、ＹＡＧレーザの第４高調波の光を用いてもよい。このような第２条件のレーザ光を照射して、第１条件のレーザ光照射により得られた結晶質半導体膜上の酸化膜のアブレーションを行い、結晶質半導体膜１５を露出させる。なお、本明細書において、「アブレーション」とは、「高強度のレーザ光をある材料に照射して表面および表面近傍に吸収されたエネルギーにより、材料の表面層が吹き飛ばされること」をいう。
【００２１】
次いで、第２条件のレーザ光が照射され酸化膜がアブレーションされた領域に第３条件のレーザ光１６の照射を行う。第３条件のレーザ光として、エキシマレーザなどの気体レーザ、Ｎｄ：ＹＡＧレーザ、ＹＬＦレーザなどの固体レーザを用いればよい。また、エネルギー密度は、第１条件より３０〜６０mJ/cm2大きくなるようにする。このように、表面の酸化膜が除去された状態で第３条件のレーザ光を照射することにより、表面が平坦化された結晶質半導体膜１７を形成される。
【００２２】
第２条件のレーザ光照射は、半導体（シリコン）膜表面に形成された酸化膜除去を目的として行っている。シリコン膜表面に形成された酸化膜の除去は、例えば希フッ酸に表面に酸化膜が形成された半導体膜を浸して、酸化膜を除去するというようにウエットのプロセスで行っていた。しかし、本発明を用いれば、半導体膜の結晶化もしくは結晶性の向上のための第１条件のレーザ光照射を行った領域に、同一の雰囲気の処理室において連続的に第２条件のレーザ光照射を行って酸化膜をアブレーションし、その後、同一の雰囲気の処理室で第２条件のレーザ光を照射して酸化膜がアブレーションされた領域に第３条件のレーザ光を照射して結晶質半導体膜表面を平坦化することができるため、雰囲気の入れ替えの必要もなく、作業時間を短縮することができる。
【００２３】
（実施形態２）
本実施形態では、結晶化を促進する元素（以下、触媒元素という）を用いて結晶質半導体膜を形成した後、結晶性をさらに向上させるために、本発明を用いる例について説明する。なお、本実施形態に示す触媒元素を用いる半導体膜の結晶化方法は、特願平７−１３０６５２号公報で開示された技術である。
【００２４】
ガラス基板１００上に窒化酸化シリコン膜からなる下地絶縁膜１０１と非晶質半導体膜１０２を形成する。下地絶縁膜の膜厚は２００ｎｍ、非晶質半導体膜の膜厚は２００ｎｍとし、大気解放せずに連続的に成膜することが可能である。連続的に成膜することにより、汚染を防ぐことができる。なお、石英基板を用いる場合は、下地絶縁膜の形成は省略することができる。
【００２５】
次いで、非晶質半導体膜１０２に触媒元素を添加する。本実施形態では、触媒元素としてニッケルを用い、ニッケルを含む水溶液（酢酸ニッケル水溶液）をスピンコート法で塗布し、触媒元素含有層１０３を形成する。本実施形態では、触媒元素としてニッケルを用いたが、触媒元素として使用可能な元素としては、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）といった元素がある。なお、添加方法は、スピンコート法以外に、スパッタ法や蒸着法など他の方法を用いてもよい。
【００２６】
次に、結晶化の工程に先立ち、４００〜５００℃で１時間程度の加熱処理を行い、水素を膜中から脱離させた後、５００〜６５０℃で４〜１２時間の加熱処理を行い、半導体膜の結晶化処理を行って結晶質半導体膜１０４を形成する。
【００２７】
次いで、結晶質半導体膜の表面に、酸化膜１０５を形成する。酸化膜を形成する方法としては、オゾン含有水溶液、硫酸、塩酸もしくは硝酸などと過酸化水素水を混合させた水溶液で処理したり、酸素雰囲気下の紫外線の照射でオゾンを発生させて前記結晶構造を有する半導体膜の表面を酸化して形成したりしてもよい。また、プラズマＣＶＤ法やスパッタ法や蒸着法などで酸化膜を堆積して酸化膜を形成しても良い。
【００２８】
ここで、実施形態１にしたがって、３条件のレーザ光照射処理を行い、半導体膜の結晶性を向上、酸化膜１０５の除去および半導体膜表面の平坦化を行い、表面が平坦化された結晶質半導体膜１０６を形成する（図２（Ｃ）〜図２（Ｅ））。
【００２９】
結晶質半導体膜を平坦化した後、結晶質半導体膜１０６に残存する触媒元素の濃度を低減する工程を行う。結晶質半導体膜１０６には触媒元素が１×１０19/cm3以上の濃度で含まれていると考えられる。触媒元素が残留したままの結晶質半導体膜１０６を用いてＴＦＴを作製することは可能であるが、触媒元素が半導体層の欠陥に偏析してしまい、オフ電流値が突発的に上昇してしまうという問題があった。そこで、結晶質半導体膜１０６から触媒元素を除去し、１×１０17/cm3以下、好ましくは１×１０16/cm3以下の濃度にまで低減することを目的とした加熱処理を行う。
【００３０】
結晶質半導体膜１０６に残留する触媒元素の濃度を１×１０17/cm3以下、好ましくは１×１０16/cm3以下にまで低減させるために行う処理をゲッタリングという。ゲッタリングは、周期表の１５族に属する元素（代表的にはリン）用いる方法を、希ガス元素を用いる方法のいずれでもよい。
【００３１】
ここでは、希ガスを添加したゲッタリングサイトに触媒元素を移動させる方法を説明する。
【００３２】
平坦化が終了したら、結晶質半導体膜１０６の表面に、バリア層１０７を形成する。バリア層１０７は、後にバリア層１０７上に設けるゲッタリングサイト１０８をエッチングにより除去する際に、結晶質半導体層１０６がエッチングされないように設けている層である。
【００３３】
バリア層１０７は、厚さ１〜１０nm程度とし、簡便にはオゾン水で結晶質半導体膜を処理することにより形成されるケミカルオキサイドをバリア層とすればよい。他の例としては、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液をもちいても同様にケミカルオキサイドを形成することができる。また、他のバリア層の例として、酸化雰囲気中でのプラズマ処理や酸素含有雰囲気中で紫外線照射を行いオゾンを発生させて酸化処理を行い、バリア層を形成してもよい。さらに、別の例としてクリーンオーブンを用い、２００〜３５０℃程度に加熱してから薄い酸化膜を形成してバリア層としてもよい。
【００３４】
次いで、バリア層１０７上にスパッタ法でゲッタリングサイト１０８を形成する。ゲッタリングサイト１０８としては、希ガスを１×１０20/cm3以上の濃度で含む半導体膜、代表的には、非晶質シリコン膜を２５〜２５０ｎｍの厚さで形成する。ゲッタリングサイト１０８は、ゲッタリング工程終了後にエッチングにより除去するため、結晶質半導体膜１０６とのエッチングの選択比が大きくなるように密度の低い膜とするのが好ましい。
【００３５】
ゲッタリングサイト１０８は、Ａｒを５０sccm、成膜パワーを３ｋＷ、基板温度を１５０℃、成膜圧力を０．２〜１．０Ｐａとしてスパッタ法により成膜する。このようにして、希ガス元素を１×１０19〜１×１０22/cm3の濃度で含むゲッタリングサイト１０８を形成することができる。なお、希ガス元素は半導体膜中では、不活性であるため結晶質半導体膜１０６に悪影響を及ぼすことはなく、ゲッタリングを行うことができる。
【００３６】
次いで、ゲッタリングを確実に成し遂げるための加熱処理を行う。加熱処理は、炉を用いる加熱処理方法や、熱源にランプまたは加熱された気体を用いるＲＴＡ法で行えばよい。炉を用いる場合には、窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間の加熱処理をすればよい。ＲＴＡ法を用いる場合には、半導体膜が瞬間的に６００〜１０００℃程度まで加熱されるようにすればよい。
【００３７】
このような加熱処理により、結晶質半導体膜１０６に残留している触媒元素がゲッタリングサイト１０８に移動し、結晶質半導体膜１０６の触媒元素の濃度は、１×１０17/cm3以下、好ましくは１×１０16/cm3以下にまで低減することができる。なお、ゲッタリングのための加熱処理の際に、ゲッタリングサイト１０８は結晶化することはない。これは、希ガス元素が加熱処理中も放出されずにゲッタリングサイトに残存しているためと思われる。
【００３８】
ゲッタリング処理が終了したら、ゲッタリングサイト１０８をエッチングにより除去する。エッチングはＣｌＦ3によるプラズマを用いないドライエッチング、あるいはヒドラジンやテトラエチルアンモニウムハイドロオキサイド（（ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウェットエッチングを用いることができる。なお、このエッチング工程において、バリア層１０７は結晶質半導体膜１０６がエッチングされるのを妨げるエッチングストッパーとして機能する。また、ゲッタリングサイト１０８のエッチングによる除去が終わったら、バリア層１０７はフッ酸等で除去すればよい。
【００３９】
このように、本発明を用いて結晶質半導体膜の平坦化を行い、平坦化処理後に触媒元素のゲッタリングを行うことで、結晶性がよく、触媒元素濃度が低減された良好な結晶質半導体膜を得ることができる。これは、触媒元素を用いた結晶化処理後に結晶性を向上させるために行うレーザ光照射処理により、半導体膜表面に凸部が形成されてしまうという問題を本発明を用いて結晶質半導体膜を平坦化することにより、凸部に偏析してしまっていた分の触媒元素を十分にゲッタリングサイトに移動することができるためである。
【００４０】
本発明では、レーザ光照射処理工程において、第３の条件で半導体膜を平坦化しているため、半導体膜の凸部に偏析しやすい性質の触媒元素を除去しやすくなっている。
【００４１】
（実施形態３）
本実施形態では、実施形態２とは異なる触媒元素を用いる結晶化方法で結晶質半導体膜を形成した後、本発明を適応して結晶性をさらに向上する例について説明する。なお、本実施形態で開示する触媒元素を用いた半導体膜の結晶化方法は、特願平１０−２４７７３５号で開示された技術である。
【００４２】
ガラス基板２００上に、下地絶縁膜２０１および非晶質半導体膜２０２を形成する。なお、下地絶縁膜２０１および非晶質半導体膜２０２は、大気解放せずに連続的に形成することができる。また、石英基板を用いる場合には、下地絶縁膜２０１の形成を省略することができる。
【００４３】
次いで、非晶質半導体膜２０２上に絶縁膜からなるマスク２０３を形成する。
マスク２０３は、半導体膜の選択的な領域に触媒元素が添加できるように、１μｍ以上の開口部を有している。
【００４４】
次に重量換算で１００ｐｐｍの触媒元素を含む水溶液（本実施形態ではニッケルを含む酢酸ニッケル水溶液）をスピンコート法で塗布し、触媒元素含有層２０４を形成する。触媒元素を添加する方法は、スピンコート法に限らず、蒸着法、スパッタ法などを用いてもかまわない。
【００４５】
また、触媒元素として使用可能な元素としては、鉄（Ｆｅ）、コバルト（Ｃｏ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）といった元素がある。
【００４６】
次いで、結晶化の工程に先立ち、４００〜５００℃で１時間程度の加熱処理工程を行う。この加熱処理により、半導体膜中の水素を脱離させた後、５００〜６５０℃で６〜１６時間の加熱処理を行って半導体膜を結晶化させ、結晶質半導体膜２０５を形成する。
【００４７】
次いで、結晶質半導体膜２０５の表面に、酸化膜２０６を形成する。酸化膜２０６を形成する方法としては、オゾン含有水溶液、硫酸、塩酸もしくは硝酸などと過酸化水素水を混合させた水溶液で処理したり、酸素雰囲気下の紫外線の照射でオゾンを発生させて前記結晶構造を有する半導体膜の表面を酸化して形成したりしてもよい。また、プラズマＣＶＤ法やスパッタ法や蒸着法などで酸化膜を堆積して酸化膜を形成しても良い。
【００４８】
ここで、実施形態１にしたがって、３条件のレーザ光照射処理を行い、半導体膜の結晶性を向上、酸化膜２０６の除去および半導体膜表面の平坦化を行い、表面が平坦化された結晶質半導体膜２０７を形成する（図３（Ｃ）〜図３（Ｅ））。
【００４９】
平坦化工程が終了したら、結晶質半導体膜２０７に残留している触媒元素の濃度を低減するための加熱処理（ゲッタリング）を行う。ゲッタリングの方法は、周期表の１５族に属する元素（代表的にはリン）用いる方法、または希ガスを添加したゲッタリングサイトに触媒元素を移動させる方法のいずれを用いてもよい。
【００５０】
本実施形態では、リンを用いたゲッタリング方法について説明する。
【００５１】
ゲッタリングサイトとなる選択された領域にリンを添加するためにマスク２０８を形成し、結晶質半導体膜２０７にリンを添加してゲッタリングサイト２０９を形成する。次いで、触媒元素をゲッタリングサイト２０９に移動させるための加熱処理を行う。
【００５２】
触媒元素をゲッタリングサイト２０９に移動させるための加熱処理は、炉を用いる加熱処理方法や、熱源にランプまたは加熱された気体を用いるＲＴＡ法で行えばよい。炉を用いる場合には、窒素雰囲気中にて４５０〜６００℃で０．５〜１２時間の加熱処理をすればよい。ＲＴＡ法を用いる場合には、半導体膜が瞬間的に６００〜１０００℃程度まで加熱されるようにすればよい。
【００５３】
このような加熱処理により、結晶質半導体膜２０７に残留している触媒元素がゲッタリングサイト２０８に移動し、結晶質半導体膜２０７の触媒元素の濃度は、１×１０17/cm3以下、好ましくは１×１０16/cm3以下にまで低減することができる。
【００５４】
ゲッタリング工程が終了したら、触媒元素の濃度が１×１０17/cm3以下に低減された領域の結晶質半導体膜２０７を半導体層に用いるために、所望の形状にパターニングする。なお、触媒元素が高濃度で含まれたゲッタリングサイトは、半導体層形成のためのパターニング工程の際に除去すればよい。
【００５５】
このように、本発明を用いて結晶質半導体膜の平坦化を行い、平坦化処理後に触媒元素のゲッタリングを行うことで、結晶性がよく、触媒元素濃度が低減された良好な結晶質半導体膜を得ることができる。これは、触媒元素を用いた結晶化処理後に結晶性を向上させるために行うレーザ光照射処理により、半導体膜表面に凸部が形成されてしまうという問題を本発明を用いて結晶質半導体膜を平坦化することにより、凸部に偏析してしまっていた分の触媒元素を十分にゲッタリングサイトに移動することができるためである。
【００５６】
このように本発明を用いることにより、結晶質半導体膜中の触媒元素濃度を十分に低減することができ、特性のよい結晶質半導体膜を得ることができる。また、このような半導体膜を用いてＴＦＴを作製することにより、オフ電流が低く信頼性の高いＴＦＴを実現することができるようになる。
【００５７】
【実施例】
（実施例１）
本発明の実施例を図４〜図６を用いて説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
【００５８】
本実施例では、ガラス基板上に設ける下地絶縁膜３０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地絶縁膜３０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を膜厚５０ｎｍで形成する。次いで、下地絶縁膜３０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4及びＮ2Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を膜厚１００ｎｍで形成する。
【００５９】
次いで、下地絶縁膜３０１上にプラズマＣＶＤ法を用いた非晶質シリコン膜を５０ｎｍの膜厚で形成する。次いで、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。
【００６０】
次いで、加熱処理を行い半導体膜を結晶化させて結晶質半導体膜を形成する。
この加熱処理は、電気炉の加熱処理または強光の照射を用いればよい。電気炉の加熱処理で行う場合は、５００℃〜６５０℃で４〜２４時間で行えばよい。ここでは脱水素化のための加熱処理（５００℃、１時間）の後、結晶化のための加熱処理（５５０℃、４時間）を行って結晶質シリコン膜を得る。なお、ここでは炉を用いた加熱処理により結晶化を行ったが、ランプアニール装置で結晶化を行ってもよい。
【００６１】
次いで、連続で３条件のレーザ光の照射を窒素雰囲気において行う。第１条件のレーザ光照射は、結晶性を向上させるために結晶粒内に残される欠陥を補修する目的で行う。レーザ光にはエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波、第４高調波の光のいずれかを用いればよい。ここでは、第１条件として、ＸｅＣｌレーザ（波長３０８nm）を用い、繰り返し周波数３０Ｈｚ、エネルギー密度４００mJ/cm2、パルス幅３０nsでレーザ光照射を行う。
【００６２】
次いで、第２条件のレーザ光照射を行う。第２条件のレーザ光照射は、第１条件のレーザ光照射処理前に半導体膜表面に形成した酸化膜を除去するために行う。第２条件のレーザ光には、第１条件のレーザ光より、波長、エネルギー密度およびパルス幅の小さいレーザを用いればよく、特に波長２４８nm以下、パルス幅５ns以下のレーザを用いるのが好ましい。ここでは、第２条件として、ＡｒＦレーザ（波長１９３nm）を用い、繰り返し周波数３０Ｈｚ、エネルギー密度３００mJ/cm2、パルス幅５nsでレーザ光照射を行う。
【００６３】
次いで、第３条件のレーザ光照射を行う。第３条件のレーザ光照射は、第１条件のレーザ光照射の際に形成された半導体膜表面の凸部を平坦化する目的で行う。レーザ光にはレーザ光にはエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波の光のいずれかを用いればよい。また、エキシマレーザ光に代えて紫外光ランプから発する光を用いてもよい。なお、第３条件のレーザ光のエネルギー密度は、第１条件のレーザ光のエネルギー密度より大きくし、好ましくは３０〜６０mJ/cm2大きくする。ここでは、ＸｅＣｌレーザ（波長３０８nm）を用い、繰り返し周波数３０Ｈｚ、エネルギー密度４３０mJ/cm2、パルス幅３０nsで第３のレーザ光の照射を行う。第３条件のレーザ光照射により、半導体膜表面における凹凸のＰ―Ｖ値は６ｎｍ以下となる。
【００６４】
このように半導体層の表面を平坦化することができるため、電界集中等の問題を解決することができ、さらに、膜厚が安定するため、オフ電流を低減することもできる。
【００６５】
次いで、得られた結晶質シリコン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して分離された第１乃至第４の半導体層を形成する。半導体層を形成した後、レジストからなるマスクを除去する。
【００６６】
また、第１乃至第４の半導体層を形成した後、ＴＦＴのしきい値（Ｖｔｈ）を制御するためにｐ型あるいはｎ型を付与する不純物元素を添加してもよい。なお、半導体に対してｐ型を付与する不純物元素には、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律第１３族元素が知られている。なお、半導体に対してｎ型を付与する不純物元素としては周期表１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）が知られている。
【００６７】
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜３０６となる珪素を主成分とする絶縁膜を形成する。本実施例では、プラズマＣＶＤ法により１１５nmの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
【００６８】
本発明の３条件のレーザ光を順に照射して行う結晶化（または結晶性の向上）〜平坦化までの処理により、半導体層の表面は平坦化されているため、半導体層とゲート絶縁膜との界面が安定し良好になり、これはＴＦＴの信頼性の向上につながる。
【００６９】
次いで、図４（Ａ）に示すように、ゲート絶縁膜３０６上に膜厚２０〜１００ｎｍの第１の導電膜３０７と、膜厚１００〜４００nmの第２の導電膜３０８と、膜厚２０〜１００ｎｍの第３の導電膜３０９を積層形成する。本実施例では、ゲート絶縁膜３０６上に膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとチタンの合金（Ａｌ−Ｔｉ）膜、膜厚３０ｎｍのチタン膜を順次積層した。
【００７０】
第１〜第３の導電膜を形成する導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、第１〜第３の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。例えば、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとチタンの合金（Ａｌ−Ｔｉ）膜に代えてアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜を用いてもよいし、第３の導電膜のチタン膜に代えて窒化チタン膜を用いてもよい。また、３層構造に限定されず、例えば、窒化タンタル膜とタングステン膜との２層構造であってもよい。
【００７１】
次に、図４（Ｂ）に示すように光露光工程によりレジストからなるマスク３１０〜３１４を形成し、ゲート電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。エッチングにはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3などを代表とするフッ素系ガス、またはＯ2を適宜用いることができる。
【００７２】
用いるエッチング用ガスに限定はないが、ここではＢＣｌ3とＣｌ2とＯ2とを用いることが適している。それぞれのガス流量比を６５sccm／１０sccm／５sccmとし、１．２Ｐａの圧力でコイル型の電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して１１７秒のエッチングを行う。基板側（試料ステージ）にも３００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＡｌ膜及びＴｉ膜をエッチングして第１の導電層の端部をテーパー形状とする。
【００７３】
この後、第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５sccm／２５sccm／１０sccmとし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＡｌ膜、Ｔｉ膜、及びＷ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
【００７４】
この第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層、第２の導電層、及び第３の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層と第３の導電層とから成る第１の形状のゲート電極３１５〜３１９（第１の電極３１５ａ〜３１９ａ、第２の電極３１５ｂ〜３１９ｂおよび第３の電極３１５ｃ〜３１９ｃ）を形成する。ゲート絶縁膜の第１の形状のゲート電極３１５〜３１９で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなる。
【００７５】
次に、レジストからなるマスク３１０〜３１４を除去せずに図４（Ｃ）に示すように第２のエッチング処理を行う。エッチング用ガスにＢＣｌ3とＣｌ2を用い、それぞれのガス流量比を２０sccm／６０sccmとし、１．２Ｐａの圧力でコイル型の電極に６００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）には１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入する。この第３のエッチング条件により第１の形状のゲート電極の第２の電極及び第３の電極をエッチングする。こうして、上記第３のエッチング条件によりチタンを微量に含むアルミニウム膜及びチタン膜を異方性エッチングして第２の形状のゲート電極３２０〜３２４（第１の電極３２０ａ〜３２４ａ、第２の電極３２０ｂ〜３２４ｂおよび第３の電極３２０ｃ〜３２４ｃ）を形成する。ゲート絶縁膜の第２の形状のゲート電極３２０〜３２４で覆われない領域は若干エッチングされ薄くなる。
【００７６】
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加する。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。ｎ型不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、第２の形状のゲート電極３２０〜３２４がｎ型不純物元素に対するマスクとなり、自己整合的に第１の濃度のｎ型不純物領域３２５〜３２８が形成される。第１の濃度のｎ型不純物領域３２５〜３２８には１×１０16〜１×１０17/cm3の濃度範囲でｎ型不純物元素が添加される。
【００７７】
なお、本実施例ではレジストからなるマスクを除去せずに第１のドーピング処理を行ったが、レジストからなるマスクを除去した後、第１のドーピング処理を行ってもよい。
【００７８】
次いで、レジストからなるマスクを除去した後、図５（Ａ）に示すようにレジストからなるマスク３２９、３３０を形成し第２のドーピング処理を行う。マスク３３５は駆動回路のｎチャネル型ＴＦＴの一つを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク３３０は画素部のＴＦＴを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクである。
【００７９】
第２のドーピング処理は、第２の形状のゲート電極３２０〜３２４及びゲート絶縁膜の膜厚の差を利用して各半導体層に不純物領域を行う。勿論、マスク３２９、３３０で覆われた領域にはリン（Ｐ）は添加されない。こうして、第２の濃度のｎ型不純物領域３３５、３３６と第３の濃度のｎ型不純物領域３３１〜３３４が形成される。第３の濃度のｎ型不純物領域３３１〜３３４には１×１０20〜１×１０21/cm3の濃度範囲でｎ型不純物元素を添加されている。また、第２の濃度のｎ型不純物領域はゲート絶縁膜の膜厚差により第３の濃度のｎ型不純物領域よりも低濃度に形成され、１×１０18〜１×１０19/cm3の濃度範囲でｎ型不純物元素が添加されることになる。
【００８０】
次いで、レジストからなるマスク３２９、３３０を除去した後、新たにレジストからなるマスク３３７、３３８を形成して図５（Ｂ）に示すように第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴを形成する半導体層にｐ型の導電型を付与する不純物元素（以下、ｐ型不純物元素という）が添加された第１の濃度のｐ型不純物領域３４１及び第２の濃度のｐ型不純物領域３３９、３４０を形成する。第１の濃度のｐ型不純物領域は第２の形状のゲート電極と重なる領域に形成されるものであり、１×１０18〜１×１０20/cm3の濃度範囲でｐ型不純物元素が添加されるようにする。また、第２の濃度のｐ型不純物領域３３９、３４０には１×１０20〜１×１０21/cm3の濃度範囲でｐ型不純物元素が添加されるようにする。なお、第２の濃度のｐ型不純物領域３３９には先の工程でリン（Ｐ）が添加された領域であるが、ｐ型不純物元素の濃度がその１．５〜３倍添加されていて導電型はｐ型となっている。
【００８１】
なお、第２の濃度のｐ型不純物領域３４２、３４３及び第１の濃度のｐ型不純物領域３４４は画素部において保持容量を形成する半導体層に形成される。
【００８２】
以上までの工程でそれぞれの半導体層にｎ型不純物領域またはｐ型不純物領域が形成される。第２の形状のゲート電極３２０〜３２２は各ＴＦＴのゲート電極となる。また、第２の形状の電極３２３は画素部において保持容量を形成する一方の電極となる。さらに、第２の形状の電極３２４は画素部においてソース配線を形成する。
【００８３】
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。不純物元素を活性化する工程は、ランプ光源もしくは加熱された気体を熱源に用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザまたはエキシマレーザを裏面から照射する方法、或いは炉を用いた加熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。ただし、本実施例では、第２の導電層としてアルミニウムを主成分とする材料を用いているので、活性化工程において第２の導電層が耐え得る加熱処理条件とすることが重要である。
【００８４】
上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む第３の濃度のｎ型不純物領域３３１〜３３３及び第２の濃度のｐ型不純物領域３３９、３４２にゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。その結果、チャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。実施形態２または３に示した方法のように半導体膜の平坦化処理直後の工程で、１度目のゲッタリングが行われている場合は、リンによるゲッタリングは２度目のゲッタリングとなる。また、１度目のゲッタリングで十分ゲッタリングができている場合には、特に２度目のゲッタリングを行う必要はない。
【００８５】
また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を行った後、絶縁膜を形成する工程としてもよい。
【００８６】
次いで、窒化シリコン膜からなる第１の層間絶縁膜３４５を形成して加熱処理（３００〜５５０℃で１〜１２時間の加熱処理）を行い、半導体層を水素化する工程を行う。（図５（Ｃ））この工程は第１の層間絶縁膜３４５に含まれる水素により半導体層のダングリングボンドを終端する工程である。酸化シリコン膜からなる絶縁膜（図示しない）の存在に関係なく半導体層を水素化することができる。ただし、本実施例では、第２の導電層としてアルミニウムを主成分とする材料を用いているので、水素化する工程において第２の導電層が耐え得る加熱処理条件とすることが重要である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００８７】
次いで、第１の層間絶縁膜３４５上に有機絶縁物材料から成る第２の層間絶縁膜３４６を形成する。本実施例では膜厚１．６μｍのアクリル樹脂膜を形成する。次いで、ソース配線３２４に達するコンタクトホールと各不純物領域に達するコンタクトホールを形成する。本実施例では複数のエッチング処理を順次行う。本実施例では第１の層間絶縁膜をエッチングストッパーとして第２の層間絶縁膜をエッチングした後、絶縁膜（図示しない）をエッチングストッパーとして第１の層間絶縁膜をエッチングしてから絶縁膜（図示しない）をエッチングした。
【００８８】
その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて配線及び画素電極を形成する。これらの電極及び画素電極の材料は、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。こうして、配線３４７〜３５２、画素電極３５３が形成される。
【００８９】
以上の様にして、ｐチャネル型ＴＦＴ４０１、ｎチャネル型ＴＦＴ４０２を有する駆動回路４０５と、ｎチャネル型ＴＦＴ４０３、保持容量４０４とを有する画素部４０６を同一基板上に形成することができる（図６）。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
【００９０】
駆動回路４０５のｐチャネル型ＴＦＴ４０１にはチャネル形成領域３５４、第２の形状のゲート電極３２０の第１の電極３２０ａと一部が重なる第２の濃度のｐ型不純物領域３４１とソース領域またはドレイン領域として機能する第１の濃度のｐ型不純物領域３３９、３４０とを有している。ｎチャネル型ＴＦＴ４０２にはチャネル形成領域３５５、第２の形状のゲート電極３２１の第１の電極３２１ａと一部が重なる第２の濃度のｎ型不純物領域３３５とソース領域またはドレイン領域として機能する第３の濃度のｎ型不純物領域３３２とを有している。このようなｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴによりシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成することができる。特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、ｎチャネル型ＴＦＴ４０２の構造が適している。
【００９１】
画素部４０６の画素ＴＦＴ４０３（ｎチャネル型ＴＦＴ）にはチャネル形成領域３５６、第２の形状のゲート電極３２２の第１の電極３２２ａの外側に形成される第１の濃度のｎ型不純物領域３２７とソース領域またはドレイン領域として機能する第３の濃度のｎ型不純物領域３３３とを有している。また、保持容量４０４の一方の電極として機能する半導体層には第１の濃度のｐ型不純物領域３４４、第２の濃度のｐ型不純物領域３４２、３４３が形成されている。保持容量４０４は、絶縁膜（ゲート絶縁膜と同一膜）を誘電体として、第２の形状の導電層３２３と、半導体層３０５とで形成されている。
【００９２】
なお、画素部４０６の画素ＴＦＴにおいては、第３条件のレーザ光照射により半導体層が平坦化されているため、従来と比較して顕著にオフ電流の低減、およびバラツキの低減が実現されている。
【００９３】
また、画素電極を透明導電膜で形成すると、フォトマスクは１枚増えるものの、透過型の表示装置を形成することができる。
【００９４】
図７はアクティブマトリクス基板の回路構成の一例を示す回路ブロックである。ＴＦＴを組み込まれて形成される画素部６０１、データ信号線駆動回路６０２、走査信号線駆動回路６０６が形成されている。
【００９５】
データ信号線駆動回路６０２は、シフトレジスタ６０３、ラッチ６０４、６０５、その他バッファ回路などから構成される。シフトレジスタ６０３にはクロック信号、スタート信号が入力し、ラッチにはデジタルデータ信号やラッチ信号が入力する。また、走査信号線駆動回路６０６もシフトレジスタ、バッファ回路などから構成されている。画素部６０１の画素数は任意なものとするが、ＸＧＡならば１０２４×７６８個の画素が設けられる。
【００９６】
このようなアクティブマトリクス基板を用いて、アクティブマトリクス駆動をする表示装置を形成することができる。本実施例では画素電極を光反射性の材料で形成したため、液晶表示装置に適用すれば反射型の表示装置を形成することができる。このような基板から液晶表示装置や有機発光素子で画素部を形成する発光装置を形成することができる。こうして反射型の表示装置に対応したアクティブマトリクス基板を作製することができる。
【００９７】
（実施例２）
本実施例では、ボトムゲート型ＴＦＴの作製工程に本発明を適応することも可能である。図８、９を用いてボトムゲート型ＴＦＴの作製工程について簡単に説明する。
【００９８】
基板５０上に、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜を形成し（図示せず）、ゲート電極を形成するために導電膜を形成し、所望の形状にパターニングしてゲート電極５１を得る。導電膜には、Ｔａ、Ｔｉ、Ｗ、Ｍｏ、ＣｒまたはＡｌから選ばれた元素またはいずれかの元素を主成分とする導電膜を用いればよい（図８（ａ））。
【００９９】
次いで、ゲート絶縁膜５２を形成する。ゲート絶縁膜は、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜の単層、もしくはいずれかの膜の積層構造にしてもよい（図８（ｂ））。
【０１００】
次いで、非晶質半導体膜としてアモルファスシリコン膜５３を熱ＣＶＤ法、プラズマＣＶＤ法、減圧ＣＶＤ法、蒸着法またはスパッタリング法により１０〜１１５０nm厚に形成する。なお、ゲート絶縁膜５２とアモルファスシリコン膜５３とは、同じ成膜法で形成することが可能であるため、両者を連続形成してもよい。連続形成することで、一旦大気に曝すことがなくなり、表面の汚染を防ぐことができ、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減することができる。
【０１０１】
次いで、アモルファスシリコン膜５３を結晶化して、結晶質シリコン膜を形成する。結晶化方法は、レーザ光照射による方法、加熱による方法、実施形態２、３に示すような触媒元素を用いる方法のいずれを用いてもよい。
【０１０２】
なお、本実施例では、レーザ光照射による結晶化方法を行う場合について説明する。まず、レーザ光の照射の前処理として非晶質半導体膜をオゾン水により洗浄し、非晶質半導体膜上に酸化膜５４を形成する。続いて、窒素雰囲気において、非晶質半導体膜に第１条件のレーザ光（本実施例では、ＸｅＣｌレーザ（波長３０８ｎｍ）、エネルギー密度４００mJ/cm2、パルス幅３０ns）を照射し、結晶質半導体膜を形成する。この第１条件のレーザ光の照射により形成された結晶質半導体膜表面は凸部を有しており、その最高点と最低点との差は数ｎｍ〜数十ｎｍである（図８（ｃ））。
【０１０３】
続いて、第２条件のレーザ光（本実施例では、ＡｒＦレーザ（波長１９３ｎｍ）、エネルギー密度３００mJ/cm2、パルス幅５ns）の照射を行って、結晶質半導体膜上の酸化膜のアブレーションを行う。これにより、結晶質半導体膜上の酸化膜が除去される。
【０１０４】
次いで、第３条件のレーザ光（本実施例では、ＸｅＣｌレーザ（波長３０８nm）、エネルギー密度が４３０mJ/cm2、パルス幅３０ns）の照射を行って、結晶質半導体膜の表面の平坦化をする。このようにして得られた表面が平坦化された結晶質半導体５６をチャネル形成領域、ソース領域およびドレイン領域を含む半導体層として用いる（図８（ｄ））。
【０１０５】
次いで、後の不純物添加工程において結晶質シリコン膜（チャネル形成領域）を保護する絶縁膜５７を１００〜４００nm厚で形成する。この絶縁膜は、不純物元素を添加する時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、さらに、微妙な濃度制御を可能にするために形成される。
【０１０６】
次いで、レジストからなるマスク（図示せず）を用いて、後のｎチャネル型ＴＦＴの活性層となる結晶質シリコン膜にｎ型を付与する不純物元素、後のｐチャネル型ＴＦＴの活性層となる結晶質シリコン膜にｐ型不純物元素を添加して、ソース領域ドレイン領域５８ａ、５８ｃおよびＬＤＤ領域５８ｂを形成する。
【０１０７】
次いで、結晶質シリコン膜に添加された不純物元素を活性化する工程を行う。
続いて、結晶質シリコン膜上の絶縁膜を除去し、結晶質シリコン膜を所望の形状にパターニングした後、層間絶縁膜５９を形成する。層間絶縁膜は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜等の絶縁膜から５００〜１５００nm厚で形成する。 その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールを形成して、各ＴＦＴを電気的に接続するための配線６０を形成する。
【０１０８】
以上のように本発明は、ＴＦＴの形状に関わることなく適応することができる。
【０１０９】
（実施例３）
本実施例では、本発明に適応可能なレーザ光照射処理を行う装置の一例について図１０を用いて説明する。
【０１１０】
レーザ光照射処理装置は、第１条件のレーザ光を照射するためのレーザ７０１、第２条件のレーザ光を照射するためのレーザ７０２、第３条件のレーザ光を照射するためのレーザ７０３、それぞれの条件のレーザ光を発振するための光学系７０４、７０５、７０６、制御装置７０７などを含んでいる。
【０１１１】
第１条件のレーザ光として、波長が４００ｎｍ以下の光を発振するエキシマレーザなどの気体レーザ、Ｎｄ：ＹＡＧレーザ、ＹＬＦレーザなどの固体レーザを用いればよい。
第２条件のレーザ光として、第１条件のレーザ光より波長、エネルギー密度、およびパルス幅が小さいレーザ光として、紫外領域または真空紫外領域の波長の光を発振するレーザを用いる。例えば、ＡｒＦレーザ、ＫｒＦレーザなど短波長のエキシマレーザを用いればよい。また、ＹＡＧレーザの第４高調波の光を用いてもよい。
第３条件のレーザ光として、波長が４００ｎｍ以下の光を発振するエキシマレーザなどの気体レーザ、Ｎｄ：ＹＡＧレーザ、ＹＬＦレーザなどの固体レーザを用いればよい。また、エネルギー密度は、第１条件より３０〜６０mJ/cm2大きくなるようにする。
【０１１２】
なお、第１条件および第３条件は同一の波長を有するレーザ光を用いてもよいため、第１条件および第３条件のレーザ光は、同一のレーザ源から発せられるレーザ光を光学系によって分光することにより、第１条件と第３条件のエネルギー密度を有するレーザ光としてもよい。
【０１１３】
また、第１条件および第３条件のレーザ光に同一の波長のレーザを用いる場合には、はじめに第１条件および第２条件のレーザ光照射を行って、第１条件のレーザ光を発するための光学系に第３条件のレーザ光を発することができるような光学系を付与してから、第３条件のレーザ光照射を行うようにしてもよい。３条件のレーザ光の照射方法としては、照射順序以外の条件は、実施者が適宜決定すればよい。
【０１１４】
光学系７０４〜７０６は、レーザから放出されるレーザ光を集光および伸張して被照射面に断面形状が細い線状のレーザ光を照射するためのものである。光学系の一例として、シリンドリカルレンズアレイ７０８、シリンドリカルレンズ７０９、ミラー７１０、ダブレットシリンドリカルレンズ７１１などを用いて構成される光学系を図１０に示している。レンズの大きさにもよるが、長手方向は１００〜４００mm程度、短手方向は１００〜５００μm程度の線状レーザ光を照射することが可能である。ただし、光学系は実施者が任意なものを用いればよい。
【０１１５】
また、このレーザ光照射処理装置に備えられた他の手段は、素子基板上のゴミを除去するための気体を噴出するためのノズル７１２、前記気体を供給するための手段７１３、ステージ７１４、基板を保管するカセット７１８、カセットを保持する手段７１９処理基板を保持し、３条件のレーザ光を照射するために移動（走査）させる手段７１７等である。
【０１１６】
素子基板上のゴミを除去するための気体を噴出するためのノズル７１２は、第２条件のレーザ光照射による酸化膜のアブレーションの際に飛び散る膜を除去する目的も有している。
【０１１７】
また、ステージ７１４には、雰囲気を供給するための圧縮窒素を供給する気体供給手段７１５、７１６が接続されており、ステージ７１４の表面に設けられた細孔から気体を噴射して処理基板をステージに接触させることなく、フローティングした状態で保持することを可能にしている。また、このように気体を細孔から噴出させることで、湾曲しやすい基板も平坦に保持することができる。
【０１１８】
さらに、フローティングした状態で保持することにより、基板の汚染を防止でき、基板の温度変化を小さくすることができて効果的である。
【０１１９】
レーザ光照射処理を行うために基板を保持カセット７１８から取り出すのは、アームを備えた搬送手段７１７で行えばよく、アームで基板の端部を掴み一方向に走査させ、処理基板全面にレーザ光照射処理を行えばよい。なお、制御装置７０７により、レーザ光の発振と搬送手段との連動操作の制御を行う。
【０１２０】
なお、１枚の基板に対して３条件のレーザ光照射処理は１度の走査でもよいが、複数回走査してもよい。
【０１２１】
また、処理装置は、一辺が線状レーザ光の長手方向の長さより大きい（例えば、一辺が１０００ｍｍを超え、かつ厚さが１ｍｍ以下）大型基板を処理する場合には、一軸方向と直交する方向に基板を動かすことが可能になる搬送手段を設ければよい。互いに直交する方向に処理基板を走査することが可能な２つの搬送手段を有していれば、例えば、１２００ｍｍ×１６００ｍｍや２０００ｍｍ×２５００ｍｍであって、厚さが０．４〜０．７ｍｍのガラス基板でも全面にレーザ光照射処理することが可能である。
【０１２２】
また、ガラス基板の面積が大型化しその厚さが薄くなればなるほど、基板は湾曲しやすくなるが、本実施形態で用いる処理装置のような気体を用いて基板を保持するステージであれば、平坦な面を保ち、レーザ光照射処理することができる。
【０１２３】
本実施形態で示す装置は、実施形態１〜３、実施例１〜２に用いることが可能である。
【０１２４】
（実施例４）
本発明を実施して形成されたＣＭＯＳ回路や画素部はアクティブマトリクス型液晶ディスプレイ（液晶表示装置）に用いることができる。即ち、それら液晶表示装置を表示部に組み込んだ電気器具全てに本発明を実施できる。本発明を適応して作製された液晶表示装置を用いることにより、高精細な表示を行うことができ、さらに駆動回路を同一基板上に形成することができるため、その分大きな表示部とすることができる。
【０１２５】
その様な電気器具としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１１、図１２及び図１３に示す。
【０１２６】
図１１（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。表示部２００３に本発明を用いて作製された液晶表示装置を適応することができる。
【０１２７】
図１１（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。表示部２１０２に本発明を用いて作製された液晶表示装置を適応することができる。
【０１２８】
図１１（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。表示部２２０５に本発明を用いて作製された液晶表示装置を適応することができる。
【０１２９】
図１１（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。表示部２３０２に本発明を用いて作製された液晶表示装置を適応することができる。
【０１３０】
図１１（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
表示部２４０２に本発明を用いて作製された液晶表示装置を適応することができる。
【０１３１】
図１１（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。表示部２５０２に本発明を用いて作製された液晶表示装置を適応することができる。
【０１３２】
図１２（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。
【０１３３】
図１２（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。
【０１３４】
なお、図１２（Ｃ）は、図１２（Ａ）及び図１２（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１２（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１３５】
また、図１２（Ｄ）は、図１２（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１２（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１３６】
ただし、図１２に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の液晶表示装置の適用例は図示していない。
【０１３７】
図１３（Ａ）は携帯電話であり、３００１は表示部、３００２は操作用パネルである。表示部３００１と操作用パネル３００２とは接続部３００３において接続されている。接続部３００３における、表示部３００１の表示部３００４が設けられている面と操作用パネル３００２の操作キー３００６が設けられている面との角度θは、任意に変えることができる。さらに、音声出力部３００５、操作キー３００６、電源スイッチ３００７、音声入力部３００８を有している。表示部３００１に、本発明を用いて作製された液晶表示装置を適応することができる。
【０１３８】
図１３（Ｂ）は携帯書籍（電子書籍）であり、本体３１０１、表示部３１０２、３１０３、記憶媒体３１０４、操作スイッチ３１０５、アンテナ３１０６等を含む。表示部３１０２に、本発明を用いて作製された液晶表示装置を適応することができる。
【０１３９】
図１３（Ｃ）はディスプレイであり、本体３２０１、支持台３２０２、表示部３２０３等を含む。本発明は特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。本発明を用いて作製された液晶表示装置は表示部３２０３に適応することができる。
【０１４０】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電気器具に適用することが可能である。また、本実施例の電気器具は、実施形態１〜３および実施例１〜３のいずれかを組み合わせて実現することができる。
【０１４１】
【発明の効果】
このように、本発明を用いて半導体層の平坦化を行うことにより、半導体膜の表面の荒れにより生じていた素子特性のばらつき（半導体層の膜厚が部分的に厚くなってしまうためＴＦＴのオフ動作時にリークが起こりやすくなる、電界集中が起こりオフ電流があがってしまう等）に関する問題を解決することができる。
【０１４２】
さらに、半導体層とゲート絶縁膜との界面が良好になるため、トラップされるキャリアが少なくなり、しきい値電圧の変動を抑えることができ、信頼性を向上させることができる。
【０１４３】
また、本発明を適応して作製された半導体膜を用いてＴＦＴを作製することにより、オフ電流が低く信頼性の高いＴＦＴを実現することができるようになる。
【図面の簡単な説明】
【図１】 本発明の実施の形態を示す図。
【図２】 本発明の実施の形態の一例を示す図。
【図３】 本発明の実施の形態の一例を示す図。
【図４】 本発明を用いてアクティブマトリクス基板を作製するプロセスの一例を示す図。
【図５】本発明を用いてアクティブマトリクス基板を作製するプロセスの一例を示す図。
【図６】本発明を用いてアクティブマトリクス基板を作製するプロセスの一例を示す図。
【図７】
【図８】 本発明の実施の一例を示す図。
【図９】 本発明の実施の一例を示す図。
【図１０】 本発明で用いるレーザ光照射処理装置の例を示す図。
【図１１】 電気器具の一例を示す図。
【図１２】 電気器具の一例を示す図。
【図１３】 電気器具の一例を示す図。

Claims (10)

  1. 絶縁表面上に半導体膜を形成し、
    前記半導体膜の表面に酸化膜を形成し、
    前記半導体膜に第１条件のレーザ光を照射することにより結晶質半導体膜を形成し、
    前記結晶質半導体膜に第２条件のレーザ光を照射することにより前記酸化膜を除去し、
    前記第２条件のレーザ光を照射した後、前記結晶質半導体膜に第３条件のレーザ光を照射することにより前記結晶質半導体膜の表面を平坦化し、
    前記第１乃至前記第３条件のレーザ光の照射は、前記第１乃至前記第３条件のそれぞれを満たすように設けられた３つの光学系を通して行われ、且つ窒素、水素、または不活性気体から選ばれた一種の気体雰囲気または複数種の気体の混合雰囲気で、同一の処理室で連続して順に行われ、
    前記第１条件のレーザ光は、第１のエネルギー密度、第１の波長、および第１のパルス幅を有し、
    前記第２条件のレーザ光は、前記第１のエネルギー密度より低い第２のエネルギー密度、前記第１の波長より短い第２の波長、および前記第１のパルス幅より小さい第２のパルス幅を有し、
    前記第３条件のレーザ光は、前記第１のエネルギー密度より３０〜６０ｍＪ／ｃｍ２高い第３のエネルギー密度を有することを特徴とする半導体装置の作製方法。
  2. 絶縁表面上に半導体膜を形成し、
    前記半導体膜の表面に酸化膜を形成し、
    前記半導体膜に第１条件のレーザ光を照射することにより結晶質半導体膜を形成し、
    前記結晶質半導体膜に第２条件のレーザ光を照射することにより前記酸化膜を除去し、
    前記第２条件のレーザ光を照射した後、前記結晶質半導体膜に第３条件のレーザ光を照射することにより前記結晶質半導体膜の表面の最高点と最低点との差を６ｎｍ以下にし、
    前記第１乃至前記第３条件のレーザ光の照射は、前記第１乃至前記第３条件のそれぞれを満たすように設けられた３つの光学系を通して行われ、且つ窒素、水素、または不活性気体から選ばれた一種の気体雰囲気または複数種の気体の混合雰囲気で、同一の処理室で連続して順に行われ、
    前記第１条件のレーザ光は、第１のエネルギー密度、第１の波長、および第１のパルス幅を有し、
    前記第２条件のレーザ光は、前記第１のエネルギー密度より低い第２のエネルギー密度、前記第１の波長より短い第２の波長、および前記第１のパルス幅より小さい第２のパルス幅を有し、
    前記第３条件のレーザ光は、前記第１のエネルギー密度より３０〜６０ｍＪ／ｃｍ２高い第３のエネルギー密度を有することを特徴とする半導体装置の作製方法。
  3. 絶縁表面上に半導体膜を形成し、
    前記半導体膜を結晶化して結晶質半導体膜を形成し、
    前記結晶質半導体膜の表面に酸化膜を形成し、
    前記結晶質半導体膜に第１条件のレーザ光を照射することにより前記結晶質半導体膜の結晶性を向上させ、
    前記結晶質半導体膜に第２条件のレーザ光を照射することにより前記酸化膜を除去し、
    前記第２条件のレーザ光を照射した後、前記結晶質半導体膜に第３条件のレーザ光を照射することにより前記結晶質半導体膜の表面を平坦化し、
    前記第１乃至前記第３条件のレーザ光の照射は、前記第１乃至前記第３条件のそれぞれを満たすように設けられた３つの光学系を通して行われ、且つ窒素、水素、または不活性気体から選ばれた一種の気体雰囲気または複数種の気体の混合雰囲気で、同一の処理室で連続して順に行われ、
    前記第１条件のレーザ光は、第１のエネルギー密度、第１の波長、および第１のパルス幅を有し、
    前記第２条件のレーザ光は、前記第１のエネルギー密度より低い第２のエネルギー密度、前記第１の波長より短い第２の波長、および前記第１のパルス幅より小さい第２のパルス幅を有し、
    前記第３条件のレーザ光は、前記第１のエネルギー密度より３０〜６０ｍＪ／ｃｍ２高い第３のエネルギー密度を有することを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一において、前記酸化膜は、前記半導体膜の表面にオゾンを含む溶液または気体を接触させることにより形成されることを特徴とする半導体装置の作製方法。
  5. 絶縁表面上に半導体膜を形成し、
    前記半導体膜に触媒元素を添加し第１の加熱処理することにより結晶質半導体膜を形成し、
    前記結晶質半導体膜の表面に酸化膜を形成し、
    前記結晶質半導体膜に第１条件のレーザ光を照射することにより前記結晶質半導体膜の結晶性を向上させ、
    前記結晶質半導体膜に第２条件のレーザ光を照射することにより前記酸化膜を除去し、
    前記第２条件のレーザ光を照射した後、前記結晶質半導体膜に第３条件のレーザ光を照射することにより前記結晶質半導体膜の表面を平坦化し、
    平坦化した前記結晶質半導体膜上に、バリア層を介してゲッタリングサイトを形成し、
    前記結晶質半導体膜に第２の加熱処理をすることにより前記結晶質半導体膜に含まれる前記触媒元素を前記ゲッタリングサイトに移動させ、
    前記第１乃至前記第３条件のレーザ光の照射は、前記第１乃至前記第３条件のそれぞれを満たすように設けられた３つの光学系を通して行われ、且つ窒素、水素、または不活性気体から選ばれた一種の気体雰囲気または複数種の気体の混合雰囲気で、同一の処理室で連続して順に行われ、
    前記第１条件のレーザ光は、第１のエネルギー密度、第１の波長、および第１のパルス幅を有し、
    前記第２条件のレーザ光は、前記第１のエネルギー密度より低い第２のエネルギー密度、前記第１の波長より短い第２の波長、および前記第１のパルス幅より小さい第２のパルス幅を有し、
    前記第３条件のレーザ光は、前記第１のエネルギー密度より３０〜６０ｍＪ／ｃｍ２高い第３のエネルギー密度を有することを特徴とする半導体装置の作製方法。
  6. 請求項５において、前記触媒元素は、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることを特徴とする半導体装置の作製方法。
  7. 請求項５または請求項６において、前記第１の加熱処理は、電熱線、ランプ光源または加熱されたガスを熱源として用いて行われることを特徴とする半導体装置の作製方法。
  8. 請求項５乃至請求項７のいずれか一において、前記ゲッタリングサイトには、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種の元素が含まれることを特徴とする半導体装置の作製方法。
  9. 請求項５乃至請求項８のいずれか一において、前記ゲッタリングサイトには、周期表の１５族に属する元素から選ばれた一種または複数種の元素が含まれることを特徴とする半導体装置の作製方法。
  10. 請求項１乃至請求項９のいずれか一において、前記第１のエネルギー密度は３００〜５００ｍＪ／ｃｍ２であることを特徴とする半導体装置の作製方法。
JP2001133518A 2001-04-27 2001-04-27 半導体装置の作製方法 Expired - Fee Related JP4854866B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2001133518A JP4854866B2 (ja) 2001-04-27 2001-04-27 半導体装置の作製方法
US10/131,503 US6706568B2 (en) 2001-04-27 2002-04-25 Method for manufacturing a semiconductor device with a crystallized semiconductor film leveled by radiating with laser beams
US10/752,993 US7709302B2 (en) 2001-04-27 2004-01-08 Method for manufacturing a semiconductor device
US12/719,897 US8389342B2 (en) 2001-04-27 2010-03-09 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001133518A JP4854866B2 (ja) 2001-04-27 2001-04-27 半導体装置の作製方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2008155203A Division JP5042133B2 (ja) 2008-06-13 2008-06-13 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2002329666A JP2002329666A (ja) 2002-11-15
JP2002329666A5 JP2002329666A5 (ja) 2008-06-19
JP4854866B2 true JP4854866B2 (ja) 2012-01-18

Family

ID=18981366

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001133518A Expired - Fee Related JP4854866B2 (ja) 2001-04-27 2001-04-27 半導体装置の作製方法

Country Status (2)

Country Link
US (3) US6706568B2 (ja)
JP (1) JP4854866B2 (ja)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6331457B1 (en) * 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
KR100343134B1 (ko) * 1998-07-09 2002-10-25 삼성전자 주식회사 유전막형성방법
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7253032B2 (en) * 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
KR100662492B1 (ko) * 2001-07-10 2007-01-02 엘지.필립스 엘시디 주식회사 비정질막 결정화 방법 및 이를 적용한 액정표시소자의제조방법
JP4869509B2 (ja) 2001-07-17 2012-02-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7232715B2 (en) * 2002-11-15 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor film and semiconductor device and laser processing apparatus
US7335255B2 (en) 2002-11-26 2008-02-26 Semiconductor Energy Laboratory, Co., Ltd. Manufacturing method of semiconductor device
JP4651933B2 (ja) * 2002-11-26 2011-03-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7064089B2 (en) * 2002-12-10 2006-06-20 Semiconductor Energy Laboratory Co., Ltd. Plasma treatment apparatus and method for plasma treatment
JP4666907B2 (ja) * 2002-12-13 2011-04-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7125758B2 (en) * 2004-04-20 2006-10-24 Applied Materials, Inc. Controlling the properties and uniformity of a silicon nitride film by controlling the film forming precursors
JP2007073855A (ja) * 2005-09-09 2007-03-22 Toshiba Corp 半導体薄膜の製造方法、電子デバイスの製造方法及び液晶表示デバイスの製造方法
US7524713B2 (en) * 2005-11-09 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20070117287A1 (en) * 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
KR20080034598A (ko) * 2006-10-17 2008-04-22 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
JP2008108792A (ja) * 2006-10-23 2008-05-08 Disco Abrasive Syst Ltd ウエーハの加工方法
DE102006056626A1 (de) * 2006-11-30 2008-06-05 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum selektiven Herstellen einer leitenden Barrierenschicht durch ALD
US7960261B2 (en) * 2007-03-23 2011-06-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and method for manufacturing thin film transistor
US7821068B2 (en) * 2008-08-18 2010-10-26 Xerox Corporation Device and process involving pinhole undercut area
JP2010114431A (ja) * 2008-10-10 2010-05-20 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
JP5713603B2 (ja) * 2009-09-02 2015-05-07 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
US8324084B2 (en) * 2010-03-31 2012-12-04 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor substrate and manufacturing method of semiconductor device
FR2992957A1 (fr) * 2012-07-09 2014-01-10 Saint Gobain Procede de depot de couches minces avec etape de traitement sous atmosphere controlee et produit obtenu
JP7397447B2 (ja) * 2019-03-07 2023-12-13 ギガフォトン株式会社 レーザアニールシステム
WO2024018854A1 (ja) * 2022-07-20 2024-01-25 東京エレクトロン株式会社 基板処理方法、基板処理装置および研削装置

Family Cites Families (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4879176A (en) * 1987-03-16 1989-11-07 Minnesota Mining And Manufacturing Company Surface modification of semicrystalline polymers
US5099557A (en) 1988-07-08 1992-03-31 Engelsberg Audrey C Removal of surface contaminants by irradiation from a high-energy source
US5821175A (en) 1988-07-08 1998-10-13 Cauldron Limited Partnership Removal of surface contaminants by irradiation using various methods to achieve desired inert gas flow over treated surface
US5531857A (en) 1988-07-08 1996-07-02 Cauldron Limited Partnership Removal of surface contaminants by irradiation from a high energy source
US5643472A (en) 1988-07-08 1997-07-01 Cauldron Limited Partnership Selective removal of material by irradiation
US5024968A (en) 1988-07-08 1991-06-18 Engelsberg Audrey C Removal of surface contaminants by irradiation from a high-energy source
US6048588A (en) * 1988-07-08 2000-04-11 Cauldron Limited Partnership Method for enhancing chemisorption of material
US5213654A (en) * 1990-05-18 1993-05-25 Kabushiki Kaisha Toshiba Vapor-phase epitaxial growth method for semiconductor crystal layers
US5212116A (en) * 1990-06-18 1993-05-18 At&T Bell Laboratories Method for forming planarized films by preferential etching of the center of a wafer
US5210050A (en) * 1990-10-15 1993-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a semiconductor film
US5525550A (en) * 1991-05-21 1996-06-11 Fujitsu Limited Process for forming thin films by plasma CVD for use in the production of semiconductor devices
JPH05182923A (ja) 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
US5578520A (en) 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
US5244819A (en) * 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
US5899709A (en) * 1992-04-07 1999-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device using anodic oxidation
JP3048749B2 (ja) * 1992-04-28 2000-06-05 キヤノン株式会社 薄膜形成方法
US5304329A (en) * 1992-11-23 1994-04-19 The B. F. Goodrich Company Method of recovering recyclable unsintered powder from the part bed of a selective laser-sintering machine
CN1052110C (zh) * 1993-02-15 2000-05-03 株式会社半导体能源研究所 制造半导体器件的方法
KR100355938B1 (ko) 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JP3450376B2 (ja) * 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH06349735A (ja) * 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
TW369686B (en) * 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
JP3431041B2 (ja) 1993-11-12 2003-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW264575B (ja) * 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
US5923962A (en) * 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
JP3431033B2 (ja) * 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
JP3325992B2 (ja) * 1994-01-08 2002-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100321541B1 (ko) 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
US6162667A (en) * 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
EP0675529A3 (en) * 1994-03-30 1998-06-03 Denso Corporation Process for manufacturing vertical MOS transistors
JP3540012B2 (ja) * 1994-06-07 2004-07-07 株式会社半導体エネルギー研究所 半導体装置作製方法
TW273639B (en) 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
JP3391561B2 (ja) * 1994-07-08 2003-03-31 浜松ホトニクス株式会社 光衝撃波による洗浄装置
US6300176B1 (en) 1994-07-22 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Laser processing method
JP3464285B2 (ja) 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5789284A (en) 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
JP3942651B2 (ja) * 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3535241B2 (ja) 1994-11-18 2004-06-07 株式会社半導体エネルギー研究所 半導体デバイス及びその作製方法
JP3469337B2 (ja) 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW297950B (ja) * 1994-12-16 1997-02-11 Handotai Energy Kenkyusho Kk
JP3306258B2 (ja) 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
US5828084A (en) * 1995-03-27 1998-10-27 Sony Corporation High performance poly-SiGe thin film transistor
US5956581A (en) * 1995-04-20 1999-09-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW284907B (en) 1995-06-07 1996-09-01 Cauldron Lp Removal of material by polarized irradiation and back side application for radiation
JP4026182B2 (ja) * 1995-06-26 2007-12-26 セイコーエプソン株式会社 半導体装置の製造方法、および電子機器の製造方法
US5907770A (en) * 1995-07-19 1999-05-25 Semiconductor Energy Laboratory Co., Method for producing semiconductor device
US6444506B1 (en) * 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
US6027960A (en) 1995-10-25 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
US6331457B1 (en) 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
KR100440083B1 (ko) * 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
US5943560A (en) * 1996-04-19 1999-08-24 National Science Council Method to fabricate the thin film transistor
JP3306300B2 (ja) 1996-06-20 2002-07-24 三洋電機株式会社 半導体膜のレーザーアニール方法
US6124154A (en) * 1996-10-22 2000-09-26 Seiko Epson Corporation Fabrication process for thin film transistors in a display or electronic device
US6444507B1 (en) * 1996-10-22 2002-09-03 Seiko Epson Corporation Fabrication process for thin film transistors in a display or electronic device
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
JPH1174536A (ja) * 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US6764928B1 (en) * 1997-02-20 2004-07-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an El display device
JP3983334B2 (ja) * 1997-02-20 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4242461B2 (ja) * 1997-02-24 2009-03-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW379360B (en) 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3830623B2 (ja) 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP4601731B2 (ja) * 1997-08-26 2010-12-22 株式会社半導体エネルギー研究所 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法
US6680223B1 (en) * 1997-09-23 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6121660A (en) * 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6444390B1 (en) * 1998-02-18 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film
JP3980159B2 (ja) * 1998-03-05 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6482684B1 (en) 1998-03-27 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a TFT with Ge seeded amorphous Si layer
US6388270B1 (en) * 1998-03-27 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for producing same
US6673126B2 (en) * 1998-05-14 2004-01-06 Seiko Epson Corporation Multiple chamber fabrication equipment for thin film transistors in a display or electronic device
TW454260B (en) * 1998-06-30 2001-09-11 Matsushita Electric Ind Co Ltd Thin film transistor and manufacturing method thereof
US6479837B1 (en) 1998-07-06 2002-11-12 Matsushita Electric Industrial Co., Ltd. Thin film transistor and liquid crystal display unit
JP2000081642A (ja) 1998-07-06 2000-03-21 Hitachi Ltd 液晶表示装置およびその製造方法
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
SG73610A1 (en) 1998-10-07 2002-01-15 Agilent Technologies Inc Integrated circuit die with directly coupled noise suppression and/or other device
US6304329B1 (en) * 1998-10-19 2001-10-16 Canon Kabushiki Kaisha Gyro and semiconductor device having a plurality of laser diodes
US6071796A (en) * 1998-10-30 2000-06-06 Sharp Laboratories Of America, Inc. Method of controlling oxygen incorporation during crystallization of silicon film by excimer laser anneal in air ambient
JP2000340503A (ja) 1999-05-26 2000-12-08 Seiko Epson Corp 半導体膜の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板
JP3425392B2 (ja) * 1999-05-27 2003-07-14 シャープ株式会社 半導体装置の製造方法
JP4827276B2 (ja) 1999-07-05 2011-11-30 株式会社半導体エネルギー研究所 レーザー照射装置、レーザー照射方法及び半導体装置の作製方法
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
JP4101409B2 (ja) * 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
JP2001135573A (ja) * 1999-11-02 2001-05-18 Sharp Corp 半導体装置の製造方法およびその半導体装置
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
JP2001158966A (ja) * 1999-12-01 2001-06-12 Ebara Corp 金属ないし金属化合物薄膜の作製方法
JP2001185503A (ja) 1999-12-24 2001-07-06 Nec Corp 半導体薄膜改質装置
US6821827B2 (en) 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TWI263336B (en) * 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
US6828587B2 (en) * 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2002083974A (ja) * 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6703265B2 (en) * 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002093738A (ja) 2000-09-18 2002-03-29 Toshiba Corp 多結晶半導体膜の製造装置
TWI221645B (en) * 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2002231628A (ja) * 2001-02-01 2002-08-16 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7253032B2 (en) * 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4854866B2 (ja) 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7087504B2 (en) * 2001-05-18 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device by irradiating with a laser beam
US6906344B2 (en) * 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
TW544938B (en) 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4267266B2 (ja) 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4106204B2 (ja) 2001-08-22 2008-06-25 シャープ株式会社 半導体装置の製造方法
JP5005881B2 (ja) 2004-05-13 2012-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7524713B2 (en) * 2005-11-09 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
US20020164842A1 (en) 2002-11-07
US20100155737A1 (en) 2010-06-24
US6706568B2 (en) 2004-03-16
US20040142581A1 (en) 2004-07-22
JP2002329666A (ja) 2002-11-15
US7709302B2 (en) 2010-05-04
US8389342B2 (en) 2013-03-05

Similar Documents

Publication Publication Date Title
JP4854866B2 (ja) 半導体装置の作製方法
JP4850858B2 (ja) 半導体装置の作製方法
JP4394149B2 (ja) 半導体装置の作製方法
JP5106136B2 (ja) 半導体装置の作製方法
JP4926329B2 (ja) 半導体装置およびその作製方法、電気器具
US7485553B2 (en) Process for manufacturing a semiconductor device
US6803296B2 (en) Method of manufacturing a semiconductor device with leveling of a surface of a semiconductor film through irradiation
JP2002324808A (ja) 半導体装置およびその作製方法
JP4230160B2 (ja) 半導体装置の作製方法
US6756608B2 (en) Semiconductor device and method of manufacturing the same
JP4860055B2 (ja) 半導体装置の作製方法
JP5042133B2 (ja) 半導体装置の作製方法
JP4216003B2 (ja) 半導体装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP4326734B2 (ja) 半導体装置の作製方法
JP4044360B2 (ja) 半導体装置およびその作製方法
JP4689035B2 (ja) 半導体装置の作製方法
JP4357811B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080423

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110712

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111005

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees