JP5005881B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP5005881B2
JP5005881B2 JP2004143928A JP2004143928A JP5005881B2 JP 5005881 B2 JP5005881 B2 JP 5005881B2 JP 2004143928 A JP2004143928 A JP 2004143928A JP 2004143928 A JP2004143928 A JP 2004143928A JP 5005881 B2 JP5005881 B2 JP 5005881B2
Authority
JP
Japan
Prior art keywords
semiconductor film
film
crystallized
layer
crystallized semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004143928A
Other languages
English (en)
Other versions
JP2005327865A (ja
Inventor
真之 坂倉
弘毅 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2004143928A priority Critical patent/JP5005881B2/ja
Publication of JP2005327865A publication Critical patent/JP2005327865A/ja
Application granted granted Critical
Publication of JP5005881B2 publication Critical patent/JP5005881B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は薄膜トランジスタ（以下ＴＦＴと記載）で構成された回路を有する半導体装置の作製方法に関する。尚本明細書において半導体装置とは、半導体特性を利用して機能する装置全般を指し、また本発明により作製される半導体装置は、ＴＦＴを用いて構成される半導体集積回路（マイクロプロセッサ、信号処理回路又は高周波回路等）を有する液晶表示装置、発光表示装置及び電子機器を範疇に含んでいる。
液晶表示装置及び発光表示装置（例えば有機ＥＬ表示装置）等の駆動回路及び画素部にはＴＦＴが用いられる場合が多い。ＴＦＴの活性層に結晶質珪素膜を用いると、高い電界効果移動度を実現することができる。電界効果移動度はＴＦＴの応答特性に直接影響するため、ＴＦＴを駆動回路として有する液晶表示装置の表示能力に直接影響する。従って品質のよい結晶質半導体膜を形成する必要がある。
ニッケルなどの金属元素を添加して非晶質珪素膜を結晶化させると、金属元素が触媒となって結晶化が促進され、また結晶化に必要な温度が低下することが知られている。またこのように形成された結晶質珪素膜にレーザーを照射すると結晶化がさらに進むことが分かっている。しかし金属元素がＴＦＴの活性層である結晶質珪素膜に残存していると、ＴＦＴの電気的特性がばらつくことがある。従って結晶化後に金属元素を結晶性珪素膜から除去する必要がある。そこで本出願人は、結晶質珪素膜上にバリア層及び希ガス元素を含んだ半導体膜をこの順に形成し、半導体膜を金属元素のゲッタリング層として作用させることにより、結晶質珪素膜に含まれる金属元素を除去又は低減させる方法を開発した（例えば特許文献１参照）。
特開２００２−３２４８０８号公報
上記した結晶質珪素膜に含まれる金属元素を除去又は低減させる方法において、ゲッタリング後にゲッタリング層及びバリア層をエッチングにより除去すると、結晶質珪素膜の表面にピンホールが形成されることがある。この理由は以下に示す第１または第２のいずれかと推定される。
まず第１の理由を、図１６の各断面図を参照して説明する。図１６（Ａ）に示すように下地膜１００１上の結晶質珪素膜１００２にレーザーを照射すると、表面に凹凸が形成され、突起が形成される。この突起の部分に金属元素が集中し、金属とＳｉの合金１００９が形成される。次いで酸化膜からなるバリア層１００４を形成するが、合金１００９が形成されている部分にはバリア層１００４が形成されない。次いでバリア層１００４の上に半導体膜からなるゲッタリング層１００６を形成し、熱処理を行う。これにより結晶質珪素膜１００２に含まれる金属元素の大部分はゲッタリング層１００６にゲッタリングされる。このときゲッタリング層１００６の表層は酸化されて酸化膜１００８を形成する。
次いで図１６（Ｂ）に示すようにゲッタリング層１００６をエッチングストッパーとしてエッチングを行うことにより、酸化膜１００８を除去する。次いで図１６（Ｃ）に示すようにバリア層１００４をエッチングストッパーとしてエッチングを行うことにより、ゲッタリング層１００６を除去する。このとき結晶質珪素膜１００２のうち合金１００９が形成されている部分上にはバリア層１００４が形成されていないため、ゲッタリング層１００６と共に結晶質珪素膜１００２もエッチングされ、ピンホール１０１０が形成される。
次に第２の理由を、図１７を参照して説明する。図１７（Ａ）に示すように下地膜１００１上の結晶質珪素膜１００２にレーザーを照射すると、部分的に突起が形成される。この突起の部分に金属元素が集中し、金属とＳｉの合金１００９が形成される。次いでバリア層１００４及び半導体膜からなるゲッタリング層１００６をこの順に形成する。このときバリア層１００４は突起上にも形成される。
そして図１７（Ｂ）に示すように熱処理を行う。これにより結晶質珪素膜１００２に含まれる金属元素の大部分をゲッタリング層１００６にゲッタリングさせる。このときゲッタリング層１００６の表層は酸化されて酸化膜１００８を形成する。また合金１００９を形成していた金属元素はゲッタリング層１００６に移り、ゲッタリング層１００６中に半導体と金属の合金１０１１を形成する。
次いで図１７（Ｃ）に示すようにゲッタリング層１００６をエッチングストッパーとしてエッチングを行うことにより、酸化膜１００８を除去する。このとき合金１０１１もエッチングされるため、バリア層１００４のうち合金１０１１の下に位置する部分もエッチングされて除去される。
次いで図１７（Ｄ）に示すようにバリア層１００４をエッチングストッパーとしてエッチングを行うことにより、ゲッタリング層１００６を除去する。このとき結晶質珪素膜１００２のうち合金１００９があった部分は、上にバリア層１００４がないためゲッタリング層１００６とともにエッチングされ、ピンホール１０１０が形成される。
このようにして結晶質珪素膜等の結晶性半導体膜にピンホールが形成されるとＴＦＴ等の特性に影響が出る。このため結晶質半導体膜にピンホールが残らないようにするのが望ましい。
本発明は上記のような事情を考慮してなされたものであり、その目的は、結晶質半導体膜表面のピンホールの数を低減することができる半導体装置の作製方法を提供することにある。
上記課題を解決するため、本発明にかかる第１の半導体装置の作製方法は、
絶縁表面を有する基板の上方に珪素を含む非晶質半導体膜を形成する工程と、
前記非晶質半導体膜に該非晶質半導体膜の結晶化を促進する金属元素を添加する工程と、
前記非晶質半導体膜に第1の熱処理を行うことにより、該非晶質半導体膜を結晶化して結晶化半導体膜を形成する工程と、
前記結晶化半導体膜に第1のレーザー光を照射することにより、前記結晶化半導体膜をさらに結晶化させる工程と、
前記結晶化半導体膜上に、該結晶化半導体膜を保護するバリア層を形成する工程と、
前記バリア層上に、希ガス元素を含んだ半導体からなるゲッタリング層を形成する工程と、
前記金属元素を前記ゲッタリング層にゲッタリングすることにより、前記結晶化半導体膜に含まれる前記金属元素を除去又は低減する工程と、
前記バリア層をストッパーとしてエッチングを行うことにより、前記ゲッタリング層を除去する工程と、
前記バリア層を除去する工程と、
前記結晶化半導体膜に、前記第１のレーザー光よりエネルギー密度が低い第２のレーザー光を照射する工程と
を具備することを特徴とする。
この半導体装置の作製方法によれば、結晶化半導体膜に第１のレーザー光よりエネルギー密度が低い第２のレーザー光を照射しているため、金属元素のゲッタリングシンクとして機能するゲッタリング層を除去する際に結晶化半導体膜にピンホールが形成されても、このピンホールを埋めることができる。従って作製された半導体装置において結晶化半導体膜に残存するピンホールの数を低減することができる。
第１の半導体装置の作製方法において、バリア層を形成する工程は、オゾンを含む溶液で結晶化半導体膜の表面を酸化する工程であってもよい。
本発明に係る第２の半導体装置の作製方法は、
絶縁表面を有する基板の上方に珪素を含む非晶質半導体膜を形成する工程と、
前記非晶質半導体膜に該非晶質半導体膜の結晶化を促進する金属元素を添加する工程と、
前記非晶質半導体膜に第1の熱処理を行うことにより、該非晶質半導体膜を結晶化して結晶化半導体膜を形成する工程と、
前記結晶化半導体膜の表面に形成された酸化膜をエッチングにより除去する工程と、
前記結晶化半導体膜に第１のレーザー光を照射することにより、前記結晶化半導体膜をさらに結晶化させる工程と、
前記結晶化半導体膜に、前記第１のレーザー光よりエネルギー密度が低い第２のレーザー光を照射する工程と、
前記結晶化半導体膜上に、該結晶化半導体膜を保護するバリア層を形成する工程と、
前記バリア層上に、希ガス元素を含んだ半導体からなるゲッタリング層を形成する工程と、
前記金属元素を前記ゲッタリング層に移動させてゲッタリングする工程と、
前記バリア層をストッパーとしてエッチングを行うことにより、前記ゲッタリング層を除去する工程と、
前記バリア層を除去する工程と、
前記結晶化半導体膜に前記第１のレーザー光よりエネルギー密度が低い第３のレーザー光を照射する工程と
を具備することを特徴とする。
この第２の半導体装置の作製方法によれば、第１の半導体装置の作製方法と同一の効果を得ることができる。
また非晶質半導体膜を熱処理して結晶化半導体膜を形成する際に、結晶化半導体膜の表面に酸化膜が形成される場合がある。この酸化膜をエッチングにより除去すると、結晶化半導体膜の表面にピンホールが形成される場合がある。これに対して第２の半導体装置の作製方法では、結晶化半導体膜に第１のレーザー光を照射した後に第２のレーザー光を照射している。このため酸化膜をエッチングする際に結晶化半導体膜の表面にピンホールが形成された場合であっても、このピンホールを埋めることができる。
本発明に係る第３の半導体装置の作製方法は、
絶縁表面を有する基板の上方に珪素を含む非晶質半導体膜を形成する工程と、
前記非晶質半導体膜に該非晶質半導体膜の結晶化を促進する金属元素を添加する工程と、
前記非晶質半導体膜に第1の熱処理を行うことにより、該非晶質半導体膜を結晶化して結晶化半導体膜を形成する工程と、
前記結晶化半導体膜に第1のレーザー光を照射することにより、前記結晶化半導体膜をさらに結晶化させる工程と、
前記結晶化半導体膜上に、該結晶化半導体膜を保護するバリア層を形成する工程と、
前記バリア層上に、希ガス元素を含んだ半導体からなるゲッタリング層を形成する工程と、
前記金属元素を前記ゲッタリング層にゲッタリングすることにより、前記結晶化半導体膜に含まれる前記金属元素を除去又は低減する工程と、
前記バリア層をストッパーとしてエッチングを行うことにより、前記ゲッタリング層を除去する工程と、
前記バリア層を除去する工程と、
前記結晶化半導体膜に、前記第１のレーザー光よりエネルギー密度が低い第２のレーザー光を照射する工程と
前記結晶化半導体膜上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上にゲート電極を形成する工程と、
を具備する。
本発明に係る第４の半導体装置の作製方法は、
絶縁表面を有する基板の上方にゲート電極を形成する工程と、
前記ゲート電極上にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上に珪素を含む非晶質半導体膜を形成する工程と、
前記非晶質半導体膜に該非晶質半導体膜の結晶化を促進する金属元素を添加する工程と、
前記非晶質半導体膜に第1の熱処理を行うことにより、該非晶質半導体膜を結晶化して結晶化半導体膜を形成する工程と、
前記結晶化半導体膜に第1のレーザー光を照射することにより、前記結晶化半導体膜をさらに結晶化させる工程と、
前記結晶化半導体膜上に、該結晶化半導体膜を保護するバリア層を形成する工程と、
前記バリア層上に、希ガス元素を含んだ半導体からなるゲッタリング層を形成する工程と、
前記金属元素を前記ゲッタリング層にゲッタリングすることにより、前記結晶化半導体膜に含まれる前記金属元素を除去又は低減する工程と、
前記バリア層をストッパーとしてエッチングを行うことにより、前記ゲッタリング層を除去する工程と、
前記バリア層を除去する工程と、
前記結晶化半導体膜に、前記第１のレーザー光よりエネルギー密度が低い第２のレーザー光を照射する工程と
を具備する。
上記したいずれかの半導体装置の作製方法において、ゲッタリングする工程は、非晶質半導体膜及びゲッタリング層に第２の熱処理を行う工程であってもよく、ゲッタリング層及び非晶質半導体膜に強光を照射する工程であってもよい。またゲッタリング層及び非晶質半導体膜に熱処理を行い、かつ強光を照射する工程であってもよい。
上記したいずれかの半導体装置の作製方法において、金属元素は、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種又は複数種であるのが好ましい。
また上記したいずれかの半導体装置の作製方法において、ゲッタリング層に含まれる希ガス元素は、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種又は複数種であるのが好ましい。
以上説明したように本発明によれば、金属元素のゲッタリングシンクとして機能するゲッタリング層を除去する際に結晶化半導体膜にピンホールが形成されても、このピンホールを埋めることができる。従って作製された半導体装置において結晶化半導体膜に残存するピンホールの数を低減することができる。
発明を実施するための形態
（第1の実施形態）
以下、図１〜図５を参照して本発明の第1の実施形態について説明する。本実施形態にかかる半導体装置の作製方法は、絶縁表面上に非晶質半導体膜を形成する工程と、該非晶質半導体膜に結晶化を助長する金属元素（例えばニッケル）を添加する工程と、非晶質半導体膜を加熱処理して結晶化させることにより結晶化半導体膜を形成する工程と、該結晶化半導体膜の結晶性を高めるために第１のレーザー光を照射する工程と、結晶化半導体膜上にバリア層である酸化膜を形成する工程と、ゲッタリング層をバリア層上に形成する工程と、結晶化半導体膜、バリア層及びゲッタリング層を加熱処理することで結晶化半導体膜中の金属元素をゲッタリング層にゲッタリングさせる工程と、ゲッタリング層及びバリア層を除去する工程と、結晶化半導体膜上に第１のレーザー光よりエネルギー密度が低い（例えば３０ｍＪ／ｃｍ２〜６０ｍＪ／ｃｍ２ほどエネルギー密度が低い）第２のレーザー光を不活性気体雰囲気、真空または大気で照射して結晶化半導体膜上のピンホールを埋める工程とを有している。
まず図１（Ａ）に示すように基板１上に下地絶縁膜２を形成する。ここで基板１としては、ガラス基板、石英基板、セラミック基板などを用いることができる。またシリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、後述するすべての工程の処理温度に熱的に耐えうるプラスチック基板を用いてもよい。
下地絶縁膜２は基板１に含まれる元素（例えばアルカリ金属）がこの上層に形成される半導体膜中に拡散しないために設けられる。下地絶縁膜２としては酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜を用いる。例えば以下に示す第１及び第２層を積層した絶縁膜が例示される。第１層はＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜であり、その膜厚は５０〜１００ｎｍである。第２層はＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜であり、その膜厚は１００〜１５０ｎｍである。また、下地絶縁膜２を一層構造としてもよい。この場合下地絶縁膜２としては窒化シリコン膜（ＳｉＮ膜）、又は上記したプロセスで形成される第２酸化窒化シリコン膜（ＳｉＮxＯy膜（Ｘ≫Ｙ））を用いることが好ましい。ゲッタリングの際、金属元素（例えばニッケル）は酸素濃度の高い領域に移動しやすい傾向があるため、下地絶縁膜２を窒化シリコン膜とすることは好ましいことである。また、第１酸化窒化シリコン膜、第２酸化窒化シリコン膜、窒化シリコン膜とを順次積層した３層構造の絶縁膜を下地絶縁膜２としてもよい。
次いで、下地絶縁膜２上に非晶質構造を有する半導体膜（以下、非晶質半導体膜と記載）３を例えばスパッタリング法により形成する。非晶質半導体膜３はシリコンを主成分とする半導体材料から形成される。例えば、非晶質半導体膜３は非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などであり、プラズマＣＶＤ法や減圧ＣＶＤ法、或いはスパッタ法によって１０〜１００nmの厚さに形成される。後の結晶化工程で良質な結晶構造を得るためには、非晶質半導体膜３の膜中に含まれる酸素、窒素などの不純物濃度を５×１０18/cm3（二次イオン質量分析法（ＳＩＭＳ）にて測定した原子濃度）以下に低減させておくと良い。これらの不純物は後の結晶化を妨害する要因となり、また、結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内を鏡面処理（電界研磨処理）したり、オイルフリーの真空排気系を備えた超高真空対応のＣＶＤ装置を用いることが望ましい。
次いで、非晶質半導体膜３を結晶化させる。ここでは特開平8-78329号公報記載の技術を用いる。同公報記載の技術は、非晶質シリコン膜（アモルファスシリコン膜とも呼ばれる）に対して結晶化を助長する金属元素を選択的に添加し、加熱処理を行うことで添加領域を起点として非晶質シリコン膜を結晶化させるものである。詳細は以下の通りである。
まず、図１（Ｂ）に示すように非晶質半導体膜３の表面に金属含有層４を形成する。金属含有層４は、半導体膜の結晶化を促進する触媒作用を有する金属元素（例えばＦｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種又は複数種）を含有している。金属元素がＮｉである場合、金属含有層４は、例えばニッケルを重量換算で１〜１００ppm含む酢酸ニッケル塩溶液をスピナーで塗布することにより形成される。なお金属含有層４の形成方法は、塗布以外に、スパッタ法、蒸着法、またはプラズマ処理により極薄い膜を形成する方法がある。また、ここでは、全面に塗布する例を示したが、マスクを形成して選択的に金属含有層を形成してもよい。また金属含有層４は非晶質半導体膜３を形成する前、すなわち非晶質半導体膜３の下に形成されてもよい。
次いで図１（Ｃ）に示すように、基板１、下地絶縁膜２、非晶質半導体膜３及び金属含有層４を加熱処理する。すると半導体中に金属元素と半導体との合金が形成され、この合金を核として結晶化が進行する。これにより非晶質半導体膜３が結晶化し、結晶構造を有する半導体膜（以下、結晶化半導体膜と記載）５ａが形成される。なお、結晶化半導体膜５ａに含まれる酸素濃度は、５×１０18／ｃｍ3以下とすることが望ましい。ここでは、脱水素化のための熱処理（４５０℃、１時間）の後、結晶化のための熱処理（５５０℃〜６５０℃で４〜２４時間）を行う。
また、加熱処理の代わりに強光の照射を行うことにより、非晶質半導体膜３の結晶化を行うこともできる。この場合、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いる。ランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１回〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、半導体膜が瞬間的に６００〜１０００℃程度にまで加熱されるようにする。なお、必要であれば、強光を照射する前に非晶質構造を有する非晶質半導体膜３に含有する水素を放出させる熱処理を行ってもよい。また、加熱処理と強光の照射の双方を行うことにより結晶化を行ってもよい。
なお上記した加熱処理または強光照射する処理において結晶化半導体膜５ａの表面に図示しない酸化膜が形成されるが、この酸化膜は次の工程を行う前にエッチングにより除去されるのが好ましい。
次いで図１（Ｄ）に示すように、結晶化半導体膜５ａの結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶化半導体膜５ａに対して第１のレーザー光を大気または酸素雰囲気で照射する。なお第１のレーザー光を照射した場合、図１（Ｄ）の拡大図に示すように、結晶化半導体膜４５ａの表面に凹凸が形成される。そして凸部の先端部には金属が凝集し、半導体と金属の合金（例えばＮｉＳｉ）５ｂが形成される。なお図示していないが結晶化半導体膜５ａの表層は酸化されるが、この酸化膜は後述するバリア層の一部として機能する。
第１のレーザー光としては、パルス発振型または連続発振型である波長４００nm以下のエキシマレーザー、ＹＡＧレーザー、ＹＶＯ4レーザー、ＹＬＦレーザー、ＹＡｌＯ3レーザー、ガラスレーザー、ルビーレーザー、アレキサンドライドレーザー、サファイアレーザーなどを用いることができる。また、これらレーザー光に代えて紫外光ランプから発する光を用いてもよい。
上記したレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し、半導体膜に照射すればよい。結晶化の条件は実施者が適宣選択するものであるが、パルス発振型のエキシマレーザーを用いる場合は、例えばパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2とする。また、パルス発振型のＹＡＧレーザーやＹＶＯ4レーザーを用いる場合には、その第２高調波または第３高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2とすると良い。本実施形態におけるレーザーエネルギー密度は３９０mJ/cm2である。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射する。この時、レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％にするのが好ましい。
また連続発振型のレーザー（例えば連続発信型のＹＶＯ4レーザー）を用いる場合、出力１０Ｗの連続発振のＹＶＯ4レーザーから射出されたレーザー光を非線形光学素子により高調波（第２高調波〜第４高調波）に変換する。その他、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザー光に成形して、非晶質半導体膜３に照射する。このときのエネルギー密度は０．００１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、０．５〜２０００ｃｍ／ｓ程度の速度でレーザー光に対して相対的に半導体膜を移動させて照射すればよい。
このようにして得られる結晶化半導体膜５ａには金属元素（ここではニッケル）が残存している。金属元素は膜中において一様に分布していないにしろ、平均的には１×１０19/cm3を越える濃度で残存している場合が多い。勿論、このような状態でもＴＦＴをはじめ各種半導体素子を形成することが可能であるが、本実施形態では、以下に示す方法で当該元素を除去する。
まず図１（Ｅ）に示すように、オゾン含有水溶液（代表的にはオゾン水）で結晶化半導体膜５ａの表面を処理することにより、結晶化半導体膜５ａの表面に酸化膜（ケミカルオキサイドと呼ばれる）を形成する。これにより合計１〜１０ｎｍの酸化膜からなるバリア層６が形成される。バリア層６は、後の工程でゲッタリング層のみを選択的に除去する際にエッチングストッパーとして機能する。
ここでオゾン含有水溶液に代えて、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にバリア層６（ケミカルオキサイド）を形成することができる。また、酸素雰囲気下で紫外線を照射してオゾンを発生させ、このオゾンにより結晶化半導体膜５ａの表面を酸化することによりバリア層６を形成してもよい。
また、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜をバリア層６として堆積しても良い。バリア層６の形成にプラズマＣＶＤ法やスパッタ法や蒸着法などを用いる場合は、結晶化半導体膜５ａの表面を洗浄し、自然酸化膜やレーザー光の照射により形成された酸化膜などを除去した後で形成することが望ましい。
バリア層６の形成にプラズマＣＶＤ法を用いる場合、原料ガスとしてはシラン系ガス（モノシラン、ジシラン、トリシラン等）と窒素酸化物系ガス（ＮＯｘで表記されるガス）を用いる。例えば、原料ガスとしてモノシラン（ＳｉＨ4）と亜酸化窒素（Ｎ2Ｏ）、或いはＴＥＯＳガスとＮ2Ｏ、或いはＴＥＯＳガスとＮ2ＯとＯ2を用い、１０ｎｍ以下、好ましくは５ｎｍ以下の酸化窒化シリコン膜を形成する。この酸化窒化シリコン膜は、オゾン含有水溶液（代表的にはオゾン水）で得られる酸化膜（ケミカルオキサイドと呼ばれる）や、酸素雰囲気下の紫外線の照射で得られる酸化膜と比較して、結晶化半導体膜５ａとの密着性が高く、後の工程（ゲッタリング層の形成）でピーリングが発生しにくい。プラズマＣＶＤ法を用いる場合は、密着性を高くするために、バリア層の形成前にアルゴンプラズマ処理を行ってもよい。
また、他のバリア層６の形成方法としては、クリーンオーブンを用い、２００〜３５０℃程度に加熱して薄い酸化膜を形成する方法もある。バリア層６は、上記方法のいずれか一の方法、またはそれらの方法を組み合わせて形成されたものであれば特に限定されないが、後のゲッタリングで結晶化半導体膜５ａ中の金属元素（例えばニッケル）がゲッタリング層に移動可能な膜質または膜厚とすることが必要である。なお上記膜厚範囲の酸化窒化シリコン膜であれば、金属元素はバリア層を通過してゲッタリングサイトに移動することができる。
次いで図２（Ａ）に示すようにバリア層６上に希ガス元素を含むゲッタリング層７をゲッタリングサイトとして形成する。ここでは、スパッタリング法により希ガス元素を含む半導体膜をゲッタリング層７として形成する。なお前述した非晶質半導体膜３には希ガス元素が添加されないようにスパッタリング条件を適宜調節することが望ましいが、ゲッタリング層７を形成するときには希ガス元素が添加されるようにスパッタリング条件を適宜調節する。希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。中でも安価なガスであるアルゴン（Ａｒ）が好ましい。ここでは希ガス元素を含む雰囲気でシリコンからなるターゲットをスパッタリングし、ゲッタリング層７を形成する。ゲッタリング層７中に不活性気体である希ガス元素イオンを含有させる意味は二つある。一つはダングリングボンドを形成し、ゲッタリング層７を構成する半導体膜に歪みを与えることであり、他の一つは半導体膜の格子間に歪みを与えることである。半導体膜の格子間に歪みを与えるにはアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）など半導体膜を構成する元素（例えばシリコン）より原子半径の大きな元素を用いるのが好ましい。また、半導体膜中に希ガス元素を含有させると、格子歪が生じるのみでなく、不対結合手も形成されるため、半導体膜のゲッタリング能力はさらに向上する
なお一導電型の不純物元素であるリンを含むターゲットを用いてゲッタリング層７を形成した場合、希ガス元素によるゲッタリングに加え、リンのクーロン力を利用してゲッタリングを行うことができる。
また、ゲッタリングの際、金属元素（例えばニッケル）は酸素濃度の高い領域に移動しやすい傾向があるため、ゲッタリング層７に含まれる酸素濃度は、非晶質半導体膜３に含まれる酸素濃度より高い濃度、例えば５×１０18／ｃｍ3以上とすることが望ましい。
次いで図２（Ｂ）に示すように結晶化半導体膜５ａ、バリア層６およびゲッタリング層７に熱処理（例えば加熱処理または強光を照射する処理）を行って金属元素（例えばニッケル）のゲッタリングを行い、結晶化半導体膜５ａ中における金属元素を低濃度化したり、又は除去する。すなわち加熱または強光を照射することにより、図２（Ｂ）中の矢印の方向（即ち、結晶化半導体膜５ａからバリア層６を通過してゲッタリング層７に向かう方向）に金属元素が移動し、結晶化半導体膜５ａに含まれる金属元素が除去され、または金属元素の濃度が低減する。金属元素がゲッタリングされるためには、少なくとも結晶化半導体膜５ａの厚さ程度の距離ほど金属元素が移動すればよいため、比較的短時間でゲッタリングを完遂することができる。ここでは、結晶化半導体膜５ａに金属元素がほとんど残留しないように、即ち膜中のニッケル濃度が１×１０18／ｃｍ３以下、望ましくは１×１０17／ｃｍ3以下になるように、十分ゲッタリングする。
本明細書においてゲッタリングとは、被ゲッタリング領域（ここでは結晶化半導体膜５ａ）にある金属元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動することを指している。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。このゲッタリングの熱処理条件によっては、ゲッタリングと同時に結晶化半導体膜５ａの結晶化率を高め、結晶粒内に残される欠陥を補修すること、即ち結晶性の改善を行うことができる。
このゲッタリングの熱処理として強光を照射する処理を行う場合は、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度に半導体膜が加熱されるようにする。
また、ゲッタリングの熱処理を加熱処理で行う場合は、窒素雰囲気中で４５０〜８００℃、１〜２４時間、例えば５５０℃にて１４時間の熱処理を行えばよい。また、この熱処理に加えて強光を照射してもよい。
なおこの熱処理によってゲッタリング層７の表層が酸化され、酸化膜７ａが形成される。
次いで図２（Ｃ）に示すように、酸化膜７ａをエッチングにより除去する。次いでバリア層６をエッチングストッパーとしてエッチングを行い、ゲッタリング層７のみを選択的に除去する。このとき結晶化半導体膜５ａの表層のうち半導体と金属の合金（例えばＮｉＳｉ）５ｂが形成されていた部分もエッチングされ、ピンホール８が形成される。この理由は、図１６および図１７を参照して説明したとおりである。
なおゲッタリング層７のみを選択的にエッチングする方法としては、ＣｌＦ3によるプラズマを用いたドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングがある。
次いで図２（Ｄ）に示すように酸化膜からなるバリア層６を、例えばフッ酸を含むエッチャントにより除去する。
次いで図２（Ｅ）に示すように、結晶化半導体膜５ａに対して第２のレーザー光を大気雰囲気中、窒素雰囲気または真空で照射する。第２のレーザー光のエネルギー密度は、図１（Ｄ）に示す工程で用いた第１のレーザー光より低くする。第１のレーザー光と第２のレーザー光のエネルギー密度差は例えば３０ｍＪ／ｃｍ2以上８０ｍＪ／ｃｍ2以下にするのが好ましいが、この好ましいエネルギー密度差は結晶化半導体膜５ａの厚さ等によって異なる。このレーザー光（第２のレーザー光）には波長４００nm以下のエキシマレーザー光や、ＹＡＧレーザーの第２高調波、第３高調波を用いる。また、エキシマレーザー光に代えて紫外光ランプから発する光を用いてもよい。
第２のレーザー光を結晶化半導体膜５ａに照射することにより、結晶化半導体膜５ａの表層において、ピンホール８の周囲からピンホール８に半導体元素が移動し、ピンホール８が埋められる。
図３の各写真は結晶化半導体膜５ａの表面を拡大したＳＥＭ写真（倍率5000倍）である。図３（Ａ）は第２のレーザー光を照射する前の結晶化半導体膜５ａ表面のＳＥＭ写真であり、図３（Ｂ）〜（Ｅ）それぞれはエネルギー密度が３６９．５ｍＪ／ｃｍ2、３５１．７ｍＪ／ｃｍ2、３２８．３ｍＪ／ｃｍ2、３０９．０ｍＪ／ｃｍ2の第２のレーザー光を照射した後の結晶化半導体膜５ａ表面のＳＥＭ写真である。また表１に、それぞれの条件で処理した後の結晶性シリコン膜表面に存在するピンホールの単位面積あたりの数を示す。ピンホールの数は、ＳＥＭを用いて一画面に含まれるピンホールを数えることにより測定した。なおここでの単位面積は、上記した倍率において一画面で表示される領域（例えば３０２１μｍ2）である。また第１のレーザー光のエネルギー密度は３８９ｍＪ／ｃｍ2である。
図３（Ａ）の写真に示すように、第２のレーザー光を照射しない場合、結晶性シリコン膜５ａの表面には複数のピンホールが存在した。その数は表１に示すように単位面積あたり５個（ピンホール密度は１．７Ｅ-3個／μｍ2）であった。これに対し、図３（Ｂ）〜（Ｅ）の各写真に示すように、第２のレーザ光を照射するとピンホールの数が少なくなった。また表１に示すように第２のレーザ光のエネルギー密度が３６９．５ｍＪ／ｃｍ2の場合、ピンホールの数は単位面積あたり１個（ピンホール密度は３．３Ｅ-4個／μｍ2）と非照射の場合と比べて１／５になった。また第２のレーザー光のエネルギー密度が３５１．７ｍＪ／ｃｍ2以下になると、ピンホールはほとんど存在しなくなった。
図３に示した各写真及び表１から明らかなように、第２のレーザー光を照射することにより結晶化半導体膜５ａの表面からピンホールを除去することができる。ピンホールがなくなるメリットは非常に大きい。例えば結晶化半導体膜５ａ上に形成する膜のカバレージ（例えばＴＦＴのゲート絶縁膜）がよくなる。これにより、結晶化半導体膜５ａでＴＦＴのソース及びドレインを形成した場合、ゲート・リーク電流が少なくなる。またゲート絶縁膜の耐圧不良が少なくなる。このようにＴＦＴの信頼性を向上させることができる。
また、ゲッタリング層７を形成する際に結晶化半導体膜５ａに希ガス元素が添加されてしまっていた場合、第２のレーザー光を照射することによって結晶化半導体膜５ａ中の希ガス元素を除去または低減することもできる。
（第２の実施形態）
次に図４を参照しつつ第２の実施形態を説明する。本実施形態において第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
まず図４（Ａ）に示すように、基板１の上に下地絶縁膜２を形成し、さらにその上に非晶質半導体膜（図示せず）を形成する。次いで非晶質半導体膜の表面に金属含有層（図示せず）を形成し、加熱処理することにより非晶質半導体膜を結晶化して結晶化半導体膜５ａを形成する。これらの工程は第１の実施形態の図１（Ａ）〜図１（Ｃ）に示した工程と略同一である。
ここで熱処理は酸素が含まれる雰囲気中（例えば大気中）で行われるため、結晶化半導体膜５ａの表層には酸化膜５ｃが形成される。
このため図４（Ｂ）に示すように、例えばフッ酸を含むエッチャントを用いてエッチングを行うことにより、酸化膜５ｃを除去する必要がある。このとき結晶化半導体膜５ａの表面にはピンホールが形成される場合がある。
次いで結晶化半導体膜５ａの表面に第１のレーザー光を照射して結晶化半導体膜５ａの結晶化率を向上させた後、第２のレーザー光を結晶化半導体膜５ａに照射することにより、ピンホールを埋める。ここで第１のレーザー光及び第２のレーザー光の照射条件は、第１の実施形態における第２のレーザー光の照射条件と略同一である。ただし第２のレーザー光のエネルギー密度は第１の実施形態と異なっていてもよい。
次いで図４（Ｃ）に示すようにバリア層６及びゲッタリング層７を形成し、加熱処理をおこなうことにより結晶化半導体膜５ａに含まれる金属元素のゲッタリングを行う。これらの処理の詳細は、第１の実施形態において図１（Ｅ）〜図２（Ｂ）に示した処理と略同一である。なお加熱処理によりゲッタリング層７の表面には酸化膜７ａが形成される。
次いで図４（Ｄ）に示すように酸化膜７ａ、ゲッタリング層７及びバリア層６ａを除去する。次いで結晶化半導体膜５ａに第３のレーザー光（第１の実施形態における第２のレーザー光に相当）を照射することにより、結晶化半導体膜５ａに形成されたピンホールを埋める。これらの処理は第１の実施形態において図２（Ｃ）〜（Ｅ）に示した処理と略同一である。
この第２の実施形態によれば、第１の実施形態と同一の効果を得ることができる。また結晶化半導体膜５ａから酸化膜５ｃを除去する際にピンホールが形成されたとしても、第１のレーザー光を照射した後に続いて第２のレーザー光を照射するため、ピンホールは埋められる。このため結晶化半導体膜５ａ上に形成する膜のカバレージ（例えばＴＦＴのゲート絶縁膜）がよくなる。結晶化半導体膜５ａでＴＦＴのソース及びドレインを形成した場合、ゲート・リーク電流が少なくなる。またゲート絶縁膜の耐圧不良が少なくなる。このようにＴＦＴの信頼性を向上させることができる。
（実験）
第２のレーザー光を照射することによりピンホールが埋められることを示すために、本発明者らは以下に示す実験を行って試料を作製した。
まず、ガラス基板の上方に下地絶縁膜を形成し、その上にプラズマＣＶＤ法により非晶質シリコン膜を形成した試料を用意した。次いで、ニッケルを重量換算で１０ｐｐｍ含む溶液を塗布した後、５００℃、１時間の熱処理を行い、さらに５５０℃、４時間の熱処理を行って結晶化させて結晶性シリコン膜を形成した。次いで、結晶性シリコン膜を１％フッ酸液で３分間処理した。この処理時間は結晶性シリコン膜から表面酸化膜を除去するために必要な時間と比べて長い。このため表面酸化膜が除去されるとともに、結晶性シリコン膜の表面にピンホールが形成される。
次いで大気雰囲気で第１のレーザー光（エキシマレーザー）を結晶性シリコン膜に照射した。ここでの第１のレーザー光のエネルギー密度は４１９．２ｍＪ／ｃｍ2とした。次いで第２のレーザー光（エキシマレーザー）を大気雰囲気中で結晶性シリコン膜に３０Ｈｚで照射した。なお第２のレーザー光のエネルギー密度を変えることにより複数の試料を作製した。また比較として第２のレーザー光を照射しない試料も作製した。
次いで作製した試料表面のＳＥＭ写真を倍率5000倍で撮像した。また単位面積に含まれるピンホールの数を数えた。単位面積の定義及びピンホールの数え方は第１の実施形態と同じである。
表２にピンホールの数と第２のレーザー光のエネルギー密度との関係を示す。また図５は表２のデータをグラフにしたものである。
表２及び図５のグラフから明らかなように、第２のレーザー光を照射しない状態においては結晶性シリコン膜の表面にはピンホールは単位面積あたり７個（ピンホール密度は２．３Ｅ-3個／μｍ2）と数多く存在していた。これに対し、第２のレーザー光を照射するとピンホールはほとんど存在しないか、存在していても単位面積あたり２個（ピンホール密度は６．６Ｅ-4個／μｍ2）と非常に少なくなった。この実験からも、第２のレーザー光を結晶性シリコン膜に照射することにより結晶性シリコン膜の表面からピンホールが除去されることがわかる。
各試料のＳＥＭ写真を図６に示す。第２のレーザー光を照射しない場合（図６（Ｉ））、試料の表面にはピンホールが存在している。第２のレーザー光のエネルギー密度が４０８．１ｍＪ／ｃｍ2（図６（Ａ））、３８９．８ｍＪ／ｃｍ2（図６（Ｃ））、３７９．３ｍＪ／ｃｍ2（図６（Ｄ））、及び３３８．７ｍＪ／ｃｍ2（図６（Ｈ））それぞれの場合においてもピンホールが存在している。ただしこれらの試料を、撮像した領域より広い範囲で見た場合では、ピンホールの数は少なくなっていた。そして第２のレーザー光のエネルギー密度が３９９．４ｍＪ／ｃｍ2（図６（Ｂ））、３７０．３ｍＪ／ｃｍ2（図６（Ｅ））、３６１．７ｍＪ／ｃｍ2（図６（Ｆ））、及び３４８．９ｍＪ／ｃｍ2（図６（Ｇ））それぞれの場合では試料の表面にピンホールがほぼ存在しない。
（第３の実施形態）
次に図７を参照しつつ第３の実施形態を説明する。本実施形態は、第1又は第２の実施形態により形成された結晶化半導体膜５ａを用いてＴＦＴを形成する方法である。以下、第1の実施形態と同一の構成については同一の符号を付し、説明を省略する。
まず図７（Ａ）に示すように基板１の上に下地絶縁膜２を形成し、さらにその上に結晶化半導体膜５ａを形成する。ここで結晶化半導体膜５ａは、第１の実施形態において図１（Ｄ）〜図２（Ｅ）に示した処理が加えられているため、金属元素が存在しないか、金属元素の量が低減されている。また結晶化半導体膜５ａの表面にはピンホールが存在しない。
次いで図７（Ｂ）に示すように、結晶化半導体膜５ａの上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとして結晶化半導体膜５ａをエッチングすることにより、所望の形状の結晶化半導体層１０を形成する。このとき、フォトレジスト膜を塗布する前に、オゾン水で結晶化半導体膜５ａの表面を処理することで、結晶化半導体膜５ａ表面に薄い酸化膜を形成することが望ましい。
次いで図７（Ｃ）に示すように、結晶化半導体層１０の表面をフッ酸含有エッチャントで洗浄した後、結晶化半導体層１０上にゲート絶縁膜１２を形成する。ゲート絶縁膜１２は珪素を主成分とする絶縁膜で形成される。これら表面洗浄工程とゲート絶縁膜１２の形成工程は、大気にふれさせずに連続的に行うことが望ましい。
次いで、ゲート絶縁膜１２の表面を洗浄した後、ゲート絶縁膜１２上を含む全面上にＡｌ、Ｃｕ、Ｗなどを主成分とする金属膜を形成する。次いでこの金属膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとして金属膜をエッチングすることにより、ゲート絶縁膜１２上にゲート電極１３を形成する。次いで、ゲート電極１３をマスクとして結晶化半導体膜５ａにｎ型不純物イオン（Ｐ、Ａｓ等のイオン、ここではＰイオン）を導入して、ソース領域１４及びドレイン領域１５を形成する。そしてｎ型不純物を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。このとき活性化と同時にゲート絶縁膜１２と結晶化半導体層１０との界面、及びゲート絶縁膜１２それぞれへのプラズマダメージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面または裏面からＹＡＧレーザーの第２高調波を照射して不純物元素を活性化させることは非常に有効である。ＹＡＧレーザーはメンテナンスが簡単であるため好ましい活性化手段である。
次いでゲート絶縁膜１２及びゲート電極１３を含む全面上に層間絶縁膜１６を形成し、水素化を行う。次いで層間絶縁膜１６の上にレジストパターンを形成し、このレジストパターンをマスクとして層間絶縁膜１６をエッチングすることにより、ソース領域１４上及びドレイン領域１５上それぞれに位置するコンタクトホールを形成する。次いで層間絶縁膜１６上及びコンタクトホール中に導電膜（例えばＡｌ合金配線）を形成し、この導電膜をパターニングすることにより、ソース電極１７、ドレイン電極１８を形成する。以上の工程によりＴＦＴ（ｎチャネル型ＴＦＴ）が形成される。
このようにＴＦＴを形成した場合、チャネル形成領域１９に含まれる金属元素の濃度を１×１０17／ｃｍ3未満とすることができる。またＴＦＴの半導体表面におけるピンホールの数は飛躍的に低減しているため、ＴＦＴの特性を向上させることができる。
なお本発明は図７（Ｃ）に示したＴＦＴ構造に限定されず、他の構造を有するＴＦＴに適用することも可能である。例えばチャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造としてもよい。この構造はソース領域とチャネル領域の間、及びドレイン領域とチャネル形成領域の間それぞれに低濃度に不純物元素を添加した領域（以下ＬＤＤ領域と記載）を設けたものである。またゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造としてもよい。
また本実施形態ではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。
また本実施形態ではトップゲート型ＴＦＴを例として説明したが、例えば順スタガ型ＴＦＴに適用することが可能である。
また、結晶化半導体膜５ａをパターニングする前に第２のレーザー光の照射を行わず、パターニングにより所望の形状の結晶化半導体層１０を形成し、さらにパターニングの際に形成された酸化膜を除去した後に、大気雰囲気中、不活性気体雰囲気または真空中で第２のレーザー光の照射を行い結晶化半導体層１０の表面のピンホールを埋めてもよい。
（第４の実施形態）
次に図８を参照しつつ第３の実施形態を説明する。本実施形態は、逆スタガ型（ボトムゲート型）ＴＦＴを作製する方法である。以下第１の実施形態と同一の構成については同一の符号を付し、説明を省略する。
まず図８（Ａ）に示すように基板１上にＡｌ、Ｃｕ、Ｗなどを主成分とする金属膜を形成する。次いでこの金属膜上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとして金属膜をエッチングすることにより、基板１上にゲート電極２１を形成する。
次いでゲート電極２１上を含む全面上にゲート絶縁膜２２を形成する。ゲート絶縁膜２２は珪素を主成分とする絶縁膜で形成される。
次いでゲート絶縁膜２２上に非晶質半導体膜を形成する。次いで非晶質半導体膜を結晶化させて結晶化半導体膜５ａを形成し、更に第１のレーザー光を照射することにより結晶化半導体膜５ａの結晶化率を上げる。なお非晶質半導体膜の結晶化方法は第１の実施形態と略同一である。
次いで図８（Ｂ）に示すようにバリア層６を形成し、さらにその上にゲッタリング層７を形成し、加熱処理を行うことにより結晶化半導体膜５ａに含まれる金属元素のゲッタリングを行う。これらの処理の詳細は、第１の実施形態において図１（Ｅ）〜図２（Ｂ）に示した処理と略同一である。なお加熱処理によりゲッタリング層７の表面には酸化膜７ａが形成される。
次いで図８（Ｃ）に示すように酸化膜７ａ、ゲッタリング層７及びバリア層６ａを除去する。次いで結晶化半導体膜５ａに第２のレーザー光を照射することにより、結晶化半導体膜５ａに形成されたピンホールを埋める。これらの処理は第１の実施形態において図２（Ｃ）〜図２（Ｅ）に示した処理と略同一である。
次いで図８（Ｄ）に示すように結晶化半導体膜５ａの上にフォトレジスト膜（図示せず）を塗布し、このフォトレジスト膜を露光及び現像することによりレジストパターンを形成する。次いでこのレジストパターンをマスクとして結晶化半導体膜５ａをエッチングすることにより、所望の形状の結晶化半導体層２４を形成する。
次いで結晶化半導体層２４の上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することによりレジストパターン２３を形成する。次いでレジストパターン２３をマスクとして結晶化半導体層２４にｎ型不純物イオン（Ｐ、Ａｓ等のイオン、ここではＰイオン）を導入して、ソース領域２４ａ及びドレイン領域２４ｂを形成する。そしてｎ型不純物を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。
次いで図８（Ｅ）に示すように、結晶化半導体層２４を含む全面上に層間絶縁膜２５を形成する。次いで層間絶縁膜２５の上にレジストパターンを形成し、このレジストパターンをマスクとして層間絶縁膜２５をエッチングすることにより、ソース領域２４ａ上及びドレイン領域２４ｂ上それぞれに位置するコンタクトホール２５ａ，２５ｂを形成する。次いで層間絶縁膜２５上及びコンタクトホール中に導電膜（例えばＡｌ合金膜）を形成し、この導電膜をパターニングすることにより、ソース電極２６ａ、ドレイン電極２６ｂを形成する。以上の工程により逆スタガ型ＴＦＴ（ｎチャネル型ＴＦＴ）が形成される。
本実施形態においても第３の実施形態と同一の効果を得ることができる。
（実施例）
［実施例１］本発明の実施例１を、図９〜図１１を参照しつつ説明する。本実施例は、同一基板の上方に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法である。
まず図９（Ａ）に示すように、上記第２の実施の形態で示した方法で、ガラス基板１００上に下地絶縁膜１０１及び島状に分離されたポリシリコン層１０２〜１０６をこの順に形成する。なお、ポリシリコン層１０２〜１０６は第２の実施形態における結晶化半導体層１０と同一であるため、これらを形成するまでの工程に関しては、上記第２の実施形態で示してあるので簡略して以下に説明する。
まずガラス基板１００上に下地絶縁膜１０１を形成する。本実施例では下地絶縁膜１０１として２層構造を用いるが、絶縁膜の単層膜または３層以上積層させた構造を用いても良い。下地絶縁膜１０１は例えば以下のように形成される。まず下地絶縁膜１０１の１層目として、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとしたプラズマＣＶＤ法により第１酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を膜厚５０ｎｍに形成する。次いで、下地絶縁膜１０１の２層目として、ＳｉＨ4およびＮ2Ｏを反応ガスとしたプラズマＣＶＤ法により第２酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を膜厚１００ｎｍに形成する。
次いで下地絶縁膜１０１上に非晶質半導体膜の一例である非晶質シリコン膜を、プラズマＣＶＤ法により５０ｎｍの膜厚に形成する。次いで、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。
次いで加熱処理により非晶質シリコン膜を結晶化させ、結晶化半導体膜の一例であるポリシリコン膜を形成する。この加熱処理は、電気炉による熱処理または強光の照射を用いればよい。電気炉による熱処理は、例えば５００℃〜６５０℃で４〜２４時間ほど行えばよい。ここでは脱水素化のための熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行ってポリシリコン膜を得る。なお、電気炉の代わりにランプアニール装置を用いて熱処理を行ってもよい。
次いでポリシリコン膜の結晶化率を高め、結晶粒内に残される欠陥を補修するため、第１のレーザー光（ＸｅＣｌ：波長３０８ｎｍ）を大気中、または酸素雰囲気中で照射する。第1のレーザー光には波長４００nm以下のエキシマレーザ光、もしくはＹＡＧレーザの第２高調波、第３高調波を用いる。いずれにしても、繰り返し周波数１０〜１０００Hz程度のパルスレーザー光を光学系にて１００〜５００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもってシリコン膜表面を走査させつつ照射すればよい。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度４１０mJ/cm2で第１のレーザー光の照射を大気中で行なう。なお第１のレーザー光の照射は、シリコン膜中の希ガス元素（ここではアルゴン）を除去または低減する上で非常に重要である。次いで、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜を形成することにより、この酸化膜および第１のレーザー光の照射により形成された酸化膜から構成されるバリア層（図示せず）を形成する。
次いで、バリア層上にスパッタリング法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を膜厚１５０ｎｍに形成する。ここでの成膜条件は、例えばチャンバー内の圧力が０．３Ｐａ、ガス（Ａｒ）流量が５０（sccm）、成膜パワーが３ｋＷ、基板温度が１５０℃である。なお、上記条件での非晶質シリコン膜に含まれるアルゴン元素の原子濃度は３×１０20／ｃｍ３〜５×１０20／ｃｍ3、酸素の原子濃度は１×１０19／ｃｍ3〜３×１０19／ｃｍ3である。その後、ランプアニール装置を用いて６５０℃、３分の熱処理を行うことにより、ポリシリコン膜中の金属原子を非晶質シリコン膜にゲッタリングする。
次いで、バリア層をエッチングストッパーとしたエッチングにより、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。
次いで、第２のレーザー光の照射を大気雰囲気中、窒素雰囲気中又は真空中で行い、ポリシリコン膜表面に形成されたピンホールを埋める。この第２のレーザー光には波長４００nm以下のエキシマレーザー光、又はＹＡＧレーザーの第２高調波、第３高調波を用いる。なお第２のレーザー光に代えて紫外光ランプから発する光を用いてもよい。このとき第２のレーザー光のエネルギー密度を、第１のレーザー光のエネルギー密度より小さくし、好ましくは３０〜８０ｍＪ／ｃｍ2小さくする。ここではエネルギー密度３６０mJ/cm2で第２のレーザー光の照射を行なう。
なお本実施例では第２のレーザー光の照射を全面に行ったが、必要な領域のみに選択的に第２のレーザー光を照射してもよい。
次いで、得られたポリシリコン膜の表面をオゾン水で処理することによりポリシリコン膜表面に薄い酸化膜を形成する。次いでレジストからなるマスクを形成し、このマスクを用いて所望の形状にエッチング処理することにより島状に分離されたポリシリコン層１０２〜１０６を形成する。これらポリシリコン層を形成した後にマスクを除去する。
なおポリシリコン層１０２〜１０６を形成した後、ＴＦＴのしきい値（Ｖｔｈ）を制御するためにｐ型不純物元素あるいはｎ型不純物元素を添加してもよい。ｐ型不純物元素は、例えばボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律第１３族元素であり、ｎ型不純物元素は、例えばリン（Ｐ）または砒素（Ａｓ）など周期律１５族元素である。
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にポリシリコン層１０２〜１０６の表面を洗浄した後、ゲート絶縁膜１０７を形成する。本実施例では、プラズマＣＶＤ法により形成された厚さ１１５ｎｍの酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を、ゲート絶縁膜１０７として用いる。
次いで、ゲート絶縁膜１０７上に膜厚２０〜１００ｎｍの第１の導電膜１０８ａと、膜厚１００〜４００ｎｍの第２の導電膜１０８ｂと、膜厚２０〜１００ｎｍの第３の導電膜１０８ｃをこの順に積層し、ゲート電極となる導電層を形成する。本実施例では、第１の導電膜１０８ａとしてゲート絶縁膜１０７上に膜厚５０ｎｍのタングステン膜を、第２の導電膜１０８ｂとして膜厚５００ｎｍのアルミニウムとチタンの合金（Ａｌ−Ｔｉ）膜を、第３の導電膜１０８ｃとして膜厚３０ｎｍのチタン膜を、それぞれ用いる。
なお上記した材料以外にも、第１〜第３の導電膜１０８ａ〜１０８ｃを形成する導電性材料としては、Ｔａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料を用いることができる。例えば、第１の導電膜１０８ａではタングステンに代えて窒化タングステンを用いてもよい。第２の導電膜１０８ｂでは、アルミニウムとチタンの合金（Ａｌ−Ｔｉ）膜に代えてアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜を用いてもよい。第３の導電膜１０８ｃではチタン膜に代えて窒化チタン膜を用いてもよい。
また、ゲート電極となる導電層は３層構造に限定されず、例えば、窒化タンタル膜とタングステン膜との２層構造であってもよい。また、ゲート電極となる導電層としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される単層の半導体膜を用いてもよい。
次に、図９（Ｂ）に示すように、第３の導電膜１０８ｃの上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光および現像することにより、レジスト膜からなるマスク１１０〜１１５を形成する。次いでマスク１１０〜１１５を用いて、ゲート電極及び配線を形成するための第１のエッチング処理をドライエッチングで行う。
この第１のエッチング処理では、エッチング用のプラズマとしてＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）が好適である。この場合、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。
なお第１のエッチング処理では、例えば第１のエッチングを行った後、続いて第２のエッチングが行われる。
第１のエッチングでは、エッチング用ガスとして、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3などを代表とするフッ素系ガス、またはＯ2を適宜用いる。用いるエッチング用ガスに限定はないが、ここではＢＣｌ3とＣｌ2とＯ2とを用いることが適している。それぞれのガス流量は例えば６５／１０／５（ｓｃｃｍ）である。そして１．２Ｐａの圧力でコイル型の電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して１１７秒ほどエッチングを行う。このとき基板側（試料ステージ）にも３００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチングにより第２の導電膜１０８ｂ及び第３の導電膜１０８ｃをエッチングし、また第１の導電膜１０８ａの端部をテーパー形状とする。
また第２のエッチングでは、エッチング用ガスにＣＦ4とＣｌ2とＯ2が用いられる。これらのガス流量はそれぞれ２５／２５／１０（ｓｃｃｍ）である。そして１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、約３０秒ほどエッチング処理を行う。このとき基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件では、第１〜第３の導電膜１０８ａ〜１０８ｃそれぞれが同程度にエッチングされる。なお、ゲート絶縁膜１０７上に残渣を残すことなくエッチングするためには、１０〜２０％程度ほどエッチング時間を増加させるとよい。
この第１のエッチング処理により、ゲート絶縁膜１０７上には第１〜第３の導電層から成る第１の形状の導電層１１７〜１２２（詳細には第１の導電層１１７ａ〜１２２ａ、第２の導電層１１７ｂ〜１２２ｂおよび第３の導電層１１７ｃ〜１２２ｃ）が形成される。またゲート絶縁膜１０７のうち第１の形状の導電層１１７〜１２２で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなる。
なお上記した第１のエッチング処理では、レジストからなるマスクの形状を適切な形状にし、かつ基板側に適切なバイアス電圧を印加することで、第１の形状の導電層１１７〜１２２の端部を適切なテーパー形状にすることができる。例えば上記した条件ではテーパー部の角度は１５〜４５°となる。
次いで図９（Ｃ）に示すように、マスク１１０〜１１５をそのまま用いて第２のエッチング処理を行う。第２のエッチング処理において、エッチング用ガスにはＢＣｌ3とＣｌ2が用いられる。それぞれのガス流量は２０／６０（sccm）である。そして１．２Ｐａの圧力でコイル型の電極に６００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成し、エッチングを行う。このとき基板側（試料ステージ）には１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入する。この第２のエッチング処理により、チタンを微量に含むアルミニウムからなる第２の導電層１１７ｂ〜１２２ｂ、及びチタンからなる第３の導電層１１７ｃ〜１２２ｃそれぞれが異方性エッチングされ、第２の形状の導電層１２４〜１２９（詳細には第１の導電層１２４ａ〜１２９ａ、第２の導電層１２４ｂ〜１２９ｂ及び第３の導電層１２４ｃ〜１２９ｃ）が形成される。このときゲート絶縁膜１０７のうち、第２の形状の導電層１２４〜１２９で覆われない領域は若干エッチングされ、薄くなる。
なお図９（Ｂ）および図９（Ｃ）では、第１の導電層のテーパー部の長さを、すべての第１の導電層において同一の長さとして図示しているが、実際は、配線幅への依存性がある。このため配線幅によって第１の導電層１２４ａ〜１２９ａそれぞれのテーパー部の長さが変化する。
そして、マスク１１０〜１１５をそのまま残して第１のドーピング処理を行い、ポリシリコン層１０２〜１０６にｎ型を付与する不純物元素を添加する。ドーピング処理は例えばプラズマドーピング法やイオン注入法で行えば良い。イオン注入条件で行う場合、注入条件は、例えばドーズ量を１．５×１０14atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとする。ｎ型を付与する不純物元素としては、例えばリン（Ｐ）または砒素（Ａｓ）を用いる。この第１のドーピング処理では第２の形状の導電層１２４〜１２８もマスクとなるため、ポリシリコン層１０２〜１０６に、それぞれ第１の不純物領域１３０〜１３４が２つずつ自己整合的に形成される。第１の不純物領域１３０〜１３４には１×１０16〜１×１０17/cm3の濃度範囲でｎ型を付与する不純物元素が添加される。
なお、本実施例ではマスク１１０〜１１５を除去せずに第１のドーピング処理を行ったが、マスク１１０〜１１５を除去した後に第１のドーピング処理を行ってもよい。
次いでマスク１１０〜１１５を除去した後、図１０（Ａ）に示すように全面上にフォトレジスト膜を塗布し、このフォトレジスト膜を露光および現像することによりマスク１３５，１３６を形成する。マスク１３５は駆動回路のｐチャネル型ＴＦＴの一つを構成するポリシリコン層１０３のうちチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク１３６は画素部のＴＦＴを形成するポリシリコン層１０５のうちチャネル形成領域及びその周辺の領域を保護するマスクである。
次いでマスク１３５，１３６を用いて第２のドーピング処理を行い、マスクによって覆われていないポリシリコン層１０２、１０４，１０６それぞれに不純物領域を形成する。ドーピング処理は例えばプラズマドーピング法やイオン注入法で行えば良い。イオン注入条件で行う場合、注入条件は、加速電圧を６０〜１００ｋＶとする。
このときポリシリコン層１０２，１０４，１０６それぞれにおいて、第２の形状の導電層１２４〜１２８が上方に存在する領域と存在しない領域とでは、上層の膜厚に差があるためドーズ量が異なる。このためポリシリコン層１０２，１０４，１０６には、それぞれ第２の形状の導電層１２４〜１２８の下方に位置する低濃度の第２の不純物領域１８０，１８１，１８２が２つずつ形成されると同時に、第２の不純物領域の外側に隣接する第３の不純物領域１３７，１３９，１４１が形成される。またポリシリコン層１０３，１０５のうちマスク１３５，１３６で覆われていない部分にも不純物が導入され、第３の不純物領域１３８，１４０が２つずつ形成される。具体的には、第３の不純物領域１３７〜１４１には１×１０20〜１×１０21/cm3の濃度範囲でｎ型不純物元素が添加されている。また、第２の不純物領域１８０〜１８２には１×１０18〜１×１０19/cm3の濃度範囲でｎ型不純物元素を添加されている。
なお図１０（Ａ）では、便宜上、第１の導電層１２４ａ〜１２９ａのテーパー部の長さを、すべて同一としているが、実際は、配線幅によって第１の導電層１２４ａ〜１２９ａは、それぞれテーパー部の長さが異なる場合がある。この場合、第２の不純物領域１８０，１８１，１８２の幅も互いに異なり、また第３の不純物領域１３７，１３９，１４１の幅も互いに異なる。
次いで図１０（Ｂ）に示すようにマスク１３５、１３６を除去した後、新たにフォトレジスト膜を塗布し、このフォトレジスト膜を露光及び現像することによりマスク１４２〜１４４を形成する。マスク１４２，１４３，１４４はそれぞれポリシリコン層１０２，１０４，１０５の上方に形成される。またｐチャネル型ＴＦＴが形成されるポリシリコン層１０３，１０６の上方にはマスクが形成されていない。
次いでマスク１４２〜１４４を用いて第３のドーピング処理を、例えばプラズマドーピング法やイオン注入法を用いて行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴを形成するポリシリコン層１０３，１０６のうち第２の形状の導電層１２５，１２８に覆われていない部分に、ｐ型不純物元素が添加される。
これによりポリシリコン層１０３には第４の不純物領域１４７及び第５の不純物領域１４５、１４６が形成され、ポリシリコン層１０６には第４の不純物領域１５０及び第５の不純物領域１４８，１４９が形成される。第４の不純物領域１４７，１５０には１×１０18〜１×１０20/cm3の濃度範囲でｐ型不純物元素が添加されている。また、第５の不純物領域１４５、１４６，１４８，１４９には図９（Ｃ）及び図１０（Ａ）で示した工程においてｎ型を付与するリン（Ｐ）が添加されているが、ｐ型不純物元素の濃度がその１．５〜３倍添加されている（例えば１×１０20〜１×１０21/cm3）ため、導電型はｐ型となっている。なお第５の不純物領域のうち、領域１４５，１４８はそれぞれ領域１４６，１４９よりｎ型，ｐ型それぞれの不純物元素の濃度が低い。
なおポリシリコン層１０６は画素部において保持容量を形成する半導体層となる。
以上までの工程で、ポリシリコン層１０２〜１０６それぞれにはｎ型またはｐ型の導電型を有する不純物領域が形成される。また第２の形状の導電層１２４〜１２７はゲート電極となり、第２の形状の導電層１２８は画素部において保持容量を形成する一方の電極となる。さらに、第２の形状の導電層１２９は画素部においてソース配線を形成する。
なお各第２の形状の導電層及び各不純物領域（第１の不純物領域〜第５の不純物領域）が形成できるのであれば特に作製工程は上記した順序に限定されず、各エッチングの順序、各ドーピングの順序を適宜変更してもよい。
次いで図１０（Ｃ）に示すようにマスク１４２〜１４４を除去した後、ほぼ全面を覆う絶縁膜（図示せず）を形成する。本実施例では、プラズマＣＶＤ法により膜厚５０ｎｍの酸化シリコン膜を形成した。勿論、この絶縁膜は酸化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
次いで、それぞれのポリシリコン層１０２〜１０６に添加された不純物元素を活性化する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法を複数組み合わせた方法による処理である。ただし、本実施例では、第２の形状の導電層１２４〜１２９を構成する第２の導電層１２４ａ〜１２９ａ（図９Ｃ参照）にアルミニウムを主成分とする材料を用いているので、活性化工程を、第２の導電層１２４ａ〜１２９ａが熱的に耐え得る熱処理条件とすることが必要である。
上記した活性化処理により、不純物元素が活性化すると同時に、ポリシリコン層１０２〜１０６を結晶化する際に触媒として使用した金属元素が、高濃度のリンを含む第３の不純物領域１３７，１３９，１４０（図１０（Ａ）参照）、及び第５の不純物領域１４６，１４９（図１０（Ｂ）参照）にゲッタリングされ、ポリシリコン層１０２〜１０６のうち主にチャネル形成領域となる部分中のニッケル濃度が低減する。その結果、チャネル形成領域の結晶性がよくなり、ＴＦＴのオフ電流値は下がり、また結晶性が良いことから高い電界効果移動度が得られる。このように良好な特性を有するＴＦＴを得ることができる。
なお、本実施例ではポリシリコン膜を形成する段階で上記第１の実施形態に示した方法により予めゲッタリングが行われているので、ここでの不純物領域によるゲッタリングは２度目のゲッタリングとなる。
本実施例では、上記活性化処理の前に絶縁膜（図示せず）を形成した例を示したが、上記活性化を行った後、絶縁膜を形成する工程としてもよい。
次いで、窒化シリコン膜からなる第１の層間絶縁膜１５１を形成する。次いで熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行い、ポリシリコン層１０２〜１０６を水素化する工程を行う。この工程は、第１の層間絶縁膜１５１に含まれる水素によりポリシリコン層１０２〜１０６のダングリングボンドを終端する工程であり、酸化シリコン膜からなる絶縁膜（図示しない）の有無に関係なくポリシリコン層１０２〜１０６を水素化することができる。ただし、本実施例では、第２の形状の導電層１２４〜１２９を構成する第２の導電層１２４ａ〜１２９ａ（図９Ｃ参照）にアルミニウムを主成分とする材料を用いているので、水素化する工程において第２の導電層１２４ａ〜１２９ａが熱的に耐え得る熱処理条件とすることが重要である。なお水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素により水素化する処理）を行っても良い。
次いで図１１に示すように、第１の層間絶縁膜１５１上に第２の層間絶縁膜１５２を形成する。第２の層間絶縁膜１５２は有機絶縁材料から構成されてもよいし無機絶縁材料から構成されてもよい。本実施例では、シロキサン材料を出発材料として形成された珪素、酸素、水素からなる無機シロキサン系の絶縁性材料、又はこの無機シロキサン系の絶縁性材料のうち珪素と結合する水素がメチルやフェニルのような有機基によって置換された有機シロキサン系の絶縁性材料を用いる。なお膜厚１．６μｍのアクリル樹脂膜であってもよい。
次いで、第２の層間絶縁膜１５２上にレジストパターンを形成し、このレジストパターンをマスクとして第２の層間絶縁膜１５２及び第１の層間絶縁膜１５１をエッチングすることにより、第２の形状の導電層１２９（すなわち画素部のソース配線）上に位置するコンタクトホール、及びポリシリコン層１０２〜１０６に形成された第３の不純物領域１３７〜１４１それぞれの上に位置するコンタクトホールを形成する。本実施例では複数のエッチング処理を順次行う。すなわち第１の層間絶縁膜をエッチングストッパーとして第２の層間絶縁膜をエッチングした後、上記した図示しない絶縁膜をエッチングストッパーとして第１の層間絶縁膜をエッチングし、その後図示しない絶縁膜をエッチングする。
その後、第２の層間絶縁膜１５２の全面上及び各コンタクトホール内に金属膜（例えばＡｌ、Ｔｉ、Ｍｏ、Ｗなど）を形成し、この金属膜をパターニングすることにより、配線及び画素電極を形成する。なおこれらの電極及び画素電極の材料は、ＡｌまたはＡｇを主成分とする膜もしくはこれらの積層膜といった、反射性の優れた膜を用いることが望ましい。こうして、ソース配線またはドレイン配線１５３〜１５８、ゲート配線１６０、接続配線１５９、画素電極１６１が形成される。
以上の様にして、ｎチャネル型ＴＦＴ２０１，２０３及びｐチャネル型ＴＦＴ２０２を有する駆動回路２０６と、ｎチャネル型ＴＦＴ２０４及び保持容量２０５を有する画素部２０７を同一基板の上方に同一工程で形成することができる。以下、本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
このようにして形成されたアクティブマトリクス基板の駆動回路２０６において、ｎチャネル型ＴＦＴ２０１は、チャネル形成領域１６２、ゲート電極を形成する第２の形状の導電層１２４、第２の形状の導電層１２４の一部分の下に位置する第２の不純物領域１８０、およびソース領域またはドレイン領域として機能する２つの第３の不純物領域１３７を有している。ｐチャネル型ＴＦＴ２０２は、チャネル形成領域１６５、ゲート電極を形成する第２の形状の導電層１２５、第２の形状の導電層１２５の一部分の下に位置する第４の不純物領域１４７、及びソース領域またはドレイン領域として機能する第５の不純物領域１４６を有している。ｎチャネル型ＴＦＴ２０３はチャネル形成領域１６８、ゲート電極を形成する第２の形状の導電層１２６、第２の形状の導電層１２６の一部分の下に位置する第２の不純物領域１８１、およびソース領域またはドレイン領域として機能する第３の不純物領域１３９を有している。このようなｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴを適宜配線で接続することにより、シフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成することができる。ここで駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、ｎチャネル型ＴＦＴ２０１または２０３を用いることが好ましい。
また画素部２０７において、ｎチャネル型ＴＦＴ２０４は、チャネル形成領域１７１、ゲート電極を形成する第２の形状の導電層１２７、第２の形状の導電層１２７の外側に形成されている第１の不純物領域１３３、およびソース領域またはドレイン領域として機能する第３の不純物領域１４０を有している。また、保持容量２０５は誘電体となる絶縁膜（ゲート絶縁膜１０７と同一膜）、第２の形状の導電層１２８からなる電極、及びポリシリコン層１０６により形成されている。ポリシリコン層１０６には第４の不純物領域１５０、第５の不純物領域１４８が形成されている。
ここで画素部２０７のｎチャネル型ＴＦＴ２０４においては、各不純物領域が形成されているポリシリコン層１０５の表層に第２のレーザー光が照射されているため、画素の特性が向上している。
［実施例２］
実施例１にかかるアクティブマトリクス基板はゲート電極を３層構造としたが、実施例２では、アクティブマトリクス基板のゲート電極を２層構造とする。なお、本実施例は、ゲート電極の構造以外は実施例１と同一の構成である。このような構成の表示装置は、ゲート電極となる導電膜を形成する工程、及びこの導電膜をパターニングする工程を除いて実施例１と同じ工程で作製することができる。以下、これらの工程のみを説明する。
まずゲート電極となる導電膜として、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜を積層形成する。ＴａＮ膜は、Ｔａターゲットを、窒素を含む雰囲気内でスパッタリングすることにより形成される。また、Ｗ膜は、Ｗターゲットをスパッタリングすることにより形成される。なおＷ膜に代えて、ＷとＭｏからなる合金膜を用いてもよい。
この２層構造からなる膜は、実施例１における３層構造からなる導電膜と同様に、上にレジストからなるマスクが形成された後にＩＣＰエッチング法でエッチングされることによりパターニングされる。このときエッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3などを代表とするフッ素系ガス、またはＯ2を適宜用いることができる。
具体的には、実施例１と同様に第１のエッチング処理及び第２のエッチング処理が、２層構造からなる膜に行われる。
第１のエッチング処理としては実施例１と同様に第１及び第２のエッチングが行われる。第１のエッチングにおいて、エッチング用ガスにはＣＦ4とＣｌ2とＯ2が用いられる。それぞれのガス流量は例えば２５／２５／１０（ｓｃｃｍ）である。このような条件のもと、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成し、このプラズマによりエッチングを行う。このとき基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。第１のエッチングにおいて、Ｗのエッチング速度は例えば２００．３９ｎｍ／ｍｉｎであり、ＴａＮのエッチング速度は例えば８０．３２ｎｍ／ｍｉｎである。またＴａＮに対するＷの選択比は例えば約２．５である。この第１のエッチング条件によって、Ｗのテーパー角は、例えば約２６°となる。
続いてエッチング条件を代えて第２のエッチングを行う。第２のエッチングでは、エッチング用ガスにＣＦ4とＣｌ2が用いられる。それぞれのガス流量は例えば３０／３０（ｓｃｃｍ）である。このような条件のもと、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成し、エッチングを約３０秒ほど行う。このとき基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチングではＷ膜及びＴａＮ膜とも同程度にエッチングされる。上記した第２のエッチングにおいて、Ｗのエッチング速度は例えば５８．９７ｎｍ／ｍｉｎであり、ＴａＮのエッチング速度は６６．４３ｎｍ／ｍｉｎである。
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとし、かつ基板側に適切なバイアス電圧を印加することで、第１の導電層及び第２の導電層の端部を適切なテーパー形状にすることができる。例えば上記した条件においてこのテーパー部の角度は１５〜４５°となる。
続いて第２のエッチング処理を行う。ここでは、エッチング用ガスにＳＦ6とＣｌ2とＯ2とを用いる。それぞれのガス流量は例えば２４／１２／２４（ｓｃｃｍ）である。このような条件のもと、１．３Paの圧力でコイル型の電極に７００WのＲＦ（13.56MHz）電力を投入してプラズマを生成し、このプラズマを用いてエッチングを例えば２５秒行う。このとき基板側（試料ステージ）にも１０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。上記した第２のエッチング処理において、Ｗのエッチング速度は例えば２２７．３ｎｍ／ｍｉｎであり、ＴａＮのエッチング速度は例えば３２．１ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は例えば７．１である。またゲート絶縁膜である酸化窒化シリコン膜（ＳｉＯＮ）に対するエッチング速度は例えば３３．７ｎｍ／ｍｉｎであり、酸化窒化シリコンに対するＷの選択比は例えば６．８３である。この第２のエッチング処理によりＷのテーパー角は例えば７０°となる。このようにしてゲート電極が形成される。
以下、実施例１と同一の工程を行うことにより、アクティブマトリクス基板が形成される。
上記した工程で形成されるアクティブマトリクス基板は、ゲート電極がＷ膜とＴａＮ膜との積層で形成されているため、実施例１に比べてゲート電極の電気抵抗値が高いものの、ゲート電極の耐熱性が高い。このため活性化や水素化の処理条件にゲート電極の特性が左右されにくいという利点を有している。
［実施例３］
本実施例は、実施例１または２で作製したアクティブマトリクス基板から、反射型のアクティブマトリクス型液晶表示装置を作製する方法である。
まず、上記実施例１または２に示した工程により、例えば図１１と同一のアクティブマトリクス基板を得る。次いでアクティブマトリクス基板上にアクリル樹脂膜等の有機樹脂膜を形成し、この有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成する。なお柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。次いでアクティブマトリクス基板上に配向膜を形成しラビング処理を行う。
次いで、対向基板を用意する。対向基板には、アクティブマトリクス基板の画素ＴＦＴに対向する部分に、着色層及び遮光層からなるカラーフィルタが設けられており、アクティブマトリクス基板の駆動回路に対向する部分に、遮光層が設けられている。次いで用意した対向基板に、カラーフィルタ及び遮光層の双方を覆う平坦化膜を形成する。次いで平坦化膜上のうち画素ＴＦＴに対向する部分に、透明導電膜からなる対向電極を形成する。次いで対向基板の全面上に配向膜を形成し、ラビング処理を施す。
次いでシール材を対向基板上に形成した後、対向基板上に液晶を滴下する。ここで液晶を滴下する前に、シール材上に、シール材と液晶が反応することを防ぐために保護膜を形成してもよい。その後アクティブマトリクス基板と対向基板とをシール材で張り合わせる。シール材にはフィラーが混入されている。このフィラーと前記した柱状スペーサによって、アクティブマトリクス基板と対向基板は均一な間隔を持って貼り合わせられる。そして封止剤によって両基板の間を完全に封止する。このようにしてアクティブマトリクス基板と対向基板の間には液晶が封止される。液晶材料には公知の液晶材料を用いれば良い。
なお、以下のようにしてアクティブマトリクス基板と対向基板の間に液晶を封止してもよい。まずアクティブマトリクス基板と対向基板とをシール材で貼り合わせる。その後、両基板間を排気しながら両基板間に液晶材料を注入し、封止剤によって両基板の間を完全に封止する。
以上の工程によりアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板もしくは双方の基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板等を適宜設ける。そして、公知の技術を用いてフレキシブルプリント基板（Flexible Print Circuit：以下ＦＰＣと記載）を、違法性導電膜を介して貼りつける。ＦＰＣが貼り付けられる部分には接続電極（図示せず）が例えばＩＴＯによって形成されている。この接続電極は、アクティブマトリクス基板の層間絶縁膜および樹脂膜に形成されたコンタクトホールに一部が埋め込まれており、この埋め込まれている部分を介してアクティブマトリクス基板の配線に接続している。
こうして得られた液晶モジュールの構成を説明する。アクティブマトリクス基板の中央には画素部が配置されている。画素部には複数の画素が形成されている。画素部の上側には、ソース信号線を駆動するためのソース信号線駆動回路が配置されている。画素部の左右それぞれには、ゲート信号線を駆動するためのゲート信号線駆動回路が配置されている。ゲート信号線駆動回路は、例えば画素部に対して左右対称配置であるが、片側のみの配置でも良く、液晶モジュールにおける基板サイズ等を考慮して、設計者が適宜選択すれば良い。ただし、回路の動作信頼性や駆動効率等を考えると、左右対称配置が望ましい。そして各駆動回路への信号の入力は、ＦＰＣから行われる。
なお全ての駆動回路を基板の上方に形成してもよい。また駆動回路の一部に数個のＩＣを用いてもよい。
［実施例４］
実施例３では、画素電極が反射性を有する金属材料で形成された反射型の表示装置の作製方法を示したが、本実施例では画素電極を、透光性を有する導電膜で形成した透過型の表示装置の作製方法を示す。層間絶縁膜を形成する工程までは実施例１と同じであるので、ここでは実施例１と同一の符号を付して説明を省略する。
図１２の断面概略図に示すように、実施例１に従って層間絶縁膜４００まで形成した後、層間絶縁膜４００にコンタクトホールを形成する。次いで、次いで層間絶縁膜４００上に透光性を有する導電膜を形成し、この導電膜をパターニングすることにより、接続電極４０２を複数形成する。これら接続電極４０２は、コンタクトホールを通じて画素ＴＦＴのドレイン領域またはドレイン領域、もしくは容量素子２０５と接続されている。また、この接続電極と同時に他のＴＦＴのソース領域及びドレイン領域に接続する電極も形成される。
次いで接続電極４０２上及び層間絶縁膜４００上に層間絶縁膜４０９を形成した後、層間絶縁膜４０９にコンタクトホールを形成する。次いで層間絶縁膜４０９上に透光性を有する導電膜を形成し、この導電膜をパターニングすることにより画素電極４０１を形成する。画素電極４０１はコンタクトホールを通じて接続電極４０２に接続している。
なお透光性を有する導電膜としては、ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）、ＩＴＳＯ（酸化珪素を含む酸化インジウムスズ）、ＧＺＯ（Ｇａ添加ＺｎＯ）等を用いればよい。
以上のようにしてアクティブマトリクス基板４１０が形成される。
次いで対向基板４１１を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタ４１２が設けられている。なお駆動回路２０６に対応する部分にも遮光層が設けられている。またこのカラーフィルタ４１２と遮光層とを覆う平坦化膜４０７が設けられている。また平坦化膜４０７上には、透光性を有する導電膜からなる対向電極４０８が画素部２０７に対応する部分に形成されている。そして対向電極４０８上を含む全面上には配向膜４２２が形成され、ラビング処理が施されている。
次いでアクティブマトリクス基板４１０と対向基板４１１の間に液晶４２０を封止する。この封止方法は実施例３と同じ方法であり、シール材４１９及び封止材（図示せず）を用いて行われる。次いで偏光板４０３等を設けることにより液晶モジュールを作製し、バックライト４０４、導光板４０５を設け、カバー４０６で覆う。このようにして、図１２にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置が完成する。
なお、カバー４０６と液晶モジュールは接着剤や有機樹脂を用いて互いに貼り合わせられる。また、基板１と対向基板４１１を貼り合わせる際、枠で囲んで有機樹脂を枠と基板との間に充填して接着してもよい。また本実施例は透過型であるため、偏光板４０３はアクティブマトリクス基板と対向基板の両方に貼り付けられる。
［実施例５］
本実施例では、実施例１又は２により形成されたアクティブマトリクス基板を用いて、電界発光素子を備えた発光表示装置を作製する方法である。電界発光素子は例えばＥＬ（Electro Luminescence）素子であり、電場を加えること発光する有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極と、陰極とを有している。電界発光素子を用いた発光表示装置にとって、ＴＦＴはアクティブマトリクス駆動方式を実現する上で、必須の素子となっている。すなわち電界発光素子を用いた発光表示装置には、少なくとも、スイッチング素子として機能するＴＦＴと、電界発光素子に電流を供給するＴＦＴとが、各画素に設けられている。この発行表示装置において画素の輝度は、画素の回路構成及び駆動方法によらず、電界発光素子に電流を供給するＴＦＴのオン電流（Ｉon）で決定される。このため、例えば、全面白表示とした場合、各画素のオン電流が一定でなければ画面の表示にばらつきが生じてしまう。これに対して本実施例では、上記したようにＴＦＴのオン電流のばらつきが小さくなるため、画面の表示にばらつきは生じにくくなっている。なお、有機化合物（有機発光材料）を含む層に無機材料（シリコンまたは酸化シリコンなど）を含んでいてもよい。
以下実施例１と同一の構成については同一の符号を付し、説明を省略する。
図１３（Ａ）は、表示モジュールを示す上面図、図１３（Ｂ）は図１３（Ａ）をＡ−Ａ’で切断した断面図である。基板１には、中央部に画素部２０７が形成されていると共に、駆動回路部にソース側駆動回路２０６ａ及びゲート側駆動回路２０６ｂが形成されている。ソース側駆動回路２０６ａ及びゲート側駆動回路２０６ｂは、ＴＦＴの構造を除いて実施例１の駆動回路２０６と略同一の構成である。また基板１の上方には封止基板１ａが配置されているが、基板１と封止基板１ａの間の空間はシール材５１８によりシールされている。
基板１のうち封止基板１ａと重なっていない部分には配線５０８が配置されている。配線５０８は、外部入力端子となるＦＰＣ５０９からビデオ信号やクロック信号を受け取り、これら信号をソース側駆動回路２０６ａ及びゲート側駆動回路２０６ｂに伝送するための配線である。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基板（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
次に、断面構造について図１３（Ｂ）を参照して説明する。基板１上に絶縁膜５１０が設けられ、絶縁膜５１０の上方には画素部２０７、ゲート側駆動回路２０６ｂが形成されている。画素部２０７には電流制御用ＴＦＴ５１１、電流制御用ＴＦＴ５１１のドレインに電気的に接続された第１の電極５１２を含む複数の画素、及びスイッチング用ＴＦＴ５１３が形成されている。また、ゲート側駆動回路２０６ｂはｎチャネル型ＴＦＴ５２３とｐチャネル型ＴＦＴ５２４とを組み合わせたＣＭＯＳ回路を用いて形成されている。
これらのＴＦＴ（５１１、５１３、５２３、５２４を含む）は逆スタガ型のＴＦＴであるが、これらを作製するには上記第４の実施形態に従えばよい。
第１の電極５１２は電界発光素子（ＥＬ素子）の陽極として機能する。第１の電極５１２には、可視光に対して透明又は半透明であり、かつ仕事関数の大きい材料（例えばＩＴＯ、インジウム亜鉛酸化物、窒化チタン、クロム、タングステン、ジルコニウム、プラチナなどの単層膜の他、窒化チタンとアルミニウムを主成分とする膜との積層膜、またはこの積層膜膜と窒化チタン膜との３層膜等）を用いるのが好ましい。なお積層構造にすると、配線抵抗が低くなり、また良好なオーミックコンタクトを得ることができる。
また第１の電極５１２上には電界発光層（例えばＥＬ層）５１６および第２の電極５１７が形成される。
電界発光層５１６は、発光層、電荷輸送層または電荷注入層により形成されるが、これらの組み合わせは任意である。例えば、発光層として低分子系有機ＥＬ材料や高分子系有機ＥＬ材料を用いればよいが、一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることもできる。また、電荷輸送層及び電荷注入層として炭化珪素等の無機材料を用いることも可能である。これら以外にも公知の材料を用いることができる。なお電界発光層５１６は、蒸着マスクを用いた蒸着法、又は液滴吐出法（インクジェット法）によって形成される。
第２の電極５１７は電界発光素子の陰極として機能するが、全画素に共通の配線としても機能し、配線５０８を経由してＦＰＣ５０９に電気的に接続されている。画素部２０７に含まれる素子は全て電界発光層５１６及び第２の電極５１７で覆われている。ただし第１の電極５１２を除く各素子と電界発光層５１６の間には絶縁層５１４が設けられている。第２の電極５１７は、仕事関数の小さい材料（Ａｌ、Ａｇ、Ｌｉ、Ｃａまたはこれらの合金ＭｇＡｇ、ＭｇＩｎ、ＡｌＬｉ、ＣａＦ２またはＣａＮ）を用いればよい。
また基板１と封止基板１ａの間の空間には充填材５０７が充填されている。充填材５０７には例えばＡｒ等の不活性気体、シール材、又は乾燥剤を用いることができる。
以上のような構造をとることにより、基板１側に発光する発光表示装置を得ることができる。そして発光素子をシール材５１８及び保護膜で封止し、外部から完全に遮断することができる。これにより外部から水分や酸素等の電界発光層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
なお実施例５の第１の変形例として図１３とは逆方向すなわち封止基板１ａ側に発光する構成としてもよい。この場合、第１の電極５１２は発光素子の陰極として機能し、第２の電極５１７は陽極として機能する。そして第２の電極５１７は、例えば薄い金属膜の上に透明材料（例えばＩＴＯ、Ｉｎ２Ｏ３−ＺｎＯ、又はＺｎＯ）を積層した構造となる。
また実施例５の第２の変形例として、第１の電極５１２及び第２の電極５１７の双方を光透過性の材料で形成してもよい。この場合発光表示装置は基板１側と封止基板１ａ側の両面から発光する。
［実施例６］
本発明を実施して形成された駆動回路や画素部は，実施例３〜５に示すように、様々な表示モジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型電界発光モジュール）に用いることができる。そして本実施例では、これら表示モジュールを組み込んだ電子機器を示す。
ここで電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１４及び図１５に示す。
図１４（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。この表示部２００３に、実施例３〜５に示した方法で作製された表示モジュールが用いられる。
図１４（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。この表示部２１０２に、実施例３〜５に示した方法で作製された表示モジュールが用いられる。
図１４（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。この表示部２２０５に、実施例３〜５に示した方法で作製された表示モジュールが用いられる。
図１４（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。この表示部２３０２に、実施例３〜５に示した方法で作製された表示モジュールが用いられる。
図１４（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ ＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。表示部２４０２に、実施例３〜５に示した方法で作製された表示モジュールが用いられる。
図１４（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。この表示部２５０２に、実施例３〜５に示した方法で作製された表示モジュールが用いられる。
図１５（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。この表示部２９０４に、実施例３〜５に示した方法で作製された表示モジュールが用いられる。
図１５（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２，３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。この表示部３００２，３００３に、実施例３〜５に示した方法で作製された表示モジュールが用いられる。
図１５（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。この表示部３１０３に、実施例３〜５に示した方法で作製された表示モジュールが用いられる。ちなみに図１４（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。
尚、本発明は上述した実施形態に限定されるものではなく、本発明の主旨を逸脱しない範囲内で種々変更して実施することが可能である。
本発明の第１の実施形態に係る半導体装置の作製方法を示す図。 図１の次の工程を示す図。 第１の実施形態により作製された結晶化半導体膜の表面のＳＥＭ写真。 第２の実施形態に係る半導体装置の作製方法を示す図。 第２のレーザー光のエネルギー密度とピンホールの数の関係を示すグラフ。 実験により作製した結晶性シリコン膜の表面のＳＥＭ写真 第３の実施形態に係る半導体装置の作製方法を示す図。 第４の実施形態に係る半導体装置の作製方法を示す図。 実施例１に係るアクティブマトリクス基板の作製方法を示す図。 図９の次の工程を示す図。 図１０の次の工程を示す図。 実施例４に係るアクティブマトリクス型液晶表示装置を示す断面概略図。 （Ａ）は実施例５に係る発光表示装置の平面概略図、（Ｂ）は（Ａ）のＡ−Ａ´断面図。 実施例６に係る電子機器であり、本発明を用いて作製された表示装置を用いた電子機器の概略図。 実施例６に係る電子機器であり、本発明を用いて作製された表示装置を用いた電子機器の概略図。 結晶化半導体膜にピンホールができる第１の理由を示す図。 結晶化半導体膜にピンホールができる第２の理由を示す図。
符号の説明
１…基板、２…下地絶縁膜、３…非晶質半導体膜、４…金属含有層、５ａ…結晶化半導体膜、６…バリア層、７…ゲッタリング層、８…ピンホール、１０…結晶化半導体層、１２…ゲート絶縁膜、１３…ゲート電極、１４…ソース領域、１５…ドレイン領域、１６…層間絶縁膜、１７…ゲート電極、１８…ドレイン電極

Claims (7)

  1. 絶縁表面を有する基板の上方に珪素を含む非晶質半導体膜を形成する工程と、
    前記非晶質半導体膜に該非晶質半導体膜の結晶化を促進する金属元素を添加する工程と、
    前記非晶質半導体膜に第１の熱処理を行うことにより、該非晶質半導体膜を結晶化して結晶化半導体膜を形成する工程と、
    前記結晶化半導体膜に第１のレーザー光を照射することにより、前記結晶化半導体膜をさらに結晶化させる工程と、
    前記結晶化半導体膜上に、該結晶化半導体膜を保護するバリア層を形成する工程と、
    前記バリア層上に、希ガス元素を含んだ半導体からなるゲッタリング層を形成する工程と、
    第２の熱処理を行って前記金属元素を前記ゲッタリング層にゲッタリングすることにより、前記結晶化半導体膜に含まれる前記金属元素を除去又は低減する工程と、
    前記バリア層をストッパーとしてエッチングを行うことにより、前記ゲッタリング層を除去する工程と、
    前記バリア層を除去する工程と、
    前記結晶化半導体膜に、前記第１のレーザー光よりエネルギー密度が低い第２のレーザー光を照射することにより、前記バリア層を除去する工程において前記結晶化半導体膜に形成されたピンホールの数を低減する工程と
    を具備することを特徴とする半導体装置の作製方法。
  2. 請求項１に記載の半導体装置の作製方法において、前記バリア層を形成する工程は、オゾンを含む溶液で前記結晶化半導体膜の表面を酸化する工程であることを特徴とする半導体装置の作製方法。
  3. 絶縁表面を有する基板の上方に珪素を含む非晶質半導体膜を形成する工程と、
    前記非晶質半導体膜に該非晶質半導体膜の結晶化を促進する金属元素を添加する工程と、
    前記非晶質半導体膜に第１の熱処理を行うことにより、該非晶質半導体膜を結晶化して結晶化半導体膜を形成する工程と、
    前記結晶化半導体膜の表面に形成された酸化膜をエッチングにより除去する工程と、
    前記結晶化半導体膜に第１のレーザー光を照射することにより、前記結晶化半導体膜をさらに結晶化させる工程と、
    前記結晶化半導体膜に、前記第１のレーザー光よりエネルギー密度が低い第２のレーザー光を照射することにより、前記酸化膜をエッチングにより除去する工程において前記結晶化半導体膜に形成されたピンホールの数を低減する工程と、
    前記結晶化半導体膜上に、該結晶化半導体膜を保護するバリア層を形成する工程と、
    前記バリア層上に、希ガス元素を含んだ半導体からなるゲッタリング層を形成する工程と、
    第２の熱処理を行って前記金属元素を前記ゲッタリング層に移動させてゲッタリングする工程と、
    前記バリア層をストッパーとしてエッチングを行うことにより、前記ゲッタリング層を除去する工程と、
    前記バリア層を除去する工程と、
    前記結晶化半導体膜に前記第１のレーザー光よりエネルギー密度が低い第３のレーザー光を照射することにより、前記バリア層を除去する工程において前記結晶化半導体膜に形成されたピンホールの数を低減する工程と
    を具備することを特徴とする半導体装置の作製方法。
  4. 絶縁表面を有する基板の上方に珪素を含む非晶質半導体膜を形成する工程と、
    前記非晶質半導体膜に該非晶質半導体膜の結晶化を促進する金属元素を添加する工程と、
    前記非晶質半導体膜に第１の熱処理を行うことにより、該非晶質半導体膜を結晶化して結晶化半導体膜を形成する工程と、
    前記結晶化半導体膜に第１のレーザー光を照射することにより、前記結晶化半導体膜をさらに結晶化させる工程と、
    前記結晶化半導体膜上に、該結晶化半導体膜を保護するバリア層を形成する工程と、
    前記バリア層上に、希ガス元素を含んだ半導体からなるゲッタリング層を形成する工程と、
    第２の熱処理を行って前記金属元素を前記ゲッタリング層にゲッタリングすることにより、前記結晶化半導体膜に含まれる前記金属元素を除去又は低減する工程と、
    前記バリア層をストッパーとしてエッチングを行うことにより、前記ゲッタリング層を除去する工程と、
    前記バリア層を除去する工程と、
    前記結晶化半導体膜に、前記第１のレーザー光よりエネルギー密度が低い第２のレーザー光を照射することにより、前記バリア層を除去する工程において前記結晶化半導体膜に形成されたピンホールの数を低減する工程と
    前記結晶化半導体膜上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上にゲート電極を形成する工程と、
    を具備する半導体装置の作製方法。
  5. 絶縁表面を有する基板の上方にゲート電極を形成する工程と、
    前記ゲート電極上にゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に珪素を含む非晶質半導体膜を形成する工程と、
    前記非晶質半導体膜に該非晶質半導体膜の結晶化を促進する金属元素を添加する工程と、
    前記非晶質半導体膜に第１の熱処理を行うことにより、該非晶質半導体膜を結晶化して結晶化半導体膜を形成する工程と、
    前記結晶化半導体膜に第１のレーザー光を照射することにより、前記結晶化半導体膜をさらに結晶化させる工程と、
    前記結晶化半導体膜上に、該結晶化半導体膜を保護するバリア層を形成する工程と、
    前記バリア層上に、希ガス元素を含んだ半導体からなるゲッタリング層を形成する工程と、
    第２の熱処理を行って前記金属元素を前記ゲッタリング層にゲッタリングすることにより、前記結晶化半導体膜に含まれる前記金属元素を除去又は低減する工程と、
    前記バリア層をストッパーとしてエッチングを行うことにより、前記ゲッタリング層を除去する工程と、
    前記バリア層を除去する工程と、
    前記結晶化半導体膜に、前記第１のレーザー光よりエネルギー密度が低い第２のレーザー光を照射することにより、前記バリア層を除去する工程において前記結晶化半導体膜に形成されたピンホールの数を低減する工程と
    を具備する半導体装置の作製方法。
  6. 請求項１乃至５のいずれか一項に記載の半導体装置の作製方法において、
    前記金属元素は、Ｆｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種又は複数種であることを特徴とする半導体装置の作製方法。
  7. 請求項１乃至６のいずれか一項に記載の半導体装置の作製方法において、
    前記ゲッタリング層に含まれる希ガス元素は、Ｈｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種又は複数種であることを特徴とする半導体装置の作製方法。
JP2004143928A 2004-05-13 2004-05-13 半導体装置の作製方法 Expired - Fee Related JP5005881B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004143928A JP5005881B2 (ja) 2004-05-13 2004-05-13 半導体装置の作製方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004143928A JP5005881B2 (ja) 2004-05-13 2004-05-13 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2005327865A JP2005327865A (ja) 2005-11-24
JP5005881B2 true JP5005881B2 (ja) 2012-08-22

Family

ID=35473966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004143928A Expired - Fee Related JP5005881B2 (ja) 2004-05-13 2004-05-13 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP5005881B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6855584B2 (en) 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7524713B2 (en) 2005-11-09 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3577755B2 (ja) * 1994-06-27 2004-10-13 カシオ計算機株式会社 多結晶シリコン薄膜の製造方法
JPH11102863A (ja) * 1997-09-25 1999-04-13 Toshiba Corp 多結晶半導体膜の製造方法
JP4101409B2 (ja) * 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
JP2002083768A (ja) * 2000-09-05 2002-03-22 Sony Corp 単結晶薄膜の製造方法、単結晶薄膜基板及び半導体装置
JP2002083769A (ja) * 2000-09-05 2002-03-22 Sony Corp 半導体薄膜及び半導体薄膜の製造方法
JP2003142402A (ja) * 2001-08-10 2003-05-16 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP4357811B2 (ja) * 2001-08-10 2009-11-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4256087B2 (ja) * 2001-09-27 2009-04-22 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JP2005327865A (ja) 2005-11-24

Similar Documents

Publication Publication Date Title
JP5106136B2 (ja) 半導体装置の作製方法
JP4850858B2 (ja) 半導体装置の作製方法
JP4394149B2 (ja) 半導体装置の作製方法
JP4926329B2 (ja) 半導体装置およびその作製方法、電気器具
US7202119B2 (en) Method of manufacturing semiconductor device
US7052943B2 (en) Method of manufacturing a semiconductor device
JP4209638B2 (ja) 半導体装置の作製方法
US7091110B2 (en) Method of manufacturing a semiconductor device by gettering using a anti-diffusion layer
JP4230160B2 (ja) 半導体装置の作製方法
JP4860055B2 (ja) 半導体装置の作製方法
JP4216003B2 (ja) 半導体装置の作製方法
JP4176362B2 (ja) 半導体装置の作製方法
JP5005881B2 (ja) 半導体装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP2004022900A (ja) 半導体装置の作製方法
JP4342843B2 (ja) 半導体装置の作製方法
JP4346852B2 (ja) 半導体装置の作製方法
JP4837871B2 (ja) 半導体装置の作製方法
JP4267253B2 (ja) 半導体装置の作製方法
JP4176366B2 (ja) 半導体装置の作製方法
JP4357811B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070315

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100408

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100803

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120524

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150601

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees