JP4850858B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4850858B2
JP4850858B2 JP2008024149A JP2008024149A JP4850858B2 JP 4850858 B2 JP4850858 B2 JP 4850858B2 JP 2008024149 A JP2008024149 A JP 2008024149A JP 2008024149 A JP2008024149 A JP 2008024149A JP 4850858 B2 JP4850858 B2 JP 4850858B2
Authority
JP
Japan
Prior art keywords
film
laser light
laser
semiconductor film
laser beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008024149A
Other languages
English (en)
Other versions
JP2008182250A (ja
Inventor
舜平 山崎
節男 中嶋
秀和 宮入
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2008024149A priority Critical patent/JP4850858B2/ja
Publication of JP2008182250A publication Critical patent/JP2008182250A/ja
Application granted granted Critical
Publication of JP4850858B2 publication Critical patent/JP4850858B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02672—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using crystallisation enhancing elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1277—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using a crystallisation promoting species, e.g. local introduction of Ni catalyst
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3026—Top emission
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Optics & Photonics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)

Description

本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、発光装置、半導体回路および電子機器は全て半導体装置である。
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成し、このＴＦＴで形成した大面積集積回路を有する半導体装置の開発が進んでいる。
アクティブマトリクス型の液晶モジュール、ＥＬモジュール、および密着型イメージセンサはその代表例として知られている。特に、結晶構造を有するシリコン膜（典型的にはポリシリコン膜）を活性層にしたＴＦＴ（以下、ポリシリコンＴＦＴと記す）は電界効果移動度が高いことから、いろいろな機能を備えた回路を形成することも可能である。
例えば、液晶表示装置に搭載される液晶モジュールには、機能ブロックごとに画像表示を行う画素部や、ＣＭＯＳ回路を基本としたシフトレジスタ回路、レベルシフタ回路、バッファ回路、サンプリング回路などの画素部を制御するための駆動回路が一枚の基板上に形成される。
また、アクティブマトリクス型の液晶モジュールの画素部には、数十から数百万個の各画素にＴＦＴ（画素ＴＦＴ）が配置され、その画素ＴＦＴのそれぞれには画素電極が設けられている。液晶を挟んだ対向基板側には対向電極が設けられており、液晶を誘電体とした一種のコンデンサを形成している。そして、各画素に印加する電圧をＴＦＴのスイッチング機能により制御して、このコンデンサへの電荷を制御することで液晶を駆動し、透過光量を制御して画像を表示する仕組みになっている。
画素ＴＦＴはｎチャネル型ＴＦＴから成り、スイッチング素子として液晶に電圧を印加して駆動させるものである。液晶は交流で駆動させるので、フレーム反転駆動と呼ばれる方式が多く採用されている。この方式では消費電力を低く抑えるために、画素ＴＦＴに要求される特性はオフ電流値（ＴＦＴがオフ動作時に流れるドレイン電流）を十分低くすることが重要である。
従来では、結晶化させたり、結晶性を向上させるため半導体膜にレーザー光による照射を行った場合、半導体膜は表面から瞬時に溶融し、その後、基板への熱伝導のため溶融した半導体膜は基板側から冷却し凝固する。この凝固過程において再結晶化し、大粒径の結晶構造を有する半導体膜となるが、いったん溶融させるため、体積膨張が生じて半導体表面にリッジと呼ばれる凹凸が形成され、特にトップゲート型ＴＦＴの場合にはリッジのある表面がゲート絶縁膜との界面となるため、素子特性が大きく左右されていた。
一般的にレーザアニールによく用いられるレーザはエキシマレーザ、Arレーザである。出力の大きいパルス発振のレーザビームを被照射面において、数ｃｍ角の四角いスポットや、例えば長さ10ｃｍ以上の線状となるように光学系にて加工し、レーザビームの照射位置を被照射面に対し相対的に走査させてレーザアニールを行う方法は、生産性が高く量産に優れているため、好んで使用されている。
特に、被照射面においてレーザビームの形状が線状であるレーザビーム（以下、線状ビームと表記する）を用いると、前後左右の走査が必要なスポット状のレーザビームを用いた場合とは異なり、線状ビームの線方向に直角な方向だけの走査で被照射面全体にレーザビームを照射することができるため、生産性が高い。線方向に直角な方向に走査するのは、それが最も効率の良い走査方向であるからである。この高い生産性により、レーザアニールには大出力のレーザを適当な光学系で加工した線状ビームを使用することが主流になりつつある。また、この線状ビームをその短尺方向に徐々にずらしながら重ねて照射することにより、非晶質シリコン膜全面に対しレーザアニールを行い、結晶化させたり、結晶性を向上させることができる。
このように、より高い電気的特性をもつ半導体膜をより安価で作製するためには、レーザアニールの技術が必要不可欠となってきている。
しかしながら、従来のレーザー光による結晶化では均一なエネルギーが膜全体に与えられず、リッジに加えてレーザー光を照射した波状の跡も残っていた。
本発明はこのような問題点を解決するための技術であり、ＴＦＴを用いて作製するアクティブマトリクス型の液晶表示装置に代表される電気光学装置ならびに半導体装置において、半導体装置の動作特性を向上させ、各ＴＦＴ間のオフ電流値のバラツキを低減させ、かつ、低消費電力化を図ることを目的としている。
特に、本発明は、オフ電流値が低く、オフ電流値のバラツキが抑えられた画素ＴＦＴ（ｎチャネル型ＴＦＴ）を得ることを目的としている。
上記諸問題を解決すべく、各種多方面から数多くの実験、検討を重ねたところ、非晶質構造を有する半導体膜に加熱処理を行って結晶化させ、酸素を含む雰囲気下で半導体膜に第１のレーザー光の照射（エネルギー密度４００〜５００ｍＪ／ｃｍ2）を行ってさらに結晶性を高めた後、第１のレーザー光の照射で形成された酸化膜を除去し、その後に酸素を含まない、もしくは酸素が低減された雰囲気下で第２のレーザー光の照射（第１のレーザー光の照射におけるエネルギー密度より高い）を行うことで半導体膜の平坦性を向上させ、上記諸問題、特にオフ電流値およびそのバラツキを低減することができることを見い出し、本発明に至ったものである。
ただし、第１のレーザー光で非晶質構造を有する膜の結晶化を行い第２のレーザー光で平坦化を行う技術（特開２００１−６０５５１号公報）とは異なっており、本発明は結晶構造を有する半導体膜に第１のレーザー光を照射し、さらに第２のレーザー光を照射するものである。本発明において、結晶構造を有する半導体膜は、炉を用いた加熱処理で結晶化させる方法、ランプ光源からの強光を用いた加熱処理で結晶化させる方法、金属元素を微量に添加して加熱処理を行って結晶化させる方法、またはＬＰＣＶＤ法などにより成膜段階で結晶構造を有する膜を得る方法のいずれか一を用いることによって得られる。
上記第２のレーザー光の照射は、結晶性を高める第１のレーザー光の照射におけるエネルギー密度より３０ｍＪ／ｃｍ2〜６０ｍＪ／ｃｍ2高いエネルギー密度（４３０〜５６０ｍＪ／ｃｍ2）とすると、照射前と比較して平坦性が格段に向上する。例えば、照射前と比較して表面粗さ（Ｐ−Ｖ値、Ｒａ、Ｒｍｓ）が１／２以下、若しくは１／３以下にまで低減される。比較実験を行ったところ、第１のレーザー光よりも６０ｍＪ／ｃｍ2高いエネルギー密度とした第２のレーザー光を照射した半導体膜の表面が最も平坦なものとなった。
第１のレーザー光の照射を行った後、酸化膜を除去し、さらに第２のレーザー光を照射した半導体膜を用いてｎチャネル型ＴＦＴを作製し、そのオフ電流値（Ｖｄｓ＝１４Ｖ）における確率統計分布を○印でプロットして図１２中に示す。
また、比較のため、同じ図１２に第１のレーザー光の照射のみを行ったｎチャネル型ＴＦＴのオフ電流値における確率統計分布を●印でプロットして示す。図１２の縦軸はパーセントを示しており、５０％の値がオフ電流の平均値に相当する。また、横軸はオフ電流値を示しており、例えばバラツキが大きければ全プロットの占める領域、即ち横幅が大きくなる。第１のレーザー光のみを行ったｎチャネル型ＴＦＴ（●印）よりも、第２のレーザー光を行ったｎチャネル型ＴＦＴ（○印）のほうが、オフ電流値が低く（平均値においても低く）、バラツキも３ｐＡ〜２０ｐＡ（ｐ＝１０-12）と小さいことが図１２から読み取れる。
また、ニッケルまたは、パラジウム、または鉛等の金属元素を微量に添加して非晶質構造を有する半導体膜を結晶化させるのにかかる時間を短縮する技術（特開平7-183540号公報に記載）を用いれば、例えば550℃の窒素雰囲気に4時間の加熱処理で特性の良好な結晶構造を有する半導体膜が得られる。この技術は、結晶化に必要とする加熱温度を低下させる効果ばかりでなく、結晶方位の配向性を単一方向に高めることが可能である。このような結晶構造を有する半導体膜でＴＦＴを形成すると、電界効果移動度の向上のみでなく、サブスレッショルド係数（Ｓ値）が小さくなり、飛躍的に電気的特性を向上させることが可能となっている。さらにレーザーアニールを行うと加熱処理またはレーザアニールのどちらかだけで結晶化を行う場合より半導体膜としての特性が向上する場合がある。このレーザーアニールを上記第１のレーザー光の照射とし、酸化膜を除去した後、さらに上記第２のレーザー光の照射を行うことも可能である。なお、高い特性を得るためには、加熱処理条件とレーザアニール条件を最適化する必要がある。
また、ニッケルまたは、パラジウム、または鉛等の金属元素を微量に添加することによっても半導体膜表面の平坦性がさらに向上する。
結晶化を助長する金属元素を用いることによって、結晶化における核発生が制御可能となるため、核発生がランダムである他の結晶化方法に比べて得られる膜質は均一であり、理想的には、完全に金属元素を除去または許容範囲までに低減することが望ましい。しかし、このようにして得られる結晶構造を有する半導体膜には、金属元素（ここではニッケルまたは、パラジウム、または鉛等）が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、１×１０19/cm3を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各種半導体素子を形成することが可能であるが、以下に示すゲッタリング技術を用いて当該元素を除去する。
まず、結晶構造を有する半導体膜上にエッチングストッパーとなる酸化膜（バリア層）を形成し、希ガス元素を含む半導体膜（ゲッタリングサイト）を形成した後、ゲッタリングサイトに金属元素をゲッタリングさせ、前記希ガス元素を含む半導体膜を除去する。なお、希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であり、これらのイオンを半導体膜中に含有させることにより、ダングリングボンドや格子歪みを形成してゲッタリングサイトを形成することができる。本明細書中、バリア層とは、ゲッタリング工程において金属元素が通過可能な膜質または膜厚を有し、且つ、ゲッタリングサイトとなる層の除去工程においてエッチングストッパーとなる層を指している。
このゲッタリング技術を適用する際においても、酸化膜を形成する前に第２のレーザー光を照射して平坦性を向上させることでゲッタリングの効果を増大することができる。即ち、ゲッタリングを行う前に第２のレーザー光を照射して平坦化を行い、金属元素が偏析しやすいリッジを低減することは、極めて有用である。本発明の構成の一つは、半導体膜の平坦化処理を行った後、ゲッタリングを行う工程を有する半導体装置の作製方法である。
また、金属元素を添加して結晶化させた後、第２のレーザー光を照射することによっても平坦性が向上する。平坦性が向上することによってゲート絶縁膜の薄膜化が可能となる。
第１のレーザー光の照射後と、第２のレーザー光照射後の半導体膜における表面粗さ（Ｐ−Ｖ値、Ｒａ、Ｒｍｓ、Ｒｚ、Δａ）をＡＦＭでそれぞれ測定した実験結果を図２０および表１に示す。
Figure 0004850858
また、図２０は、ニッケルを添加して加熱処理を行った後、大気下で第１のレーザー光（エネルギー密度：４５２．５ｍＪ／ｃｍ2）の照射を行い、窒素雰囲気下で第２のレーザー光（エネルギー密度：５０１ｍＪ／ｃｍ2）を照射したサンプルをＡＦＭで観察した図である。
また、比較のため、金属元素を添加せずに結晶化させた後、同様に第１のレーザー光の照射後と、第２のレーザー光照射後の半導体膜における表面粗さ（Ｐ−Ｖ値、Ｒａ、Ｒｍｓ、Ｒｚ、Δａ）をＡＦＭでそれぞれ測定した実験結果を図２１及び表２に示す。
Figure 0004850858
また、図２１は、大気下で第１のレーザー光（エネルギー密度：４５２．５ｍＪ／ｃｍ2）の照射を行って結晶化を行い、窒素雰囲気下で第２のレーザー光（エネルギー密度：５２１ｍＪ／ｃｍ2）を照射したサンプルをＡＦＭで観察した図である。
表１、表２より、金属元素を添加して結晶化したほうが、レーザー光照射後における平坦性に優れていることが読み取れる。特に、第２のレーザー光照射後、Ｐ−Ｖ値においては２０．２３ｎｍ、Ｒａにおいては１．２９ｎｍ、Ｒｍｓにおいては１．７３ｎｍ、Ｒｚにおいては１８ｎｍ、Δａにおいては０．５０４°と非常に平坦になっている。なお、測定領域は、４μｍ×４μｍと５０μｍ×５０μｍでそれぞれ行った。
特開２００１−６０５５１号公報には、非晶質半導体膜に照射する第１のレーザー光で結晶化を行い、第２のレーザー光による照射で半導体膜を平坦化させることの記載はあるが、上記金属元素の添加による平坦性の向上に関する記載やゲッタリング能力の向上に関する記載はなく、全く新規なものである。
また、図２０、図２１より、半導体膜表面の状態もそれぞれ異なっている。
また、上記本発明の構成（ゲッタリングの前に平坦化処理を行う工程）においては、特に限定されず、第２のレーザー光による平坦化手段以外の他の平坦化手段（エッチャント液、反応ガスを用いたエッチング（代表的にはドライエッチング）、還元雰囲気（代表的には水素）での高温（９００〜１２００℃）の熱処理、化学的及び機械的に研磨する処理（代表的にはＣＭＰ）等）により平坦化した後、ゲッタリングを行うことでゲッタリングの効果を増大することができる。また、第２のレーザー光による平坦化に加えて、さらに他の上記平坦化手段を組み合わせて行ってもよい。
或いは、ゲッタリング技術を適用し、エッチングストッパーとした酸化膜を除去した後、第２のレーザー光を照射して平坦性を向上させてもよい。また、希ガス元素を含む半導体膜を形成する際に結晶構造を有する半導体膜に希ガス元素を添加してしまった場合、第２のレーザー光の照射で膜中の希ガス元素を低減、または除去することができる。
本明細書で開示する発明の構成１は、絶縁表面上に非晶質構造を有する半導体膜を形成する第１工程と、 前記第１の半導体膜を加熱処理した後、第１のレーザー光を照射して結晶化を行い、結晶構造を有する半導体膜及び該膜上に酸化膜とを形成する第２工程と、 前記酸化膜を除去する第３工程と、 不活性気体雰囲気または真空中で第２のレーザー光を照射して前記半導体膜の表面を平坦化する第４工程とを有することを特徴とする半導体装置の作製方法である。
上記構成１において、前記第４工程における第２のレーザー光のエネルギー密度は、前記第２工程における第１のレーザー光のエネルギー密度より高いことを特徴としている。上記第２のレーザー光の照射は、第１のレーザー光の照射におけるエネルギー密度より３０ｍＪ／ｃｍ2〜６０ｍＪ／ｃｍ2高いエネルギー密度とすると、照射前と比較して平坦性が格段に向上する。
また、上記構成１において、エネルギー密度の高い第２のレーザー光を不活性気体雰囲気または真空中で照射すると、半導体膜の表面に微小な穴が形成されやすいことを発明者らは見出した。この微小な穴によって、ＴＦＴの電気特性（Ｓ値、Ｖｔｈ）などのバラツキを招く恐れがある。そこで、本発明は、第２のレーザー光のショット数を第１のレーザー光のショット数（１０〜１５）より少なくすることによって、照射時に発生しやすい微小な穴を低減し、且つ、ショット数を同じにした場合と同等の平坦性が得られることを見出した。また、ショット数を少なくすることによってレーザー処理時間を短縮することができる。また、第１のレーザー光のショット数を１２．６とし、第２のレーザー光のショット数を１２．６、８．４、６．３、５．０４、４．２と変化させて表面状態を観察したところ、第１のレーザー光のショット数の半数より少ない場合にはレーザー光の縞が確認できることから、第２のレーザー光のショット数は、第１のレーザー光のショット数の半数より多くすることが好ましい。
なお、本明細書中、レーザー光のショット数とは、ある点（領域）に照射されるレーザー光の照射回数を指し、ビーム幅、スキャン速度、周波数、またはオーバーラップ率などで決定される。また、線状のビームをあるスキャン方向に移動させているパルスとパルスの間、即ち、一つのショットと次のショットの間にオーバーラップする部分があり、その重なる比率がオーバーラップ率である。なお、オーバーラップ率が１００％に近ければ近いほどショット数は多く、離れれば離れるほどショット数は少なくなり、スキャン速度が速ければ速いほどショット数は少なくなる。
以下の実験を行った。
ガラス基板上に膜厚１５０ｎｍの下地絶縁膜（膜厚５０ｎｍの第１酸化窒化シリコン膜と膜厚１００ｎｍの第２酸化窒化シリコン膜）を形成し、下地絶縁膜上に５４ｎｍの非晶質シリコン膜をプラズマＣＶＤ法にて形成した。次いで、オゾン水で非晶質シリコン膜表面に酸化膜を形成した後、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。次いで、熱処理（５００℃の熱処理１時間と、５５０℃の熱処理４時間）を行い、結晶化を行った。
次いで、表面を洗浄して自然酸化膜等を除去した後、結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、レーザー光（第１のレーザー光：エネルギー密度４９３ｍＪ／ｃｍ2、ショット数１１．７、オーバーラップ率９２％、ビーム幅３９０μｍ、ビーム長１２ｃｍ、スキャン速度１ｍｍ／sec、周波数３０Hz）を大気下で照射した。この後、ゲッタリングを行い、ＴＦＴを作製したものをリファレンス（Ｒeｆ）とする。
また、上記第１のレーザー光を照射した後、フッ酸を含むエッチャントで酸化膜（レーザー光による酸化膜）を除去し、窒素雰囲気下で第２のレーザー光（エネルギー密度５１２ｍＪ／ｃｍ2、ショット数１１．７、オーバーラップ率９２％、ビーム幅３９０μｍ、ビーム長１２ｃｍ、スキャン速度１ｍｍ／sec、周波数３０Hz）を照射して表面の凹凸を平坦化した。この後、ゲッタリングを行い、ＴＦＴを作製したものをサンプルＷＬＣとする。
また、上記第１のレーザー光（ショット数１１．７）を照射した後、フッ酸を含むエッチャントで酸化膜（レーザー光による酸化膜）を除去し、窒素雰囲気下で第２のレーザー光（エネルギー密度５１２ｍＪ／ｃｍ2、ショット数５．８５、オーバーラップ率８２．９％、ビーム幅３９０μｍ、ビーム長１２ｃｍ、スキャン速度２ｍｍ／sec、周波数３０Hz）を照射して表面の凹凸を平坦化した。この後、ゲッタリングを行い、ＴＦＴを作製したものをサンプル１１．７／５．９ＷＬＣとする。
上記３つの条件により得られたＴＦＴ（Ｌ／Ｗ＝１０μｍ／８μｍ）のＳ値（サブスレッシュルド係数）、Shift−１（Ｉ―Ｖカーブの立ち上がりの電圧値）
、Ｖｔｈ（Ｉ−Ｖ特性グラフにおける立ち上がり点での電圧値）をそれぞれ１００点測定し、それらの標準偏差を求めたグラフを図２４、図２５に示す。図２４はｎチャネル型ＴＦＴ、図２５はｐチャネル型ＴＦＴである。
図２４、図２５から、ショット数の同じレーザーを２回照射したサンプルＷＬＣは、リファレンスに比べてＳ値、Shift−１、Ｖｔｈのバラツキが大きいことが読み取れる。一方、２回目のレーザー光のショット数を半分にしたサンプル１１．７／５．９ＷＬＣは、サンプルＷＬＣよりもバラツキを低減できることが確認できた。
さらに、上記３つの条件により得られたｎチャネル型ＴＦＴのゲート電圧を４０Ｖとした場合のゲートリーク電流（オフ電流とも呼べる）を測定した。また、ＴＦＴサイズは、Ｌ／Ｗ＝１０μｍ／８μｍと、Ｌ／Ｗ＝１０μｍ／２００μｍの２つを測定した。これらの結果を図２６に示す。２回目のレーザー光のショット数を半分にしても、ショット数の同じレーザーを２回照射したサンプルＷＬＣと同程度にゲートリーク電流を低減することができることが確認できる。
他の発明の構成２は、 絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、 前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、 前記第１の半導体膜を加熱処理した後、第１のレーザー光を照射して結晶構造を有する第１の半導体膜及び該膜上に酸化膜を形成する第３工程と、 前記結晶構造を有する半導体膜の表面をオゾンを含む溶液で酸化する第４工程と、 前記酸化膜上に希ガス元素を含む第２の半導体膜を形成する第５工程と、 前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第６工程と、 前記第２の半導体膜を除去する第７工程と、 前記酸化膜を除去する第８工程と、 不活性気体雰囲気または真空中で第２のレーザー光を照射して前記第１の半導体膜の表面を平坦化する第９工程とを有することを特徴とする半導体装置の作製方法である。
上記構成２のように、シリコンの結晶化を助長する金属元素を用いて結晶化に要する時間の短縮、或いは結晶化に要する加熱温度の低減を図り、ゲッタリングを行った後に第２のレーザー光を照射して平坦化を行い、膜中の希ガス元素を低減することは、極めて有用である。
上記構成２において、前記第６工程は、炉を用いて行われる熱処理、或いは前記半導体膜に強光を照射する処理、或いは、熱処理を行い、且つ、前記半導体膜に強光を照射する処理であることを特徴としている。
なお、上記強光は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光であることを特徴としている。
また、上記構成２において、前記第９工程における第２のレーザー光のエネルギー密度は、前記第３工程における第１のレーザー光のエネルギー密度より高いことを特徴としている。
また、上記構成２において、前記第９工程における第２のレーザー光のショット数は、前記第２工程における第１のレーザー光のショット数より少なく、且つ、該第１のレーザー光のショット数の半数より多いことを特徴としている。
他の発明の構成３は、 絶縁表面上に非晶質構造を有する第１の半導体膜を形成する第１工程と、 前記非晶質構造を有する第１の半導体膜に金属元素を添加する第２工程と、 前記第１の半導体膜を加熱処理した後、第１のレーザー光を照射して結晶化を行い、結晶構造を有する第１の半導体膜及び該膜上に酸化膜とを形成する第３工程と、 前記酸化膜を除去する第４工程と、 不活性気体雰囲気または真空中で第２のレーザー光を照射して前記第１の半導体膜の表面を平坦化する第５工程と、 前記結晶構造を有する第１の半導体膜の表面にバリア層を形成する第６の工程と、 前記バリア層上に希ガス元素を含む第２の半導体膜を形成する第７工程と、 前記第２の半導体膜に前記金属元素をゲッタリングして結晶構造を有する第１の半導体膜中の前記金属元素を除去または低減する第８工程と、 前記第２の半導体膜を除去する第９工程とを有することを特徴とする半導体装置の作製方法である。
また、上記構成３のように、シリコンの結晶化を助長する金属元素を用いて結晶化に要する時間の短縮、或いは結晶化に要する加熱温度の低減を図り、ゲッタリングを行う前に第２のレーザー光を照射して平坦化を行い、金属元素が偏析しやすいリッジを低減することは、極めて有用である。
また、上記構成３において、前記バリア層を形成する第６の工程は、オゾンを含む溶液で前記結晶構造を有する半導体膜の表面を酸化する工程、或いは、紫外線の照射で前記結晶構造を有する半導体膜の表面を酸化する工程、或いは、レーザー光の照射により前記結晶構造を有する半導体膜の表面を酸化した後、さらにオゾンを含む溶液で前記結晶構造を有する半導体膜の表面を酸化する工程、或いはこれらを組み合わせた工程であることを特徴としている。
また、上記構成３において、前記第８工程は、炉を用いて行われる熱処理、或いは前記半導体膜に強光を照射する処理、或いは、熱処理を行い、且つ、前記半導体膜に強光を照射する処理であることを特徴としている。
また、上記構成３において、前記第４工程は、前記第３工程で形成される酸化膜を除去した後、前記第３工程における第１のレーザー光のショット数より少なく、且つ、該第１のレーザー光のショット数の半数より多い第２のレーザー光を照射することを特徴としている。
なお、上記強光は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光であることを特徴としている。
また、上記構成１乃至３のいずれか一において、前記不活性気体雰囲気は、窒素雰囲気であることを特徴としている。
また、上記構成２または上記構成３において、第３工程における加熱処理は、熱処理または強光の照射であることを特徴としている。
また、上記構成２または上記構成３において、前記第２の半導体膜は、希ガス元素を含む雰囲気中で半導体をターゲットとするスパッタ法により形成することを特徴としている。また、第２の半導体膜は、プラズマＣＶＤ法または減圧熱ＣＶＤ法で半導体膜を形成する工程と、該半導体膜に希ガス元素を添加する工程とによって形成してもよい。また、プラズマＣＶＤ法または減圧熱ＣＶＤ法で希ガス元素を含む第２の半導体膜を成膜してもよい。
また、上記構成２または上記構成３において、前記第２の半導体膜は、希ガス元素を含む雰囲気中でリンまたはボロンを含む半導体をターゲットとするスパッタ法により形成してもよい。
また、上記構成２または上記構成３において、前記金属元素はＦｅ、Ｎｉ、Ｃｏ、Ｒｕ、Ｒｈ、Ｐｄ、Ｏｓ、Ｉｒ、Ｐｔ、Ｃｕ、Ａｕから選ばれた一種または複数種であることを特徴としている。中でもシリコンの結晶化を助長する上で、Ｎｉが最適である。
また、上記構成２または上記構成３において、前記希ガス元素はＨｅ、Ｎｅ、Ａｒ、Ｋｒ、Ｘｅから選ばれた一種または複数種であることを特徴としている。
中でも安価なガスであるＡｒが最適である。
また、上記構成１乃至３のいずれか一において、前記不活性気体雰囲気または真空中での第２のレーザー光を選択的に照射してもよい。例えば、画素部と駆動回路とを同一基板上に形成する場合、オフ電流の低減およびそのバラツキが重要視される画素部のみに前記不活性気体雰囲気または真空中での第２のレーザー光を選択的に照射して平坦化してもよい。
また、上記第１のレーザー光及び上記第２のレーザー光としては、エキシマレーザー等の気体レーザーや、ＹＶＯ4レーザーやＹＡＧレーザーなどの固体レーザーや、半導体レーザーを用いればよい。また、レーザー発振の形態は、連続発振、パルス発振のいずれでもよく、レーザービームの形状も線状、矩形状、円状、楕円状のいずれでもよい。また、使用する波長は、基本波、第２高調波、第３高調波のいずれでもよく、適宜選択すればよい。また、走査方法は、縦方向、横方向、斜め方向のいずれでもよく、さらに往復させてもよい。
また、上記第２のレーザー光を照射することによって、下地膜や基板の凹凸と無関係に平坦化することができる。従って、半導体膜の形成前に基板上に微小なゴミなどが付着してしまっても、第２のレーザー光を照射することによって半導体膜表面を平坦なものとすることができる。
本発明により、半導体膜の平坦性を格段に向上させることで、結晶化を助長するために添加した金属元素を効率よく除去することができ、該半導体膜を活性層とするＴＦＴにおいて電気特性の向上、及び、個々の素子間でのバラツキを低減することができる。特に、液晶表示装置においては、ＴＦＴ特性のバラツキに起因する表示むらを低減できる。また、ＯＬＥＤを有する半導体装置においては、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置されるＯＬＥＤに電流を供給するＴＦＴ）のオン電流（Ｉon）のバラツキを低減することができ、輝度のバラツキを低減できる。
加えて、本発明により半導体膜の平坦性を格段に向上させ、ＴＦＴのオフ電流値を低減することができるとともに、そのオフ電流値のバラツキも抑制することができる。従って、そのようなＴＦＴを用いた半導体装置の動作特性を向上させ、かつ、低消費電力化を実現することができる。
また、第２のレーザー光のショット数を第１のレーザー光のショット数よりも少なくすることにより、２回のレーザー照射することに起因するＴＦＴの特性、例えばＳ値、Ｖｔｈなどのバラツキを低減することができる。
本発明の実施形態について、以下に説明する。
本発明は、絶縁表面上に非晶質構造を有する半導体膜を形成するプロセスと、該半導体膜に結晶化を助長する金属元素を添加するプロセスと、加熱処理を行い結晶構造を有する半導体膜を形成するプロセスと、該半導体膜の結晶性を高める第１のレーザー光を大気または酸素雰囲気で照射して酸化膜を形成するプロセスと、該酸化膜を除去するプロセスと、第１のレーザー光より高いエネルギー密度、例えば３０ｍＪ／ｃｍ2〜６０ｍＪ／ｃｍ2の分だけ高いエネルギー密度を有する第２のレーザー光を不活性気体雰囲気または真空で照射して半導体膜表面を平坦化するプロセスと、ゲッタリングして結晶構造を有する半導体膜中の金属元素を除去または低減するプロセスとを有している。なお第２のレーザー光を照射して半導体表面を平坦化するプロセスは、ゲッタリングを行った後であってもよいし、結晶構造を有する半導体膜を所望の形状にパターニングした後に行ってもよい。
以下に本発明を用いた代表的なＴＦＴの作製手順を簡略に図１〜図３を用いて示す。
（実施の形態１）
図１（Ａ）中、１００は、絶縁表面を有する基板、１０１はブロッキング層となる絶縁膜、１０２は非晶質構造を有する半導体膜である。
図１（Ａ）において、基板１００はガラス基板、石英基板、セラミック基板などを用いることができる。また、シリコン基板、金属基板またはステンレス基板の表面に絶縁膜を形成したものを用いても良い。また、本工程の処理温度に耐えうる耐熱性を有するプラスチック基板を用いてもよい。
まず、図１（Ａ）に示すように基板１００上に酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜から成る下地絶縁膜１０１を形成する。代表的な一例は下地絶縁膜１０１として２層構造から成り、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜を５０〜１００ｎｍ、ＳｉＨ4、及びＮ2Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜を１００〜１５０ｎｍの厚さに積層形成する構造が採用される。また、下地絶縁膜１０１の一層として膜厚１０ｎｍ以下の窒化シリコン膜（ＳｉＮ膜）、或いは第２酸化窒化シリコン膜（ＳｉＮxＯy膜（Ｘ≫Ｙ））を用いることが好ましい。ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、半導体膜と接する下地絶縁膜を窒化シリコン膜とすることは極めて有効である。また、第１酸化窒化シリコン膜、第２酸化窒化シリコン膜、窒化シリコン膜とを順次積層した３層構造を用いてもよい。
次いで、下地絶縁膜上に非晶質構造を有する第１の半導体膜１０２を形成する。第１の半導体膜１０２は、シリコンを主成分とする半導体材料を用いる。代表的には、非晶質シリコン膜又は非晶質シリコンゲルマニウム膜などが適用され、プラズマＣＶＤ法や減圧ＣＶＤ法、或いはスパッタ法で１０〜１００nmの厚さに形成する。後の結晶化で良質な結晶構造を有する半導体膜を得るためには、非晶質構造を有する第１の半導体膜１０２の膜中に含まれる酸素、窒素などの不純物濃度を５×１０18/cm3（二次イオン質量分析法（ＳＩＭＳ）にて測定した原子濃度）以下に低減させておくと良い。これらの不純物は後の結晶化を妨害する要因となり、また、結晶化後においても捕獲中心や再結合中心の密度を増加させる要因となる。そのために、高純度の材料ガスを用いることはもとより、反応室内の鏡面処理（電界研磨処理）やオイルフリーの真空排気系を備えた超高真空対応のＣＶＤ装置を用いることが望ましい。
次いで、非晶質構造を有する第１の半導体膜１０２を結晶化させる技術としてここでは特開平8-78329号公報記載の技術を用いて結晶化させる。同公報記載の技術は、非晶質シリコン膜（アモルファスシリコン膜とも呼ばれる）に対して結晶化を助長する金属元素を選択的に添加し、加熱処理を行うことで添加領域を起点として広がる結晶構造を有する半導体膜を形成するものである。まず、非晶質構造を有する第１の半導体膜１０２の表面に、結晶化を促進する触媒作用のある金属元素（ここでは、ニッケル）を重量換算で１〜１００ppm含む酢酸ニッケル塩溶液をスピナーで塗布してニッケル含有層１０３を形成する。（図１（Ｂ））
塗布によるニッケル含有層１０３の形成方法以外の他の手段として、スパッタ法、蒸着法、またはプラズマ処理により極薄い膜を形成する手段を用いてもよい。
また、ここでは、全面に塗布する例を示したが、マスクを形成して選択的にニッケル含有層を形成してもよい。
次いで、加熱処理を行い、結晶化を行う。この場合、結晶化は半導体の結晶化を助長する金属元素が接した半導体膜の部分でシリサイドが形成され、それを核として結晶化が進行する。こうして、図１（Ｃ）に示す結晶構造を有する第１の半導体膜１０４ａが形成される。なお、結晶化後での第１の半導体膜１０４ａに含まれる酸素濃度は、５×１０18／ｃｍ3以下とすることが望ましい。ここでは、脱水素化のための熱処理（４５０℃、１時間）の後、結晶化のための熱処理（５５０℃〜６５０℃で４〜２４時間）を行う。また、強光の照射により結晶化を行う場合は、赤外光、可視光、または紫外光のいずれか一またはそれらの組み合わせを用いることが可能であるが、代表的には、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、または高圧水銀ランプから射出された光を用いる。ランプ光源は、１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１回〜１０回繰り返し、半導体膜が瞬間的に６００〜１０００℃程度にまで加熱すればよい。なお、必要であれば、強光を照射する前に非晶質構造を有する第１の半導体膜１０２に含有する水素を放出させる熱処理を行ってもよい。また、熱処理と強光の照射とを同時に行って結晶化を行ってもよい。生産性を考慮すると、結晶化は強光の照射により結晶化を行うことが望ましい。
このようにして得られる第１の半導体膜１０４ａには、金属元素（ここではニッケル）が残存している。それは膜中において一様に分布していないにしろ、平均的な濃度とすれば、１×１０19/cm3を越える濃度で残存している。勿論、このような状態でもＴＦＴをはじめ各種半導体素子を形成することが可能であるが、以降に示す方法で当該元素を除去する。
次いで、結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、結晶構造を有する第１の半導体膜１０４ａに対してレーザー光（第１のレーザー光）を大気または酸素雰囲気で照射する。レーザー光（第１のレーザー光）を照射した場合、表面に凹凸が形成されるとともに薄い酸化膜１０５ａが形成される。（図１（Ｄ））このレーザー光（第１のレーザー光）にはパルス発振型または連続発振型である波長４００nm以下のエキシマレーザーやＹＡＧレーザーやＹＶＯ4レーザー、ＹＬＦレーザ、ＹＡｌＯ3レーザ、ガラスレーザ、ルビーレーザ、アレキサンドライドレーザ、Ｔｉ：サファイアレーザなどを用いることができる。また、エキシマレーザー光に代えて紫外光ランプから発する光を用いてもよい。
これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状に集光し半導体膜に照射する方法を用いると良い。結晶化の条件は実施者が適宣選択するものであるが、パルス発振型のエキシマレーザーを用いる場合はパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、パルス発振型のＹＡＧレーザーやＹＶＯ4レーザーを用いる場合にはその第２高調波または第３高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行えばよい。
また、ＹＶＯ4レーザで代表される連続発振型のレーザーを用いる場合、出力１０Ｗの連続発振のＹＶＯ4レーザから射出されたレーザ光を非線形光学素子により高調波（第２高調波〜第４高調波）に変換する。また、共振器の中にＹＶＯ4結晶と非線形光学素子を入れて、高調波を射出する方法もある。そして、好ましくは光学系により照射面にて矩形状または楕円形状のレーザ光に成形して、被処理体に照射する。このときのエネルギー密度は０．０１〜１００ＭＷ／ｃｍ2程度（好ましくは０．１〜１０ＭＷ／ｃｍ2）が必要である。そして、０．５〜２０００ｃｍ／ｓ程度の速度でレーザ光に対して相対的に半導体膜を移動させて照射すればよい。
さらに、オゾン含有水溶液（代表的にはオゾン水）で酸化膜（ケミカルオキサイドと呼ばれる）を形成して合計１〜１０ｎｍの酸化膜からなるバリア層１０５ｂを形成し、このバリア層１０５ｂ上に希ガス元素を含む第２の半導体膜１０６を形成する。（図１（Ｅ））なお、ここでは、結晶構造を有する第１の半導体膜１０４ａに対してレーザー光を照射した場合に形成される酸化膜１０５ａもバリア層の一部と見なしている。このバリア層１０５ｂは、後の工程で第２の半導体膜１０６のみを選択的に除去する際にエッチングストッパーとして機能する。また、オゾン含有水溶液に代えて、硫酸、塩酸、硝酸などと過酸化水素水を混合させた水溶液で処理しても同様にケミカルオキサイドを形成することができる。また、他のバリア層１０５ｂの形成方法としては、酸素雰囲気下の紫外線の照射でオゾンを発生させて前記結晶構造を有する半導体膜の表面を酸化して形成してもよい。また、他のバリア層１０５ｂの形成方法としては、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層としても良い。
バリア層の形成にプラズマＣＶＤ法やスパッタ法や蒸着法などを用いる場合には、前記結晶構造を有する半導体膜の表面を洗浄し、自然酸化膜やレーザー光の照射により形成された酸化膜などを除去した後で形成することが望ましい。
また、バリア層の形成にプラズマＣＶＤ法を用いる場合、原料ガスとしてシラン系ガス（モノシラン、ジシラン、トリシラン等）と窒素酸化物系ガス（ＮＯｘで表記されるガス）を用いる。例えば、原料ガスとしてモノシラン（ＳｉＨ4）
と亜酸化窒素（Ｎ2Ｏ）、或いは、ＴＥＯＳガスとＮ2Ｏ、或いはＴＥＯＳガスとＮ2ＯとＯ2を用い、１０ｎｍ以下、好ましくは５ｎｍ以下の酸化窒化シリコン膜を形成する。この酸化窒化シリコン膜は、オゾン含有水溶液（代表的にはオゾン水）で得られる酸化膜（ケミカルオキサイドと呼ばれる）や、酸素雰囲気下の紫外線の照射でオゾンを発生させて結晶構造を有する半導体膜の表面を酸化して得られる酸化膜と比較して、結晶構造を有する第１の半導体膜との密着性が高く、後の工程（第２の半導体膜の形成）でピーリングが発生しない。さらに密着性を高くするために、バリア層の形成前にアルゴンプラズマ処理を行ってもよい。また、ゲッタリングさせる工程においても、上記膜厚範囲の酸化窒化シリコン膜であれば、金属元素がバリア層を通過してゲッタリングサイトに移動させることができる。
また、他のバリア層１０５の形成方法としては、クリーンオーブンを用い、２００〜３５０℃程度に加熱して薄い酸化膜を形成しても良い。なお、バリア層１０５ｂは、上記方法のいずれか一の方法、またはそれらの方法を組み合わせて形成されたものであれば特に限定されないが、後のゲッタリングで第１の半導体膜中のニッケルが第２の半導体膜に移動可能な膜質または膜厚とすることが必要である。
ここでは、希ガス元素を含む第２の半導体膜１０６をスパッタ法にて形成し、ゲッタリングサイトを形成する。（図１（Ｅ））なお、第１の半導体膜には希ガス元素が添加されないようにスパッタ条件を適宜調節することが望ましい。希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。中でも安価なガスであるアルゴン（Ａｒ）が好ましい。ここでは希ガス元素を含む雰囲気でシリコンからなるターゲットを用い、第２の半導体膜を形成する。膜中に不活性気体である希ガス元素イオンを含有させる意味は二つある。一つはダングリングボンドを形成し半導体膜に歪みを与えることであり、他の一つは半導体膜の格子間に歪みを与えることである。半導体膜の格子間に歪みを与えるにはアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大きな元素を用いた時に顕著に得られる。また、膜中に希ガス元素を含有させることにより、格子歪だけでなく、不対結合手も形成させてゲッタリング作用に寄与する。
また、一導電型の不純物元素であるリンを含むターゲットを用いて第２の半導体膜を形成した場合、希ガス元素によるゲッタリングに加え、リンのクーロン力を利用してゲッタリングを行うことができる。
また、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、第２の半導体膜１０６に含まれる酸素濃度は、第１の半導体膜に含まれる酸素濃度より高い濃度、例えば５×１０18／ｃｍ3以上とすることが望ましい。
次いで、加熱処理を行い、第１の半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。（図１（Ｆ））ゲッタリングを行う加熱処理としては、強光を照射する処理または熱処理を行えばよい。このゲッタリングにより、図１（Ｆ）中の矢印の方向（即ち、基板側から第２の半導体膜表面に向かう方向）に金属元素が移動し、バリア層１０５ｂで覆われた第１の半導体膜１０４ａに含まれる金属元素の除去、または金属元素の濃度の低減が行われる。金属元素がゲッタリングの際に移動する距離は、少なくとも第１の半導体膜の厚さ程度の距離であればよく、比較的短時間でゲッタリングを完遂することができる。ここでは、ニッケルが第１の半導体膜１０４ａに偏析しないよう全て第２の半導体膜１０６に移動させ、第１の半導体膜１０４ａに含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が１×１０18／ｃｍ3以下、望ましくは１×１０17／ｃｍ3以下になるように十分ゲッタリングする。
また、このゲッタリングの加熱処理の条件によっては、ゲッタリングと同時に第１の半導体膜の結晶化率を高め、結晶粒内に残される欠陥を補修する、即ち結晶性の改善を行うことができる。
本明細書において、ゲッタリングとは、被ゲッタリング領域（ここでは第１の半導体膜）にある金属元素が熱エネルギーにより放出され、拡散によりゲッタリングサイトに移動することを指している。従って、ゲッタリングは処理温度に依存し、より高温であるほど短時間でゲッタリングが進むことになる。
また、このゲッタリングの加熱処理として強光を照射する処理を用いる場合は、加熱用のランプ光源を１〜６０秒、好ましくは３０〜６０秒点灯させ、それを１〜１０回、好ましくは２〜６回繰り返す。ランプ光源の発光強度は任意なものとするが、瞬間的には６００〜１０００℃、好ましくは７００〜７５０℃程度に半導体膜が加熱されるようにする。
また、熱処理で行う場合は、窒素雰囲気中で４５０〜８００℃、１〜２４時間、例えば５５０℃にて１４時間の熱処理を行えばよい。また、熱処理に加えて強光を照射してもよい。
次いで、バリア層１０５ｂをエッチングストッパーとして、１０６で示した第２の半導体膜のみを選択的に除去した後、酸化膜からなるバリア層１０５ｂを除去する。第２の半導体膜のみを選択的にエッチングする方法としては、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで行うことができる。また、第２の半導体膜を除去した後、バリア層の表面をＴＸＲＦでニッケル濃度を測定したところ、ニッケルが高濃度で検出されるため、バリア層は除去することが望ましく、フッ酸を含むエッチャントにより除去すれば良い。
次いで、結晶構造を有する第１の半導体膜に対してレーザー光（第２のレーザー光）を窒素雰囲気または真空で照射する。レーザー光（第２のレーザー光）を照射した場合、第１のレーザー光の照射により形成された凹凸の高低差（Ｐ―Ｖ値:Peak to Valley、高さの最大値と最小値の差分）が低減、即ち、平坦化される。（図１（Ｇ））ここで、凹凸のＰ―Ｖ値は、ＡＦＭ（原子間力顕微鏡）により観察すればよい。ＡＦＭは、表面粗さを示す他の指標として、中心線平均粗さ（Ｒａ）や２乗平均平方根粗さ（Ｒｍｓ）や十点平均面粗さ（Ｒｚ）や平均傾斜角（Δａ）も測定することが可能である。具体的には、第１のレーザー光の照射により形成された凹凸のＰ―Ｖ値が８０ｎｍ〜１００ｎｍ程度であった表面は、第２のレーザー光の照射により表面における凸凹のＰ―Ｖ値を４０ｎｍ以下、好ましくは３０ｎｍ以下とすることができる。また、表面におけるＲａが１０ｎｍ前後であった表面は、第２のレーザー光の照射により表面におけるＲａを２ｎｍ以下とすることができる。また、表面におけるＲｍｓが１０ｎｍ前後であった表面は、第２のレーザー光の照射により表面におけるＲｍｓを２ｎｍ以下とすることができる。また、表面におけるＲｚが７０ｎｍ前後であった表面は、第２のレーザー光の照射により表面におけるＲｚを２０ｎｍ以下とすることができる。また、表面におけるΔａが２°前後であった表面は、第２のレーザー光の照射により表面におけるΔａを１°以下とすることができる。
なお、上記数値（Ｐ―Ｖ値、Ｒａ、Ｒｍｓ、Ｒｚ、Δａ）は、４μｍ×４μｍ、もしくは５０μｍ×５０μｍの面積を有するエリア範囲で測定した場合の値である。
このレーザー光（第２のレーザー光）には波長４００nm以下のエキシマレーザー光や、ＹＡＧレーザーの第２高調波、第３高調波を用いる。また、エキシマレーザー光に代えて紫外光ランプから発する光を用いてもよい。
本発明者らは、以下に示す実験を行った。
（実験）
まず、ガラス基板上に下地絶縁膜（酸化窒化シリコン膜、膜厚１５０ｎｍ）を形成し、その上にプラズマＣＶＤ法により膜厚５４ｎｍの非晶質シリコン膜を形成した試料を用意した。次いで、ニッケルを重量換算で１０ｐｐｍ含む溶液を塗布した後、５００℃、１時間の熱処理を行った後、さらに５５０℃、４時間の熱処理を行って結晶化させて結晶構造を有するシリコン膜を形成した。次いで、希フッ酸で半導体膜の表面を洗浄した後、大気または酸素雰囲気で第１のレーザー光（エキシマレーザ）を照射する。ここでの第１のレーザー光におけるエネルギー密度は４７６ｍＪ／ｃｍ2とした。次いで、第１のレーザー光照射の際に形成された酸化膜を希フッ酸で除去した後、第２のレーザー光のエネルギー密度（４７６、５０７、５３７、５６７ｍＪ／ｃｍ2）の条件を振って窒素雰囲気でそれぞれ照射してＰ―Ｖ値を測定して比較を行った。
図１３に実験結果を示す。
図１３より、第２のレーザー光のエネルギー密度は、第１のレーザー光のエネルギー密度より大きくし、好ましくは３０〜６０ｍＪ／ｃｍ2大きくする。ただし、第２のレーザー光のエネルギー密度が第１のレーザー光のエネルギー密度よりも９０ｍＪ／ｃｍ2以上大きいエネルギー密度だと、表面の粗さが増大し、さらに結晶性の低下、或いは微結晶化してしまい、特性が悪化する傾向が見られた。
なお、第２のレーザー光の照射は、第１のレーザー光のエネルギー密度よりも高いが、照射前後で結晶性はほとんど変化しない。また、粒径などの結晶状態もほとんど変化しない。即ち、この第２のレーザー光の照射では平坦化のみが行われていると思われる。
結晶構造を有する半導体膜が第２のレーザー光の照射により平坦化されたメリットは非常に大きい。具体的には、平坦性が向上したことによって、後に形成されるゲート絶縁膜を薄くすることが可能となり、ＴＦＴのオン電流値を向上させることができる。また、平坦性が向上したことによって、ＴＦＴを作製した場合、オフ電流を低減することができる。
また、第２のレーザー光を照射することによって、ゲッタリングサイトを形成する際に第１の半導体膜にも添加されてしまった場合、結晶構造を有する半導体膜中の希ガス元素を除去または低減する効果も得られる。
次いで、平坦化された第１の半導体膜１０４ｂを公知のパターニング技術を用いて所望の形状の半導体層１０７を形成する。（図２（Ａ））また、レジストからなるマスクを形成する前に、オゾン水で表面に薄い酸化膜を形成することが望ましい。
次いで、半導体層の表面をフッ酸を含むエッチャントで洗浄した後、ゲート絶縁膜１０８となる珪素を主成分とする絶縁膜を形成する。この表面洗浄とゲート絶縁膜の形成は、大気にふれさせずに連続的に行うことが望ましい。
次いで、ゲート絶縁膜１０８の表面を洗浄した後、ゲート電極１０９を形成する。次いで、半導体にｎ型を付与する不純物元素（Ｐ、Ａｓ等）、ここではリンを適宜添加して、ソース領域１１０及びドレイン領域１１１を形成する。添加した後、不純物元素を活性化するために加熱処理、強光の照射、またはレーザー光の照射を行う。また、活性化と同時にゲート絶縁膜へのプラズマダメージやゲート絶縁膜と半導体層との界面へのプラズマダメージを回復することができる。特に、室温〜３００℃の雰囲気中において、表面または裏面からＹＡＧレーザーの第２高調波を照射して不純物元素を活性化させることは非常に有効である。ＹＡＧレーザーはメンテナンスが少ないため好ましい活性化手段である。
以降の工程は、層間絶縁膜１１３を形成し、水素化を行って、ソース領域、ドレイン領域に達するコンタクトホールを形成し、ソース電極１１４、ドレイン電極１１５を形成してＴＦＴ（ｎチャネル型ＴＦＴ）を完成させる。（図２（Ｂ）
）
こうして得られたＴＦＴのチャネル形成領域１１２に含まれる金属元素の濃度は１×１０17／ｃｍ3未満とすることができる。また、こうして得られたＴＦＴの半導体表面における平坦性は、上記本工程により飛躍的に向上されたため、オフ電流値が低減し、オフ電流値のバラツキも低減する。
また、本発明は図２（Ｂ）のＴＦＴ構造に限定されず、必要があればチャネル形成領域とドレイン領域（またはソース領域）との間にＬＤＤ領域を有する低濃度ドレイン（ＬＤＤ：Lightly Doped Drain）構造としてもよい。この構造はチャネル形成領域と、高濃度に不純物元素を添加して形成するソース領域またはドレイン領域との間に低濃度に不純物元素を添加した領域を設けたものであり、この領域をＬＤＤ領域と呼んでいる。さらにゲート絶縁膜を介してＬＤＤ領域をゲート電極と重ねて配置させた、いわゆるＧＯＬＤ（Gate-drain Overlapped LDD）構造としてもよい。
また、ここではｎチャネル型ＴＦＴを用いて説明したが、ｎ型不純物元素に代えてｐ型不純物元素を用いることによってｐチャネル型ＴＦＴを形成することができることは言うまでもない。
また、ここではトップゲート型ＴＦＴを例として説明したが、ＴＦＴ構造に関係なく本発明を適用することが可能であり、例えばボトムゲート型（逆スタガ型）ＴＦＴや順スタガ型ＴＦＴに適用することが可能である。
また、ここでは希ガスを含む半導体膜を利用したゲッタリングを例として説明したが、本発明により金属元素が偏析しやすいリッジを低減することができるため、ゲッタリング方法に関係なく本発明は効果的であり、例えばリンを選択的に添加してゲッタリングサイトを形成し、加熱処理を行うことによってゲッタリングを行う方法等に適用することが可能であり、同様にゲッタリング効果が向上することは言うまでもない。
また、パターニング前に第２のレーザー光の照射を行わず、パターニングにより所望の形状の半導体層を形成した後に酸化膜を除去した後、不活性気体雰囲気または真空中で第２のレーザー光の照射を行って平坦化してもよい。
また、第２のレーザー光のショット数を第１のレーザー光のショット数よりも少なくすることで、処理時間を短縮するとともに、Ｓ値やＶｔｈのバラツキを低減させることができる。
（実施の形態２）
ここでは、実施の形態１とは異なる工程順序で第２のレーザー光の照射を行う例を図３に示す。
まず、実施の形態１に従って、第１のレーザー光の照射を行う工程まで行う。
なお、図３（Ａ）は図１（Ａ）に対応し、図３（Ｂ）は図１（Ｂ）に対応し、図３（Ｃ）は図１（Ｃ）に対応し、図３（Ｄ）は図１（Ｄ）に対応している。
また、図３中、２００は基板、２０１はブロッキング層となる絶縁膜、２０２は非晶質構造を有する半導体膜、２０３はニッケル含有層、２０４ａは結晶構造を有する半導体膜、２０５ａは酸化膜である。
次いで、第１のレーザー光の照射により形成された酸化膜２０５ａを除去する。（図３（Ｅ））
次いで、結晶構造を有する第１の半導体膜に対してレーザー光（第２のレーザー光）を窒素雰囲気または真空で照射する。レーザー光（第２のレーザー光）を照射した場合、第１のレーザー光の照射により形成された凹凸のＰ―Ｖ値が低減、即ち、平坦化される。（図３（Ｆ））具体的には、第１のレーザー光の照射により形成された凹凸のＰ―Ｖ値が８０ｎｍ〜１００ｎｍであった表面は、第２のレーザー光の照射により表面における凸凹のＰ―Ｖ値を４０ｎｍ以下、好ましくは３０ｎｍ以下とすることができる。このレーザー光（第２のレーザー光）には波長４００nm以下のエキシマレーザー光や、ＹＡＧレーザーの第２高調波、第３高調波を用いる。また、エキシマレーザー光に代えて紫外光ランプから発する光を用いてもよい。なお、第２のレーザー光のエネルギー密度は、第１のレーザー光のエネルギー密度より大きくし、好ましくは３０〜６０ｍＪ／ｃｍ2大きくする。ただし、第２のレーザー光のエネルギー密度が第１のレーザー光のエネルギー密度よりも９０ｍＪ／ｃｍ2以上大きいエネルギー密度だと、結晶性の低下、或いは微結晶化してしまい、特性が悪化する。
なお、第２のレーザー光の照射は、第１のレーザー光のエネルギー密度よりも高いが、照射前後で結晶性はほとんど変化しない。また、粒径などの結晶状態もほとんど変化しない。即ち、この第２のレーザー光の照射では平坦化のみが行われていると思われる。
結晶構造を有する半導体膜が第２のレーザー光の照射により平坦化されたメリットは非常に大きい。例えば、後に行われるゲッタリングの際、リッジにニッケルが偏析しやすい。従って、ゲッタリングを行う前に第２のレーザー光の照射により予め表面を平坦化した後、ゲッタリングを行うとゲッタリングの効果が増大する。或いは、第２のレーザー光の照射により半導体膜中の金属元素、代表的には結晶化を助長するニッケル元素が分散されてゲッタリングの効果が増大する。
また、基板内でゲッタリングが十分にされず、ゲッタリングにバラツキが生じると、各々のＴＦＴ特性に若干の差、即ちバラツキが生じていた。透過型の液晶表示装置の場合、画素部に配置されるＴＦＴに電気特性のバラツキがあれば、各画素電極に印加する電圧のバラツキが生じ、そのため透過光量のバラツキも生じ、これが表示むらとなって観察者の目に映ることになる。本発明はこれらの問題を解決することができる。
また、平坦性が向上したことによって、後に形成されるゲート絶縁膜を薄くすることが可能となり、ＴＦＴのオン電流値を向上させることができる。また、平坦性が向上したことによって、ＴＦＴを作製した場合、オフ電流を低減することができる。即ち、本発明によりＴＦＴのオンオフ比が大きくなる。
次いで、オゾン含有水溶液（代表的にはオゾン水）で酸化膜（ケミカルオキサイドと呼ばれる）を形成して１〜１０ｎｍの酸化膜からなるバリア層２０５ｂを形成し、このバリア層２０５ｂ上に希ガス元素を含む第２の半導体膜２０６を形成する。（図３（Ｇ））
また、他のバリア層２０５ｂの形成方法としては、酸素雰囲気下の紫外線の照射でオゾンを発生させて前記結晶構造を有する半導体膜の表面を酸化して形成してもよい。また、他のバリア層２０５ｂの形成方法としては、プラズマＣＶＤ法やスパッタ法や蒸着法などで１〜１０ｎｍ程度の酸化膜を堆積してバリア層としても良い。また、他のバリア層２０５ｂの形成方法としては、クリーンオーブンを用い、２００〜３５０℃程度に加熱して薄い酸化膜を形成しても良い。なお、バリア層２０５ｂは上記方法のいずれか一の方法、またはそれらの方法を組み合わせて形成されたものであれば特に限定されないが、後のゲッタリングで第１の半導体膜中のニッケルが第２の半導体膜に移動可能な膜質または膜厚とすることが必要である。
ここでは、希ガス元素を含む第２の半導体膜２０６をスパッタ法にて形成し、ゲッタリングサイトを形成する。希ガス元素としてはヘリウム（Ｈｅ）、ネオン（Ｎｅ）、アルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）から選ばれた一種または複数種を用いる。中でも安価なガスであるアルゴン（Ａｒ）が好ましい。ここでは希ガス元素を含む雰囲気でシリコンからなるターゲットを用い、第２の半導体膜を形成する。膜中に不活性気体である希ガス元素イオンを含有させる意味は二つある。一つはダングリングボンドを形成し半導体膜に歪みを与えることであり、他の一つは半導体膜の格子間に歪みを与えることである。半導体膜の格子間に歪みを与えるにはアルゴン（Ａｒ）、クリプトン（Ｋｒ）、キセノン（Ｘｅ）などシリコンより原子半径の大きな元素を用いた時に顕著に得られる。また、膜中に希ガス元素を含有させることにより、格子歪だけでなく、不対結合手も形成させてゲッタリング作用に寄与する。
次いで、加熱処理を行い、第１の半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。（図３（Ｈ））ゲッタリングを行う加熱処理としては、強光を照射する処理または熱処理を行えばよい。このゲッタリングにより、図３（Ｈ）中の矢印の方向（即ち、基板側から第２の半導体膜表面に向かう方向）に金属元素が移動し、バリア層２０５ｂで覆われた第１の半導体膜２０４ｂに含まれる金属元素の除去、または金属元素の濃度の低減が行われる。金属元素がゲッタリングの際に移動する距離は、少なくとも第１の半導体膜の厚さ程度の距離であればよく、比較的短時間でゲッタリングを完遂することができる。ここでは、ニッケルが第１の半導体膜２０４ｂに偏析しないよう全て第２の半導体膜２０６に移動させ、第１の半導体膜２０４ｂに含まれるニッケルがほとんど存在しない、即ち膜中のニッケル濃度が１×１０18／ｃｍ3以下、望ましくは１×１０17／ｃｍ3以下になるように十分ゲッタリングする。
また、上記ゲッタリングの際、レーザー光の照射（第１のレーザー光及び第２のレーザー光）によるダメージを修復することが同時に行われる。
次いで、バリア層２０５ｂをエッチングストッパーとして、２０６で示した第２の半導体膜のみを選択的に除去した後、バリア層２０５ｂを除去し、第１の半導体膜２０４ｂを公知のパターニング技術を用いて所望の形状の半導体層を形成する。
以降の工程は、実施の形態１と同一の工程によりＴＦＴを完成させる。
また、本実施の形態は実施の形態１と組み合わせることが可能である。また、他の公知のゲッタリング技術と組み合わせることが可能である。
また、ゲッタリング前に第２のレーザー光の照射を行わず、所望の形状の半導体層を形成した後に酸化膜を除去した後、不活性気体雰囲気または真空中で第２のレーザー光の照射を行って平坦化してもよい。
また、第２のレーザー光のショット数を第１のレーザー光のショット数よりも少なくすることで、処理時間を短縮するとともに、Ｓ値やＶｔｈのバラツキを低減させることができる。
以上の構成でなる本発明について、以下に示す実施例でもってさらに詳細な説明を行うこととする。
本発明の実施例を図４〜図６を用いて説明する。ここでは、同一基板上に画素部と、画素部の周辺に設ける駆動回路のＴＦＴ（ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴ）を同時に作製する方法について詳細に説明する。
まず、上記実施の形態で示した方法でガラス基板３００上に下地絶縁膜３０１を形成し、結晶構造を有する第１の半導体膜を得た後、所望の形状にエッチング処理して島状に分離された半導体層３０２〜３０６を形成する。
なお、半導体層３０２〜３０６を形成するまでの詳細な説明は、上記実施の形態１に示してあるので簡略して以下に説明する。
本実施例では、ガラス基板上に設ける下地絶縁膜３０１として２層構造を用いるが、前記絶縁膜の単層膜または２層以上積層させた構造を用いても良い。下地絶縁膜３０１の一層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとして成膜される第１酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝２７％、Ｎ＝２４％、Ｈ＝１７％）を膜厚５０ｎｍで形成する。次いで、下地絶縁膜３０１のニ層目としては、プラズマＣＶＤ法を用い、ＳｉＨ4及びＮ2Ｏを反応ガスとして成膜される第２酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）を膜厚１００ｎｍで形成する。
次いで、下地絶縁膜３０１上にプラズマＣＶＤ法を用いた非晶質シリコン膜を５０ｎｍの膜厚で形成する。次いで、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。塗布に代えてスパッタ法でニッケル元素を全面に散布する方法を用いてもよい。
次いで、加熱処理を行い結晶化させて結晶構造を有する半導体膜を形成する。
この加熱処理は、電気炉の熱処理または強光の照射を用いればよい。電気炉の熱処理で行う場合は、５００℃〜６５０℃で４〜２４時間で行えばよい。ここでは脱水素化のための熱処理（５００℃、１時間）の後、結晶化のための熱処理（５５０℃、４時間）を行って結晶構造を有するシリコン膜を得る。なお、ここでは炉を用いた熱処理を用いて結晶化を行ったが、ランプアニール装置で結晶化を行ってもよい。
次いで、結晶化率を高め、結晶粒内に残される欠陥を補修するための第１のレーザー光（ＸｅＣｌ：波長３０８ｎｍ）の照射を大気中、または酸素雰囲気中で行う。レーザー光には波長４００nm以下のエキシマレーザ光や、ＹＡＧレーザの第２高調波、第３高調波を用いる。いずれにしても、繰り返し周波数１０〜１０００Hz程度のパルスレーザー光を用い、当該レーザー光を光学系にて１００〜５００mJ/cm2に集光し、９０〜９５％のオーバーラップ率をもって照射し、シリコン膜表面を走査させればよい。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度４７６mJ/cm2で第１のレーザー光の照射を大気中で行なう。なお、ここでの第１のレーザー光の照射は、膜中の希ガス元素（ここではアルゴン）を除去または低減する上で非常に重要である。次いで、第１のレーザー光の照射により形成された酸化膜に加え、オゾン水で表面を１２０秒処理して合計１〜５ｎｍの酸化膜からなるバリア層を形成する。
次いで、バリア層上にスパッタ法にてゲッタリングサイトとなるアルゴン元素を含む非晶質シリコン膜を膜厚１５０ｎｍで形成する。本実施例のスパッタ法による成膜条件は、成膜圧力を０．３Ｐａとし、ガス（Ａｒ）流量を５０（sccm）
とし、成膜パワーを３ｋＷとし、基板温度を１５０℃とする。なお、上記条件での非晶質シリコン膜に含まれるアルゴン元素の原子濃度は、３×１０20／ｃｍ3〜６×１０20／ｃｍ3、酸素の原子濃度は１×１０19／ｃｍ3〜３×１０19／ｃｍ3である。その後、ランプアニール装置を用いて６５０℃、３分の熱処理を行いゲッタリングする。
次いで、バリア層をエッチングストッパーとして、ゲッタリングサイトであるアルゴン元素を含む非晶質シリコン膜を選択的に除去した後、バリア層を希フッ酸で選択的に除去する。なお、ゲッタリングの際、ニッケルは酸素濃度の高い領域に移動しやすい傾向があるため、酸化膜からなるバリア層をゲッタリング後に除去することが望ましい。
次いで、第２のレーザー光の照射を窒素雰囲気、或いは真空中で行い、半導体膜表面を平坦化する。このレーザー光（第２のレーザー光）には波長４００nm以下のエキシマレーザー光や、ＹＡＧレーザーの第２高調波、第３高調波を用いる。また、エキシマレーザー光に代えて紫外光ランプから発する光を用いてもよい。なお、第２のレーザー光のエネルギー密度は、第１のレーザー光のエネルギー密度より大きくし、好ましくは３０〜６０ｍＪ／ｃｍ2大きくする。ここでは、繰り返し周波数３０Ｈｚ、エネルギー密度５３７mJ/cm2で第２のレーザー光の照射を行ない、半導体膜表面における凹凸のＰ―Ｖ値が２１ｎｍ以下となる。
また、本実施例では第２のレーザー光の照射を全面に行ったが、オフ電流の低減は、画素部のＴＦＴに特に効果があるため、少なくとも画素部のみに選択的に照射する工程としてもよい。
また、第２のレーザー光のショット数を第１のレーザー光のショット数よりも少なくして処理時間を短縮するとともに、Ｓ値やＶｔｈのバラツキを低減させてもよい。
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層を形成する。半導体層を形成した後、レジストからなるマスクを除去する。
また、半導体層を形成した後、ＴＦＴのしきい値（Ｖｔｈ）を制御するためにｐ型あるいはｎ型を付与する不純物元素を添加してもよい。なお、半導体に対してｐ型を付与する不純物元素には、ボロン（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律第１３族元素が知られている。なお、半導体に対してｎ型を付与する不純物元素としては周期律１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）が知られている。
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜３０７となる珪素を主成分とする絶縁膜を形成する。本実施例では、プラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成する。
次いで、図４（Ａ）に示すように、ゲート絶縁膜３０７上に膜厚２０〜１００ｎｍの第１の導電膜３０８ａと、膜厚１００〜４００ｎｍの第２の導電膜３０８ｂと、膜厚２０〜１００ｎｍの第３の導電膜３０８ｃを積層形成する。本実施例では、ゲート絶縁膜３０７上に膜厚５０ｎｍのタングステン膜、膜厚５００ｎｍのアルミニウムとチタンの合金（Ａｌ−Ｔｉ）膜、膜厚３０ｎｍのチタン膜を順次積層した。
第１〜第３の導電膜を形成する導電性材料としてはＴａ、Ｗ、Ｔｉ、Ｍｏ、Ａｌ、Ｃｕから選ばれた元素、または前記元素を主成分とする合金材料もしくは化合物材料で形成する。また、第１〜第３の導電膜としてリン等の不純物元素をドーピングした多結晶シリコン膜に代表される半導体膜を用いてもよい。例えば、第１の導電膜のタングステンに代えて窒化タングステンを用いてもよいし、第２の導電膜のアルミニウムとチタンの合金（Ａｌ−Ｔｉ）膜に代えてアルミニウムとシリコンの合金（Ａｌ−Ｓｉ）膜を用いてもよいし、第３の導電膜のチタン膜に代えて窒化チタン膜を用いてもよい。また、３層構造に限定されず、例えば、窒化タンタル膜とタングステン膜との２層構造であってもよい。
次に、図４（Ｂ）に示すように光露光工程によりレジストからなるマスク３１０〜３１５を形成し、ゲート電極及び配線を形成するための第１のエッチング処理を行う。第１のエッチング処理では第１及び第２のエッチング条件で行う。エッチングにはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法を用いると良い。ＩＣＰエッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3などを代表とするフッ素系ガス、またはＯ2を適宜用いることができる。
用いるエッチング用ガスに限定はないが、ここではＢＣｌ3とＣｌ2とＯ2とを用いることが適している。それぞれのガス流量比を６５／１０／５（ｓｃｃｍ）とし、１．２Ｐａの圧力でコイル型の電極に４５０ＷのＲＦ（１３．５６ＭＨｚ）
電力を投入してプラズマを生成して１１７秒のエッチングを行う。基板側（試料ステージ）にも３００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。この第１のエッチング条件によりＡｌ膜及びＴｉ膜をエッチングして第１の導電層の端部をテーパー形状とする。
この後、第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Ｐａの圧力でコイル型の電極に５００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０ＷのＲＦ（１３．５６ＭＨｚ）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＡｌ膜、Ｔｉ膜、及びＷ膜とも同程度にエッチングされる。なお、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させると良い。
この第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層、第２の導電層、及び第３の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°となる。こうして、第１のエッチング処理により第１の導電層と第２の導電層と第３の導電層とから成る第１の形状の導電層３１７〜３２２（第１の導電層３１７ａ〜３２２ａと第２の導電層３１７ｂ〜３２２ｂと第３の導電層３１７ｃ〜３２２ｃ）を形成する。３１６はゲート絶縁膜であり、第１の形状の導電層３１７〜３２２で覆われない領域は２０〜５０ｎｍ程度エッチングされ薄くなった領域が形成される。
次に、レジストからなるマスク３１０〜３１５を除去せずに図４（Ｃ）に示すように第２のエッチング処理を行う。エッチング用ガスにＢＣｌ3とＣｌ2を用い、それぞれのガス流量比を２０／６０（sccm）とし、１．２Ｐａの圧力でコイル型の電極に６００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）には１００ＷのＲＦ（１３．５６ＭＨｚ）電力を投入する。この第３のエッチング条件により第２導電層及び第３導電層をエッチングする。こうして、上記第３のエッチング条件によりチタンを微量に含むアルミニウム膜及びチタン膜を異方性エッチングして第２の形状の導電層３２４〜３２９（第１の導電層３２４ａ〜３２９ａと第２の導電層３２４ｂ〜３２９ｂと第３の導電層３２４ｃ〜３２９ｃ）を形成する。３２３はゲート絶縁膜であり、第２の形状の導電層３２４〜３２９で覆われない領域は若干エッチングされ薄くなった領域が形成される。また、図４（Ｂ）および図４（Ｃ）では、第１の導電層のテーパー部の長さは同一として図示しているが、実際は、配線幅の依存性があるため、配線幅によって第１の導電層のテーパー部の長さが変化する。
そして、レジストからなるマスクを除去せずに第１のドーピング処理を行い、半導体層にｎ型を付与する不純物元素を添加する。ドーピング処理はイオンドープ法、もしくはイオン注入法で行えば良い。イオンドープ法の条件はドーズ量を１．５×１０14atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとして行う。ｎ型を付与する不純物元素として、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いる。この場合、第２形状の導電層３２４〜３２８がｎ型を付与する不純物元素に対するマスクとなり、自己整合的に第１の不純物領域３３０〜３３４が形成される。第１の不純物領域３３０〜３３４には１×１０16〜１×１０17/cm3の濃度範囲でｎ型を付与する不純物元素を添加する。
なお、本実施例ではレジストからなるマスクを除去せずに第１のドーピング処理を行ったが、レジストからなるマスクを除去した後、第１のドーピング処理を行ってもよい。
次いで、レジストからなるマスクを除去した後、図５（Ａ）に示すようにレジストからなるマスク３３５、３３６を形成し第２のドーピング処理を行う。マスク３３５は駆動回路のｐチャネル型ＴＦＴの一つを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクであり、マスク３３６は画素部のＴＦＴを形成する半導体層のチャネル形成領域及びその周辺の領域を保護するマスクである。また、図５（Ａ）では、便宜上、第１の導電層のテーパー部の長さは同一として図示しているが、実際は、配線幅によって第１の導電層のテーパー部の長さが変化している。従って、同一基板上に配線幅の異なる配線が複数設けられている場合、ドーピングされる領域の幅もそれぞれ異なる。
第２のドーピング処理におけるイオンドープ法の条件はドーズ量を１．５×１０15atoms/cm2とし、加速電圧を６０〜１００ｋｅＶとしてリン（Ｐ）をドーピングする。ここでは、第２形状の導電層３２４〜３２８及びゲート絶縁膜３２３の膜厚の差を利用して各半導体層に不純物領域を行う。勿論、マスク３３５、３３６で覆われた領域にはリン（Ｐ）は添加されない。こうして、第２の不純物領域３８０〜３８２と第３の不純物領域３３７〜３４１が形成される。第３の不純物領域３３７〜３４１には１×１０20〜１×１０21/cm3の濃度範囲でｎ型を付与する不純物元素を添加されている。また、第２の不純物領域はゲート絶縁膜の膜厚差により第３の不純物領域よりも低濃度に形成され、１×１０18〜１×１０19/cm3の濃度範囲でｎ型を付与する不純物元素を添加されることになる。
次いで、レジストからなるマスク３３５、３３６を除去した後、新たにレジストからなるマスク３４２〜３４４を形成して図５（Ｂ）に示すように第３のドーピング処理を行う。この第３のドーピング処理により、ｐチャネル型ＴＦＴを形成する半導体層にｐ型の導電型を付与する不純物元素が添加された第４の不純物領域３４７及び第５の不純物領域３４５、３４６を形成する。第４の不純物領域は第２形状の導電層と重なる領域に形成されるものであり、１×１０18〜１×１０20/cm3の濃度範囲でｐ型を付与する不純物元素が添加されるようにする。また、第５の不純物領域３４５、３４６には１×１０20〜１×１０21/cm3の濃度範囲でｐ型を付与する不純物元素が添加されるようにする。尚、第５の不純物領域３４６には先の工程でリン（Ｐ）が添加された領域であるが、ｐ型を付与する不純物元素の濃度がその１．５〜３倍添加されていて導電型はｐ型となっている。
なお、第５の不純物領域３４８、３４９及び第４の不純物領域３５０は画素部において保持容量を形成する半導体層に形成される。
以上までの工程でそれぞれの半導体層にｎ型またはｐ型の導電型を有する不純物領域が形成される。第２の形状の導電層３２４〜３２７はゲート電極となる。
また、第２の形状の導電層３２８は画素部において保持容量を形成する一方の電極となる。さらに、第２の形状の導電層３２９は画素部においてソース配線を形成する。
また、導電層３２４〜３２７及び不純物領域（第１の不純物領域〜第５の不純物領域）が形成できるのであれば特に上記工程順序に限定されず、各エッチング順序、各ドーピング順序を適宜変更してもよい。
次いで、ほぼ全面を覆う絶縁膜（図示しない）を形成する。本実施例では、プラズマＣＶＤ法により膜厚５０ｎｍの酸化シリコン膜を形成した。勿論、この絶縁膜は酸化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。
次いで、それぞれの半導体層に添加された不純物元素を活性化処理する工程を行う。この活性化工程は、ランプ光源を用いたラピッドサーマルアニール法（ＲＴＡ法）、或いはＹＡＧレーザーまたはエキシマレーザーを裏面から照射する方法、或いは炉を用いた熱処理、或いはこれらの方法のうち、いずれかと組み合わせた方法によって行う。ただし、本実施例では、第２の導電層としてアルミニウムを主成分とする材料を用いているので、活性化工程において第２の導電層が耐え得る熱処理条件とすることが重要である。
上記活性化処理と同時に、結晶化の際に触媒として使用したニッケルが高濃度のリンを含む第３の不純物領域３３７、３３９、３４０、及び第５の不純物領域３４６、３４９ゲッタリングされ、主にチャネル形成領域となる半導体層中のニッケル濃度が低減される。その結果、チャネル形成領域を有するＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。なお、本実施例では半導体層を形成する段階で上記実施の形態１に示した方法により１度目のゲッタリングが行われているので、ここでのリンによるゲッタリングは２度目のゲッタリングとなる。また、１度目のゲッタリングで十分ゲッタリングができている場合には、特に２度目のゲッタリングを行う必要はない。
また、本実施例では、上記活性化の前に絶縁膜を形成した例を示したが、上記活性化を行った後、絶縁膜を形成する工程としてもよい。
次いで、窒化シリコン膜からなる第１の層間絶縁膜３５１を形成して熱処理（３００〜５５０℃で１〜１２時間の熱処理）を行い、半導体層を水素化する工程を行う。（図５（Ｃ））この工程は第１の層間絶縁膜３５１に含まれる水素により半導体層のダングリングボンドを終端する工程である。酸化シリコン膜からなる絶縁膜（図示しない）の存在に関係なく半導体層を水素化することができる。
ただし、本実施例では、第２の導電層としてアルミニウムを主成分とする材料を用いているので、水素化する工程において第２の導電層が耐え得る熱処理条件とすることが重要である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
次いで、第１の層間絶縁膜３５１上に有機絶縁物材料から成る第２の層間絶縁膜３５２を形成する。本実施例では膜厚１．６μｍのアクリル樹脂膜を形成する。次いで、ソース配線３２７に達するコンタクトホールと各不純物領域に達するコンタクトホールを形成する。本実施例では複数のエッチング処理を順次行う。
本実施例では第１の層間絶縁膜をエッチングストッパーとして第２の層間絶縁膜をエッチングした後、絶縁膜（図示しない）をエッチングストッパーとして第１の層間絶縁膜をエッチングしてから絶縁膜（図示しない）をエッチングした。
その後、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて配線及び画素電極を形成する。これらの電極及び画素電極の材料は、ＡｌまたはＡｇを主成分とする膜、またはそれらの積層膜等の反射性の優れた材料を用いることが望ましい。こうして、ソースまたはドレイン配線３５３〜３５８、ゲート配線３６０、接続配線３５９、画素電極３６１が形成される。
以上の様にして、ｎチャネル型ＴＦＴ４０１、ｐチャネル型ＴＦＴ４０２、ｎチャネル型ＴＦＴ４０３を有する駆動回路４０６と、ｎチャネル型ＴＦＴ４０４、保持容量４０５とを有する画素部４０７を同一基板上に形成することができる。（図６）本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。本明細書中ではこのような基板を便宜上アクティブマトリクス基板と呼ぶ。
また、この段階におけるゲート電極近傍の断面ＴＥＭ観察写真図を図２２に示す。図２２に示したように第２のレーザー光によって半導体膜表面（ＬＤＤ領域表面を含む）は平坦となっている。ＬＤＤ領域が平坦となったことでその上のゲート絶縁膜、ゲート電極のテーパー部にもＬＤＤ領域表面における凸凹の影響はほとんど見られない。また、図２３に比較例として平坦化処理を行っていないＴＦＴのゲート電極近傍の断面ＴＥＭ観察写真図を示す。
駆動回路４０６のｎチャネル型ＴＦＴ４０１（第１のｎチャネル型ＴＦＴ）はチャネル形成領域３６２、ゲート電極を形成する第２の形状の導電層３２４と一部が重なる第２の不純物領域３６３とソース領域またはドレイン領域として機能する第３の不純物領域３６４を有している。ｐチャネル型ＴＦＴ４０２にはチャネル形成領域３６５、ゲート電極を形成する第２の形状の導電層３２５と一部が重なる第４不純物領域３６６とソース領域またはドレイン領域として機能する第５の不純物領域３６７を有している。ｎチャネル型ＴＦＴ４０３（第２のｎチャネル型ＴＦＴ）にはチャネル形成領域３６８、ゲート電極を形成する第２の形状の導電層３２６と一部が重なる第２の不純物領域３６９とソース領域またはドレイン領域として機能する第３の不純物領域３７０を有している。このようなｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴによりシフトレジスタ回路、バッファ回路、レベルシフタ回路、ラッチ回路などを形成することができる。特に、駆動電圧が高いバッファ回路には、ホットキャリア効果による劣化を防ぐ目的から、ｎチャネル型ＴＦＴ４０１または４０３の構造が適している。
画素部４０７の画素ＴＦＴ４０４（第１のｎチャネル型ＴＦＴ）にはチャネル形成領域３７１、ゲート電極を形成する第２の形状の導電層３２８の外側に形成される第１の不純物領域３７２とソース領域またはドレイン領域として機能する第３の不純物領域３７３を有している。また、保持容量４０５の一方の電極として機能する半導体層には第４の不純物領域３７６、第５の不純物領域３７７が形成されている。保持容量４０５は、絶縁膜（ゲート絶縁膜と同一膜）を誘電体として、第２形状の電極３２９と、半導体層３０６とで形成されている。
なお、画素部４０７の画素ＴＦＴにおいては、第２のレーザー光の照射により従来と比較して顕著にオフ電流の低減、およびオフ電流のバラツキの低減が実現されている。
また、画素電極を透明導電膜で形成すると、フォトマスクは１枚増えるものの、透過型の表示装置を形成することができる。
実施例１では、ゲート電極構造を３層構造とした例を示したが、ゲート電極構造を２層構造とした例を示す。なお、本実施例は、ゲート電極以外は実施例１と同一であるため、異なっている点のみを説明する。
本実施例では、本実施例では、膜厚３０ｎｍのＴａＮ膜からなる第１の導電膜と、膜厚３７０ｎｍのＷ膜からなる第２の導電膜を積層形成する。ＴａＮ膜はスパッタ法で形成し、Ｔａのターゲットを用い、窒素を含む雰囲気内でスパッタする。また、Ｗ膜は、Ｗのターゲットを用いたスパッタ法で形成する。また、Ｗ膜に代えて、ＷとＭｏからなる合金膜を用いてもよい。
本実施例では、実施例１と同様に、ＩＣＰエッチング法を用い、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加される電力量、基板側の電極温度等）を適宜調節することによって所望のテーパー形状に膜をエッチングすることができる。なお、エッチング用ガスとしては、Ｃｌ2、ＢＣｌ3、ＳｉＣｌ4、ＣＣｌ4などを代表とする塩素系ガスまたはＣＦ4、ＳＦ6、ＮＦ3などを代表とするフッ素系ガス、またはＯ2を適宜用いることができる。
実施例１と同様に第１のエッチング処理では第１及び第２のエッチング条件で行う。第１のエッチング条件として、エッチング用ガスにＣＦ4とＣｌ2とＯ2とを用い、それぞれのガス流量比を２５／２５／１０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）にも１５０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。第１のエッチング条件でのＷに対するエッチング速度は２００．３９ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は８０．３２ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は約２．５である。また、この第１のエッチング条件によって、Ｗのテーパー角は、約２６°となる。
この後、レジストからなるマスクを除去せずに第２のエッチング条件に変え、エッチング用ガスにＣＦ4とＣｌ2とを用い、それぞれのガス流量比を３０／３０（ｓｃｃｍ）とし、１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成して約３０秒程度のエッチングを行う。基板側（試料ステージ）にも２０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。ＣＦ4とＣｌ2を混合した第２のエッチング条件ではＷ膜及びＴａＮ膜とも同程度にエッチングされる。第２のエッチング条件でのＷに対するエッチング速度は５８．９７ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は６６．４３ｎｍ／ｍｉｎである。
上記第１のエッチング処理では、レジストからなるマスクの形状を適したものとすることにより、基板側に印加するバイアス電圧の効果により第１の導電層及び第２の導電層の端部がテーパー形状となる。このテーパー部の角度は１５〜４５°とすればよい。
また、実施例１と同様に第２のエッチング処理を行う。ここでは、エッチング用ガスにＳＦ6とＣｌ2とＯ2とを用い、それぞれのガス流量比を２４／１２／２４（ｓｃｃｍ）とし、１．３Paの圧力でコイル型の電極に７００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを２５秒行った。基板側（試料ステージ）にも１０WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧を印加する。第２のエッチング処理でのＷに対するエッチング速度は２２７．３ｎｍ／ｍｉｎ、ＴａＮに対するエッチング速度は３２．１ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は７．１であり、ゲート絶縁膜である酸化窒化シリコン膜（ＳｉＯＮ）に対するエッチング速度は３３．７ｎｍ／ｍｉｎであり、ＴａＮに対するＷの選択比は６．８３である。この第２のエッチング処理によりＷのテーパー角は７０°となった。
実施例１に比べ、本実施例により形成されるゲート電極は、Ｗ膜とＴａＮ膜との積層で形成されているため、電気抵抗値が高いものの、耐熱性が高いため、活性化や水素化の処理条件に左右されないという利点を有している。
本実施例では、実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を以下に説明する。説明には図７を用いる。
まず、実施例１に従い、図６の状態のアクティブマトリクス基板を得た後、図６のアクティブマトリクス基板上に配向膜を形成しラビング処理を行う。なお、本実施例では配向膜を形成する前に、アクリル樹脂膜等の有機樹脂膜をパターニングすることによって基板間隔を保持するための柱状のスペーサを所望の位置に形成した。また、柱状のスペーサに代えて、球状のスペーサを基板全面に散布してもよい。
次いで、対向基板を用意する。この対向基板には、着色層、遮光層が各画素に対応して配置されたカラーフィルタが設けられている。また、駆動回路の部分にも遮光層を設けた。このカラーフィルタと遮光層とを覆う平坦化膜を設けた。次いで、平坦化膜上に透明導電膜からなる対向電極を画素部に形成し、対向基板の全面に配向膜を形成し、ラビング処理を施した。
そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール材で貼り合わせる。シール材にはフィラーが混入されていて、このフィラーと柱状スペーサによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにしてアクティブマトリクス型液晶表示装置が完成する。そして、必要があれば、アクティブマトリクス基板または対向基板を所望の形状に分断する。さらに、公知の技術を用いて偏光板等を適宜設けた。そして、公知の技術を用いてＦＰＣを貼りつけた。
こうして得られた液晶モジュールの構成を図７の上面図を用いて説明する。
アクティブマトリクス基板５０１の中央には、画素部５０４が配置されている。画素部５０４の上側には、ソース信号線を駆動するためのソース信号線駆動回路５０２が配置されている。画素部５０４の左右には、ゲート信号線を駆動するためのゲート信号線駆動回路５０３が配置されている。本実施例に示した例では、ゲート信号線駆動回路５０３は画素部に対して左右対称配置としているが、これは片側のみの配置でも良く、液晶モジュールの基板サイズ等を考慮して、設計者が適宜選択すれば良い。ただし、回路の動作信頼性や駆動効率等を考えると、図７に示した左右対称配置が望ましい。
各駆動回路への信号の入力は、フレキシブルプリント基板（Flexible Print Circuit：ＦＰＣ）５０５から行われる。ＦＰＣ５０５は、基板５０１の所定の場所まで配置された配線に達するように、層間絶縁膜および樹脂膜にコンタクトホールを開口し、接続電極６０２を形成した後、異方性導電膜等を介して圧着される。本実施例においては、接続電極はＩＴＯを用いて形成した。
駆動回路、画素部の周辺には、基板外周に沿ってシール剤５０７が塗布され、あらかじめアクティブマトリクス基板上に形成されたスペーサによって一定のギャップ（基板５０１と対向基板５０６との間隔）を保った状態で、対向基板５０６が貼り付けられる。その後、シール剤５０７が塗布されていない部分より液晶素子が注入され、封止剤５０８によって密閉される。以上の工程により、液晶モジュールが完成する。
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のＩＣを用いてもよい。
実施例１では画素電極が反射性を有する金属材料で形成された反射型の表示装置の例を示したが、本実施例では画素電極を透光性を有する導電膜で形成した透過型の表示装置の例を示す。
層間絶縁膜を形成する工程までは実施例１と同じであるので、ここでは省略する。実施例１に従って層間絶縁膜を形成した後、透光性を有する導電膜からなる画素電極６０１を形成する。透光性を有する導電膜としては、ＩＴＯ（酸化インジウム酸化スズ合金）、酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）等を用いればよい。
その後、層間絶縁膜６００にコンタクトホールを形成する。次いで、画素電極と重なる接続電極６０２を形成する。この接続電極６０２は、コンタクトホールを通じてドレイン領域と接続されている。また、この接続電極と同時に他のＴＦＴのソース電極またはドレイン電極も形成する。
また、ここでは全ての駆動回路を基板上に形成した例を示したが、駆動回路の一部に数個のＩＣを用いてもよい。
以上のようにしてアクティブマトリクス基板が形成される。このアクティブマトリクス基板を用い、実施例３に従って液晶モジュールを作製し、バックライト６０４、導光板６０５を設け、カバー６０６で覆えば、図８にその断面図の一部を示したようなアクティブマトリクス型液晶表示装置が完成する。なお、カバーと液晶モジュールは接着剤や有機樹脂を用いて貼り合わせる。また、基板と対向基板を貼り合わせる際、枠で囲んで有機樹脂を枠と基板との間に充填して接着してもよい。また、透過型であるので偏光板６０３は、アクティブマトリクス基板と対向基板の両方に貼り付ける。
本実施例では、ＥＬ（Electro Luminescence）素子を備えた発光表示装置を作製する例を図９に示す。ＯＬＥＤは、電場を加えることで発生するルミネッセンス（Electroluminescence）が得られる有機化合物（有機発光材料）を含む層（以下、有機発光層と記す）と、陽極と、陰極とを有している。ＯＬＥＤを用いた発光装置にとって、ＴＦＴはアクティブマトリクス駆動方式を実現する上で、必須の素子となっている。従って、ＯＬＥＤを用いた発光装置は、少なくとも、スイッチング素子として機能するＴＦＴと、ＯＬＥＤに電流を供給するＴＦＴとが、各画素に設けられることになる。画素の回路構成、及び駆動方法によらず、ＯＬＥＤと電気的に接続され、且つ、ＯＬＥＤに電流を供給するＴＦＴのオン電流（Ｉon）で画素の輝度が決定されるため、例えば、全面白表示とした場合、オン電流が一定でなければ輝度にバラツキが生じてしまうという問題があった。これらの問題を本発明で解決することができる。なお、有機化合物（有機発光材料）
を含む層に無機材料（シリコンまたは酸化シリコンなど）を含んでいてもよい。
図９（Ａ）は、ＥＬモジュールを示す上面図、図９（Ｂ）は図９（Ａ）をＡ−Ａ’で切断した断面図である。絶縁表面を有する基板９００（例えば、ガラス基板、結晶化ガラス基板、もしくはプラスチック基板等）に、画素部９０２、ソース側駆動回路９０１、及びゲート側駆動回路９０３を形成する。これらの画素部や駆動回路は、上記実施例に従えば得ることができる。また、９１８はシール材、９１９はＤＬＣからなる保護膜であり、画素部および駆動回路部はシール材９１８で覆われ、そのシール材は保護膜９１９で覆われている。さらに、接着材を用いてカバー材９２０で封止されている。熱や外力などによる変形に耐えるためカバー材９２０は基板９００と同じ材質のもの、例えばガラス基板を用いることが望ましく、サンドブラスト法などにより図９に示す凹部形状（深さ３〜１０μｍ）に加工する。さらに加工して乾燥剤９２１が設置できる凹部（深さ５０〜２００μｍ）を形成することが望ましい。また、多面取りでＥＬモジュールを製造する場合、基板とカバー材とを貼り合わせた後、ＣＯ2レーザー等を用いて端面が一致するように分断してもよい。
なお、９０８はソース側駆動回路９０１及びゲート側駆動回路９０３に入力される信号を伝送するための配線であり、外部入力端子となるＦＰＣ（フレキシブルプリントサーキット）９０９からビデオ信号やクロック信号を受け取る。なお、ここではＦＰＣしか図示されていないが、このＦＰＣにはプリント配線基盤（ＰＷＢ）が取り付けられていても良い。本明細書における発光装置には、発光装置本体だけでなく、それにＦＰＣもしくはＰＷＢが取り付けられた状態をも含むものとする。
次に、断面構造について図９（Ｂ）を用いて説明する。基板９００上に絶縁膜９１０が設けられ、絶縁膜９１０の上方には画素部９０２、ゲート側駆動回路９０３が形成されており、画素部９０２は電流制御用ＴＦＴ９１１とそのドレインに電気的に接続された画素電極９１２を含む複数の画素により形成される。また、ゲート側駆動回路９０３はｎチャネル型ＴＦＴ９１３とｐチャネル型ＴＦＴ９１４とを組み合わせたＣＭＯＳ回路を用いて形成される。
これらのＴＦＴ（９１１、９１３、９１４を含む）は、上記実施例に従って作製すればよい。ＯＬＥＤを有する半導体装置においては、画素電極に一定の電流が流れるように配置されたＴＦＴ（駆動回路または画素に配置されるＯＬＥＤに電流を供給するＴＦＴ）のオン電流（Ｉon）のバラツキを低減することができ、輝度のバラツキを低減できる。
画素電極９１２は発光素子（ＥＬ素子）の陽極として機能する。また、画素電極９１２の両端にはバンク９１５が形成され、画素電極９１２上にはＥＬ層９１６および発光素子の陰極９１７が形成される。
ＥＬ層９１６としては、発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、低分子系有機ＥＬ材料や高分子系有機ＥＬ材料を用いればよい。また、ＥＬ層として一重項励起により発光（蛍光）する発光材料（シングレット化合物）からなる薄膜、または三重項励起により発光（リン光）する発光材料（トリプレット化合物）からなる薄膜を用いることができる。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
陰極９１７は全画素に共通の配線としても機能し、接続配線９０８を経由してＦＰＣ９０９に電気的に接続されている。さらに、画素部９０２及びゲート側駆動回路９０３に含まれる素子は全て陰極９１７、シール材９１８、及び保護膜９１９で覆われている。
なお、シール材９１８としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材９１８はできるだけ水分や酸素を透過しない材料であることが望ましい。
また、シール材９１８を用いて発光素子を完全に覆った後、すくなくとも図９に示すようにＤＬＣ膜等からなる保護膜９１９をシール材９１８の表面（露呈面）に設けることが好ましい。また、基板の裏面を含む全面に保護膜を設けてもよい。ここで、外部入力端子（ＦＰＣ）が設けられる部分に保護膜が成膜されないように注意することが必要である。マスクを用いて保護膜が成膜されないようにしてもよいし、ＣＶＤ装置でマスキングテープとして用いるテープで外部入力端子部分を覆うことで保護膜が成膜されないようにしてもよい。
以上のような構造で発光素子をシール材９１８及び保護膜で封入することにより、発光素子を外部から完全に遮断することができ、外部から水分や酸素等のＥＬ層の酸化による劣化を促す物質が侵入することを防ぐことができる。従って、信頼性の高い発光装置を得ることができる。
また、画素電極を陰極とし、ＥＬ層と陽極を積層して図９とは逆方向に発光する構成としてもよい。図１０にその一例を示す。なお、上面図は同一であるので省略する。
図１０に示した断面構造について以下に説明する。基板１０００としては、ガラス基板や石英基板の他にも、半導体基板または金属基板も使用することができる。基板１０００上に絶縁膜１０１０が設けられ、絶縁膜１０１０の上方には画素部１００２、ゲート側駆動回路１００３が形成されており、画素部１００２は電流制御用ＴＦＴ１０１１とそのドレインに電気的に接続された画素電極１０１２を含む複数の画素により形成される。また、ゲート側駆動回路１００３はｎチャネル型ＴＦＴ１０１３とｐチャネル型ＴＦＴ１０１４とを組み合わせたＣＭＯＳ回路を用いて形成される。
画素電極１０１２は発光素子の陰極として機能する。また、画素電極１０１２の両端にはバンク１０１５が形成され、画素電極１０１２上にはＥＬ層１０１６および発光素子の陽極１０１７が形成される。
陽極１０１７は全画素に共通の配線としても機能し、接続配線１００８を経由してＦＰＣ１００９に電気的に接続されている。さらに、画素部１００２及びゲート側駆動回路１００３に含まれる素子は全て陽極１０１７、シール材１０１８、及びＤＬＣ等からなる保護膜１０１９で覆われている。また、カバー材１０２１と基板１０００とを接着剤で貼り合わせた。また、カバー材には凹部を設け、乾燥剤１０２１を設置する。
なお、シール材１０１８としては、できるだけ可視光に対して透明もしくは半透明な材料を用いるのが好ましい。また、シール材１０１８はできるだけ水分や酸素を透過しない材料であることが望ましい。
また、図１０では、画素電極を陰極とし、ＥＬ層と陽極を積層したため、発光方向は図１０に示す矢印の方向となっている。
なお、本実施例は実施例１、実施の形態１、または実施の形態２と組み合わせることが可能である。
図１１は本発明に適用可能なレーザー処理装置の一態様を示す図である。この装置はレーザー７００、光学系７０１、基板ステージ７０２、基板搬送手段７０４、ブロワー７１０などから構成されている。また、付随するものとして、基板７１１を保管するカセット７０８、カセットを保持する７０７、ブロワーから供給されたガスで基板上のゴミ等を除去するためのガス噴出口となるノズル７０９などが備えられている。なお、ノズル７０９から放出するガスはレーザー光が照射される領域に吹き付けられる。
レーザーは波長４００nm以下の光を発振するエキシマレーザーなどの気体レーザーや、Ｎｄ−ＹＡＧレーザー、Ｎｄ−ＹＶＯ4レーザー、ＹＬＦレーザーなどの固体レーザーを用いる。Ｎｄ−ＹＡＧレーザーでは基本波（１０６０nm）の他に、第２高調波（５３２nm）や第３高調波（３５３．３nm）などを用いることができる。これらのレーザーはパルス発振するものを用い、発振周波数は５〜３００Hz程度のものが採用される。
光学系７０１はレーザー７００から放出されるレーザー光を集光及び伸張して、被照射面に断面形状が細い線状のレーザー光を照射するためのものである。その構成は任意なものとして良いが、シリンドリカルレンズアレイ７１２、シリンドリカルレンズ７１３、ミラー７１４、ダブレットシリンドリカルレンズ７１５などを用いて構成する。レンズの大きさにもよるが、長手方向は１００〜４００mm程度、短手方向は１００〜５００μm程度の線状レーザー光を照射することが可能である。
ステージ７０２は処理する基板７１１を保持し、レーザーと同期して移動させるためのものである。ステージ７０２には、圧縮空気又は圧縮窒素を供給する気体供給手段７０３が接続されている。ステージ７０２の主表面に設けられた細孔から気体を噴射して基板７１１をステージ７０２に接触させることなく保持することを可能としている。細孔から噴出する気体を基板の一主表面に当てて保持することで、基板を湾曲させることなく保持することができる。基板７１１を浮遊させる高さは１０μm以上１cm以下が可能である。ステージに直接接触させることなく基板７１１を保持することで、基板７１１の汚染の防止、基板の温度変化を小さくすることができる。
基板７１１のカセット７０８からの取り出し、及びレーザー処理に伴う移動は搬送手段７０４により行う。搬送手段７０４にはアーム７０５が備えられている。
アーム７０５は基板７１１の一端を掴み一軸方向に動かすことにより、前述の線状レーザー光を基板の全面に照射することが可能となる。搬送手段７０４は制御装置７０６によりレーザー７００の発振と連動して動作させる。
また、基板７１１の一辺が線状レーザー光の長手方向の長さよりも大きい場合には、一軸方向と直交する方向に基板を動かすことが可能な搬送手段を設ける（図示せず）。互いに交差する方向に基板を動かすことが可能な２つの搬送手段により、前述の線状レーザー光を基板の全面に照射することが可能となる。
このようなレーザー装置は、特に一辺が１０００mmを超え、かつ厚さが１mm以下のガラス基板を処理する場合に有用である。例えば、１２００mm×１６００mmや２０００mm×２５００mmであって、厚さが０．４〜０．７mmのガラス基板を処理することもできる。ガラス基板の面積が大型化しその厚さが薄くなると、ガラス基板は容易に湾曲するが、ステージ７０２の構成として説明したように細孔から噴出する気体をもって基板を保持することにより平坦な面を保って基板を保持することができる。
また、本実施例は、実施の形態１または実施の形態２、或いは実施例１乃至５のいずれか一と自由に組み合わせることが可能である。例えば、実施の形態１における第１のレーザー光の照射に適用することが可能であり、その際ノズルから吹きつけるガスを大気または酸素を含むガスとしてレーザー光の照射領域に吹きつければよい。また、実施の形態１における第２のレーザー光の照射に適用することも可能であり、その場合には、ノズルから吹きつけるガスを不活性気体、例えば窒素としてレーザー光の照射領域に吹きつけ、半導体膜表面の平坦化を行えばよい。従って、本実施例と実施の形態１と組み合わせる場合、レーザー光の照射処理室内の雰囲気を入れ替える必要なく、ノズルから吹きつけるガスを適宜切り替えることによって第１のレーザー光の照射及び第２のレーザー光の照射を短時間で行うことができる。
本発明を実施して形成された駆動回路や画素部は様々なモジュール（アクティブマトリクス型液晶モジュール、アクティブマトリクス型ＥＬモジュール、アクティブマトリクス型ＥＣモジュール）に用いることができる。即ち、本発明を実施することによって、それらを組み込んだ全ての電子機器が完成される。
その様な電子機器としては、ビデオカメラ、デジタルカメラ、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、プロジェクタ、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１４〜図１６に示す。
図１４（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。
図１４（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。
図１４（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。
図１４（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。
図１４（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
図１４（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。
図１５（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。実施例４を投射装置２６０１の一部を構成する液晶モジュール２８０８に適用し、装置全体を完成させることができる。
図１５（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。実施例４を投射装置２７０２の一部を構成する液晶モジュール２８０８に適用し、装置全体を完成させることができる。
なお、図１５（Ｃ）は、図１５（Ａ）及び図１５（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶モジュール２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１５（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
また、図１５（Ｄ）は、図１５（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１５（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
ただし、図１５に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬモジュールでの適用例は図示していない。
図１６（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６、画像入力部（ＣＣＤ、イメージセンサ等）２９０７等を含む。
図１６（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。
図１６（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。
ちなみに図１６（Ｃ）に示すディスプレイは中小型または大型のもの、例えば５〜２０インチの画面サイズのものである。また、このようなサイズの表示部を形成するためには、基板の一辺が１ｍのものを用い、多面取りを行って量産することが好ましい。
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器の作製方法に適用することが可能である。また、本実施例の電子機器は実施例１〜６のどのような組み合わせからなる構成を用いても実現することができる。
本実施例では、上記実施の形態１及び上記実施の形態２に示したＴＦＴ製造工程で得られたＴＦＴの各電気特性を図１７〜図１９に示す。
なお、図１７〜図１９中に示すサンプルＡ１〜Ａ３は、実施の形態１に対応する工程で作製したＴＦＴ（ｎチャネル型ＴＦＴ、Ｌ／Ｗ＝５０／５０）であり、Ｂ１〜Ｂ３は実施の形態２に対応する工程で作製したＴＦＴ（ｎチャネル型ＴＦＴ、Ｌ／Ｗ＝５０／５０）である。
次に、サンプルＡ１〜Ａ３の作製工程を示す。まず、ガラス基板上に膜厚１５０ｎｍの下地絶縁膜（膜厚５０ｎｍの第１酸化窒化シリコン膜と膜厚１００ｎｍの第２酸化窒化シリコン膜）を形成し、下地絶縁膜上に５４ｎｍの非晶質シリコン膜をプラズマＣＶＤ法にて形成する。次いで、オゾン水で非晶質シリコン膜表面に酸化膜を形成した後、ＴＦＴしきい値電圧を制御するため、ｐ型またはｎ型の不純物元素を低濃度に添加するチャネルドープ工程を行う。なお、ここではジボラン（Ｂ2Ｈ6）を質量分離しないでプラズマ励起したイオンドープ法を用い、ドーピング条件を加速電圧１５ｋＶ、ジボランガス流量３０ｓｃｃｍ、ドーズ量１×１０12／ｃｍ2で非晶質シリコン膜にボロンを添加した。次いで、重量換算で１０ppmのニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布する。次いで、熱処理を行い、結晶化を行う。
サンプルＡ１は、この熱処理の際、合計２１本のタングステンハロゲンランプを用いたマルチタスク型のランプアニール装置で７００℃、９０秒の強光の照射を行って結晶化したＴＦＴである。また、サンプルＡ２、Ａ３においては、５００℃、１時間の脱水素化を行った後、炉を用いた熱処理（５５０℃、４時間）を行って結晶化したＴＦＴである。
次いで、表面を洗浄して自然酸化膜等を除去した後、結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、レーザー光（第１のレーザー光：エネルギー密度４７５ｍＪ／ｃｍ2）を大気または酸素雰囲気で照射する。
サンプルＡ１、Ａ３は、この第１のレーザー光を照射する際、エキシマレーザーを用いて酸素と窒素の雰囲気で照射したＴＦＴである。対して、サンプルＡ２は大気で照射したＴＦＴである。
次いで、レーザー光（第１のレーザー光）を照射した場合、表面に凹凸が形成されるとともに薄い酸化膜が形成される。さらに、オゾン含有水溶液（代表的にはオゾン水）で酸化膜を形成して合計１〜１０ｎｍの酸化膜からなるバリア層を形成し、このバリア層上にアルゴン元素を含む非晶質シリコン膜（ゲッタリングサイトとなる）をスパッタ法で膜厚１５０ｎｍ形成する。なお、ここでは、レーザー光を照射した場合に形成される酸化膜もバリア層の一部と見なしている。
次いで、上記ランプアニール装置を用いて６５０℃、１８０秒の強光の照射を行って、第１の半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。
次いで、バリア層をエッチングストッパーとして、アルゴン元素を含む非晶質シリコン膜のみを選択的に除去した後、酸化膜からなるバリア層を除去する。
次いで、結晶構造を有するシリコン膜に対してレーザー光（第２のレーザー光：エネルギー密度５３５ｍＪ／ｃｍ2）を窒素雰囲気で照射する。この第２のレーザー光の照射直後に光学顕微鏡で観察して、第１のレーザー光の照射直後と比較してシリコン膜の表面が平坦化されたことを確認した。
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層を形成する。次いで、半導体層を形成した後、レジストからなるマスクを除去する。
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜となる珪素を主成分とする絶縁膜をプラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。
以降の工程は、実施例１に従い、ゲート電極の形成以降を行ってサンプルＡ１〜Ａ３のＴＦＴを作製した。
次に、サンプルＢ１〜Ｂ３の作製工程を示す。サンプルＡ１〜Ａ３はゲッタリング後に第２のレーザー光を照射したＴＦＴであったが、サンプルＢ１〜Ｂ３は、第２のレーザー光を照射した後にゲッタリングを行ったＴＦＴである。
まず、サンプルＢ１〜Ｂ３は、サンプルＡ１〜Ａ３と同様の手順で、基板上に下地絶縁膜、非晶質シリコン膜を形成し、ニッケルを含む酢酸ニッケル塩溶液をスピナーで塗布した後、熱処理を行い、結晶化を行って結晶構造を有するシリコン膜を形成する。
サンプルＢ１は、この熱処理の際、ランプアニール装置で７００℃、９０秒の強光の照射を行って結晶化したＴＦＴである。また、サンプルＢ２、Ｂ３においては、５００℃、１時間の脱水素化を行った後、炉を用いた熱処理（５５０℃、４時間）を行って結晶化したＴＦＴである。
次いで、表面を洗浄して自然酸化膜等を除去した後、結晶化率（膜の全体積における結晶成分の割合）を高め、結晶粒内に残される欠陥を補修するために、レーザー光（第１のレーザー光：エネルギー密度４７５ｍＪ／ｃｍ2）を大気または酸素雰囲気で照射する。
サンプルＢ１、Ｂ３は、この第１のレーザー光を照射する際、エキシマレーザーを用いて酸素と窒素の雰囲気で照射したＴＦＴである。対して、サンプルＢ２は大気でエキシマレーザーを照射したＴＦＴである。
次いで、表面を洗浄して自然酸化膜等を除去した後、結晶構造を有するシリコン膜に対してレーザー光（第２のレーザー光：エネルギー密度５３５ｍＪ／ｃｍ2）を窒素雰囲気で照射する。この第２のレーザー光の照射直後に光学顕微鏡で観察してシリコン膜の表面が平坦化されたことを確認した。
次いで、オゾン含有水溶液（代表的にはオゾン水）で酸化膜を形成して１〜１０ｎｍの酸化膜からなるバリア層を形成し、このバリア層上にアルゴン元素を含む非晶質シリコン膜（ゲッタリングサイトとなる）をスパッタ法で膜厚１５０ｎｍ形成する。
次いで、上記ランプアニール装置を用いて６５０℃、１８０秒の強光の照射を行って、第１の半導体膜中における金属元素（ニッケル）の濃度を低減、あるいは除去するゲッタリングを行う。
次いで、バリア層をエッチングストッパーとして、アルゴン元素を含む非晶質シリコン膜のみを選択的に除去した後、酸化膜からなるバリア層を除去する。
次いで、得られた結晶構造を有するシリコン膜（ポリシリコン膜とも呼ばれる）の表面にオゾン水で薄い酸化膜を形成した後、レジストからなるマスクを形成し、所望の形状にエッチング処理して島状に分離された半導体層を形成する。次いで、半導体層を形成した後、レジストからなるマスクを除去する。
次いで、フッ酸を含むエッチャントで酸化膜を除去すると同時にシリコン膜の表面を洗浄した後、ゲート絶縁膜となる珪素を主成分とする絶縁膜をプラズマＣＶＤ法により１１５ｎｍの厚さで酸化窒化シリコン膜（組成比Ｓｉ＝３２％、Ｏ＝５９％、Ｎ＝７％、Ｈ＝２％）で形成した。
以降の工程は、サンプルＡ１〜Ａ３と同様に実施例１に従い、ゲート電極の形成以降を行ってサンプルＢ１〜Ｂ３のＴＦＴを作製した。
また、比較するためのサンプルとして、比較例を示した。この比較例は、第２のレーザー光の照射を行わず、第１のレーザー光を酸素と窒素の雰囲気で行ったＴＦＴである。
上記手順によって得られたＴＦＴ（サンプルＡ１〜Ａ３、サンプルＢ１〜Ｂ３、比較例）の電気特性をそれぞれ測定した。
図１７（Ａ）は、Ｖｄ＝１Ｖとした時のオフ電流値（Ｉoff１と呼ぶ）であり、図１７（Ｂ）は、Ｖｄ＝５Ｖとした時のオフ電流値（Ｉoff２と呼ぶ）である。図１７（Ａ）、図１７（Ｂ）から、比較例と比較してサンプルＡ１〜Ａ３、サンプルＢ１〜Ｂ３のオフ電流値が低いことが読み取れる。また、実施の形態２のプロセスに対応するサンプルＢ１〜Ｂ３のオフ電流値がサンプルＡ１〜Ａ３より低いことも読み取れる。従って、オフ電流値を重視するのであれば、実施の形態１よりもゲッタリング前に第２のレーザー光で平坦化を行う実施の形態２のほうが好ましいプロセスであると言える。
また、図１８は、Ｓ値（サブスレッシュルド係数（単位：Ｖ／decade）である。サンプルＢ１〜Ｂ３のＳ値が最も低く良好な値を示していることが読み取れる。また、実施の形態２のプロセスに対応するサンプルＢ１〜Ｂ３のＳ値がサンプルＡ１〜Ａ３より低いことも読み取れる。なお、サンプルＢ１〜Ｂ３のＳ値は比較例よりＳ値が向上している。
また、図１９は、電界効果移動度（μＦＥ：モビリティとも呼ばれ、単位は、ｃｍ2／Ｖｓ）である。サンプルＢ１〜Ｂ３の電界効果移動度が高く良好な値を示していることが読み取れる。また、実施の形態２のプロセスに対応するサンプルＢ１〜Ｂ３の電界効果移動度がサンプルＡ１〜Ａ３より高いことも読み取れる。
図１７〜図１９の実験結果により、実施の形態１及び実施の形態２の効果が確認できる。結果として、Ｓ値や電界効果移動度に関しても、実施の形態２のプロセスは、実施の形態１のプロセスよりも優れていると言える。
また、オフ電流値のバラツキは、どちらのプロセスにおいても低減していることが読み取れるが、Ｓ値や電界効果移動度のバラツキは比較例と比べてやや大きくなっている傾向がある。このＳ値や電界効果移動度のバラツキを低減するには、第２のレーザー光のショット数を第１のレーザー光のショット数よりも少なくすることで解決することができる。
実施の形態１を説明する図。 実施の形態１を説明する図。 実施の形態２を説明する図。 ＡＭ−ＬＣＤの作製工程を示す図。 ＡＭ−ＬＣＤの作製工程を示す図。 アクティブマトリクス型基板の断面構造図。 液晶モジュールの外観を示す上面図である。 液晶表示装置の断面図の一例を示す図である。 ＥＬモジュールの上面および断面を示す図である。 ＥＬモジュールの断面を示す図である。 レーザー処理装置の一態様を示す図である。 オフ電流値（Ｖｄｓ＝１４Ｖ）における確率統計分布図である。 第２のレーザー光のエネルギー密度とＰ―Ｖ値との関係を示す図である。 電子機器の一例を示す図。 電子機器の一例を示す図。 電子機器の一例を示す図。 ＴＦＴ特性（オフ電流値）を示すグラフ。 ＴＦＴ特性（Ｓ値）を示すグラフ。 ＴＦＴ特性（電界効果移動度）を示すグラフ。 半導体膜表面におけるＡＦＭ観察結果（４μｍ×４μｍ） 比較例での半導体膜表面におけるＡＦＭ観察結果（４μｍ×４μｍ） ゲート電極近傍を観察したＴＥＭ写真図。（実施例１） ゲート電極近傍を観察したＴＥＭ写真図。（比較例） ｎチャネル型のＴＦＴ特性の標準偏差を示すグラフ。 ｐチャネル型のＴＦＴ特性の標準偏差を示すグラフ。 ｎチャネル型のＴＦＴ特性のゲートリーク電流（ＶＧ＝４０Ｖ）を示すグラフ。

Claims (5)

  1. シリコンの結晶化を助長する金属元素を用いて結晶化された第１のシリコン膜を形成し、
    第１のレーザー光の照射領域が酸素を含む雰囲気となる第１の状態において、前記第１のシリコン膜に前記第１のレーザー光を照射して結晶性を向上し、
    前記第１のレーザー光を照射した際に前記第１のシリコン膜上に形成される酸化シリコン膜を用いたバリア層上に、希ガス元素を含み且つ非晶質構造を有する第２のシリコン膜を形成し、
    加熱処理を行うことによって、前記第１のシリコン膜に含まれる前記金属元素を、前記第２のシリコン膜にゲッタリングし、
    前記バリア層をエッチングストッパーとして用いて前記第２のシリコン膜を除去し、
    前記バリア層を除去し、
    第２のレーザー光の照射領域が不活性気体雰囲気となる第２の状態において、前記第１のシリコン膜に前記第２のレーザー光を照射して表面の平坦性を向上することを特徴とする半導体装置の作製方法。
  2. シリコンの結晶化を助長する金属元素を用いて結晶化された第１のシリコン膜を形成し、
    第１のレーザー光の照射領域が酸素を含む雰囲気となる第１の状態において、前記第１のシリコン膜に前記第１のレーザー光を照射して結晶性を向上し、
    前記第１のレーザー光を照射した際に前記第１のシリコン膜上に形成される第１の酸化シリコン膜を除去し、
    前記第１のシリコン膜上に、第２の酸化シリコン膜からなるバリア層を形成し、
    前記バリア層上に、希ガス元素を含み且つ非晶質構造を有する第２のシリコン膜を形成し、
    加熱処理を行うことによって、前記第１のシリコン膜に含まれる前記金属元素を、前記第２のシリコン膜にゲッタリングし、
    前記バリア層をエッチングストッパーとして用いて前記第２のシリコン膜を除去し、
    前記バリア層を除去し、
    第２のレーザー光の照射領域が不活性気体雰囲気となる第２の状態において、前記第１のシリコン膜に前記第２のレーザー光を照射して表面の平坦性を向上することを特徴とする半導体装置の作製方法。
  3. 請求項１又は請求項２において、
    前記第２のレーザー光を照射した後、前記第１のシリコン膜を所望の形状のシリコン層に加工し、
    前記シリコン層上にゲート絶縁膜を形成することを特徴とする半導体装置の作製方法。
  4. 請求項１乃至請求項３のいずれか一項において、
    前記第１のレーザー光の照射領域に酸素を含むガスを吹き付けながら、前記第１のレーザー光を照射することによって、前記第１の状態とすることを特徴とする半導体装置の作製方法。
  5. 請求項１乃至請求項４のいずれか一項において、
    前記第２のレーザー光の照射領域に不活性気体ガスを吹き付けながら、前記第２のレーザー光を照射することによって、前記第２の状態とすることを特徴とする半導体装置の作製方法。
JP2008024149A 2001-03-29 2008-02-04 半導体装置の作製方法 Expired - Fee Related JP4850858B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008024149A JP4850858B2 (ja) 2001-03-29 2008-02-04 半導体装置の作製方法

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JP2001097226 2001-03-29
JP2001097226 2001-03-29
JP2001133220 2001-04-27
JP2001133220 2001-04-27
JP2001296087 2001-09-27
JP2001296087 2001-09-27
JP2008024149A JP4850858B2 (ja) 2001-03-29 2008-02-04 半導体装置の作製方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2002093645A Division JP4230160B2 (ja) 2001-03-29 2002-03-29 半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2008182250A JP2008182250A (ja) 2008-08-07
JP4850858B2 true JP4850858B2 (ja) 2012-01-11

Family

ID=27346406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008024149A Expired - Fee Related JP4850858B2 (ja) 2001-03-29 2008-02-04 半導体装置の作製方法

Country Status (2)

Country Link
US (4) US6855584B2 (ja)
JP (1) JP4850858B2 (ja)

Families Citing this family (52)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0869967A (ja) * 1994-08-26 1996-03-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP3917698B2 (ja) * 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
US7503975B2 (en) * 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
JP2002231627A (ja) 2001-01-30 2002-08-16 Semiconductor Energy Lab Co Ltd 光電変換装置の作製方法
JP4993810B2 (ja) * 2001-02-16 2012-08-08 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4718700B2 (ja) * 2001-03-16 2011-07-06 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7052943B2 (en) * 2001-03-16 2006-05-30 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7253032B2 (en) 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7087504B2 (en) * 2001-05-18 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device by irradiating with a laser beam
JP2002365614A (ja) * 2001-06-04 2002-12-18 Nec Kagoshima Ltd 液晶表示装置の製造方法
TW550648B (en) * 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4256087B2 (ja) 2001-09-27 2009-04-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4271413B2 (ja) * 2002-06-28 2009-06-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7232715B2 (en) * 2002-11-15 2007-06-19 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor film and semiconductor device and laser processing apparatus
US7064089B2 (en) * 2002-12-10 2006-06-20 Semiconductor Energy Laboratory Co., Ltd. Plasma treatment apparatus and method for plasma treatment
US7015496B2 (en) * 2002-12-27 2006-03-21 Semiconductor Energy Laboratory Co., Ltd. Field emission device and manufacturing method thereof
TW595002B (en) * 2003-04-16 2004-06-21 Au Optronics Corp Fabricating method of low temperature poly-silicon film and low temperature poly-silicon thin film transistor
US6998776B2 (en) * 2003-04-16 2006-02-14 Corning Incorporated Glass package that is hermetically sealed with a frit and method of fabrication
US7344901B2 (en) * 2003-04-16 2008-03-18 Corning Incorporated Hermetically sealed package and method of fabricating of a hermetically sealed package
US20050051513A1 (en) * 2003-09-05 2005-03-10 Cheng-Sung Wei Method of forming a landing zone for magnetic recording media
US7122808B2 (en) * 2003-11-14 2006-10-17 Konica Minolta Medical & Graphic, Inc. Radiation image conversion panel
US7276402B2 (en) * 2003-12-25 2007-10-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US7507617B2 (en) * 2003-12-25 2009-03-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
KR20050106250A (ko) * 2004-05-04 2005-11-09 네오폴리((주)) 플라즈마를 이용한 다결정 박막 트랜지스터의 제조 방법
KR100624427B1 (ko) * 2004-07-08 2006-09-19 삼성전자주식회사 다결정 실리콘 제조방법 및 이를 이용하는 반도체 소자의제조방법
US7138307B2 (en) * 2004-08-04 2006-11-21 Intel Corporation Method to produce highly doped polysilicon thin films
US7622338B2 (en) 2004-08-31 2009-11-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US7977253B2 (en) * 2004-08-31 2011-07-12 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US7572741B2 (en) 2005-09-16 2009-08-11 Cree, Inc. Methods of fabricating oxide layers on silicon carbide layers utilizing atomic oxygen
US7524713B2 (en) * 2005-11-09 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
US20070117287A1 (en) * 2005-11-23 2007-05-24 Semiconductor Energy Laboratory Co., Ltd. Laser irradiation apparatus
US20080124558A1 (en) * 2006-08-18 2008-05-29 Heather Debra Boek Boro-silicate glass frits for hermetic sealing of light emitting device displays
US20080212970A1 (en) * 2007-02-26 2008-09-04 Celight, Inc. Non-line of sight optical communications
WO2008128781A1 (de) * 2007-04-24 2008-10-30 Limo Patentverwaltung Gmbh & Co. Kg Verfahren zur umstrukturierung von halbleiterschichten
US7745268B2 (en) * 2007-06-01 2010-06-29 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device with irradiation of single crystal semiconductor layer in an inert atmosphere
WO2009035063A1 (en) * 2007-09-14 2009-03-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance
JP5490393B2 (ja) * 2007-10-10 2014-05-14 株式会社半導体エネルギー研究所 半導体基板の製造方法
JP5527956B2 (ja) * 2007-10-10 2014-06-25 株式会社半導体エネルギー研究所 半導体基板の製造方法
US8003483B2 (en) * 2008-03-18 2011-08-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing SOI substrate
US20100081251A1 (en) * 2008-09-29 2010-04-01 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing soi substrate
JP2010114431A (ja) * 2008-10-10 2010-05-20 Semiconductor Energy Lab Co Ltd Ｓｏｉ基板の作製方法
US20100095705A1 (en) 2008-10-20 2010-04-22 Burkhalter Robert S Method for forming a dry glass-based frit
JP5562696B2 (ja) * 2009-03-27 2014-07-30 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5713603B2 (ja) * 2009-09-02 2015-05-07 株式会社半導体エネルギー研究所 Ｓｏｉ基板の作製方法
FR2951016B1 (fr) * 2009-10-05 2012-07-13 St Microelectronics Rousset Procede de protection d'une puce de circuit integre contre des attaques laser
EP2306518B1 (fr) * 2009-10-05 2014-12-31 STMicroelectronics (Rousset) SAS Méthode de protection d'une puce de circuit intégré contre une analyse par attaques laser
FR2950997B1 (fr) * 2009-10-05 2011-12-09 St Microelectronics Rousset Puce de circuit integre protegee contre des attaques laser
KR101094280B1 (ko) * 2009-11-10 2011-12-19 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조 방법
US9219159B2 (en) * 2011-03-25 2015-12-22 Semiconductor Energy Laboratory Co., Ltd. Method for forming oxide semiconductor film and method for manufacturing semiconductor device
KR102516162B1 (ko) 2013-12-02 2023-03-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제조방법

Family Cites Families (100)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8618006D0 (en) * 1986-07-23 1986-08-28 Ae Plc Centrifugal oil filter
US4879176A (en) 1987-03-16 1989-11-07 Minnesota Mining And Manufacturing Company Surface modification of semicrystalline polymers
US6048588A (en) 1988-07-08 2000-04-11 Cauldron Limited Partnership Method for enhancing chemisorption of material
US5212116A (en) 1990-06-18 1993-05-18 At&T Bell Laboratories Method for forming planarized films by preferential etching of the center of a wafer
JPH04101427A (ja) * 1990-08-21 1992-04-02 Toshiba Corp 半導体装置及びその製造方法
US5210050A (en) 1990-10-15 1993-05-11 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device comprising a semiconductor film
US5525550A (en) 1991-05-21 1996-06-11 Fujitsu Limited Process for forming thin films by plasma CVD for use in the production of semiconductor devices
US5578520A (en) 1991-05-28 1996-11-26 Semiconductor Energy Laboratory Co., Ltd. Method for annealing a semiconductor
JPH05182923A (ja) 1991-05-28 1993-07-23 Semiconductor Energy Lab Co Ltd レーザーアニール方法
US5244819A (en) 1991-10-22 1993-09-14 Honeywell Inc. Method to getter contamination in semiconductor devices
US5899709A (en) 1992-04-07 1999-05-04 Semiconductor Energy Laboratory Co., Ltd. Method for forming a semiconductor device using anodic oxidation
JP3048749B2 (ja) 1992-04-28 2000-06-05 キヤノン株式会社 薄膜形成方法
KR0171923B1 (ko) 1993-02-15 1999-02-01 순페이 야마자끼 반도체장치 제작방법
KR100355938B1 (ko) 1993-05-26 2002-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치제작방법
JP3450376B2 (ja) 1993-06-12 2003-09-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH06349735A (ja) 1993-06-12 1994-12-22 Semiconductor Energy Lab Co Ltd 半導体装置
TW369686B (en) * 1993-07-27 1999-09-11 Semiconductor Energy Lab Corp Semiconductor device and process for fabricating the same
JP3431041B2 (ja) 1993-11-12 2003-07-28 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5923962A (en) 1993-10-29 1999-07-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a semiconductor device
TW264575B (ja) 1993-10-29 1995-12-01 Handotai Energy Kenkyusho Kk
JP3325992B2 (ja) * 1994-01-08 2002-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100321541B1 (ko) 1994-03-09 2002-06-20 야마자끼 순페이 능동 매트릭스 디스플레이 장치의 작동 방법
US6162667A (en) 1994-03-28 2000-12-19 Sharp Kabushiki Kaisha Method for fabricating thin film transistors
EP0675529A3 (en) 1994-03-30 1998-06-03 Denso Corporation Process for manufacturing vertical MOS transistors
JP3540012B2 (ja) 1994-06-07 2004-07-07 株式会社半導体エネルギー研究所 半導体装置作製方法
TW273639B (en) 1994-07-01 1996-04-01 Handotai Energy Kenkyusho Kk Method for producing semiconductor device
US6300176B1 (en) 1994-07-22 2001-10-09 Semiconductor Energy Laboratory Co., Ltd. Laser processing method
JP3464285B2 (ja) 1994-08-26 2003-11-05 株式会社半導体エネルギー研究所 半導体装置の作製方法
US5789284A (en) 1994-09-29 1998-08-04 Semiconductor Energy Laboratory Co., Ltd. Method for fabricating semiconductor thin film
JP3942651B2 (ja) 1994-10-07 2007-07-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3535241B2 (ja) 1994-11-18 2004-06-07 株式会社半導体エネルギー研究所 半導体デバイス及びその作製方法
TW297950B (ja) 1994-12-16 1997-02-11 Handotai Energy Kenkyusho Kk
JP3469337B2 (ja) 1994-12-16 2003-11-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3306258B2 (ja) 1995-03-27 2002-07-24 三洋電機株式会社 半導体装置の製造方法
US5828084A (en) 1995-03-27 1998-10-27 Sony Corporation High performance poly-SiGe thin film transistor
US5956581A (en) 1995-04-20 1999-09-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6066516A (en) 1995-06-26 2000-05-23 Seiko Epson Corporation Method for forming crystalline semiconductor layers, a method for fabricating thin film transistors, and method for fabricating solar cells and active matrix liquid crystal devices
US5907770A (en) 1995-07-19 1999-05-25 Semiconductor Energy Laboratory Co., Method for producing semiconductor device
US6027960A (en) 1995-10-25 2000-02-22 Semiconductor Energy Laboratory Co., Ltd. Laser annealing method and laser annealing device
US6444506B1 (en) 1995-10-25 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing silicon thin film devices using laser annealing in a hydrogen mixture gas followed by nitride formation
US6331457B1 (en) 1997-01-24 2001-12-18 Semiconductor Energy Laboratory., Ltd. Co. Method for manufacturing a semiconductor thin film
KR100440083B1 (ko) 1996-01-23 2004-10-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체박막제작방법
JP3910229B2 (ja) * 1996-01-26 2007-04-25 株式会社半導体エネルギー研究所 半導体薄膜の作製方法
US5943560A (en) 1996-04-19 1999-08-24 National Science Council Method to fabricate the thin film transistor
JP3306300B2 (ja) 1996-06-20 2002-07-24 三洋電機株式会社 半導体膜のレーザーアニール方法
US6444507B1 (en) 1996-10-22 2002-09-03 Seiko Epson Corporation Fabrication process for thin film transistors in a display or electronic device
WO2004079826A1 (ja) 1996-10-22 2004-09-16 Mitsutoshi Miyasaka 薄膜トランジスタの製造方法、及び表示装置と電子機器
JP3917698B2 (ja) 1996-12-12 2007-05-23 株式会社半導体エネルギー研究所 レーザーアニール方法およびレーザーアニール装置
JPH1174536A (ja) 1997-01-09 1999-03-16 Sanyo Electric Co Ltd 半導体装置の製造方法
US6764928B1 (en) 1997-02-20 2004-07-20 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing an El display device
JP3983334B2 (ja) 1997-02-20 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4242461B2 (ja) 1997-02-24 2009-03-25 株式会社半導体エネルギー研究所 半導体装置の作製方法
TW379360B (en) 1997-03-03 2000-01-11 Semiconductor Energy Lab Method of manufacturing a semiconductor device
US6307214B1 (en) 1997-06-06 2001-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor thin film and semiconductor device
JP3830623B2 (ja) 1997-07-14 2006-10-04 株式会社半導体エネルギー研究所 結晶性半導体膜の作製方法
JP4601731B2 (ja) 1997-08-26 2010-12-22 株式会社半導体エネルギー研究所 半導体装置、半導体装置を有する電子機器及び半導体装置の作製方法
US6121660A (en) 1997-09-23 2000-09-19 Semiconductor Energy Laboratory Co., Ltd. Channel etch type bottom gate semiconductor device
US6680223B1 (en) 1997-09-23 2004-01-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6444390B1 (en) 1998-02-18 2002-09-03 Semiconductor Energy Laboratory Co., Ltd. Process for producing semiconductor thin film devices using group 14 element and high temperature oxidizing treatment to achieve a crystalline silicon film
JP3980159B2 (ja) 1998-03-05 2007-09-26 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6482684B1 (en) 1998-03-27 2002-11-19 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a TFT with Ge seeded amorphous Si layer
US6388270B1 (en) 1998-03-27 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for producing same
US6673126B2 (en) 1998-05-14 2004-01-06 Seiko Epson Corporation Multiple chamber fabrication equipment for thin film transistors in a display or electronic device
US6506669B1 (en) 1998-06-30 2003-01-14 Matsushita Electric Industrial Co., Ltd. Method of fabricating a thin film transistor
KR20010071526A (ko) 1998-07-06 2001-07-28 모리시타 요이찌 박막 트랜지스터와 액정표시장치
JP2000081642A (ja) 1998-07-06 2000-03-21 Hitachi Ltd 液晶表示装置およびその製造方法
US7153729B1 (en) 1998-07-15 2006-12-26 Semiconductor Energy Laboratory Co., Ltd. Crystalline semiconductor thin film, method of fabricating the same, semiconductor device, and method of fabricating the same
US6559036B1 (en) * 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
SG73610A1 (en) 1998-10-07 2002-01-15 Agilent Technologies Inc Integrated circuit die with directly coupled noise suppression and/or other device
US6304329B1 (en) 1998-10-19 2001-10-16 Canon Kabushiki Kaisha Gyro and semiconductor device having a plurality of laser diodes
US6071796A (en) 1998-10-30 2000-06-06 Sharp Laboratories Of America, Inc. Method of controlling oxygen incorporation during crystallization of silicon film by excimer laser anneal in air ambient
JP2000340503A (ja) 1999-05-26 2000-12-08 Seiko Epson Corp 半導体膜の製造方法、薄膜トランジスタの製造方法、アクティブマトリクス基板
JP3425392B2 (ja) 1999-05-27 2003-07-14 シャープ株式会社 半導体装置の製造方法
JP2001023899A (ja) 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
JP4101409B2 (ja) 1999-08-19 2008-06-18 シャープ株式会社 半導体装置の製造方法
JP2001135573A (ja) 1999-11-02 2001-05-18 Sharp Corp 半導体装置の製造方法およびその半導体装置
US6646287B1 (en) 1999-11-19 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with tapered gate and insulating film
JP2001158966A (ja) 1999-12-01 2001-06-12 Ebara Corp 金属ないし金属化合物薄膜の作製方法
JP2001185503A (ja) 1999-12-24 2001-07-06 Nec Corp 半導体薄膜改質装置
JP4076720B2 (ja) 1999-12-28 2008-04-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6821827B2 (en) 1999-12-28 2004-11-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TWI263336B (en) 2000-06-12 2006-10-01 Semiconductor Energy Lab Thin film transistors and semiconductor device
JP2002083974A (ja) 2000-06-19 2002-03-22 Semiconductor Energy Lab Co Ltd 半導体装置
US6828587B2 (en) 2000-06-19 2004-12-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7503975B2 (en) 2000-06-27 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method therefor
US6703265B2 (en) 2000-08-02 2004-03-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2002093738A (ja) 2000-09-18 2002-03-29 Toshiba Corp 多結晶半導体膜の製造装置
TWI221645B (en) 2001-01-19 2004-10-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
JP2002231628A (ja) * 2001-02-01 2002-08-16 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US7253032B2 (en) 2001-04-20 2007-08-07 Semiconductor Energy Laboratory Co., Ltd. Method of flattening a crystallized semiconductor film surface by using a plate
JP4854866B2 (ja) 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7087504B2 (en) * 2001-05-18 2006-08-08 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device by irradiating with a laser beam
US6906344B2 (en) * 2001-05-24 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor with plural channels and corresponding plural overlapping electrodes
TW544938B (en) 2001-06-01 2003-08-01 Semiconductor Energy Lab Method of manufacturing a semiconductor device
TW550648B (en) 2001-07-02 2003-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP4267266B2 (ja) 2001-07-10 2009-05-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4106204B2 (ja) 2001-08-22 2008-06-25 シャープ株式会社 半導体装置の製造方法
JP5005881B2 (ja) 2004-05-13 2012-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7524713B2 (en) 2005-11-09 2009-04-28 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Also Published As

Publication number Publication date
JP2008182250A (ja) 2008-08-07
US20020187594A1 (en) 2002-12-12
US20080138963A1 (en) 2008-06-12
US7655513B2 (en) 2010-02-02
US6855584B2 (en) 2005-02-15
US20050112850A1 (en) 2005-05-26
US7015083B2 (en) 2006-03-21
US20060183276A1 (en) 2006-08-17
US7291523B2 (en) 2007-11-06

Similar Documents

Publication Publication Date Title
JP4850858B2 (ja) 半導体装置の作製方法
JP5393726B2 (ja) 半導体装置の作製方法
US6803296B2 (en) Method of manufacturing a semiconductor device with leveling of a surface of a semiconductor film through irradiation
US7485586B2 (en) Laser irradiating apparatus and method of manufacturing semiconductor apparatus
US7998845B2 (en) Semiconductor device and method of manufacturing the same
JP4439789B2 (ja) レーザ照射装置、並びに半導体装置の作製方法
JP2002324808A (ja) 半導体装置およびその作製方法
JP4230160B2 (ja) 半導体装置の作製方法
US7199027B2 (en) Method of manufacturing a semiconductor film by plasma CVD using a noble gas and nitrogen
JP4860055B2 (ja) 半導体装置の作製方法
JP4216003B2 (ja) 半導体装置の作製方法
JP4212844B2 (ja) 半導体装置の作製方法
JP4837871B2 (ja) 半導体装置の作製方法
JP5005881B2 (ja) 半導体装置の作製方法
JP4357811B2 (ja) 半導体装置の作製方法
JP4176366B2 (ja) 半導体装置の作製方法
JP4267253B2 (ja) 半導体装置の作製方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110518

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110524

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111019

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141028

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees