JP2001023899A - 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法 - Google Patents

半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法

Info

Publication number
JP2001023899A
JP2001023899A JP11198359A JP19835999A JP2001023899A JP 2001023899 A JP2001023899 A JP 2001023899A JP 11198359 A JP11198359 A JP 11198359A JP 19835999 A JP19835999 A JP 19835999A JP 2001023899 A JP2001023899 A JP 2001023899A
Authority
JP
Japan
Prior art keywords
thin film
semiconductor
semiconductor thin
less
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11198359A
Other languages
English (en)
Inventor
Takaaki Shinagawa
陽明 品川
Akio Mimura
秋男 三村
Genshiro Kawachi
玄士朗 河内
Takeshi Sato
健史 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11198359A priority Critical patent/JP2001023899A/ja
Priority to PCT/JP2000/004608 priority patent/WO2001004939A1/ja
Priority to US09/959,644 priority patent/US6608326B1/en
Priority to TW089113948A priority patent/TW478003B/zh
Publication of JP2001023899A publication Critical patent/JP2001023899A/ja
Priority to US10/388,638 priority patent/US7419860B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78678—Polycrystalline or microcrystalline silicon transistor with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/036—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes
    • H01L31/0368—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors
    • H01L31/03682—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their crystalline structure or particular orientation of the crystalline planes including polycrystalline semiconductors including only elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/186—Particular post-treatment for the devices, e.g. annealing, impurity gettering, short-circuit elimination, recrystallisation
    • H01L31/1872—Recrystallisation
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Abstract

(57)【要約】 【課題】レーザ結晶化技術により、表面が平坦でかつ結
晶粒径の大きな結晶性半導体を安価なガラス基板上に作
製する。 【解決手段】ガラス基板上に絶縁膜の成膜，一層目の半
導体膜の成膜，レーザ光を弱いエネルギーから強いもの
へと段階的に照射する一層目の半導体膜の結晶化，一層
目よりも薄い二層目半導体の成膜，レーザ光を弱いエネ
ルギーから強いものへと段階的に照射する二層目半導体
薄膜のレーザ結晶化、の一連の工程を大気にさらすこと
なく連続的に行う。 【効果】表面が平坦でかつ結晶粒径の大きな、高品質結
晶性半導体を製造できた。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はレーザ結晶化法によ
って作製した半導体薄膜と、この半導体薄膜を用いた薄
膜トランジスタ及び液晶表示装置，アクティブマトリク
ス型液晶表示装置，太陽電池等の半導体装置とそれら製
造方法に関するものである。
【０００２】
【従来の技術】高性能な薄膜トランジスタ，高付加価値
の液晶表示装置や太陽電池への応用が期待される結晶性
半導体を低コストで作製する手段としては、レーザ結晶
化技術が最も広く研究されている。レーザ照射による半
導体薄膜の結晶化では、半導体の表面近傍のみを局所加
熱するため、支持基板に安価なガラス基板や有機樹脂基
板が使用できるため、低コスト化につながる。また、レ
ーザ照射した半導体は、一度液体になった後、冷却固化
して結晶化するため、欠陥の少ない高品質な結晶性半導
体になる。結晶性半導体の膜質を向上させる手段の一つ
として、結晶粒径の拡大がある。結晶粒径の拡大によっ
て、欠陥を含む結晶粒界の半導体膜全体に対する体積割
合が減少し、電子およびホールの移動度が向上する。ま
た、欠陥の減少自体が結晶性半導体の膜質を向上させ
る。結晶粒径を拡大させる手段としては、(1）Dig. of
Tech. Papers 1997 Int. Workshop Active Matrix Liq.
Cryst.Displays (Business Center of Academic Societ
ies, Tokyo 1997) p59に記載されているように、非晶質
シリコンをレーザ結晶化した後、作製された多結晶シリ
コン上に非晶質シリコンを成膜し、この非晶質シリコン
をレーザ結晶化する方法がある。
【０００３】一方、レーザ結晶化法により作製した結晶
性半導体たとえば多結晶シリコンの問題点として、結晶
粒径の大きな高品質な多結晶シリコンを作製した時に生
じる多数の突起による表面の凹凸の形成がある。この突
起の高さはレーザ照射前の半導体の膜厚に近くなる。突
起発生のメカニズムは、Applied Physics Lettersvol.6
8 No.15 1996 p2138 で報告されているように、基板に
対しての横方向の結晶成長面が衝突する境界での、溶融
シリコンから固体シリコンへの相変化に伴う体積の膨張
による、と考えられている。なお、横方向の結晶成長
は、半導体薄膜の膜厚以上の大きな結晶粒が生じる際に
は、通常起きる。この凹凸が大きい半導体薄膜を、コプ
レナー型薄膜トランジスタの能動層に用いた場合、突起
で電界集中が起こり、この能動層の上層であるゲート絶
縁膜の絶縁破壊が起きたり、ホットキャリアによる欠陥
発生等のゲート絶縁膜信頼性の低下が生じる。それを防
止するため、ゲート絶縁膜を１００ｎｍ以上に厚く成膜
しなければならず、薄膜トランジスタの低消費電力駆動
が困難になる。また、この突起の結晶性は大変悪く、こ
の突起が多数発生した半導体をコプレナー型もしくは正
スタガー型薄膜トランジスタに用いる場合、チャネル領
域に突起が位置するので、オン電流を低下させる。この
半導体薄膜のレーザ結晶化時における突起の発生を抑制
する手段としては、これまで以下の手段が報告されてい
る。
【０００４】(2）IEEE TARANSACTIONS ON ELECTRON DEV
ICES, VOL.42 NO.2 1995 p251 に記載されているように
レーザを１０ｍＪ／cm2 ピッチで多段階照射する。
【０００５】(3）Dig. of Tech. Papers 1997 Int. Wor
kshop Active Matrix Liq. Cryst.Displays (Bu sines
s Center of Academic Societies, Tokyo 1997) p167に
記載されているように、非晶質シリコンを固層成長法で
多結晶化した後、レーザ照射する。
【０００６】(4）信学技報EID98-19(1998-06) p67 に記
載されているように、レーザビームの形状を、すそを長
くするように変える。
【０００７】
【発明が解決しようとする課題】結晶性半導体の結晶粒
径拡大を目的とした上記従来技術の(1）では、結晶粒径
は確かに拡大するが、半導体の膜厚と同じレベルの高さ
の突起が生じ、大きな凹凸が発生する点で問題がある。
また、レーザ照射前の非晶質シリコンを脱水素処理のた
め外気に触れさせるので、表面に自然酸化膜ができ、レ
ーザ結晶化の際、シリコン膜中に酸素が混入して、膜質
を低下させるのも問題である。
【０００８】一方、突起の発生を抑制する従来技術の
(2）は、レーザを細かく１０ｍＪ／cm2 で多段階照射す
るため、一度できた微結晶シリコンが溶融しにくく、結
晶粒径が６０ｎｍ程度の多結晶シリコンしか作製でき
ず、結晶粒径が５００ｎｍ以上の大きな多結晶シリコン
ができないという問題点がある。(3）では、固層成長法
を用いるため、シリコンを１０００℃で加熱するので安
価なガラス基板が使用できず、低コストで結晶性半導体
を製造できない問題がある。(4）では、突起が小さくな
ると結晶粒径が小さくなり、表面の粗さの小ささと結晶
粒径の大きさを両立できない問題がある。
【０００９】それに対して、本発明はレーザ結晶化法を
用い、結晶粒径の拡大と半導体表面での突起生成の抑制
との両立を目的としており、膜厚が４０ｎｍ以上でかつ
平均結晶粒径が５００ｎｍ以上でかつ表面の平均粗さが
５ｎｍ以下と平坦な高性能な結晶性半導体を、低コスト
で提供するものである。
【００１０】
【課題を解決するための手段】上記課題を解決するた
め、本発明の請求項１記載の半導体薄膜は、レーザ結晶
化法でガラス基板上に作製され、膜厚が４０ｎｍ以上１
００ｎｍ未満でかつ表面の平均粗さが５ｎｍ以下でかつ
平均結晶粒径が５００ｎｍ以上であることを特徴として
いる。
【００１１】本発明の請求項２記載の半導体薄膜は、レ
ーザ結晶化法でガラス基板上に作製され、膜厚が４０ｎ
ｍ以上１００ｎｍ未満でかつ表面の平均粗さが５ｎｍ以
下でかつ平均結晶粒径が５００ｎｍ以上でかつ任意の結
晶粒の面積をＳｎとした時、その結晶粒の外周の長さＬ
ｎが、Ｒｎ＝（Ｓｎ／π)1/2で定義されるＲｎに対し
て、少なくとも５０％以上の結晶粒においてＬｎ≦４π
Ｒｎが成り立つことを特徴としている。
【００１２】本発明の請求項３記載の半導体薄膜は、レ
ーザ結晶化法によってガラス基板上に作製され、膜厚が
４０ｎｍ以上１００ｎｍ未満でかつ表面の平均粗さが５
ｎｍ以下でかつ平均結晶粒径が５００ｎｍ以上でかつ任
意の結晶粒の面積をＳｎとした時、その結晶粒の外周の
長さＬｎが、Ｒｎ＝（Ｓｎ／π)1/2で定義されるＲｎに
対して、少なくとも５０％以上の結晶粒においてＬｎ≦
４πＲｎが成り立ち、さらにある断面の結晶構造を見た
時、少なくとも７０％以上の結晶粒が半導体層と下地と
の界面から半導体表面まで、途中で切れることなく連続
的に延びていることを特徴としている。
【００１３】本発明の請求項４記載の半導体薄膜は、レ
ーザ結晶化法によってガラス基板上に作製され、膜厚が
４０ｎｍ以上でかつ表面の平均粗さが５ｎｍ以下でかつ
平均結晶粒径が５００ｎｍ以上であることを特徴として
いる。
【００１４】本発明の請求項５記載の半導体薄膜は、レ
ーザ結晶化法によってガラス基板上で作製され、膜厚が
４０ｎｍ以上でかつ表面の平均粗さが５ｎｍ以下でかつ
平均結晶粒径が５００ｎｍ以上でかつ任意の結晶粒の面
積をＳｎとした時、その結晶粒の表面における外周の長
さＬｎが、Ｒｎ＝（Ｓｎ／π)1/2で定義されるＲｎに対
して、少なくとも５０％以上の結晶粒においてＬｎ≦４
πＲｎが成り立つことを特徴としている。
【００１５】本発明の請求項６記載の半導体薄膜は、請
求項１，２，３，４もしくは５記載の半導体薄膜の特徴
に加えて、結晶粒の配向が主に（１.１.１）面であるこ
とを特徴としている。
【００１６】本発明の請求項７記載の半導体薄膜は、請
求項１，２，３，４，５もしくは６記載の半導体薄膜の
特徴に加えて、半導体がシリコンであることを特徴とし
ている。
【００１７】本発明の請求項８記載の半導体薄膜は、請
求項１，２，３，４，５，６もしくは７記載の半導体薄
膜の特徴に加えて、少なくとも一部の結晶粒界の位置決
めがされており、またその一部の結晶粒の配向が（１.
０.０）もしくは（１.１.０）であることを特徴として
いる。
【００１８】本発明の請求項９記載の半導体薄膜は、請
求項１，２，３，４，５，６，７もしくは８記載の半導
体薄膜の特徴に加えて、ガラス基板が無アルカリガラス
でありかつその歪点が７００℃以下であることを特徴と
している。
【００１９】本発明の請求項１０記載の半導体薄膜の製
造方法は、ガラス基板上に絶縁膜を成膜した後、大気に
さらされることなく絶縁膜上で半導体薄膜の成膜と連続
してそれに続くレーザ結晶化のセットを少なくとも２回
以上繰り返す半導体薄膜の製造方法で、各セットのレー
ザの照射法が弱いエネルギーのレーザ光の走査から強い
エネルギーのレーザ光の走査へと段階的にレーザ光のエ
ネルギーを上げていく方法であることを特徴としてい
る。
【００２０】本発明の請求項１１記載の半導体薄膜の製
造方法は、ガラス基板上に絶縁膜を成膜した後、大気に
さらされることなく絶縁膜上で半導体薄膜の成膜と連続
してそれに続くレーザ結晶化のセットを少なくとも２回
以上繰り返す半導体薄膜の製造方法で、半導体成膜時の
膜厚が下層より上層が薄いことを特徴としている。
【００２１】本発明の請求項１２記載の半導体薄膜の製
造方法は、請求項１０もしくは１１記載の製造方法の特
徴に加えて、一層目に成膜した半導体薄膜の膜厚が３０
ｎｍ以上７０ｎｍ以下、および二層目に成膜した半導体
薄膜の膜厚が２５ｎｍ以上４０ｎｍ以下であることを特
徴としている。
【００２２】本発明の請求項１３記載の半導体薄膜の製
造方法は、請求項１０，１１もしくは１２記載の製造方
法の特徴に加えて、成膜した半導体薄膜が、膜中の結合
水素濃度が１０％以下のシリコンであることを特徴とし
ている。
【００２３】本発明の請求項１４記載の半導体薄膜の製
造方法は、請求項１０，１１，１２もしくは１３記載の
製造方法の特徴に加えて、レーザ結晶化の際の基板温度
が２００℃以上５００℃以下であることを特徴としてい
る。
【００２４】本発明の請求項１５記載の半導体薄膜の製
造方法は、請求項１０，１１，１２，１３もしくは１４
記載の製造方法の特徴に加えて、使用するガラス基板が
無アルカリガラスでありかつその歪点が７００℃以下で
あることを特徴としている。本発明の請求項１６記載の
薄膜トランジスタを含む半導体装置は、ガラス基板上に
作製されたこと、および薄膜トランジスタの能動層に、
レーザ結晶化法によって作製された膜厚が４０ｎｍ以上
１００ｎｍ未満でかつ表面の平均粗さが５nm以下でかつ
平均結晶粒径が５００ｎｍ以上である半導体薄膜を用い
たことを特徴としている。
【００２５】本発明の請求項１７記載の薄膜トランジス
タを含む半導体装置は、ガラス基板上に作製されたこ
と、および薄膜トランジスタの能動層に、レーザ結晶化
法によって作製された膜厚が４０ｎｍ以上１００ｎｍ未
満でかつ表面の平均粗さが５nm以下でかつ平均結晶粒径
が５００ｎｍ以上でかつ任意の結晶粒の面積をＳｎとし
た時、その結晶粒の表面における外周の長さＬｎが、Ｒ
ｎ＝（Ｓｎ／π)1/2で定義されるＲｎに対して、少なく
とも５０％以上の結晶粒においてＬｎ≦４πＲｎが成り
立つ半導体薄膜を用いたことを特徴としている。
【００２６】本発明の請求項１８記載の薄膜トランジス
タを含む半導体装置は、ガラス基板上に作製されたこ
と、およびレーザ結晶化法で作製された膜厚が４０ｎｍ
以上１００ｎｍ未満でかつ表面の平均粗さが５ｎｍ以下
でかつ平均結晶粒径が５００ｎｍ以上でかつ任意の結晶
粒の面積をＳｎとした時、その結晶粒の外周の長さＬｎ
が、Ｒｎ＝（Ｓｎ／π)1/2で定義されるＲｎに対して、
少なくとも５０％以上の結晶粒においてＬｎ≦４πＲｎ
が成り立ち、さらにある断面の結晶構造を見た時、少な
くとも７０％以上の結晶粒が半導体層と下地との界面か
ら半導体表面まで、途中で切れることなく連続的に延び
ている半導体薄膜を薄膜トランジスタの能動層に用いた
ことを特徴としている。
【００２７】本発明の請求項１９記載の薄膜トランジス
タを含む半導体装置は、ガラス基板上に作製され、かつ
請求項４，５，６，７，８もしくは９記載の半導体薄膜
を薄膜トランジスタの能動層に用いたことを特徴として
いる。
【００２８】本発明の請求項２０記載のコプレナー型も
しくは正スタガー型薄膜トランジスタを含む半導体装置
は、ガラス基板上に作製され、かつ能動層に請求項１，
２，３，４，５，６，７，８もしくは９記載の半導体薄
膜を用い、かつ薄膜トランジスタのゲート絶縁膜の膜厚
が８０ｎｍ以下もしくはゲート絶縁膜と能動層の膜厚の
比が８／６以下であることを特徴としている。
【００２９】本発明の請求項２１記載のコプレナー型も
しくは正スタガー型薄膜トランジスタを含む半導体装置
は、ガラス基板上に作製され、かつ能動層に請求項１，
２，３，４，５，６，７，８もしくは９記載の半導体薄
膜を用い、かつ薄膜トランジスタのゲート絶縁膜の膜厚
が能動層の膜厚以下であることを特徴としている。
【００３０】本発明の請求項２２記載の薄膜トランジス
タを含む半導体装置は、請求項１６，１７，１８，１
９，２０もしくは２１記載の特徴に加えて、ガラス基板
が無アルカリガラスでありかつその歪点が７００℃以下
であることを特徴としている。本発明の請求項２３記載
の太陽電池を含む半導体装置は、太陽電池の半導体層の
少なくとも一層に、レーザ結晶化法で作製され、かつ膜
厚が４０ｎｍ以上でかつ表面の平均粗さが５ｎｍ以下で
かつ平均結晶粒径が５００ｎｍ以上である半導体薄膜を
用いたことを特徴としている。
【００３１】本発明の請求項２４記載の太陽電池を含む
半導体装置は、太陽電池の半導体層の少なくとも一層
に、レーザ結晶化法で作製され、かつ膜厚が４０ｎｍ以
上でかつ表面の平均粗さが５ｎｍ以下でかつ平均結晶粒
径が５００ｎｍ以上でかつ任意の結晶粒の面積をＳｎと
した時、その結晶粒の外周の長さＬｎが、Ｒｎ＝（Ｓｎ
／π)1/2で定義されるＲｎに対して、少なくとも５０％
以上の結晶粒においてＬｎ≦４πＲｎが成り立つ半導体
薄膜を用いたことを特徴としている。
【００３２】本発明の請求項２５記載の太陽電池を含む
半導体装置は、太陽電池の半導体層の少なくとも一層
に、レーザ結晶化法で作製され、かつ膜厚が４０ｎｍ以
上でかつ表面の平均粗さが５ｎｍ以下でかつ平均結晶粒
径が５００ｎｍ以上でかつ任意の結晶粒の面積をＳｎと
した時、その結晶粒の表面における外周の長さＬｎが、
Ｒｎ＝（Ｓｎ／π)1/2で定義されるＲｎに対して、少な
くとも５０％以上の結晶粒においてＬｎ≦４πＲｎが成
り立ち、さらにある断面の結晶構造を見た時、少なくと
も７０％以上の結晶粒が半導体層と下地との界面から半
導体表面まで、途中で切れることなく連続的に延びてい
る半導体薄膜を用いたことを特徴としている。
【００３３】本発明の請求項２６記載の太陽電池を含む
半導体装置は、太陽電池の半導体層の少なくとも一層
に、請求項１，２，３，６，７，８もしくは９記載の半
導体薄膜を用いたことを特徴としている。
【００３４】本発明の請求項２７記載の薄膜トランジス
タを含む半導体装置の製造方法は、薄膜トランジスタの
能動層の製造に、請求項１０，１１，１２，１３，１４
もしくは１５記載の半導体薄膜の製造方法を適用したこ
とを特徴としている。
【００３５】本発明の請求項２８記載の太陽電池を含む
半導体装置の製造方法は、太陽電池の半導体層の少なく
とも一層の製造に、請求項１０，１１，１２，１３，１
４もしくは１５記載の半導体薄膜の製造方法を適用した
ことを特徴としている。
【００３６】本発明の請求項２９記載の画素もしくは周
辺回路の駆動素子に薄膜トランジスタを使用しているア
クティブマトリクス型液晶表示装置を含む半導体装置
は、支持基板に歪点が７００℃以下の無アルカリガラス
を用い、かつアクティブマトリクス型液晶表示装置の薄
膜トランジスタに、請求項１６，１７，１８，１９，２
０，２１もしくは２２記載の薄膜トランジスタを画素も
しくは周辺回路の駆動素子として使用することを特徴と
している。
【００３７】本発明の請求項３０記載の画素もしくは周
辺回路の駆動素子に薄膜トランジスタを使用しているア
クティブマトリクス型液晶表示装置を含む半導体装置の
製造方法は、支持基板に歪点が７００℃以下の無アルカ
リガラスを用い、かつアクティブマトリクス型液晶表示
装置の薄膜トランジスタの製造に、請求項２７記載の薄
膜トランジスタの製造方法を適用することを特徴として
いる。
【００３８】本発明の請求項３１記載の画素の駆動素子
に薄膜トランジスタを使用し、かつ画素における信号蓄
積容量の片方の電極を、薄膜トランジスタの能動層と同
層の半導体薄膜で形成するアクティブマトリクス型液晶
表示装置を含む半導体装置は、支持基板に歪点が７００
℃以下の無アルカリガラスを用い、かつアクティブマト
リクス型液晶表示装置の画素の信号蓄積容量の片方の電
極を形成する半導体薄膜が、膜厚が４０ｎｍ以上１００
ｎｍ未満でかつ表面の平均粗さが５ｎｍ以下でかつ平均
結晶粒径が５００ｎｍ以上であることを特徴としてい
る。
【００３９】本発明の請求項３２記載の画素の駆動素子
に薄膜トランジスタを使用し、かつ画素における信号蓄
積容量の片方の電極を、薄膜トランジスタの能動層と同
層の半導体薄膜で形成するアクティブマトリクス型液晶
表示装置を含む半導体装置は、支持基板に歪点が７００
℃以下の無アルカリガラスを用い、かつアクティブマト
リクス型液晶表示装置の画素の信号蓄積容量の片方の電
極を形成する半導体薄膜が、膜厚４０ｎｍ以上１００ｎ
ｍ未満でかつ表面の平均粗さが５ｎｍ以下でかつ平均結
晶粒径が５００ｎｍ以上でかつ任意の結晶粒の面積をＳ
ｎとした時、その結晶粒の外周の長さＬｎが、Ｒｎ＝
（Ｓｎ／π)1/2で定義されるＲｎに対して、少なくとも
５０％以上の結晶粒においてＬｎ≦４πＲｎが成り立つ
半導体薄膜であることを特徴としている。
【００４０】本発明の請求項３３記載の画素の駆動素子
に薄膜トランジスタを使用し、かつ画素における信号蓄
積容量の片方の電極を、薄膜トランジスタの能動層と同
層の半導体薄膜で形成するアクティブマトリクス型液晶
表示装置を含む半導体装置は、支持基板に歪点が７００
℃以下の無アルカリガラスを用い、かつアクティブマト
リクス型液晶表示装置の画素の信号蓄積容量の片方の電
極を形成する半導体薄膜が、膜厚４０ｎｍ以上１００ｎ
ｍ未満でかつ表面の平均粗さが５ｎｍ以下でかつ平均結
晶粒径が５００ｎｍ以上でかつ任意の結晶粒の面積をＳ
ｎとした時、その結晶粒の外周の長さＬｎが、Ｒｎ＝
（Ｓｎ／π)1/2で定義されるＲｎに対して、少なくとも
５０％以上の結晶粒においてＬｎ≦４πＲｎが成り立
ち、さらにある断面の結晶構造を見た時、少なくとも７
０％以上の結晶粒が半導体層と下地との界面から半導体
表面まで、途中で切れることなく連続的に延びている半
導体薄膜であることを特徴としている。
【００４１】本発明の請求項３４記載の画素の駆動素子
に薄膜トランジスタを使用し、かつ画素における信号蓄
積容量の片方の電極を、薄膜トランジスタの能動層と同
層の半導体薄膜で形成するアクティブマトリクス型液晶
表示装置を含む半導体装置は、支持基板に歪点が７００
℃以下の無アルカリガラスを用い、かつ画素の信号蓄積
容量の片方の電極を形成する半導体薄膜が、請求項４，
５，６，７，８もしくは９項記載の半導体薄膜であるこ
とを特徴としている。
【００４２】本発明の請求項３５記載の画素の駆動素子
に薄膜トランジスタを使用し、かつ画素における信号蓄
積容量の片方の電極を、薄膜トランジスタの能動層と同
層の半導体薄膜で形成するアクティブマトリクス型液晶
表示装置を含む半導体装置の製造方法は、支持基板に歪
点が７００℃以下の無アルカリガラスを用い、かつ画素
の信号蓄積容量の片方の電極を形成する半導体薄膜を、
請求項１０，１１，１２，１３，１４もしくは１５記載
の半導体薄膜の製造方法で作製したことを特徴としてい
る。
【００４３】本発明の請求項３６記載の半導体薄膜もし
くは半導体装置の製造方法は、請求項１０，１１，１
２，１３，１４，１５，２７，２８，３０もしくは３５
記載の製造方法の特徴に加えて、半導体薄膜もしくは半
導体装置の製造に、少なくとも半導体薄膜の成膜装置と
レーザ結晶化装置が排気装置を備えた搬送装置で連結さ
れている装置を使用することを特徴としている。
【００４４】本発明の請求項３７記載の半導体薄膜もし
くは半導体装置の製造方法は、請求項１０，１１，１
２，１３，１４，１５，２７，２８，３０もしくは３５
記載の製造方法の特徴に加えて、半導体薄膜もしくは半
導体装置の製造に、少なくとも半導体薄膜の成膜装置と
絶縁膜の成膜装置とレーザ結晶化装置が排気装置を備え
た搬送装置で連結されている装置を使用することを特徴
としている。
【００４５】本発明の請求項３８記載の半導体薄膜もし
くは半導体装置の製造方法は、請求項３６もしくは３７
記載の製造方法の特徴に加えて、搬送装置の雰囲気を１
０-5torr以上の真空にするかもしくは窒素，ヘリウム，
ネオンやアルゴンガス等の不活性ガス雰囲気にすること
を特徴としている。
【００４６】本発明の請求項３９記載の半導体薄膜もし
くは半導体装置の製造方法は、請求項１０，１１，１
２，１３，１４，１５，２７，２８，３０もしくは３５
記載の製造方法の特徴に加えて、半導体薄膜もしくは半
導体装置の製造に、少なくとも半導体薄膜の成膜部とレ
ーザ結晶化部と搬送部が同じ部屋にあるインライン方式
の装置を使用することを特徴としている。
【００４７】
【発明の実施の形態】以下、本発明の実施例につき図面
を参照しながら説明する。
【００４８】まず、本発明を多結晶シリコン薄膜の作製
に適用した第一実施例について図面を参照しながら説明
する。図１Ａ，Ｂに本発明によりガラス基板１と下地絶
縁膜２の上に作製した多結晶シリコンの結晶構造を表し
た平面図と断面図を示す。図１Ｃ，Ｄには従来のレーザ
結晶化法で作製した平均結晶粒径が２１０ｎｍの多結晶
シリコンの結晶構造を表した平面図と断面図を示す。多
結晶シリコンの膜厚はともに６０ｎｍである。まず図１
Ａの本発明による多結晶シリコンの平面構造では、平均
結晶粒径が５３０ｎｍと大きくなっており、図１Ｂに示
した断面図では、結晶粒界で突起がほとんど生成してな
いことが分かる。一方、従来の製法による多結晶シリコ
ンには、図１Ｄに示したように、膜厚と同じレベルの高
さの突起が結晶粒界で生成している。なお本発明では、
結晶粒の大きさは多結晶シリコンの表面をＳＥＣＣＯエ
ッチング液等で処理して、結晶粒界を選択的にエッチン
グ処理した際に表面に現れる、周囲をエッチングされた
粒界に囲われた模様の大きさと定義してある。この模様
は走査型電子顕微鏡（ＳＥＭ），原子間力顕微鏡（ＡＦ
Ｍ），走査型トンネル電子顕微鏡（ＳＴＭ）等の分析手
段で観察できる。また、各結晶粒の粒径は、各々の結晶
粒の面積に等しい円の直径で定義してあり、ｍ個の結晶
粒が存在する任意の領域（面積はＳ）の平均結晶粒径ｌ
ａは次式で定義される。なお、本発明では、平均結晶粒
径を求める範囲の面積ＳはＳＥＭの場合、結晶粒の大き
さが確認できる倍率で撮影された、一視野の中の粒界が
視野から外れて切れることなくその全体が撮影された各
結晶粒の面積の合計である。また、複数の視野がある場
合は、各視野の全体が視野に入った結晶粒の面積の合計
を全視野あわせた合計が面積Ｓとなる。ＡＦＭやＳＴＭ
等の場合は、その任意の測定範囲内に粒界が全て入った
各々の結晶粒の面積の合計である。
【００４９】ｌａ＝２×（（Ｓ／ｍ）／π)1/2 本発明では、多結晶シリコンをレーザ結晶化で作製した
ため、各結晶粒の形は不定形であるが、溶融シリコンか
ら結晶化する際に、発生した結晶核から基板に対して平
行な方向には等方的に結晶成長しており、固層成長法で
作製した多結晶シリコンがなるような複雑な樹状の結晶
にはならない。表面をＳＥＣＣＯエッチング液で処理し
て結晶粒の形を観察すると、任意の結晶粒の面積をＳｎ
とした時、その結晶粒の表面における外周の長さＬｎ
が、Ｒｎ＝（Ｓｎ／π)1/2で定義されるＲｎに対して、
本発明による多結晶シリコンは、少なくとも５０％以上
の結晶粒においてＬｎ≦４πＲｎが成り立つことを見出
した。この式が成り立つことから、本発明による多結晶
シリコンの結晶粒界の体積は、固層成長法によって作製
した、通常、この式の成り立たない結晶粒からなる多結
晶シリコン膜のものと比較して小さく、本発明による多
結晶シリコンは、シリコン膜全体に占める欠陥密度が小
さい高品質な結晶性半導体なっていることが分かる。ま
た、本発明による多結晶シリコンの断面を透過型電子顕
微鏡（ＴＥＭ）で観察すると、全ての結晶粒のうち７０
％以上が、半導体膜と下地絶縁膜との界面から半導体表
面まで途中で切れることなく連続的に延びていることを
見出した。膜中に結晶粒が膜厚方向に複数重なっている
領域がほとんどないので、基板に対して横方向にのびた
結晶粒界に起因する欠陥の少ない高品質な多結晶シリコ
ンになっている。表面の平均粗さを原子間力顕微鏡（Ａ
ＦＭ）で調べると、２ｎｍである事が分かった。なお、
本発明では表面の平均粗さは算術平均粗さ（Ｒａ）を意
味しており、半導体の表面形状を三次元で分析する場合
は、表面形状曲面と表面形状の平均高さの面で囲まれた
部分の体積を測定面積で割ったものである。本発明では
測定面積を、三次元で表面形状を分析できるＡＦＭや走
査型トンネル電子顕微鏡（ＳＴＭ）等の分析手段で分析
する場合、分析が可能である分析限界面積より大きな面
積をもった半導体表面の任意の範囲とする。一方、表面
形状を半導体の二次元の断面構造で分析する場合、表面
平均粗さは、図２が示す通り、表面形状曲線と表面形状
の平均高さの線で囲まれた部分の面積を測定長で割った
ものである。断面構造はＴＥＭや高分解能の走査型電子
顕微鏡（ＳＥＭ）の写真によって観察できる。またＡＦ
ＭやＳＴＭの測定針を１回走査することでも可能であ
る。本発明で、平均粗さを算出する測定長の範囲は、Ｔ
ＥＭやＳＥＭ等の電子顕微鏡を分析手段とする場合、粗
さの算出が可能な倍率である電子顕微鏡の一視野もしく
は複数の視野である。また、ＡＦＭやＳＴＭを用いる場
合は、その測定限界長さよりも長い半導体表面の任意の
範囲である。本発明では、平均粗さの算出法は三次元の
形状からの算出と断面形状からの算出のどちらを用いて
もよい。三次元の形状を見た場合、平均高さの面をＸＹ
面、縦方向をＺ軸、測定された表面形状曲面をｚ＝ｆ
（ｘ，ｙ）とすると、Ｒａは次式のようになる。
【００５０】Ｒａ＝(１／(Ｌｘ・Ｌｙ))×∫Lx 0∫Ly 0ｆ
(ｘ，ｙ)ｄｘｄｙ ここでＬｘ：Ｘ方向測定長，Ｌｙ：Ｙ方向測定長 一方、断面構造を見た場合、平均高さの線をＸ軸、縦方
向をＹ軸、測定された表面形状曲線をｙ＝ｆ（ｘ）とす
ると、Ｒａは次式のようになる。
【００５１】Ｒａ＝(１／Ｌｘ)×∫Lx 0ｆ(ｘ)ｄｘ ここでＬｘ：Ｘ方向測定長 また、本発明による多結晶シリコン膜をＸ線回折法で観
察すると、結晶面が主に（１.１.１）面に配向している
ことが判明した。この本発明による多結晶シリコンは結
晶粒径が５３０ｎｍと大きくかつ表面の粗さが２ｎｍと
平坦なので、薄膜トランジスタの能動層や太陽電池の半
導体層に大変有用であり、用いることで薄膜トランジス
タや太陽電池の特性を大きく向上させることができる。
【００５２】次に、本発明による多結晶シリコン膜の作
製法を説明する。本発明で用いる半導体薄膜製造装置は
図３Ａに示した通り、基板搬送ロボットと排気装置から
なる搬送室Ｔを囲む形で基板導入室Ｌ，絶縁膜成膜室Ｒ
１，真性半導体成膜室Ｒ２およびレーザ処理室ＬＡがＴ
に連結されている。各成膜室とレーザ処理室の間を相互
に、１０-5torrより高い真空度を維持している搬送室Ｔ
を経由して、大気にさらすことなく基板を搬送すること
が可能になっている。なお、図３Ｂが示すように基板導
入室Ｌ，絶縁膜成膜室Ｒ１，真性半導体成膜室Ｒ２およ
びレーザ処理室ＬＡが直線状に並び、それら４つの部屋
に並ぶ形で基板搬送ロボットと排気装置からなる搬送室
Ｔが設置されている装置構成でも本発明は実施できる。
【００５３】まず初めに、図４Ａが示すようにガラス基
板１上にテトラエチルオルソシリケイト（ＴＥＯＳ）と
酸素を原料としたプラズマアシスト化学気相成長法(PEC
VD)で膜厚３００ｎｍの酸化シリコンからなる下地絶縁
膜２を基板温度３５０℃の範囲で形成する。次に、図４
Ｂが示すようにＲ２でモノシランと水素ガスを原料と
し、基板温度４００℃の範囲で、膜中の結合水素濃度が
７％で膜厚が３５ｎｍの非晶質シリコン３を成膜する。
次に真空を維持したまま、搬送室Ｔを経由してガラス基
板１をＲ２からＬＡに搬送する。ＬＡ室では、ヒーター
により３５０℃に基板温度は維持されている。そして、
図４Ｃが示すように、ビーム形状が線状のＸｅＣｌエキ
シマレーザ４を、前後のレーザビームが９０％重なりに
なるように照射ピッチを選択し（任意の場所を１０回レ
ーザ照射することに相当する照射ピッチ）、エネルギー
密度をそれぞれ２００，３００および３８０ｍＪ／cm2
と段階的に上げてレーザを順次照射し、多結晶シリコン
５を形成する。レーザを多段階で照射するため、弱いエ
ネルギーのレーザ照射の際に非晶質シリコン膜３の脱水
素ができるので、膜中の結合水素濃度が３％以上のもの
でも、膜を荒らすことなく結晶化できる。なお、結合水
素濃度が１０％以下であれば照射段階数が３回以下です
み、製造時間を短縮できスループットは向上する。レー
ザ照射完了後、真空を維持したまま搬送室Ｔを経由し
て、ガラス基板１をＬＡからＲ２へ搬送する。そして、
図４Ｄが示すようにＲ２でモノシランと水素ガスを原料
とし、基板温度４００℃で、膜中の結合水素濃度が７％
で膜厚が２５ｎｍの非晶質シリコン３を成膜する。次に
真空を維持したまま搬送室Ｔを経由して、ガラス基板１
をＲ２からＬＡに搬送する。そして、図４Ｅが示すよう
にＬＡで基板温度を３５０℃に維持したまま、ＸｅＣｌ
エキシマレーザ４を、前後のレーザビームが９０％重な
りになるように照射ピッチを選択し、エネルギー密度を
それぞれ２００，３００および５２０ｍＪ／cm2 と段階
的に上げてレーザを順次照射し、大きな粒径の多結晶シ
リコン６を形成する。以上で多結晶シリコンの作製は完
了する。以上のように、本発明では基板温度を５００℃
以上に上げないので、安価なガラス基板上に、膜厚６０
ｎｍ，平均結晶粒径５３０ｎｍ，平均表面粗さ２ｎｍの
高品質な多結晶シリコンを作製できる。そのため、高品
質な多結晶シリコンの製造コストを下げることができ
る。
【００５４】ここで本発明のレーザ結晶化メカニズムを
説明する。我々は膜厚が４０ｎｍ以下の非晶質シリコン
を低エネルギーから高エネルギーへのレーザ光で三段階
照射すれば、表面の平均粗さが５ｎｍ以下で突起が小さ
くかつ平均結晶粒径が３００ｎｍ以上の多結晶シリコン
が形成できることを見出している。それは、三段目のレ
ーザ照射時の結晶成長が、突起を発生させる溶融シリコ
ンの横方向成長によるものではなく、二段階までのレー
ザ照射により、溶融固化して等方的に成長して生成した
粒径１００〜２００ｎｍの結晶粒の融着による二次粒成
長が主体となる結晶成長であるからであった。初めに結
晶化する一層目の非晶質シリコン３は３５ｎｍと薄膜で
あり、本発明による三段階照射によるレーザ結晶化法に
より表面の平均粗さが５ｎｍで平均結晶粒径が４００ｎ
ｍの一層目の多結晶シリコン５が形成される。二層目の
レーザ結晶化の際、一層目の膜はすでに結晶化して多結
晶シリコンになって融点が非晶質シリコンより上昇して
おり、二層目のレーザ結晶化で溶融する一層目の多結晶
シリコン５の領域は、上部の二層目シリコンとの境界領
域近辺のみになる。二層目の非晶質シリコンの膜厚は２
５ｎｍであり、従って二層目レーザ結晶化時に溶融する
シリコンは二層目全体と一層目の上層のみの極めて薄い
領域であるので、一層目が溶融した時よりも溶融シリコ
ンの厚さは、さらに薄くなる。半導体薄膜は薄いほど、
レーザ複数回照射による隣接する結晶粒の融着に起因す
る二次粒成長で、粒径が大きくなりやすくなると考えら
れ、その理論的な説明がApplied Physics Letters Vol.
44 No.6 1984 p602に報告されている。また、溶融しな
い下層の多結晶シリコン５は溶融したシリコンに接する
ことによる熱伝導およびレーザ光の吸収により１０００
℃以上に昇温する。これが熱溜りとして働くため、上部
の溶融したシリコンが結晶化する時、その冷却速度が遅
くなり結晶化速度が低下して平均結晶粒径が５３０ｎｍ
の大きな粒径の多結晶シリコン６が形成される。この粒
径は一層目と二層目の非晶質シリコン膜厚の合計に等し
い６０ｎｍの単層の非晶質シリコンを従来通りレーザ結
晶化した場合の平均結晶粒径２１０ｎｍよりも大きくな
っている。この熱溜りの効果を上げるためには、一層目
のシリコンの膜厚を二層目のシリコン膜厚以上に設定す
るのがよい。さらに、隣り合う結晶粒の融着による二次
粒成長は、半導体層が溶融してなくても、６００℃以上
の高温状態にあれば生じるので、二層目の非晶質シリコ
ンのレーザ結晶化時に、昇温した一層目の多結晶シリコ
ンの二次粒成長による結晶粒の拡大と、一層目の拡大し
つつある結晶粒と固化結晶成長しつつある二層目の結晶
粒の融着が同時に起こる。その結果、生成した大きな粒
径の多結晶シリコン６では、少なくとも７０％以上の結
晶粒が、下地絶縁膜２との界面から多結晶シリコン表面
まで途中で切れることなく連続的に延びている。従っ
て、結晶粒が膜厚方向に重なる領域の割合も小さくなる
ので、多結晶シリコン中の結晶粒界に起因する欠陥が少
なく、半導体としての特性が向上している。また、一層
目および二層目の結晶粒径拡大のメカニズムが前述のよ
うに、表面に突起を発生する横方向成長によるものでは
なく結晶粒の融着による二次粒成長なので、レーザ結晶
化時に生じる突起の高さが、一層目と二層目の膜厚を足
したに等しい膜厚の単層の非晶質シリコンを、従来通り
結晶化した場合よりも低くなり、多結晶シリコン表面の
凹凸発生が抑制される。また、たとえ一層目の多結晶シ
リコンに突起が生じても、突起の結晶品質は悪く、非晶
質に近いので融点が低く、二層目の非晶質シリコンをレ
ーザ結晶化する際に、一層目多結晶シリコンの中でも優
先的に溶融することにより、多結晶シリコン膜全体とし
ては、表面の突起は抑制され平滑化する。そのため、本
発明により作製した多結晶シリコンの表面の平均粗さは
２ｎｍとなり、この平滑性によって、以下の実施例で説
明するように薄膜トランジスタ等各種半導体装置への適
用性が増す。なお、上記実施例では多結晶シリコン６の
膜厚は６０ｎｍとしたが、膜厚が４０ｎｍ未満である
と、レーザ照射時に熱によって下地のガラス基板１や下
地絶縁膜２に微量含まれている金属イオンや酸素，窒
素，炭素不純物が拡散してきて、多結晶シリコンの下部
のみならず上部の膜質を低下させるので、その点からも
好ましい膜厚となっている。そして、多結晶シリコン６
の膜厚は４０ｎｍ以上にするのが、膜厚の制御等に有利
で、薄膜トランジスタ等の半導体装置への応用を考える
と望ましい。また、膜厚の上限は、薄膜トランジスタや
液晶表示装置等の半導体装置製造時において島状に加工
された多結晶シリコン６上に堆積する、金属もしくは絶
縁膜のシリコンの段差における被覆性を考えると、１０
０ｎｍ未満にするのが好ましい。なお、太陽電池等の厚
い半導体膜を必要とする半導体装置への応用では、この
上限は適用されない。本発明では、非晶質シリコンの成
膜とレーザ結晶化のセットを２回以上繰り返すことで、
容易に膜厚４０ｎｍ以上１００ｎｍ未満で表面が平坦か
つ結晶粒径の大きな多結晶シリコンを作製できる。ま
た、一層目の非晶質シリコンと二層目の非晶質シリコン
の膜厚をそれぞれ３５ｎｍと２５ｎｍとしたが、膜厚は
この値に固定はされないで、一層目の膜厚が二層目以上
でかつ合計した膜厚が４０ｎｍ以上であれば、各々の半
導体の膜質や適用する半導体装置の種類によって可変で
ある。また、本発明では、真空を維持したまま成膜室か
らレーザ処理室まで搬送しているので、二層目の非晶質
シリコンの成膜時に、一層目の多結晶シリコン５の表面
に酸化シリコンの濃度のピークは存在せず、二層目の非
晶質シリコンのレーザ結晶化時に、溶融したシリコン中
を酸素原子が拡散し、多結晶シリコンの半導体としての
特性を低下させることはなくなる。当然、多結晶シリコ
ン中にも酸素濃度のピークもなくなる。加えて二層目の
非晶質シリコン表面にも酸化シリコン層はないので、レ
ーザ結晶化の際の溶融時に、表面から内部に酸素原子が
拡散していくこともなくなり、多結晶シリコンの特性は
向上する。以上のように、本発明により、膜厚が４０ｎ
ｍ以上で、表面の平均粗さが２ｎｍと平坦で、さらに平
均結晶粒径が５００ｎｍ以上と結晶品質が高く、かつ膜
中の酸素濃度が少なく半導体としての特性の良い多結晶
シリコンを、安価なガラス基板上に低コストで得ること
ができた。
【００５５】なお、上記実施例ではシリコンの下地の酸
化シリコン膜は平坦な膜であったが、ホトリソグラフィ
ー法とウェットもしくはドライエッチング法によって、
その形状を加工してもよい。図５Ａと５Ｂに示したよう
に、酸化シリコン膜からなる下地２に１０ｎｍの段差を
設け、上記実施例と同じ工程でＰＥＣＶＤによる非晶質
シリコンの成膜とレーザ結晶化のセットを２回繰り返
す。すると、図５Ｃが示したように段差部分に結晶粒界
が発生することを我々は見出した。また、段差の低い位
置にある下地絶縁膜上の段差に接する結晶粒が主に
（１.１.０）もしくは（１.０.０）に配向していること
も見出した。これらの現象が生じる原因については現在
不明であるが、下地絶縁膜の形状を加工することで、多
結晶シリコンの電気特性を劣化させる結晶粒界を発生す
る位置を制御できた。それによって、少なくとも一部の
結晶粒界の位置決めがされている平均結晶粒径が５００
ｎｍ以上でかつ表面の平均粗さが２ｎｍの高品質な多結
晶シリコン膜を得ることができた。
【００５６】また、本発明ではレーザ結晶化をする際に
基板を加熱するので、レーザ結晶化工程と半導体薄膜成
膜工程間の相互の搬送後基板加熱時間が短縮できるの
で、結晶性半導体薄膜製造のスループットが向上する。
さらに、レーザ結晶化時に基板加熱をすることで、レー
ザ照射によって溶融した半導体の冷却速度を遅くできる
ので、結晶性半導体薄膜の結晶粒径を大きくでき、結晶
品質を向上できる。本実施例では、下地絶縁膜の成膜温
度，非晶質シリコンの成膜温度，レーザ結晶化時の基板
温度をそれぞれ３５０℃，４００℃，３５０℃とした
が、各温度はこれらに固定はされないで、絶縁膜もしく
は半導体の膜質や、目的とする半導体装置の性能によっ
て可変である。しかしながら、基板にガラス基板、半導
体にシリコンを用いるのであれば、各温度を２００℃以
上５００℃以下とするのが好ましい。また、本実施例で
は多結晶シリコンの作製に図３で示した、各成膜装置と
レーザ結晶化装置と基板導入室が、搬送ロボットと排気
装置からなる搬送室Ｔで連結された装置を用いたが、図
６に示した各成膜部，レーザ結晶化部と搬送部が同一の
部屋に配置されたインライン方式の半導体薄膜製造装置
でも、本発明の実施は可能である。製造費の安いインラ
イン方式の半導体製造装置を用いることで、設備投資を
抑制でき、ひいては半導体装置を低コストで製造でき
る。さらに、本実施例では搬送系を１０-5torr以上の高
真空に保って基板を搬送したが、本発明では、非晶質シ
リコンの成膜後もしくはレーザ結晶化後に自然酸化膜が
シリコン表面に形成されなければよいので、窒素，ヘリ
ウム，ネオンやアルゴンガス等の不活性ガス雰囲気中の
搬送も、真空中の搬送と同じ結果が得られるので、選択
できる。
【００５７】上記実施例では、シリコン膜の結晶化にＸ
ｅＣｌエキシマレーザを用いたが、半導体薄膜を結晶化
できる手法で、ＫｒＦエキシマレーザ，ＡｒＦエキシマ
レーザ等の各種エキシマレーザ，Ａｒイオンレーザ等の
連続発振レーザもしくは電子ビーム等のエネルギービー
ムであれば、本発明は原理的にその種類を選ぶものでは
ない。
【００５８】また、上記実施例では本発明を非晶質シリ
コンに適用したが、本発明はレーザにより加熱結晶化で
きるものであれば、微結晶シリコン，多結晶シリコン，
不純物をドーピングされたシリコン，シリコンゲルマー
（ＳｉＧｅ），ゲルマニウム（Ｇｅ）等、適用する半導
体の種類を選ばない。また、上記実施例では、成膜装置
をプラズマアシスト化学気相成長法としたが、図３で示
した搬送室Ｔに接続できて、大気にさらさずもしくは真
空を維持したままレーザ処理室ＬＡとの間を搬送可能で
あれば、低圧化学気相成長法（ＬＰＣＶＤ），スパタッ
リング法，イオンビーム法，原子ビーム法，分子ビーム
法，スピンコート法もしくは蒸着法等、成膜手段を選ば
ない。さらに、上記実施例では、使用した基板はガラス
であったが、下地絶縁膜２と非晶質シリコン３の成膜温
度を３００℃以下に下げれば、ポリイミド，ポリアミド
やポリエステル等の有機樹脂からなる基板も使用可能で
ある。
【００５９】次に、本発明をコプレナー型の薄膜トラン
ジスタの製造に適用した第二実施例について説明する。
【００６０】図７Ａが示すように、第一実施例と同様の
手法で下地絶縁膜２がついたガラス基板１上に薄膜トラ
ンジスタの能動層となる大粒径の多結晶シリコン６を形
成する。次に、図７Ｂが示すようにホトリソグラフィー
法とドライエッチング法により多結晶シリコン６を島状
に加工した後、ＴＥＯＳと酸素を原料としたプラズマア
シスト化学気相成長法で１００ｎｍのゲート絶縁膜７を
形成する。ついでスパッタリング法で膜厚２５０ｎｍの
ニオブ（Ｎｂ）を成膜した後、ホトリソグラフィー法と
ドライエッチング法によりニオブを加工してゲート電極
８を形成する。次に、図７Ｃが示すようにイオン注入法
により不純物リン（Ｐ）をゲート電極８と重ならない能
動層の領域に注入した後、電気炉により５００℃で２時
間加熱して不純物を活性化して、ソース領域９およびド
レイン領域１０を形成する。ついで図７Ｄが示すように
ＴＥＯＳと酸素を原料としたプラズマアシスト化学気相
成長法で膜厚５００ｎｍの層間絶縁膜１１を成膜した
後、ホトリソグラフィー法とドライエッチング法により
コンタクトホールを形成する。最後にスパッタリング法
で膜厚５００ｎｍのクロムモリブデン合金（ＣｒＭｏ）
を成膜した後、ホトリソグラフィー法とウェットエッチ
ング法により加工してゲート電極，ソース電極１２およ
びドレイン電極１３を形成して薄膜トランジスタは完成
する。以上のように結晶粒径が５３０ｎｍと大きくかつ
表面の平均粗さが２ｎｍの多結晶シリコンを能動層に用
いることで、移動度が３００cm2／Ｖ・ｓ と従来の製法
による薄膜トランジスタの移動度１４０cm2／Ｖ・ｓ と
比較して大きく向上した高性能な薄膜トランジスタの製
造ができた。図８に、従来通りプラズマアシスト化学気
相成長法で成膜した膜厚６０ｎｍの非晶質シリコンを窒
素雰囲気中において４５０℃で加熱して脱水素処理した
後、レーザ結晶化した多結晶シリコンを能動層に用いた
薄膜トランジスタと、本発明による多結晶シリコン薄膜
トランジスタのゲート電圧−ドレイン電流特性を比較す
る。明らかに、本発明による結晶粒径の増加と能動層膜
の粗さ（突起）減少の効果により、オン電流が増加し
た。さらに、本発明による能動層多結晶シリコン６の表
面の平坦化によって、突起における電界集中が抑制さ
れ、ゲート絶縁膜７の絶縁破壊電界は４ＭＶ／cmから７
ＭＶ／cmへと大きく増加して耐圧特性が向上し、また、
ホットキャリアに対する信頼性も向上する。さらに、多
結晶シリコン表面の突起がなくなることから、ゲート絶
縁膜が従来の製法のものよりも薄膜化可能となり、８０
ｎｍ以下にできるので、薄膜トランジスタの低電圧駆動
が可能となり、この薄膜トランジスタを用いる半導体装
置の消費電力を低減できる。本発明による多結晶シリコ
ンを、薄膜トランジスタの能動層に用いれば、ゲート絶
縁膜と能動層の膜厚の比が８／６以下になるように、膜
厚を設定できる。さらに、ゲート絶縁膜の膜質を最適化
すれば、能動層よりもゲート絶縁膜を薄膜化でき、さら
なる低消費電力駆動が可能となる。
【００６１】なお、上記実施例では本発明のコプレナー
型の薄膜トランジスタへの適用を説明したが、本発明は
逆スタガー型もしくは正スタガー型等適用される薄膜ト
ランジスタの型を選ばない。
【００６２】次に、本発明による薄膜トランジスタをア
クティブマトリクス型液晶表示装置に適用した第三実施
例について説明する。
【００６３】図９は本発明の一実施例であるアクティブ
マトリクス型の液晶表示装置の構成を示す。同図では、
マトリクス状に配置された複数の液晶セル（ＬＣ）に対
して、それぞれ薄膜トランジスタ（ＴＦＴ）を設け、こ
のＴＦＴのスイッチング動作によって各液晶セルを駆動
するようにしたものである。ここで、ガラス基板１上で
横方向に並んだＴＦＴの各ゲートから共通に引き出した
電極であるゲートラインＧ１〜ＧＭに対して順次ゲート
電圧を印加し、各ゲートライン毎にゲートをオンしてい
く。一方、縦方向に並んだＴＦＴの各ドレインから共通
に引き出した電極であるドレインラインＤ１〜ＤＮに対
して、上記オンされたゲートライン毎のデータ電圧を順
次印加し、各液晶セルに与えていく。一つの液晶セルと
ＴＦＴからなる一画素の平面構造を図１０に示す。さら
に図１０中の破線Ｘ−Ｘ′における断面構造を図１１に
示す。ドレイン配線Ｄとゲート配線Ｇの交点の近くに形
成されたＴＦＴとそれにソース電極１２を介して接続さ
れた液晶セルＬＣの配置からなる。ＴＦＴの断面構造は
第二実施例とほぼ同じである。本構造は同実施例記載の
製造方法により得られるが、前記のプロセスとの変更点
のみ記すと以下のようになる。ソース・ドレイン領域を
形成する際のイオン注入を２回に分けて行い、能動層と
接するソース・ドレイン領域に不純物濃度の少ないLoca
lly DopedDrain(ＬＤＤ）領域を設けて、オフ電流低減
を図っている。また、ゲート配線Ｇをゲート電極８と同
時に成膜，エッチング加工して形成した。さらにソー
ス，ドレイン電極１２，１３を形成した後、ＳｉＮから
なる層間絶縁膜１４を成膜した。これを加工してソース
電極１２へのコンタクトホールを開けた後、インヂウム
チンオキサイド（ＩＴＯ）すなわち酸化インヂウム錫を
成膜し、パターニングして画素電極１５を形成した。次
に、この他液晶等ＴＦＴ以外の部分について以下に記
す。ＴＮ型液晶１６はＴＦＴを形成したガラス基板１と
対向するガラス基板（対向基板）１７間に封入される。
対向基板上には不要な光線を遮断するためのブラックマ
トリクス１８とＩＴＯ製の対向電極１９が形成されてい
る。液晶は、対向基板１７の対向電極１９とＴＦＴ基板
の画素電極１５との間の電圧により駆動され、画素ごと
に表示する明度を変えて、画素のマトリクス上で画像を
表示する。ガラス基板１，１７のいずれにも光を偏向さ
せるための偏向板２０が貼付されている。この２枚の偏
向板の偏向軸を直交、または平行配置させると、それぞ
れノーマリーブラック，ノーマリーホワイトの表示モー
ドとなる。また、液晶を配向させるための配向膜２１
が、液晶と接する面、すなわちガラス基板１側では層間
絶縁膜１４と画素電極１５の表面に、対向基板１７側で
は対向電極１９の表面に塗布されている。配向膜は塗布
後に表面をラビング法により処理され、液晶分子を配向
させるための異方性を与えられている。そして、基板１
側に光源であるバックライトを起き、輝度をもたせる。
このように本発明により製造したTFTをアクティブマト
リクス型液晶表示装置の表示部画素の駆動素子として用
いれば、能動層多結晶シリコンの粒径が大きく、移動度
が大きいためＴＦＴを小型化できるので、画素の開口率
が向上し、その分バックライトの出力を低減できるの
で、低消費電力化を達成できる。さらに、ＴＦＴ能動層
表面が平坦化し、突起がなくなることから、ゲート絶縁
膜を８０ｎｍ以下にでき、ＴＦＴ駆動の低電圧駆動が可
能となることによっても、液晶表示装置の低消費電力化
を達成できる。また、表面が平滑化することから、多結
晶シリコンの面内での特性も均一化し、多結晶シリコン
ＴＦＴの特性の不均一性に起因する表示不良が改善され
る。ここで、図１２の平面図Ａおよび平面図中の破線Ｘ
−Ｘ′にそった断面図Ｂが示すように、能動層の多結晶
シリコン６と同層の多結晶シリコンに燐をドーピングし
たｎ型多結晶シリコンとゲート配線と同層の金属薄膜で
形成した共通配線で、ゲート絶縁膜と同層の酸化シリコ
ン膜を挟み込んで画素の信号蓄積容量を形成する場合
に、本発明による多結晶シリコンを用いれば、表面の凹
凸が極めて小さいので、突起における電界集中による絶
縁破壊の恐れがないので酸化シリコン膜を薄膜化でき
る。電極間隔が狭くなる結果、信号蓄積容量の容量が増
加し、その電極面積を小さくできるので、画素の開口率
を向上でき、バックライトの照度を低減させることによ
って、液晶表示装置の低消費電力化が可能となる。さら
に、図１３Ａが示すように、本発明のよるＴＦＴで表示
部駆動用の周辺回路を構成すれば、外付けのドライバー
ＬＳＩの削減によって額縁サイズの小さくかつ低コスト
の周辺回路内蔵液晶表示装置を製造できる。また、図１
３Ｂが示すように、単なる表示部駆動回路以外に、微細
加工によってメモリー，超小型演算処理装置（ＭＰ
Ｕ），その他情報処理回路を、表示部の周辺に組み込ま
せ、通信機能や計算機能等を液晶表示装置に持たせて液
晶表示装置を高機能化できる。さらに、図１４Ａが示す
ように、一層目の非晶質シリコンを結晶化した後、図１
４Ｂが示すように大気にさらさないで二層目の非晶質シ
リコン３を成膜し、次いで図１４Ｃが示すように、二層
目非晶質シリコン３の一部の領域を意図的にレーザ未照
射で非晶質状態にしておいてもよい。そして、図１５Ａ
が示すように、二層目非晶質シリコンがレーザ未照射で
ある多結晶シリコン／非晶質シリコン領域に表示部を設
け、画素駆動用のコプレナー型ＴＦＴを作製し、二層目
非晶質シリコンをレーザ結晶化した多結晶シリコン／多
結晶シリコン領域に周辺回路部を設け、回路駆動用のCM
OS構成のコプレナー型ＴＦＴを作製する。すると、表示
部ＴＦＴの能動層は高抵抗の非晶質シリコンになるの
で、オフ電流が低減し、表示部ＴＦＴを多結晶シリコン
ＴＦＴで構成する場合に必要なオフセット構造やLightl
y Doped Drain（ＬＤＤ)構造をとる必要がなくなる。そ
して、その分、周辺回路内蔵液晶表示装置の製造工程数
が減り、製造のスループットが向上しかつ低コスト化す
る。また、これと同じ効果は、ＴＦＴ構造が逆スタガー
型でも、図１５Ｂが示すように、能動層の多結晶シリコ
ンとソース・ドレイン領域の間に高抵抗の非晶質シリコ
ンが存在するので、得られる。なお、図１４，図１５で
説明した多結晶シリコンＴＦＴの製造においては第二実
施例とは異なり、ソース・ドレイン領域を形成する際の
不純物活性化には非晶質領域の特性を劣化させないよう
に、電気炉の熱アニールによる活性化ではなくレーザ活
性化を用いる。また、図１６に示した太陽電池のｐ型，
ｎ型もしくは真性多結晶シリコンからなる半導体層形成
にも適用可能である。本発明では、粒径が大きくかつ平
坦な結晶性半導体を膜厚を厚くしても作製できるので、
太陽光の変換効率が１５％以上と高い太陽電池を作製で
きる。太陽電池の製造は図３と図６で示した製造装置で
も作製できるが、基板がステンレスやアルミニウム等の
連結された基板である場合、図１７に示したインライン
方式の製造装置で太陽電池を製造できる。インライン方
式の装置を使用することで、より低コストで太陽電池を
製造できる。このように、本発明は薄膜トランジスタ以
外の、結晶性半導体を使用する全ての半導体装置に適用
できる。
【００６４】
【発明の効果】本発明により、膜厚が４０ｎｍ以上でか
つ平均結晶粒径が５００ｎｍ以上でかつ表面の平均粗さ
が５ｎｍ以下の高品質な多結晶半導体を安価なガラス基
板上に作製できる。そしてこの半導体を用いた薄膜トラ
ンジスタ，太陽電池，アクティブマトリクス型液晶表示
装置等の半導体装置の性能を向上させることができる。
【図面の簡単な説明】
【図１】本発明により作製した多結晶シリコン薄膜の断
面構造および平面構造を説明した図である。
【図２】表面形状を二次元の断面構造で分析する場合の
表面平均粗さの算出法を説明した図である。
【図３】本発明を多結晶シリコン薄膜の製造に適用した
製造プロセスの中で使用した成膜装置とレーザ結晶化装
置の概略図である。
【図４】本発明による多結晶シリコンの製造プロセスを
説明した図である。
【図５】一部の結晶粒界の位置決めがされている半導体
薄膜の製造プロセスを示した図である。
【図６】本発明を半導体装置の製造に適用する際に用い
る、インライン方式の半導体薄膜製造装置の概略図であ
る。
【図７】本発明を多結晶シリコン薄膜薄膜トランジスタ
の製造に適用した製造プロセスについて説明した図であ
る。
【図８】本発明による多結晶シリコン薄膜トランジスタ
と従来の製法による薄膜トランジスタのゲート電圧−ド
レイン電流特性を比較した図である。
【図９】本発明の一実施例であるアクティブマトリクス
型の液晶表示装置の構成を示した図である。
【図１０】本発明の一実施例であるアクティブマトリク
ス型液晶表示装置の一画素の平面構造を示した図であ
る。
【図１１】本発明の一実施例であるアクティブマトリク
ス型液晶表示装置の一画素の断面構造を示した図であ
る。
【図１２】本発明による多結晶シリコンを、画素におけ
る信号蓄積容量の片方の電極に使用したアクティブマト
リクス型液晶表示装置の画素の平面構造と断面構造を示
した図である。
【図１３】本発明を適用した周辺回路内蔵液晶表示装置
の構成を示した図である。
【図１４】本発明のレーザ照射法の一例を示した図であ
る。
【図１５】本発明を適用した周辺回路内蔵液晶表示装置
の薄膜トランジスタの構成の一例を示した図である。
【図１６】本発明を適用した太陽電池の断面図を示した
図である。
【図１７】本発明を太陽電池の製造に適用する際に、用
いる半導体薄膜製造装置の一例の概略図である。
【符号の説明】
１…ガラス基板、２…下地絶縁膜、３…非晶質シリコ
ン、４…ＸｅＣｌエキシマレーザ、５…多結晶シリコ
ン、６…大きな粒径の多結晶シリコン、７…ゲート絶縁
膜、８…ゲート電極、９…ソース領域、１０…ドレイン
領域、１１…層間絶縁膜、１２…ソース電極、１３…ド
レイン電極、１４…ＳｉＮからなる層間絶縁膜、１５…
画素電極、１６…ＴＮ型液晶、１７…対向ガラス基板、
１８…ブラックマトリクス、１９…対向電極、２０…偏
向板、２１…配向膜。
フロントページの続き (72)発明者 河内 玄士朗 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 (72)発明者 佐藤 健史 茨城県日立市大みか町七丁目１番１号 株 式会社日立製作所日立研究所内 Ｆターム(参考） 2H092 HA28 JA24 JA34 JA37 JB67 KA04 MA05 MA07 MA29 MA30 NA19 NA25 PA01 PA11 5F051 AA03 BA05 CA36 CB14 CB15 CB21 CB24 GA01 GA12 5F052 AA02 AA12 BA02 BA14 BA18 BB07 CA04 CA08 DA02 DA03 DA10 DB02 DB03 HA01 HA03 JA01 JA09 5F110 AA18 BB02 CC02 CC08 DD02 DD07 DD13 DD24 EE04 EE38 EE44 FF02 FF30 GG02 GG13 GG16 GG19 GG25 GG43 GG45 GG47 HJ01 HJ13 HJ23 HL06 HL23 HM15 NN02 NN23 NN24 NN35 PP03 PP05 PP07 PP10 PP29 QQ09 QQ19

Claims (39)

    【特許請求の範囲】
  1. 【請求項１】レーザ結晶化法によって作製された結晶性
    半導体薄膜において、ガラス基板上に作製され、膜厚が
    ４０ｎｍ以上１００ｎｍ未満でかつ表面の平均粗さが５
    ｎｍ以下でかつ平均結晶粒径が５００ｎｍ以上であるこ
    とを特徴とする半導体薄膜。
  2. 【請求項２】レーザ結晶化法によって作製された結晶性
    半導体薄膜において、ガラス基板上で作製され、膜厚が
    ４０ｎｍ以上１００ｎｍ未満でかつ表面の平均粗さが５
    ｎｍ以下でかつ平均結晶粒径が５００ｎｍ以上でかつ任
    意の結晶粒の面積をＳｎとした時、その結晶粒の表面に
    おける外周の長さＬｎが、Ｒｎ＝（Ｓｎ／π)1/2で定義
    されるＲｎに対して、少なくとも５０％以上の結晶粒に
    おいてＬｎ≦４πＲｎが成り立つことを特徴とする半導
    体薄膜。
  3. 【請求項３】レーザ結晶化法によって作製された結晶性
    半導体薄膜において、ガラス基板上に作製され、膜厚が
    ４０ｎｍ以上１００ｎｍ未満でかつ表面の平均粗さが５
    ｎｍ以下でかつ平均結晶粒径が５００ｎｍ以上でかつ任
    意の結晶粒の面積をＳｎとした時、その結晶粒の表面に
    おける外周の長さＬｎが、Ｒｎ＝（Ｓｎ／π)1/2で定義
    されるＲｎに対して、少なくとも５０％以上の結晶粒に
    おいてＬｎ≦４πＲｎが成り立ち、さらにある断面の結
    晶構造を見た時、少なくとも７０％以上の結晶粒が半導
    体層と下地との界面から半導体表面まで、途中で切れる
    ことなく連続的に延びていることを特徴とする半導体薄
    膜。
  4. 【請求項４】レーザ結晶化法によって作製された結晶性
    半導体薄膜において、ガラス基板上に作製され、膜厚が
    ４０ｎｍ以上でかつ表面の平均粗さが５ｎｍ以下でかつ
    平均結晶粒径が５００ｎｍ以上であることを特徴とする
    半導体薄膜。
  5. 【請求項５】レーザ結晶化法によって作製された結晶性
    半導体薄膜において、ガラス基板上で作製され、膜厚が
    ４０ｎｍ以上でかつ表面の平均粗さが５ｎｍ以下でかつ
    平均結晶粒径が５００ｎｍ以上でかつ任意の結晶粒の面
    積をＳｎとした時、その結晶粒の表面における外周の長
    さＬｎが、Ｒｎ＝（Ｓｎ／π)1/2で定義されるＲｎに対
    して、少なくとも５０％以上の結晶粒においてＬｎ≦４
    πＲｎが成り立つことを特徴とする半導体薄膜。
  6. 【請求項６】請求項１，２，３，４もしくは５において
    半導体薄膜の配向が主に(１.１.１)面であることを特徴
    とする半導体薄膜。
  7. 【請求項７】請求項１，２，３，４，５もしくは６にお
    いて半導体がシリコンであることを特徴とする半導体薄
    膜。
  8. 【請求項８】請求項１，２，３，４，５，６もしくは７
    において、少なくとも一部の結晶粒界の位置決めがされ
    ており、またその一部の結晶粒の配向が（１.０.０）も
    しくは（１.１.０）であることを特徴とする半導体薄
    膜。
  9. 【請求項９】請求項１，２，３，４，５，６，７もしく
    は８において、ガラス基板が無アルカリガラスでありか
    つその歪点が７００℃以下であることを特徴とする半導
    体薄膜。
  10. 【請求項１０】半導体薄膜の製造方法において、ガラス
    基板上に絶縁膜を成膜した後、大気にさらされることな
    く絶縁膜上で半導体薄膜の成膜と連続してそれに続くレ
    ーザ結晶化のセットを少なくとも２回以上繰り返すこと
    および各セットのレーザの照射法が弱いエネルギーのレ
    ーザ光の走査から強いエネルギーのレーザ光の走査へと
    段階的にレーザ光のエネルギーを上げていく方法である
    ことを特徴とする半導体薄膜の製造方法。
  11. 【請求項１１】半導体薄膜の製造方法において、ガラス
    基板上に絶縁膜を成膜した後、大気にさらされることな
    く絶縁膜上で半導体薄膜の成膜と連続してそれに続くレ
    ーザ結晶化のセットを少なくとも２回以上繰り返すこと
    および半導体成膜時の膜厚が下層より上層が薄いことを
    特徴とする半導体薄膜の製造方法。
  12. 【請求項１２】請求項１０もしくは１１において、一層
    目に成膜した半導体薄膜の膜厚が３０ｎｍ以上７０ｎｍ
    以下、および二層目に成膜した半導体薄膜の膜厚が２５
    ｎｍ以上４０ｎｍ以下であることを特徴とする半導体薄
    膜の製造方法。
  13. 【請求項１３】請求項１０，１１もしくは１２におい
    て、成膜した半導体薄膜が、膜中の結合水素濃度が１０
    ％以下のシリコンであることを特徴とする半導体薄膜の
    製造方法。
  14. 【請求項１４】請求項１０，１１，１２もしくは１３に
    おいて、レーザ結晶化の際の基板温度が２００℃以上５
    ００℃以下であることを特徴とする半導体薄膜の製造方
    法。
  15. 【請求項１５】請求項１０，１１，１２，１３もしくは
    １４において、使用するガラス基板が無アルカリガラス
    でありかつ歪点が７００℃以下であることを特徴とする
    半導体薄膜の製造方法。
  16. 【請求項１６】薄膜トランジスタを含む半導体装置にお
    いて、ガラス基板上に作製されたことおよび薄膜トラン
    ジスタの能動層に、レーザ結晶化法によって作製された
    膜厚が４０ｎｍ以上１００ｎｍ未満でかつ表面の平均粗
    さが５ｎｍ以下でかつ平均結晶粒径が５００ｎｍ以上で
    ある半導体薄膜を用いたことを特徴とする半導体装置。
  17. 【請求項１７】薄膜トランジスタを含む半導体装置にお
    いて、ガラス基板上に作製されたことおよび薄膜トラン
    ジスタの能動層に、レーザ結晶化法によって作製された
    膜厚が４０ｎｍ以上１００ｎｍ未満でかつ表面の平均粗
    さが５ｎｍ以下でかつ平均結晶粒径が５００ｎｍ以上で
    かつ任意の結晶粒の面積をＳｎとした時、その結晶粒の
    表面における外周の長さＬｎが、Ｒｎ＝（Ｓｎ／π)1/2
    で定義されるＲｎに対して、少なくとも５０％以上の結
    晶粒においてＬｎ≦４πＲｎが成り立つ半導体薄膜を用
    いたことを特徴とする半導体装置。
  18. 【請求項１８】薄膜トランジスタを含む半導体装置にお
    いて、ガラス基板上に作製されたことおよび薄膜トラン
    ジスタの能動層に、レーザ結晶化法で作製された膜厚が
    ４０nm以上１００ｎｍ未満でかつ表面の平均粗さが５ｎ
    ｍ以下でかつ平均結晶粒径が５００ｎｍ以上でかつ任意
    の結晶粒の面積をＳｎとした時、その結晶粒の外周の長
    さＬｎが、Ｒｎ＝（Ｓｎ／π)1/2で定義されるＲｎに対
    して、少なくとも５０％以上の結晶粒においてＬｎ≦４
    πＲｎが成り立ち、さらにある断面の結晶構造を見た
    時、少なくとも７０％以上の結晶粒が半導体層と下地と
    の界面から半導体表面まで、途中で切れることなく連続
    的に延びている半導体薄膜を用いたことを特徴とする半
    導体装置。
  19. 【請求項１９】薄膜トランジスタを含む半導体装置にお
    いて、ガラス基板上に作製されたことおよび薄膜トラン
    ジスタの能動層に請求項４，５，６，７，８もしくは９
    記載の半導体薄膜を用いたことを特徴とする半導体装
    置。
  20. 【請求項２０】コプレナー型もしくは正スタガー型薄膜
    トランジスタを含む半導体装置において、ガラス基板上
    に作製されたことおよび能動層に請求項１，２，３，
    ４，５，６，７，８もしくは９記載の半導体薄膜を用い
    たことおよび薄膜トランジスタのゲート絶縁膜の膜厚が
    ８０ｎｍ以下もしくはゲート絶縁膜と能動層の膜厚の比
    が８／６以下であることを特徴とする半導体装置。
  21. 【請求項２１】コプレナー型もしくは正スタガー型薄膜
    トランジスタを含む半導体装置において、ガラス基板上
    に作製されたことおよび能動層に請求項１，２，３，
    ４，５，６，７，８もしくは９記載の半導体薄膜を用い
    たことおよび薄膜トランジスタのゲート絶縁膜の膜厚が
    能動層の膜厚以下であることを特徴とする半導体装置。
  22. 【請求項２２】請求項１６，１７，１８，１９，２０も
    しくは２１において、ガラス基板が無アルカリガラスで
    ありかつその歪点が７００℃以下であることを特徴とす
    る薄膜トランジスタを含む半導体装置。
  23. 【請求項２３】太陽電池を含む半導体装置において、太
    陽電池の半導体層の少なくとも一層に、レーザ結晶化法
    で作製され、膜厚が４０ｎｍ以上でかつ表面の平均粗さ
    が５nm以下でかつ平均結晶粒径が５００ｎｍ以上である
    半導体薄膜を用いたことを特徴とする半導体装置。
  24. 【請求項２４】太陽電池を含む半導体装置において、太
    陽電池の半導体層の少なくとも一層に、レーザ結晶化法
    で作製され、膜厚が４０ｎｍ以上でかつ表面の平均粗さ
    が５nm以下でかつ平均結晶粒径が５００ｎｍ以上でかつ
    任意の結晶粒の面積をＳｎとした時、その結晶粒の外周
    の長さＬｎが、Ｒｎ＝（Ｓｎ／π)1/2で定義されるＲｎ
    に対して、少なくとも５０％以上の結晶粒においてＬｎ
    ≦４πＲｎが成り立つ半導体薄膜を用いたことを特徴と
    する半導体装置。
  25. 【請求項２５】太陽電池を含む半導体装置において、太
    陽電池の半導体層の少なくとも一層に、レーザ結晶化法
    で作製され、膜厚が４０ｎｍ以上でかつ表面の平均粗さ
    が５nm以下でかつ平均結晶粒径が５００ｎｍ以上でかつ
    任意の結晶粒の面積をＳｎとした時、その結晶粒の表面
    における外周の長さＬｎが、Ｒｎ＝（Ｓｎ／π)1/2で定
    義されるＲｎに対して、少なくとも５０％以上の結晶粒
    においてＬｎ≦４πＲｎが成り立ち、さらにある断面の
    結晶構造を見た時、少なくとも７０％以上の結晶粒が半
    導体層と下地との界面から半導体表面まで、途中で切れ
    ることなく連続的に延びている半導体薄膜を用いたこと
    を特徴とする半導体装置。
  26. 【請求項２６】太陽電池を含む半導体装置において、太
    陽電池の半導体層の少なくとも一層に、請求項１，２，
    ３，６，７，８もしくは９記載の半導体薄膜を用いたこ
    とを特徴とする半導体装置。
  27. 【請求項２７】薄膜トランジスタを含む半導体装置の製
    造方法において、薄膜トランジスタの能動層の製造に、
    請求項１０，１１，１２，１３，１４もしくは１５記載
    の半導体薄膜の製造方法を適用したことを特徴とするの
    半導体装置の製造方法。
  28. 【請求項２８】太陽電池を含む半導体装置の製造方法に
    おいて、太陽電池の半導体層の少なくとも一層の製造
    に、請求項１０，１１，１２，１３，１４もしくは１５
    記載の半導体薄膜の製造方法を適用したことを特徴とす
    る半導体装置の製造方法。
  29. 【請求項２９】画素もしくは周辺回路の駆動素子に薄膜
    トランジスタを使用しているアクティブマトリクス型液
    晶表示装置を含む半導体装置において、支持基板に歪点
    が700℃以下の無アルカリガラスを用い、かつ請求項１
    ６，１７，１８，１９，２０，２１もしくは２２記載の
    薄膜トランジスタをアクティブマトリクス型液晶表示装
    置の画素もしくは周辺回路の駆動素子として使用するこ
    とを特徴とする半導体装置。
  30. 【請求項３０】画素もしくは周辺回路の駆動素子に薄膜
    トランジスタを使用しているアクティブマトリクス型液
    晶表示装置を含む半導体装置の製造方法において、支持
    基板に歪点が７００℃以下の無アルカリガラスを用い、
    かつアクティブマトリクス型液晶表示装置の薄膜トラン
    ジスタの製造に、請求項２７記載の薄膜トランジスタの
    製造方法を適用することを特徴とする半導体装置の製造
    方法。
  31. 【請求項３１】画素の駆動素子に薄膜トランジスタを使
    用し、かつ画素における信号蓄積容量の片方の電極を、
    薄膜トランジスタの能動層と同層の半導体薄膜で形成す
    るアクティブマトリクス型液晶表示装置を含む半導体装
    置において、支持基板に歪点が７００℃以下の無アルカ
    リガラスを用い、かつアクティブマトリクス型液晶表示
    装置の画素の信号蓄積容量の片方の電極を形成する半導
    体薄膜が、膜厚が４０nm以上１００ｎｍ未満でかつ表面
    の平均粗さが５ｎｍ以下でかつ平均結晶粒径が５００ｎ
    ｍ以上であることを特徴とする半導体装置。
  32. 【請求項３２】画素の駆動素子に薄膜トランジスタを使
    用し、かつ画素における信号蓄積容量の片方の電極を、
    薄膜トランジスタの能動層と同層の半導体薄膜で形成す
    るアクティブマトリクス型液晶表示装置を含む半導体装
    置において、支持基板に歪点が７００℃以下の無アルカ
    リガラスを用い、かつアクティブマトリクス型液晶表示
    装置の画素の信号蓄積容量の片方の電極を形成する半導
    体薄膜が、膜厚４０ｎｍ以上１００ｎｍ未満でかつ表面
    の平均粗さが５ｎｍ以下でかつ平均結晶粒径が５００ｎ
    ｍ以上でかつ任意の結晶粒の面積をＳｎとした時、その
    結晶粒の外周の長さＬｎが、Ｒｎ＝（Ｓｎ／π)1/2で定
    義されるＲｎに対して、少なくとも５０％以上の結晶粒
    においてＬｎ≦４πＲｎが成り立つ半導体薄膜であるこ
    とを特徴とする半導体装置。
  33. 【請求項３３】画素の駆動素子に薄膜トランジスタを使
    用し、かつ画素における信号蓄積容量の片方の電極を、
    薄膜トランジスタの能動層と同層の半導体薄膜で形成す
    るアクティブマトリクス型液晶表示装置を含む半導体装
    置において、支持基板に歪点が７００℃以下の無アルカ
    リガラスを用い、かつアクティブマトリクス型液晶表示
    装置の画素の信号蓄積容量の片方の電極を形成する半導
    体薄膜が、膜厚４０ｎｍ以上１００ｎｍ未満でかつ表面
    の平均粗さが５ｎｍ以下でかつ平均結晶粒径が５００ｎ
    ｍ以上でかつ任意の結晶粒の面積をＳｎとした時、その
    結晶粒の外周の長さＬｎが、Ｒｎ＝（Ｓｎ／π)1/2で定
    義されるＲｎに対して、少なくとも５０％以上の結晶粒
    においてＬｎ≦４πＲｎが成り立ち、さらにある断面の
    結晶構造を見た時、少なくとも７０％以上の結晶粒が半
    導体層と下地との界面から半導体表面まで、途中で切れ
    ることなく連続的に延びている半導体薄膜であることを
    特徴とする半導体装置。
  34. 【請求項３４】画素の駆動素子に薄膜トランジスタを使
    用し、かつ画素における信号蓄積容量の片方の電極を、
    薄膜トランジスタの能動層と同層の半導体薄膜で形成す
    るアクティブマトリクス型液晶表示装置を含む半導体装
    置において、支持基板に歪点が７００℃以下の無アルカ
    リガラスを用い、かつ画素の信号蓄積容量の片方の電極
    を形成する半導体薄膜が、請求項４，５，６，７，８も
    しくは９項記載の半導体薄膜であることを特徴とする半
    導体装置。
  35. 【請求項３５】画素の駆動素子に薄膜トランジスタを使
    用し、かつ画素における信号蓄積容量の片方の電極を、
    薄膜トランジスタの能動層と同層の半導体薄膜で形成す
    るアクティブマトリクス型液晶表示装置を含む半導体装
    置の製造方法において、支持基板に歪点が７００℃以下
    の無アルカリガラスを用い、かつ画素の信号蓄積容量の
    片方の電極を形成する半導体薄膜の製造に、請求項１
    ０，１１，１２，１３，１４もしくは１５記載の半導体
    薄膜の製造方法を適用したことを特徴とする半導体装置
    の製造方法。
  36. 【請求項３６】請求項１０，１１，１２，１３，１４，
    １５，２７，２８，３０もしくは３５において、半導体
    薄膜もしくは半導体装置の製造に、少なくとも半導体薄
    膜の成膜装置とレーザ結晶化装置が排気装置を備えた搬
    送装置で連結されている装置を使用することを特徴とす
    る半導体薄膜もしくは半導体装置の製造方法。
  37. 【請求項３７】請求項１０，１１，１２，１３，１４，
    １５，２７，２８，３０もしくは３５において、半導体
    薄膜もしくは半導体装置の製造に、少なくとも半導体薄
    膜の成膜装置と絶縁膜の成膜装置とレーザ結晶化装置が
    排気装置を備えた搬送装置で連結されている装置を使用
    することを特徴とする半導体薄膜もしくは半導体装置の
    製造方法。
  38. 【請求項３８】請求項３６もしくは３７において、搬送
    装置の雰囲気を１０-5torr以上の真空にするかもしくは
    窒素，ヘリウム，ネオンやアルゴンガス等の不活性ガス
    雰囲気にすることを特徴とする半導体薄膜もしくは半導
    体装置の製造方法。
  39. 【請求項３９】請求項１０，１１，１２，１３，１４，
    １５，２７，２８，３０もしくは３５において、半導体
    薄膜もしくは半導体装置の製造に、少なくとも半導体薄
    膜の成膜部とレーザ結晶化部と搬送部が同じ部屋にある
    インライン方式の装置を使用することを特徴とする半導
    体薄膜もしくは半導体装置の製造方法。
JP11198359A 1999-07-13 1999-07-13 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法 Pending JP2001023899A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP11198359A JP2001023899A (ja) 1999-07-13 1999-07-13 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
PCT/JP2000/004608 WO2001004939A1 (en) 1999-07-13 2000-07-11 Semiconductor film, liquid-crystal display using semiconductor film, and method of manufacture thereof
US09/959,644 US6608326B1 (en) 1999-07-13 2000-07-11 Semiconductor film, liquid-crystal display using semiconductor film, and method of manufacture thereof
TW089113948A TW478003B (en) 1999-07-13 2000-07-13 Semiconductor thin film and liquid crystal display apparatus using the same, and method of fabricating the same
US10/388,638 US7419860B2 (en) 1999-07-13 2003-03-17 Method of fabricating a semiconductor thin film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11198359A JP2001023899A (ja) 1999-07-13 1999-07-13 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2001023899A true JP2001023899A (ja) 2001-01-26

Family

ID=16389807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11198359A Pending JP2001023899A (ja) 1999-07-13 1999-07-13 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法

Country Status (4)

Country Link
US (2) US6608326B1 (ja)
JP (1) JP2001023899A (ja)
TW (1) TW478003B (ja)
WO (1) WO2001004939A1 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001061761A1 (fr) * 2000-02-18 2001-08-23 Matsushita Electric Industrial Co., Ltd. Couche polycristalline mince et dispositif semi-conducteur
JP2002359191A (ja) * 2001-05-31 2002-12-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003051446A (ja) * 2001-06-01 2003-02-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003086510A (ja) * 2001-07-02 2003-03-20 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003109902A (ja) * 2001-10-02 2003-04-11 Hitachi Ltd ポリシリコン膜生成方法
JP2003282441A (ja) * 2002-03-11 2003-10-03 Sharp Corp 半導体結晶層の製造方法および半導体基板、液晶ディスプレイパネル
JP2004056058A (ja) * 2002-07-24 2004-02-19 Hitachi Ltd 画像表示装置の製造方法
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
JP2005099427A (ja) * 2003-09-25 2005-04-14 Hitachi Ltd 表示パネルの製造方法及び表示パネル
JP2005175476A (ja) * 2003-12-06 2005-06-30 Samsung Electronics Co Ltd 多結晶シリコン薄膜の製造方法およびそれを利用したトランジスタの製造方法
US6995048B2 (en) 2001-05-18 2006-02-07 Sanyo Electric Co., Ltd. Thin film transistor and active matrix type display unit production methods therefor
CN1293632C (zh) * 2003-01-10 2007-01-03 统宝光电股份有限公司 薄膜晶体管阵列及其驱动电路结构
JP2007035812A (ja) * 2005-07-26 2007-02-08 Mitsubishi Electric Corp 多結晶シリコン膜の製造方法および薄膜トランジスタ
KR101216719B1 (ko) 2005-09-08 2012-12-28 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 박막트랜지스터, 반도체장치, 표시장치, 결정화방법, 및박막트랜지스터의 제조방법

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6555449B1 (en) 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
US6649824B1 (en) * 1999-09-22 2003-11-18 Canon Kabushiki Kaisha Photoelectric conversion device and method of production thereof
TWI243432B (en) * 1999-10-29 2005-11-11 Hitachi Ltd Semiconductor device, method of making the same and liquid crystal display device
US6830993B1 (en) 2000-03-21 2004-12-14 The Trustees Of Columbia University In The City Of New York Surface planarization of thin silicon films during and after processing by the sequential lateral solidification method
EP1256977B1 (en) * 2000-10-06 2012-02-29 Mitsubishi Denki Kabushiki Kaisha Method and apparatus for producing a polycrystalline silicon film
MXPA02005590A (es) 2000-10-10 2002-09-30 Univ Columbia Metodo y aparato para procesar capas de metal delgadas.
US6855584B2 (en) * 2001-03-29 2005-02-15 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
JP4854866B2 (ja) * 2001-04-27 2012-01-18 株式会社半導体エネルギー研究所 半導体装置の作製方法
US20030178682A1 (en) * 2001-12-28 2003-09-25 Takeshi Noda Semiconductor device and method of manufacturing the semiconductor device
US6899507B2 (en) * 2002-02-08 2005-05-31 Asm Japan K.K. Semiconductor processing apparatus comprising chamber partitioned into reaction and transfer sections
JP4190798B2 (ja) * 2002-05-08 2008-12-03 Ｎｅｃ液晶テクノロジー株式会社 薄膜トランジスタ及びその製造方法
TWI360098B (en) * 2002-05-17 2012-03-11 Semiconductor Energy Lab Display apparatus and driving method thereof
SG119186A1 (en) * 2002-05-17 2006-02-28 Semiconductor Energy Lab Display apparatus and driving method thereof
US7474285B2 (en) 2002-05-17 2009-01-06 Semiconductor Energy Laboratory Co., Ltd. Display apparatus and driving method thereof
JP2003332350A (ja) * 2002-05-17 2003-11-21 Hitachi Ltd 薄膜半導体装置
US7184034B2 (en) * 2002-05-17 2007-02-27 Semiconductor Energy Laboratory Co., Ltd. Display device
EP1506570A1 (en) * 2002-05-21 2005-02-16 ASM America, Inc. Reduced cross-contamination between chambers in a semiconductor processing tool
TWI331803B (en) 2002-08-19 2010-10-11 Univ Columbia A single-shot semiconductor processing system and method having various irradiation patterns
CN100459041C (zh) 2002-08-19 2009-02-04 纽约市哥伦比亚大学托管会 激光结晶处理薄膜样品以最小化边缘区域的方法和系统
US6709910B1 (en) * 2002-10-18 2004-03-23 Sharp Laboratories Of America, Inc. Method for reducing surface protrusions in the fabrication of lilac films
TW594999B (en) * 2002-11-22 2004-06-21 Toppoly Optoelectronics Corp Structure of thin film transistor array and driving circuits
WO2004075263A2 (en) 2003-02-19 2004-09-02 The Trustees Of Columbia University In The City Of New York System and process for processing a plurality of semiconductor thin films which are crystallized using sequential lateral solidification techniques
JP4464078B2 (ja) * 2003-06-20 2010-05-19 株式会社 日立ディスプレイズ 画像表示装置
US7364952B2 (en) * 2003-09-16 2008-04-29 The Trustees Of Columbia University In The City Of New York Systems and methods for processing thin films
US7164152B2 (en) 2003-09-16 2007-01-16 The Trustees Of Columbia University In The City Of New York Laser-irradiated thin films having variable thickness
WO2005029549A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for facilitating bi-directional growth
US7318866B2 (en) 2003-09-16 2008-01-15 The Trustees Of Columbia University In The City Of New York Systems and methods for inducing crystallization of thin films using multiple optical paths
WO2005029546A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Method and system for providing a continuous motion sequential lateral solidification for reducing or eliminating artifacts, and a mask for facilitating such artifact reduction/elimination
WO2005029547A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Enhancing the width of polycrystalline grains with mask
WO2005029551A2 (en) 2003-09-16 2005-03-31 The Trustees Of Columbia University In The City Of New York Processes and systems for laser crystallization processing of film regions on a substrate utilizing a line-type beam, and structures of such film regions
US7311778B2 (en) 2003-09-19 2007-12-25 The Trustees Of Columbia University In The City Of New York Single scan irradiation for crystallization of thin films
US7570259B2 (en) * 2004-06-01 2009-08-04 Intel Corporation System to manage display power consumption
JP2006019466A (ja) * 2004-07-01 2006-01-19 Hitachi Displays Ltd 薄膜半導体装置とその製造方法、およびこの薄膜半導体装置を用いた画像表示装置
FR2873491B1 (fr) * 2004-07-20 2006-09-22 Commissariat Energie Atomique Procede de realisation d'une structure dotee d'au moins une zone d'un ou plusieurs nanocristaux semi-conducteurs localisee avec precision
TW200616232A (en) * 2004-08-09 2006-05-16 Adv Lcd Tech Dev Ct Co Ltd Semiconductor device including semiconductor thin film, which is subjected to heat treatment to have alignment mark, crystallizing method for the semiconductor thin film, and crystallizing apparatus for the semiconductor thin film
US7645337B2 (en) 2004-11-18 2010-01-12 The Trustees Of Columbia University In The City Of New York Systems and methods for creating crystallographic-orientation controlled poly-silicon films
JP4773101B2 (ja) * 2005-01-12 2011-09-14 株式会社日立製作所 半導体装置の製造方法
US8221544B2 (en) 2005-04-06 2012-07-17 The Trustees Of Columbia University In The City Of New York Line scan sequential lateral solidification of thin films
US7674149B2 (en) * 2005-04-21 2010-03-09 Industrial Technology Research Institute Method for fabricating field emitters by using laser-induced re-crystallization
JP2009518864A (ja) 2005-12-05 2009-05-07 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 膜を加工するためのシステム及び方法並びに薄膜
US9318327B2 (en) * 2006-11-28 2016-04-19 Cree, Inc. Semiconductor devices having low threading dislocations and improved light extraction and methods of making the same
DE102007009924A1 (de) * 2007-02-27 2008-08-28 Carl Zeiss Laser Optics Gmbh Durchlaufbeschichtungsanlage, Verfahren zur Herstellung kristalliner Dünnschichten und Solarzellen sowie Solarzelle
CN101622722B (zh) * 2007-02-27 2012-11-21 卡尔蔡司激光器材有限责任公司 连续涂覆设备、生产晶态薄膜和太阳电池的方法
KR101402261B1 (ko) * 2007-09-18 2014-06-03 삼성디스플레이 주식회사 박막 트랜지스터의 제조 방법
US8614471B2 (en) 2007-09-21 2013-12-24 The Trustees Of Columbia University In The City Of New York Collections of laterally crystallized semiconductor islands for use in thin film transistors
JP5385289B2 (ja) 2007-09-25 2014-01-08 ザ トラスティーズ オブ コロンビア ユニヴァーシティ イン ザ シティ オブ ニューヨーク 横方向に結晶化した薄膜上に作製される薄膜トランジスタデバイスにおいて高い均一性を生成する方法
KR101329352B1 (ko) * 2007-10-17 2013-11-13 삼성전자주식회사 반도체 장치의 제조방법
CN103354204A (zh) 2007-11-21 2013-10-16 纽约市哥伦比亚大学理事会 用于制备外延纹理厚膜的系统和方法
WO2009067688A1 (en) 2007-11-21 2009-05-28 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US8012861B2 (en) 2007-11-21 2011-09-06 The Trustees Of Columbia University In The City Of New York Systems and methods for preparing epitaxially textured polycrystalline films
US20090162970A1 (en) * 2007-12-20 2009-06-25 Yang Michael X Material modification in solar cell fabrication with ion doping
WO2009111340A2 (en) 2008-02-29 2009-09-11 The Trustees Of Columbia University In The City Of New York Flash lamp annealing crystallization for large area thin films
US20090291231A1 (en) * 2008-05-21 2009-11-26 Applied Materials, Inc. Method and apparatus for producing a solar cell module with integrated laser patterning
EP2124264A1 (en) * 2008-05-21 2009-11-25 Applied Materials, Inc. Method and apparatus for producing a solar cell module with integrated laser patterning
WO2009141411A1 (en) * 2008-05-21 2009-11-26 Applied Materials Inc. Method and apparatus for producing a solar cell module with integrated laser patterning
KR101002661B1 (ko) * 2008-08-12 2010-12-20 삼성모바일디스플레이주식회사 인라인 열처리 설비 및 이를 사용한 기판 열처리 방법
BRPI0920038A2 (pt) * 2008-10-23 2019-09-24 Sharp Kk dispositivo semicondutor, processo para manufatura do mesmo e dispositivo visor.
US8802580B2 (en) 2008-11-14 2014-08-12 The Trustees Of Columbia University In The City Of New York Systems and methods for the crystallization of thin films
KR101610260B1 (ko) * 2008-12-15 2016-04-08 삼성전자주식회사 전자빔 어닐링 장치 및 이를 이용한 어닐링 방법
US9646831B2 (en) 2009-11-03 2017-05-09 The Trustees Of Columbia University In The City Of New York Advanced excimer laser annealing for thin films
US8440581B2 (en) 2009-11-24 2013-05-14 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse sequential lateral solidification
US9087696B2 (en) 2009-11-03 2015-07-21 The Trustees Of Columbia University In The City Of New York Systems and methods for non-periodic pulse partial melt film processing
US8555091B2 (en) * 2009-12-23 2013-10-08 Intel Corporation Dynamic power state determination of a graphics processing unit
KR20110114089A (ko) 2010-04-12 2011-10-19 삼성모바일디스플레이주식회사 박막 트랜지스터, 이의 제조 방법 및 이를 포함하는 표시 장치
KR101146995B1 (ko) * 2010-06-16 2012-05-22 삼성모바일디스플레이주식회사 다결정 실리콘층의 형성 방법 및 이를 이용한 박막 트랜지스터의 형성방법
CN104934372B (zh) * 2015-05-15 2018-03-06 京东方科技集团股份有限公司 一种低温多晶硅薄膜及其制作方法、相关器件
KR102516486B1 (ko) * 2017-12-05 2023-04-03 삼성디스플레이 주식회사 레이저 결정화 장치
KR20220033596A (ko) * 2020-09-08 2022-03-17 삼성디스플레이 주식회사 다결정 실리콘층의 제조 방법, 표시 장치 및 이의 제조 방법
WO2023115449A1 (zh) * 2021-12-23 2023-06-29 宁德时代新能源科技股份有限公司 A/m/x晶体材料、光伏器件及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0284716A (ja) * 1987-03-25 1990-03-26 Nippon Soken Inc 半導体素子とその製造方法
JPH0799321A (ja) * 1993-05-27 1995-04-11 Sony Corp 薄膜半導体素子の製造方法および製造装置
US5496768A (en) * 1993-12-03 1996-03-05 Casio Computer Co., Ltd. Method of manufacturing polycrystalline silicon thin film
JP3349355B2 (ja) * 1996-08-19 2002-11-25 三洋電機株式会社 半導体膜のレーザーアニール方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001061761A1 (fr) * 2000-02-18 2001-08-23 Matsushita Electric Industrial Co., Ltd. Couche polycristalline mince et dispositif semi-conducteur
US6746942B2 (en) * 2000-09-05 2004-06-08 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
US7365358B2 (en) 2000-09-05 2008-04-29 Sony Corporation Semiconductor thin film and method of fabricating semiconductor thin film, apparatus for fabricating single crystal semiconductor thin film, and method of fabricating single crystal thin film, single crystal thin film substrate, and semiconductor device
US6995048B2 (en) 2001-05-18 2006-02-07 Sanyo Electric Co., Ltd. Thin film transistor and active matrix type display unit production methods therefor
JP2002359191A (ja) * 2001-05-31 2002-12-13 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003051446A (ja) * 2001-06-01 2003-02-21 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US7998845B2 (en) 2001-07-02 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2003086510A (ja) * 2001-07-02 2003-03-20 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2003109902A (ja) * 2001-10-02 2003-04-11 Hitachi Ltd ポリシリコン膜生成方法
KR100833761B1 (ko) * 2001-10-02 2008-05-29 가부시키가이샤 히타치세이사쿠쇼 다결정 실리콘 막 생산 공정
JP2003282441A (ja) * 2002-03-11 2003-10-03 Sharp Corp 半導体結晶層の製造方法および半導体基板、液晶ディスプレイパネル
JP2004056058A (ja) * 2002-07-24 2004-02-19 Hitachi Ltd 画像表示装置の製造方法
CN1293632C (zh) * 2003-01-10 2007-01-03 统宝光电股份有限公司 薄膜晶体管阵列及其驱动电路结构
JP2005099427A (ja) * 2003-09-25 2005-04-14 Hitachi Ltd 表示パネルの製造方法及び表示パネル
JP2005175476A (ja) * 2003-12-06 2005-06-30 Samsung Electronics Co Ltd 多結晶シリコン薄膜の製造方法およびそれを利用したトランジスタの製造方法
JP2007035812A (ja) * 2005-07-26 2007-02-08 Mitsubishi Electric Corp 多結晶シリコン膜の製造方法および薄膜トランジスタ
KR101216719B1 (ko) 2005-09-08 2012-12-28 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 박막트랜지스터, 반도체장치, 표시장치, 결정화방법, 및박막트랜지스터의 제조방법

Also Published As

Publication number Publication date
US7419860B2 (en) 2008-09-02
US6608326B1 (en) 2003-08-19
WO2001004939A1 (en) 2001-01-18
US20030160239A1 (en) 2003-08-28
TW478003B (en) 2002-03-01

Similar Documents

Publication Publication Date Title
JP2001023899A (ja) 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
US8119469B2 (en) Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same
US6001714A (en) Method and apparatus for manufacturing polysilicon thin film transistor
KR100254600B1 (ko) 반도체장치,그의 제조 방법,및 그를 포함하는 액정 표시 장치
KR100306831B1 (ko) 반도체물질,이를이용한반도체장치및이의제조방법
US7569408B1 (en) Semiconductor device and method for forming the same
US20110171769A1 (en) Laser mask and crystallization method using the same
JP2004349415A (ja) アクティブ・マトリクス基板の製造方法およびこれを用いた画像表示装置
JP2700277B2 (ja) 薄膜トランジスタの作製方法
JP4329312B2 (ja) 薄膜半導体装置、その製造方法及び画像表示装置
US7767558B2 (en) Method of crystallizing amorphous silicon and device fabricated using the same
KR100975523B1 (ko) 조절된 이동도를 가지는 반도체 소자 및 이를 적용한 ｔｆｔ
JPH0659278A (ja) 液晶表示装置及びその製造方法
US7015122B2 (en) Method of forming polysilicon thin film transistor
JP2000081642A (ja) 液晶表示装置およびその製造方法
US6475835B1 (en) Method for forming thin film transistor
US20060172469A1 (en) Method of fabricating a polycrystalline silicon thin film transistor
KR20020032196A (ko) 다결정실리콘 박막트랜지스터 소자 및 그 제조방법
JPH08186262A (ja) 薄膜トランジスタの製造方法
JP2715282B2 (ja) 絶縁ゲイト型電界効果半導体装置およびその作製方法
KR100243276B1 (ko) 레이저 어닐링을 이용한 다결정실리콘 박막의 제조방법 및 이를 이용한 박막 트랜지스터의 제조방법
JP2002025906A (ja) 半導体装置及び半導体装置の製造方法
Son et al. 28.1: AMOLED using CW laser Crystallized Polycrystalline Silicon Thin‐Film Transistor
JPH11219905A (ja) 薄膜半導体装置とその製造方法及び薄膜トランジスタの製造方法並びに薄膜トランジスタ及び液晶表示装置
JPH1126771A (ja) 薄膜トランジスタとその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20060417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061114

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070115

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070227