JP2006019466A - 薄膜半導体装置とその製造方法、およびこの薄膜半導体装置を用いた画像表示装置 - Google Patents

薄膜半導体装置とその製造方法、およびこの薄膜半導体装置を用いた画像表示装置 Download PDF

Info

Publication number
JP2006019466A
JP2006019466A JP2004195150A JP2004195150A JP2006019466A JP 2006019466 A JP2006019466 A JP 2006019466A JP 2004195150 A JP2004195150 A JP 2004195150A JP 2004195150 A JP2004195150 A JP 2004195150A JP 2006019466 A JP2006019466 A JP 2006019466A
Authority
JP
Japan
Prior art keywords
thin film
film
silicon
polycrystalline silicon
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004195150A
Other languages
English (en)
Inventor
Mitsuharu Tai
光春 田井
Mutsuko Hatano
睦子 波多野
Yoichi Takahara
洋一 高原
Hiroki Takahashi
広毅 高橋
Akio Yazaki
秋夫 矢崎
Takashi Noda
剛史 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Hitachi Displays Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Displays Ltd filed Critical Hitachi Displays Ltd
Priority to JP2004195150A priority Critical patent/JP2006019466A/ja
Priority to US11/171,219 priority patent/US20060001051A1/en
Publication of JP2006019466A publication Critical patent/JP2006019466A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】 絶縁膜基板上にシリコン層を形成し、長時間の溶融、再結晶化を行い、高品質多結晶シリコン膜を得る際の多結晶シリコン膜の凝集を回避する。
【解決手段】 絶縁性基板ＧＬＳ上に一層もしくは複数層の下地膜ＵＣＬを設け、この下地膜ＵＣＬに設けた前駆シリコン膜ＰＣＦと接する表面付近を溶融シリコン層の濡れ性が向上するような膜組成を示す絶縁膜ＵＣＬＰとし、レーザ光ＬＳＲで前駆シリコン膜ＰＣＦを溶融させることで凝集を回避して高品質多結晶シリコン膜ＰＳＩを形成する。
【選択図】 図１

Description

本発明は、薄膜半導体装置とその製造方法、およびこの薄膜半導体装置で構成した画像表示装置に係り、液晶ディスプレイや有機ＥＬディスプレイ等のフラットタイプの画像表示装置等の画素やその駆動回路あるいはその他の周辺回路を構成するための低温プロセス多結晶シリコン薄膜トランジスタに好適なものである。
アクティブ・マトリクス方式の液晶ディスプレイ、有機ＥＬディスプレイ等のフラットタイプの画像表示装置あるいはイメージセンサ等の画素及び該画素の駆動回路（ドライバ）として、チャネルが多結晶シリコン（ポリシリコン）で構成される薄膜トランジスタ(多結晶シリコンＴＦＴ)が開発されている。多結晶シリコンＴＦＴは、非晶質シリコン（アモルファスシリコン）ＴＦＴに比べて駆動能力が大きい点で有利であり、多結晶シリコンＴＦＴで構成する駆動回路や他の周辺回路等を画素領域を形成した絶縁性基板（典型的にはガラス基板、以下、ガラス基板を想定して説明する）の上に当該画素と共に搭載することができる。これにより、回路仕様のカスタム化が画素設計や画素形成工程時に同時進行による低コスト化や、従来技術で課題となっていた駆動回路素子ＬＳＩと画素の配線接続部の機械的脆弱性回避することによる高信頼化が実現できると期待される。
例えば、液晶ディスプレイ用のガラス基板上に多結晶シリコンＴＦＴを形成するプロセスでは、ガラス基板の耐熱温度でプロセス温度が規定される。ガラス基板に熱的ダメージを与えることなく、高品質な多結晶シリコン薄膜を形成する方法として、エキシマレーザを用いて前駆シリコン膜を溶融し、再結晶化する方法が主流である。この形成方法で得られた多結晶シリコンＴＦＴは、チャネルが非晶質シリコンで構成される従来のＴＦＴに比べ、駆動能力は１００倍以上に改善されるため、ドライバなど一部の回路がガラス基板上に搭載できる。
しかし、更に高性能な集積回路を搭載するためには、より高い駆動能力を持つ多結晶シリコンＴＦＴを実現する必要がある。より高い駆動能力を持つ多結晶シリコンＴＦＴを形成する方法として、例えば、非特許文献1あるいは、非特許文献2に記載のように、ＥＬＡよりも長時間のパルスレーザを走査することによるシリコン膜の結晶化によって、当該シリコン層の溶融時間を延長し、レーザの走査方向に沿って結晶粒径が大きく、粒幅の揃った、表面が平坦な多結晶シリコン薄膜が得られる。こうして改質した多結晶シリコン薄膜を能動層とすることで、多結晶シリコンＴＦＴの性能が向上することが報告されている。この改質多結晶シリコンＴＦＴは、エキシマレーザで作製した従来の多結晶シリコンＴＦＴに比べ、Ｎチャネルで２倍以上の駆動能力を備えるため、画素と同一のガラス基板上に、より多くの駆動回路や周辺回路を直接搭載することが可能になる。
ＳＯＩ(Silicon On Insulator)の形成においても、特許文献1に開示されているように、単結晶シリコン薄膜を得るためにヒータもしくはレーザを用いて帯域溶融と、再結晶化を行う。単結晶シリコン薄膜を得るためには、シリコン膜の充分な溶融時間が必要になる。しかし、溶融時間が長くなるとガラス基板への熱的ダメージが発生するため、特許文献1の方法を用いてガラス基板上に単結晶シリコン薄膜を作製することはできない。従って、シリコン膜の溶融時間は、エキシマレーザによる結晶化の場合よりは長いが、特許文献1の場合に比べ、桁違いに小さいものとする必要がある。
国際電子デバイス学会予稿集(２００１年）第７４７頁から第７５０頁（International Electron Devices Meeting (Washington DC, 2001) PP747-751） 情報ディスプレイ学会国際シンポジウムダイジェスト(２００２年）第１５８頁から第１６１頁（Society For Information Display International Symposium Digest 2002 PP158-161） 固体薄膜(２０００年）第３７３巻 第２５１頁から第２５４頁(Thin Solid Films 373 2000 PP251-254) 特開平５−９４９４８号公報
長時間パルスレーザによる結晶化プロセスの特徴は、前駆シリコン膜の溶融時間がエキシマレーザの場合より長く、単結晶シリコン薄膜を作製する場合よりも充分短いことである。エキシマレーザの場合、前駆シリコンの溶融時間は数十ｎＳ程度、長時間パルスレーザの場合は、前駆シリコン膜の溶融時間は数百ｎＳから数百μＳになる。単結晶の場合には、必要とされる溶融時間は数ｍＳ程度である。前駆シリコン膜の溶融時間を長くすることにより結晶成長時間を延長し、またレーザ走査により結晶成長方向を制御することで、良質の多結晶シリコン膜（高性能多結晶シリコン膜、あるいは改質多結晶シリコン膜とも称する）が得られる。
上記した多結晶シリコン膜改質技術の問題点は、この特徴故に発生する。一般に、溶融シリコンの表面張力は融点付近で８００ｍＮ／ｍであり、室温下の水銀の表面張力４９０ｍＮ／ｍに比べても十分大きい。従って、溶融状態の薄膜シリコン層は、基本的に凝集した状態で安定となる。エキシマレーザの様にシリコン層の溶融時間が短い場合、凝集する前に冷却、凝固し、凝集は起きない。一方、単結晶シリコン膜を作製する場合、シリコン膜の溶融時間が長くなり、凝集が発生する。そのため、特許文献1に記載がある様に、膜構成に工夫が必要になる。長時間パルスレーザを用いて多結晶シリコン膜を形成する場合、本来はエキシマレーザの場合と同様、溶融時間が短いため、凝集は起きない。しかし、異物や膜厚分布、レーザ強度の不均一性等、きっかけとなる構造があると、凝集が発生する。これらのきっかけとなる構造の低減はある程度までは可能であるが、ゼロにはできない。よって、凝集低減には限界がある。実際、ガラス基板上のシリコン膜に長時間パルスレーザを２０００回照射した場合、３回程度の凝集が発生する。
凝集が発生した部分は、シリコン膜がない箇所ができるため、シリコン膜がない箇所にＴＦＴを作り込んでも動作しない。薄膜トランジスタ回路を形成する部分の一部にでも凝集が発生すると、当該回路全体が動作せず、パネルの歩留まり低下を引き起こす。その解決方法の一つとして、レーザの走査速度を速くし、シリコン膜の溶融時間を結晶成長を促進できる範囲内で短くするという方法も考えられるが、やはり限界がある。
このような事実を踏まえ、本発明の第１の目的は、レーザ走査による多結晶シリコン膜の形成時の凝集を抑制して結晶成長を促進することで粒径が大きく良質な結晶をもつシリコン膜を能動層とした薄膜トランジスタを有する薄膜半導体装置を提供することにある。また、本発明の第2の目的は、前記の薄膜半導体装置の製造方法を提供することにある。そして、本発明の第３の目的は、前記の薄膜半導体装置を用いて構成した画像表示装置を提供することにある。
凝集を抑制するためには、溶融時間を少なくすることに加え、シリコン膜の絶縁基板に対する濡れ性を向上、表面張力の影響を小さくすればよい。そのために、本発明では、絶縁基板表面の膜組成を制御し、溶融したシリコンの、該基板に対する濡れ性を向上させることにより、凝集を抑制するという新規な手段を採用する。
上記第1の目的を達成するため本発明は、絶縁性基板と該基板上に作製した一層もしくは複数層の下地膜を設け、この下地膜の半導体薄膜側の表面付近をシリコン酸化膜で構成し、かつ該シリコン酸化膜中の酸素のサイトのうち、複数のサイトが酸素より電気陰性度が小さい元素で置換された半導体薄膜を能動層とすることで実現される。
また、上記第２の目的を達成するため、本発明は、ガラス基板等の絶縁性基板の上に下地膜用の絶縁膜を成膜する工程と、その上部にプリカーサシリコン膜を成膜する工程と、プリカーサシリコン膜に長時間パルスレーザ光ＬＳＲを照射して、レーザの走査方向に結晶粒径が大きく、粒幅のそろった、表面が平坦な高品質多結晶シリコン膜を作製する工程と、この高品質多結晶シリコン膜を能動層とする薄膜トランジスタを作り込む工程と、
を含む。
そして、上記第３の目的を達成するため、本発明は、ガラス基板を好適とする絶縁性基板と該基板上に作製した一層もしくは複数層の下地膜の半導体薄膜側の表面付近をシリコン酸化膜で構成し、かつ該シリコン酸化膜中の酸素のサイトのうち、複数のサイトが酸素より電気陰性度が小さい元素で置換された半導体薄膜を能動層とする薄膜トランジスタでアクティブ・マトリクス基板を用いて画像表示装置を構成する。
本発明によれば、溶融、再結晶化によって良質な結晶を得る場合に発生する凝集を抑制することができ、高品質多結晶シリコン膜を能動層とする薄膜トランジスタを有する薄膜半導体装置が得られ、この薄膜半導体装置を用いることにより、高い歩留まりで回路内蔵型の表示装置を得ることができる。
以下、本発明の実施の形態について、実施例により詳細に説明する。
図1は、本発明の高品質多結晶シリコン膜の作製方法の概念図であり、ガラス基板ＧＬＳの上に、シリコン膜ＰＣＦ側の膜表面ＵＣＬＰの組成を変え、溶融シリコン層ＭＳＩの濡れ性を向上させた絶縁膜ＵＣＬ上のシリコン膜ＰＣＦにレーザ光ＬＳＲを照射し、高品質多結晶シリコン膜ＰＳＩを作製する方法を示す説明図である。
すなわち、ガラス基板ＧＬＳの上にアンダーコート用の絶縁膜ＵＣＬを成膜し、その上部にプリカーサシリコン膜ＰＣＦを成膜する。このプリカーサシリコン膜はＣＶＤ(Chemical Vapor Deposition)で成膜したアモルファスシリコン膜でも良いし、該アモルファスシリコン膜の全面にエキシマレーザを照射し、多結晶化した膜、またはそれ以外の方法(例えば、ＣＶＤで成膜する)で作製した多結晶シリコン膜でも良い。該プリカーサシリコン膜ＰＣＦに長時間パルスレーザ光ＬＳＲを照射し、レーザの走査方向に結晶粒径が大きく、粒幅のそろった、表面が平坦な高品質多結晶シリコン膜ＰＳＩを作製する。
図２は、通常の下地膜としての絶縁膜を用いた場合に発生する凝集の概念図であり、図２（a）は平面図、図２(b)は図２（a）のＡ−Ｂ線に沿う断面図である。前記高品質多結晶シリコン膜ＰＳＩを作製するためには、長時間パルスレーザ光ＬＳＲの照射条件が重要となる。走査方向の結晶成長を促進する横方向成長速度はおよそ数ｍ／ｓであり、レーザのビーム幅と走査速度はこれにより規定される。レーザのビーム幅を約１０μｍ、走査速度を数百ｍｍ／ｓとすると、横方向成長が促進される。この時、照射領域内のある場所に着目した時の、レーザの滞在時間は数百ｎｓから数百μｓとなり、シリコン膜の溶融時間は同程度になると考えられる。
下地膜用の絶縁膜ＵＣＬにＣＶＤにより成膜したシリコン酸化膜を用いると、図２に示すように、凝集が発生してシリコンが剥離した領域ＡＧＲが形成される。本発明では、溶融状態のシリコンＭＳＩの下地膜用絶縁膜ＵＣＬに対する濡れ性を向上するために、下地膜用の絶縁膜ＵＣＬのシリコン膜ＰＣＦとの界面付近の領域ＵＣＬＰの組成を次のように工夫した。一般に、溶融シリコンの接触層に対する濡れ性は接触層の分極率が小さい程、良好となる。本発明では、凝集を抑制するために、シリコン酸化膜に対し分極率の小さい膜、あるいは、分極率の小さい領域をシリコン酸化膜表層部ＵＣＬＰに形成した点に特徴がある。以下、本発明を実施例により説明する。
実施例1では、シリコン酸化膜の酸素を他元素に置換することでこれを実現する方法を示す。この場合、酸素元素より電気陰性度が小さい元素、すなわち、６Ａ族より小さい族に属する元素で置換すると、分極率は小さくなる。通常、良好な被覆率を有することから、シリコン酸化膜には、ＴＥＯＳ(Tetraethoxysilane)ガスを原料としたＣＶＤ膜を採用する。なお、代替としてＳｉＯ膜を採用した場合には、膜中の窒素濃度が増加する。
図３は、ＴＥＯＳガスを原料としたシリコン酸化膜、ＳｉＯ膜中の窒素濃度をＳＩＭＳ（Secondary Ion Mass Spectroscopy）で分析した結果を説明する図である。ＴＥＯＳガスを原料としたシリコン酸化膜の場合、窒素含有率は測定限界以下であるが、ＳｉＯ膜の方は０．０１ ％も含まれる。これは原料ガスがシランガスと二酸化窒素の混合ガスで、窒素が含まれ、シリコン酸化膜の酸素のサイトに窒素が置換したためである。
図４は、それぞれの酸化膜のＦＴＩＲ(Fourier Transformation Infra Red spectrometer)の結果を説明する図である。ＳｉＯ膜では、Ｓｉ−ＯのピークＰＫＳＩＯに加えて、Ｓｉ−Ｎ結合のピークＰＫＳＩＮが見えており、酸素のサイトに窒素が置換されていることが分かる。ＳｉＯ膜を下地膜用絶縁膜として採用した場合、図２に示されるような凝集の発生頻度が抑制されることを確認している。
下地膜ＵＣＬ中の窒素濃度は、シリコン膜との界面付近の領域ＵＣＬＰで高くなれば良く、膜全体ＵＣＬで一様である必要はない。例えばＴＥＯＳガスを原料としたシリコン酸化膜においても、成膜直後に窒素プラズマ処理を行うことで、界面付近ＵＣＬＰの窒素濃度を高くし、凝集を抑えることができる。
この多結晶シリコンＰＳＩを能動層とした薄膜トランジスタを形成して半導体装置を構成する製造方法は、公知の酸化、成膜工程、ホトリソグラフィ工程を繰り返す方法を採用すればよい。
実施例１により、溶融、再結晶化によって良質な結晶を得る場合に発生する凝集を抑制することができ、高品質多結晶シリコン膜を能動層とする薄膜トランジスタを有する薄膜半導体装置が得られる。
また、別の実施例として、下地膜ＵＣＬに、溶融シリコンの濡れ性が向上するような、シリコン酸化膜以外の膜を採用しても良い。たとえば、シリコンカーバイト（ＳｉＣ）、ダイヤモンドライクカーボン（ＤＬＣ）などを下地膜として採用すると良い。ＳｉＣ、ＤＬＣはイオンビーム蒸着、あるいはスパッタ、あるいはアーク放電、あるいはＣＶＤで成膜する方法があるが、いずれを用いても良い。ＤＬＣは成膜条件によって半導体にもなりうる。抵抗値が下がると、素子間の絶縁性が悪くなる、サイリスタ等の寄生素子が動作する当の不具合が生じる。しかし非特許文献３にあるように、ＤＬＣの抵抗率は成膜温度、ＲＦ出力を低くすることにより絶縁性は確保できる。
この多結晶シリコンＰＳＩを能動層とした薄膜トランジスタを形成して半導体装置を構成する製造方法は、既知の酸化工程、成膜工程、ホトリソグラフィ工程を繰り返す方法を採用すればよい。
実施例２によっても、溶融、再結晶化によって良質な結晶を得る場合に発生する凝集を抑制することができ、高品質多結晶シリコン膜を能動層とする薄膜トランジスタを有する薄膜半導体回路が得られる。
図５は、薄膜トランジスタＴＦＴの配置方法を示す概念図である。図５に示されたように、高品質多結晶シリコン膜すなわち改質多結晶シリコン膜の個々の結晶は略帯状をなし、ソース電極ＳＤ１とドレイン電極ＤＳ２およびゲート電極ＧＴの位置に結晶粒界で概念的に示してある。シリコン結晶間にある結晶粒界はレーザの走査方向に沿って存在する。薄膜トランジスタは、図５（ａ）はレーザの走査方向ＳＳＬＤと薄膜トランジスタＴＦＴＰのソース・ドレイン方向ＳＤＤが平行となるようにレイアウトした場合、図５（ｂ）はレーザ光の走査方向ＳＳＬＤと薄膜トランジスタＴＦＴＶのソース、ドレイン方向ＳＤＤが垂直（または交差）となるようにレイアウトした場合を示す。
図５（ａ）に示されたように、図１のＰＳＩ内に構成された薄膜トランジスタを配置した場合、当該薄膜トランジスタは、電子の結晶粒境界での散乱回数が少ないために、電子の移動度が３００ｃｍ2／Ｖ・ｓから５００ｃｍ2／Ｖ・ｓと大きく、閾値のばらつきも±０．２Ｖ以下となる。
また、図５（b）のように、図１のＰＳＩ内に構成された薄膜トランジスタを配置した場合、当該薄膜トランジスタの電子の移動度は１００ｃｍ2／Ｖ・ｓから３００ｃｍ2／Ｖ・ｓと低くなるが、抵抗が大きくなるために、オフ時の電流が小さく、また特性劣化が少なく、高耐圧なトランジスタ特性を示す。従って、例えば、メモリスイッチのような、電荷を保持、放蓄電する素子に利用できる。
図６は、薄膜トランジスタのレイアウト方法の違いによる輸送特性を比較して説明する図である。図６中の曲線ＴＦＴＰＣ、ＴＦＴＶＣは、図５（a）の薄膜トランジスタＴＦＴＰ、図５（ｂ）の薄膜トランジスタＴＦＴＶの輸送特性をそれぞれ示す。輸送特性すなわちゲート電圧（Ｖ）を変化させたときのドレイン電流（μＡ）の変化は、図５（a）の薄膜トランジスタＴＦＴＰの方が図５（ｂ）の薄膜トランジスタＴＦＴＶより大きい。
図７は、本発明の実施例３を説明する画像表示装置の回路構成図であり、ガラス基板ＳＵＢ１上に形成される表示表示装置の回路の概略を示したものである。ガラス基板ＳＵＢ１側の基板はアクティブ・マトリクス基板または薄膜トランジスタ基板（ＴＦＴ基板）とも称する。ここでは、線順次方式の液晶ディスプレイ用のアクティブ・マトリクス基板を例として説明する。ガラス基板ＳＵＢ１に形成される回路は、その大部分に画素領域（画像表示領域）ＤＳＰを有する。
画素領域ＤＳＰにマトリクス配列される画素（画素回路）ＰＸＬは、データ線ＤＬとゲート線ＧＬの交差部に設けられる。画素ＰＸＬは、スイッチとして働く薄膜トランジスタＴＦＴと、画素電極で構成される。本実施例では、スイッチが２個の薄膜トランジスタＴＦＴで構成されるダブルゲートの場合を示しているが、薄膜トランジスタＴＦＴが１個のシングルゲート、薄膜トランジスタＴＦＴが３個以上のマルチゲートとしたものもある。アクティブ・マトリクス基板ＳＵＢ１上の画素領域ＤＳＰの外側で該画素領域ＤＳＰに形成された多数の画素ＰＸＬに駆動信号を供給する回路を形成した駆動回路領域を配置する。
画素領域ＤＳＰの一方の長辺（図７では上辺）に、デジタル化された表示データをデジタル・アナログ変換器ＤＡＣに順次読み込ませる役割を持つシフトレジスタＤＳＲ、デジタル化された表示データを階調電圧信号として出力するデジタル・アナログ変換器ＤＡＣ、デジタル・アナログ変換器ＤＡＣからの階調信号を増幅して所望の階調電圧を得るレベルシフタＤＬＳ、バッファ回路ＢＦ、隣接画素で階調電圧の極性を反転させるサンプリングスイッチＳＳＷが配置されている。
画素領域ＤＳＰの短辺（図７では左辺）には、画素電極ＰＸＬを構成する薄膜トランジスタＴＦＴのゲートを順次開いてゆくためのシフトレジスタＧＳＲ、レベルシフタＧＬＳが配置されている。
また、上記回路群の周辺には、信号源(システムＬＳＩ)ＳＬＳＩから送られた画像データをディスプレイへ取り込み、信号変換を行うインタフェースＩＦ、階調信号発生器ＳＩＧ、各回路のタイミング制御用のクロック信号を発生するクロック信号発生器ＣＬＧ等が配置されている。
これらの回路群の内、インタフェースＩＦ、クロック信号発生器ＣＬＧ、ドレイン側のシフトレジスタＤＳＲ、ゲート側シフトレジスタＧＳＲ、デジタル・アナログ変換器ＤＡＣといった回路は、デジタル信号を処理するため、高速性が必要とされ、かつ低電力化のため、低電圧駆動が必要とされる。一方、画素ＰＸＬは液晶に電圧を印加し、液晶の透過率を変調するための回路であり、階調を出すためには、高電圧駆動とならざるをえない。また一定時間電圧を保持するためには、スイッチングをするトランジスタは低リーク電流でなければならない。低電圧駆動回路群と高電圧駆動回路群の間にあるドレイン側レベルシフタＤＬＳ、ゲート側レベルシフタＧＬＳ、バッファ回路ＢＦ、サンプリングスイッチＳＳＷは、画素へ高電圧のアナログ信号を送るため、高電圧駆動が要求される。
このように、アクティブ・マトリクス基板上に、画像表示用の回路を作製するためには、相反する複数の仕様の薄膜トランジスタＴＦＴを同時に搭載する必要がある。そのため、インタフェースＩＦ、クロック信号発生器ＣＬＧ、ドレイン側のシフトレジスタＤＳＲ、ゲート側シフトレジスタＧＳＲ、デジタル・アナログ変換器ＤＡＣの部分には高品質多結晶シリコン膜を採用する。高品質多結晶シリコン膜を適用する範囲を参照符号ＳＸで示す。
上記の薄膜トランジスタ群により、従来はアクティブ・マトリクス基板を構成するガラス基板上に形成された画像領域ＤＳＰの外周にＬＳＩチップとして搭載されていた高速回路群を同一ガラス基板ＳＵＢ１内に直接形成することが可能となる。これにより、ＬＳＩチップコストの削減、パネル周辺部の非画素領域の削減、すなわち画素領域の拡大が可能となる。また、ＬＳＩチップ設計、製造の時点で行われていた回路のカスタム化が、パネル製造工程で可能となる。なお、本発明の半導体回路ＬＳＩチップに適用し、これを従来と同様にパネル周辺部に実装することもできる。
図８は、本発明による薄膜半導体装置を液晶表示装置に適用した構成例を説明する模式図である。ガラス基板ＳＵＢ１上に、マトリクス状に配置された複数の画素電極ＰＸＬ、上記画素電極に表示信号を入力する回路ＤＳＲ及びＧＳＲ、及び画像表示のために必要なその他の周辺回路群ＣＩＲを形成し、配向膜ＯＲＩ１を印刷法により塗布してアクティブ・マトリクス基板とする。
一方、ガラス基板ＳＵＢ２上に対向電極ＩＴＯ、カラーフィルタＣＦ、配向膜ＯＲＩ２を同様に塗布したカラーフィルタ基板を用意し、アクティブ・マトリクス基板と貼り合わせる。対向する配向膜ＯＲＩ１とＯＲＩ２の間に、液晶ＬＣを、真空注入により充填し、封止剤ＳＬにより液晶を封止する。その後、ガラス基板ＳＵＢ１とガラス基板ＳＵＢ２の外面に偏光板ＤＥＦをそれぞれ貼り付ける。そして、アクティブ・マトリクス基板の背面にバックライトＢＫＬを配置して液晶表示装置が完成する。
なお、ここでは、アクティブ・マトリクス基板の対向基板側にカラーフィルタを形成した液晶表示装置を例としたが、アクティブ・マトリクス基板側にカラーフィルタを形成した形式の液晶表示装置にも同様に適用できる。また、図８には、ガラス基板ＳＵＢ２に対向電極ＩＴＯ、カラーフィルタＣＦ、配向膜ＯＲＩ２をこの順で形成したカラーフィルタ基板を示したが、ガラス基板ＳＵＢ２にカラーフィルタＣＦを形成し、その上に対向電極ＩＴＯを成膜し、最上層に配向膜ＯＲＩ２を形成した構造のカラーフィルタ基板とすることもできる。カラーフィルタの形成位置やカラーフィルタ基板の構造は本発明の思想に直接関係するものでない。
本実施例によれば、画素とこの画素を駆動する駆動回路およびその他の周辺回路を、それらの要求特性に応じてアクティブ・マトリクス基板上に直接形成することが可能となり、画素領域を拡大した、高速、高解像度を有する表示品質の良好な液晶表示装置を得ることができる。
また、本実施例のアクティブ・マトリクス基板を用いて有機ＥＬ表示装置を製造することができる。図９は、本発明の画像表示装置の他例としての有機ＥＬ表示装置の構成例を説明する展開斜視図である。また、図１０は、図９に示された構成要素を一体化した有機ＥＬ表示装置の平面図である。前記の液晶表示装置を構成するアクティブ・マトリクス基板と同様のガラス基板ＳＵＢに設けた薄膜トランジスタで駆動される画素電極上に有機ＥＬ素子を形成する。有機ＥＬ素子は、画素電極表面から順次、ホール輸送層、発光層、電子輸送層、陰極金属層などを蒸着した積層体から構成される。このような積層体を形成したアクティブ・マトリクス基板の画素領域ＤＳＰの周囲にシール材を配置し、封止基板ＳＵＢＸまたは封止缶で封止する。
この有機ＥＬ表示装置は、そのデータ駆動回路領域ＤＤＲおよびゲート駆動回路領域ＧＤＲに外部信号源からの表示用信号をフレキシブルプリント基板ＦＰＣで供給する。フレキシブルプリント基板ＦＰＣにはＤＤＲ，ＧＤＲに搭載できなかった周辺回路（表示制御回路／電源回路ＬＳＩ）を搭載してあるが、これらのＬＳＩに相当する回路もガラス基板ＳＵＢに形成することも可能である。そして、上側ケースであるシールドフレームＳＨＤと下側ケースＣＡＳで一体化して有機ＥＬ表示装置とする。
有機ＥＬ表示装置用のアクティブ・マトリクス駆動では、有機ＥＬ素子が電流駆動発光方式であるために高性能の画素回路の採用が良質な画像の提供には必須であり、ＣＭＯＳ型薄膜トランジスタの画素回路を用いるのが望ましい。また、駆動回路領域ＤＤＲに形成する薄膜トランジスタ回路も高速、高精細化には必須である。本実施例のアクティブ・マトリクス基板ＳＵＢは、このような要求を満たす高い性能を有している。本実施例のアクティブ・マトリクス基板を用いた有機ＥＬ表示装置は本実施例の特長を最大限に発揮する表示装置の１つである。
本実施例によっても、画素とこの画素を駆動する駆動回路およびその他の周辺回路を、それらの要求特性に応じてアクティブ・マトリクス基板上に直接形成することが可能となり、画素領域を拡大した、高速、高解像度を有する表示品質の良好な有機ＥＬ表示装置を得ることができる。
なお、本発明は、上記した画像表示装置のアクティブ・マトリクス基板に限らず、各種の半導体装置に適用することもできる。また、本発明は、特許請求の範囲に記載の構成および実施例に記載の構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能である。
図１１から図１４は、本発明の画像液晶表示装置の応用例を説明するもので、図１１は、パーソナルコンピュータやＴＶ装置で用いられる、モニタＭＯＮの画像表示部ＤＳＰに本発明の画像表示装置を用いた応用例を説明する概念図である。
図１２は、携帯電話機ＭＯＢの画像表示部ＤＳＰに本発明の画像表示装置を用いた応用例を説明する概念図である。
図１３は、デジタル携帯端末ＰＤＡの画像表示部ＤＳＰに本発明の画像表示装置を用いた応用例を説明する概念図である。
図１４は、ビデオカメラＣＡＭの画像表示部ＤＳＰ（ビューファインダ部）に本発明の画像表示装置を用いた応用例を説明する概念図である。
上記のほかにも、デジタルスチールカメラや、プロジェクタ、車載用ナヴィゲーションシステム等の、画像表示部に、本液晶表示装置を採用することができる。
ＴＦＴ駆動のディスプレイの画質向上のためには、ＴＦＴ性能の向上を目指すのは必然的であり、そのためには、溶融、再結晶化過程での能動層である多結晶シリコンの凝集をなくして結晶性を向上することができ、画像表示装置の関連技術に限らず、広範囲の半導体分野に適用できる。
本発明の高品質多結晶シリコン膜の作製方法の概念図である。 通常の下地膜としての絶縁膜を用いた場合に発生する凝集の概念図である。 ＴＥＯＳガスを原料としたシリコン酸化膜、ＳｉＯ膜中の窒素濃度をＳＩＭＳで分析した結果を説明する図である。 酸化膜のＦＴＩＲの結果を説明する図である。 薄膜トランジスタの配置方法を示す概念図である。 薄膜トランジスタのレイアウト方法の違いによる輸送特性を比較して説明する図である。 本発明の実施例３を説明する画像表示装置の回路構成図である。 本発明による薄膜半導体回路を液晶表示装置に適用した構成例を説明する模式図である。 本発明の画像表示装置の他例としての有機ＥＬ表示装置の構成例を説明する展開斜視図である。 図９に示された構成要素を一体化した有機ＥＬ表示装置の平面図である。 パーソナルコンピュータやＴＶ装置で用いられる、モニタの画像表示部に本発明の画像表示装置を用いた応用例を説明する概念図である。 携帯電話機の画像表示部に本発明の画像表示装置を用いた応用例を説明する概念図である。 デジタル携帯端末の画像表示部に本発明の画像表示装置を用いた応用例を説明する概念図である。 ビデオカメラの画像表示部（ビューファインダ部）に本発明の画像表示装置を用いた応用例を説明する概念図である。
符号の説明
「図１」：ＧＬＳ・・・ガラス基板、ＰＣＦ・・・前駆シリコン膜、ＭＳＩ・・・溶融シリコン層、ＵＣＬ・・・下地膜用絶縁膜、ＵＣＬＰ・・・溶融シリコン層の濡れ性が向上するような膜組成を示す絶縁膜、ＬＳＲ・・・前駆シリコン膜を溶融させるためのレーザ光、ＰＳＩ・・・高品質多結晶シリコン膜、
「図２」：ＰＣＦ・・・前駆シリコン膜、ＰＳＩ・・・高品質多結晶シリコン膜、ＣＳＡＢ・・・凝集部分の断面を示す線（ＡＢ）、ＡＧＲ・・・凝集によりシリコン膜が剥離した領域、ＭＳＩ・・・溶融シリコン層、ＵＣＬ・・・下地膜用絶縁膜、ＧＬＳ・・・ガラス基板、
「図４」：ＰＫＳＩＯ・・・Ｓｉ−Ｏ結合に基づくＦＴＩＲスペクトルのピーク、ＰＫＳＩＮ・・・Ｓｉ−Ｎ結合に基づくＦＴＩＲスペクトルのピーク、
「図５」：ＳＤＤ・・・ソース・ドレインの方向、ＳＳＬＤ・・・基板に対するレーザの走査方向、ＴＦＴＰ・・・上記レーザの走査方向に対し平行に配置されたＴＦＴ、ＴＦＴＶ・・・上記レーザの走査方向に対し垂直に配置されたＴＦＴ、
「図６」：ＴＦＴＰＣ・・・上記レーザの走査方向に対し平行に配置されたＴＦＴの輸送特性、ＴＦＴＶＣ・・・上記レーザの走査方向に対し垂直に配置されたＴＦＴの輸送特性、
「図７」：ＣＬＧ・・・クロック信号発生器、ＩＦ・・・インタフェース回路、ＳＬＳＩ・・・システムＬＳＩ、ＳＩＧ・・・階調信号発生器、ＧＳＲ・・・ゲートシフトレジスタ、ＧＬＳ・・・ゲートレベルシフタ、ＳＸ・・・固体レーザ光照射域、ＰＸＬ・・・画素回路、ＤＬ・・・ドレイン線、ＳＵＢ・・・絶縁体（ガラス）基板、ＤＳＰ・・・画像表示領域、ＤＳＲ・・・ドレインシフトレジスタ、ＤＬＳ・・・ドレインレベルシフタ、ＤＡＣ・・・デジタル・アナログ変換機、ＢＦ・・・バッファ回路、ＳＳＷ・・・サンプリングスイッチ、ＧＬ・・・ゲート線、
「図８」：ＰＯＬ１，ＰＯＬ２・・・偏光板、ＩＴＯ・・・対向電極、ＣＦ・・・カラーフィルタ、ＳＬ・・・シール材、ＯＲＩ１，ＯＲＩ２・・・配向膜、ＬＣ・・・液晶、ＣＩＲ・・・周辺回路群、ＰＸＬ・・・画素回路、ＧＳＲ・・・ゲートシフトレジスタ、ＳＵＢ・・・絶縁体（ガラス）基板、ＢＫＬ・・・バックライト、ＤＳＲ・・・ドレインシフトレジスタ、
「図９」：ＳＨＤ・・・シールドフレーム、ＳＵＢＸ・・・封止基板、ＤＳＰ・・・画素領域、ＤＤＲ・・・ドレイン側駆動回路、ＧＤＲ・・・ゲート側駆動回路、ＳＵＢ・・・絶縁体（ガラス）基板、ＦＰＣ・・・プリント基板、ＣＴＬ・・・ＤＤＲ,ＧＤＲに搭載できなかった周辺回路、ＣＡＳ・・・下側ケース、
「図１０」：ＰＬＢ・・・プリント基板、ＣＴＬ・・・ＤＤＲ，ＧＤＲに搭載できなかった周辺回路、ＤＤＲ・・・ドレイン側駆動回路、ＰＡＲ・・・画素領域、ＳＵＢ・・・絶縁体（ガラス）基板、ＳＵＢＸ・・・封止基板、ＧＤＲ・・・ゲート側駆動回路、
「図１１」：ＭＯＮ・・・モニタ、ＤＳＰ・・・画像表示部、
「図１２」：ＭＯＢ・・・携帯電話機、ＤＳＰ・・・画像表示部、
「図１３」：ＰＤＡ・・・デジタル携帯端末、ＤＳＰ・・・画像表示部、
「図１４」：ＣＡＭ・・・ビデオカメラ、ＤＳＰ・・・画像表示部。

Claims (17)

  1. 絶縁性基板と該基板上に作製した一層もしくは複数層の下地膜上に作製された多結晶シリコンで構成された半導体薄膜を能動層とする薄膜半導体装置であって、
    前記下地膜の前記半導体薄膜側の表面付近の下地膜がシリコン酸化膜で構成され、かつ該シリコン酸化膜中の酸素のサイトのうち、複数のサイトが酸素より電気陰性度が小さい元素で置換されていることを特徴とする薄膜半導体装置。
  2. 前記酸素より電気陰性度が小さい元素が窒素であり、該窒素の濃度が０．０１％以上であることを特徴とする請求項1に記載の薄膜半導体装置。
  3. 前記下地膜の前記半導体薄膜側の表面付近における下地膜がシリコン酸化膜よりも分極率が小さい材料で構成されていることを特徴とする請求項1に記載の薄膜半導体装置。
  4. 前記シリコン酸化膜よりも分極率が小さい材料が、ダイヤモンドライクカーボン、もしくはシリコンカーバイトであり、かつ、それらの抵抗率が１０7Ω・ｃｍ以上であることを特徴とする請求項３に記載の薄膜半導体回路。
  5. 前記絶縁性基板がガラスであることを特徴とする請求項1に記載の薄膜半導体回路。
  6. 前記多結晶シリコンで構成された半導体薄膜は、表面の高低差が５ｎｍ以下で、当該多結晶シリコンの結晶粒の形が幅０．３μｍ以上２μｍ以下、長さ４μｍ以上の短冊状の結晶粒で構成されていることを特徴とする請求項1に記載の薄膜半導体装置。
  7. 前記多結晶シリコンで構成された半導体薄膜は、当該多結晶シリコンの結晶粒の形が、幅、長さ共に１μｍ以上の長方形または円形の結晶粒で構成されていることを特徴とする請求項１に記載の薄膜半導体回路。
  8. 絶縁性基板と該基板上に作製した一層もしくは複数層の下地膜上に作製され、多結晶シリコンで構成された半導体薄膜を能動層とする薄膜トランジスタを有する薄膜半導体装置の製造方法であって、
    前記ガラス基板の上にアンダーコート用の絶縁膜を成膜する工程と、
    前記絶縁膜の上部にプリカーサシリコン膜を成膜する工程と、
    前記プリカーサシリコン膜に長時間パルスレーザ光ＬＳＲを照射し、レーザの走査方向に結晶粒径が大きく、粒幅のそろった、表面が平坦な高品質多結晶シリコン膜を作製する工程と、
    前記高品質多結晶シリコン膜を能動層とする薄膜トランジスタを作り込む工程と、
    を含むことを特徴とする薄膜半導体装置の製造方法。
  9. 前記プリカーサシリコン膜は、ＣＶＤで成膜したアモルファスシリコン膜であることを特徴とする請求項８に記載の薄膜半導体装置の製造方法。
  10. 前記プリカーサシリコン膜は、アモルファスシリコン膜の全面にエキシマレーザを照射して結晶化した多結晶シリコン膜であることを特徴とする請求項８に記載の薄膜半導体装置の製造方法。
  11. 絶縁性基板上に形成した半導体層に、画像表示領域を構成する各画素の薄膜トランジスタと、該画像領域の外側に前記画素を駆動する駆動回路および周辺回路を構成する薄膜半導体装置を作り込んだアクティブ・マトリクス基板を具備する画像表示装置であって、
    前記薄膜半導体装置は、前記絶縁性基板上に作製した一層もしくは複数層の下地膜上に作製された多結晶シリコンで構成された半導体薄膜を能動層として有し、
    前記下地膜の前記半導体薄膜側の表面付近の下地膜がシリコン酸化膜で構成され、かつ該シリコン酸化膜中の酸素のサイトのうち、複数のサイトが酸素より電気陰性度が小さい元素で置換されていることを特徴とする画像表示装置。
  12. 前記酸素より電気陰性度が小さい元素が窒素であり、該窒素の濃度が０．０１％以上であることを特徴とする請求項1１に記載の画像表示装置。
  13. 前記下地膜の前記半導体薄膜側の表面付近における下地膜がシリコン酸化膜よりも分極率が小さい材料で構成されていることを特徴とする請求項1１に記載の画像表示装置。
  14. 前記シリコン酸化膜よりも分極率が小さい材料が、ダイヤモンドライクカーボン、もしくはシリコンカーバイトであり、かつ、それらの抵抗率が１０7Ω・ｃｍ以上であることを特徴とする請求項１１に記載画像表示装置。
  15. 前記絶縁性基板がガラスであることを特徴とする請求項１1に記載の薄膜半導体回路。
  16. 前記多結晶シリコンで構成された半導体薄膜は、表面の高低差が５ｎｍ以下で、当該多結晶シリコンの結晶粒の形が幅０．３μｍ以上２μｍ以下、長さ４μｍ以上の短冊状の結晶粒で構成されていることを特徴とする請求項1１に記載の画像表示装置。
  17. 前記多結晶シリコンで構成された半導体薄膜は、当該多結晶シリコンの結晶粒の形が、幅、長さ共に１μｍ以上の長方形または円形の結晶粒で構成されていることを特徴とする請求項１１に記載の画像表示装置。

JP2004195150A 2004-07-01 2004-07-01 薄膜半導体装置とその製造方法、およびこの薄膜半導体装置を用いた画像表示装置 Withdrawn JP2006019466A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004195150A JP2006019466A (ja) 2004-07-01 2004-07-01 薄膜半導体装置とその製造方法、およびこの薄膜半導体装置を用いた画像表示装置
US11/171,219 US20060001051A1 (en) 2004-07-01 2005-07-01 Thin film semiconductor circuit, manufacturing method thereof, and image display apparatus utilizing the same thin film semiconductor circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004195150A JP2006019466A (ja) 2004-07-01 2004-07-01 薄膜半導体装置とその製造方法、およびこの薄膜半導体装置を用いた画像表示装置

Publications (1)

Publication Number Publication Date
JP2006019466A true JP2006019466A (ja) 2006-01-19

Family

ID=35512972

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004195150A Withdrawn JP2006019466A (ja) 2004-07-01 2004-07-01 薄膜半導体装置とその製造方法、およびこの薄膜半導体装置を用いた画像表示装置

Country Status (2)

Country Link
US (1) US20060001051A1 (ja)
JP (1) JP2006019466A (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5232360B2 (ja) * 2006-01-05 2013-07-10 株式会社ジャパンディスプレイイースト 半導体装置及びその製造方法
KR20070094527A (ko) * 2006-03-17 2007-09-20 가부시키가이샤 에키쇼센탄 기쥬쓰 가이하쓰센타 결정화방법, 박막트랜지스터의 제조방법, 박막 트랜지스터,표시장치, 반도체장치
US20070262311A1 (en) * 2006-05-11 2007-11-15 Toppoly Optoelectronics Corp. Flat panel display and fabrication method and thereof
JP2008034407A (ja) * 2006-07-26 2008-02-14 Hitachi Displays Ltd 表示装置とその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3963961B2 (ja) * 1994-08-31 2007-08-22 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP3503427B2 (ja) * 1997-06-19 2004-03-08 ソニー株式会社 薄膜トランジスタの製造方法
JP2001023899A (ja) * 1999-07-13 2001-01-26 Hitachi Ltd 半導体薄膜とその半導体膜を用いた液晶表示装置及びその製造方法
CN100505313C (zh) * 1999-12-10 2009-06-24 株式会社半导体能源研究所 半导体器件及其制造方法
AU2002246934A1 (en) * 2001-01-03 2002-07-16 Mississippi State University Silicon carbide and related wide-bandgap transistors on semi-insulating epitaxy for high-speed, high-power applications

Also Published As

Publication number Publication date
US20060001051A1 (en) 2006-01-05

Similar Documents

Publication Publication Date Title
US20210327986A1 (en) Light emitting device
JP7105341B2 (ja) 表示装置
US7384832B2 (en) Method of manufacturing a semiconductor device
JP2003031587A (ja) 半導体装置およびその作製方法
JP5172079B2 (ja) 画像表示装置の製造方法
JP2006269518A (ja) 薄膜トランジスタ基板およびその製造方法
TWI364742B (en) Image display device
JP2006019466A (ja) 薄膜半導体装置とその製造方法、およびこの薄膜半導体装置を用いた画像表示装置
JP2010016182A (ja) アクティブマトリクス基板、これを備えたパネル型表示装置、及びアクティブマトリクス基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070306

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090701