JP5172079B2 - 画像表示装置の製造方法 - Google Patents

画像表示装置の製造方法 Download PDF

Info

Publication number
JP5172079B2
JP5172079B2 JP2005153734A JP2005153734A JP5172079B2 JP 5172079 B2 JP5172079 B2 JP 5172079B2 JP 2005153734 A JP2005153734 A JP 2005153734A JP 2005153734 A JP2005153734 A JP 2005153734A JP 5172079 B2 JP5172079 B2 JP 5172079B2
Authority
JP
Japan
Prior art keywords
polycrystalline semiconductor
thin film
crystal grains
semiconductor thin
energy beam
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005153734A
Other languages
English (en)
Other versions
JP2006332323A (ja
Inventor
光春 田井
睦子 波多野
健史 佐藤
成基 朴
潔 大内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Liquid Crystal Display Co Ltd
Original Assignee
Panasonic Liquid Crystal Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Liquid Crystal Display Co Ltd filed Critical Panasonic Liquid Crystal Display Co Ltd
Priority to JP2005153734A priority Critical patent/JP5172079B2/ja
Priority to US11/441,021 priority patent/US7384810B2/en
Publication of JP2006332323A publication Critical patent/JP2006332323A/ja
Priority to US12/129,142 priority patent/US20080290344A1/en
Application granted granted Critical
Publication of JP5172079B2 publication Critical patent/JP5172079B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02683—Continuous wave laser beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02691—Scanning of a beam
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1296—Multistep manufacturing methods adapted to increase the uniformity of device parameters
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/942—Masking
    • Y10S438/948—Radiation resist
    • Y10S438/949—Energy beam treating radiation resist on semiconductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Materials Engineering (AREA)
  • Recrystallisation Techniques (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)

Description

本発明は、画像表示装置の製造方法に関し、特に液晶ディスプレイ、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイ、無機ＥＬディスプレイ、ＥＣ（Ｅｌｅｃｔｒｏ Ｃｈｒｏｍｉｃ）ディスプレイなどの画像表示装置に用いる駆動回路（ドライバ）およびその周辺回路を構成するための、低温プロセスによる半導体薄膜トランジスタを用いた画像表示装置の製造方法に好適なものである。
アクティブ・マトリクス方式の液晶ディスプレイ、有機/無機ＥＬディスプレイ等の画素表示装置、あるいはイメージセンサの画素及び画素駆動回路素子として、チャネルが多結晶半導体で構成される薄膜トランジスタ(ＴＦＴ)が開発されている。多結晶半導体ＴＦＴは他の駆動回路素子に比べて駆動能力が大きい点で有利であり、画素と同一のガラス基板上に周辺駆動回路を搭載することができる。これにより、回路仕様のカスタム化、画素設計、形成工程の同時進行による低コスト化や、駆動ＬＳＩと画素の接続部の機械的脆弱性回避による高信頼化が実現できると期待される。なお、ここでは、ディスプレイを表示装置又は画像表示装置とも称する。
液晶ディスプレイ用の多結晶半導体ＴＦＴは、コスト面の要請からガラス基板上に形成される。ガラス基板上にＴＦＴを形成するプロセスでは、ガラスの耐熱温度がプロセス温度を規定する。ガラス基板に熱的ダメージを与えることなく、高品質な多結晶半導体薄膜を形成する方法として、エキシマレーザを用いて前駆半導体層を溶融、再結晶化する方法(ＥＬＡ法：Ｅｘｃｉｍｅｒ Ｌａｓｅｒ Ａｎｎｅａｌ) が主流である。この方法で得られた多結晶半導体ＴＦＴは、従来、液晶ディスプレイで採用されていたチャネルがアモルファス半導体で構成されるＴＦＴに比べ、駆動能力は１００倍以上に改善されるため、ドライバなど一部の回路がガラス基板上に搭載できる。しかし、更に高性能な集積回路を搭載するためには、より高い駆動能力を持つ多結晶半導体ＴＦＴを実現する必要がある。
より高い駆動能力を持つ多結晶半導体ＴＦＴを形成する方法として、例えば、非特許文献１あるいは非特許文献２に記載のように、連続的にエネルギーを出力するＣＷレーザ、もしくは、ＥＬＡ法よりも長時間のパルスレーザを半導体薄膜と相対的に走査し、連続的に、もしくは一定期間エネルギーを出力するエネルギービームを半導体薄膜に照射する方法がある。半導体層の溶融時間を延長することにより、レーザの走査方向に結晶粒を成長させることで、結晶粒径が大きく、粒幅のそろった、かつ、表面が平坦な多結晶半導体薄膜が得られる。なお、以下では、レーザの走査方向に略沿って結晶粒を成長させることを横方向成長とも称する。
また、非特許文献３、非特許文献４に開示があるように、ＥＬＡ法のような短時間のパルスレーザでも、レーザを走査しながら照射位置をずらし、繰り返し多段階照射することで、第一段のレーザ照射で作製された結晶粒を核として横方向に結晶を成長させ、これを繋いでいくことにより、レーザの走査方向に結晶粒径が大きく、粒幅の揃った多結晶半導体薄膜を得ることができる。
これら従来技術の方法で作製した多結晶半導体ＴＦＴはエキシマレーザで作製した多結晶半導体ＴＦＴに比べ、Ｎチャネルで２〜３倍以上の駆動能力を備えるため、画素と同一のガラス基板上に、より多くの周辺駆動回路を搭載することが可能になる。
国際電子デバイス学会予稿集(２００１年)第７４７頁から第７５０頁（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅｓ Ｍｅｅｔｉｎｇ （Ｗａｓｈｉｎｇｔｏｎ ＤＣ, ２００１） ＰＰ７４７−７５１） 情報ディスプレイ学会国際シンポジウムダイジェスト(2002年)第158頁から第１６１頁（Ｓｏｃｉｅｔｙ Ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ２００２ ＰＰ１５８−１６１） 情報ディスプレイ学会国際シンポジウムダイジェスト（２００４年）第８６８頁から第８７１頁（Ｓｏｃｉｅｔｙ Ｆｏｒ Ｉｎｆｏｒｍａｔｉｏｎ Ｄｉｓｐｌａｙ Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ２００４ ＰＰ８６８−８７１） 米国電気電子学会誌エレクトロンデバイスレターズ 第１９巻（１９９８年）第３０６頁から第３０８頁（ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌｅｔｔｅｒｓ ｖｏｌ. １９ １９９８ ＰＰ３０６−３０８） 特開２００４−２２６４８号公報
非特許文献１〜４に代表される横方向成長した多結晶半導体薄膜は、成長方向に対し、ほぼ平行に結晶粒界が形成される。一方、従来のＥＬＡ法で形成した多結晶半導体薄膜は、その結晶粒界の方向はランダムである。結晶粒界は電気伝導の阻害因子として振舞うので、前者の多結晶半導体薄膜では電流方向が横方向成長の方向に対し平行な場合、結晶粒界は電気伝導を阻害する主要因子ではなくなり、良好な電気伝導特性を示す。しかし、結晶粒の中は厳密な単結晶ではなく、転移や積層欠陥、点欠陥などの多くの結晶欠陥が存在し、これらの中には電気伝導を阻害する因子となるものがある。
また、横方向成長した多結晶半導体薄膜でよく見られる結晶粒界として、１００ｎｍ以下の間隔で、互いに平行に並んだ、３本以上の直線状結晶粒界で構成される小結晶粒界群が分布する。ＥＬＡ法の場合では、結晶粒界による電気伝導阻害の効果が大きかったため、これらの阻害因子は顕在化しなかったが、横方向成長した多結晶半導体薄膜では、多結晶半導体ＴＦＴの特性を悪化させ、素子間ばらつきを大きくさせる主要因の一つとなる。そのため多結晶半導体ＴＦＴの性能は単結晶半導体ＴＦＴの性能とは同等とならず、構成できる回路は限定される。
画素と同一のガラス基板上に駆動回路や周辺回路（以下、周辺駆動回路とも称する）を搭載するためには、仕様の異なるＴＦＴを同一ガラス基板に同時に形成する必要がある。例えば、液晶表示装置の場合、その画素回路を構成するＴＦＴは低リーク電流、高耐圧特性を満たす必要がある。一方、外部入力信号を処理し、アナログ信号に変換するための周辺駆動回路を構成するＴＦＴには、高いオン電流、低いしきい値、低ばらつき、急峻な立ち上がりが要求される。これらの仕様を同時に満たすＴＦＴを供給できる多結晶半導体薄膜は存在しない。そのため、異なる膜質の多結晶半導体薄膜を同一のガラス基板上に作製する必要がある。
異なる膜質の多結晶半導体薄膜を同一のガラス基板上に作製する方法として、特許文献１に開示があるように、シリコン材料にＣＷレーザを照射する第一照射工程と、酸素を含む雰囲気中でシリコン材料の少なくとも一部にパルス発振レーザを照射する第二照射工程によって、膜表面を酸化、アブレーションにより薄膜化する方法がある。本方法により、膜厚が異なる２種類の多結晶半導体薄膜を同一のガラス基板上に作製することができるとしている。しかし本方法では、第一照射工程で得られる多結晶半導体薄膜の改質は行なわれず、上記段落「０００７」や「０００８」で述べた電気伝導を阻害する因子を除くことは出来ない。また、アブレーションによる膜厚制御は困難であり、かつ、前掲の特許文献１にあるリーク電流の低減の効果を得るためには、多結晶半導体薄膜の膜厚を薄くして制御するよりも、遮光膜等で能動層を、バックライト光から遮光する方が有効である。
本発明の目的は、横方向成長した多結晶半導体薄膜の結晶粒の中の結晶欠陥、および上記小結晶粒界群の低減により、高性能な集積回路を構成するための高い駆動能力を持つ多結晶半導体ＴＦＴ、およびそのための多結晶半導体薄膜を提供することにあり、異なる膜質の多結晶半導体薄膜を同一ガラス基板に同時に形成し、画素回路と周辺駆動回路とで仕様の異なるＴＦＴを形成する画像表示装置の製造方法を提供することにある。
前駆半導体層の中で、高性能な回路を構成するＴＦＴが配置される領域のみに、第一のエネルギービームを照射し、結晶粒を横方向成長させながら多結晶化する。更に、第二の高速熱処理をガラス基板全面に施し、先のエネルギービーム照射で多結晶化した領域では結晶粒内の欠陥を低減させ、かつそれ以外の領域では、前駆半導体層を多結晶化して横方向成長した多結晶領域よりも低質な多結晶半導体薄膜を得る。
低質な多結晶領域にＴＦＴを形成すると、オン電流は低いが、高抵抗のためにリーク電流は低く、耐圧は高くなる。本発明の製造方法により、高いオン電流、低いしきい値、低ばらつき、急峻な立ち上がり特性を持つ高性能回路用ＴＦＴと、低リーク電流、高耐圧特性をもつＴＦＴを同一ガラス基板上に形成することができ、この方法を用いて高品質の画像表示装置を作製できる。
本発明によれば、従来の横方向成長法で得られた多結晶半導体ＴＦＴよりも高性能なＴＦＴが得られ、従来よりも多くの機能を持った周辺駆動回路を画像回路と同一ガラス基板上に構成することができるようになる。
以下、本発明を実施するための最良の形態について、実施例の図面を参照して詳細に説明する。
図1Ａは、前駆半導体層の中で高性能な回路を構成するＴＦＴが配置される領域のみに第一のエネルギービームを照射することで結晶粒を横方向成長させながら多結晶化する概念図である。また、図１Ｂは、横方向成長させながら多結晶化したものに更に第二の高速熱処理を施して結晶粒内の欠陥を低減させた高品質な多結晶半導体薄膜とそれ以外の領域には低品質ではあるが低リーク電流、高耐圧の素子を構成することが可能な多結晶半導体薄膜とを同時に得る方法を示す概念図である。
図１Ａに示すように、ガラス基板ＧＬＳの上に、アンダーコート用の絶縁膜ＵＣＬを成膜し、その上部に前駆半導体膜ＰＣＦを成膜する。前駆半導体膜ＰＣＦはＣＶＤ（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ）で成膜したアモルファス半導体膜でも良いし、該アモルファス半導体膜の全面にエキシマレーザを照射し、多結晶化した膜、またはそれ以外の方法で作製した(例えばＣＶＤで成膜する)多結晶半導体膜でも良い。該前駆半導体膜ＰＣＦにエネルギービーム（典型的にはレーザ、ここではレーザ）ＬＳＲを照射、該ビームを結晶成長方向ＬＳＤへ移動させる（走査する）ことにより、該走査方向（横方向）成長させ、レーザの走査方向に結晶粒径が大きく、粒幅の揃った、表面が平坦な横方向成長多結晶半導体膜ＰＳＩを作製する。
横方向成長多結晶半導体膜ＰＳＩを得る方法としては、固体あるいはガスのＣＷレーザの出力光、もしくは同ＣＷレーザの出力光を時間的にパルス化したものを結晶成長方向ＬＳＤへ走査する方法、エキシマレーザなどのパルスレーザなど、数十ｎｓｅｃ．程度の時間、エネルギーを出力する光源の出力光を照射位置を結晶成長方向ＬＳＤに沿ってシフトさせながら複数段照射し、前段の照射で出来た多結晶をシフト方向ＬＳＤへ伸ばしながら結晶成長させる方法がある。
また、これらの方法とは別にＮｉなどの触媒金属を添加した前駆半導体膜に熱エネルギーを加えることで、横方向成長多結晶半導体膜を得ることも可能である。また、エキシマレーザなどのパルス光の強度分布を試料平面上２次元的に変調させるか、前駆半導体膜あるいはその下層の試料構造を工夫して、前駆半導体膜上、結晶成長方向ＬＳＤに熱分布を持たせ、横方向成長多結晶半導体膜を得ることも可能である。ここでは、固体あるいはガスのＣＷレーザの出力光、もしくは同ＣＷレーザの出力光を時間的にパルス化したものを結晶成長方向へ走査する方法について実施例を説明する。
横方向成長多結晶半導体膜ＰＳＩを作製するためには、エネルギービームＬＳＲの照射条件が重要となる。操作方向の結晶成長を促進する横方向成長速度はおよそ数ｍ／ｓであり、エネルギービームのビーム幅と走査速度はこれにより規定される。エネルギービームのビーム幅は約１０μｍ、走査速度は数百ｍｍ／ｓであると、横方向成長が促進される。
この時、照射領域ＭＳＩ内のある場所に着目した時の、エネルギービームの滞在時間は数百ｎｓから数百μｓとなり、半導体層の溶融時間も同程度になると考えられる。通常、アンダーコート用の絶縁膜ＵＣＬには、ＣＶＤにより成膜した半導体酸化膜、あるいは半導体窒化膜を用いる。
次に、図１Ｂに示すように、横方向成長多結晶半導体膜ＰＳＩおよび前駆半導体膜ＰＣＦに高速熱処理ＲＴＴを施し、横方向多結晶半導体膜ＰＳＩの結晶粒内の欠陥低減と、前駆半導体膜ＰＣＦの多結晶化を同時に行い、高品質多結晶半導体膜ＰＳＩＨＱと、低品質多結晶半導体膜ＰＳＩＬＱとを得る。このとき、高速熱処理ＲＴＴはエキシマレーザを１回もしくは複数回照射する方法、ラピッドサーマルアニール法（ＲＴＡ（ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ））、または該エネルギービームＬＳＲを発生させた装置と同一の装置でも良い。
高速熱処理ＲＴＴにおいて、試料全体を一括処理できる場合は問題無いが、処理範囲に限界がある場合、図１Ｂに示すように任意の方向ＲＴＤへ高速熱処理ＲＴＴをシフトさせながら多段階で行うと良い。このとき、方向ＬＳＤとＲＴＤは平行である必要はなく、任意の方向を選択して良い。
図２Ａ〜図２Ｃは、第一のエネルギービームおよび第二の高速熱処理のエネルギー密度の経時変化と試料の様子を示した模式図であり、実施例１の方法を適用した半導体層ＳＡＭＰ上のある一点ＭＰＴに着目した時の第一のエネルギービームＬＳＲと第二の高速熱処理ＲＴＴのエネルギー密度の経時変化を示したグラフである。各グラフの上部に挿入された図は、左側が第一のエネルギービームＬＳＲがある一点ＭＰＴを通過する時刻Ｔ一におけるＭＰＴ近傍の半導体層ＳＡＭＰの様子を、右側が第二の高速熱処理ＲＴＴがある一点ＭＰＴを通過する時刻Ｔ２におけるＭＰＴ近傍の半導体層ＳＡＭＰの様子を示したものである。
図２Ａは、第一のエネルギービームＬＳＲとして固体あるいはガスのＣＷレーザの出力光もしくは同ＣＷレーザの出力光を時間的にパルス化したものを第二の高速熱処理ＲＴＴとしてエキシマレーザなどのパルス化されたエネルギービームあるいはＲＴＡを採用した場合を示す模式図である。第一のエネルギービームの滞在時間ＤＵＲＡは上述の通りである。第二の高速熱処理ＲＴＴの処理時間ＤＵＲＢは、採用する方法に依存するが、ＥＬＡの場合、数ｎｓから数十ｎｓである。
二つの熱処理の間の間隙ＩＮＴＶＬは０秒以上であればいくら大きくとも良い。時刻Ｔ１と時刻Ｔ２におけるある一点ＭＰＴの半導体層の状態は液相層であり、それぞれ液相領域ＬＳＲＡ、ＲＴＴＡに含まれる。但し、第二の高速熱処理ＲＴＴがＲＴＡの場合、ＲＴＴＡは固相となる。間隙ＩＮＴＶＬ中の時刻Ｔ３におけるある一点ＭＰＴの半導体層の状態は固相である。先に述べた通り、方向ＬＳＤとＲＴＤは平行である必要はない。
図２Ｂと図Ｃは、第一のエネルギービームＬＳＲと第二の高速熱処理ＲＴＴを同一の装置で行った場合の一例および他例の説明図である。この場合においても、制御系、光学系を工夫することで、図２Ａの様なエネルギー密度の経時変化を再現することはできるが、スループット等の観点から、図２Ｂと図Ｃの例が望ましいと考える。
本実施例は、同一のビームを光学系で分割して第一のエネルギービームＬＳＲと第二の高速熱処理ＲＴＴ用エネルギービームに空間的に分割して試料ＳＡＭＰに照射した場合を示す。図２Ａと同様、二つの熱処理の間の間隙ＩＮＴＶＬは０秒以上であればいくら大きくとも良い。時刻Ｔ１と時刻Ｔ２におけるある一点ＭＰＴの半導体層の状態は液相層であり、それぞれ液相領域ＬＳＲＡ、ＲＴＴＡに含まれる。間隙ＩＮＴＶＬ中の時刻Ｔ３におけるある一点ＭＰＴの半導体層の状態は図２Ｂの様に空間的に分割した距離ＤＥＶが大きければ固相、図２Ｃの様に小さければ液層となる。方向ＬＳＤとＲＴＤは平行である必要はないが、装置構成上平行であることが望ましい。
いずれの場合も、高速熱処理ＲＴＴのエネルギー密度ＲＴＴＦは該エネルギービームＬＳＲのエネルギー密度ＬＳＲＦよりも低く設定される。もし、高速熱処理ＲＴＴのエネルギー密度が高いと、照射領域の半導体薄膜ＭＳＩ２は完全に溶融し、横方向成長多結晶半導体膜ＰＳＩは高速熱処理ＲＴＴ前の結晶の履歴を完全に失い、低質な多結晶半導体膜になってしまう。
高速熱処理ＲＴＴとして最適なエネルギー密度は、エキシマレーザもしくは該エネルギービームＬＳＲを発生させた装置と同一の装置を選択した場合、処置時に、ビーム照射領域の半導体薄膜ＭＳＩ２の少なくとも表面部が溶融状態、ＲＴＡを選択した場合、固体状態となる様、条件が設定される。
図１Ａ、図１Ｂで説明した高品質多結晶半導体膜ＰＳＩＨＱおよび低品質多結晶半導体膜ＰＳＩＬＱを能動層とした薄膜トランジスタを形成する方法は、公知の酸化、成膜工程、ホト、リソグラフィ工程を繰り返す方法を採用すればよい。
高品質多結晶半導体膜ＰＳＩＨＱを能動層としたＴＦＴは高性能な特性を有し、かつ素子間ばらつきが少ないため、高性能な回路を構成するために用いることができる。また、低品質多結晶半導体膜ＰＳＩＬＱを能動層としたＴＦＴは抵抗が高いため、リーク電流が少なく、高い電圧を印加しても劣化が少ない。このため、画素回路を構成するために用いることができる。本実施例の方法により、従来よりも多くの機能を持ったシステムを画像回路と同一ガラス基板上に構成することが可能になる。
図３は、エネルギービームＬＳＲとして長時間パルスレーザ光を選択した場合の横方向成長多結晶半導体膜ＰＳＩの平面の走査型電子顕微鏡像を図示化して示す説明図である。エネルギービームは、試料を基準として試料面を方向ＬＳＤへ移動していく。このとき、エネルギービームを移動させても良いし、試料を方向ＬＳＤと反対の方向へ移動させても良い。結晶粒界ＧＢＬＧはエネルギービームの移動方向ＬＳＤに対し平行に近づくように形成される。
横方向成長多結晶半導体膜ＰＳＩは、面積比で６０％以上の領域が、幅０．２μｍ、長さ３μｍ以上の結晶粒界が無い領域を持つ結晶粒ＬＧＧで構成されていることが特徴である。結晶粒界は、殆ど平坦である。ＡＦＭ（ａｔｏｍｉｃ ｆｏｒｃｅ ｍｉｃｒｏｓｃｏｐｅ）による解析では、横方向成長多結晶半導体膜ＰＳＩの高低差は、５ｎｍ以下であることが分かっている。
図４は、図３同様にエネルギービームＬＳＲとして長時間パルスレーザ光を選択した場合の横方向成長多結晶半導体膜ＰＳＩの別の領域の平面の走査型電子顕微鏡像を図示化して示す説明図である。大きな結晶粒ＬＧＧに混じって、互いに１００ｎｍ以下の間隔で、ほぼ平行に並んだ３本以上の結晶粒界から構成される小結晶粒界群ＦＧＢＳが分布する。
図５は、横方向多結晶半導体膜ＰＳＩの結晶粒内の欠陥低減と前駆半導体膜ＰＣＦの多結晶化のための高速熱処理の方法として低エネルギー密度のエキシマレーザ光照射を選択した場合の高品質多結晶半導体膜ＰＳＩＨＱの平面の走査型電子顕微鏡像を図示化して示す説明図である。図４に示した小結晶粒界群ＦＧＢＳは図５の小結晶粒界群ＤＦＧＢＳに改質される。高速熱処理後、小結晶粒界群ＦＧＢＳには直線状の粒界が途中で消滅した箇所ＤＦＧＢ１や、不連続に途切れる箇所ＤＦＧＢ２が多数発生する。これは小結晶粒界群ＦＧＢＳが高速熱処理により消滅したためであり、結晶性が改善している。
図６Ａは、図３と同じくエネルギービームLSRとして長時間パルスレーザ光を選択した場合の横方向成長多結晶半導体膜ＰＳＩの平面の透過型電子顕微鏡像を図示化して示す説明図である。また、図６Ｂは、図５と同じく高速熱処理の方法として低エネルギー密度のエキシマレーザ光照射を選択した場合の高品質多結晶半導体膜ＰＳＩＨＱの平面の透過型電子顕微鏡像をそれぞれ図示化して示す説明図である。
横方向成長多結晶半導体膜ＰＳＩの結晶粒の中には、積層欠陥ＳＦをはじめ、転位、双晶、空孔などの結晶粒内欠陥が存在する。横方向成長多結晶半導体膜ＰＳＩに低エネルギー密度のエキシマレーザ光を照射すると、積層欠陥ＳＦは領域ＤＳＦ１のように消滅したり、領域ＤＳＦ２のように途切れたりして結晶性が改善する。その他の結晶粒内欠陥の数密度も低エネルギー密度のエキシマレーザ光照射により低減され、結晶性が改善する。
図７は、３重点と３重点の３個の角の定義を示す概念図である。図４で説明した横方向成長多結晶半導体膜ＰＳＩ、および図５で説明した高品質多結晶半導体膜ＰＳＩＨＱには、３本の結晶粒界ＧＢＬＧが交わる点(３重点)ＴＰＰが多数存在する。図７に示すように、各３重点において隣接する２本の結晶粒界ＧＢＬＧがなす３つの角ＡＮＧＡ、ＡＮＧＢ、ＡＮＧＣに着目すると、横方向成長多結晶半導体膜ＰＳＩにおいては、全３重点のうち、ビーム走査方向ＬＳＤに対して上流側の角ＡＮＧＡの７０％以上が９０°以下の鋭角になるのに対し、高品質多結晶半導体膜ＰＳＩＨＱにおいては、３つの角ＡＮＧＡ、ＡＮＧＢ、ＡＮＧＣの全てが９０°以上の鈍角となる３重点が多く、全３重点のうち、その６０％以上がこれに該当する。
図５の高品質多結晶半導体膜ＰＳＩＨＱのもう一つの特徴として、その表面に突起状の構造(以下、突起と称する)ＢＭＰが多数存在することがあげられる。これはエキシマレーザの照射条件にも依存するが、横方向成長多結晶半導体膜ＰＳＩの結晶性改善に最適な条件下では、突起間の距離は、その８０％以上が、０．１０μｍ以上０．８０μｍ以下となっている。またその密度は、５から２０個／μｍ2となる。突起の高さは、ＡＦＭの解析から、その７０％以上が、山―谷（ｐｅａｋ ｔｏ ｖａｌｌｅｙ）で２ｎｍから５０ｎｍであることが判っている。
図８は、高品質多結晶半導体膜ＰＳＩＨＱの表面凹凸をＡＦＭにより解析し、その結果を可視化した俯瞰図である。図８において、ある突起に着目し、その突起と、近接する２個の突起とを結ぶ線を引いてみる。着目する突起を変えてそれを繰り返していくと、突起ＢＭＰはビームの走査方向ＬＳＤにほぼ平行に並ぶ仮想線ＶＬＡ、ＶＬＢ上に配列していることが分かる。仮想線間の距離はエキシマレーザの照射条件にも依存するが、０．１０μｍ以上０．８０μｍ以下の間隔で並ぶ。仮想線には、仮想線上に脊梁状の隆起があるものＶＬＡと、隆起が無いものＶＬＢが存在する。断面の透過型電子顕微鏡像の解析から、仮想線上には、結晶粒界が存在する場合と、しない場合がある。
図９は、高品質多結晶半導体膜ＰＳＩＨＱの断面の透過型電子顕微鏡像を図示化して示す説明図である。図５もしくは図８において、ビームの走査方向ＬＳＤに対して垂直に試料を切断した時の切断面に相当する。図９において、突起ＢＭＰＡには結晶粒界ＧＢＬＧが存在するが、突起ＢＭＰＢには結晶粒界が存在しない。
図１０は、うねりを持つ結晶粒界の概略図である。図４の横方向成長多結晶半導体膜ＰＳＩ、および図５の高品質多結晶半導体膜ＰＳＩＨＱの結晶粒界ＧＢＬＧを比較すると、図１０の模式図に示すように、後者の結晶粒界ＷＧＢＬＧは、２つの３重点ＴＰＰの間でうねりを持つ(ｗｉｎｄｉｎｇしている)ことがわかる。平面の走査型電子顕微鏡像の解析から、うねりを持つ結晶粒界ＷＧＢＬＧは、弧長ＬＡＲＣが１μｍ以下、曲率半径ＲＣＵＲが２０μｍ以下のカーブの集合で構成されている。図中のＳＥＣＴは各構成カーブを弧とし、同構成カーブの曲率半径を持った扇形を示している。
３重点の３つの角ＡＮＧＡ、ＡＮＧＢ、ＡＮＧＣの全てが９０°以上の鈍角となること、および結晶粒界が存在しない突起ＢＭＰＢや、うねりを持つ結晶粒界ＷＧＢＬＧが形成される理由は以下のように考えられる。
すなわち、低エネルギー密度のエキシマレーザ光照射による高速熱処理の過程において、横方向成長多結晶半導体膜PSIは、一旦溶融し、半導体薄膜を構成する原子の再配列が起こる。この際、結晶粒内の欠陥低減と同時に、横方向成長多結晶半導体膜ＰＳＩを構成していた結晶粒の溶け残りを核として、結晶粒の再成長が起こる。同一結晶粒起源の結晶粒同士は衝突して、脊梁状の隆起や、突起を形成するが、結晶配向はそろっているため、粒界は形成されず、融合する。異なる結晶粒起源の結晶核から成長した結晶粒同士は、脊梁状の隆起や、突起の形成に加えて、結晶配向が大きく違うので、結晶粒界が形成される(結晶配向が近いものは融合する)。
３重点付近では、異なる３つの結晶粒を起源とする結晶核から成長した結晶粒が衝突して形成される。等方的に成長する結晶粒同士が衝突するので、３重点の３つの角ＡＮＧＡ、ＡＮＧＢ、ＡＮＧＣの全ては、１２０°に近い角を形成しようとする。結晶粒界の位置は、異なる２つの結晶粒を起源とする結晶核から成長した結晶粒同士の衝突位置であり、再結晶化時の結晶核の位置により決まるが、結晶核の位置はランダムであるため、その結果、結晶粒界はうねると考えられる。
以上、高品質多結晶半導体膜ＰＳＩＨＱの形状に関する特徴は、高速熱処理の過程で横方向成長多結晶半導体膜ＰＳＩの良好な結晶粒の履歴が消去されることなく、結晶の改質が進んだことを示すものである。
後方散乱電子回折（ＥＢＳＤ：ｅｌｅｃｔｒｏｎ ｂａｃｋｓｃａｔｔｅｒｅｄ ｄｉｆｆｒａｃｔｉｏｎ）解析、および透過型電子顕微鏡を用いた電子線回折解析で得られた高品質多結晶半導体膜ＰＳＩＨＱの膜面に対し法線方向の結晶配向は、占有面積比で[１１０]が２０％以上、[１００]が２０％以上であり、かつ[１１０]の占有面積が大きい。ただし、いずれも５０％を超えることは無い。これに対して[１１１]の占有率は１０％以下となる。
高品質多結晶半導体膜ＰＳＩＨＱの横成長方向時の結晶成長方向の結晶配向は、[１００]の結晶粒が占有面積比で３０％以上含まれており、残りの２つの結晶配向に比べ、その割合は高い。しかし、どの結晶配向も占有率は７０％を超えることはない。
高品質多結晶半導体膜ＰＳＩＨＱの結晶粒短軸方向、すなわち横成長方向時の結晶成長方向に対し垂直、かつ膜面に平行な方向の結晶配向は、[１１０]の結晶粒が占有面積比で２５％以上含まれており、残りの２つの結晶配向に比べ、その割合は高い。しかし５０％を超えることはない。残りの２つの結晶配向の面積占有率は３０％を超えることはない。
これらの結果は、高速熱処理前の横方向成長多結晶半導体膜ＰＳＩの結果と殆ど変わらない。つまり、結晶配向に関しては、高品質多結晶半導体膜ＰＳＩＨＱは高速熱処理前後で大きく変化することはなく、横方向成長多結晶半導体膜ＰＳＩの結晶の履歴を残している。但し、ここで述べた結晶配向とは、各基準方向から±２０°以内の方位を持つ粒の占有面積を同一と見なし、加算している。
図１１は、高速熱処理の方法として低エネルギー密度のエキシマレーザ光照射を選択した場合の前駆半導体膜ＰＣＦの多結晶化により得られた低品質多結晶半導体膜ＰＳＩＬＱの表面走査型電子顕微鏡像を図式化して示す説明図である。低品質多結晶半導体膜ＰＳＩＬＱを構成する結晶粒の粒径は２０ｎｍ程度と小さく、高抵抗の多結晶半導体膜が得られる。
図１２は、結晶粒の粒径とエキシマレーザのエネルギー密度との定性的な関係を示した図である。エキシマレーザをシリコン膜の多結晶化に適用した場合、結晶粒の粒径はエネルギー密度に依存する。軸のスケールは膜厚、光源の種類に依存するので、単位は任意としている。エネルギー密度ＥＦの上昇に従い、結晶粒径ＲＧは徐々に増加し、あるエネルギー密度ＥＦＭＡＸに近づくにつれ結晶粒径ＲＧは急激に増加していく。あるエネルギー密度ＥＦＭＡＸで結晶粒径ＲＧは最大値ＲＧＭＡＸをとった後、急激に低下する。
高速熱処理の方法として、低エネルギー密度のエキシマレーザ光照射を選択した場合、最適なエネルギー密度域ＥＦＭＯＤが存在する。図１３Ａと図１３Ｂは、図１２における最適なエネルギー密度域ＥＦＭＯＤよりも、低いエネルギー密度ＥＦＵＦで照射した場合の多結晶半導体膜の平面の走査型電子顕微鏡像を図示化したものである。図１３Ａは、横方向成長多結晶半導体膜ＰＳＩであった領域、図１３Ｂは低品質多結晶半導体膜ＰＳＩＬＱの表面の表面走査型電子顕微鏡像を図式化して示す説明図である。高速熱処理後、小結晶粒界群中では、不連続に途切れる箇所ＤＦＧＢ２の発生や消滅が確認できるので、結晶性は改善しているが、その頻度は小さく、効果は小さい。また低品質多結晶半導体膜ＰＳＩＬＱの結晶粒径は１０ｎｍ以下となる。
図１４Ａと図１４Ｂは、図１２における最適なエネルギー密度域ＥＦＭＯＤよりも高いエネルギー密度ＥＦＯＦで照射した場合の多結晶半導体膜の平面の走査型電子顕微鏡像を図示化して示す説明図である。図１４Ａは、横方向成長多結晶半導体膜ＰＳＩであった領域、図１４Ｂは低品質多結晶半導体膜ＰＳＩＬＱの領域である。
図１４Ａより、この照射条件では横方向成長多結晶半導体膜ＰＳＩの結晶粒の履歴は完全に消去されることが分かる。すなわち、結晶性の改善はなく、むしろその質は低下する。また、図１４Ｂより、低品質多結晶半導体膜ＰＳＩＬＱの結晶粒径は０．３μｍ以上となる。ＴＦＴをこの膜で作製した場合、電界効果移動度は１００ｃｍ2／Ｖｓ以上となり、ＴＦＴ特性は向上するが、膜の抵抗は低くなるため、リーク電流は大きくなる。
図１２に示された最適なエネルギー密度ＥＦＭＯＤは、膜厚、光源の種類に依存するが、低品質多結晶半導体膜ＰＳＩＬＱの表面形状が図１１と同様であれば、大略そこが最適値となる。つまり、高速熱処理の方法として、低エネルギー密度のエキシマレーザ光照射を選択した場合、低品質多結晶半導体膜ＰＳＩＬＱの結晶粒径が１０ｎｍから１００ｎｍ程度になるように、エネルギー密度を選定し、エキシマレーザ光照射を選択した場合、最も効率よく高品質多結晶半導体膜ＰＳＩＨＱと低品質多結晶半導体膜ＰＳＩＬＱを同時に作製することが出来る。
エネルギービームＬＳＲとして長時間パルスレーザ光を照射し、横方向多結晶半導体膜ＰＳＩの結晶粒内の欠陥低減と前駆半導体膜ＰＣＦの多結晶化のための高速熱処理の方法として低エネルギー密度のエキシマレーザ光照射を選択した場合、高品質多結晶半導体膜ＰＳＩＨＱで作製したＮ型のＴＦＴの電界効果移動度は、結晶粒界の終端処理の有無、ゲート絶縁膜と低品質多結晶半導体膜ＰＳＩＬＱとの界面の処理方法に依存するが、平均値で３００ｃｍ2／Ｖｓ以上となる。また、低品質多結晶半導体膜ＰＳＩＬＱで作製したＮ型のＴＦＴの電界効果移動度は、結晶粒界の終端処理の有無、ゲート絶縁膜と低品質多結晶半導体膜ＰＳＩＬＱとの界面の処理方法に依存するが、平均値で１ｃｍ2／Ｖｓから１００ｃｍ2／Ｖｓとなる。
エネルギービームＬＳＲとして長時間パルスレーザ光以外のビームを選択しても、横方向多結晶半導体膜ＰＳＩの結晶粒内の欠陥低減と前駆半導体膜ＰＣＦの多結晶化のための高速熱処理の方法として、低エネルギー密度のエキシマレーザ光照射を選択した場合、形成される高品質多結晶半導体膜ＰＳＩＨＱの表面形状は類似の形状を示す。
横方向多結晶半導体膜ＰＳＩの結晶粒内の欠陥低減と前駆半導体膜ＰＣＦの多結晶化のための高速熱処理の方法として低エネルギー密度のエキシマレーザ光照射を選択した場合、低品質多結晶半導体膜ＰＳＩＬＱの表面形状は前駆半導体膜ＰＣＦに依存する。前駆半導体膜ＰＣＦが、アモルファス半導体膜またはそれ以外の方法で作製(例えば、ＣＶＤで成膜する)した小さい粒径の結晶粒で構成される多結晶半導体膜の場合、低品質多結晶半導体膜ＰＳＩＬＱの表面形状は図１１に示したものと同様な表面形状を示す。前駆半導体膜ＰＣＦがアモルファス半導体膜の全面にエキシマレーザを照射し、多結晶化した膜の場合、低品質多結晶半導体膜ＰＳＩＬＱの表面形状は、前駆半導体膜ＰＣＦの表面形状の履歴を残した膜となる。
横方向多結晶半導体膜ＰＳＩの結晶粒内の欠陥低減と前駆半導体膜ＰＣＦの多結晶化のための高速熱処理の方法としてＲＴＡを選択した場合、絶縁基板の耐熱性の問題から横方向多結晶半導体膜ＰＳＩの改質は固相状態下で行なわれる。この場合、高品質多結晶半導体膜ＰＳＩＨＱの表面形状は横方向多結晶半導体膜ＰＳＩの表面形状と殆ど変わらないが、結晶粒内の欠陥低減は実現される。
以上説明した本発明の半導体薄膜の特徴を箇条書きにまとめると、次のとおりである。（１）面積比で６０％以上の領域が、幅０．２μｍ以上、長さ３μｍ以上の結晶粒界が無い領域を持つ結晶粒で構成され、その一部の領域には互いに１００ｎｍ以下の間隔で、ほぼ平行に並んだ３本以上の結晶粒界から構成される小結晶粒界群が含まれ、該小粒界群の一部が消滅している。
（２）幅０．２μｍ以上、長さ３μｍ以上の結晶粒界が無い領域を持つ結晶粒によって、その大部分が構成され、３本の結晶粒界が交わる点の内、その殆どにおいて、互いの粒界同士で形成される角度が３つとも９０°以上である。
（３）面積比で６０％以上の領域が、幅０．２μｍ以上、長さ３μｍ以上の結晶粒界が無い領域を持つ結晶粒で構成され、３本の結晶粒界が交わる点の内、その６０％以上で互いの粒界同士で形成される角度が３つとも９０°以上である。
（４）幅０．２μｍ以上、長さ３μｍ以上の結晶粒界が無い領域を持つ結晶粒によって、その大部分が構成され、該多結晶半導体膜の表面に複数の突起が配置されている。
（５）面積比で６０％以上の領域が、幅０．２μｍ以上、長さ３μｍ以上の結晶粒界が無い領域を持つ結晶粒で構成され、該多結晶半導体膜の表面に複数の突起が配置されている。
（６）（５）における突起同士の間隔が、０．１０μｍ以上０．８０μｍ以下である。
（７）（５）における突起同士の間隔の８０％以上が、０．１０μｍ以上０．８０μｍ以下である。
（８）（５）における突起の密度が、５個／μｍ2以上、２０個／μｍ2以下である。
（９）（５）における突起が同一方向に伸びる仮想線上に分布する。
（１０）（９）における仮想線間の距離が０．１０μｍ以上である。
（１１）（９）における仮想線間の距離が０．１０μｍ以上０．８０μｍ以下である。
（１２）（５）における結晶粒界上に形成される該突起群と、結晶粒界が存在しない領域に形成される該突起群とが混在している。
（１３）（５）における膜の高低差が平均値で２ｎｍ以上５０ｎｍ以下である。
（１４）幅０．２μｍ以上、長さ３μｍ以上の結晶粒界が無い領域を持つ結晶粒によってその大部分が構成される多結晶半導体膜において、隣接する３本の結晶粒界が交わる点を結ぶ粒界がうねりを持つ。
（１５）幅０．２μｍ以上、長さ３μｍ以上の結晶粒界が無い領域を持つ結晶粒によって、その大部分が構成される多結晶半導体膜において、隣接する３本の結晶粒界が交わる点を結ぶ粒界が、弧長１μｍ以下、曲率半径２０μｍ以下のカーブの集合で構成されたうねりを持つ。
（１６）（６）から（１５）における多結晶半導体膜の膜面に対し、法線方向の結晶配向が[１１０]である結晶粒が面積比で２０％以上、かつ同結晶配向が[１００]である結晶粒が面積比で２０％以上含まれている。
（１７）（１６）における膜面に対し、法線方向の結晶配向が[１１１]である結晶粒が面積比で１０％以下含まれている。
（１８）（６）から（１５）における多結晶半導体膜の膜面に対し、法線方向の結晶配向が[１１０]、[１００]、[１１１]である結晶粒が含まれ、それらの占有率が、どの場合も面積比で５０％以下である。
（１９）（６）から（１５）における多結晶半導体膜の長軸方向の結晶配向が[１００]である結晶粒が面積比で３０％以上含まれる。
（２０）（６）から（１５）における多結晶半導体膜の長軸方向の結晶配向が[１１０]、[１００]、[１１１]である結晶粒が含まれ、それらの含有率が、どの場合も面積比で７０％以下である。
（２１）（６）から（１５）における多結晶半導体膜の短軸方向の結晶配向が[１１０]である結晶粒が面積比で２５％以上含まれる。
（２２）（６）から（１５）における多結晶半導体膜の短軸方向の結晶配向が[１１０]である結晶粒が面積比で５０％以下、かつ同結晶配向が[１００]である結晶粒が面積比で３０％以下、かつ同結晶配向が[１１１]である結晶粒が面積比で３０％以下含まれる。
なお、上記の（５）から（２２）に記載の多結晶半導体のいずれかで形成された薄膜トランジスタで画像表示装置の駆動回路及び前記集積回路群の一部を構成することができる。
また、上記の（５）から（２２）に記載の多結晶半導体のいずれかで形成された薄膜トランジスタで前記駆動回路、及び、該集積回路群の一部を構成し、かつ、それ以外の薄膜トランジスタの能動層が、結晶粒径が１０ｎｍから１００ｎｍ程度の結晶粒で構成される多結晶半導体で作製することができる。
図１５は、本発明の実施例２を説明するガラス基板ＳＵＢ１上に形成される画像表示装置用回路の概略を示した模式平面図である。ここでは、ガラス基板ＳＵＢ１として線順次方式のディスプレイ用のアクティブ・マトリクス基板を例として説明する。ガラス基板ＳＵＢ１に形成される回路は、その大部分に画素領域ＤＳＰを有する。画素領域ＤＳＰにマトリクス配列される画素ＰＸＬはデータ線ＤＬとゲート線ＧＬの交差部近傍に設けられる。この画素ＰＸＬは、スイッチとして働くＴＦＴと画素電極で構成される。本実施例では、スイッチが２個のＴＦＴで構成されるダブルゲートの場合を示しているが、本実施例にはシングルゲート、マルチゲートの場合も含む。
画素領域ＤＳＰの外側で画素領域ＤＳＰに形成された多数の画素ＰＸＬに駆動信号を供給する回路を形成した駆動回路領域を配置する。画素領域ＤＳＰの一方の長辺（図１５の上辺）に、デジタル化された表示データをデジタルアナログ変換器ＤＡＣに順次読み込ませる役割を持つシフトレジスタＤＳＲ、デジタル化された表示データを階調電圧信号として出力するデジタルアナログ変換器ＤＡＣ、ＤＡＣからの階調信号を増幅して所望の階調電圧を得るレベルシフタＤＬＳ、バッファＢＦ、隣接画素で階調電圧の極性を反転させるサンプリングスイッチＳＳＷが配置されている。
また、画素領域ＤＳＰの短辺（図１５の左辺）には、画素電極PXLのゲートを順次開いてゆくためのシフトレジスタＧＳＲ、レベルシフタＧＬＳが配置されている。また、上記回路群の周辺にはシステムＬＳＩ（ホスト）から送られた画像データをディスプレイ回路に取り込み、信号変換を行うインタフェースＩＦ、階調信号発生器ＳＩＧ、各回路のタイミング制御用のクロック信号を発生するクロック信号発生器ＣＬＧ、等が配置されている。
これらの回路群の内、インタフェースＩＦ、クロック信号発生器ＣＬＧ、ドレイン側のシフトレジスタＤＳＲ、ゲート側シフトレジスタＧＳＲ、デジタルアナログ変換器ＤＡＣといった周辺駆動回路は、デジタル信号を処理するため高速性が必要とされ、かつ低電力化のため、低電圧駆動が必要とされる。一方、画素ＰＸＬは液晶に電圧を印加し液晶の透過率を変調するための回路であり、階調を出すためには、高電圧駆動とならざるを得ない。また、一定時間電圧を保持するためには、スイッチングをするトランジスタは低リーク電流でなければならない。
低電圧駆動回路群と高電圧駆動回路群の間にあるドレイン側レベルシフタＤＬＳ、ゲート側レベルシフタＧＬＳ、バッファＢＦ、サンプリングスイッチＳＳＷは、画素へ高電圧のアナログ信号を送るため、高電圧駆動が要求される。
以上のように、ガラス基板ＳＵＢ１上に画像表示用の回路を作製するためには、相反する複数の仕様のＴＦＴを同時に搭載する必要がある。そのため、インタフェースＩＦ、クロック信号発生器ＣＬＧ、ドレイン側のシフトレジスタＤＳＲ、ゲート側シフトレジスタＧＳＲ、デジタルアナログ変換器ＤＡＣの部分に高品質多結晶半導体膜ＰＳＩＨＱを採用する。高品質多結晶半導体膜を適用する範囲を参照符号ＳＸで示す。それ以外の回路は低品質多結晶半導体膜ＰＳＩＬＱを採用する。
上記の薄膜トランジスタ群により、従来はガラス基板上に搭載された画像表示部の外部に、ＬＳＩチップとして搭載されていた高速回路群を同一ガラス基板内に搭載することが可能となる。これにより、ＬＳＩチップコストの削減、パネル周辺部の非画素領域の削減が可能となる。また、ＬＳＩチップ設計、製造の時点で行われていた回路のカスタム化がパネル製造工程で可能となる。
図１６は、本発明による画像表示装置を液晶表示装置に適用した実施例を模式的に説明するための展開斜視図である。一方の基板であるガラス基板（アクティブ・マトリクス基板、薄膜トランジスタ基板）ＳＵＢ１上に、マトリクス状に配置された複数の画素電極ＰＸＬ、及び上記画素電極に表示信号を入力する回路ＤＳＲ及びＧＳＲ、及び画像表示のために必要な回路群ＣＩＲを形成する。このガラス基板ＳＵＢ１の最上層に配向膜ＬＯを印刷法により塗布する。そして、カラーフィルタＣＦ、対向電極ＩＴＯおよび配向膜ＬＯを塗布した他方のガラス基板（対向基板、カラーフィルタ基板）ＳＵＢ２を貼り合せる。対向する配向膜ＬＯの間に液晶ＬＩＱを真空注入により充填し、封止剤ＳＥＡにより液晶を封止する。
その後、偏光板ＤＥＦを貼り付け、バックライトＢＫＬを装着すれば、液晶表示装置が完成する。なお、ここでは、カラーフィルタ基板を用いた液晶表示装置を例として説明するが、アクティブ・マトリクス基板側にカラーフィルタを形成した形式の液晶表示装置にも同様に適用できる。
また、本発明の製造方法の実施例で製作したアクティブ・マトリクス基板を用いて有機ＥＬ表示装置を製造することができる。図１７は、本発明の画像表示装置の実施例２としての有機ＥＬ表示装置の構成例を説明する展開斜視図である。また、図１８は、図１７に示された構成要素を一体化した有機ＥＬ表示装置の平面図である。前記したアクティブ・マトリクス基板ＳＵＢ１に有する画素電極上に有機ＥＬ素子を形成する。有機ＥＬ素子は、画素電極表面から順次、ホール輸送層、発光層、電子輸送層、陰極金属層などを蒸着した積層体から構成される。
このような積層層を形成したアクティブ・マトリクス基板ＳＵＢ１の画素領域ＰＡＲの周囲にシール材を配置し、封止基板ＳＵＢＸまたは封止缶で封止する。この有機ＥＬ表示装置は、その駆動回路領域ＤＤＲに外部信号源からの表示用信号をプリント基板ＰＬＢで供給する。上側ケースであるシールドフレームＳＨＤと下側ケースＣＡＳで一体化して有機ＥＬ表示装置とする。
有機ＥＬ表示装置用のアクティブ・マトリクス駆動では、有機ＥＬ素子が電流駆動発光方式であるために高性能の画素回路の採用が良質な画像の提供には必須であり、ＣＭＯＳ型薄膜トランジスタの画素回路を用いるのが望ましい。また、駆動回路領域に形成する薄膜トランジスタ回路も高速、高精細化には必須である。本実施例のアクティブ・マトリクス基板ＳＵＢ１は、このような要求を満たす高い性能を有している。本実施例のアクティブ・マトリクス基板を用いた有機ＥＬ表示装置は本実施例の特長を最大限に発揮する表示装置の１つである。
図１９から図２２は、本発明の画像表示装置の応用例を示す。図１９は、パーソナルコンピュータやＴＶ装置で用いられるモニタＭＯＮの画像表示部に本発明による液晶表示装置ＬＩＱＭＯＮを実装した応用例の正面図である。
図２０は、携帯電話ＭＯＢの画像表示部に、本発明による液晶表示装置ＬＩＱＭＯＮを用いた応用例の正面図である。
図２１は、デジタル携帯端末ＰＤＡの画像表示部に、本発明による液晶表示装置ＬＩＱＭＯＮを用いた応用例の正面図である。
図２２は、ビデオカメラＣＡＭのヴューファインダ部に本発明による液晶表示装置ＬＩＱＭＯＮを用いた応用例の正面図である。
上記のほかにも、デジタルスチールカメラや、プロジェクタ、車載用ナヴィゲーションシステム等の、画像表示部に本発明による画像表示装置を採用することができる。
なお、本発明は、上記した画像表示装置のアクティブ・マトリクス基板に限らず、また本発明は特許請求の範囲に記載の構成および実施例に記載の構成に限定されるものではなく、本発明の技術思想を逸脱することなく種々の変更が可能であり、例えば各種の半導体装置に適用することもできる。
ＴＦＴ駆動ディスプレイの高付加価値化のためには、高性能な処理回路搭載していくことは必然的であり、そのためには、能動層である多結晶半導体の結晶性を向上することが必要であると同時に、画素回路の能動層部分は、従来の多結晶半導体を維持するのが望ましい。本発明は、画像表示装置の製造のために新しい装置を導入することなく、これを実現できる方法を提供するものであり、利用可能性は高い。
前駆半導体層の中で高性能な回路を構成するＴＦＴが配置される領域のみに第一のエネルギービームを照射することで結晶粒を横方向成長させながら多結晶化する概念図である。 横方向成長させながら多結晶化したものに更に第二の高速熱処理を施して結晶粒内の欠陥を低減させた高品質な多結晶半導体薄膜とそれ以外の領域には低品質ではあるが低リーク電流、高耐圧の素子を構成することが可能な多結晶半導体薄膜とを同時に得る方法を示す概念図である。 第一のエネルギービームＬＳＲとして固体あるいはガスのＣＷレーザの出力光もしくは同ＣＷレーザの出力光を時間的にパルス化したものを第二の高速熱処理ＲＴＴとしてエキシマレーザなどのパルス化されたエネルギービームあるいはＲＴＡを採用した場合を示す模式図である。 第一のエネルギービームＬＳＲと第二の高速熱処理ＲＴＴを同一の装置で行った場合の一の説明図である。 第一のエネルギービームＬＳＲと第二の高速熱処理ＲＴＴを同一の装置で行った場合の他の例の説明図である。 横成長方向多結晶半導体膜の平面の走査型電子顕微鏡像を図示化して示す説明図である。 小結晶粒界群を含む横成長方向多結晶半導体膜の平面の走査型電子顕微鏡像を図示化して示す説明図である。 高品質多結晶半導体膜の平面の走査型電子顕微鏡像を図示化して示す説明図である。 図３と同じくエネルギービームLSRとして長時間パルスレーザ光を選択した場合の横方向成長多結晶半導体膜ＰＳＩの平面の透過型電子顕微鏡像を図示化して示す説明図である。 図５と同じく高速熱処理の方法として低エネルギー密度のエキシマレーザ光照射を選択した場合の高品質多結晶半導体膜ＰＳＩＨＱの平面の透過型電子顕微鏡像を図示化して示す説明図である。 ３重点と３重点の３個の角の定義を示す概念図である。 高品質多結晶半導体膜表面をＡＦＭにより解析した結果を可視化した俯瞰図である。 高品質多結晶半導体膜の横方向成長の方向に垂直な切断面の透過型電子顕微鏡像を図示化して示す説明図である。 うねりを持つ結晶粒界の概略図である。 低品質多結晶半導体膜の平面の走査型電子顕微鏡像を図示化して示す説明図である。 エキシマレーザを照射して出来る多結晶半導体膜の結晶粒径とエキシマレーザのエネルギー密度との関係を示す図である。 横方向成長多結晶半導体膜ＰＳＩであった領域の説明図である。 低品質多結晶半導体膜ＰＳＩＬＱの表面の表面走査型電子顕微鏡像を図式化して示す説明図である。 横方向成長多結晶半導体膜ＰＳＩであった領域の説明図である。 低品質多結晶半導体膜ＰＳＩＬＱの領域の説明図である。 ガラス基板上に形成される画像表示装置用回路の概略図である。 本発明による画像表示装置を液晶表示装置に適用した実施例の模式図である。 本発明による画像表示装置を有機EL表示装置の構成例を説明する展開斜視図である。 図１７に示された構成要素を一体化した有機EL表示装置の平面図である。 パーソナルコンピュータやＴＶ装置で用いられるモニタの画像表示部への応用例を示す図である。 携帯電話ＭＯＢの画像表示部への応用例を示す図である。 デジタル携帯端末ＰＤＡの画像表示部への応用例を示す図である。 映写機ＣＡＭのヴューファインダ部への応用例を示す図である。
符号の説明
ＬＳＲ・・・横方向成長に用いるエネルギービーム
ＰＣＦ・・・前駆半導体膜
ＭＳＩ・・・溶融半導体層
ＵＣＬ・・・アンダーコート用絶縁膜
ＧＬＳ・・・ガラス基板
ＰＳＩ・・・横方向成長した多結晶半導体膜
ＲＴＴ・・・高速熱処理に用いるエネルギービーム
ＰＳＩＨＱ・・・高品質多結晶半導体膜
ＰＳＩＬＱ・・・低品質多結晶半導体膜
ＭＳＩ２・・・溶融半導体層
ＬＳＤ・・・エネルギービームの移動方向
ＲＴＤ・・・高速熱処理の処理方向
ＳＡＭＰ・・・本方法を適用した半導体層
ＭＰＴ・・・半導体層表面のある特定の一点
ＬＳＲＡ・・・第一のエネルギービーム照射起源の溶融半導体層
ＲＴＴＡ・・・第二の高速熱処理起源の溶融半導体層もしくは固相半導体層
ＰＳＩ・・・横方向成長した多結晶半導体膜
ＰＳＩＨＱ・・・高品質多結晶半導体膜
ＬＳＤ・・・エネルギービームの移動方向
ＲＴＤ・・・高速熱処理の処理方向
ＬＳＲＦ・・・第一のエネルギービームのエネルギー密度
ＲＴＴＦ・・・第二の高速熱処理のエネルギー密度
ＤＵＲＡ・・・第一のエネルギービームの照射時間
ＤＵＲＢ・・・第二の高速熱処理の処理時間
ＩＮＴＶＬ・・・第一のエネルギービーム照射と第二の高速熱処理の間の間隙
Ｔ１・・・第一のエネルギービームの照射中のある特定の時刻
Ｔ２・・・第二の高速熱処理中のある特定の時刻
Ｔ３・・・第一のエネルギービーム照射と第二の高速熱処理の間の間隙中のある特定の時刻
ＤＥＶ・・・同一のビームを光学系で空間的に分割した場合の二つのビームの空間的距離
ＬＳＤ・・・エネルギービームの移動方向
ＧＢＬＧ・・・結晶粒界
ＬＧＧ・・・結晶粒
ＬＳＤ・・・エネルギービームの移動方向
ＦＧＢＳ・・・小結晶粒界群
ＴＰＰ・・・３重点
ＬＧＧ・・・結晶粒
ＬＳＤ・・・エネルギービームの移動方向
ＴＰＰ・・・３重点
ＤＦＧＢＳ・・・改質された小結晶粒界群
ＢＭＰ・・・突起
ＤＦＧＢ１・・・直線状の結晶粒界が途中で消滅した部分
ＤＦＧＢ２・・・直線状の結晶粒界が不連続に途切れた部分
ＳＦ・・・結晶粒内の積層欠陥
ＤＳＦ１・・・結晶粒内の積層欠陥が途中で消滅した部分
ＤＳＦ２・・・結晶粒内の積層欠陥が不連続に途切れた部分
ＬＳＤ・・・エネルギービームの移動方向
ＴＰＰ・・・３重点
ＡＮＧＡ・・・３重点でエネルギービーム走査方向上流側に形成される角
ＡＮＧＢ・・・３重点でエネルギービーム走査方向下流側に形成される角
ＡＮＧＣ・・・３重点でエネルギービーム走査方向下流側に形成される角
ＧＢＬＧ・・・結晶粒界
ＬＳＤ・・・エネルギービームの移動方向
ＢＭＰ・・・突起
ＶＬＡ・・・突起間に脊梁上の盛り上がりが形成される突起上の仮想線
ＶＬＢ・・・突起間に脊梁上の盛り上がりが形成されない突起上の仮想線
ＢＭＰＡ・・・結晶粒界が存在する突起
ＢＭＰＢ・・・結晶粒界が存在しない突起
ＰＳＩＨＱ・・・高品質多結晶半導体膜
ＵＣＬ・・・アンダーコート用絶縁膜
ＧＢＬＧ・・・結晶粒界
ＴＰＰ・・・３重点
ＯＧＢＬＧ・・・元の（高速熱処理前の）結晶粒界
ＷＧＢＬＧ・・・高速熱処理後のうねりを持つ結晶粒界
ＬＡＲＣ・・・うねりを持つ結晶粒界を構成する弧の長さ
ＲＣＵＲ・・・うねりを持つ結晶粒界を構成する弧の曲率半径
ＳＥＣＴ・・・うねりを持つ結晶粒界を構成する弧で構成される扇形
GBLG・・・結晶粒界
ＥＦＭＡＸ・・・結晶粒径が最大と成るエキシマレーザのエネルギー密度
ＲＧＭＡＸ・・・最大結晶粒径
ＲＧ・・・結晶粒径
ＥＦ・・・エキシマレーザのエネルギー密度
ＥＦＭＯＤ・・・本発明に最適なエキシマレーザのエネルギー密度領域
ＥＦＵＦ・・・本発明に最適なエキシマレーザのエネルギー密度領域より低いエネルギー密度
ＥＦＯＦ・・・本発明に最適なエキシマレーザのエネルギー密度領域より高いエネルギー密度
ＬＳＤ・・・エネルギービームの移動方向
ＢＭＰ・・・突起
ＤＦＧＢ２・・・直線状の結晶粒界が不連続に途切れた部分
ＧＢＬＧ・・・結晶粒界
ＧＢＬＧ・・・結晶粒界
ＣＬＧ・・・クロック信号発生器
ＩＦ・・・インタフェース回路
ＳＬＳＩ・・・システムＬＳＩ
ＳＩＧ・・・階調信号発生器
ＧＳＲ・・・ゲートシフトレジスタ
ＧＬＳ・・・ゲートレベルシフタ
ＳＸ・・・固体レーザ光照射域
ＰＸＬ・・・画素回路
ＤＬ・・・ドレイン線
ＳＵＢ・・・絶縁体（ガラス）基板
ＤＳＰ・・・画像表示領域
ＤＳＲ・・・ドレインシフトレジスタ
ＤＬＳ・・・ドレインレベルシフタ
ＤＡＣ・・・デジタルアナログ変換機
ＢＦ・・・バッファ回路
ＳＳＷ・・・サンプリングスイッチ
ＧＬ・・・ゲート線
ＤＥＦ・・・偏光板
ＩＴＯ・・・対向電極
ＣＦ・・・カラーフィルタ
ＳＥＡ・・・シール材
ＬＯ・・・配向膜
ＬＩＱ・・・液晶
ＣＩＲ・・・周辺回路群
ＰＸＬ・・・画素回路
ＧＳＲ・・・ゲートシフトレジスタ
ＳＵＢ１,ＳＵＢ２・・・絶縁体（ガラス）基板
ＢＫＬ・・・バックライト
ＤＳＲ・・・ドレインシフトレジスタ
ＳＨＤ・・・シールドフレーム
ＳＵＢＸ・・・封止基板
ＰＡＲ・・・画素領域
ＤＤＲ・・・ドレイン側駆動回路
ＧＤＲ・・・ゲート側駆動回路
ＳＵＢ・・・絶縁体（ガラス）基板
ＰＬＢ・・・プリント基板
ＣＴＬ・・・ＤＤＲ、ＧＤＲに搭載できなかった周辺回路
ＣＡＳ・・・カソード
ＰＬＢ・・・プリント基板
ＣＴＬ・・・ＤＤＲ、ＧＤＲに搭載できなかった周辺回路
ＤＤＲ・・・ドレイン側駆動回路
ＰＡＲ・・・画素領域
ＳＵＢ・・・絶縁体（ガラス）基板
ＳＵＢＸ・・・封止基板
ＧＤＲ・・・ゲート側駆動回路
ＭＯＮ・・・モニタ
ＬＩＱＭＯＮ・・・液晶表示装置
ＭＯＢ・・・携帯電話
ＬＩＱＭＯＮ・・・液晶表示装置
ＰＤＡ・・・デジタル携帯端末
ＬＩＱＭＯＮ・・・液晶表示装置
ＣＡＭ・・・ビデオカメラ
ＬＩＱＭＯＮ・・・液晶表示装置。

Claims (8)

  1. 画像表示部分の画素回路、該画素回路を駆動するための駆動回路、及び外部入力信号を画像表示するために必要な信号へ処理・変換して前記駆動回路に転送するための集積回路群が同一の絶縁性基板上に形成された画像表示装置の製造方法であって、
    第一のエネルギービームの走査により結晶粒を該走査に沿った方向に成長させて第一の結晶粒とする多結晶半導体薄膜を形成する工程と、
    前記第一の結晶粒とした多結晶半導体薄膜を、熱処理により結晶粒内の欠陥を低減する第二の高速熱処理工程と、を含み、
    第二の高速熱処理工程を追加することにより改質された、該多結晶半導体薄膜は、その表面に複数の突起が配置されており、それらの突起が、第一のエネルギービームの走査方向に伸びる複数の仮想線上に分布する半導体薄膜であることを特徴とする画像表示装置の製造法。
  2. 前記第二の熱処理工程は、前記半導体薄膜にパルス化されたエネルギービームを一回、もしくは複数回照射する溶融再結晶化法、もしくはラピッドサーマルアニール法を用いた固相成長法の何れかであることを特徴とする請求項１に記載の画像表示装置の製造方法。
  3. 前記第一の結晶粒を前記走査に沿った方向に成長させながら多結晶化し、前記第二の熱処理工程により、結晶粒内の欠陥を低減させた多結晶半導体薄膜以外の領域は、その結晶粒径が１０ｎｍから１００ｎｍ程度の多結晶であることを特徴とする請求項１に記載の画像表示装置の製造方法。
  4. 前記第一の結晶粒に成長した多結晶半導体薄膜の形成は、前記半導体薄膜に時間に対して連続的にエネルギービームを照射しもしくは一定期間エネルギーを出力するエネルギービームを一回もしくは複数回照射することにより、前記結晶粒の成長方向へ該結晶粒を伸ばしながら多結晶化する方法によるものであり、
    前記第二の熱処理の方法は、前記エネルギービームを発生させる同一の装置により、前記エネルギービームのエネルギーより低いエネルギーのエネルギービームを前記半導体薄膜に短時間照射する方法によることを特徴とする請求項１に記載の画像表示装置の製造方法。
  5. 前記第一の結晶粒を前記第一のエネルギービームの走査に沿った方向に成長させて多結晶半導体薄膜を形成する工程と、前記第二の熱処理工程による前記結晶粒内の欠陥を低減させる工程との間に、前記半導体薄膜が固相状態となる時間が存在することを特徴とする請求項１に記載の画像表示装置の製造方法。
  6. 前記第一の結晶粒を前記第一のエネルギービームの走査に沿った方向に成長させて多結晶半導体薄膜を形成する工程と、前記第二の熱処理による結晶粒内欠陥低減の工程との間に、当該半導体薄膜が液相状態となる時間が存在することを特徴とする請求項１に記載の画像表示装置の製造方法。
  7. 前記第一の結晶粒とした多結晶半導体薄膜形成は、前記半導体薄膜に時間に対し連続的にもしくは一定期間エネルギーを出力するエネルギービームを一回もしくは複数回照射することにより、前記成長の方向へ結晶粒を伸ばしながら多結晶化するものであることを特徴とする請求項１に記載の画像表示装置の製造方法。
  8. 前記第一の結晶粒とした多結晶半導体薄膜形成は、金属などの触媒を該半導体薄膜中あるいは表面もしくは界面に導入し、熱エネルギーを付与し、前記成長方向結晶化を促進して多結晶化することを特徴とする請求項１に記載の画像表示装置の製造方法。
JP2005153734A 2005-05-26 2005-05-26 画像表示装置の製造方法 Active JP5172079B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005153734A JP5172079B2 (ja) 2005-05-26 2005-05-26 画像表示装置の製造方法
US11/441,021 US7384810B2 (en) 2005-05-26 2006-05-26 Image display device and method for manufacturing the same
US12/129,142 US20080290344A1 (en) 2005-05-26 2008-05-29 Image Display Device And Method For Manufacturing The Same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005153734A JP5172079B2 (ja) 2005-05-26 2005-05-26 画像表示装置の製造方法

Publications (2)

Publication Number Publication Date
JP2006332323A JP2006332323A (ja) 2006-12-07
JP5172079B2 true JP5172079B2 (ja) 2013-03-27

Family

ID=37462232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005153734A Active JP5172079B2 (ja) 2005-05-26 2005-05-26 画像表示装置の製造方法

Country Status (2)

Country Link
US (2) US7384810B2 (ja)
JP (1) JP5172079B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7935584B2 (en) * 2006-08-31 2011-05-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor device
US7662703B2 (en) * 2006-08-31 2010-02-16 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing crystalline semiconductor film and semiconductor device
JP2010103485A (ja) * 2008-09-24 2010-05-06 Sony Corp 半導体装置、半導体製造方法、半導体製造装置および表示装置
KR20120067032A (ko) * 2010-12-15 2012-06-25 삼성모바일디스플레이주식회사 디스플레이 장치 및 그의 결정화 방법
JP5891504B2 (ja) * 2011-03-08 2016-03-23 株式会社Ｊｏｌｅｄ 薄膜トランジスタアレイ装置の製造方法
JP2018022712A (ja) * 2014-12-10 2018-02-08 東京エレクトロン株式会社 微細構造形成方法、半導体デバイスの製造方法、及びｃｍｏｓの形成方法
JP2023511463A (ja) 2020-01-28 2023-03-20 オーレッドワークス エルエルシー 低電圧シリコンバックプレーンを有する積層型ｏｌｅｄマイクロディスプレイ

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4479846A (en) * 1982-06-23 1984-10-30 Massachusetts Institute Of Technology Method of entraining dislocations and other crystalline defects in heated film contacting patterned region
JP3031789B2 (ja) * 1992-09-18 2000-04-10 株式会社半導体エネルギー研究所 薄膜状半導体装置およびその作製方法
TW395008B (en) * 1994-08-29 2000-06-21 Semiconductor Energy Lab Semiconductor circuit for electro-optical device and method of manufacturing the same
JP3346145B2 (ja) * 1996-01-12 2002-11-18 セイコーエプソン株式会社 半導体膜の結晶化方法、薄膜トランジスタの製造方法、アクティブマトリクス基板、アクティブマトリクス基板の製造方法、液晶表示装置及びアニール装置
JPH1041244A (ja) * 1996-07-24 1998-02-13 Sony Corp レーザ処理装置及び半導体装置の製造方法
JP2000133594A (ja) * 1998-08-18 2000-05-12 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2002151697A (ja) * 2000-11-14 2002-05-24 Sharp Corp 半導体集積回路およびそれを用いた画像表示装置
JP2002299632A (ja) * 2001-03-30 2002-10-11 Sanyo Electric Co Ltd 半導体装置及びアクティブマトリクス型表示装置
JP3903761B2 (ja) * 2001-10-10 2007-04-11 株式会社日立製作所 レ−ザアニ−ル方法およびレ−ザアニ−ル装置
JP4147056B2 (ja) 2002-06-13 2008-09-10 シャープ株式会社 シリコン材料の膜厚を制御する方法
JP4116465B2 (ja) * 2003-02-20 2008-07-09 株式会社日立製作所 パネル型表示装置とその製造方法および製造装置
JP4583004B2 (ja) * 2003-05-21 2010-11-17 株式会社 日立ディスプレイズ アクティブ・マトリクス基板の製造方法
JP4470395B2 (ja) * 2003-05-30 2010-06-02 日本電気株式会社 半導体薄膜の製造方法及び製造装置、並びに薄膜トランジスタ
JP4413569B2 (ja) * 2003-09-25 2010-02-10 株式会社 日立ディスプレイズ 表示パネルの製造方法及び表示パネル

Also Published As

Publication number Publication date
US20080290344A1 (en) 2008-11-27
JP2006332323A (ja) 2006-12-07
US20060267011A1 (en) 2006-11-30
US7384810B2 (en) 2008-06-10

Similar Documents

Publication Publication Date Title
JP7499925B2 (ja) 半導体装置
US8093593B2 (en) Semiconductor device having multichannel transistor
JP5172079B2 (ja) 画像表示装置の製造方法
US7557376B2 (en) Display device using first and second semiconductor films of different crystallinity and boundary section therebetween
JP2009049393A (ja) 液晶表示装置及び当該液晶表示装置を具備する電子機器
US8964141B2 (en) Thin film transistor, method of manufacturing the same, and display device having thin film transistor
US7291862B2 (en) Thin film transistor substrate and production method thereof
US20040266078A1 (en) Method of fabricating polycrystalline silicon thin film for improving crystallization characteristics and method of fabricating liquid crystal display device using the same
US7902010B2 (en) Mask for sequential lateral solidification (SLS) process and a method for crystallizing amorphous silicon by using the same
JP5232360B2 (ja) 半導体装置及びその製造方法
US6396560B1 (en) Method of producing liquid crystal display panel
US6432757B1 (en) Method of manufacturing liquid crystal display panel by poly-crystallizing amorphous silicon film using both a laser and lamp lights
JP2009290168A (ja) 薄膜トランジスタ、薄膜トランジスタアレイ基板、及びそれらの製造方法、並びに表示装置
US10629638B2 (en) LTPS layer, method for fabricating the same, display substrate and display device
US7666767B2 (en) Mask for sequential lateral solidification (SLS) process and a method thereof
US7115449B2 (en) Method for fabrication of polycrystalline silicon thin film transistors
JP3845566B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JP7438506B2 (ja) フレキシブルディスプレイパネルの製造方法
JP2006019466A (ja) 薄膜半導体装置とその製造方法、およびこの薄膜半導体装置を用いた画像表示装置
JP3845569B2 (ja) 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス
JP2005039224A (ja) 低温多結晶シリコン薄膜トランジスタ能動層のレーザー再結晶方法
JP2004158853A (ja) 特性が優秀なディスプレーデバイス
KR101201321B1 (ko) 결정화 방법 및 이를 이용하여 형성된 결정화 기판, 액정표시 장치 및 이의 제조 방법
JP4105197B2 (ja) メモリーの作製方法
JP2006049646A (ja) アクティブマトリクス基板、電気光学装置、電子デバイス及びアクティブマトリクス基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080415

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110218

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110912

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121226

R150 Certificate of patent or registration of utility model

Ref document number: 5172079

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250