JP7438506B2 - フレキシブルディスプレイパネルの製造方法 - Google Patents
フレキシブルディスプレイパネルの製造方法 Download PDFInfo
- Publication number
- JP7438506B2 JP7438506B2 JP2020030497A JP2020030497A JP7438506B2 JP 7438506 B2 JP7438506 B2 JP 7438506B2 JP 2020030497 A JP2020030497 A JP 2020030497A JP 2020030497 A JP2020030497 A JP 2020030497A JP 7438506 B2 JP7438506 B2 JP 7438506B2
- Authority
- JP
- Japan
- Prior art keywords
- laser
- amorphous silicon
- thin film
- silicon thin
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 22
- 238000000034 method Methods 0.000 claims description 50
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 48
- 239000000758 substrate Substances 0.000 claims description 36
- 239000004065 semiconductor Substances 0.000 claims description 22
- 230000002093 peripheral effect Effects 0.000 claims description 19
- 238000005224 laser annealing Methods 0.000 claims description 15
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 239000010409 thin film Substances 0.000 description 50
- 239000010408 film Substances 0.000 description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 27
- 238000000137 annealing Methods 0.000 description 23
- 238000002425 crystallisation Methods 0.000 description 20
- 230000008025 crystallization Effects 0.000 description 20
- 238000006356 dehydrogenation reaction Methods 0.000 description 19
- 229910052739 hydrogen Inorganic materials 0.000 description 16
- 239000001257 hydrogen Substances 0.000 description 16
- 229920005591 polysilicon Polymers 0.000 description 16
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 6
- 239000004973 liquid crystal related substance Substances 0.000 description 6
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- -1 ether sulfone Chemical class 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 229920000515 polycarbonate Polymers 0.000 description 3
- 239000004417 polycarbonate Substances 0.000 description 3
- 239000011112 polyethylene naphthalate Substances 0.000 description 3
- 239000004695 Polyether sulfone Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000000155 melt Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 229920006393 polyether sulfone Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 239000004962 Polyamide-imide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- RTZKZFJDLAIYFH-UHFFFAOYSA-N ether Substances CCOCC RTZKZFJDLAIYFH-UHFFFAOYSA-N 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920003207 poly(ethylene-2,6-naphthalate) Polymers 0.000 description 1
- 229920002312 polyamide-imide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
本発明は、有機ELディスプレイ（OLED）や液晶ディスプレイ（LCD）などの小～大面積のパネルを低温、低コストで製造できるフレキシブルディスプレイパネルの製造方法に関する。
従来、フラットパネルディスプレイ（FPD）は、液晶ディスプレイ（LCD）が主流であり、特に中～大面積パネルの液晶を制御する薄膜トランジスタ（TFT）には、約500℃以下の温度で製造可能な水素化アモルファスシリコンTFTが主に用いられてきた。
一方で、ドライバICなどを搭載したガラスやプラスチック製のフレキシブルなパネルに、より高精細な品質が求められるにつれ、中～小型LCDを中心に、耐熱温度が低い樹脂基板でも製造可能な、低温ポリシリコンTFT（LTPS-TFT）の需要が増加している。
一方で、ドライバICなどを搭載したガラスやプラスチック製のフレキシブルなパネルに、より高精細な品質が求められるにつれ、中～小型LCDを中心に、耐熱温度が低い樹脂基板でも製造可能な、低温ポリシリコンTFT（LTPS-TFT）の需要が増加している。
このLTPS-TFTの需要増加の傾向は、より高い電流駆動能力を求められる有機ELディスプレイ（OLED）でも同様で、高い移動度、CMOS駆動搭載が可能なほか、アモルファスシリコンTFTより経時劣化が少ないことからも、中小型パネルを中心にLTPS-TFTが主流になりつつある。
パネル（基板）の面積が大きくなるほど基板全面をアニールできる高出力のレーザー発振器が必要になるが、紫外ビーム光を照射できるエキシマレーザーアニール装置は、1パルスごとの高エネルギー化と高繰り返し化の両立が難しいことから、スループットの向上には限界があり、LTPS-TFTを搭載した大型パネルを製造するには、相応のレーザー設備を投資しなければならず、製造コストが高くなるという問題がある。
パネル（基板）の面積が大きくなるほど基板全面をアニールできる高出力のレーザー発振器が必要になるが、紫外ビーム光を照射できるエキシマレーザーアニール装置は、1パルスごとの高エネルギー化と高繰り返し化の両立が難しいことから、スループットの向上には限界があり、LTPS-TFTを搭載した大型パネルを製造するには、相応のレーザー設備を投資しなければならず、製造コストが高くなるという問題がある。
また、エキシマレーザーアニール（ELA）は、一般に粒径を制御することが難しく、現状では、ばらつきの少ない均一なTFT特性を得るのは困難であり、また、平坦で均一な小粒径の結晶粒を得るためには、PECVD法によるシリコン成膜後（ELA前）にやや高温（500℃前後）の脱水素処理をしなければならないため、製造過程の処理温度が高温になるという問題がある。
そのため、特に500℃程度しか耐熱性を有しないポリイミド（PI）には温度の制約があり、さらに安価なポリカーボネート（PC）、ポリエチレンナフタレート（PEN）、ポリエーテルサルフォン（PES）、シクロオレフィンポリマー（COP）などのフレキシブルな樹脂は、高温になる処理温度の問題から基板には使えない。
そのため、特に500℃程度しか耐熱性を有しないポリイミド（PI）には温度の制約があり、さらに安価なポリカーボネート（PC）、ポリエチレンナフタレート（PEN）、ポリエーテルサルフォン（PES）、シクロオレフィンポリマー（COP）などのフレキシブルな樹脂は、高温になる処理温度の問題から基板には使えない。
そこで、本願発明者は、青色半導体レーザーを用いたレーザーアニール（BLDA）により、脱水素処理をせずに、均一に電流を流せる小粒径の高性能なTFTを実現でき、結晶化の処理温度を低温化（300℃以下）できる技術を発明した（特許文献１）。
連続（CW）走査によるBLDA法によるレーザーアニールは、ELAよりも半導体膜の加熱時間が長いものの、RTAよりは短くでき、局所加熱、半導体膜及びその下層の温度制御が可能であるため、脱水素処理せずに結晶化させることが可能であり、フレキシブルな樹脂基板にも利用できる。
連続（CW）走査によるBLDA法によるレーザーアニールは、ELAよりも半導体膜の加熱時間が長いものの、RTAよりは短くでき、局所加熱、半導体膜及びその下層の温度制御が可能であるため、脱水素処理せずに結晶化させることが可能であり、フレキシブルな樹脂基板にも利用できる。
しかしながら、例えば、周辺走査回路には高い駆動電流を得られる高移動度のTFTが必要であるため、より高い結晶性を得られる高いパワー照射が有利であり、PECVDによる成膜の場合、脱水素処理をすることがより望ましいが、パネル（基板）の面積が大きくなるほど、基板全面を結晶化させるには処理時間がかかり、スループットの向上にも限界があった。
そこで、本発明は、上記課題に鑑み、有機ELディスプレイ（OLED）や液晶ディスプレイ（LCD）などの画素駆動用LTPS-TFTを搭載した小～大面積のパネルに対して、低温、低コストで製造できるフレキシブルディスプレイパネルの製造方法を提供することを目的とする。
本発明にかかるフレキシブルディスプレイパネルの製造方法は、
画素部及び周辺の走査回路部からなるフレキシブル基板上に、
水素化アモルファスシリコン膜を堆積させて非晶質の半導体層を形成する工程と、
前記半導体層に対して、
画素部を除く周辺の走査回路部にのみ、
波長180～500nmのエネルギービームを、
300mm/s以上の走査速度、6.5×105W/cm2～2.4×106W/cm2のレーザー出力、連続発振（CW）モードで照射することにより、
画素部を除く周辺の走査回路部の半導体層のみを、同じレーザーアニール処理装置によって脱水素と結晶化を同時に行う工程を含む、
ことを特徴とする。
画素部及び周辺の走査回路部からなるフレキシブル基板上に、
水素化アモルファスシリコン膜を堆積させて非晶質の半導体層を形成する工程と、
前記半導体層に対して、
画素部を除く周辺の走査回路部にのみ、
波長180～500nmのエネルギービームを、
300mm/s以上の走査速度、6.5×105W/cm2～2.4×106W/cm2のレーザー出力、連続発振（CW）モードで照射することにより、
画素部を除く周辺の走査回路部の半導体層のみを、同じレーザーアニール処理装置によって脱水素と結晶化を同時に行う工程を含む、
ことを特徴とする。
本願発明におけるフレキシブル基板とは、本発明及び以下の発明を含め、ガラスの他、500℃程度しか耐熱性を有しないようなポリイミド（PI）、ポリカーボネート（PC）、ポリエチレンナフタレート（PEN）、ポリエーテルサルフォン（PES）、シクロオレフィンポリマー（COP）などのフレキシブルな樹脂からなる基板（以下「フレキシブル基板」という。）をいう。
また、本願発明における走査回路部とは、基板の周辺に設けられた水平走査部及び垂直走査部を意味する。
また、本願発明における走査回路部とは、基板の周辺に設けられた水平走査部及び垂直走査部を意味する。
通常、ELAでのパルスエネルギービームは、照射方向に対して帯状に照射され、重なりが生じるように基板上を何度も往復させて、基板全体の水素化アモルファスシリコン膜を結晶化させるが、照射部分を基板の周辺部、特に、CMOS垂直走査回路部のみに限れば、基板上を何度も往復させる必要がなく、結晶化の処理時間を短縮できる。
また、照射による高温化も防げるため、溶融したシリコン薄膜が収縮することで生じる基板の反りやクラックが発生せず、品質の安定と低コスト化も実現できる。
また、照射による高温化も防げるため、溶融したシリコン薄膜が収縮することで生じる基板の反りやクラックが発生せず、品質の安定と低コスト化も実現できる。
さらに、エネルギービームを、走査回路がある周辺の走査回路部にのみ局所的に照射すれば、同一基板上に、ポリシリコンTFTsとアモルファスシリコンTFTsを同時に作製できる。
これによって、LCDパネルでは、画素部に、低いリーク特性が必要な水素化アモルファスシリコンTFTを、一方、OLEDパネルでは、画素部に、小粒径のポリシリコンTFTを、それぞれ作ることができ、それらのパネル上には、さらに同じ厚さのシリコン薄膜光センサを搭載でき、その他の周辺の走査回路部などには、高い駆動電流を得られる粒径が大きいポリシリコンTFT（さらに光センサなども）をつくることができる。
これによって、LCDパネルでは、画素部に、低いリーク特性が必要な水素化アモルファスシリコンTFTを、一方、OLEDパネルでは、画素部に、小粒径のポリシリコンTFTを、それぞれ作ることができ、それらのパネル上には、さらに同じ厚さのシリコン薄膜光センサを搭載でき、その他の周辺の走査回路部などには、高い駆動電流を得られる粒径が大きいポリシリコンTFT（さらに光センサなども）をつくることができる。
駆動電流を高めるには、周辺の走査回路部のトランジスタのチャネル方向とレーザービームのスキャン方向（キャリアが流れる方向）を同じにし、リーク電流を抑えるには、パネル中の画素部にはトランジスタのチャネル方向とレーザービームのスキャン方向を垂直にし、周辺の走査回路部より低いパワーでスキャンアニールする必要があるが、レーザーを照射する領域は、図１の斜線箇所に示したとおり、水平走査部の全て、若しくはその一部（画素に近い側）と、垂直走査部の全て、である。
画素部を除く周辺の走査回路部に、大きいパワーでスキャンアニールすれば、膜から水素を放出させるための脱水素アニール処理工程と、結晶化のためのアニール処理工程とを、同じレーザーアニール処理装置によって同時に行うことができるため、工程を簡略化できる。
エネルギービームは、ブルーレーザー（BLDA）もしくは連続発振（CW）モードのUVレーザーを用いることができる。
照射条件は、波長180～500nm、走査速度300mm/s以上、6.5×105W/cm2～2.4×106W/cm2、連続発振（CW）モードである。
好ましくは、波長445nm、走査速度300mm/s、6.5×105W/cm2、連続発振（CW）モードである。
照射条件は、波長180～500nm、走査速度300mm/s以上、6.5×105W/cm2～2.4×106W/cm2、連続発振（CW）モードである。
好ましくは、波長445nm、走査速度300mm/s、6.5×105W/cm2、連続発振（CW）モードである。
低めのレーザーパワー密度（例えば6.5×105Ｗ／cm2）と走査速度300～2000mm／sの条件で照射すれば、チャネル寸法に比べて、より均一な微小粒径のポリシリコン膜が得られ、特性ばらつきの小さなトランジスタを製造できる。
また、高めのレーザーパワー密度（例えば2.4×106Ｗ／cm2）と走査速度300～2000mm／sの条件で照射すれば、大粒径のポリシリコン膜が得られ、高速動作可能なトランジスタを製造できる。
また、高めのレーザーパワー密度（例えば2.4×106Ｗ／cm2）と走査速度300～2000mm／sの条件で照射すれば、大粒径のポリシリコン膜が得られ、高速動作可能なトランジスタを製造できる。
画素部に、微小なマイクロポリシリコンまたはアモルファスシリコンを、周辺の走査回路部に、大粒径のシリコンまたは長粒径のシリコンを、それぞれ使用することができれば、各々の特徴(特性)をもつシリコンTFTsを同一面に搭載することができる。
本発明にかかるフレキシブルディスプレイパネルの製造方法は、
画素部及び周辺の走査回路部からなるフレキシブル基板上に、
水素化アモルファスシリコン膜を堆積させて非晶質の半導体層を形成する工程と、
前記半導体層に対して、
画素部を除く周辺の走査回路部にのみ、
ブルーレーザー（BLDA）もしくはＵＶレーザーを、
パルス（ショット数１以上）または連続発振（CW）モードで照射して脱水素したあと、
波長180～500nmのブルーレーザー（BLDA）もしくはＵＶレーザーを、
500mm/s以下の走査速度、6.5×105W/cm2～3.2×106W/cm2で１回照射することにより、
画素部を除く周辺の走査回路部の半導体層のみを、同じレーザーアニール処理装置によって脱水素と結晶化を連続して行う工程と、
を含む、ことを特徴とする。
画素部及び周辺の走査回路部からなるフレキシブル基板上に、
水素化アモルファスシリコン膜を堆積させて非晶質の半導体層を形成する工程と、
前記半導体層に対して、
画素部を除く周辺の走査回路部にのみ、
ブルーレーザー（BLDA）もしくはＵＶレーザーを、
パルス（ショット数１以上）または連続発振（CW）モードで照射して脱水素したあと、
波長180～500nmのブルーレーザー（BLDA）もしくはＵＶレーザーを、
500mm/s以下の走査速度、6.5×105W/cm2～3.2×106W/cm2で１回照射することにより、
画素部を除く周辺の走査回路部の半導体層のみを、同じレーザーアニール処理装置によって脱水素と結晶化を連続して行う工程と、
を含む、ことを特徴とする。
本発明は、エキシマレーザー（ELA）ではなく、半導体レーザダイオードによるブルーレーザー（BLDA）もしくは半導体のUVレーザーでパルスを利用することで、コストを抑えることができ、小型化、安定化、さらにCWスキャンにより平坦性もよくなるというメリットがある。
最初に、結晶化させないパワーでスキャンして、膜から水素を放出させ、脱水素を行い、次に、１回目よりも大きいパワーでスキャンアニールすれば、脱水素アニール処理工程と結晶化アニール処理工程とを、同じレーザーアニール処理装置によって連続して行うことができるため、工程を簡略化できる。
本発明にかかるフレキシブルディスプレイパネルの製造方法は、次の工程を経て行われる。
１．成膜工程
フレキシブル基板上にPECVD法により成膜（60nm厚以下、好ましくは50nm厚以下）する。
２．脱水素工程
フレキシブル基板の画素部を除く周辺の走査回路部の半導体層のみに、4.5×105W/cm2～1.6×106W/cm2、445nmの半導体レーザー（BLDA）または375nm（UVLDA：Ultra-Violet Laser Diode Annealing）を照射する。
３．結晶化工程
フレキシブル基板の画素部を除く周辺の走査回路部の半導体層のみに、6.5×105W/cm2～3.2×106W/cm2、445nmの半導体レーザー（BLDA）または375nm（UVLDA：Ultra-Violet Laser Diode Annealing）を照射する。
４．パターニング
５．ゲート酸化膜形成（CVDもしくはスパッタ法）
６．ソースドレイン形成、コンタクトホール形成、パターニング
７．イオン注入法を使用せず、真空蒸着法でメタルソースドレイン領域形成
ソース・ドレイン領域にチタンを用いることで、チタンからシリコンへ電子の移動が容易となりｎ型動作のTFTが得られ、PtやAuなどを用いることで、p型動作のTFTが得られる。
８．液晶工程
１．成膜工程
フレキシブル基板上にPECVD法により成膜（60nm厚以下、好ましくは50nm厚以下）する。
２．脱水素工程
フレキシブル基板の画素部を除く周辺の走査回路部の半導体層のみに、4.5×105W/cm2～1.6×106W/cm2、445nmの半導体レーザー（BLDA）または375nm（UVLDA：Ultra-Violet Laser Diode Annealing）を照射する。
３．結晶化工程
フレキシブル基板の画素部を除く周辺の走査回路部の半導体層のみに、6.5×105W/cm2～3.2×106W/cm2、445nmの半導体レーザー（BLDA）または375nm（UVLDA：Ultra-Violet Laser Diode Annealing）を照射する。
４．パターニング
５．ゲート酸化膜形成（CVDもしくはスパッタ法）
６．ソースドレイン形成、コンタクトホール形成、パターニング
７．イオン注入法を使用せず、真空蒸着法でメタルソースドレイン領域形成
ソース・ドレイン領域にチタンを用いることで、チタンからシリコンへ電子の移動が容易となりｎ型動作のTFTが得られ、PtやAuなどを用いることで、p型動作のTFTが得られる。
８．液晶工程
シリコン層を構成するポリシリコンの結晶粒径が小粒径で揃っていれば、半導体装置のチャネル層を構成するシリコン層における電界効果移動度は大粒径シリコン膜の場合に比べてより向上し、BLDA法ではELA法による結晶化の場合に比べて平坦性にも優れ、半導体装置の電流駆動能力が向上する。
これにより、例えば、画素駆動にTFTを用いる場合に、特に、OLED（有機EL）駆動の場合、画素当たりのTFT使用数を少なくすることも可能な場合があり、製品コストを低減することができる。
これにより、例えば、画素駆動にTFTを用いる場合に、特に、OLED（有機EL）駆動の場合、画素当たりのTFT使用数を少なくすることも可能な場合があり、製品コストを低減することができる。
この条件のレーザービームをアモルファスシリコン薄膜に照射して、多結晶化を行う操作を複数回繰り返すことにより、一層高品質の多結晶シリコン薄膜の形成が可能となる。
さらに、本発明において、画素部に形成されたアモルファスシリコン薄膜及び周辺の走査回路部に形成された多結晶シリコン薄膜をパターニングし、それぞれ、アモルファスシリコン薄膜パターン及び多結晶シリコンパターンを形成するパターニング工程を経ることで、水素化アモルファスシリコン薄膜パターンの少なくとも一部を画素部のTFTのチャネル部とし、多結晶シリコンパターンの少なくとも一部を走査回路部のTFTのチャネル部とすることができる。
さらに、本発明において、画素部に形成されたアモルファスシリコン薄膜及び周辺の走査回路部に形成された多結晶シリコン薄膜をパターニングし、それぞれ、アモルファスシリコン薄膜パターン及び多結晶シリコンパターンを形成するパターニング工程を経ることで、水素化アモルファスシリコン薄膜パターンの少なくとも一部を画素部のTFTのチャネル部とし、多結晶シリコンパターンの少なくとも一部を走査回路部のTFTのチャネル部とすることができる。
本発明は、エネルギービームの照射部分を、画素部を除く周辺の走査回路部の半導体層のみに限定したことで、結晶化の処理時間を短縮できる。
また、照射による高温化も防げるため、溶融したシリコン薄膜が収縮することで生じる基板の反りやクラックが発生せず、品質の安定と低コスト化も実現できる。
さらに、エネルギービームを、周辺の走査回路部にのみ局所的に照射することで、同一基板上にポリシリコンTFTsとアモルファスシリコンTFTsを同時に作製できる。
また、照射による高温化も防げるため、溶融したシリコン薄膜が収縮することで生じる基板の反りやクラックが発生せず、品質の安定と低コスト化も実現できる。
さらに、エネルギービームを、周辺の走査回路部にのみ局所的に照射することで、同一基板上にポリシリコンTFTsとアモルファスシリコンTFTsを同時に作製できる。
これによって、OLEDパネルもLCDパネルも、画素部には、低いリーク特性が必要なアモルファスシリコンもしくは小粒径のポリシリコンTFTおよび光センサを、その周辺の走査回路部などには、高い駆動電流を得られる粒径が大きいポリシリコンTFT（さらにパネル上光センサなども）をつくることができる。
さらに、フレキシブル基板に適用でき、多用途のTFTsを作製できることから、ベンダブル（フォーダブル）なディスプレイパネルの製造が可能になる。
さらに、フレキシブル基板に適用でき、多用途のTFTsを作製できることから、ベンダブル（フォーダブル）なディスプレイパネルの製造が可能になる。
脱水素アニール処理工程と結晶化アニール処理工程とを同じレーザーアニール処理装置によって、同時に、または連続して行うことにより、工程を簡略化できる結果、製品コストを低減することができる。
本発明は、ポリシリコンTFTsとアモルファスシリコンTFTsとを同一基板上に搭載しながら、有機ELディスプレイ（OLED）や液晶ディスプレイ（LCD）などの小～大面積のパネルでも、低温、低コストで製造できるフレキシブルディスプレイパネルの製造方法である。
本実施例にかかるフレキシブルディスプレイパネルは、図１に示すように、画素部１と、その周辺の走査回路部である水平走査部２と垂直走査部３から構成され、これらは同一のフレキシブル基板上に形成される。
本実施例におけるフレキシブル基板は、ガラスの他、樹脂素材も使用でき、ポリイミド、ポリアミドイミド、ポリシリセスキオキサン、ポリエチレンテレフタレート、ポリカーボネート、ポリエチレンナフタレート、ポリエーテルサルフォン、シクロオレフィンポリマーなどの耐熱温度が低い素材も使用できる。
画素部１に形成されたTFTと、水平走査部２及び垂直走査部３に形成されたTFTは、同一のフレキシブル基板上に形成される。
フレキシブル基板上に、ＳｉＮ（窒化珪素）およびＳｉＯ2（酸化珪素）からなる膜（下地層）を形成する。
そして、その下地層の上の画素部１には、水素化アモルファスシリコン薄膜からなるチャネル部、ソース／ドレイン部を形成し、水平走査部２及び垂直走査部３には、多結晶シリコン薄膜からなるチャネル部、ソース／ドレイン部を形成する。
そして、その下地層の上の画素部１には、水素化アモルファスシリコン薄膜からなるチャネル部、ソース／ドレイン部を形成し、水平走査部２及び垂直走査部３には、多結晶シリコン薄膜からなるチャネル部、ソース／ドレイン部を形成する。
チャネル部、ソース／ドレイン部は、いずれも同一工程によって形成された水素化アモルファスシリコン薄膜である。
チャネル部、ソース／ドレイン部上には、ゲート絶縁膜が形成されており、ゲート絶縁膜のうち、チャネル部を覆う部分には、ゲート電極が形成される。
チャネル部、ソース／ドレイン部、ゲート絶縁膜、ゲート電極によって、画素部１、水平走査部２及び垂直走査部３のTFTが構成される。
チャネル部、ソース／ドレイン部上には、ゲート絶縁膜が形成されており、ゲート絶縁膜のうち、チャネル部を覆う部分には、ゲート電極が形成される。
チャネル部、ソース／ドレイン部、ゲート絶縁膜、ゲート電極によって、画素部１、水平走査部２及び垂直走査部３のTFTが構成される。
本実施例にかかるフレキシブルディスプレイパネルは、次の方法によって製造される。
フレキシブル基板上の全面に、プラズマＣＶＤ法により、ＳｉＯ2からなる下地層が堆積され、さらに、下地層上の全面に、例えば、プラズマＣＶＤ法により、40～120nm厚の水素濃度５－３０％の水素化アモルファスシリコン薄膜を堆積させる。
この工程により、フレキシブル基板上の、画素部１、水平走査部２及び垂直走査部３の全てに、下地層及び水素化アモルファスシリコン薄膜が形成される。
フレキシブル基板上の全面に、プラズマＣＶＤ法により、ＳｉＯ2からなる下地層が堆積され、さらに、下地層上の全面に、例えば、プラズマＣＶＤ法により、40～120nm厚の水素濃度５－３０％の水素化アモルファスシリコン薄膜を堆積させる。
この工程により、フレキシブル基板上の、画素部１、水平走査部２及び垂直走査部３の全てに、下地層及び水素化アモルファスシリコン薄膜が形成される。
次に、フレキシブル基板上に形成された水素化アモルファスシリコン薄膜のうち、画素部１に形成された水素化アモルファスシリコン薄膜には照射せず、図１の斜線箇所に示したとおり、水平走査部２の全て、若しくはその一部（画素に近い側）と、垂直走査部３の全てに、エネルギービームを、300mm/sの走査速度、6.5×105W/cm2～2.4×106W/cm2のレーザー出力、連続発振（CW）モードで照射する。
画素部を除く周辺の水平走査部２及び垂直走査部３に、大きいパワーでスキャンアニールすれば、膜から水素を放出させるための脱水素アニール処理工程と、結晶化のためのアニール処理工程を、同じレーザーアニール処理装置によって同時に行うことができるため、工程を簡略化できる。
エネルギービームは、ブルーレーザー（BLDA）もしくは連続発振（CW）モードのUVレーザーを用いることができる。
低めのレーザーパワー密度（例えば6.5×105Ｗ／cm2）と走査速度300～2000mm/sの条件で照射すれば、チャネル寸法に比べて、より均一な微小粒径のポリシリコン膜が得られ、特性ばらつきの小さなトランジスタを製造できる。
高めのレーザーパワー密度（例えば2.4×106Ｗ／cm2）と走査速度300～2000mm/sの条件で照射すれば、大粒径のポリシリコン膜が得られ、高速動作可能なトランジスタを製造できる。
高めのレーザーパワー密度（例えば2.4×106Ｗ／cm2）と走査速度300～2000mm/sの条件で照射すれば、大粒径のポリシリコン膜が得られ、高速動作可能なトランジスタを製造できる。
また、エネルギービームの照射は、水素化アモルファスシリコン薄膜から水素を放出させる脱水素工程と連続して行うことができる。
つまり、水素化アモルファスシリコン薄膜から水素を放出させる脱水素工程が終了した後、フレキシブル基板をチャンバーから出すことなく、レーザー発振器から発せられるエネルギービームの強度を変えるだけで、連続的にアモルファスシリコン薄膜の結晶化工程を行うことができる。
脱水素アニール処理工程と結晶化アニール処理工程とを同じレーザーアニール処理装置によって連続して行うことにより、工程を簡略化できる。
つまり、水素化アモルファスシリコン薄膜から水素を放出させる脱水素工程が終了した後、フレキシブル基板をチャンバーから出すことなく、レーザー発振器から発せられるエネルギービームの強度を変えるだけで、連続的にアモルファスシリコン薄膜の結晶化工程を行うことができる。
脱水素アニール処理工程と結晶化アニール処理工程とを同じレーザーアニール処理装置によって連続して行うことにより、工程を簡略化できる。
アモルファスシリコン薄膜に大量に水素が含まれている場合には、エネルギービームを照射すると、アモルファスシリコン薄膜が溶融する前から水素の突沸が生じ、アモルファスシリコン薄膜が溶融してからは、さらに激しく薄膜中の水素が放出して膜にピンホールができたり、フレキシブル基板から膜が剥離するなどの損傷が発生してしまう。
アモルファスシリコン薄膜中の水素の放出による損傷の発生は、アモルファスシリコン薄膜の温度上昇の速度によって影響を受ける。
アモルファスシリコン薄膜中の水素の放出による損傷の発生は、アモルファスシリコン薄膜の温度上昇の速度によって影響を受ける。
したがって、ブルーレーザー（BLDA）もしくはUVレーザーでパルス（ショット数１以上）または連続発振（CW）モードで照射して、アモルファスシリコン薄膜中に含まれている水素原子を放出させ、脱水素してから、アモルファスシリコン薄膜の結晶化処理をすると、損傷のない多結晶シリコン薄膜を作製することができる。
アモルファスシリコン薄膜の結晶化の操作を複数回繰り返して行うことで、アモルファスシリコン薄膜を多結晶シリコン薄膜に変化させることができる。
脱水素後の結晶化アニール処理工程のエネルギービームは、波長180～500nmのブルーレーザー（BLDA）もしくはUVレーザーであれば、１回の照射（6.5×105W/cm2～3.2×106W/cm2、445nm、500ｍｍ/s）で結晶化させることができる。
アモルファスシリコン薄膜の結晶化の操作を複数回繰り返して行うことで、アモルファスシリコン薄膜を多結晶シリコン薄膜に変化させることができる。
脱水素後の結晶化アニール処理工程のエネルギービームは、波長180～500nmのブルーレーザー（BLDA）もしくはUVレーザーであれば、１回の照射（6.5×105W/cm2～3.2×106W/cm2、445nm、500ｍｍ/s）で結晶化させることができる。
例えば、１回目のレーザー照射を、300mm/sの走査速度、4.5×105W/cm2～1.6×106W/cm2のレーザー出力、連続発振（CW）モードで照射する。
この場合、水平走査部２及び垂直走査部３に形成された水素化アモルファスシリコン薄膜に含まれる水素が放出され、水素をほとんど含まない（５％以下）アモルファスシリコン薄膜に変化する。
そこで、さらに、２回目のレーザー照射を、波長405nm、300mm/sの走査速度、6.5×105W/cm2～3.2×106W/cm2のレーザー出力、連続発振（CW）モードで照射する。
この場合、水平走査部２及び垂直走査部３に形成された水素化アモルファスシリコン薄膜に含まれる水素が放出され、水素をほとんど含まない（５％以下）アモルファスシリコン薄膜に変化する。
そこで、さらに、２回目のレーザー照射を、波長405nm、300mm/sの走査速度、6.5×105W/cm2～3.2×106W/cm2のレーザー出力、連続発振（CW）モードで照射する。
最初に、結晶化させないパワーでスキャンし、膜から水素を放出させて脱水素を行い、次に、１回目よりも大きいパワーでスキャンアニールすれば、脱水素アニール処理工程と結晶化アニール処理工程とを、同じレーザーアニール処理装置によって連続して行うことができるため、工程を簡略化できる。
２回目のレーザー照射（結晶化工程）を、4.5×105W/cm2のレーザー出力、300～2000mm/sの走査速度の条件で行えば、微小粒径のポリシリコン膜が得られ、特性ばらつきの小さなトランジスタを製造できる。
また、２回目のレーザー照射（結晶化工程）を、1.6×106W/cm2のレーザー出力、300～2000mm/sの走査速度の条件で行えば、大粒径のポリシリコン膜が得られ、高速動作可能なトランジスタを製造できる。
２回目のレーザー照射（結晶化工程）を、4.5×105W/cm2のレーザー出力、300～2000mm/sの走査速度の条件で行えば、微小粒径のポリシリコン膜が得られ、特性ばらつきの小さなトランジスタを製造できる。
また、２回目のレーザー照射（結晶化工程）を、1.6×106W/cm2のレーザー出力、300～2000mm/sの走査速度の条件で行えば、大粒径のポリシリコン膜が得られ、高速動作可能なトランジスタを製造できる。
以上の工程を経て、水平走査部２及び垂直走査部３に形成されたアモルファスシリコン薄膜が結晶化し、多結晶シリコン薄膜に変化する。
このとき、画素部１に形成された水素化アモルファスシリコン薄膜には、エネルギービームは照射しない。
このとき、画素部１に形成された水素化アモルファスシリコン薄膜には、エネルギービームは照射しない。
以上のとおり、本実施例により得られるフレキシブルディスプレイパネルにおいては、画素部１に設けられたTFTのチャネル部と、水平走査部２及び垂直走査部３に設けられたTFTのチャネル部とは、同一工程により形成された水素化アモルファスシリコン薄膜から作製されるので、TFTを共通して作製することができる工程が多いため、簡単な製造工程によって、画素部のTFTと周辺の走査回路部のTFTとを作製できる。
一方、OLEDパネルの場合でも、画素部シリコン膜をBLDAによりマイクロポリシリコン化することで、均一な粒径のシリコン膜結晶構造の半導体膜が得られる。
一方、OLEDパネルの場合でも、画素部シリコン膜をBLDAによりマイクロポリシリコン化することで、均一な粒径のシリコン膜結晶構造の半導体膜が得られる。
また、本実施例によれば、水平走査部２及び垂直走査部３に形成された水素化アモルファスシリコン薄膜を脱水素アニール処理により、水素化アモルファスシリコン薄膜に含まれる水素を放出させ、アモルファスシリコン薄膜に変化させてから、結晶化アニール処理により、アモルファスシリコン薄膜を多結晶シリコン薄膜に変化させているので、優れた膜質を有する多結晶シリコン薄膜を作製することができる。
しかも、本実施例によれば、画素部１に形成された水素化アモルファスシリコン薄膜に対しては、エネルギービームを照射しないため、画素部１に形成された水素化アモルファスシリコン薄膜からは水素が放出されないため、画素部１に形成された水素化アモルファスシリコン薄膜の未結合手は少なく抑えられるので、画素部１に形成された水素化アモルファスシリコン薄膜の膜質についても、優れた膜質が担保される。
なお、本実施例では、画素部１に形成された水素化アモルファスシリコン薄膜には、エネルギービームは照射しないが、脱水素アニール処理工程と、結晶化アニール処理工程とを、同じレーザーアニール処理装置によって同時に行うレーザーアニール処理工程の連続性が損なわれない範囲で、レーザーを照射する領域に画素部１を含めることもできる。
Claims (1)
- 画素部及び周辺の走査回路部からなるフレキシブル基板上に、
水素化アモルファスシリコン膜を堆積させて非晶質の半導体層を形成する工程と、
前記半導体層に対して、
画素部を除く周辺の走査回路部にのみ、
波長180～500nmのエネルギービームを、
300～2000mm/sの走査速度、6.5×105W/cm2～2.4×106W/cm2でのレーザー出力、連続発振（CW）モードで照射することにより、
画素部を除く周辺の走査回路部の半導体層のみを、同じレーザーアニール処理装置によって脱水素と結晶化を同時に行う工程と、
を含む、
ことを特徴とするフレキシブルパネルの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020030497A JP7438506B2 (ja) | 2020-02-26 | 2020-02-26 | フレキシブルディスプレイパネルの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020030497A JP7438506B2 (ja) | 2020-02-26 | 2020-02-26 | フレキシブルディスプレイパネルの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2021136299A JP2021136299A (ja) | 2021-09-13 |
| JP2021136299A5 JP2021136299A5 (ja) | 2022-11-30 |
| JP7438506B2 true JP7438506B2 (ja) | 2024-02-27 |
Family
ID=77661620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020030497A Active JP7438506B2 (ja) | 2020-02-26 | 2020-02-26 | フレキシブルディスプレイパネルの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7438506B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001078045A1 (en) | 2000-04-11 | 2001-10-18 | Sony Corporation | Production method for flat panel display |
| JP2006344844A (ja) | 2005-06-10 | 2006-12-21 | Sony Corp | レーザ処理装置 |
| JP2009218524A (ja) | 2008-03-13 | 2009-09-24 | Hitachi Displays Ltd | 平面表示装置の製造方法および平面表示装置 |
| JP2012074675A (ja) | 2010-08-31 | 2012-04-12 | Univ Of Ryukyus | 半導体装置の製造方法、半導体装置 |
-
2020
- 2020-02-26 JP JP2020030497A patent/JP7438506B2/ja active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001078045A1 (en) | 2000-04-11 | 2001-10-18 | Sony Corporation | Production method for flat panel display |
| JP2006344844A (ja) | 2005-06-10 | 2006-12-21 | Sony Corp | レーザ処理装置 |
| JP2009218524A (ja) | 2008-03-13 | 2009-09-24 | Hitachi Displays Ltd | 平面表示装置の製造方法および平面表示装置 |
| JP2012074675A (ja) | 2010-08-31 | 2012-04-12 | Univ Of Ryukyus | 半導体装置の製造方法、半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021136299A (ja) | 2021-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3562590B2 (ja) | 半導体装置作製方法 | |
| US7507645B2 (en) | Method of forming polycrystalline semiconductor layer and thin film transistor using the same | |
| US7790341B2 (en) | Laser mask and method of crystallization using the same | |
| WO2013061574A1 (ja) | 薄膜半導体装置 | |
| US20070176180A1 (en) | Polysilicon structure, thin film transistor panel using the same, and manufacturing method of the same | |
| JP2004214615A (ja) | 非晶質シリコン膜の結晶化方法及び非晶質シリコンの結晶化用マスク、並びにアレイ基板の製造方法 | |
| US20060003506A1 (en) | Crystallization method and apparatus thereof | |
| US20090315034A1 (en) | Thin Film Transistor (TFT), method of fabricating the TFT, and Organic Light Emitting Diode (OLED) display including the TFT | |
| JP5172079B2 (ja) | 画像表示装置の製造方法 | |
| JPH0659278A (ja) | 液晶表示装置及びその製造方法 | |
| US7541615B2 (en) | Display device including thin film transistors | |
| US6396560B1 (en) | Method of producing liquid crystal display panel | |
| KR100782769B1 (ko) | 정렬키, 정렬키 형성 방법 및 이를 이용한 레이저 결정화방법 | |
| JP4841740B2 (ja) | 半導体装置の作製方法 | |
| JP7438506B2 (ja) | フレキシブルディスプレイパネルの製造方法 | |
| JP4439794B2 (ja) | 半導体装置の作製方法 | |
| JP2001051301A (ja) | 液晶表示パネルの製造方法 | |
| JP4463374B2 (ja) | 半導体装置の作製方法 | |
| JP2762219B2 (ja) | 半導体装置およびその作製方法 | |
| JP3025814B2 (ja) | 半導体装置 | |
| KR100719919B1 (ko) | 다결정실리콘 박막트랜지스터 형성방법 | |
| JP3845566B2 (ja) | 薄膜半導体装置及びその製造方法並びに当該装置を備える電子デバイス | |
| JP3242884B2 (ja) | 半導体装置 | |
| JP3545289B2 (ja) | 半導体装置作製方法 | |
| JP3824898B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221115 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230929 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20231005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231120 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20240129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20240205 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7438506 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |