JP4463374B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4463374B2 JP4463374B2 JP2000087670A JP2000087670A JP4463374B2 JP 4463374 B2 JP4463374 B2 JP 4463374B2 JP 2000087670 A JP2000087670 A JP 2000087670A JP 2000087670 A JP2000087670 A JP 2000087670A JP 4463374 B2 JP4463374 B2 JP 4463374B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- forming
- film
- impurity
- impurity element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は結晶質半導体膜及びその作製方法に関し、特に薄膜トランジスタで構成された回路を有する半導体装置に好適に利用できる技術を提供する。例えば、液晶表示装置に代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
【従来の技術】
ガラスなどの透光性を有する絶縁基板上に非晶質半導体膜を形成し、レーザーアニール法や熱アニール法などで結晶化させた結晶質半導体膜を活性層とした薄膜トランジスタ（Thin Film Transistor:以下、ＴＦＴと記す）が開発されている。
【０００３】
結晶質半導体膜を得る手段の一つとして知られるレーザー結晶化法は、基板の温度をあまり上昇させず、非晶質半導体膜にのみ高いエネルギーを与えて結晶化させることができる結晶化技術として知られている。特に、紫外光で大出力が得られるエキシマレーザーはこの用途において適していると考えられている。エキシマレーザーを用いたレーザー結晶化法は、レーザービームを被照射面においてスポット状や線状となるように光学系で集光し、被照射面を走査すること（レーザー光の照射位置を被照射面に対して相対的に移動させる）により行う。例えば、線状レーザー光を照射する場合には、その長手方向と直角な方向だけの走査で被照射面全体を処理することが可能であり、大型基板にも適用できることから液晶表示装置の製造技術として主流となっている。
【０００４】
レーザー結晶化法は様々な半導体材料の結晶化に適用できる。しかし、ＴＦＴの活性層に典型的に用いられる材料は結晶質シリコン膜であり、その材料を用いて高い電界効果移動度を実現してきた。その技術は一枚のガラス基板上に画素部の画素ＴＦＴと、画素部の周辺に設ける駆動回路のＴＦＴを一体形成したモノシリック型の液晶表示装置を可能とした。
【０００５】
しかしながら、レーザーアニール法で作製される結晶質シリコン膜は複数の結晶粒が集合したものであり、その結晶粒の位置と大きさはランダムに形成されてしまう。結晶粒の位置や大きさを指定して形成することはできず、その大きさは数十〜数百nm程度であった。結晶粒の界面（結晶粒界）には、非晶質構造や結晶欠陥などに起因する再結合中心や捕獲中心や結晶粒界におけるポテンシャル準位の影響により、キャリアの電流輸送特性が低下する原因があった。
【０００６】
ＴＦＴの特性を制限する要因として、チャネル形成領域に存在する結晶粒界の影響がある。そのため結晶質シリコン膜を活性層とするＴＦＴは、単結晶シリコン基板に作製されるＭＯＳトランジスタと同等な特性を得ることは不可能であった。
【０００７】
このような問題点を解決する方法として、結晶粒を大きくすると共に、その位置を制御して、チャネル形成領域から結晶粒界をなくすことは有効な手段として考えられる。例えば、「"Location Control of Large Grain Following Excimer-Laser Melting of Si Thin-Films", R.Ishihara and A.Burtsev, Japanese Journal of Applied Physics vol.37, No.3B, pp1071-1075,1988」には、シリコン膜の温度分布を３次元的に制御して結晶の位置制御と大粒径化を実現する方法が開示されている。その方法によれば、ガラス基板上に高融点金属を成膜して、その上に部分的に膜厚の異なる酸化シリコン膜を形成し、その表面に非晶質シリコン膜を形成した基板の両面からエキシマレーザー光を照射することにより結晶粒径を数μｍに大きくできることが報告されている。
【０００８】
【発明が解決しようとする課題】
結晶粒を大きくすることは、換言すれば、結晶成長距離を長くすることであり、成長時間と成長速度の積に比例するものと考えられる。成長時間を長くするためにはレーザー光から得られたエネルギーが流出する速度を低減する必要がある。
【０００９】
ガラスなどの基板上にレーザー結晶化法で結晶質半導体膜を作製する場合には、基板との間に酸化シリコン膜などを介在させている。結晶質半導体膜の結晶化に有効なエキシマレーザーはパルス発振するものであり、その実用的な発振周波数が数十〜数百Hzであるのに対し、パルス幅は数十ナノ秒である。酸化シリコン膜上に非晶質半導体膜を堆積してからレーザー結晶化を行うと、パルスレーザー光の照射により蓄積される熱エネルギーは基板側へと流出してしまう。Ｓｉ−Ｏ結合がランダムにネットワーク結合している酸化シリコン膜はその熱エネルギーの流出を容易なものとしている。
【００１０】
本発明はこのような問題点を解決するための技術であり、レーザー結晶化法で作製される結晶質半導体膜の結晶粒の大粒径化を実現することを目的とする。その結晶質半導体膜でＴＦＴを作製して、ＭＯＳトランジスタに匹敵する信頼性を得ることを目的とする。さらに、そのようなＴＦＴを透過型の液晶表示装置やＥＬ表示装置などのさまざまな半導体装置に適用できる技術を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、レーザー結晶化法で作製される結晶質半導体膜の結晶粒の大粒径化を実現するために、半導体膜と基板との間に断熱層を形成して熱の流出速度を低下させ、レーザー光の照射によって加熱された半導体膜の冷却過程を緩やかなものとする。結晶成長距離は成長時間と成長速度の積に比例するので、冷却速度が緩やかとなり成長時間が長くなることにより大粒径化を実現することができる。
【００１２】
断熱層はエチル（Ｃ2Ｈ5）基、プロピル（Ｃ3Ｈ8）基、ブチル（Ｃ4Ｈ10）基、ビニル（Ｃ2Ｈ2）基、フェニル（Ｃ6Ｈ5）基、ＣＦ3基のいずれかを含有する酸化シリコン（有機含有酸化シリコン）で形成する。これらのうちいずれかの有機結合を有する酸化シリコンは、シリコンと有機体との結合はネットワーク結合に関与しないので熱の伝搬速度が低下し、断熱層として有効に作用する。断熱層の他の形態として多孔質シリコンを用いることも有効である。多孔質シリコンは空孔のために熱の伝搬速度が低下し断熱層として利用できる。
【００１３】
このように、断熱層を半導体膜と基板との間に介在させてレーザー結晶化法により作製される結晶質半導体膜は、さまざまの半導体装置に適用できる。特に、ＴＦＴの活性層を形成するのに適している。
【００１４】
結晶の大粒径化はＴＦＴの電界効果移動度などの諸特性を向上させることを可能とする。その中で、信頼性の確保を目的として適した半導体装置の形態は、基板上に第１のｎチャネル型ＴＦＴと第２のｎチャネル型ＴＦＴが形成された半導体装置において、第１のｎチャネル型ＴＦＴは、第１の半導体膜と第１のゲート電極とを有し、第１のゲート電極と重なり一導電型の不純物元素が添加された第１の不純物領域と、その外側に設けられ、第１の不純物領域に接する一導電型の不純物元素が添加された第２の不純物領域とを有し、一方、第２のｎチャネル型ＴＦＴは、第２の半導体膜と第２のゲート電極を有し、第２のゲート電極と重なり一導電型の不純物元素が添加された第３の不純物領域を有し、第１のゲート電極及び第２のゲート電極は、第１の導電膜と、前記第１の導電膜の内側に形成された第２の導電膜とから形成されていることが望ましい。
【００１５】
上記ＴＦＴの構成において、一導電型の不純物元素が添加された第１の不純物領域の該不純物元素の濃度は２×１０16〜１×１０18/cm3であり、一導電型の不純物元素が添加された第２の不純物領域の該不純物元素の濃度は１×１０17〜５×１０18/cm3であり、一導電型の不純物元素が添加された第３の不純物領域の該不純物元素の濃度は５×１０17〜５×１０19/cm3であり、かつ、一導電型の不純物元素が添加された第２の不純物領域の該不純物元素の濃度は、一導電型の不純物元素が添加された第１の不純物領域の該不純物元素の濃度よりも高く、かつ、前記一導電型の不純物元素が添加された第３の不純物領域の該不純物元素の濃度よりも低い関係を満たすことが望ましい。
【００１６】
また、上記ＴＦＴの作製方法は、基板上に第１のｎチャネル型ＴＦＴと第２のｎチャネル型ＴＦＴとを形成する半導体装置の作製方法において、基板上に断熱層を形成する第１の工程と、断熱層上に第１の絶縁層を形成する第２の工程と、第１の絶縁層上に非晶質構造を有する半導体膜を形成する第３の工程と、非晶質構造を有する半導体膜にレーザー光を照射して結晶構造を有する半導体膜を形成する第４の工程と、結晶構造を有する半導体膜から、島状に分離した第１の半導体膜と第２の半導体膜とを形成する第５の工程と、第１の半導体膜と第２の半導体膜の上方に第１の導電層と第２の導電層とを重ねて形成する第６の工程と、第１の導電層と第２の導電層とをエッチングして、端部にテーパー部を有する複数の第１の形状の導電層を形成する第７の工程と、複数の第１の形状の導電層を異方性エッチングして、第１の導電層の内側に第２の導電層が設けられた複数の第２の形状の導電層を形成する第８の工程と、第１の半導体膜に、一導電型の不純物元素を添加して、第２の形状の導電層と重なる第１の不純物領域と、第２の形状の導電層と重ならない第２の不純物領域を形成する第９の工程と、第２の半導体膜に、一導電型の不純物元素を添加して、第２の形状の導電層と重なる第３の不純物領域を形成する第１０の工程とを有することを特徴としている。
【００１７】
【発明の実施の形態】
[実施形態１]
レーザー結晶化法による結晶質シリコン膜の結晶粒径が小さい原因は、溶融後のシリコン層の冷却速度が速く、そのために核発生密度が大きくなり、１つの結晶核からの十分な結晶成長が阻害されているためであると考えられる。そこで、溶融状態から固相状態へ変化する際に、シリコン層から下層部の酸化シリコン層および基板への熱拡散を抑え、溶融後のシリコン層の冷却速度を小さくすれば、粒径の大きな結晶の形成が可能であると考えられる。
【００１８】
図１は熱拡散を抑制することが可能な構成を示し、本発明のレーザー結晶化法の概念を説明する図である。基板１０１上には第１の絶縁膜１０２、断熱層１０３、第２の絶縁膜１０４、非晶質半導体膜１０５が形成される。第１及び第２の絶縁膜はシリコンの酸化物、窒化物、またはそれらの混合物で形成する。好適には酸化シリコン、窒化シリコン、酸化窒化シリコンから選ばれる材料を選択する。断熱層はエチル（Ｃ2Ｈ5）基、プロピル（Ｃ3Ｈ8）基、ブチル（Ｃ4Ｈ10）基、ビニル（Ｃ2Ｈ2）基、フェニル（Ｃ6Ｈ5）基、ＣＦ3基のいずれかを含有する酸化シリコン膜で形成する。例えば、エチル基を含む酸化シリコン膜は、エチル基がシリコンのみと結合するので、シリコンのネットワーク結合密度が低下し、熱拡散の速度を低下するものと考えられる。その他に、多孔質シリコン膜で形成しても良い。多孔質シリコン膜は空孔が多数あるために熱拡散の速度が低下する。
【００１９】
非晶質半導体膜の材料は、非晶質シリコン、非晶質シリコン・ゲルマニウム、非晶質シリコン・カーバイトなどであり、プラズマＣＶＤ法などの気相成長法やスパッタ法などで形成する。
【００２０】
レーザー結晶化法では、照射するレーザー光（またはレーザービーム）の条件を最適なものとすることにより半導体膜を加熱して溶融させ、結晶核の発生密度とその結晶核からの結晶成長を制御している。適用し得るレーザー光の照射条件は、レーザーエネルギー密度、照射パルス数、パルス幅（照射時間）、繰り返し周波数（冷却時間）、基板加熱温度などである。しかし、基板加熱温度は５００℃以下の温度において、結晶の大粒径化にあまり寄与しないので積極的に利用されていない。
【００２１】
図２は非晶質半導体膜１１１が形成された基板１１０に線状レーザー光１１３が照射される様子を示している。線状レーザー光は、通常膜が形成された
面から照射するが、反対の基板側から照射することもできる。レーザー光はシリンドリカルレンズ１１２によって線状に集光するが、そのためには複数のシリンドリカルレンズを組み合わせる必要がある（図２では省略している）。照射する線状レーザー光の強度分布は、長手方向（ｙ方向）と幅方向（ｘ方向）で均一なものとする。
【００２２】
図３はレーザー結晶化法で用いるレーザー照射装置の構成の一例を示す図である。レーザー発振器３０１にはエキシマレーザーやＹＡＧレーザーなどが適用される。ＡｒＦ、ＫｒＦ、ＸｅＣｌなどを用いるエキシマレーザーはいずれも波長４００nm以下であり、エネルギー密度の高いレーザー光を得ることができる。ダイオード励起のＹＡＧレーザーも、高エネルギー密度のレーザー光を高い発振周波数で得られる特徴があり、レーザー結晶化法に採用するのに適している。但し、この場合には第２高調波（５３２nm）から第３高調波（３５５nm）を用いる。また、ＹＡＧレーザーの類型として、ＹＬＦレーザー、ＹＶＯ4レーザーを用いることもできる。
【００２３】
レーザー光発生装置３０１から照射されるレーザー光はビームエキスパンダー３０２、３０３によりレーザービームを一方向に広げられ、ミラー３０４によって反射する。そして、シリンドリカルレンズアレイ３０５で分割され、シリンドリカルレンズ３０６、３０７によって、線幅１００〜１０００μｍの線状ビームにして、試料面に線状の照射領域３１０を形成するように照射する。基板３０８はＸ方向、Ｙ方向、θ方向に動作可能なステージ３０９上に保持されている。そして、照射領域３１０に対し、ステージ３０９が動くことにより、基板３０８の全面に渡ってレーザー光を照射することができる。このとき、基板３０８は大気雰囲気中に保持しても良いし、減圧下または不活性ガス雰囲気中に保持して結晶化を行っても良い。
【００２４】
次に、図３のような構成のレーザー装置において、基板３０８を取り扱う装置の一例を図１５を用いて説明する。ステージ４１２に保持された基板４１３は、処理室（Ａ）４１８に設置され、図３で示したレーザー発振器４１１を発振源とする線状のレーザー光が照射される。反応室内は図示されていない排気系またはガス系により減圧状態または不活性ガス雰囲気とすることができ、半導体膜を汚染させることなく１００〜４５０℃まで加熱することができる加熱手段がステージ４２５には設けられている。尚、ステージ４２５は図４で示すステージ４１２に対応するものである。
【００２５】
また、ステージ４２５はガイドレール４２１に沿って反応室内を移動することができ、基板の全面に線状のレーザー光を照射することができる。レーザー光は基板４２６の上面に設けられた図示されていない石英製の窓から入射する。また、図１５ではこの反応室４１８が仕切弁４２４を介してトランスファー室４１５と接続されている。トランスファー室４１５にはその他に仕切弁４２２を介してロード・アンロード室４１７、仕切弁４２３を介して被膜を形成する処理室（Ｂ）４１６が接続している。
【００２６】
ロード・アンロード室４１７には複数の基板を保持することが可能なカセット４１９が設置され、トランスファー室４１５に設けられた搬送手段４２０により基板を搬送する構成となっている。基板４２７'は搬送中の基板を表す。処理室（Ｂ）４１６はプラズマＣＶＤ法やスパッタ法などで半導体膜を形成するためのもので、基板加熱手段４２８、グロー放電発生手段４２９の他に図示していないガス供給手段が設けられている。
【００２７】
図１５では図示していないが、排気手段とガス供給手段をトランスファー室４１５、処理室（Ａ）４１５、処理室（Ｂ）４１６、ロード・アンロード室４１７に設けた構成とすることにより、半導体膜の形成とレーザー光を用いた半導体膜の熱処理とを減圧下または不活性ガス雰囲気中で連続して処理することができる。
【００２８】
エキシマレーザーのパルス幅は数nsec〜数十nsec、例えば３０nsecであるので、パルス発振周波数を３０Ｈｚとして照射すると、半導体膜はパルスレーザー光により瞬時に加熱され、その加熱時間よりも遥かに長い時間冷却されることになる。それより高い発振周波数のＹＡＧレーザーを用いたとしても、その関係に変わりはない。レーザー光の照射が終わった直後から始まる冷却過程では、基板側と気相中に熱が拡散するが、媒質の違いにより拡散速度は前者の方が支配的要因となる。
【００２９】
結晶化の過程を図１を用いて説明すると、非晶質半導体膜１０５はパルス発振するレーザー光１０６の照射により加熱され一旦溶融状態となる。レーザー光１０６が遮断された直後から冷却過程が始まり、固相状態へと相変化するが、基板側への熱拡散は断熱層１０３により抑制される。即ち、断熱層１０３が無い場合と比べ冷却速度は相対的に遅くなる。
【００３０】
結晶核は溶融状態から固相状態へ移る冷却過程で生成形成されるものと推定されている。その核発生密度は、溶融状態の温度と冷却速度とに相関があり、高温から急冷されると核発生密度が高くなる傾向が経験的知見として得られている。結晶核は半導体膜と下地との界面付近に生成される。図１の場合、レーザー光の照射条件と断熱層１０３の厚さを最適なものとすることにより、溶融状態の温度とその冷却速度を制御することが可能となり、結晶核１０７の発生数を抑え、大粒径の結晶を成長させることができる。
【００３１】
こうした意味から、断熱層の熱伝導率は１．０W/m・K以下、好ましくは０．３W/m・K以下であることが望ましい。この断熱層の熱伝導率は、基板（石英基板の場合１．４W/m・K）や、酸化シリコン（１〜２W/m・K）と比べて非常に低いため、十分に半導体膜から基板への熱拡散が抑えられる。
【００３２】
このようなメカニズムにより、レーザー結晶化法で作製される結晶質半導体膜の結晶粒の大粒径化が達成される。基板上に断熱層を介して作製される結晶質半導体膜は、ＴＦＴの活性層などに利用することができる。
【００３３】
[実施形態２]
本発明のレーザー結晶化法による結晶質半導体膜の作製方法の一例を図４を用いて説明する。図４（Ａ）において、基板２０１にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどの無アルカリガラス基板や石英基板等を用いることができる。その他に、ポリカーボネート（ＰＣ）、ポリアリレート（ＰＡｒ）、ポリエーテルサルフォン（ＰＥＳ）、ポリエーテルテレフタレート（ＰＥＴ）などの有機樹脂フィルムを用いることもできる。
【００３４】
そして、基板１０１のＴＦＴを形成する表面に基板１０１からの不純物汚染を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る第１の絶縁膜２０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を１０〜２００nm（好ましくは５０〜１００nm）の厚さに積層形成する。
【００３５】
次に、断熱層２０３をエチル（Ｃ2Ｈ5）基、プロピル（Ｃ3Ｈ8）基、ブチル（Ｃ4Ｈ10）基、ビニル（Ｃ2Ｈ2）基、フェニル（Ｃ6Ｈ5）基、ＣＦ3基のいずれかを含有する酸化シリコン膜で形成する。作製方法は原料とする有機材料にも依存するが、気相法または液相法を用いる。断熱層の膜厚は、１００nm〜１０００nm（好ましくは、２００〜５００nm）とすることが望ましい。この膜厚を最適化することにより、レーザー結晶化工程における冷却速度を制御する。１００nmより薄い場合には十分な断熱効果を得ることができない。また、１０００nmよりも厚いと、この上層に形成する半導体膜にクラック（亀裂）などがはいるので好ましくない。第２の絶縁層２０４は第１の絶縁層２０２と同様にして、１０〜１００nmの厚さで形成する。
【００３６】
図４（Ｂ）に示すように、第２の絶縁膜２０４上には非晶質半導体膜２０５を１０〜１００nmの厚さで形成する。非晶質半導体膜には、代表的には非晶質シリコン膜を用いるが、その他に、非晶質シリコン・ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。この非晶質半導体膜の成膜方法は、プラズマＣＶＤ法やスパッタ法等の公知の方法を用いればよい。
【００３７】
レーザー結晶の条件は実施者が適宣選択するものであるが、例えば、エキシマレーザーのパルス発振周波数５０Hzとし、レーザーエネルギー密度を２００〜４００mJ/cm2(代表的には２５０〜３５０mJ/cm2)とする。そして光学系で集光した線状レーザー光を基板全面に渡って照射する。この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９９％（好ましくは、９５〜９９％）として行う。このようにして図４（Ｃ）に示すように結晶質半導体膜２０７を得ることができる。
【００３８】
[実施形態３]
実施形態２で図４（Ａ）に示す断熱層２０３として、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho Silicate：Si(OC2H5)4）を用いて作製する有機含有酸化シリコン膜を適用することができる。その作製方法の一例は、ＴＥＯＳとＯ2とを混合し、反応圧力2０〜１００Pa、基板温度２００〜３５０℃として、高周波（１３．５６MHz）電力密度０．１〜０．５W/cm2でグロー放電を形成する。最適な作製条件は実際に使用する装置の特性にも依存するが、基板温度と電力密度を低下させて未分解のＣxＨy結合を残留させることにより有機含有酸化シリコン膜を形成することができる。
【００３９】
その他に、フェニル基含有の酸化シリコン膜は、フェニルトリクロロシラン（PhSiCl3）と水（H2O）の混合気体を６０〜１００℃に加熱した基板上に直接形成して得ることができる。また、ＣＦ3基を含有する酸化シリコン膜は、ＣＦ3Si(ＣＨ3)3とオゾン（Ｏ3）の混合気体を３００〜４００℃に加熱した基板上に堆積させることができる。
[実施形態４]
実施形態２で断熱層２０３とする有機含有酸化シリコン膜を、液相法で作製する一例を図５に示す。原料５０５が入った容器５０１と、溶液５０６の入った反応槽５０２をノズル５０４で連結する。溶液５０６中に基板５０８を含浸させておく。窒素をキャリアガスとしてマスフローコントローラ５０３で流量を制御し、原料をバブリングして原料５０５を溶液５０６の入った反応槽５０２に供給し、原料と溶液を反応させて基板上に有機含有酸化シリコン膜を形成する。反応は溶液５０６中のスターラーにより撹拌しながら行う。温度は室温で行えば良い。
【００４０】
原料は、エチルトリエトキシラン（CH3CH2Si(OC2H5)3）、ｎ−プロピルトリエトキシラン（CH3(CH2)2Si(OC2H5)3）、ｎ−ブチルトリエトキシラン（CH3(CH2)3Si(OC2H5)3）、ビニルトリエトキシラン（CH2CHSi(OC2H5)3）から選ばれる有機化合物の水溶液を用いる。
【００４１】
溶液５０６はギ酸（HCOOH）とアンモニア（NH4OH）を所定の濃度に調整した水溶液である。混合比は適宣調整されるものであるが、その一例は、溶液量４００mlに対し、ギ酸１．５mol/l、アンモニア１．０mol/lを混合したものである。このような液相法の長所は、低温で堆積可能であり分子構造を壊さずに皮膜を形成できる点にある。しかしながら、堆積速度は遅く、4nm／時間である。
【００４２】
[実施形態５]
断熱層は有機含有酸化シリコンで形成する他に、多孔質シリコンで形成することもできる。その場合の作製例を図１１を用いて説明する。図１１（Ａ）において基板２１はシリコン基板を用いる。このシリコン基板はＣＺシリコン、ＦＺシリコンなどの半導体級に限定されず、太陽電池級（ＳＯＧグレード）のシリコン基板を用いても良い。また、ガラス基板や石英基板上にシリコン膜を形成したもので代用することも可能である。
【００４３】
多孔質シリコン層はシリコン基板を陽極化成することによって容易に作製することができる。陽極化成液はフッ酸（ＨＦ）とエタノールを１対１の割合で混合したものを用い、電流密度は１〜２００mA/cm2として行う。多孔質シリコン層は１〜５μmで形成する。こうして基板２１０に多孔質シリコン層から成る断熱層２１２を形成する。
【００４４】
多孔質シリコンで形成した断熱層２１２の表面には約１０11個／cm2の空孔があるので、この上にシリコン層２１３を形成して平坦化する。シリコン層２１３はＣＶＤ法で作製する。最初に９００〜１０４０℃で水素中熱処理を行い、続いて１０〜２００nmのシリコン膜を堆積する。水素中熱処理により空孔がなくなり、シリコン層がエピタキシャル成長することにより表面を平坦化することができる。さらに、絶縁層２１４を形成するが、これは熱ＣＶＤ法やプラズマＣＶＤ法で酸化シリコン膜を堆積しても良いし、シリコン層２１３を熱酸化して形成しても良い。厚さは１０〜１００nmとする。
【００４５】
そして、して絶縁層２１４上に実施形態２と同様に非晶質半導体膜２１５を１０〜１００nmの厚さで形成する。そして、レーザー光２１６を照射して非晶質半導体膜２１５の結晶化を行う（図１１（Ｂ））。このようにして図１１（Ｃ）に示すように結晶質半導体膜２１７を得ることができる。
【００４６】
【実施例】
[実施例１]
本発明のレーザー結晶化法を用いて作製される結晶化半導体膜から表示装置を作製する実施例を説明する。ここでは、画素領域の画素ＴＦＴ及び保持容量と、画素領域の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について図面を参酌しながら説明する。
【００４７】
図６（Ａ）において、基板６０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板の他に、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的異方性を有しないプラスチック基板を用いることができる。ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。そして、基板１０１のＴＦＴを形成する表面に基板６０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る第１の絶縁膜６０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を１０〜１００nmの厚さに形成し、第１の絶縁膜６０２とする。
【００４８】
酸化窒化シリコン膜は平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコン膜は、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとする。
【００４９】
断熱層６０３は有機含有酸化シリコン膜で１００nm〜１０００nm（好ましくは、２００〜５００nm）の厚さに形成する。有機含有酸化シリコン膜は実施形態２または３に示す方法で形成すれば良い。或いは、実施形態５で示す多孔質シリコン層を用いても良い。そして、第２の絶縁層６０４は第１の絶縁層６０２と同様にして、酸化シリコン膜または酸化窒化シリコン膜で１０〜１００nmの厚さで形成する。
【００５０】
次に、１０〜１００nm（好ましくは３０〜６０nm）の厚さで非晶質構造を有する半導体膜６０５を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。代表的には、プラズマＣＶＤ法で非晶質シリコン膜を５５nmの厚さに形成する。また、第２の絶縁膜６０４と非晶質シリコン膜６０５とを連続形成することも可能である。例えば、前述のように酸化窒化シリコン膜を成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれば、大気雰囲気に晒すことなく連続して形成できる。その結果、この界面での汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００５１】
図６（Ｂ）で示す結晶化の工程はレーザー結晶化法で行う。パルス発振型のエキシマレーザーに代表されるガスレーザーや、ＹＡＧレーザー、ＹＶＯ4レーザーに代表される固体レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状または長方形状または矩形状に集光し半導体膜に照射する方法を用いると良い。非晶質半導体膜に対するレーザーの照射条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。
【００５２】
このレーザー結晶化法により作製される結晶質半導体膜６０７は複数の結晶粒が集合した多結晶構造を有する。しかし、断熱層６０３を設けたことの効果により、結晶粒のそれぞれは大粒径化が図られている。そのメカニズムは実施形態１を参照すれば良い。いずれにしても、パルスレーザー光の照射による半導体膜の溶融と冷却の過渡的な過程において、断熱層６０３を設けることにより冷却過程を緩やかなものとすることにより、粒径の大きな結晶質シリコン膜を得ることができる。
【００５３】
そして、図６（Ｃ）に示すように光露光プロセスによりレジストパターンを形成し、ドライエッチングによって結晶質半導体膜６０７を島状に分割し、島状の半導体膜６０８〜６１１を形成する。ドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。ゲート絶縁膜６１２はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜２００nmとしてシリコンを含む絶縁膜で形成する。プラズマＣＶＤ法でＳｉＨ4とＮ2Ｏの混合ガスから作製される酸化窒化シリコン膜はゲート絶縁膜として適した材料であり、８０nmの厚さに形成しゲート絶縁膜とする。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００５４】
そして、ゲート絶縁膜６１２上にゲート電極を形成するための第１の導電膜６１３と第２の導電膜６１４とを形成する。本実施例で示すＴＦＴのゲート電極は２層構造で形成し、第１の導電膜６１３を窒化タンタル（本明細書ではＴａＮと表記する）膜で５０〜１００nmの厚さに形成し、第２の導電膜６１４をタングステン（Ｗ）膜で１００〜３００nmの厚さに形成する。
【００５５】
ＴａＮ膜は、後の工程で熱処理を行うことを念頭におくと、熱安定性の高い優れた材料である。Ｗ膜はＷをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要がある。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。Ｗのターゲットには純度９９．９９９９％のものを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００５６】
次に図７（Ａ）に示すように、レジストによるマスク６１５を形成し第１のエッチング処理を行う。エッチング方法に限定はないが、好適にはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング装置を用いる。エッチング用ガスにはＣＦ4とＣｌ2を用い、０．５〜２Pa、好ましくは１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）にも１００WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧が印加された状態で行う。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度の速度でエッチングすることがでできる。
【００５７】
第１のエッチング処理では、第１の導電層及び第２の導電層の端部がテーパー形状となるように加工する。テーパー部の角度は１５〜４５°とする。しかし、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させるオーバーエッチング処理をすると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層６１６〜６２０（第１の導電層６１６ａ〜６２０ａと第２の導電層６１６ｂ〜６２０ｂ）を形成する。
【００５８】
次に図７（Ｂ）に示すように第２のエッチング処理を行う。ＩＣＰエッチング装置を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Paの圧力でコイル型の電極に５００ＷのＲＦ電力(13.56MHz)を供給してプラズマを生成する。基板側（試料ステージ）には５０WのＲＦ（13.56MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧となるようにする。このような条件によりＷ膜を異方性エッチングし、かつ、それより遅いエッチング速度でＴａＮ膜を異方性エッチングして第２の形状の導電層６２１〜６２５（第１の導電層６２１a〜６２５aと第２の導電層６２１ｂ〜６２５ｂ）を形成する。６２６はゲート絶縁膜であり、第２の形状の導電層６２１〜６２５で覆われない領域は、第１のエッチング処理と第２のエッチング処理により４０〜８０nm程度エッチングされ薄くなった領域が形成される。
【００５９】
ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの不純物領域の形成は、第２の形状の導電層を利用して自己整合的に形成する。ｎチャネル型ＴＦＴには濃度の異なる２種類の不純物領域を形成する。図７（Ｃ）は第１のドーピング処理（高加速電圧低ドーズ量の条件）でｎ型を付与する不純物元素を添加して、第１の導電層６２１ａ〜６２５ａと重なる第１の不純物領域６２７〜６３０を形成する工程を示す。この場合、第１の不純物領域６２７〜６３０の外側には第２の不純物領域６３１〜６３４が形成される。ドーピング処理の方法は、イオンドープ法やイオン注入法などにより行う。ｎ型を付与する不純物元素は、周期律表第１５族の元素であり、代表的にはリン（Ｐ）または砒素（Ａｓ）を用いる。添加される不純物元素の濃度は第１の不純物領域において２×１０16〜１×１０18/cm3となるようにする。また、第２の不純物領域においては、１×１０17〜５×１０18/cm3となるようにする。
【００６０】
次に、図８（Ａ）に示すようにレジストによるマスク６３５を形成する。このマスクは画素ＴＦＴと駆動回路の内サンプリング回路のｎチャネル型ＴＦＴのソース及びドレイン領域を確定するために形成する。第２のドーピング処理は駆動回路のｎチャネル型ＴＦＴに第３の不純物領域６３６を形成するために行う。第３の不純物領域６３６に添加されるｎ型を付与する不純物元素の濃度は５×１０17〜５×１０19/cm3となるようにする。さらに、第３のドーピング処理を行い、ｎ型を付与する不純物元素が１×１０20〜１×１０21/cm3濃度で添加される第４の不純物領域６３７〜６３９を形成する。
【００６１】
ｐチャネル型ＴＦＴに対するの不純物領域の形成は、図８（Ｂ）で示す様に、レジストのマスク６４０をｎチャネル型ＴＦＴが形成される領域を保護するように形成し、第４のドーピング処理によりｐ型を付与する不純物元素が添加された第５の不純物領域６４１、６４２を形成する。ｐ型を付与する不純物元素は、周期律表第１３族の元素であり、代表的にはボロン（Ｂ）を用いる。
【００６２】
図８（Ｃ）に示すように、ゲート電極およびゲート絶縁膜上から第１の層間絶縁膜４６３を形成する。第１の層間絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１の層間絶縁膜６４３は無機絶縁物材料から形成し、膜中に５〜３０原子％、好ましくは１５〜２５原子％の水素が含有させておくと良い。第１の層間絶縁膜６４３の膜厚は１００〜２００ｎｍとする。酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、ＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成する。酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００６３】
その後、それぞれの濃度で添加したｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いて加熱処理を行っても良いし、レーザーアニール法で行っても良い。加熱処理で行う場合には酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で４００〜７００℃、代表的には４００〜５５０℃で行うものであり、本実施例では５００℃で１時間の加熱処理を行う。この加熱処理により、第１の層間絶縁膜６４３が含有する水素が半導体膜中に拡散し、同時に水素化を行うこともできる。また、基板６０１に耐熱温度が低いプラスチック基板を用いる場合には、レーザーアニール法を適用することが好ましい。
【００６４】
また、加熱処理を行った後で、３〜１００％の水素を含む雰囲気中において３００〜４５０℃で１〜１２時間の熱処理を行って、半導体膜を水素化しても良い。いずれにしても、水素化の目的は半導体膜にある１０16〜１０18/cm3のダングリングボンドを水素で補償してその密度を低減させることにある。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００６５】
第２の層間絶縁膜６４４は、有機絶縁物材料を用い１．０〜２．０μｍの平均厚で形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンを用い３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃６０秒の予備加熱を行い、さらにクリーンオーブンを用い２５０℃で６０分焼成して形成することができる。
【００６６】
このように、層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減することができる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、保護絶縁膜１４６として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いる必要がある。
【００６７】
その後、光露光プロセスにより所定のパターンのレジストマスクを形成し、それぞれの半導体膜に形成されるソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜６４４をエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１の層間絶縁膜６４３をエッチングする。さらに、島状半導体膜との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えてゲート絶縁膜をエッチングすることにより、良好にコンタクトホールを形成することができる。
【００６８】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、光露光プロセスにより所定のパターンのレジストマスクを形成し、エッチングによってソース配線及びドレイン配線６４５〜６５１を形成する。同時に形成される６５２は画素電極として機能するものである。図示していないが、本実施例ではこの電極を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体膜のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成して配線とする。
【００６９】
この状態で３００〜４５０℃で１〜１２時間の加熱処理（シンタリング）を行うと良好なオーミック接触を得ることができる。この加熱処理を水素雰囲気中で行えば、水素化処理を兼ねることもできる（図８（Ｃ））。
【００７０】
こうして、基板上に断熱層を設けて行うレーザー結晶化法により作製される結晶質半導体膜を用い、６枚のフォトマスクにより、駆動回路のＴＦＴと画素領域の画素ＴＦＴとを一体形成した基板を完成させることができる。駆動回路６６０には第１のｐチャネル型ＴＦＴ６５３、第１のｎチャネル型ＴＦＴ６５４、第２のｎチャネル型ＴＦＴ６５７、画素領域６６１には画素ＴＦＴ６５８、保持容量６５９が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００７１】
駆動回路６６０の第１のｐチャネル型ＴＦＴ６５３には、チャネル形成領域６６２、第５の不純物領域から成るソースまたはドレイン領域６６３、６６４を有したシングルドレインの構造で形成されている。しかし、ソースまたはドレイン領域６６３は第１の導電層６２１ａと重なるように形成されている。
【００７２】
第１のｎチャネル型ＴＦＴ６５４はチャネル形成領域６６５、ゲート電極である第２の導電層６２２ａと重なる第３の不純物領域６６６、ゲート電極の外側に形成される第４の不純物領域６６７を有している。第３の不純物領域６６６はＬＤＤ（Lightly Doped Drain）領域であり、第４の不純物領域６６７はソース領域またはドレイン領域として機能する領域である。特に、第３の不純物領域６６６はゲート電極とオーバーラップするＬＤＤ領域（このようなＬＤＤ領域をＬovと表記する）であり、ＧＯＬＤ（Gate Overlapped Drain）構造とも呼ばれている。これによりホットキャリア効果によるＴＦＴの劣化を防止することができ、１０Ｖ以上の高い電圧を印加してもきわめて安定した動作を得ることができる。
【００７３】
また、第２のｎチャネル型ＴＦＴ６５７はチャネル形成領域６６８、ゲート電極である第２の導電層６２３ａと重なる第１の不純物領域６６９、ゲート電極の外側に形成される第２の不純物領域６７０、第４の不純物領域６７１を有している。第１の不純物領域６６９はＬovであり、ホットキャリア効果によるＴＦＴの劣化を防止する。第２の不純物領域６７０はゲート電極とオーバーラップしないＬＤＤ領域（このようなＬＤＤ領域をＬoffと表記する）であり、オフ電流を低減する効果がある。
【００７４】
画素ＴＦＴ６５８には、チャネル形成領域６７２、第１の不純物領域６７３、第２の不純物領域６７４、第４の不純物領域６７５を有している。図８（Ｃ）では画素ＴＦＴ６５８をダブルゲート構造で示したが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。さらに、容量配線６２５と、ゲート絶縁膜と同じ材料から成る絶縁膜と、半導体膜６７８、６７９（６７９にはｎ型を付与する不純物元素が添加されている）とから保持容量６５９が形成されている。
【００７５】
第１の不純物領域から第４の不純物領域にはｎ型を付与する不純物元素が添加されている。第１の不純物領域には２×１０16〜１×１０18/cm3、第２の不純物領域には１×１０17〜５×１０18/cm3、第３の不純物領域には５×１０17〜５×１０19/cm3、第４の不純物領域には１×１０20〜１×１０21/cm3の濃度で不純物元素を添加する。第５の不純物領域はｐ型を付与する不純物元素が添加され、第４の不純物領域よりも１．５〜３倍の濃度で不純物元素を添加しておく。
【００７６】
第１の不純物領域と第３の不純物領域はＬovであり、チャネル長方向の長さを０．５〜３μm、好ましくは０．５〜１．５μmで形成する。この２つの不純物領域において添加する不純物元素の濃度に違いを持たせる理由は、前者はオフ電流の低減を考慮して可能な限り低濃度で形成するのに対し、後者は電流駆動能力を高めるためにオン電流を重視していることに由来している。第２の不純物領域はＬoffであり、チャネル長方向の長さを０．５〜３μm、好ましくは１．０〜１．５μmで形成する。
【００７７】
第１のｐチャネル型ＴＦＴ６５３及び第１のｎチャネル型ＴＦＴ６５４はシフトレジスタ回路やバッファ回路などを形成する。第２のｎチャネル型ＴＦＴ６５７はサンプリング回路に適用する。このように、アクティブマトリクス基板上に形成される各回路が要求する仕様に応じてＴＦＴの構造を最適化しその動作性能と信頼性を向上させることが可能となる。
【００７８】
図９は画素部のほぼ一画素分を示す上面図である。図中に示すＡ−Ａ'断面が図８（Ｃ）に示す画素部の断面図に対応している。画素ＴＦＴ６５８のゲート電極６２４は、図示されていないゲート絶縁膜を介してその下の島状半導体膜６１１と交差している。図示はしていないが、島状半導体膜６１１には、ソース領域、ドレイン領域、ＬＤＤ領域が形成されている。また、６７０はソース配線６５１とソース領域とのコンタクト部、６７１は画素電極６５２とドレイン領域とのコンタクト部である。保持容量６５９は、画素ＴＦＴ６５８のドレイン領域から延在する半導体膜とゲート絶縁膜を介して容量配線６２５が重なる領域で形成されている。ここで示す構成は、画素電極６５２がソース配線やドレイン配線と同じ材料で形成されており、即ち、反射型の表示装置に適用可能なアクティブマトリクス基板を示している。
【００７９】
[実施例２]
実施例１で作製したアクティブマトリクス基板は反射型の表示装置に適用することができる。一方、透過型の液晶表示装置とする場合には画素部の各画素に設ける画素電極を透明電極で形成すれば良い。本実施例では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法について図１４を用いて説明する。
【００８０】
アクティブマトリクス基板は実施例１と同様に作製する。しかし、ソース配線及びドレイン配線を形成する前に、第２の層間絶縁膜６４４上に透明導電膜を形成し、画素電極６８０を形成する。その後、ソース配線６８１及びドレイン配線６８２を形成する。ドレイン配線６８２は画素電極６８０と重ね合わせてコンタクト部を形成する。ソース配線及びドレイン配線の一例は、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体膜のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてＡｌを３００〜４００nmの厚さで形成して設ける。この構成にすると、画素電極６８０はドレイン配線６８２を形成するＴｉ膜のみと接触することになる。その結果、透明導電膜材料とＡｌとが反応するのを防止できる。
【００８１】
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して熱安定性にも優れているので、ドレイン配線１６９の端面で接触するＡｌとの腐蝕反応を防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【００８２】
このようにして、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。本実施例では、実施例１と同様な工程として説明したが、このような構成は実施例２や実施例３で示すアクティブマトリクス基板に適用することができる。
【００８３】
[実施例３]
本実施例では実施例１または実施例２で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図１０に示すように、図８（Ｃ）の状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。スペーサは数μｍの粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形成した後これをパターニングして形成する方法を採用する。このようなスペーサの材料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、柱状スペーサ７０１、７０２の形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示装置としての機械的な強度を確保することができる。形状は円錐状、角錐状など特別の限定はない。がその高さは使用する液晶材料にも依存して、ネマチック液晶の場合には３〜８μm、スメチック液晶の場合には１〜４μmとなるようにする。
【００８４】
柱状スペーサの配置は任意に決定すれば良いが、好ましくは、図１０で示すように、画素領域においては画素電極６５２のコンタクト部６７１と重ねてその部分を覆うように柱状スペーサ７０１を形成すると良い。コンタクト部６７１は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部６７１にスペーサ用の樹脂を充填する形で柱状スペーサ７０１を形成することでディスクリネーションなどを防止することができる。
【００８５】
その後、配向膜７０３を形成する。配向膜にはポリイミド樹脂を用る。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。画素領域に設けた柱状スペーサ７０１の端部からラビング方向に対してラビングされない領域が２μｍ以下となるようにする。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のＴＦＴ上にも柱状スペーサ７０２を形成しておくと、スペーサとしての本来の役割と、静電気からＴＦＴを保護する効果を得ることができる。
【００８６】
対向側の対向基板７０４には、透明導電膜で形成される対向電極７０５および配向膜７０６を形成する。そして、画素領域と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤（図示せず）で貼り合わせる。その後、両基板の間に液晶７０７を注入し、封止材（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図１０に示すアクティブマトリクス型の液晶表示装置が完成する。
【００８７】
図１２はスペーサとシール剤を形成したアクティブマトリクス基板の上面図を示し、画素部および駆動回路部とスペーサおよびシール剤の位置関係を示す上面図である。画素領域８８８の周辺に駆動回路として走査信号駆動回路８８５と画像信号駆動回路８８６が設けられている。さらに、その他ＣＰＵやメモリなどの信号処理回路８８７も付加されていても良い。そして、これらの駆動回路は接続配線８８３によって外部入出力端子８８２と接続されている。画素部８８８では走査信号駆動回路８８５から延在するゲート配線群８８９と画像信号駆動回路８８６から延在するソース配線群８９０がマトリクス状に交差して画素を形成し、各画素にはそれぞれ図８（Ｃ）で示す画素ＴＦＴ６５８と保持容量６５９が設けられている。
【００８８】
画素領域に設ける柱状スペーサ７０１は、すべての画素に対して設けても良いが、マトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は２０〜１００％とすると良い。また、駆動回路部に設けるスペーサ７０２はその全面を覆うように設けても良いし、図１０で示したように各ＴＦＴのソースおよびドレイン配線の位置にあわせて複数個に分割して設けても良い。シール材８７９は、基板１０１上の画素部８８８および走査信号制御回路８８５、画像信号制御回路８８６、その他の信号処理回路８８７の外側であって、外部入出力端子８８２よりも内側に形成する。
【００８９】
このようなアクティブマトリクス型液晶表示装置の構成を図１３の斜視図を用いて説明する。図１３においてアクティブマトリクス基板は、基板１０１上に形成された、画素部８８８と、走査信号駆動回路８８５と、画像信号駆動回路８８６とその他の信号処理回路８８７とで構成される。画素部８８８には画素ＴＦＴ６５８と保持容量６５９が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路８８５と、画像信号駆動回路８８６はそれぞれゲート配線６２４とソース配線６５１で画素ＴＦＴ６５８に接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）８９１が外部入力端子８８２に接続していて画像信号などを入力するのに用いる。そして接続配線８８３でそれぞれの駆動回路に接続している。また、対向基板７０４には図示していないが、遮光膜や透明電極が設けられている。
【００９０】
このような構成の液晶表示装置は、実施例１、２で示すアクティブマトリクス基板を用いて形成することができる。実施例１で示すアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施例２で示すアクティブマトリクス基板を用いると透過型の液晶表示装置を得ることができる。
【００９１】
[実施例４]
本実施例では、実施例１と同様なアクティブマトリクス基板で、エレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料を用いた自発光型の表示パネル（以下、ＥＬ表示装置と記す）を作製する例について説明する。図１６（Ａ）はそのＥＬ表示パネルの上面図を示す。図１６（Ａ）において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと接続される。
【００９２】
図１６（Ａ）のＡ−Ａ'線に対応する断面図を図１６（Ｂ）に示す。このとき少なくとも画素部の上方、好ましくは駆動回路及び画素部の上方に対向板８０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ材料を用いた自発光層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤１９にはフィラー（図示せず）が混入されていて、このフィラーによりほぼ均一な間隔を持って２枚の基板が貼り合わせられている。さらに、シール材１９の外側とＦＰＣ１７の上面及び周辺は封止剤８１で密封する構造とする。封止剤８１はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
【００９３】
このように、シール剤１９によりアクティブマトリクス基板１０と対向基板８０とが貼り合わされると、その間には空間が形成される。その空間には充填剤８３が充填される。この充填剤８３は対向板８０を接着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、自発光層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤８３の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、自発光層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜８２を形成し、充填剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構造としていある。
【００９４】
対向板８０にはガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム（デュポン社の商品名）、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μｍのアルミニウム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、ＥＬ素子は密閉された状態となり外気から遮断されている。
【００９５】
また、図１６（Ｂ）において基板１０、下地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴの内、特にｎチャネル型ＴＦＴにははホットキャリア効果によるオン電流の低下や、Ｖthシフトやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構成のＬＤＤ領域が設けられている。
【００９６】
例えば、駆動回路用ＴＦＴ２２として、図８（Ｃ）に示すｐチャネル型ＴＦＴ６５３とｎチャネル型ＴＦＴ６５４を用いれば良い。また、画素部のＴＦＴには、駆動電圧にもよるが、１０Ｖ以上であれば図８（Ｃ）に示す第１のｎチャネル型ＴＦＴ６５４またはそれと同様な構造を有するｐチャネル型ＴＦＴを用いれば良い。第１のｎチャネル型ＴＦＴ６５４はドレイン側にゲート電極とオーバーラップするＬＤＤが設けられた構造であるが、駆動電圧が１０Ｖ以下であれば、ホットキャリア効果によるＴＦＴの劣化は殆ど無視できるので、あえて設ける必要はない。
【００９７】
図８（Ｃ）の状態のアクティブマトリクス基板からＥＬ表示装置を作製するには、ソース配線、ドレイン配線上に樹脂材料でなる層間絶縁膜（平坦化膜）２６を形成し、その上に画素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成する。透明導電膜には酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
【００９８】
次に、自発光層２９を形成する。自発光層２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【００９９】
自発光層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１００】
自発光層２９を形成したら、その上に陰極３０を形成する。陰極３０と自発光層２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で自発光層２９と陰極３０を連続して形成するか、自発光層２９を不活性雰囲気で形成し、大気解放しないで真空中で陰極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１０１】
なお、本実施例では陰極３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的には自発光層２９上に蒸着法で１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極３０は３１で示される領域において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料３２を介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさらに樹脂層８０が形成され、この部分の接着強度を高めている。
【０１０２】
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２８のエッチング時（自発光層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１０３】
また、配線１６はシーリル１９と基板１０との間を隙間（但し封止剤８１で塞がれている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について説明したが、他の配線１４、１５も同様にしてシーリング材１８の下を通ってＦＰＣ１７に電気的に接続される。
【０１０４】
ここで画素部のさらに詳細な断面構造を図１７に、上面構造を図１８（Ａ）に、回路図を図１８（Ｂ）に示す。図１７（Ａ）において、基板２４０１上に設けられたスイッチング用ＴＦＴ２４０２は実施形態１の図１の画素ＴＦＴ１４９と同じ構造で形成する。ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、ゲート電極と重ならないオフセット領域が設けられたＬＤＤを形成することでオフ電流値を低減することができるという利点がある。尚、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【０１０５】
また、電流制御用ＴＦＴ２４０３は図８（Ｃ）で示す第１のｎチャネル型ＴＦＴ６５４を用いて形成する。このＴＦＴ構造は、ドレイン側にのみゲート電極とオーバーラップするＬＤＤが設けられた構造であり、ゲートとドレイン間の寄生容量や直列抵抗を低減させて電流駆動能力を高める構造となっている。別な観点からも、構造であることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴにゲート電極と一部が重なるＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、動作の安定性を高めることができる。このとき、スイッチング用ＴＦＴ２４０２のドレイン線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に接続するゲート線である。
【０１０６】
また、本実施例では電流制御用ＴＦＴ２４０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１０７】
また、図１８（Ａ）に示すように、電流制御用ＴＦＴ２４０３のゲート電極３７となる配線は２４０４で示される領域で、電流制御用ＴＦＴ２４０３のドレイン線４０と絶縁膜を介して重なる。このとき、２４０４で示される領域ではコンデンサが形成される。このコンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線４０は電流供給線（電源線）２５０１に接続され、常に一定の電圧が加えられている。
【０１０８】
スイッチング用ＴＦＴ２４０２及び電流制御用ＴＦＴ２４０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される自発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、自発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１０９】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２４０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４４が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。尚、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk, H.Becker, O.Gelsen, E.Kluge, W.Kreuder, and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１１０】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０nm（好ましくは４０〜１００nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて自発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１１１】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造の自発光層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１１２】
陽極４７まで形成された時点で自発光素子２４０５が完成する。なお、ここでいうＥＬ素子２４０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図１８（Ａ）に示すように画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１１３】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１１４】
以上のように本願発明のＥＬ表示パネルは図１８のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
【０１１５】
図１７（Ｂ）は自発光層の構造を反転させた例を示す。電流制御用ＴＦＴ２６０１は図８（Ｃ）のｐチャネル型ＴＦＴ６５３と同じ構造で形成する。作製プロセスは実施例１を参照すれば良い。本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１１６】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。本実施例の場合、発光層５３で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。
【０１１７】
以上のような、本実施例で示すＥＬ表示装置は、実施例６の電子機器の表示部として用いることができる。
【０１１８】
[実施例５]
本実施例では、図１８（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図１９に示す。なお、本実施例において、２７０１はスイッチング用ＴＦＴ２７０２のソース配線、２７０３はスイッチング用ＴＦＴ２７０２のゲート配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７０６、２７０８は電流供給線、２７０７はＥＬ素子とする。
【０１１９】
図１９（Ａ）は、二つの画素間で電流供給線２７０６を共通とした場合の例である。即ち、二つの画素が電流供給線２７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１２０】
また、図１９（Ｂ）は、電流供給線２７０８をゲート配線２７０３と平行に設けた場合の例である。尚、図１９（Ｂ）では電流供給線２７０８とゲート配線２７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線２７０８とゲート配線２７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１２１】
また、図１９（Ｃ）は、図１９（Ｂ）の構造と同様に電流供給線２７０８をゲート配線２７０３と平行に設け、さらに、二つの画素を電流供給線２７０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線２７０８をゲート配線２７０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。図１９（Ａ）、図１９（Ｂ）では電流制御用ＴＦＴ２７０４のゲートにかかる電圧を保持するためにコンデンサ２７０５を設ける構造としているが、コンデンサ２７０５を省略することも可能である。
【０１２２】
電流制御用ＴＦＴ２７０４として図１７（Ａ）に示すようなｎチャネル型ＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極と重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ２７０５の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極とＬＤＤ領域とが重なり合った面積で変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。また、図１９（Ａ）、（Ｂ）、（Ｃ）の構造においても同様にコンデンサ２７０５を省略することは可能である。
【０１２３】
尚、本実施例で示すＥＬ表示装置の回路構成は、実施形態１で示すＴＦＴの構成から選択して図１９に示す回路を形成すれば良い。また、実施例７の電子機器の表示部として本実施例のＥＬ表示パネルを用いることが可能である。
【０１２４】
[実施例６]
本発明を実施して作製された画素部や駆動回路を同一の基板上に一体形成したアクティブマトリクス基板は、さまざまな電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型ＥＬ表示装置、アクティブマトリクス型ＥＣ表示装置）に用いることができる。即ち、これらの電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を実施できる。
【０１２５】
そのような電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）パーソナルコンピュータ、テレビ、携帯電話または電子書籍など）が上げられる。それらの一例を図２０、２１に示す。
【０１２６】
図２０（Ａ）は携帯電話であり、本体９００１、音声出力部９００２、音声入力部９００３、表示装置９００４、操作スイッチ９００５、アンテナ９００６から構成されている。本発明はアクティブマトリクス基板を備えた表示装置９００４に適用することができる。
【０１２７】
図２０（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本発明はアクティブマトリクス基板を備えた表示装置９１０２に適用することができる。
【０１２８】
図２０（Ｃ）はモバイルコンピュータであり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。本発明はアクティブマトリクス基板を備えた表示装置９２０５に適用することができる。
【０１２９】
図２０（Ｄ）はゴーグル型ディスプレイであり、本体９３０１、表示装置９３０２、アーム部９３０３で構成される。本発明は表示装置９３０２に適用することができる。また、表示されていないが、その他の信号制御用回路に使用することもできる。
【０１３０】
図２０（Ｅ）は携帯書籍であり、本体９５０１、表示装置９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。本発明は、表示装置９５０３は直視型の表示装置に適用することができる。
【０１３１】
図２１（Ａ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Digital Versatile Disc）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の信号制御回路に適用することができる。
【０１３２】
図２１（Ｂ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。
【０１３３】
図２１（Ｃ）はパーソナルコンリュータであり、本体９６０１、画像入力部９６０２、表示装置９６０３、キーボード９６０４などから構成されている。本発明は表示装置９６０３に適用することができる。
【０１３４】
図２２（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【０１３５】
図２２（Ｂ）はリアプロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【０１３６】
なお、図２２（Ｃ）は、図２２（Ａ）及び図２２（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２２（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１３７】
また、図２２（Ｄ）は、図２２（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２２（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１３８】
ただし、図２２に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬ表示装置での適用例は図示していない。
【０１３９】
このように、本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜５のどのような組み合わせから成る構成を用いても実現することができる。
【０１４０】
【発明の効果】
ＴＦＴの電界効果移動度はチャネル形成領域の結晶粒界の数に大きく依存する。電界効果移動度を向上させるためには結晶粒界の数を少なくすれば良い。本発明のレーザー結晶化法は、断熱層によって結晶成長過程における温度変化を制御することにより、結晶粒の大粒径化を実現する。従って、そのような結晶質半導体膜を用いることにより、チャネル形成領域に存在する結晶粒界の数は確率的に減少させることができる。その結果、ＴＦＴの電界効果移動度を向上させることができ、該ＴＦＴを用いて作製される液晶表示装置やＥＬ表示装置の性能を向上させることができる。
【図面の簡単な説明】
【図１】 本発明のレーザー結晶化法の概念を説明する図。
【図２】 線状レーザー光を用いるレーザー結晶化法の概念を説明する図。
【図３】 レーザー装置の構成を説明する図。
【図４】 有機含有酸化シリコン膜を断熱層とする本発明のレーザー結晶化法を説明する図。
【図５】 液相法による有機含有酸化シリコン膜の作製方法を説明する図。
【図６】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図７】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図８】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図９】 画素領域の画素を示す上面図。
【図１０】 液晶表示装置の構成を説明する断面図。
【図１１】 断熱層を多孔質シリコンで形成する本発明のレーザー結晶化法を説明する図。
【図１２】 液晶表示装置の入力端子、配線、回路配置、スペーサ、シール剤の配置を説明する上面図。
【図１３】 液晶表示装置の構成を説明する斜視図。
【図１４】 透過型液晶表示装置の画素の構成を説明する断面図。
【図１５】 レーザー装置の構成を説明する図。
【図１６】 ＥＬ表示装置の構造を示す上面図及び断面図。
【図１７】 ＥＬ表示装置の画素部の断面図。
【図１８】 ＥＬ表示装置の画素部の上面図と回路図。
【図１９】 ＥＬ表示装置の画素部の回路図の例。
【図２０】 半導体装置の一例を示す図。
【図２１】 半導体装置の一例を示す図。
【図２２】 プロジェクターの一例を示す図。
【発明の属する技術分野】
本発明は結晶質半導体膜及びその作製方法に関し、特に薄膜トランジスタで構成された回路を有する半導体装置に好適に利用できる技術を提供する。例えば、液晶表示装置に代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
【従来の技術】
ガラスなどの透光性を有する絶縁基板上に非晶質半導体膜を形成し、レーザーアニール法や熱アニール法などで結晶化させた結晶質半導体膜を活性層とした薄膜トランジスタ（Thin Film Transistor:以下、ＴＦＴと記す）が開発されている。
【０００３】
結晶質半導体膜を得る手段の一つとして知られるレーザー結晶化法は、基板の温度をあまり上昇させず、非晶質半導体膜にのみ高いエネルギーを与えて結晶化させることができる結晶化技術として知られている。特に、紫外光で大出力が得られるエキシマレーザーはこの用途において適していると考えられている。エキシマレーザーを用いたレーザー結晶化法は、レーザービームを被照射面においてスポット状や線状となるように光学系で集光し、被照射面を走査すること（レーザー光の照射位置を被照射面に対して相対的に移動させる）により行う。例えば、線状レーザー光を照射する場合には、その長手方向と直角な方向だけの走査で被照射面全体を処理することが可能であり、大型基板にも適用できることから液晶表示装置の製造技術として主流となっている。
【０００４】
レーザー結晶化法は様々な半導体材料の結晶化に適用できる。しかし、ＴＦＴの活性層に典型的に用いられる材料は結晶質シリコン膜であり、その材料を用いて高い電界効果移動度を実現してきた。その技術は一枚のガラス基板上に画素部の画素ＴＦＴと、画素部の周辺に設ける駆動回路のＴＦＴを一体形成したモノシリック型の液晶表示装置を可能とした。
【０００５】
しかしながら、レーザーアニール法で作製される結晶質シリコン膜は複数の結晶粒が集合したものであり、その結晶粒の位置と大きさはランダムに形成されてしまう。結晶粒の位置や大きさを指定して形成することはできず、その大きさは数十〜数百nm程度であった。結晶粒の界面（結晶粒界）には、非晶質構造や結晶欠陥などに起因する再結合中心や捕獲中心や結晶粒界におけるポテンシャル準位の影響により、キャリアの電流輸送特性が低下する原因があった。
【０００６】
ＴＦＴの特性を制限する要因として、チャネル形成領域に存在する結晶粒界の影響がある。そのため結晶質シリコン膜を活性層とするＴＦＴは、単結晶シリコン基板に作製されるＭＯＳトランジスタと同等な特性を得ることは不可能であった。
【０００７】
このような問題点を解決する方法として、結晶粒を大きくすると共に、その位置を制御して、チャネル形成領域から結晶粒界をなくすことは有効な手段として考えられる。例えば、「"Location Control of Large Grain Following Excimer-Laser Melting of Si Thin-Films", R.Ishihara and A.Burtsev, Japanese Journal of Applied Physics vol.37, No.3B, pp1071-1075,1988」には、シリコン膜の温度分布を３次元的に制御して結晶の位置制御と大粒径化を実現する方法が開示されている。その方法によれば、ガラス基板上に高融点金属を成膜して、その上に部分的に膜厚の異なる酸化シリコン膜を形成し、その表面に非晶質シリコン膜を形成した基板の両面からエキシマレーザー光を照射することにより結晶粒径を数μｍに大きくできることが報告されている。
【０００８】
【発明が解決しようとする課題】
結晶粒を大きくすることは、換言すれば、結晶成長距離を長くすることであり、成長時間と成長速度の積に比例するものと考えられる。成長時間を長くするためにはレーザー光から得られたエネルギーが流出する速度を低減する必要がある。
【０００９】
ガラスなどの基板上にレーザー結晶化法で結晶質半導体膜を作製する場合には、基板との間に酸化シリコン膜などを介在させている。結晶質半導体膜の結晶化に有効なエキシマレーザーはパルス発振するものであり、その実用的な発振周波数が数十〜数百Hzであるのに対し、パルス幅は数十ナノ秒である。酸化シリコン膜上に非晶質半導体膜を堆積してからレーザー結晶化を行うと、パルスレーザー光の照射により蓄積される熱エネルギーは基板側へと流出してしまう。Ｓｉ−Ｏ結合がランダムにネットワーク結合している酸化シリコン膜はその熱エネルギーの流出を容易なものとしている。
【００１０】
本発明はこのような問題点を解決するための技術であり、レーザー結晶化法で作製される結晶質半導体膜の結晶粒の大粒径化を実現することを目的とする。その結晶質半導体膜でＴＦＴを作製して、ＭＯＳトランジスタに匹敵する信頼性を得ることを目的とする。さらに、そのようなＴＦＴを透過型の液晶表示装置やＥＬ表示装置などのさまざまな半導体装置に適用できる技術を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明は、レーザー結晶化法で作製される結晶質半導体膜の結晶粒の大粒径化を実現するために、半導体膜と基板との間に断熱層を形成して熱の流出速度を低下させ、レーザー光の照射によって加熱された半導体膜の冷却過程を緩やかなものとする。結晶成長距離は成長時間と成長速度の積に比例するので、冷却速度が緩やかとなり成長時間が長くなることにより大粒径化を実現することができる。
【００１２】
断熱層はエチル（Ｃ2Ｈ5）基、プロピル（Ｃ3Ｈ8）基、ブチル（Ｃ4Ｈ10）基、ビニル（Ｃ2Ｈ2）基、フェニル（Ｃ6Ｈ5）基、ＣＦ3基のいずれかを含有する酸化シリコン（有機含有酸化シリコン）で形成する。これらのうちいずれかの有機結合を有する酸化シリコンは、シリコンと有機体との結合はネットワーク結合に関与しないので熱の伝搬速度が低下し、断熱層として有効に作用する。断熱層の他の形態として多孔質シリコンを用いることも有効である。多孔質シリコンは空孔のために熱の伝搬速度が低下し断熱層として利用できる。
【００１３】
このように、断熱層を半導体膜と基板との間に介在させてレーザー結晶化法により作製される結晶質半導体膜は、さまざまの半導体装置に適用できる。特に、ＴＦＴの活性層を形成するのに適している。
【００１４】
結晶の大粒径化はＴＦＴの電界効果移動度などの諸特性を向上させることを可能とする。その中で、信頼性の確保を目的として適した半導体装置の形態は、基板上に第１のｎチャネル型ＴＦＴと第２のｎチャネル型ＴＦＴが形成された半導体装置において、第１のｎチャネル型ＴＦＴは、第１の半導体膜と第１のゲート電極とを有し、第１のゲート電極と重なり一導電型の不純物元素が添加された第１の不純物領域と、その外側に設けられ、第１の不純物領域に接する一導電型の不純物元素が添加された第２の不純物領域とを有し、一方、第２のｎチャネル型ＴＦＴは、第２の半導体膜と第２のゲート電極を有し、第２のゲート電極と重なり一導電型の不純物元素が添加された第３の不純物領域を有し、第１のゲート電極及び第２のゲート電極は、第１の導電膜と、前記第１の導電膜の内側に形成された第２の導電膜とから形成されていることが望ましい。
【００１５】
上記ＴＦＴの構成において、一導電型の不純物元素が添加された第１の不純物領域の該不純物元素の濃度は２×１０16〜１×１０18/cm3であり、一導電型の不純物元素が添加された第２の不純物領域の該不純物元素の濃度は１×１０17〜５×１０18/cm3であり、一導電型の不純物元素が添加された第３の不純物領域の該不純物元素の濃度は５×１０17〜５×１０19/cm3であり、かつ、一導電型の不純物元素が添加された第２の不純物領域の該不純物元素の濃度は、一導電型の不純物元素が添加された第１の不純物領域の該不純物元素の濃度よりも高く、かつ、前記一導電型の不純物元素が添加された第３の不純物領域の該不純物元素の濃度よりも低い関係を満たすことが望ましい。
【００１６】
また、上記ＴＦＴの作製方法は、基板上に第１のｎチャネル型ＴＦＴと第２のｎチャネル型ＴＦＴとを形成する半導体装置の作製方法において、基板上に断熱層を形成する第１の工程と、断熱層上に第１の絶縁層を形成する第２の工程と、第１の絶縁層上に非晶質構造を有する半導体膜を形成する第３の工程と、非晶質構造を有する半導体膜にレーザー光を照射して結晶構造を有する半導体膜を形成する第４の工程と、結晶構造を有する半導体膜から、島状に分離した第１の半導体膜と第２の半導体膜とを形成する第５の工程と、第１の半導体膜と第２の半導体膜の上方に第１の導電層と第２の導電層とを重ねて形成する第６の工程と、第１の導電層と第２の導電層とをエッチングして、端部にテーパー部を有する複数の第１の形状の導電層を形成する第７の工程と、複数の第１の形状の導電層を異方性エッチングして、第１の導電層の内側に第２の導電層が設けられた複数の第２の形状の導電層を形成する第８の工程と、第１の半導体膜に、一導電型の不純物元素を添加して、第２の形状の導電層と重なる第１の不純物領域と、第２の形状の導電層と重ならない第２の不純物領域を形成する第９の工程と、第２の半導体膜に、一導電型の不純物元素を添加して、第２の形状の導電層と重なる第３の不純物領域を形成する第１０の工程とを有することを特徴としている。
【００１７】
【発明の実施の形態】
[実施形態１]
レーザー結晶化法による結晶質シリコン膜の結晶粒径が小さい原因は、溶融後のシリコン層の冷却速度が速く、そのために核発生密度が大きくなり、１つの結晶核からの十分な結晶成長が阻害されているためであると考えられる。そこで、溶融状態から固相状態へ変化する際に、シリコン層から下層部の酸化シリコン層および基板への熱拡散を抑え、溶融後のシリコン層の冷却速度を小さくすれば、粒径の大きな結晶の形成が可能であると考えられる。
【００１８】
図１は熱拡散を抑制することが可能な構成を示し、本発明のレーザー結晶化法の概念を説明する図である。基板１０１上には第１の絶縁膜１０２、断熱層１０３、第２の絶縁膜１０４、非晶質半導体膜１０５が形成される。第１及び第２の絶縁膜はシリコンの酸化物、窒化物、またはそれらの混合物で形成する。好適には酸化シリコン、窒化シリコン、酸化窒化シリコンから選ばれる材料を選択する。断熱層はエチル（Ｃ2Ｈ5）基、プロピル（Ｃ3Ｈ8）基、ブチル（Ｃ4Ｈ10）基、ビニル（Ｃ2Ｈ2）基、フェニル（Ｃ6Ｈ5）基、ＣＦ3基のいずれかを含有する酸化シリコン膜で形成する。例えば、エチル基を含む酸化シリコン膜は、エチル基がシリコンのみと結合するので、シリコンのネットワーク結合密度が低下し、熱拡散の速度を低下するものと考えられる。その他に、多孔質シリコン膜で形成しても良い。多孔質シリコン膜は空孔が多数あるために熱拡散の速度が低下する。
【００１９】
非晶質半導体膜の材料は、非晶質シリコン、非晶質シリコン・ゲルマニウム、非晶質シリコン・カーバイトなどであり、プラズマＣＶＤ法などの気相成長法やスパッタ法などで形成する。
【００２０】
レーザー結晶化法では、照射するレーザー光（またはレーザービーム）の条件を最適なものとすることにより半導体膜を加熱して溶融させ、結晶核の発生密度とその結晶核からの結晶成長を制御している。適用し得るレーザー光の照射条件は、レーザーエネルギー密度、照射パルス数、パルス幅（照射時間）、繰り返し周波数（冷却時間）、基板加熱温度などである。しかし、基板加熱温度は５００℃以下の温度において、結晶の大粒径化にあまり寄与しないので積極的に利用されていない。
【００２１】
図２は非晶質半導体膜１１１が形成された基板１１０に線状レーザー光１１３が照射される様子を示している。線状レーザー光は、通常膜が形成された
面から照射するが、反対の基板側から照射することもできる。レーザー光はシリンドリカルレンズ１１２によって線状に集光するが、そのためには複数のシリンドリカルレンズを組み合わせる必要がある（図２では省略している）。照射する線状レーザー光の強度分布は、長手方向（ｙ方向）と幅方向（ｘ方向）で均一なものとする。
【００２２】
図３はレーザー結晶化法で用いるレーザー照射装置の構成の一例を示す図である。レーザー発振器３０１にはエキシマレーザーやＹＡＧレーザーなどが適用される。ＡｒＦ、ＫｒＦ、ＸｅＣｌなどを用いるエキシマレーザーはいずれも波長４００nm以下であり、エネルギー密度の高いレーザー光を得ることができる。ダイオード励起のＹＡＧレーザーも、高エネルギー密度のレーザー光を高い発振周波数で得られる特徴があり、レーザー結晶化法に採用するのに適している。但し、この場合には第２高調波（５３２nm）から第３高調波（３５５nm）を用いる。また、ＹＡＧレーザーの類型として、ＹＬＦレーザー、ＹＶＯ4レーザーを用いることもできる。
【００２３】
レーザー光発生装置３０１から照射されるレーザー光はビームエキスパンダー３０２、３０３によりレーザービームを一方向に広げられ、ミラー３０４によって反射する。そして、シリンドリカルレンズアレイ３０５で分割され、シリンドリカルレンズ３０６、３０７によって、線幅１００〜１０００μｍの線状ビームにして、試料面に線状の照射領域３１０を形成するように照射する。基板３０８はＸ方向、Ｙ方向、θ方向に動作可能なステージ３０９上に保持されている。そして、照射領域３１０に対し、ステージ３０９が動くことにより、基板３０８の全面に渡ってレーザー光を照射することができる。このとき、基板３０８は大気雰囲気中に保持しても良いし、減圧下または不活性ガス雰囲気中に保持して結晶化を行っても良い。
【００２４】
次に、図３のような構成のレーザー装置において、基板３０８を取り扱う装置の一例を図１５を用いて説明する。ステージ４１２に保持された基板４１３は、処理室（Ａ）４１８に設置され、図３で示したレーザー発振器４１１を発振源とする線状のレーザー光が照射される。反応室内は図示されていない排気系またはガス系により減圧状態または不活性ガス雰囲気とすることができ、半導体膜を汚染させることなく１００〜４５０℃まで加熱することができる加熱手段がステージ４２５には設けられている。尚、ステージ４２５は図４で示すステージ４１２に対応するものである。
【００２５】
また、ステージ４２５はガイドレール４２１に沿って反応室内を移動することができ、基板の全面に線状のレーザー光を照射することができる。レーザー光は基板４２６の上面に設けられた図示されていない石英製の窓から入射する。また、図１５ではこの反応室４１８が仕切弁４２４を介してトランスファー室４１５と接続されている。トランスファー室４１５にはその他に仕切弁４２２を介してロード・アンロード室４１７、仕切弁４２３を介して被膜を形成する処理室（Ｂ）４１６が接続している。
【００２６】
ロード・アンロード室４１７には複数の基板を保持することが可能なカセット４１９が設置され、トランスファー室４１５に設けられた搬送手段４２０により基板を搬送する構成となっている。基板４２７'は搬送中の基板を表す。処理室（Ｂ）４１６はプラズマＣＶＤ法やスパッタ法などで半導体膜を形成するためのもので、基板加熱手段４２８、グロー放電発生手段４２９の他に図示していないガス供給手段が設けられている。
【００２７】
図１５では図示していないが、排気手段とガス供給手段をトランスファー室４１５、処理室（Ａ）４１５、処理室（Ｂ）４１６、ロード・アンロード室４１７に設けた構成とすることにより、半導体膜の形成とレーザー光を用いた半導体膜の熱処理とを減圧下または不活性ガス雰囲気中で連続して処理することができる。
【００２８】
エキシマレーザーのパルス幅は数nsec〜数十nsec、例えば３０nsecであるので、パルス発振周波数を３０Ｈｚとして照射すると、半導体膜はパルスレーザー光により瞬時に加熱され、その加熱時間よりも遥かに長い時間冷却されることになる。それより高い発振周波数のＹＡＧレーザーを用いたとしても、その関係に変わりはない。レーザー光の照射が終わった直後から始まる冷却過程では、基板側と気相中に熱が拡散するが、媒質の違いにより拡散速度は前者の方が支配的要因となる。
【００２９】
結晶化の過程を図１を用いて説明すると、非晶質半導体膜１０５はパルス発振するレーザー光１０６の照射により加熱され一旦溶融状態となる。レーザー光１０６が遮断された直後から冷却過程が始まり、固相状態へと相変化するが、基板側への熱拡散は断熱層１０３により抑制される。即ち、断熱層１０３が無い場合と比べ冷却速度は相対的に遅くなる。
【００３０】
結晶核は溶融状態から固相状態へ移る冷却過程で生成形成されるものと推定されている。その核発生密度は、溶融状態の温度と冷却速度とに相関があり、高温から急冷されると核発生密度が高くなる傾向が経験的知見として得られている。結晶核は半導体膜と下地との界面付近に生成される。図１の場合、レーザー光の照射条件と断熱層１０３の厚さを最適なものとすることにより、溶融状態の温度とその冷却速度を制御することが可能となり、結晶核１０７の発生数を抑え、大粒径の結晶を成長させることができる。
【００３１】
こうした意味から、断熱層の熱伝導率は１．０W/m・K以下、好ましくは０．３W/m・K以下であることが望ましい。この断熱層の熱伝導率は、基板（石英基板の場合１．４W/m・K）や、酸化シリコン（１〜２W/m・K）と比べて非常に低いため、十分に半導体膜から基板への熱拡散が抑えられる。
【００３２】
このようなメカニズムにより、レーザー結晶化法で作製される結晶質半導体膜の結晶粒の大粒径化が達成される。基板上に断熱層を介して作製される結晶質半導体膜は、ＴＦＴの活性層などに利用することができる。
【００３３】
[実施形態２]
本発明のレーザー結晶化法による結晶質半導体膜の作製方法の一例を図４を用いて説明する。図４（Ａ）において、基板２０１にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどの無アルカリガラス基板や石英基板等を用いることができる。その他に、ポリカーボネート（ＰＣ）、ポリアリレート（ＰＡｒ）、ポリエーテルサルフォン（ＰＥＳ）、ポリエーテルテレフタレート（ＰＥＴ）などの有機樹脂フィルムを用いることもできる。
【００３４】
そして、基板１０１のＴＦＴを形成する表面に基板１０１からの不純物汚染を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る第１の絶縁膜２０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を１０〜２００nm（好ましくは５０〜１００nm）の厚さに積層形成する。
【００３５】
次に、断熱層２０３をエチル（Ｃ2Ｈ5）基、プロピル（Ｃ3Ｈ8）基、ブチル（Ｃ4Ｈ10）基、ビニル（Ｃ2Ｈ2）基、フェニル（Ｃ6Ｈ5）基、ＣＦ3基のいずれかを含有する酸化シリコン膜で形成する。作製方法は原料とする有機材料にも依存するが、気相法または液相法を用いる。断熱層の膜厚は、１００nm〜１０００nm（好ましくは、２００〜５００nm）とすることが望ましい。この膜厚を最適化することにより、レーザー結晶化工程における冷却速度を制御する。１００nmより薄い場合には十分な断熱効果を得ることができない。また、１０００nmよりも厚いと、この上層に形成する半導体膜にクラック（亀裂）などがはいるので好ましくない。第２の絶縁層２０４は第１の絶縁層２０２と同様にして、１０〜１００nmの厚さで形成する。
【００３６】
図４（Ｂ）に示すように、第２の絶縁膜２０４上には非晶質半導体膜２０５を１０〜１００nmの厚さで形成する。非晶質半導体膜には、代表的には非晶質シリコン膜を用いるが、その他に、非晶質シリコン・ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。この非晶質半導体膜の成膜方法は、プラズマＣＶＤ法やスパッタ法等の公知の方法を用いればよい。
【００３７】
レーザー結晶の条件は実施者が適宣選択するものであるが、例えば、エキシマレーザーのパルス発振周波数５０Hzとし、レーザーエネルギー密度を２００〜４００mJ/cm2(代表的には２５０〜３５０mJ/cm2)とする。そして光学系で集光した線状レーザー光を基板全面に渡って照射する。この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９９％（好ましくは、９５〜９９％）として行う。このようにして図４（Ｃ）に示すように結晶質半導体膜２０７を得ることができる。
【００３８】
[実施形態３]
実施形態２で図４（Ａ）に示す断熱層２０３として、プラズマＣＶＤ法でＴＥＯＳ（Tetraethyl Ortho Silicate：Si(OC2H5)4）を用いて作製する有機含有酸化シリコン膜を適用することができる。その作製方法の一例は、ＴＥＯＳとＯ2とを混合し、反応圧力2０〜１００Pa、基板温度２００〜３５０℃として、高周波（１３．５６MHz）電力密度０．１〜０．５W/cm2でグロー放電を形成する。最適な作製条件は実際に使用する装置の特性にも依存するが、基板温度と電力密度を低下させて未分解のＣxＨy結合を残留させることにより有機含有酸化シリコン膜を形成することができる。
【００３９】
その他に、フェニル基含有の酸化シリコン膜は、フェニルトリクロロシラン（PhSiCl3）と水（H2O）の混合気体を６０〜１００℃に加熱した基板上に直接形成して得ることができる。また、ＣＦ3基を含有する酸化シリコン膜は、ＣＦ3Si(ＣＨ3)3とオゾン（Ｏ3）の混合気体を３００〜４００℃に加熱した基板上に堆積させることができる。
[実施形態４]
実施形態２で断熱層２０３とする有機含有酸化シリコン膜を、液相法で作製する一例を図５に示す。原料５０５が入った容器５０１と、溶液５０６の入った反応槽５０２をノズル５０４で連結する。溶液５０６中に基板５０８を含浸させておく。窒素をキャリアガスとしてマスフローコントローラ５０３で流量を制御し、原料をバブリングして原料５０５を溶液５０６の入った反応槽５０２に供給し、原料と溶液を反応させて基板上に有機含有酸化シリコン膜を形成する。反応は溶液５０６中のスターラーにより撹拌しながら行う。温度は室温で行えば良い。
【００４０】
原料は、エチルトリエトキシラン（CH3CH2Si(OC2H5)3）、ｎ−プロピルトリエトキシラン（CH3(CH2)2Si(OC2H5)3）、ｎ−ブチルトリエトキシラン（CH3(CH2)3Si(OC2H5)3）、ビニルトリエトキシラン（CH2CHSi(OC2H5)3）から選ばれる有機化合物の水溶液を用いる。
【００４１】
溶液５０６はギ酸（HCOOH）とアンモニア（NH4OH）を所定の濃度に調整した水溶液である。混合比は適宣調整されるものであるが、その一例は、溶液量４００mlに対し、ギ酸１．５mol/l、アンモニア１．０mol/lを混合したものである。このような液相法の長所は、低温で堆積可能であり分子構造を壊さずに皮膜を形成できる点にある。しかしながら、堆積速度は遅く、4nm／時間である。
【００４２】
[実施形態５]
断熱層は有機含有酸化シリコンで形成する他に、多孔質シリコンで形成することもできる。その場合の作製例を図１１を用いて説明する。図１１（Ａ）において基板２１はシリコン基板を用いる。このシリコン基板はＣＺシリコン、ＦＺシリコンなどの半導体級に限定されず、太陽電池級（ＳＯＧグレード）のシリコン基板を用いても良い。また、ガラス基板や石英基板上にシリコン膜を形成したもので代用することも可能である。
【００４３】
多孔質シリコン層はシリコン基板を陽極化成することによって容易に作製することができる。陽極化成液はフッ酸（ＨＦ）とエタノールを１対１の割合で混合したものを用い、電流密度は１〜２００mA/cm2として行う。多孔質シリコン層は１〜５μmで形成する。こうして基板２１０に多孔質シリコン層から成る断熱層２１２を形成する。
【００４４】
多孔質シリコンで形成した断熱層２１２の表面には約１０11個／cm2の空孔があるので、この上にシリコン層２１３を形成して平坦化する。シリコン層２１３はＣＶＤ法で作製する。最初に９００〜１０４０℃で水素中熱処理を行い、続いて１０〜２００nmのシリコン膜を堆積する。水素中熱処理により空孔がなくなり、シリコン層がエピタキシャル成長することにより表面を平坦化することができる。さらに、絶縁層２１４を形成するが、これは熱ＣＶＤ法やプラズマＣＶＤ法で酸化シリコン膜を堆積しても良いし、シリコン層２１３を熱酸化して形成しても良い。厚さは１０〜１００nmとする。
【００４５】
そして、して絶縁層２１４上に実施形態２と同様に非晶質半導体膜２１５を１０〜１００nmの厚さで形成する。そして、レーザー光２１６を照射して非晶質半導体膜２１５の結晶化を行う（図１１（Ｂ））。このようにして図１１（Ｃ）に示すように結晶質半導体膜２１７を得ることができる。
【００４６】
【実施例】
[実施例１]
本発明のレーザー結晶化法を用いて作製される結晶化半導体膜から表示装置を作製する実施例を説明する。ここでは、画素領域の画素ＴＦＴ及び保持容量と、画素領域の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について図面を参酌しながら説明する。
【００４７】
図６（Ａ）において、基板６０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板の他に、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）など光学的異方性を有しないプラスチック基板を用いることができる。ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。そして、基板１０１のＴＦＴを形成する表面に基板６０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る第１の絶縁膜６０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜を１０〜１００nmの厚さに形成し、第１の絶縁膜６０２とする。
【００４８】
酸化窒化シリコン膜は平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコン膜は、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとする。
【００４９】
断熱層６０３は有機含有酸化シリコン膜で１００nm〜１０００nm（好ましくは、２００〜５００nm）の厚さに形成する。有機含有酸化シリコン膜は実施形態２または３に示す方法で形成すれば良い。或いは、実施形態５で示す多孔質シリコン層を用いても良い。そして、第２の絶縁層６０４は第１の絶縁層６０２と同様にして、酸化シリコン膜または酸化窒化シリコン膜で１０〜１００nmの厚さで形成する。
【００５０】
次に、１０〜１００nm（好ましくは３０〜６０nm）の厚さで非晶質構造を有する半導体膜６０５を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。代表的には、プラズマＣＶＤ法で非晶質シリコン膜を５５nmの厚さに形成する。また、第２の絶縁膜６０４と非晶質シリコン膜６０５とを連続形成することも可能である。例えば、前述のように酸化窒化シリコン膜を成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれば、大気雰囲気に晒すことなく連続して形成できる。その結果、この界面での汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００５１】
図６（Ｂ）で示す結晶化の工程はレーザー結晶化法で行う。パルス発振型のエキシマレーザーに代表されるガスレーザーや、ＹＡＧレーザー、ＹＶＯ4レーザーに代表される固体レーザーを用いる。これらのレーザーを用いる場合には、レーザー発振器から放射されたレーザー光を光学系で線状または長方形状または矩形状に集光し半導体膜に照射する方法を用いると良い。非晶質半導体膜に対するレーザーの照射条件は実施者が適宣選択するものであるが、エキシマレーザーを用いる場合はパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜４００mJ/cm2(代表的には２００〜３００mJ/cm2)とする。また、ＹＡＧレーザーを用いる場合にはその第２高調波を用いパルス発振周波数１〜１０ｋＨｚとし、レーザーエネルギー密度を３００〜６００mJ/cm2(代表的には３５０〜５００mJ/cm2)とすると良い。そして幅１００〜１０００μｍ、例えば４００μｍで線状に集光したレーザー光を基板全面に渡って照射し、この時の線状レーザー光の重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。
【００５２】
このレーザー結晶化法により作製される結晶質半導体膜６０７は複数の結晶粒が集合した多結晶構造を有する。しかし、断熱層６０３を設けたことの効果により、結晶粒のそれぞれは大粒径化が図られている。そのメカニズムは実施形態１を参照すれば良い。いずれにしても、パルスレーザー光の照射による半導体膜の溶融と冷却の過渡的な過程において、断熱層６０３を設けることにより冷却過程を緩やかなものとすることにより、粒径の大きな結晶質シリコン膜を得ることができる。
【００５３】
そして、図６（Ｃ）に示すように光露光プロセスによりレジストパターンを形成し、ドライエッチングによって結晶質半導体膜６０７を島状に分割し、島状の半導体膜６０８〜６１１を形成する。ドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。ゲート絶縁膜６１２はプラズマＣＶＤ法またはスパッタ法を用い、厚さを４０〜２００nmとしてシリコンを含む絶縁膜で形成する。プラズマＣＶＤ法でＳｉＨ4とＮ2Ｏの混合ガスから作製される酸化窒化シリコン膜はゲート絶縁膜として適した材料であり、８０nmの厚さに形成しゲート絶縁膜とする。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製される酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００５４】
そして、ゲート絶縁膜６１２上にゲート電極を形成するための第１の導電膜６１３と第２の導電膜６１４とを形成する。本実施例で示すＴＦＴのゲート電極は２層構造で形成し、第１の導電膜６１３を窒化タンタル（本明細書ではＴａＮと表記する）膜で５０〜１００nmの厚さに形成し、第２の導電膜６１４をタングステン（Ｗ）膜で１００〜３００nmの厚さに形成する。
【００５５】
ＴａＮ膜は、後の工程で熱処理を行うことを念頭におくと、熱安定性の高い優れた材料である。Ｗ膜はＷをターゲットとしたスパッタ法で形成する。その他に６フッ化タングステン（ＷＦ6）を用いる熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要がある。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。Ｗのターゲットには純度９９．９９９９％のものを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００５６】
次に図７（Ａ）に示すように、レジストによるマスク６１５を形成し第１のエッチング処理を行う。エッチング方法に限定はないが、好適にはＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング装置を用いる。エッチング用ガスにはＣＦ4とＣｌ2を用い、０．５〜２Pa、好ましくは１Paの圧力でコイル型の電極に５００WのＲＦ（13.56MHz）電力を投入してプラズマを生成してエッチングを行う。基板側（試料ステージ）にも１００WのＲＦ（13.56MHz）電力を投入し、実質的に負の自己バイアス電圧が印加された状態で行う。ＣＦ4とＣｌ2を混合した場合にはＷ膜及びＴａ膜とも同程度の速度でエッチングすることがでできる。
【００５７】
第１のエッチング処理では、第１の導電層及び第２の導電層の端部がテーパー形状となるように加工する。テーパー部の角度は１５〜４５°とする。しかし、ゲート絶縁膜上に残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させるオーバーエッチング処理をすると良い。Ｗ膜に対する酸化窒化シリコン膜の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされる。こうして、第１のエッチング処理により第１の導電層と第２の導電層から成る第１の形状の導電層６１６〜６２０（第１の導電層６１６ａ〜６２０ａと第２の導電層６１６ｂ〜６２０ｂ）を形成する。
【００５８】
次に図７（Ｂ）に示すように第２のエッチング処理を行う。ＩＣＰエッチング装置を用い、エッチングガスにＣＦ4とＣｌ2とＯ2を混合して、１Paの圧力でコイル型の電極に５００ＷのＲＦ電力(13.56MHz)を供給してプラズマを生成する。基板側（試料ステージ）には５０WのＲＦ（13.56MHz）電力を投入し、第１のエッチング処理に比べ低い自己バイアス電圧となるようにする。このような条件によりＷ膜を異方性エッチングし、かつ、それより遅いエッチング速度でＴａＮ膜を異方性エッチングして第２の形状の導電層６２１〜６２５（第１の導電層６２１a〜６２５aと第２の導電層６２１ｂ〜６２５ｂ）を形成する。６２６はゲート絶縁膜であり、第２の形状の導電層６２１〜６２５で覆われない領域は、第１のエッチング処理と第２のエッチング処理により４０〜８０nm程度エッチングされ薄くなった領域が形成される。
【００５９】
ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴの不純物領域の形成は、第２の形状の導電層を利用して自己整合的に形成する。ｎチャネル型ＴＦＴには濃度の異なる２種類の不純物領域を形成する。図７（Ｃ）は第１のドーピング処理（高加速電圧低ドーズ量の条件）でｎ型を付与する不純物元素を添加して、第１の導電層６２１ａ〜６２５ａと重なる第１の不純物領域６２７〜６３０を形成する工程を示す。この場合、第１の不純物領域６２７〜６３０の外側には第２の不純物領域６３１〜６３４が形成される。ドーピング処理の方法は、イオンドープ法やイオン注入法などにより行う。ｎ型を付与する不純物元素は、周期律表第１５族の元素であり、代表的にはリン（Ｐ）または砒素（Ａｓ）を用いる。添加される不純物元素の濃度は第１の不純物領域において２×１０16〜１×１０18/cm3となるようにする。また、第２の不純物領域においては、１×１０17〜５×１０18/cm3となるようにする。
【００６０】
次に、図８（Ａ）に示すようにレジストによるマスク６３５を形成する。このマスクは画素ＴＦＴと駆動回路の内サンプリング回路のｎチャネル型ＴＦＴのソース及びドレイン領域を確定するために形成する。第２のドーピング処理は駆動回路のｎチャネル型ＴＦＴに第３の不純物領域６３６を形成するために行う。第３の不純物領域６３６に添加されるｎ型を付与する不純物元素の濃度は５×１０17〜５×１０19/cm3となるようにする。さらに、第３のドーピング処理を行い、ｎ型を付与する不純物元素が１×１０20〜１×１０21/cm3濃度で添加される第４の不純物領域６３７〜６３９を形成する。
【００６１】
ｐチャネル型ＴＦＴに対するの不純物領域の形成は、図８（Ｂ）で示す様に、レジストのマスク６４０をｎチャネル型ＴＦＴが形成される領域を保護するように形成し、第４のドーピング処理によりｐ型を付与する不純物元素が添加された第５の不純物領域６４１、６４２を形成する。ｐ型を付与する不純物元素は、周期律表第１３族の元素であり、代表的にはボロン（Ｂ）を用いる。
【００６２】
図８（Ｃ）に示すように、ゲート電極およびゲート絶縁膜上から第１の層間絶縁膜４６３を形成する。第１の層間絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１の層間絶縁膜６４３は無機絶縁物材料から形成し、膜中に５〜３０原子％、好ましくは１５〜２５原子％の水素が含有させておくと良い。第１の層間絶縁膜６４３の膜厚は１００〜２００ｎｍとする。酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、ＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成する。酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００６３】
その後、それぞれの濃度で添加したｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いて加熱処理を行っても良いし、レーザーアニール法で行っても良い。加熱処理で行う場合には酸素濃度が１ppm以下、好ましくは０．１ppm以下の窒素雰囲気中で４００〜７００℃、代表的には４００〜５５０℃で行うものであり、本実施例では５００℃で１時間の加熱処理を行う。この加熱処理により、第１の層間絶縁膜６４３が含有する水素が半導体膜中に拡散し、同時に水素化を行うこともできる。また、基板６０１に耐熱温度が低いプラスチック基板を用いる場合には、レーザーアニール法を適用することが好ましい。
【００６４】
また、加熱処理を行った後で、３〜１００％の水素を含む雰囲気中において３００〜４５０℃で１〜１２時間の熱処理を行って、半導体膜を水素化しても良い。いずれにしても、水素化の目的は半導体膜にある１０16〜１０18/cm3のダングリングボンドを水素で補償してその密度を低減させることにある。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００６５】
第２の層間絶縁膜６４４は、有機絶縁物材料を用い１．０〜２．０μｍの平均厚で形成する。有機樹脂材料としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。例えば、基板に塗布後、熱重合するタイプのポリイミドを用いる場合には、クリーンオーブンを用い３００℃で焼成して形成する。また、アクリルを用いる場合には、２液性のものを用い、主材と硬化剤を混合した後、スピナーを用いて基板全面に塗布した後、ホットプレートで８０℃６０秒の予備加熱を行い、さらにクリーンオーブンを用い２５０℃で６０分焼成して形成することができる。
【００６６】
このように、層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減することができる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、保護絶縁膜１４６として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いる必要がある。
【００６７】
その後、光露光プロセスにより所定のパターンのレジストマスクを形成し、それぞれの半導体膜に形成されるソース領域またはドレイン領域に達するコンタクトホールを形成する。コンタクトホールの形成はドライエッチング法により行う。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜６４４をエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１の層間絶縁膜６４３をエッチングする。さらに、島状半導体膜との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えてゲート絶縁膜をエッチングすることにより、良好にコンタクトホールを形成することができる。
【００６８】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、光露光プロセスにより所定のパターンのレジストマスクを形成し、エッチングによってソース配線及びドレイン配線６４５〜６５１を形成する。同時に形成される６５２は画素電極として機能するものである。図示していないが、本実施例ではこの電極を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体膜のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成して配線とする。
【００６９】
この状態で３００〜４５０℃で１〜１２時間の加熱処理（シンタリング）を行うと良好なオーミック接触を得ることができる。この加熱処理を水素雰囲気中で行えば、水素化処理を兼ねることもできる（図８（Ｃ））。
【００７０】
こうして、基板上に断熱層を設けて行うレーザー結晶化法により作製される結晶質半導体膜を用い、６枚のフォトマスクにより、駆動回路のＴＦＴと画素領域の画素ＴＦＴとを一体形成した基板を完成させることができる。駆動回路６６０には第１のｐチャネル型ＴＦＴ６５３、第１のｎチャネル型ＴＦＴ６５４、第２のｎチャネル型ＴＦＴ６５７、画素領域６６１には画素ＴＦＴ６５８、保持容量６５９が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００７１】
駆動回路６６０の第１のｐチャネル型ＴＦＴ６５３には、チャネル形成領域６６２、第５の不純物領域から成るソースまたはドレイン領域６６３、６６４を有したシングルドレインの構造で形成されている。しかし、ソースまたはドレイン領域６６３は第１の導電層６２１ａと重なるように形成されている。
【００７２】
第１のｎチャネル型ＴＦＴ６５４はチャネル形成領域６６５、ゲート電極である第２の導電層６２２ａと重なる第３の不純物領域６６６、ゲート電極の外側に形成される第４の不純物領域６６７を有している。第３の不純物領域６６６はＬＤＤ（Lightly Doped Drain）領域であり、第４の不純物領域６６７はソース領域またはドレイン領域として機能する領域である。特に、第３の不純物領域６６６はゲート電極とオーバーラップするＬＤＤ領域（このようなＬＤＤ領域をＬovと表記する）であり、ＧＯＬＤ（Gate Overlapped Drain）構造とも呼ばれている。これによりホットキャリア効果によるＴＦＴの劣化を防止することができ、１０Ｖ以上の高い電圧を印加してもきわめて安定した動作を得ることができる。
【００７３】
また、第２のｎチャネル型ＴＦＴ６５７はチャネル形成領域６６８、ゲート電極である第２の導電層６２３ａと重なる第１の不純物領域６６９、ゲート電極の外側に形成される第２の不純物領域６７０、第４の不純物領域６７１を有している。第１の不純物領域６６９はＬovであり、ホットキャリア効果によるＴＦＴの劣化を防止する。第２の不純物領域６７０はゲート電極とオーバーラップしないＬＤＤ領域（このようなＬＤＤ領域をＬoffと表記する）であり、オフ電流を低減する効果がある。
【００７４】
画素ＴＦＴ６５８には、チャネル形成領域６７２、第１の不純物領域６７３、第２の不純物領域６７４、第４の不純物領域６７５を有している。図８（Ｃ）では画素ＴＦＴ６５８をダブルゲート構造で示したが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。さらに、容量配線６２５と、ゲート絶縁膜と同じ材料から成る絶縁膜と、半導体膜６７８、６７９（６７９にはｎ型を付与する不純物元素が添加されている）とから保持容量６５９が形成されている。
【００７５】
第１の不純物領域から第４の不純物領域にはｎ型を付与する不純物元素が添加されている。第１の不純物領域には２×１０16〜１×１０18/cm3、第２の不純物領域には１×１０17〜５×１０18/cm3、第３の不純物領域には５×１０17〜５×１０19/cm3、第４の不純物領域には１×１０20〜１×１０21/cm3の濃度で不純物元素を添加する。第５の不純物領域はｐ型を付与する不純物元素が添加され、第４の不純物領域よりも１．５〜３倍の濃度で不純物元素を添加しておく。
【００７６】
第１の不純物領域と第３の不純物領域はＬovであり、チャネル長方向の長さを０．５〜３μm、好ましくは０．５〜１．５μmで形成する。この２つの不純物領域において添加する不純物元素の濃度に違いを持たせる理由は、前者はオフ電流の低減を考慮して可能な限り低濃度で形成するのに対し、後者は電流駆動能力を高めるためにオン電流を重視していることに由来している。第２の不純物領域はＬoffであり、チャネル長方向の長さを０．５〜３μm、好ましくは１．０〜１．５μmで形成する。
【００７７】
第１のｐチャネル型ＴＦＴ６５３及び第１のｎチャネル型ＴＦＴ６５４はシフトレジスタ回路やバッファ回路などを形成する。第２のｎチャネル型ＴＦＴ６５７はサンプリング回路に適用する。このように、アクティブマトリクス基板上に形成される各回路が要求する仕様に応じてＴＦＴの構造を最適化しその動作性能と信頼性を向上させることが可能となる。
【００７８】
図９は画素部のほぼ一画素分を示す上面図である。図中に示すＡ−Ａ'断面が図８（Ｃ）に示す画素部の断面図に対応している。画素ＴＦＴ６５８のゲート電極６２４は、図示されていないゲート絶縁膜を介してその下の島状半導体膜６１１と交差している。図示はしていないが、島状半導体膜６１１には、ソース領域、ドレイン領域、ＬＤＤ領域が形成されている。また、６７０はソース配線６５１とソース領域とのコンタクト部、６７１は画素電極６５２とドレイン領域とのコンタクト部である。保持容量６５９は、画素ＴＦＴ６５８のドレイン領域から延在する半導体膜とゲート絶縁膜を介して容量配線６２５が重なる領域で形成されている。ここで示す構成は、画素電極６５２がソース配線やドレイン配線と同じ材料で形成されており、即ち、反射型の表示装置に適用可能なアクティブマトリクス基板を示している。
【００７９】
[実施例２]
実施例１で作製したアクティブマトリクス基板は反射型の表示装置に適用することができる。一方、透過型の液晶表示装置とする場合には画素部の各画素に設ける画素電極を透明電極で形成すれば良い。本実施例では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法について図１４を用いて説明する。
【００８０】
アクティブマトリクス基板は実施例１と同様に作製する。しかし、ソース配線及びドレイン配線を形成する前に、第２の層間絶縁膜６４４上に透明導電膜を形成し、画素電極６８０を形成する。その後、ソース配線６８１及びドレイン配線６８２を形成する。ドレイン配線６８２は画素電極６８０と重ね合わせてコンタクト部を形成する。ソース配線及びドレイン配線の一例は、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体膜のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜上に重ねてＡｌを３００〜４００nmの厚さで形成して設ける。この構成にすると、画素電極６８０はドレイン配線６８２を形成するＴｉ膜のみと接触することになる。その結果、透明導電膜材料とＡｌとが反応するのを防止できる。
【００８１】
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して熱安定性にも優れているので、ドレイン配線１６９の端面で接触するＡｌとの腐蝕反応を防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【００８２】
このようにして、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。本実施例では、実施例１と同様な工程として説明したが、このような構成は実施例２や実施例３で示すアクティブマトリクス基板に適用することができる。
【００８３】
[実施例３]
本実施例では実施例１または実施例２で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図１０に示すように、図８（Ｃ）の状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。スペーサは数μｍの粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形成した後これをパターニングして形成する方法を採用する。このようなスペーサの材料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、柱状スペーサ７０１、７０２の形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示装置としての機械的な強度を確保することができる。形状は円錐状、角錐状など特別の限定はない。がその高さは使用する液晶材料にも依存して、ネマチック液晶の場合には３〜８μm、スメチック液晶の場合には１〜４μmとなるようにする。
【００８４】
柱状スペーサの配置は任意に決定すれば良いが、好ましくは、図１０で示すように、画素領域においては画素電極６５２のコンタクト部６７１と重ねてその部分を覆うように柱状スペーサ７０１を形成すると良い。コンタクト部６７１は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部６７１にスペーサ用の樹脂を充填する形で柱状スペーサ７０１を形成することでディスクリネーションなどを防止することができる。
【００８５】
その後、配向膜７０３を形成する。配向膜にはポリイミド樹脂を用る。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。画素領域に設けた柱状スペーサ７０１の端部からラビング方向に対してラビングされない領域が２μｍ以下となるようにする。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のＴＦＴ上にも柱状スペーサ７０２を形成しておくと、スペーサとしての本来の役割と、静電気からＴＦＴを保護する効果を得ることができる。
【００８６】
対向側の対向基板７０４には、透明導電膜で形成される対向電極７０５および配向膜７０６を形成する。そして、画素領域と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤（図示せず）で貼り合わせる。その後、両基板の間に液晶７０７を注入し、封止材（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図１０に示すアクティブマトリクス型の液晶表示装置が完成する。
【００８７】
図１２はスペーサとシール剤を形成したアクティブマトリクス基板の上面図を示し、画素部および駆動回路部とスペーサおよびシール剤の位置関係を示す上面図である。画素領域８８８の周辺に駆動回路として走査信号駆動回路８８５と画像信号駆動回路８８６が設けられている。さらに、その他ＣＰＵやメモリなどの信号処理回路８８７も付加されていても良い。そして、これらの駆動回路は接続配線８８３によって外部入出力端子８８２と接続されている。画素部８８８では走査信号駆動回路８８５から延在するゲート配線群８８９と画像信号駆動回路８８６から延在するソース配線群８９０がマトリクス状に交差して画素を形成し、各画素にはそれぞれ図８（Ｃ）で示す画素ＴＦＴ６５８と保持容量６５９が設けられている。
【００８８】
画素領域に設ける柱状スペーサ７０１は、すべての画素に対して設けても良いが、マトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は２０〜１００％とすると良い。また、駆動回路部に設けるスペーサ７０２はその全面を覆うように設けても良いし、図１０で示したように各ＴＦＴのソースおよびドレイン配線の位置にあわせて複数個に分割して設けても良い。シール材８７９は、基板１０１上の画素部８８８および走査信号制御回路８８５、画像信号制御回路８８６、その他の信号処理回路８８７の外側であって、外部入出力端子８８２よりも内側に形成する。
【００８９】
このようなアクティブマトリクス型液晶表示装置の構成を図１３の斜視図を用いて説明する。図１３においてアクティブマトリクス基板は、基板１０１上に形成された、画素部８８８と、走査信号駆動回路８８５と、画像信号駆動回路８８６とその他の信号処理回路８８７とで構成される。画素部８８８には画素ＴＦＴ６５８と保持容量６５９が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路８８５と、画像信号駆動回路８８６はそれぞれゲート配線６２４とソース配線６５１で画素ＴＦＴ６５８に接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）８９１が外部入力端子８８２に接続していて画像信号などを入力するのに用いる。そして接続配線８８３でそれぞれの駆動回路に接続している。また、対向基板７０４には図示していないが、遮光膜や透明電極が設けられている。
【００９０】
このような構成の液晶表示装置は、実施例１、２で示すアクティブマトリクス基板を用いて形成することができる。実施例１で示すアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施例２で示すアクティブマトリクス基板を用いると透過型の液晶表示装置を得ることができる。
【００９１】
[実施例４]
本実施例では、実施例１と同様なアクティブマトリクス基板で、エレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料を用いた自発光型の表示パネル（以下、ＥＬ表示装置と記す）を作製する例について説明する。図１６（Ａ）はそのＥＬ表示パネルの上面図を示す。図１６（Ａ）において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと接続される。
【００９２】
図１６（Ａ）のＡ−Ａ'線に対応する断面図を図１６（Ｂ）に示す。このとき少なくとも画素部の上方、好ましくは駆動回路及び画素部の上方に対向板８０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ材料を用いた自発光層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤１９にはフィラー（図示せず）が混入されていて、このフィラーによりほぼ均一な間隔を持って２枚の基板が貼り合わせられている。さらに、シール材１９の外側とＦＰＣ１７の上面及び周辺は封止剤８１で密封する構造とする。封止剤８１はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
【００９３】
このように、シール剤１９によりアクティブマトリクス基板１０と対向基板８０とが貼り合わされると、その間には空間が形成される。その空間には充填剤８３が充填される。この充填剤８３は対向板８０を接着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、自発光層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤８３の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、自発光層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜８２を形成し、充填剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構造としていある。
【００９４】
対向板８０にはガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム（デュポン社の商品名）、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μｍのアルミニウム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、ＥＬ素子は密閉された状態となり外気から遮断されている。
【００９５】
また、図１６（Ｂ）において基板１０、下地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴの内、特にｎチャネル型ＴＦＴにははホットキャリア効果によるオン電流の低下や、Ｖthシフトやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構成のＬＤＤ領域が設けられている。
【００９６】
例えば、駆動回路用ＴＦＴ２２として、図８（Ｃ）に示すｐチャネル型ＴＦＴ６５３とｎチャネル型ＴＦＴ６５４を用いれば良い。また、画素部のＴＦＴには、駆動電圧にもよるが、１０Ｖ以上であれば図８（Ｃ）に示す第１のｎチャネル型ＴＦＴ６５４またはそれと同様な構造を有するｐチャネル型ＴＦＴを用いれば良い。第１のｎチャネル型ＴＦＴ６５４はドレイン側にゲート電極とオーバーラップするＬＤＤが設けられた構造であるが、駆動電圧が１０Ｖ以下であれば、ホットキャリア効果によるＴＦＴの劣化は殆ど無視できるので、あえて設ける必要はない。
【００９７】
図８（Ｃ）の状態のアクティブマトリクス基板からＥＬ表示装置を作製するには、ソース配線、ドレイン配線上に樹脂材料でなる層間絶縁膜（平坦化膜）２６を形成し、その上に画素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成する。透明導電膜には酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
【００９８】
次に、自発光層２９を形成する。自発光層２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【００９９】
自発光層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１００】
自発光層２９を形成したら、その上に陰極３０を形成する。陰極３０と自発光層２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中で自発光層２９と陰極３０を連続して形成するか、自発光層２９を不活性雰囲気で形成し、大気解放しないで真空中で陰極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１０１】
なお、本実施例では陰極３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的には自発光層２９上に蒸着法で１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極３０は３１で示される領域において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料３２を介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさらに樹脂層８０が形成され、この部分の接着強度を高めている。
【０１０２】
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２８のエッチング時（自発光層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１０３】
また、配線１６はシーリル１９と基板１０との間を隙間（但し封止剤８１で塞がれている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について説明したが、他の配線１４、１５も同様にしてシーリング材１８の下を通ってＦＰＣ１７に電気的に接続される。
【０１０４】
ここで画素部のさらに詳細な断面構造を図１７に、上面構造を図１８（Ａ）に、回路図を図１８（Ｂ）に示す。図１７（Ａ）において、基板２４０１上に設けられたスイッチング用ＴＦＴ２４０２は実施形態１の図１の画素ＴＦＴ１４９と同じ構造で形成する。ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、ゲート電極と重ならないオフセット領域が設けられたＬＤＤを形成することでオフ電流値を低減することができるという利点がある。尚、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【０１０５】
また、電流制御用ＴＦＴ２４０３は図８（Ｃ）で示す第１のｎチャネル型ＴＦＴ６５４を用いて形成する。このＴＦＴ構造は、ドレイン側にのみゲート電極とオーバーラップするＬＤＤが設けられた構造であり、ゲートとドレイン間の寄生容量や直列抵抗を低減させて電流駆動能力を高める構造となっている。別な観点からも、構造であることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴにゲート電極と一部が重なるＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、動作の安定性を高めることができる。このとき、スイッチング用ＴＦＴ２４０２のドレイン線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に接続するゲート線である。
【０１０６】
また、本実施例では電流制御用ＴＦＴ２４０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１０７】
また、図１８（Ａ）に示すように、電流制御用ＴＦＴ２４０３のゲート電極３７となる配線は２４０４で示される領域で、電流制御用ＴＦＴ２４０３のドレイン線４０と絶縁膜を介して重なる。このとき、２４０４で示される領域ではコンデンサが形成される。このコンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線４０は電流供給線（電源線）２５０１に接続され、常に一定の電圧が加えられている。
【０１０８】
スイッチング用ＴＦＴ２４０２及び電流制御用ＴＦＴ２４０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成される自発光層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、自発光層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１０９】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２４０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４４が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。尚、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk, H.Becker, O.Gelsen, E.Kluge, W.Kreuder, and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１１０】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０nm（好ましくは４０〜１００nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせて自発光層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１１１】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造の自発光層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１１２】
陽極４７まで形成された時点で自発光素子２４０５が完成する。なお、ここでいうＥＬ素子２４０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図１８（Ａ）に示すように画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１１３】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１１４】
以上のように本願発明のＥＬ表示パネルは図１８のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
【０１１５】
図１７（Ｂ）は自発光層の構造を反転させた例を示す。電流制御用ＴＦＴ２６０１は図８（Ｃ）のｐチャネル型ＴＦＴ６５３と同じ構造で形成する。作製プロセスは実施例１を参照すれば良い。本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１１６】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。本実施例の場合、発光層５３で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。
【０１１７】
以上のような、本実施例で示すＥＬ表示装置は、実施例６の電子機器の表示部として用いることができる。
【０１１８】
[実施例５]
本実施例では、図１８（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図１９に示す。なお、本実施例において、２７０１はスイッチング用ＴＦＴ２７０２のソース配線、２７０３はスイッチング用ＴＦＴ２７０２のゲート配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７０６、２７０８は電流供給線、２７０７はＥＬ素子とする。
【０１１９】
図１９（Ａ）は、二つの画素間で電流供給線２７０６を共通とした場合の例である。即ち、二つの画素が電流供給線２７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１２０】
また、図１９（Ｂ）は、電流供給線２７０８をゲート配線２７０３と平行に設けた場合の例である。尚、図１９（Ｂ）では電流供給線２７０８とゲート配線２７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線２７０８とゲート配線２７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１２１】
また、図１９（Ｃ）は、図１９（Ｂ）の構造と同様に電流供給線２７０８をゲート配線２７０３と平行に設け、さらに、二つの画素を電流供給線２７０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線２７０８をゲート配線２７０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。図１９（Ａ）、図１９（Ｂ）では電流制御用ＴＦＴ２７０４のゲートにかかる電圧を保持するためにコンデンサ２７０５を設ける構造としているが、コンデンサ２７０５を省略することも可能である。
【０１２２】
電流制御用ＴＦＴ２７０４として図１７（Ａ）に示すようなｎチャネル型ＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極と重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ２７０５の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極とＬＤＤ領域とが重なり合った面積で変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。また、図１９（Ａ）、（Ｂ）、（Ｃ）の構造においても同様にコンデンサ２７０５を省略することは可能である。
【０１２３】
尚、本実施例で示すＥＬ表示装置の回路構成は、実施形態１で示すＴＦＴの構成から選択して図１９に示す回路を形成すれば良い。また、実施例７の電子機器の表示部として本実施例のＥＬ表示パネルを用いることが可能である。
【０１２４】
[実施例６]
本発明を実施して作製された画素部や駆動回路を同一の基板上に一体形成したアクティブマトリクス基板は、さまざまな電気光学装置（アクティブマトリクス型液晶表示装置、アクティブマトリクス型ＥＬ表示装置、アクティブマトリクス型ＥＣ表示装置）に用いることができる。即ち、これらの電気光学装置を表示媒体として組み込んだ電子機器全てに本発明を実施できる。
【０１２５】
そのような電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）パーソナルコンピュータ、テレビ、携帯電話または電子書籍など）が上げられる。それらの一例を図２０、２１に示す。
【０１２６】
図２０（Ａ）は携帯電話であり、本体９００１、音声出力部９００２、音声入力部９００３、表示装置９００４、操作スイッチ９００５、アンテナ９００６から構成されている。本発明はアクティブマトリクス基板を備えた表示装置９００４に適用することができる。
【０１２７】
図２０（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本発明はアクティブマトリクス基板を備えた表示装置９１０２に適用することができる。
【０１２８】
図２０（Ｃ）はモバイルコンピュータであり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。本発明はアクティブマトリクス基板を備えた表示装置９２０５に適用することができる。
【０１２９】
図２０（Ｄ）はゴーグル型ディスプレイであり、本体９３０１、表示装置９３０２、アーム部９３０３で構成される。本発明は表示装置９３０２に適用することができる。また、表示されていないが、その他の信号制御用回路に使用することもできる。
【０１３０】
図２０（Ｅ）は携帯書籍であり、本体９５０１、表示装置９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。本発明は、表示装置９５０３は直視型の表示装置に適用することができる。
【０１３１】
図２１（Ａ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Digital Versatile Disc）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の信号制御回路に適用することができる。
【０１３２】
図２１（Ｂ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。
【０１３３】
図２１（Ｃ）はパーソナルコンリュータであり、本体９６０１、画像入力部９６０２、表示装置９６０３、キーボード９６０４などから構成されている。本発明は表示装置９６０３に適用することができる。
【０１３４】
図２２（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【０１３５】
図２２（Ｂ）はリアプロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【０１３６】
なお、図２２（Ｃ）は、図２２（Ａ）及び図２２（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２２（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１３７】
また、図２２（Ｄ）は、図２２（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２２（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１３８】
ただし、図２２に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬ表示装置での適用例は図示していない。
【０１３９】
このように、本願発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜５のどのような組み合わせから成る構成を用いても実現することができる。
【０１４０】
【発明の効果】
ＴＦＴの電界効果移動度はチャネル形成領域の結晶粒界の数に大きく依存する。電界効果移動度を向上させるためには結晶粒界の数を少なくすれば良い。本発明のレーザー結晶化法は、断熱層によって結晶成長過程における温度変化を制御することにより、結晶粒の大粒径化を実現する。従って、そのような結晶質半導体膜を用いることにより、チャネル形成領域に存在する結晶粒界の数は確率的に減少させることができる。その結果、ＴＦＴの電界効果移動度を向上させることができ、該ＴＦＴを用いて作製される液晶表示装置やＥＬ表示装置の性能を向上させることができる。
【図面の簡単な説明】
【図１】 本発明のレーザー結晶化法の概念を説明する図。
【図２】 線状レーザー光を用いるレーザー結晶化法の概念を説明する図。
【図３】 レーザー装置の構成を説明する図。
【図４】 有機含有酸化シリコン膜を断熱層とする本発明のレーザー結晶化法を説明する図。
【図５】 液相法による有機含有酸化シリコン膜の作製方法を説明する図。
【図６】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図７】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図８】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図９】 画素領域の画素を示す上面図。
【図１０】 液晶表示装置の構成を説明する断面図。
【図１１】 断熱層を多孔質シリコンで形成する本発明のレーザー結晶化法を説明する図。
【図１２】 液晶表示装置の入力端子、配線、回路配置、スペーサ、シール剤の配置を説明する上面図。
【図１３】 液晶表示装置の構成を説明する斜視図。
【図１４】 透過型液晶表示装置の画素の構成を説明する断面図。
【図１５】 レーザー装置の構成を説明する図。
【図１６】 ＥＬ表示装置の構造を示す上面図及び断面図。
【図１７】 ＥＬ表示装置の画素部の断面図。
【図１８】 ＥＬ表示装置の画素部の上面図と回路図。
【図１９】 ＥＬ表示装置の画素部の回路図の例。
【図２０】 半導体装置の一例を示す図。
【図２１】 半導体装置の一例を示す図。
【図２２】 プロジェクターの一例を示す図。
Claims (7)
- 絶縁表面上にエチル（Ｃ２Ｈ５）基、プロピル（Ｃ ３ Ｈ ７ ）基、ブチル（Ｃ ４ Ｈ ９ ）基、ビニル（Ｃ ２ Ｈ ３ ）基、フェニル（Ｃ６Ｈ５）基、ＣＦ３基のいずれかを含有する酸化シリコンから成る断熱層を形成する第１の工程と、
前記断熱層上に第１の絶縁層を形成する第２の工程と、
前記第１の絶縁層上に非晶質構造を有する半導体膜を形成する第３の工程と、
前記非晶質構造を有する半導体膜にレーザー光を照射して結晶構造を有する半導体膜を形成する第４の工程とを有することを特徴とする半導体装置の作製方法。 - 基板上に多孔質シリコンから成る断熱層を形成する第１の工程と、
前記断熱層上に第１の絶縁層を形成する第２の工程と、
前記第１の絶縁層上に非晶質構造を有する半導体膜を形成する第３の工程と、
前記非晶質構造を有する半導体膜にレーザー光を照射して結晶構造を有する半導体膜を形成する第４の工程とを有することを特徴とする半導体装置の作製方法。 - 基板上に第１のｎチャネル型ＴＦＴと第２のｎチャネル型ＴＦＴとを形成する半導体装置の作製方法において、
前記基板上にエチル（Ｃ２Ｈ５）基、プロピル（Ｃ ３ Ｈ ７ ）基、ブチル（Ｃ ４ Ｈ ９ ）基、ビニル（Ｃ ２ Ｈ ３ ）基、フェニル（Ｃ６Ｈ５）基、ＣＦ３基のいずれかを含有する酸化シリコンから成る断熱層を形成する第１の工程と、
前記断熱層上に第１の絶縁層を形成する第２の工程と、
前記第１の絶縁層上に非晶質構造を有する半導体膜を形成する第３の工程と、
前記非晶質構造を有する半導体膜にレーザー光を照射して結晶構造を有する半導体膜を形成する第４の工程と、
前記結晶構造を有する半導体膜から、島状に分離した第１の半導体膜と第２の半導体膜とを形成する第５の工程と、
前記第１の半導体膜と第２の半導体膜の上方に第１の導電層と第２の導電層とを重ねて形成する第６の工程と、
前記第１の導電層と第２の導電層とをエッチングして、端部にテーパー部を有する複数の第１の形状の導電層を形成する第７の工程と、
前記複数の第１の形状の導電層を異方性エッチングして、前記第１の導電層の内側に第２の導電層が設けられた複数の第２の形状の導電層を形成する第８の工程と、
前記第１の半導体膜に、一導電型の不純物元素を添加して、前記第２の形状の導電層と重なる第１の不純物領域と、前記第２の形状の導電層と重ならない第２の不純物領域を形成する第９の工程と、
前記第２の半導体膜に、一導電型の不純物元素を添加して、前記第２の形状の導電層と重なる第３の不純物領域を形成する第１０の工程とを有することを特徴とする半導体装置の作製方法。 - 基板上に第１のｎチャネル型ＴＦＴと第２のｎチャネル型ＴＦＴとを形成する半導体装置の作製方法において、
前記基板上に多孔質シリコンから成る断熱層を形成する第１の工程と、
前記断熱層上に第１の絶縁層を形成する第２の工程と、
前記第１の絶縁層上に非晶質構造を有する半導体膜を形成する第３の工程と、
前記非晶質構造を有する半導体膜にレーザー光を照射して結晶構造を有する半導体膜を形成する第４の工程と、
前記結晶構造を有する半導体膜から、島状に分離した第１の半導体膜と第２の半導体膜とを形成する第５の工程と、
前記第１の半導体膜と第２の半導体膜の上方に第１の導電層と第２の導電層とを重ねて形成する第６の工程と、
前記第１の導電層と第２の導電層とをエッチングして、端部にテーパー部を有する複数の第１の形状の導電層を形成する第７の工程と、
前記複数の第１の形状の導電層を異方性エッチングして、前記第１の導電層の内側に第２の導電層が設けられた複数の第２の形状の導電層を形成する第８の工程と、
前記第１の半導体膜に、一導電型の不純物元素を添加して、前記第２の形状の導電層と重なる第１の不純物領域と、前記第２の形状の導電層と重ならない第２の不純物領域を形成する第９の工程と、
前記第２の半導体膜に、一導電型の不純物元素を添加して、前記第２の形状の導電層と重なる第３の不純物領域を形成する第１０の工程とを有することを特徴とする半導体装置の作製方法。 - 請求項３または請求項４において、前記一導電型の不純物元素が添加された第２の不純物領域の該不純物元素の濃度は、前記一導電型の不純物元素が添加された第１の不純物領域の該不純物元素の濃度よりも高く、かつ、前記一導電型の不純物元素が添加された第３の不純物領域の該不純物元素の濃度よりも低く形成することを特徴とする半導体装置の作製方法。
- 請求項３または請求項４において、前記一導電型の不純物元素が添加された第１の不純物領域の該不純物元素の濃度は、２×１０１６〜１×１０１８／ｃｍ３で添加し、前記一導電型の不純物元素が添加された第２の不純物領域の該不純物元素の濃度は、１×１０１７〜５×１０１８／ｃｍ３で添加し、前記一導電型の不純物元素が添加された第３の不純物領域の該不純物元素の濃度は、５×１０１７〜５×１０１９／ｃｍ３で添加し、かつ、前記一導電型の不純物元素が添加された第２の不純物領域の該不純物元素の濃度は、前記一導電型の不純物元素が添加された第１の不純物領域の該不純物元素の濃度よりも高く、かつ、前記一導電型の不純物元素が添加された第３の不純物領域の該不純物元素の濃度よりも低い関係を満たすように形成することを特徴とする半導体装置の作製方法。
- 請求項３または請求項４において、前記第１のｎチャネル型ＴＦＴは画素領域に形成し、前記第２のｎチャネル型ＴＦＴは駆動回路部に形成されることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087670A JP4463374B2 (ja) | 2000-03-27 | 2000-03-27 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000087670A JP4463374B2 (ja) | 2000-03-27 | 2000-03-27 | 半導体装置の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001274087A JP2001274087A (ja) | 2001-10-05 |
| JP4463374B2 true JP4463374B2 (ja) | 2010-05-19 |
Family
ID=18603643
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000087670A Expired - Fee Related JP4463374B2 (ja) | 2000-03-27 | 2000-03-27 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4463374B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007049181A (ja) * | 2002-01-17 | 2007-02-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7615473B2 (en) | 2002-01-17 | 2009-11-10 | Semiconductor Energy Laboratory Co., Ltd. | Method of introducing ion and method of manufacturing semiconductor device |
| TWI311213B (en) | 2004-12-24 | 2009-06-21 | Au Optronics Corp | Crystallizing method for forming poly-si films and thin film transistors using same |
| CN100388423C (zh) * | 2005-01-17 | 2008-05-14 | 友达光电股份有限公司 | 多晶硅薄膜的制造方法以及由此获得的薄膜晶体管 |
| KR100719555B1 (ko) | 2005-07-20 | 2007-05-17 | 삼성에스디아이 주식회사 | 박막 트랜지스터, 그 박막 트랜지스터를 포함한 유기 발광표시장치 및 그 박막 트랜지스터에 이용되는 다결정 반도체결정화 방법 |
| KR100744398B1 (ko) * | 2006-04-21 | 2007-07-30 | 비오이 하이디스 테크놀로지 주식회사 | 다결정실리콘 박막트랜지스터 제조방법 및 이를 이용한액정표시장치의 어레이 기판 제조방법 |
| CN105374882A (zh) | 2015-12-21 | 2016-03-02 | 武汉华星光电技术有限公司 | 一种低温多晶硅薄膜晶体管及其制备方法 |
-
2000
- 2000-03-27 JP JP2000087670A patent/JP4463374B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001274087A (ja) | 2001-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7384832B2 (en) | Method of manufacturing a semiconductor device | |
| US7638377B2 (en) | Semiconductor device and manufacturing method thereof | |
| US7132687B2 (en) | Semiconductor device and method of manufacturing the same | |
| US6380007B1 (en) | Semiconductor device and manufacturing method of the same | |
| US6878968B1 (en) | Semiconductor device | |
| US7122409B2 (en) | Semiconductor device and a method of manufacturing the same | |
| US6555875B2 (en) | EL display device with a TFT | |
| US7670881B2 (en) | Method of manufacturing a semiconductor device | |
| US7951654B2 (en) | Method of fabricating semiconductor device | |
| JP2000216399A (ja) | 半導体装置およびその作製方法 | |
| JP4519278B2 (ja) | 半導体装置の作製方法 | |
| JP4801238B2 (ja) | 半導体装置の作製方法 | |
| JP4776766B2 (ja) | 半導体装置の作製方法 | |
| JP4463374B2 (ja) | 半導体装置の作製方法 | |
| JP4637376B2 (ja) | レーザ照射装置及び半導体装置の作製方法 | |
| JP4531177B2 (ja) | 半導体装置の作製方法 | |
| JP4986332B2 (ja) | 半導体装置の作製方法 | |
| JP4357672B2 (ja) | 露光装置および露光方法および半導体装置の作製方法 | |
| JP5244274B2 (ja) | 半導体装置の作製方法 | |
| JP4776773B2 (ja) | 半導体装置の作製方法 | |
| JP4463377B2 (ja) | 半導体装置およびその作製方法 | |
| JP4712156B2 (ja) | 半導体装置の作製方法 | |
| JP4776767B2 (ja) | 半導体装置の作製方法 | |
| JP2001326178A (ja) | 半導体装置及びその作製方法 | |
| JP4472082B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091225 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100105 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100122 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100216 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100217 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130226 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140226 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |