JP4776767B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4776767B2 JP4776767B2 JP2000327179A JP2000327179A JP4776767B2 JP 4776767 B2 JP4776767 B2 JP 4776767B2 JP 2000327179 A JP2000327179 A JP 2000327179A JP 2000327179 A JP2000327179 A JP 2000327179A JP 4776767 B2 JP4776767 B2 JP 4776767B2
- Authority
- JP
- Japan
- Prior art keywords
- island
- layer
- film
- semiconductor layer
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁表面を有する基板上に形成する結晶構造を有する半導体膜の作製方法、並びに該半導体膜を活性層に用いた半導体装置の作製方法に関する。特に、結晶質半導体で活性層を形成した薄膜トランジスタの作製方法に関する。尚、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、薄膜トランジスタを用いて形成されるアクティブマトリクス駆動方式の液晶表示装置に代表される電気光学装置、およびそのような電気光学装置を部品として搭載した電子機器を範疇とする。
【０００２】
【従来の技術】
絶縁表面を有する透光性基板上に非晶質半導体膜を形成し、レーザーアニール法やファーネスアニール炉を用いた熱処理（以下、熱アニール法と呼ぶ）で結晶化させた結晶質半導体膜を薄膜トランジスタ（Thin Film Transistor:以下、ＴＦＴと記す）の活性層に用いる技術が開発されている。絶縁表面を有する透光性基板には、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板が多くの場合用いられている。このようなガラス基板は石英基板と比べ耐熱性は劣るものの市販価格は安価であり、また大面積基板を容易に製造できる利点を有している。
【０００３】
レーザーアニール法はガラス基板の温度をあまり上昇させず、非晶質半導体膜にのみ高いエネルギーを与えて結晶化させることができる結晶化技術として知られている。特に、波長４００ｎｍ以下の短波長光を発振するエキシマレーザーは、このレーザーアニール法の開発当初から用いられてきた代表的なレーザーである。近年ではその他に固体レーザーのＹＡＧレーザーを用いる技術も開発されている。これらのレーザーアニール法は、レーザービームを被照射面においてスポット状や線状となるように光学系で加工し、その加工されたレーザー光で基板上の被照射面を走査すること（レーザー光の照射位置を被照射面に対して相対的に移動させる）により行う。例えば、線状レーザー光を用いたエキシマレーザーアニール法は、その長手方向と直角な方向だけの走査で被照射面全体をレーザーアニールすることも可能であり、生産性に優れることからＴＦＴを用いる液晶表示装置の製造技術として主流となりつつある。その技術は一枚のガラス基板上に画素部を形成するＴＦＴ（画素ＴＦＴ）と、画素部の周辺に設けられる駆動回路のＴＦＴを形成したモノシリック型の液晶表示装置を可能とした。
【０００４】
しかし、非晶質半導体膜をレーザーアニールして作製される結晶質半導体膜は複数の結晶粒が集合したものであり、その結晶粒の位置と大きさはランダムなものであった。ガラス基板上に作製されるＴＦＴは、素子分離のために結晶質半導体層を島状のパターンに分離して形成している。その場合、結晶粒の位置や大きさを指定して形成することはできなかった。結晶粒の界面（結晶粒界）には、非晶質構造や結晶欠陥などに起因する再結合中心や捕獲中心や結晶粒界におけるポテンシャル準位の影響により、キャリアの電流輸送特性が低下させる原因があることが知られている。しかし、結晶の性質がＴＦＴの特性に重大な影響を及ぼすチャネル形成領域を、結晶粒界の影響を排除して単一の結晶粒で形成することは殆ど不可能であった。そのため結晶質シリコン膜を活性層とするＴＦＴは、単結晶シリコン基板に作製されるＭＯＳトランジスタの特性と同等なものは今日まで得られていない。
【０００５】
このような問題点を解決するために、結晶粒を大きく成長させる試みがなされている。例えば、「"High-Mobility Poly-Si Thin-Film Transistors Fabricated by a Novel Excimer Laser Crystallization Method", K.Shimizu, O.Sugiura and M.Matumura, IEEE Transactions on Electron Devices vol.40, No.1, pp112-117,1993」には、基板上にＳｉ／ＳｉＯ2／Ｓｉの３層構造の膜を形成し、エキシマレーザー光をその膜側と基板側の両側から照射するレーザーアニール法についての報告がある。その方法によれば、ある所定のエネルギー強度でレーザー光を照射することにより結晶粒の大粒形化を図ることができることが示されている。
【０００６】
【発明が解決しようとする課題】
上記Ishiharaらの方法は、非晶質シリコン膜の下地材料の熱特性を局所的に変化させて、基板への熱の流れを制御して温度勾配を持たせることを特徴としている。しかしながら、そのためにガラス基板上に高融点金属層／酸化シリコン層／半導体膜の３層構造を形成している。この半導体膜を活性層としてトップゲート型のＴＦＴを形成することは構造的には可能であるが、半導体膜と高融点金属層との間に設けられた酸化シリコン膜により寄生容量が発生するので、消費電力が増加し、ＴＦＴの高速動作を実現することは困難となる。
【０００７】
一方、高融点金属層をゲート電極とすることにより、ボトムゲート型または逆スタガ型のＴＦＴに対しては有効に適用できうると考えられる。しかし、前記３層構造において、半導体膜の厚さを除いたとしても、高融点金属層と酸化シリコン層の膜厚は、結晶化工程において適した膜厚と、ＴＦＴ素子としての特性において適した膜厚とは必ずしも一致しないので、結晶化工程における最適設計と素子構造の最適設計とを両方同時に満足することはできない。
【０００８】
また、透光性のない高融点金属層をガラス基板の全面に形成すると、透過型の液晶表示装置を製作することは不可能である。高融点金属層は熱伝導率が高いという点では有用であるが、高融点金属材料として使用されるクロム（Ｃｒ）膜やチタン（Ｔｉ）膜は内部応力が高いので、ガラス基板との密着性に問題が生じる可能性が高い。さらに、内部応力の影響はこの上層に形成する半導体膜へも及び、形成された結晶性半導体膜に歪みを与える力として作用する可能性が大きい。
【０００９】
一方、ＴＦＴにおいて重要な特性パラメータであるしきい値電圧（以下、Ｖthと記す）を所定の範囲内に制御するためには、チャネル形成領域の価電子制御の他に、活性層に密接して絶縁膜で形成する下地膜やゲート絶縁膜の荷電欠陥密度を低減さることや、その内部応力のバランスを考慮する必要があつた。このような要求に対して、酸化シリコン膜や酸化窒化シリコン膜などのシリコンを構成元素として含む材料が適していた。従って、温度勾配を持たせるために高融点金属層を設けることは、そのバランスを崩してしまうことが懸念される。
【００１０】
本発明はこのような問題点を解決するための技術であり、結晶粒の位置とその大きさを制御した結晶質半導体膜を作製し、さらにその結晶質半導体膜をＴＦＴのチャネル形成領域に用いることにより高速動作が可能なＴＦＴを実現する。さらに、そのようなＴＦＴを透過型の液晶表示装置やエレクトロルミネッセンス材料を持った表示装置などのさまざまな半導体装置に適用できる技術を提供することを目的とする。
【００１１】
【課題を解決するための手段】
ガラスなどの基板上に形成した非晶質半導体層から結晶質半導体層を形成する方法にレーザーアニール法を用いる。本発明のレーザーアニール法は、パルス発振型または連続発光型のエキシマレーザー、ＹＡＧレーザー、またはアルゴンレーザーをその光源とし、光学系にて線状または矩形状に形成されたレーザー光を島状半導体層に対して、島状半導体層が形成された基板の表側（本明細書中では島状半導体層が形成されている面と定義する）と裏側（本明細書中では島状半導体層が形成された面と反対側の面と定義する）との両方から照射する。
【００１２】
図２（Ａ）は本発明のレーザーアニール装置の構成を示す図である。レーザーアニール装置は、レーザー発振器１２０１、光学系１１００、基板を固定するステージ１２０２を有し、ステージ１２０２にはヒータ１２０３とヒータコントローラー１２０４が付加されて、基板を１００〜４５０℃まで加熱することができる。ステージ１２０２上には反射板１２０５が設けられ、その上に基板１２０６を設置する。図２（Ａ）における構成のレーザーアニール装置の構成において、基板１２０６の保持方法を図２（Ｂ）を用いて説明する。ステージ１２０２に保持された基板１２０６は、反応室１２１３に設置されレーザー光が照射される。反応室内は図示されていない排気系またはガス系により減圧状態または不活性ガス雰囲気とすることが可能な構成とし、半導体膜を汚染させることなく１００〜４５０℃まで加熱することができる。ステージ１２０２はガイドレール１２１６に沿って反応室内を移動することができ、基板の全面に線状レーサー光を照射させることができる。レーザー光は基板１２０６の上面に設けられた図示されていない石英製の窓から入射する。また、図２（Ｂ）ではこの反応室１２１３にトランスファー室１２１０、中間室１２１１、ロード・アンロード室１２１２が接続し、仕切弁１２１７、１２１８で分離されている。ロード・アンロード室１２１２には複数の基板を保持することが可能なカセット１２１４が設置され、トランスファー室１２１０に設けられた搬送機構１２１５により基板が搬送される。基板１２０６'は搬送中の基板を表す。こうのうような構成とすることによりレーザーアニールを減圧下または不活性ガス雰囲気中で連続して処理することができる。
【００１３】
図３は図２（Ａ）で示したレーザーアニール装置の光学系１１００の基本的な構成を説明する図である。レーザー発振器１１０１にはエキシマレーザーやＹＡＧレーザー、またはアルゴンレーザーなどを適用する。図３（Ａ）は光学系１１００を側面から見た図であり、レーザー発振器１１０１から出たレーザー光はシリンドリカルレンズアレイ１１０２により縦方向に分割される。この分割されたレーザー光はシリンドリカルレンズ１１０４により、一旦集光された後広がって、ミラー１１０７で反射され、その後、シリンドリカルレンズ１１０８により照射面１１０９で線状レーザー光となるようにする。これにより、線状レーザー光の幅方向のエネルギー分布の均一化を図ることができる。また、図３（Ｂ）は光学系１１００を上面から見た図であり、レーザー発振器１１０１から出たレーザー光はシリンドリカルレンズアレイ１１０３により横方向に分割される。その後、シリンドリカルレンズ１１０５により、レーザー光は照射面１１０９で一つに合成される。これにより、線状レーザー光の長手方向のエネルギー分布の均一化を図ることができる。
【００１４】
図１は本発明のレーザーアニール法の概念を説明する図である。ガラスなどの基板１００１上にストライプ状または短冊状の第１の絶縁層１００２が形成され、その上に第２の絶縁層１００３が形成されている。さらにその上に島状半導体層１００４が形成されている。第1の絶縁層１００２及び第2の絶縁層１００３は酸化シリコン膜や窒化シリコン膜、酸化窒化シリコン膜、およびアルミニウムを成分とする絶縁膜などを適用し、これらの膜単体か若しくは適宣組み合わせて用いる。
【００１５】
そして、図３（Ａ）、（Ｂ）で説明した光学系１１００により、シリンドリカルレンズ１１０８と同等の機能を有するシリンドリカルレンズ１００６を通過したレーザー光は線状レーザー光として島状半導体層１００４に照射される。島状半導体層１００４には、シリンドリカルレンズ１００６を通過して直接島状半導体層１００４に照射する第１のレーザー光成分１００７と、第１の絶縁層１００２と第２の絶縁層１００３と基板１００１を透過して、反射板１００５で反射して、再度基板１００１と第１の絶縁層１００２と第２の絶縁層１００３を透過して島状半導体層１００４へ照射される第２のレーザー光成分１００８がある。いずれにしても、シリンドリカルレンズ１００６を通過したレーザー光は、集光される過程で基板表面に対し、４５〜９０°の入射角を持つので、反射板１００５で反射するレーザー光は、島状半導体層１００４の内側の方向にも反射する。反射板１００５はアルミニウム（Ａｌ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、クロム（Ｃｒ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）などで反射表面を形成する。このように、反射表面を形成する材料を適宣選択することにより、その反射率を２０〜９０％の範囲で変化させることができ、基板１００１の裏側から入射するレーザー光の強度を変化させることができる。また、この反射表面を鏡面にしておくと、２４０〜３２０nmの波長範囲で約９０％の正反射率が得られる。また、材質をアルミニウムとして、その表面に数１００nmの微細な凹凸形状を形成しておくと、拡散反射率（積分反射率―正反射率）は５０〜７０％が得られる。
【００１６】
このようにして、レーザー光は基板１００１の表面と裏面から照射され、この基板１００１上に形成された島状半導体層１００４は両面からレーザーアニールされることになる。レーザーアニール法では、照射するレーザー光の条件を最適なものとすることにより半導体膜を瞬時に加熱して溶融させ、結晶核の発生密度とその結晶核からの結晶成長を制御しようとしている。パルス発振するエキシマレーザーやＹＡＧレーザーの発振パルス幅は数nsec〜数十nsec、例えば３０nsecであるので、パルス発振周波数を３０Ｈｚとして照射すると、そのレーザー光が照射された領域の半導体層はパルスレーザー光により瞬時に加熱され、その加熱時間よりも遥かに長い時間冷却されることになる。
【００１７】
基板上に形成された島状半導体層に対して、一方の面のみからのレーザー光の照射では、片側しか加熱されないので、加熱溶融と冷却固化のサイクルは急峻なものとなり、結晶核の発生密度を制御できたとしても十分な結晶成長は期待できない。しかし、半導体層の両方の面からレーザー光を照射するとこの加熱溶融と冷却固化のサイクルが緩やかなものとなり、冷却固化の過程で結晶成長に許容される時間が相対的に長くなることにより、充分な結晶成長を得ることができる。
【００１８】
その過渡的な現象において、島状半導体層に温度分布をもたせ、温度変化の緩やかな領域を設け核生成速度と核生成密度を制御することにより、結晶粒の大粒形化を図る。具体的には、図１で示すように、基板１００１上にストライプ状の第１の絶縁層１００２を設け、その上に第２の絶縁層１００３を形成する。島状半導体層１００４は第２の絶縁層１００３上に形成されるが、第１の絶縁層１００２と交差するようにを設ける。即ち、島状半導体層１００４の下側に第２の絶縁層１００３が形成されている領域と、第1の絶縁層１００２と第２の絶縁層１００３の絶縁膜が形成されている領域とを設ける。後者の領域は体積が増え熱容量が大きくなるので、レーザー光の照射による到達最高温度は前者の領域に比べ低くなる。その結果、後者の領域で結晶核の生成が優先的に発生し、この部分より結晶成長が始まる。この時、半導体層の両方の面からレーザー光を照射して、半導体層が十分加熱されていることも重要なファクターとなる。島状半導体層のパルスレーザー光の照射による温度変化のサイクルを緩やかなものとすることにより結晶粒の大粒形化を実現している。
【００１９】
島状半導体層を一方の側の面に形成した基板の表面側と裏面側からレーザー光を照射する方法は、図４に示す構成を用いても良い。エキシマレーザーやＹＡＧレーザーなどのレーザー発振器４０１から出た光はシリンドリカルレンズアレイ４０２（または４０３）により分割される。この分割されたレーザー光はシリンドリカルレンズ４０４（または４０５）により一旦集光された後広がってミラー４０８で反射される。この光路の途中にビームスプリッタ４０６を置き、光路を２分割する。一方のレーザー光はミラー４０７、４１３で反射され、シリンドリカルレンズ４１４により線状レーザー光とされ、基板４１８の表側に照射する。このレーザー光を第１のレーザー光とする。基板４１８の表側には下地膜４１９、島状半導体層４２０が形成されている。他方のレーザー光はミラー４０８、４０９、４１１で反射され、シリンドリカルレンズ４１２により線状レーザー光とされ、基板４１８の裏側に照射する。このレーザー光を第２のレーザー光とする。この光路の途中にはレーザー光の強度を調節するためにアッテネータ４１０が設けられている。このような構成として、基板の表側と裏側からレーザー光を照射しても、前述と同様に半導体層の結晶粒の大粒形化をすることができる。
【００２０】
本明細書では、図１や図４に示す構成のレーザーアニール法をデュアルビームレーザーアニール法と呼び、この方法を適用して島状半導体層の結晶粒の大粒形化を行う。その島状半導体層をＴＦＴの活性層に用いて、さらに各回路の機能に応じた構造を有するＴＦＴを有する半導体装置を作製することにより半導体装置の高性能化を図る。
【００２１】
そして、デュアルビームレーザーアニール法を用いる本発明の構成は、透光性基板の一方の面にストライプ状の第１の絶縁層と、該ストライプ状の第１の絶縁層上に第2の絶縁層が設けられる。これらの絶縁層上に設けられる島状半導体層は、ストライプ状の第１の絶縁層と交差して形成される。本発明の好ましい実施形態として、複数本のストライプ状の第１の絶縁層を形成し、島状半導体層を該複数本のストライプ状の第１の絶縁層と交差するように形成し、選択された一本のストライプ状の第１の絶縁層とそれに隣接するストライプ状の第１の絶縁層との間でＴＦＴのチャネル形成領域を形成する。
【００２２】
以上のように、本発明の構成は、透光性基板の一方の表面に、島状半導体層と、該島状半導体層の下方に設けられた短冊状の第１の絶縁層とを有し、短冊状の第１の絶縁層は島状半導体層と交差するように設けられていることを特徴としている。第１の絶縁層は一対を成して形成しても良く、一対の短冊状の第１の絶縁層は該島状半導体層と交差するように設けられる。
【００２３】
上記構成はＴＦＴに好適に適用することができ、前記島状半導体層に形成される前記薄膜トランジスタのチャネル形成領域は、前記短冊状の第１の絶縁層に隣接して形成し、または、ＴＦＴのチャネル形成領域を、一対の短冊状の第１の絶縁層の間に形成することを特徴としている。
【００２４】
また、本発明の半導体装置の作製方法は、透光性基板の一方の表面に短冊状の第１の絶縁層を形成する工程と、前記短冊状の第１の絶縁層上に、該短冊状の第１の絶縁層と交差するように島状半導体層を形成する工程と、前記透光性基板の一方の表面側と、他方の表面側とから、前記島状半導体層にレーザー光を照射して、該島状半導体層を結晶化させる工程とを有することを特徴とする。
【００２５】
また、他の発明の構成は、透光性基板の一方の表面に一対の短冊状の第１の絶縁層を形成する工程と、前記一対の短冊状の第１の絶縁層上に、該一対の短冊状の第１の絶縁層と交差するように島状半導体層を形成する工程と、前記透光性基板の一方の表面側と、他方の表面側とから、前記島状半導体層にレーザー光を照射して、該島状半導体層を結晶化させる工程とを有することを特徴としている。
【００２６】
【発明の実施の形態】
[実施形態１]
本発明の実施形態を図５と図６を用いて説明する。図５（Ａ）において、基板５０１にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどの無アルカリガラス基板を用いる。例えば、コーニング社の#７０５９ガラスや#１７３７ガラス基などを好適に用いることができる。
【００２７】
この基板５０１のＴＦＴを形成する表面に、透光性でかつ絶縁性を有する第１の絶縁層５０２、５０３を形成する。この第１の絶縁層は熱伝導性の優れる材料で形成しても良い。その場合、熱伝導率は１０Wm-1K-1以上であること望ましい。そのような材料として、アルミニウムの酸化物（酸化アルミニウム（Ａｌ2Ｏ3）は可視光において透光性を有し、熱伝導率が２０Wm-1K-1であり適している。また、酸化アルミニウムは化学量論比に限定されるものでなく、熱伝導率特性と内部応力などの特性を制御するために、他の元素を添加しても良い。例えば、酸化アルミニウムに窒素を含ませて、酸化窒化アルミニウム（ＡｌＮxＯ1-x：０．０２≦ｘ≦０．５）を用いても良いし、アルミニウムの窒化物（ＡｌＮx）を用いることも可能である。また、シリコン（Ｓｉ）、酸素（Ｏ）、窒素（Ｎ）とＭ（Ｍはアルミニウム（Ａｌ）または希土類元素から選ばれた少なくとも一種）を含む化合物を用いることができる。例えば、ＡｌＳｉＯＮやＬａＳｉＯＮなどを好適に用いることができる。その他に、窒化ホウ素なども適用することができる。
【００２８】
上記の酸化物、窒化物、および化合物はいずれもスパッタ法やプラズマＣＶＤ法で形成することができる。スパッタ法の場合には所望の組成のターゲットを用い、アルゴン（Ａｒ）や窒素などの不活性ガスを用いてスパッタすることにより形成できる。また、熱伝導度が１０００Wm-1K-1に達する薄膜ダイアモンド層やＤＬＣ（Diamond Like Carbon）層を設けても良い。いずれにしても、このような材料で第１の絶縁層５０２、５０３を５０〜５００nm、好ましくは２００nmの厚さに形成することで、レーザー光の照射による温度上昇を抑えることができる。また、第１の絶縁層５０２、５０３の端面における側壁の角度は、ガラス基板５０１の主表面に対して、５°以上４０°未満となるようにテーパー状にエッチングしてこの上に積層させる膜のステップカバレージを確保する。
【００２９】
この上に第２の絶縁層５０４を酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜などで形成する。酸化窒化シリコン膜は、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏを原料ガスとして作製する。この原料ガスにＯ2を添加しても良い。作製条件は限定されないが、この第２の絶縁層としての酸化窒化シリコン膜は膜厚を５０〜５００nmとし、含有酸素濃度を５５atomic％以上７０atomic％未満とし、かつ、含有窒素濃度を１atomic％以上２０atomic％未満となるようにする。このような組成として酸化窒化シリコン膜の内部応力が低減すると共に固定電荷密度を減少させておく。第２の絶縁層は必ずしも必要でないが、基板５０１からアルカリ金属が拡散することを防ぐ目的で設けておくことが望ましい。
【００３０】
図５（Ｂ）に示す島状半導体層５０５は、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さに形成する。これは非晶質構造を有する半導体膜をプラズマＣＶＤ法やスパッタ法などの公知の方法で形成し、その後エッチング処理により不要な部分を除去して形成する。図５（Ｃ）はその上面図であり、第１の絶縁層はストライプ状または矩形状または短冊状のパターンに形成され、その上方に形成する島状半導体層５０５と交差し、その短辺の端部が島状半導体層と重ならないように配置する。島状半導体層を形成するための非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【００３１】
図６は本発明のデュアルビームレーザーアニール法による結晶化の工程を説明する図である。結晶化はレーザーアニール法を使用する。その他にラピットサーマルアニール法（ＲＴＡ法）を適用することもできる。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。その場合にも、島状半導体層の基板側の面とその反対側の面とから、光源からの光が照射される構成とする。結晶化の工程ではまず、非晶質半導体膜が含有する水素を放出させておくことが望ましく、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atomic％以下にしておくと良い。
【００３２】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、またはアルゴンレーザーをその光源とする。レーザーアニール法の構成は図１〜４で示した通りである。
【００３３】
図６（Ａ）では、第１のレーザー光５１０と第２のレーザー光５２０とが島状半導体層に照射される様子を示している。５０６は島状半導体層は第１の絶縁層５０２と５０３に挟まれた領域Ａであり、５０７はその外側の領域Ｂとに分けてみることができる。いずれにしても島状半導体層はレーザー光の照射により加熱され一旦溶融状態となる。結晶核は溶融状態から固相状態へ移る冷却過程で生成形成されるものと推定されているが、その核発生密度は、溶融状態の温度と冷却速度とに相関があり、高温から急冷されると核発生密度が高くなる傾向が経験的知見として得られている。
【００３４】
図６（Ａ）の構造でみると、第１の絶縁層５０２、５０３が形成されている部分は体積が増し熱容量が増えるのでレーザー光の照射による温度上昇は抑制される。また、デュアルビームレーザーアニール法は島状半導体層５０５の基板側の面とその反対側の面とからレーザー光が照射され、両面から加熱されるので冷却速度が従来のシングルビームのレーザーアニール法に比べ相対的に遅くなる。その結果、結晶核は第１の絶縁層５０２、５０３と重なる島状半導体層の部分から優先的に発生し、その部分から周辺に向かって結晶成長が始まる。
【００３５】
その結果、第１の絶縁層５０２、５０３の周辺に粒形の大きな結晶が成長し、５０８で示す第１の絶縁層５０２と５０３とで囲まれた領域Ａにおいて大粒形の結晶が得られ、５０９で示す領域Ｂでは比較的小さな結晶粒となる。図６（Ｃ）はその様子を示す上面図である。領域Ａにおける第１の絶縁層５０２と５０３との間隔は２〜６μｍ程度とするのが良い。また、このような効果は、照射するパルスレーザー光の繰り返しパルス数を増していくと顕著に現れる。
【００３６】
その後島状半導体層は、３〜１００％の水素を含む雰囲気中で３００〜４５０℃の加熱処理、或いは、プラズマによって生成された水素を含む雰囲気中で２００〜４５０℃の加熱処理によって、残留する欠陥を中和することができる。このようにして作製された島状半導体層５０５の領域Ａの部分をチャネル形成領域としてＴＦＴの活性層を作製することにより、ＴＦＴの特性を向上させることができる。
【００３７】
[実施形態２]
ＴＦＴの活性層とする結晶構造を有する島状半導体層の作製方法は、レーザーアニール法のみから作製されるものではなく、本発明に関わるレーザーアニール法と熱アニール法を併用させても良い。特に、熱アニール法による結晶化は、特開平７−１３０６５２号公報で開示される触媒元素を用いる結晶化法にも応用すると、６００℃以下の温度で結晶化を実現でき、このようにして作製された結晶質半導体層を本発明に関わるレーザーアニール法で処理すると高品質の結晶質半導体層を得ることができる。このような実施形態を図２６を用いて説明する。
【００３８】
図２６（Ａ）において、基板５５０には実施形態１で示したガラス基板を好適に用いることができる。その他、第１の絶縁層５５１、５５２と第２の絶縁層５５３、非晶質半導体層５５４は実施形態１と同様にして作製する。そして、重量換算で５〜１００ｐｐｍの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層５５５を形成する。或いは、触媒元素を含有する層５５５をスパッタ法や蒸着法などで形成しても良い。その場合、触媒元素を含有する層５５５の厚さは０．５〜２nmとする。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。
【００３９】
その後、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質半導体層の含有水素量を５atom％以下にする。そして、ファーネスアニール炉を用い、窒素雰囲気中において５５０〜６００℃で１〜８時間、好ましくは５５０℃で４時間の熱アニールを行う。以上の工程により結晶質シリコン膜から成る結晶質半導体層５５６を得ることができる（図２６（Ｂ））。この熱アニールによって作製された結晶質半導体層は、光学顕微鏡観察により巨視的に観察すると局所的に非晶質領域が残存していることが観察されることがあり、このような場合、同様にラマン分光法では４８０ｃｍ-1にブロードなピークを持つ非晶質成分が観測される。しかし、このような非晶質領域は本発明のデュアルビームレーザーアニール法により容易に除去することが可能であり、良質な結晶質半導体層を得ることができる。
【００４０】
図２６（Ｃ）に示すように結晶質半導体層５５６から、島状半導体層を形成する。この状態の基板に対して、図２６（Ｃ）に示すように実施形態１と同様にしてデュアルビームレーザーアニールを施す。その結果、第１のレーザー光５５７および第２のレーザー光５５８により一旦溶融状態を経て新に結晶構造を有する島状半導体層５６０が形成される。このようにして作製された島状半導体層５６０は、図６で説明した島状半導体層５０８と比較して、同等かそれ以上の粒形の結晶粒を領域Ａを中心に作製することができる。しかしながら、島状半導体層５６０中には触媒元素が１×１０17〜１×１０19atoms/cm3程度の濃度で含まれている。
【００４１】
[実施形態３]
本発明のデュアルビームレーザーアニール法による半導体層の結晶化法は、図５と図６及び図２６で説明したように、領域Ａにおいて大粒形の結晶を成長させることに特徴がある。本実施形態では、同様な結晶質半導体層を形成する他の方法を示す。
【００４２】
図２７（Ａ）で示すように、基板５６１には実施形態１で示したガラス基板を好適に用いることができる。その他、第１の絶縁層５６２、５６３と第２の絶縁層５６４、非晶質半導体層５６５は実施形態１と同様にして作製する。そして、図２７（Ｂ）に示すように、非晶質半導体層５６５から島状半導体層５６６を形成する。そして、重量換算で５〜１００ｐｐｍの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層５６７を形成する。
【００４３】
その後図２７（Ｃ）で示すように、実施形態１と同様にしてデュアルビームレーザーアニールを施す。その結果、第１のレーザー光５６８および第２のレーザー光５６９により一旦溶融状態を経て新に結晶構造を有する島状半導体層５７１が形成される。このようにして作製された島状半導体層５７１は、大粒形の結晶粒を領域Ａを中心に作製することができる。この場合にも島状半導体層５７１中には触媒元素が１×１０17〜１×１０19atoms/cm3程度の濃度で含まれている。
【００４４】
【実施例】
[実施例１]
本発明の実施例を図７〜図１１を用いて説明する。ここでは、画素部のｎチャネル型ＴＦＴ（以下、画素ＴＦＴと記す）および保持容量と、画素部の周辺に設けられる駆動回路のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを同時に作製する方法について工程に従って説明する。
【００４５】
図７（Ａ）において、基板２０１にはバリウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラス基板を用いる。本実施例ではアルミノホウケイ酸ガラス基板を用いた。この基板２０１のＴＦＴを形成する表面に、第１の絶縁層２０２〜２０６を形成する。第１の絶縁層は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜などで形成する。
【００４６】
酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Ortho Silicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００４７】
第１の絶縁層は、上記に代表される絶縁膜を２０〜２００nm（好ましくは３０〜６０nm）の厚さに基板２０１上の全面に形成しておき、その後フォトリソグラフィーの技術を用いレジストマスクを形成し、エッチングにより不要な部分を除去して所定のパターンに形成する。上記絶縁膜に対してはフッ素系のガスを用いたドライエッチング法を用いても良いし、フッ素系の水溶液を用いたウエットエッチング法を用いても良い。後者の方法を選択する場合には、例えば、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）でエッチングすると良い。
【００４８】
第１の絶縁層のパターン寸法は実施者が適宣決定するものであるが、実際には作製するＴＦＴのサイズ（チャネル長、チャネル幅）を考慮して決めれば良い。例えば、第１の絶縁層２０２ａ、２０２ｂを形成するＴＦＴのチャネル長方向に対して０．５〜２μm（好ましくは１μm）、チャネル幅方向に対して０．２〜１０μm（好ましくは４〜８μm）としたストライプ状または矩形状または短冊状に形成する。また、第１の絶縁層２０２ａと２０２ｂの間隔は１〜１０μm（好ましくは３〜６μm）とする。図７（Ａ）で示すその他の第１の絶縁層も同様な構成とする。
【００４９】
次いで、第１の絶縁層上に第２の絶縁層２０７を形成する。この層は第１の絶縁層と同様に酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜などで５０〜３００nm（好ましくは１００〜２００nm）の厚さに形成する。
【００５０】
次に、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質構造を有する半導体層２０８を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成する。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、第２の絶縁層２０７と非晶質シリコン層２０８とはプラズマＣＶＤ法で形成することが可能であるので、両者を減圧雰囲気下にて連続形成しても良い。第２の絶縁層２０７を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００５１】
そして、図７（Ｂ）に示すように非晶質半導体層２０８の不要な部分をエッチング除去して島状半導体層２０９〜２１２を形成する。島状半導体層の形状やサイズは実施者が適宣決めれば良いが、例えば、前述の第１の絶縁層２０２ａ、２０２ｂと合わせると、チャネル長方向に対して０．２〜２０μm（好ましくは４〜１０μm）、チャネル幅方向に対して０．５〜５０μm（好ましくは４〜２０μm）とした矩形状または短冊状に形成する。
【００５２】
島状半導体層２０９〜２１２の結晶化はデュアルビームレーザーアニール法で行う。これは実施形態１〜実施形態３に示す方法のいずれを適用しても良い。例えば、ＸｅＣｌエキシマレーザー（波長３０８nm）をレーザー光発生装置として、図２〜４で示したレーザーアニール装置を用い、光学系で線状ビームを形成して、発振周波数５〜５０Hz、エネルギー密度１００〜５００mJ/cm2として線状ビームのオーバーラップ割合を８０〜９８％として照射する。このようにして島状半導体層２０９〜２１２を結晶化させる。
【００５３】
その後、プラズマＣＶＤ法や減圧ＣＶＤ法、またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層２１３を形成する。例えば、減圧ＣＶＤ法でＳｉＨ4とＯ2との混合ガスを用い、２６６Paにおいて４００℃に加熱して酸化シリコン膜を形成する（図７（Ｃ））。
【００５４】
チャネルドープ工程は、フォトレジストマスク２１４を設け、ｎチャネル型ＴＦＴを形成する島状半導体層２１０〜２１２の全面に１×１０16〜５×１０17atoms／cm3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加する。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。チャネルドープはしきい値電圧を制御する目的で実施するものであり、ＴＦＴを作製する上で必須の工程ではないが、ｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することが好ましい（図７（Ｄ））。
【００５５】
そして、駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層２１０ｂ、２１１ｂに選択的に添加する。あらかじめフォトレジストマスク２１５〜２１８を形成する。この工程ではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用する。形成される不純物領域（ｎ-）２１９、２２０のリン（Ｐ）濃度は１×１０17〜５×１０19atoms／cm3のとする（図８（Ａ））。また、不純物領域２２１は、画素部の保持容量を形成するための半導体層でありこの領域にも同じ濃度でリン（Ｐ）を添加して導電性を向上させておくと良い。
【００５６】
次に、マスク層２１３をフッ酸などにより除去して、図７（Ｄ）と図８（Ａ）で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中において５００〜６００℃で１〜４時間の熱アニールや、レーザーアニールの方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、ＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体層が形成された基板全面を処理する。尚、レーザー光の照射条件には何ら限定される事項はなく実施者が適宣決定すれば良い。
【００５７】
そして、ゲート絶縁膜２２２をプラズマＣＶＤ法またはスパッタ法を用いて４０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、ＳｉＨ4、Ｎ2Ｏ、Ｏ2を原料としてプラズマＣＶＤ法で作製される酸化窒化シリコン膜で形成する（図８（Ｂ））。
【００５８】
次に、ゲート電極を形成するための第１の導電層を成膜する。この導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造とすることもできる。本実施形態では、導電性の窒化物金属膜から成る導電層（Ａ）２２３と金属膜から成る導電層（Ｂ）２２４とを積層した構造とする。導電層（Ｂ）２２４はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）２２３は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成する。また、導電層（Ａ）２２３はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）２２４は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良い。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。
【００５９】
導電層（Ａ）２２３は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）２２４は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、導電層（Ａ）２２３に３０ｎｍの厚さのＴａＮ膜を、導電層（Ｂ）２２４には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で形成する。ＴａＮ膜はＴａをターゲットとしてスパッタガスにＡｒと窒素との混合ガスを用いて成膜する。ＴａはスパッタガスにＡｒを用いる。また、これらのスパッタガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きである。ＴａＮ膜はα相に近い結晶構造を持つので、この上にＴａ膜を形成すればα相のＴａ膜が容易に得られる。尚、図示しないが、導電層（Ａ）２２３の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜２２２に拡散するのを防ぐことができる。いずれにしても、導電層（Ｂ）は抵抗率を１０〜５００μΩcmの範囲ですることが好ましい（図８（Ｃ））。
【００６０】
次に、フォトレジストマスク２２５〜２２９を形成し、導電層（Ａ）２２３と導電層（Ｂ）２２４とを一括でエッチングしてゲート電極２３０〜２３３を形成する。例えば、ドライエッチング法によりＣＦ4とＯ2の混合ガス、またはＣｌ2を用いて１〜２０Paの反応圧力で行うことができる。ゲート電極２３０〜２３３は、導電層（Ａ）から成る２３０ａ〜２３３ａと、導電層（Ｂ）から成る２３０ｂ〜２３３ｂとが一体として形成される。この時、ｎチャネル型ＴＦＴに設けるゲート電極２３１、２３２は不純物領域２１９、２２０の一部と重なるように形成する（図８（Ｄ））。また、ゲート電極は導電層（Ｂ）のみで形成することも可能である。２３４は保持容量線として形成するものである（図８（Ｄ））。
【００６１】
次いで、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極２３０をマスクとして、自己整合的に不純物領域を形成する。ｎチャネル型ＴＦＴが形成される領域はフォトレジストマスク２３５で被覆しておく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で不純物領域（ｐ+）２３６を１×１０21atoms／cm3の濃度で形成する（図９（Ａ））。
【００６２】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行う。レジストのマスク２３７〜２３９を形成し、ｎ型を付与する不純物元素を添加して不純物領域２４１〜２４４を形成する。これは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、不純物領域（ｎ+）２４１〜２４４の（Ｐ）濃度を５×１０20atoms／cm3とする（図９（Ｂ））。不純物領域２４０には、既に前工程で添加されたボロン（Ｂ）が含まれているが、それに比して１／２〜１／３の濃度でリン（Ｐ）が添加されるだけなので、添加されたリン（Ｐ）の影響は考えなくても良く、ＴＦＴの特性に何ら影響を与えることはない。
【００６３】
そして、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物添加の工程を行う。ここではゲート電極２３３をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。添加するリン（Ｐ）の濃度は５×１０16atoms／cm3とし、図８（Ａ）および図９（Ａ）と図９（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域（ｎ--）２４５、２４６のみが形成される（図９（Ｃ））。
【００６４】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール炉を用いた熱アニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行う。熱処理は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行う。
【００６５】
この熱アニールにおいて、ゲート電極２３０〜２３３と容量配線２３４形成するＴａ膜２３０ｂ〜２３４ｂは、表面から５〜８０ｎｍの厚さでＴａＮから成る導電層（Ｃ）２３０ｃ〜２３４ｃが形成される。また、その他に導電層（Ｂ）２３０ｂ〜２３４ｂがタングステン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成され、チタン（Ｔｉ）の場合には窒化チタン（ＴｉＮ）を形成することができる。また、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極２３０〜２３４を晒しても同様に形成することができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱アニールを行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体層にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００６６】
結晶化の工程においてシリコンの結晶化を助長する触媒元素を使用し、その後実施形態３で説明したゲッタリングの工程を行わなかった場合には島状半導体層中には微量（１×１０17〜１×１０19atoms/cm3程度）の触媒元素が残留する。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましい。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段がある。ゲッタリングに必要なリン（Ｐ）の濃度は図９（Ｂ）で形成した不純物領域（ｎ+）と同程度であれば良く、ここで実施される活性化工程の熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素を不純物領域２４０〜２４４に偏析させることができる。その結果不純物領域２４０〜２４４には１×１０17〜１×１０19atoms/cm3程度の触媒元素が偏析する（図９（Ｄ））。
【００６７】
図１２（Ａ）および図１３（Ａ）は、図９（Ｄ）におけるＴＦＴの上面図であり、Ａ−Ａ'断面およびＣ−Ｃ'断面は図９（Ｄ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１４（Ａ）および図１５（Ａ）の断面図に対応している。図１２よび図１３の上面図はゲート絶縁膜を省略しているが、ここまでの工程で、第１及び第２の絶縁層上に形成された島状半導体層２０９、２１０、２１２上にゲート電極２３０、２３１、２３３と容量配線２３４が図に示すように形成される。
【００６８】
活性化および水素化の工程が終了したら、ゲート線を形成する第２の導電層を形成する。この第２の導電層は低抵抗材料であるアルミニウム（Ａｌ）や銅（Ｃｕ）を主成分とする導電層（Ｄ）で形成する。いずれにしても、第２の導電層の抵抗率は０．１〜１０μΩcm程度とする。さらに、チタン（Ｔｉ）やタンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）から成る導電層（Ｅ）を積層形成すると良い。本実施例では、チタン（Ｔｉ）を０．１〜２重量％含むアルミニウム（Ａｌ）膜で導電層（Ｄ）２４７を形成し、チタン（Ｔｉ）膜を導電層（Ｅ）２４８として形成した。導電層（Ｄ）２４７は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良く、導電層（Ｅ）２４８は５０〜２００（好ましくは１００〜１５０ｎｍ）で形成すれば良い（図１０（Ａ））。
【００６９】
そして、ゲート電極に接続するゲート線を形成するために導電層（Ｅ）２４８と導電層（Ｄ）２４７とをエッチング処理して、ゲート配線２４９、２５０と容量配線２５１を形成する。エッチング処理は最初にＳｉＣｌ4とＣｌ2とＢＣｌ3との混合ガスを用いたドライエッチング法で導電層（Ｅ）の表面から導電層（Ｄ）の途中まで除去し、その後リン酸系のエッチング溶液によるウエットエッチングで導電層（Ｄ）を除去することにより、下地との選択加工性を保ってゲート配線を形成することができる（図１０（Ｂ））。
【００７０】
図１２（Ｂ）および図１３（Ｂ）はこの状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図１０（Ｂ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１４（Ｂ）および図１５（Ｂ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図１２（Ｂ）および図１３（Ｂ）において、ゲート配線２４９、２５０の一部は、ゲート電極２３０、２３１、２３３の一部と重なり電気的に接触している。この様子はＢ−Ｂ'断面およびＤ−Ｄ'断面に対応した図１４（Ｂ）および図１５（Ｂ）の断面構造図からも明らかで、第１の導電層を形成する導電層（Ｃ）と第２の導電層を形成する導電層（Ｄ）とが電気的に接触している。
【００７１】
第１の層間絶縁膜２５２は５００〜１５００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成する。本実施例では、ＳｉＨ4を２７SCCM、Ｎ2Ｏを９００SCCM、として反応圧力１６０Pa、基板温度３２５℃で放電電力密度０．１５W/cm2で形成した。その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線２５３〜２５６と、ドレイン配線２５７〜２６０を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。
【００７２】
次に、パッシベーション膜２６１として、窒化シリコン膜、酸化シリコン膜、または酸化窒化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られる。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。また、このような熱処理により第１の層間絶縁膜２５２に存在する水素を島状半導体層２０９〜２１２に拡散させ水素化をすることもできる。いずれにしても、島状半導体層２０９〜２１２の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic％程度付与すれば良い（図１０（Ｃ））。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜２６１に開口部を形成しておいても良い。
【００７３】
図１２（Ｃ）および図１３（Ｃ）のはこの状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図１０（Ｃ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１４（Ｃ）および図１５（Ｃ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図１２（Ｃ）と図１３（Ｃ）では第１の層間絶縁膜を省略して示すが、島状半導体層２０９、２１０、２１２の図示されていないソースおよびドレイン領域にソース線２５３、２５４、２５６とドレイン線２５７、２５８、２６０が第１の層間絶縁膜に形成されたコンタクトホールを介して接続している。
【００７４】
その後図１１に示すように、有機樹脂からなる第２の層間絶縁膜２６２を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する。そして、第２の層間絶縁膜２６２にドレイン配線２６０に達するコンタクトホールを形成し、画素電極２６３、２６４を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜、酸化亜鉛（ＺｎＯ）膜、酸化インジウム・スズ・酸化亜鉛膜などからえらばれる透明導電膜を１００ｎｍの厚さにスパッタ法で形成する。
【００７５】
こうして同一基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路にはｐチャネル型ＴＦＴ３０１、第１のｎチャネル型ＴＦＴ３０２、第２のｎチャネル型ＴＦＴ３０３、画素部には画素ＴＦＴ３０４、保持容量３０５が形成される。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００７６】
駆動回路のｐチャネル型ＴＦＴ３０１には、島状半導体層２０９にチャネル形成領域３０６、ソース領域３０７ａ、３０７ｂ、ドレイン領域３０８ａ，３０８ｂを有している。第１のｎチャネル型ＴＦＴ３０２には、島状半導体層２１０にチャネル形成領域３０９、ゲート電極２３１と重なるＬＤＤ領域（Ｌov）３１０、ソース領域３１１、ドレイン領域３１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとした。第２のｎチャネル型ＴＦＴ３０３には、島状半導体層２１１にチャネル形成領域３１３、Ｌov領域とＬoff領域（ゲート電極と重ならないＬＤＤ領域であり、以降Ｌoff領域と記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μｍ、好ましくは０．５〜１．５μｍである。画素ＴＦＴ３０４には、島状半導体層２１２にチャネル形成領域３１８、３１９、Ｌoff領域３２０〜３２３、ソースまたはドレイン領域３２４〜３２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．５〜２．５μｍである。さらに、容量配線２３４、２５１と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ３０４のドレイン領域３２６に接続し、ｎ型を付与する不純物元素が添加された半導体層３２７とから保持容量３０５が形成されている。図１２では画素ＴＦＴ３０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００７７】
以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらにゲート電極を耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易とし、ゲート配線低抵抗材料で形成することにより、配線抵抗を十分低減できる。従って、画素部（画面サイズ）が４インチクラス以上の表示装置に適用することができる。そして、下地層を形成する第１の絶縁層２０３〜２０６上で選択的に形成された単結晶構造を有する結晶質シリコン膜を用いることにより、完成したＴＦＴにおいてｎチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖｔｈを０．５Ｖ以上２．５Ｖ以下、電界効果移動度は３００cm2/V・sec以上を実現することもできる。また、ｐチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖｔｈを−０．５Ｖ以上−２．５Ｖ以下、電界効果移動度は２００cm2/V・sec以上を実現することもできる。
【００７８】
[実施例２]
本実施例では、実施例１で作製したアクティブマトリクス基板からアクティブマトリクス型液晶表示装置を作製する工程を説明する。図１６に示すように、図１１の状態のアクティブマトリクス基板に対し、配向膜６０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向基板６０２には、遮光膜６０３、対向電極６０４および配向膜６０５を形成する。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。そして、画素部とＣＭＯＳ回路が形成されたアクティブマトリクス基板と対向基板とを公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料６０６を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図１６に示すアクティブマトリクス型液晶表示装置が完成する。
【００７９】
次に、このアクティブマトリクス型液晶表示装置の構成を、図１７の斜視図および図１８の上面図を用いて説明する。尚、図１７と図１８は、図７〜図１１と図１６の断面構造図と対応付けるため、共通の符号を用いている。また、図１８で示すＥ―Ｅ’に沿った断面構造は、図１１に示す画素マトリクス回路の断面図に対応している。
【００８０】
図１７においてアクティブマトリクス基板は、ガラス基板２０１上に形成された画素部４０６と、走査信号駆動回路４０４と、画像信号駆動回路４０５で構成される。画素部には画素ＴＦＴ３０４が設けられ、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路４０４と、画像信号駆動回路４０５はそれぞれゲート配線２５０とソース配線２５６で画素ＴＦＴ３０４に接続している。また、ＦＰＣ（Flexible Print Circuit）７３１が外部入力端子７３４に接続され、入力配線４０２、４０３でそれぞれの駆動回路に接続している。
【００８１】
図１８は画素部４０６のほぼ一画素分を示す上面図である。ゲート配線２５０は図示されていないゲート絶縁膜を介してその下の半導体層２１２と交差している。図示はしていないが、半導体層にはソース領域、ドレイン領域、ｎ--領域でなるＬoff領域が形成されている。また、２６５はソース配線２５６とソース領域３２４とのコンタクト部、２６６はドレイン配線２６０とドレイン領域３２６とのコンタクト部、２６７はドレイン配線２６０と画素電極２６３のコンタクト部である。保持容量３０５は、画素ＴＦＴ３０４のドレイン領域３２６から延在する半導体層３２７とゲート絶縁膜を介して容量配線２３４、２５１が重なる領域で形成されている。
【００８２】
なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例１で説明した構造と照らし合わせて説明したが、実施例１の構成に限定されるものでなく、実施形態１〜３で示した構成を実施例１に応用して完成させたアクティブマトリクス基板を用いても良い。
【００８３】
[実施例３]
図１９は液晶表示装置の入出力端子、画素部、駆動回路の配置の一例を示す図である。画素部４０６にはｍ本のゲート配線とｎ本のソース配線がマトリクス状に交差している。例えば、画素密度がＶＧＡの場合、４８０本のゲート配線と６４０本のソース配線が形成され、ＸＧＡの場合には７６８本のゲート配線と１０２４本のソース配線が形成される。画素部の画面サイズは、１３インチクラスの場合対角線の長さは３４０ｍｍとなり、１８インチクラスの場合には４６０ｍｍとなる。このような液晶表示装置を実現するには、ゲート配線を実施例１で示したような低抵抗材料で形成する必要がある。ゲート配線の時定数（抵抗×容量）が大きくなると走査信号の応答速度が遅くなり、液晶を高速で駆動できなくなる。例えば、ゲート配線を形成する材料の比抵抗が１００μΩcmである場合には６インチクラスの画面サイズがほぼ限界となるが、３μΩcmである場合には２７インチクラスの画面サイズまで対応できる。
【００８４】
画素部４０６の周辺には走査信号駆動回路４０４と画像信号駆動回路４０５が設けられている。これらの駆動回路のゲート配線の長さも画素部の画面サイズの大型化と共に必然的に長くなるので、大画面を実現するためには実施例１で示したようなアルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗材料でゲート配線を形成することが好ましい。また、本発明は入力端子４０１から各駆動回路までを接続する入力配線４０２、４０３をゲート配線と同じ材料で形成することができ、配線抵抗の低抵抗化に寄与することができる。
【００８５】
一方、画素部の画面サイズが０．９インチクラスの場合には、対角線の長さが２４ｍｍ程度となり、ＴＦＴをサブミクロンルールで作製すると周辺に設ける駆動回路を含めても３０×３０ｍｍ2以内に収まる。このような場合には、実施例３で示したような低抵抗材料でゲート配線を形成することは必ずしも必要でなく、ＴａやＷなどのゲート電極を形成する材料と同じ材料でゲート配線を形成することも可能である。
【００８６】
このような構成の液晶表示装置は、実施形態１〜３で示した結晶化の方法を実施例１に応用して完成させたアクティブマトリクス基板を用いて完成させることができる。いずれにしても、実施形態１〜３で示した結晶化技術により完成したアクティブマトリクス基板であれば自由に組み合わせてアクティブマトリクス型液晶表示装置を作製することができる。
【００８７】
[実施例４]
本実施例では、本発明のアクティブマトリクス基板を用いてＥＬ（エレクトロルミネッセンス）表示装置を作製した例について説明する。図２０（Ａ）は本発明を用いたＥＬ表示装置の上面図である。図２０（Ａ）において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと接続される。
【００８８】
このとき少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにして対向板１８を設ける。対向板１８はシール剤８１でＴＦＴとＥＬ層が形成されているアクティブマトリクス基板と張合わされている。そして、アクティブマトリクス基板と対向板との間に形成される空間にはシリコーン系、フェノール系、エポキシ系、アクリル系などの樹脂材料２０が充填されている。ＥＬ素子は水分をはじめ湿気に弱く、劣化しやすいので樹脂材料２０には、酸化バリウムなどの乾燥剤を混入させておくと耐湿性を高める上で効果的である。対向板１８はガラス板またはプラスチック板、金属板などを用いれば良い。このようにして、ＥＬ素子は完全に前記密閉空間に封入された状態となり、外気から完全に遮断される。
【００８９】
また、図２０（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板１０、下地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。駆動回路用ＴＦＴ２２としては、図１１に示したｎチャネル型ＴＦＴ３０２またはｐチャネル型ＴＦＴ３０１を用いれば良い。また、画素部用ＴＦＴ２３には図１３に示したｎチャネル型ＴＦＴ３０４またはそれと同様な構造を有するｐチャネル型ＴＦＴを用いれば良い。
【００９０】
本発明を用いて駆動回路用ＴＦＴ２２、画素部用ＴＦＴ２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）２６の上に画素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
【００９１】
次に、ＥＬ層２９を形成する。ＥＬ層２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【００９２】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【００９３】
ＥＬ層２９を形成したら、その上に陰極３０を形成する。陰極３０とＥＬ層２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層２９と陰極３０を連続成膜するか、ＥＬ層２９を不活性雰囲気で形成し、大気解放しないで陰極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【００９４】
なお、本実施例では陰極３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極３０は３１で示される領域において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料３２を介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさらに樹脂層８０が形成され、この部分の接着強度を高めている。
【００９５】
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【００９６】
また、配線１６はシーリング材８１と基板１０との間を隙間（但し接着剤１９で塞がれている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について説明したが、他の配線１４、１５も同様にしてシーリング材１８の下を通ってＦＰＣ１７に電気的に接続される。
【００９７】
以上のような構成でなるＥＬ表示装置において、本発明を用いることができる。ここで画素部のさらに詳細な断面構造を図２１に、上面構造を図２２（Ａ）に、回路図を図２２（Ｂ）に示す。図２１、図２２（Ａ）及び図２２（Ｂ）では共通の符号を用いるので互いに参照すれば良い。
【００９８】
図２１において、基板２４０１上に設けられたスイッチング用ＴＦＴ２４０２は本発明（例えば、実施例１の図１１で示したＴＦＴ）のｎチャネル型ＴＦＴ３０３を用いて形成される。本実施例ではダブルゲート構造としているが、構造及び作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。或いは、また、本発明のｐチャネル型ＴＦＴを用いて形成しても構わない。
【００９９】
電流制御用ＴＦＴ２４０３は本発明の図１１で示すｎチャネル型ＴＦＴ３０２を用いて形成する。このとき、スイッチング用ＴＦＴ２４０２のドレイン配線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に接続するゲート配線である。
【０１００】
このとき、電流制御用ＴＦＴ２４０３が本発明の構造であることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴのドレイン側に、ゲート絶縁膜を介してゲート電極（厳密にはゲート電極として機能するサイドウォール）に重なるようにＬＤＤ領域を設ける本発明の構造は極めて有効である。
【０１０１】
本実施例では電流制御用ＴＦＴ２４０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１０２】
図２２（Ａ）に示すように、電流制御用ＴＦＴ２４０３のゲート電極３７となる配線は２４０４で示される領域で、電流制御用ＴＦＴ２４０３のドレイン配線４０と絶縁膜を介して重なる。このとき、２４０４で示される領域ではコンデンサが形成される。このコンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン配線４０は電流供給線（電源線）２５０１に接続され、常に一定の電圧が加えられている。
【０１０３】
スイッチング用ＴＦＴ２４０２及び電流制御用ＴＦＴ２４０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起す場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１０４】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２４０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【０１０５】
絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０１０６】
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H.Shenk,.Becker, O.Gelsen, E.Kluge, W.Kreuder and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１０７】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０１０８】
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。
【０１０９】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１１０】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１１１】
陽極４７まで形成された時点でＥＬ素子２４０５が完成する。なお、ここでいうＥＬ素子２４０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図２２（Ａ）に示すように画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１１２】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１１３】
以上のように本発明のＥＬ表示装置は図２１のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示装置が得られる。
【０１１４】
なお、本実施例の構成は、実施形態１〜３及び実施例１の構成と自由に組み合わせて実施することが可能である。また、実施例８の電子機器の表示部として本実施例のＥＬ表示装置を用いることは有効である。
【０１１５】
[実施例５]
本実施例では、実施例４に示した画素部において、ＥＬ素子２４０５の構造を反転させた構造について説明する。説明には図２３を用いる。なお、図２２（Ａ）の構造と異なる点はＥＬ素子の部分と電流制御用ＴＦＴだけであるので、その他の説明は省略することとする。
【０１１６】
図２３において、電流制御用ＴＦＴ２６０１は本発明のｐチャネル型ＴＦＴを用いて形成される。作製プロセスは実施例１を参照すれば良い。本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１１７】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。
【０１１８】
本実施例の場合、発光層５２で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。
【０１１９】
なお、本実施例の構成は、実施形態１〜３及び実施例１の構成と自由に組み合わせて実施することが可能である。また、実施例８の電子機器の表示部として本実施例のＥＬ表示を用いることは有効である。
【０１２０】
[実施例６]
本実施例では、図２２（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図２４に示す。なお、本実施例において、２７０１はスイッチング用ＴＦＴ２７０２のソース配線、２７０３はスイッチング用ＴＦＴ２７０２のゲート配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７０６、２７０８は電流供給線、２７０７はＥＬ素子とする。
【０１２１】
図２４（Ａ）は、二つの画素間で電流供給線２７０６を共通とした場合の例である。即ち、二つの画素が電流供給線２７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１２２】
また、図２４（Ｂ）は、電流供給線２７０８をゲート配線２７０３と平行に設けた場合の例である。なお、図２４（Ｂ）では電流供給線２７０８とゲート配線２７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線２７０８とゲート配線２７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１２３】
また、図２４（Ｃ）は、図２４（Ｂ）の構造と同様に電流供給線２７０８をゲート配線２７０３と平行に設け、さらに、二つの画素を電流供給線２７０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線２７０８をゲート配線２７０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１２４】
図２４（Ａ）、図２４（Ｂ）では電流制御用ＴＦＴ２７０４のゲートにかかる電圧を保持するためにコンデンサ２７０５を設ける構造としているが、コンデンサ２７０５を省略することも可能である。
【０１２５】
電流制御用ＴＦＴ２７０４として図２１に示すような本発明のｎチャネル型ＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極（と重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ２７０５の代わりとして積極的に用いる点に特徴がある。
【０１２６】
この寄生容量のキャパシタンスは上記ゲート電極とＬＤＤ領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。
【０１２７】
また、図２４（Ａ）、（Ｂ）、（Ｃ）の構造においても同様にコンデンサ２７０５を省略することは可能である。
【０１２８】
なお、本実施例の構成は、実施形態１〜３及び実施例１の構成と自由に組み合わせて実施することが可能である。また、実施例８の電子機器の表示部として本実施例の画素構造を有するＥＬ表示装置を用いることは有効である。
【０１２９】
[実施例７]
実施例２で示したの液晶表示装置にはネマチック液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【０１３０】
等方相−コレステリック相−カイラルスメクティック相転移系列を示す強誘電性液晶（ＦＬＣ）を用い、ＤＣ電圧を印加しながらコレステリック相−カイラルスメクティック相転移をさせ、かつコーンエッジをほぼラビング方向に一致させた単安定ＦＬＣの電気光学特性を図２５に示す。図２５に示すような強誘電性液晶による表示モードは「Ｈａｌｆ−Ｖ字スイッチングモード」と呼ばれている。図２５に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。「Ｈａｌｆ−Ｖ字スイッチングモード」については、寺田らの”Ｈａｌｆ−Ｖ字スイッチングモードＦＬＣＤ”、第４６回応用物理学関係連合講演会講演予稿集、１９９９年３月、第１３１６頁、および吉原らの”強誘電性液晶による時分割フルカラーＬＣＤ”、液晶第３巻第３号第１９０頁に詳しい。
【０１３１】
図２５に示されるように、このような強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。本発明の液晶表示装置には、このような電気光学特性を示す強誘電性液晶も用いることができる。
【０１３２】
また、ある温度域において反強誘電相を示す液晶を反強誘電性液晶（ＡＦＬＣ）という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、いわゆるＶ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【０１３３】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。
【０１３４】
なお、このような無しきい値反強誘電性混合液晶を本発明の液晶表示装置に用いることによって低電圧駆動が実現されるので、低消費電力化が実現される。
【０１３５】
[実施例８]
本実施例では、本発明のＴＦＴ回路によるアクティブマトリクス型液晶表示装置を組み込んだ半導体装置について図２８、図２９、図３０で説明する。
【０１３６】
このような半導体装置には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図２８と図２９に示す。
【０１３７】
図２８（Ａ）は携帯電話であり、本体９００１、音声出力部９００２、音声入力部９００３、表示装置９００４、操作スイッチ９００５、アンテナ９００６から構成されている。本発明は音声出力部９００２、音声入力部９００３、及びアクティブマトリクス基板を備えた表示装置９００４に適用することができる。
【０１３８】
図２８（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本発明は音声入力部９１０３、及びアクティブマトリクス基板を備えた表示装置９１０２、受像部９１０６に適用することができる。
【０１３９】
図２８（Ｃ）はモバイルコンピュータであり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。本発明は受像部９２０３、及びアクティブマトリクス基板を備えた表示装置９２０５に適用することができる。
【０１４０】
図２８（Ｄ）はヘッドマウントディスプレイであり、本体９３０１、表示装置９３０２、アーム部９３０３で構成される。本発明は表示装置９３０２に適用することができる。また、表示されていないが、その他の信号制御用回路に使用することもできる。
【０１４１】
図２８（Ｅ）はリア型プロジェクターであり、本体９４０１、光源９４０２、表示装置９４０３、偏光ビームスプリッタ９４０４、リフレクター９４０５、９４０６、スクリーン９４０７で構成される。本発明は表示装置９４０３に適用することができる。
【０１４２】
図２８（Ｆ）は携帯書籍であり、本体９５０１、表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。表示装置９５０２、９５０３は直視型の表示装置であり、本発明はこの適用することができる。
【０１４３】
図２９（Ａ）はパーソナルコンピュータであり、本体９６０１、画像入力部９６０２、表示装置９６０３、キーボード９６０４で構成される。
【０１４４】
図２９（Ｂ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体９７０１、表示装置９７０２、スピーカ部９７０３、記録媒体９７０４、操作スイッチ９７０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Digital Versatile Disc）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０１４５】
図２９（Ｃ）はデジタルカメラであり、本体９８０１、表示装置９８０２、接眼部９８０３、操作スイッチ９８０４、受像部（図示しない）で構成される。
【０１４６】
図３０（Ａ）はフロント型プロジェクターであり、表示装置３６０１、スクリーン３６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１４７】
図３０（Ｂ）はリア型プロジェクターであり、本体３７０１、表示装置３７０２、ミラー３７０３、スクリーン３７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１４８】
なお、図３０（Ｃ）は、図３０（Ａ）及び図３０（Ｂ）中における表示装置３６０１、３７０２の構造の一例を示した図である。表示装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図３０（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１４９】
図３０（Ｄ）は、図３０（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図３０（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５０】
本発明はその他にも、イメージセンサやＥＬ型表示素子に適用することも可能である。このように、本発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。
【０１５１】
[実施例９]
第１の絶縁層と、その第１の絶縁層の幅と交差する島状半導体層の幅を変化させ、結晶粒を大型化することができる組合せについて検討した。図３１に示すように短冊状に形成する第１の絶縁層の幅をＷ２、その間隔をΔ、島状半導体層の幅をＷ１として、表１に示すように、Ｗ１を４〜５０μm、Ｗ２を１〜５μm、Δを２〜１０μmの範囲で変化させた。また、第１の絶縁層は３０ｎｍ、第１の絶縁層上に形成する第２の絶縁層は１６０ｎｍ、島状半導体層は５５ｎｍの厚さで形成した。結晶化はデュアルビームレーザーアニール法を用い、４６０ｍＪ／ｃｍ2のエネルギーを照射して結晶化させた。
【０１５２】
【表１】
【０１５３】
結晶化した半導体層の状態は、走査型電子顕微鏡（ＳＥＭ：Scanning Electron microscopy）で観察した。図３２（Ａ）はＷ１＝８μm、Ｗ２＝１μm、Δ＝２μmとした試料のＳＥＭ像を示している。尚、試料は結晶粒を顕在化させるために、セコ液（主成分（体積比）ＨＦ：Ｈ2Ｏ＝６７：３３、添加剤Ｋ2Ｃｒ2Ｏ7）で表面をエッチング処理してある。結晶は、図３１において矢印で示したように、第１の絶縁層で形成される段差部からと、島状半導体層の端部から内側に向かって成長している様子がわかる。
【０１５４】
図３２（Ｂ）は同試料において、第１の絶縁層が周期的に形成されない島状半導体層の端部の様子を観察したものである。その場合には、島状半導体層の内側部分に小さな結晶粒が集合した領域が観測されている。このような現象は本発明で述べる結晶化の機構を裏付けるものであり、島状半導体層の第１の絶縁層と重なる領域から結晶粒が成長することを示している。従って、Ｗ１とΔの大きさには最適な範囲があり、種々の形状の試料を作製して同様な評価を行った結果、表１で太線で囲んだ領域（Ｗ１は４〜１０μm程度、Δは２〜５μm程度）で結晶粒の大粒径化を実現することができた。一方、Ｗ２は１μm程度が良好であり、それ以上大きくしていくと、第１の絶縁層上で別なモードの結晶成長が観測された。
【０１５５】
以上の実験結は、短冊状に形成する第１の絶縁層の間隔と、島状半導体層の幅を適した組合せで形成することにより、ＴＦＴのチャネル形成領域に合わせて大粒径の結晶質半導体層を形成できることを実証している。
【０１５６】
【発明の効果】
本発明のデュアルビームレーザーアニール法の技術を用いることにより、結晶粒の位置とその大きさを制御した結晶質半導体膜を作製することができる。このような結晶質半導体膜の結晶粒の位置をＴＦＴのチャネル形成領域に合わせて形成することにより、ＴＦＴの静特性及び動特性を飛躍的に向上させることができる。
【図面の簡単な説明】
【図１】 本発明のデュアルビームレーザーアニール法の一例を説明する図。
【図２】 レーザーアニール装置の構成を説明する図。
【図３】 レーザーアニール装置の光学系の構成を説明する図
【図４】 レーザーアニール装置の光学系の構成を説明する図
【図５】 本発明の結晶化の工程を説明する図。
【図６】 本発明の結晶化の工程を説明する図。
【図７】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図８】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図９】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１０】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１１】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１２】 駆動回路のＴＦＴの作製工程を示す上面図。
【図１３】 画素ＴＦＴの作製工程を示す上面図。
【図１４】 駆動回路のＴＦＴの作製工程を示す断面図。
【図１５】 画素ＴＦＴの作製工程を示す断面図。
【図１６】 アクティブマトリクス型液晶表示装置の断面図。
【図１７】 液晶表示装置の構造を示す斜視図。
【図１８】 画素部の画素構造を示す上面図。
【図１９】 液晶表示装置の入出力端子、配線、回路配置、スペーサ、シール剤の配置を説明する上面図。
【図２０】 ＥＬ表示装置の構造を示す上面図及び断面図。
【図２１】 ＥＬ表示装置の画素部の断面図。
【図２２】 ＥＬ表示装置の画素部の上面図と回路図。
【図２３】 ＥＬ表示装置の画素部の断面図。
【図２４】 ＥＬ表示装置の画素部の回路図の例。
【図２５】 反強誘電性混合液晶の光透過率特性の一例を示す図。
【図２６】 本発明の結晶化の工程を説明する図。
【図２７】 本発明の結晶化の工程を説明する図。
【図２８】 半導体装置の一例を示す図。
【図２９】 半導体装置の一例を示す図。
【図３０】 投影型液晶表示装置の構成を示す図。
【図３１】 第１の絶縁層と島状半導体層を重ね合わせるときの寸法関係を説明する図。
【図３２】 本発明により作製された結晶質半導体膜のＳＥＭ像。
【発明の属する技術分野】
本発明は、絶縁表面を有する基板上に形成する結晶構造を有する半導体膜の作製方法、並びに該半導体膜を活性層に用いた半導体装置の作製方法に関する。特に、結晶質半導体で活性層を形成した薄膜トランジスタの作製方法に関する。尚、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、薄膜トランジスタを用いて形成されるアクティブマトリクス駆動方式の液晶表示装置に代表される電気光学装置、およびそのような電気光学装置を部品として搭載した電子機器を範疇とする。
【０００２】
【従来の技術】
絶縁表面を有する透光性基板上に非晶質半導体膜を形成し、レーザーアニール法やファーネスアニール炉を用いた熱処理（以下、熱アニール法と呼ぶ）で結晶化させた結晶質半導体膜を薄膜トランジスタ（Thin Film Transistor:以下、ＴＦＴと記す）の活性層に用いる技術が開発されている。絶縁表面を有する透光性基板には、バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板が多くの場合用いられている。このようなガラス基板は石英基板と比べ耐熱性は劣るものの市販価格は安価であり、また大面積基板を容易に製造できる利点を有している。
【０００３】
レーザーアニール法はガラス基板の温度をあまり上昇させず、非晶質半導体膜にのみ高いエネルギーを与えて結晶化させることができる結晶化技術として知られている。特に、波長４００ｎｍ以下の短波長光を発振するエキシマレーザーは、このレーザーアニール法の開発当初から用いられてきた代表的なレーザーである。近年ではその他に固体レーザーのＹＡＧレーザーを用いる技術も開発されている。これらのレーザーアニール法は、レーザービームを被照射面においてスポット状や線状となるように光学系で加工し、その加工されたレーザー光で基板上の被照射面を走査すること（レーザー光の照射位置を被照射面に対して相対的に移動させる）により行う。例えば、線状レーザー光を用いたエキシマレーザーアニール法は、その長手方向と直角な方向だけの走査で被照射面全体をレーザーアニールすることも可能であり、生産性に優れることからＴＦＴを用いる液晶表示装置の製造技術として主流となりつつある。その技術は一枚のガラス基板上に画素部を形成するＴＦＴ（画素ＴＦＴ）と、画素部の周辺に設けられる駆動回路のＴＦＴを形成したモノシリック型の液晶表示装置を可能とした。
【０００４】
しかし、非晶質半導体膜をレーザーアニールして作製される結晶質半導体膜は複数の結晶粒が集合したものであり、その結晶粒の位置と大きさはランダムなものであった。ガラス基板上に作製されるＴＦＴは、素子分離のために結晶質半導体層を島状のパターンに分離して形成している。その場合、結晶粒の位置や大きさを指定して形成することはできなかった。結晶粒の界面（結晶粒界）には、非晶質構造や結晶欠陥などに起因する再結合中心や捕獲中心や結晶粒界におけるポテンシャル準位の影響により、キャリアの電流輸送特性が低下させる原因があることが知られている。しかし、結晶の性質がＴＦＴの特性に重大な影響を及ぼすチャネル形成領域を、結晶粒界の影響を排除して単一の結晶粒で形成することは殆ど不可能であった。そのため結晶質シリコン膜を活性層とするＴＦＴは、単結晶シリコン基板に作製されるＭＯＳトランジスタの特性と同等なものは今日まで得られていない。
【０００５】
このような問題点を解決するために、結晶粒を大きく成長させる試みがなされている。例えば、「"High-Mobility Poly-Si Thin-Film Transistors Fabricated by a Novel Excimer Laser Crystallization Method", K.Shimizu, O.Sugiura and M.Matumura, IEEE Transactions on Electron Devices vol.40, No.1, pp112-117,1993」には、基板上にＳｉ／ＳｉＯ2／Ｓｉの３層構造の膜を形成し、エキシマレーザー光をその膜側と基板側の両側から照射するレーザーアニール法についての報告がある。その方法によれば、ある所定のエネルギー強度でレーザー光を照射することにより結晶粒の大粒形化を図ることができることが示されている。
【０００６】
【発明が解決しようとする課題】
上記Ishiharaらの方法は、非晶質シリコン膜の下地材料の熱特性を局所的に変化させて、基板への熱の流れを制御して温度勾配を持たせることを特徴としている。しかしながら、そのためにガラス基板上に高融点金属層／酸化シリコン層／半導体膜の３層構造を形成している。この半導体膜を活性層としてトップゲート型のＴＦＴを形成することは構造的には可能であるが、半導体膜と高融点金属層との間に設けられた酸化シリコン膜により寄生容量が発生するので、消費電力が増加し、ＴＦＴの高速動作を実現することは困難となる。
【０００７】
一方、高融点金属層をゲート電極とすることにより、ボトムゲート型または逆スタガ型のＴＦＴに対しては有効に適用できうると考えられる。しかし、前記３層構造において、半導体膜の厚さを除いたとしても、高融点金属層と酸化シリコン層の膜厚は、結晶化工程において適した膜厚と、ＴＦＴ素子としての特性において適した膜厚とは必ずしも一致しないので、結晶化工程における最適設計と素子構造の最適設計とを両方同時に満足することはできない。
【０００８】
また、透光性のない高融点金属層をガラス基板の全面に形成すると、透過型の液晶表示装置を製作することは不可能である。高融点金属層は熱伝導率が高いという点では有用であるが、高融点金属材料として使用されるクロム（Ｃｒ）膜やチタン（Ｔｉ）膜は内部応力が高いので、ガラス基板との密着性に問題が生じる可能性が高い。さらに、内部応力の影響はこの上層に形成する半導体膜へも及び、形成された結晶性半導体膜に歪みを与える力として作用する可能性が大きい。
【０００９】
一方、ＴＦＴにおいて重要な特性パラメータであるしきい値電圧（以下、Ｖthと記す）を所定の範囲内に制御するためには、チャネル形成領域の価電子制御の他に、活性層に密接して絶縁膜で形成する下地膜やゲート絶縁膜の荷電欠陥密度を低減さることや、その内部応力のバランスを考慮する必要があつた。このような要求に対して、酸化シリコン膜や酸化窒化シリコン膜などのシリコンを構成元素として含む材料が適していた。従って、温度勾配を持たせるために高融点金属層を設けることは、そのバランスを崩してしまうことが懸念される。
【００１０】
本発明はこのような問題点を解決するための技術であり、結晶粒の位置とその大きさを制御した結晶質半導体膜を作製し、さらにその結晶質半導体膜をＴＦＴのチャネル形成領域に用いることにより高速動作が可能なＴＦＴを実現する。さらに、そのようなＴＦＴを透過型の液晶表示装置やエレクトロルミネッセンス材料を持った表示装置などのさまざまな半導体装置に適用できる技術を提供することを目的とする。
【００１１】
【課題を解決するための手段】
ガラスなどの基板上に形成した非晶質半導体層から結晶質半導体層を形成する方法にレーザーアニール法を用いる。本発明のレーザーアニール法は、パルス発振型または連続発光型のエキシマレーザー、ＹＡＧレーザー、またはアルゴンレーザーをその光源とし、光学系にて線状または矩形状に形成されたレーザー光を島状半導体層に対して、島状半導体層が形成された基板の表側（本明細書中では島状半導体層が形成されている面と定義する）と裏側（本明細書中では島状半導体層が形成された面と反対側の面と定義する）との両方から照射する。
【００１２】
図２（Ａ）は本発明のレーザーアニール装置の構成を示す図である。レーザーアニール装置は、レーザー発振器１２０１、光学系１１００、基板を固定するステージ１２０２を有し、ステージ１２０２にはヒータ１２０３とヒータコントローラー１２０４が付加されて、基板を１００〜４５０℃まで加熱することができる。ステージ１２０２上には反射板１２０５が設けられ、その上に基板１２０６を設置する。図２（Ａ）における構成のレーザーアニール装置の構成において、基板１２０６の保持方法を図２（Ｂ）を用いて説明する。ステージ１２０２に保持された基板１２０６は、反応室１２１３に設置されレーザー光が照射される。反応室内は図示されていない排気系またはガス系により減圧状態または不活性ガス雰囲気とすることが可能な構成とし、半導体膜を汚染させることなく１００〜４５０℃まで加熱することができる。ステージ１２０２はガイドレール１２１６に沿って反応室内を移動することができ、基板の全面に線状レーサー光を照射させることができる。レーザー光は基板１２０６の上面に設けられた図示されていない石英製の窓から入射する。また、図２（Ｂ）ではこの反応室１２１３にトランスファー室１２１０、中間室１２１１、ロード・アンロード室１２１２が接続し、仕切弁１２１７、１２１８で分離されている。ロード・アンロード室１２１２には複数の基板を保持することが可能なカセット１２１４が設置され、トランスファー室１２１０に設けられた搬送機構１２１５により基板が搬送される。基板１２０６'は搬送中の基板を表す。こうのうような構成とすることによりレーザーアニールを減圧下または不活性ガス雰囲気中で連続して処理することができる。
【００１３】
図３は図２（Ａ）で示したレーザーアニール装置の光学系１１００の基本的な構成を説明する図である。レーザー発振器１１０１にはエキシマレーザーやＹＡＧレーザー、またはアルゴンレーザーなどを適用する。図３（Ａ）は光学系１１００を側面から見た図であり、レーザー発振器１１０１から出たレーザー光はシリンドリカルレンズアレイ１１０２により縦方向に分割される。この分割されたレーザー光はシリンドリカルレンズ１１０４により、一旦集光された後広がって、ミラー１１０７で反射され、その後、シリンドリカルレンズ１１０８により照射面１１０９で線状レーザー光となるようにする。これにより、線状レーザー光の幅方向のエネルギー分布の均一化を図ることができる。また、図３（Ｂ）は光学系１１００を上面から見た図であり、レーザー発振器１１０１から出たレーザー光はシリンドリカルレンズアレイ１１０３により横方向に分割される。その後、シリンドリカルレンズ１１０５により、レーザー光は照射面１１０９で一つに合成される。これにより、線状レーザー光の長手方向のエネルギー分布の均一化を図ることができる。
【００１４】
図１は本発明のレーザーアニール法の概念を説明する図である。ガラスなどの基板１００１上にストライプ状または短冊状の第１の絶縁層１００２が形成され、その上に第２の絶縁層１００３が形成されている。さらにその上に島状半導体層１００４が形成されている。第1の絶縁層１００２及び第2の絶縁層１００３は酸化シリコン膜や窒化シリコン膜、酸化窒化シリコン膜、およびアルミニウムを成分とする絶縁膜などを適用し、これらの膜単体か若しくは適宣組み合わせて用いる。
【００１５】
そして、図３（Ａ）、（Ｂ）で説明した光学系１１００により、シリンドリカルレンズ１１０８と同等の機能を有するシリンドリカルレンズ１００６を通過したレーザー光は線状レーザー光として島状半導体層１００４に照射される。島状半導体層１００４には、シリンドリカルレンズ１００６を通過して直接島状半導体層１００４に照射する第１のレーザー光成分１００７と、第１の絶縁層１００２と第２の絶縁層１００３と基板１００１を透過して、反射板１００５で反射して、再度基板１００１と第１の絶縁層１００２と第２の絶縁層１００３を透過して島状半導体層１００４へ照射される第２のレーザー光成分１００８がある。いずれにしても、シリンドリカルレンズ１００６を通過したレーザー光は、集光される過程で基板表面に対し、４５〜９０°の入射角を持つので、反射板１００５で反射するレーザー光は、島状半導体層１００４の内側の方向にも反射する。反射板１００５はアルミニウム（Ａｌ）、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、クロム（Ｃｒ）、タングステン（Ｗ）、窒化タングステン（ＷＮ）などで反射表面を形成する。このように、反射表面を形成する材料を適宣選択することにより、その反射率を２０〜９０％の範囲で変化させることができ、基板１００１の裏側から入射するレーザー光の強度を変化させることができる。また、この反射表面を鏡面にしておくと、２４０〜３２０nmの波長範囲で約９０％の正反射率が得られる。また、材質をアルミニウムとして、その表面に数１００nmの微細な凹凸形状を形成しておくと、拡散反射率（積分反射率―正反射率）は５０〜７０％が得られる。
【００１６】
このようにして、レーザー光は基板１００１の表面と裏面から照射され、この基板１００１上に形成された島状半導体層１００４は両面からレーザーアニールされることになる。レーザーアニール法では、照射するレーザー光の条件を最適なものとすることにより半導体膜を瞬時に加熱して溶融させ、結晶核の発生密度とその結晶核からの結晶成長を制御しようとしている。パルス発振するエキシマレーザーやＹＡＧレーザーの発振パルス幅は数nsec〜数十nsec、例えば３０nsecであるので、パルス発振周波数を３０Ｈｚとして照射すると、そのレーザー光が照射された領域の半導体層はパルスレーザー光により瞬時に加熱され、その加熱時間よりも遥かに長い時間冷却されることになる。
【００１７】
基板上に形成された島状半導体層に対して、一方の面のみからのレーザー光の照射では、片側しか加熱されないので、加熱溶融と冷却固化のサイクルは急峻なものとなり、結晶核の発生密度を制御できたとしても十分な結晶成長は期待できない。しかし、半導体層の両方の面からレーザー光を照射するとこの加熱溶融と冷却固化のサイクルが緩やかなものとなり、冷却固化の過程で結晶成長に許容される時間が相対的に長くなることにより、充分な結晶成長を得ることができる。
【００１８】
その過渡的な現象において、島状半導体層に温度分布をもたせ、温度変化の緩やかな領域を設け核生成速度と核生成密度を制御することにより、結晶粒の大粒形化を図る。具体的には、図１で示すように、基板１００１上にストライプ状の第１の絶縁層１００２を設け、その上に第２の絶縁層１００３を形成する。島状半導体層１００４は第２の絶縁層１００３上に形成されるが、第１の絶縁層１００２と交差するようにを設ける。即ち、島状半導体層１００４の下側に第２の絶縁層１００３が形成されている領域と、第1の絶縁層１００２と第２の絶縁層１００３の絶縁膜が形成されている領域とを設ける。後者の領域は体積が増え熱容量が大きくなるので、レーザー光の照射による到達最高温度は前者の領域に比べ低くなる。その結果、後者の領域で結晶核の生成が優先的に発生し、この部分より結晶成長が始まる。この時、半導体層の両方の面からレーザー光を照射して、半導体層が十分加熱されていることも重要なファクターとなる。島状半導体層のパルスレーザー光の照射による温度変化のサイクルを緩やかなものとすることにより結晶粒の大粒形化を実現している。
【００１９】
島状半導体層を一方の側の面に形成した基板の表面側と裏面側からレーザー光を照射する方法は、図４に示す構成を用いても良い。エキシマレーザーやＹＡＧレーザーなどのレーザー発振器４０１から出た光はシリンドリカルレンズアレイ４０２（または４０３）により分割される。この分割されたレーザー光はシリンドリカルレンズ４０４（または４０５）により一旦集光された後広がってミラー４０８で反射される。この光路の途中にビームスプリッタ４０６を置き、光路を２分割する。一方のレーザー光はミラー４０７、４１３で反射され、シリンドリカルレンズ４１４により線状レーザー光とされ、基板４１８の表側に照射する。このレーザー光を第１のレーザー光とする。基板４１８の表側には下地膜４１９、島状半導体層４２０が形成されている。他方のレーザー光はミラー４０８、４０９、４１１で反射され、シリンドリカルレンズ４１２により線状レーザー光とされ、基板４１８の裏側に照射する。このレーザー光を第２のレーザー光とする。この光路の途中にはレーザー光の強度を調節するためにアッテネータ４１０が設けられている。このような構成として、基板の表側と裏側からレーザー光を照射しても、前述と同様に半導体層の結晶粒の大粒形化をすることができる。
【００２０】
本明細書では、図１や図４に示す構成のレーザーアニール法をデュアルビームレーザーアニール法と呼び、この方法を適用して島状半導体層の結晶粒の大粒形化を行う。その島状半導体層をＴＦＴの活性層に用いて、さらに各回路の機能に応じた構造を有するＴＦＴを有する半導体装置を作製することにより半導体装置の高性能化を図る。
【００２１】
そして、デュアルビームレーザーアニール法を用いる本発明の構成は、透光性基板の一方の面にストライプ状の第１の絶縁層と、該ストライプ状の第１の絶縁層上に第2の絶縁層が設けられる。これらの絶縁層上に設けられる島状半導体層は、ストライプ状の第１の絶縁層と交差して形成される。本発明の好ましい実施形態として、複数本のストライプ状の第１の絶縁層を形成し、島状半導体層を該複数本のストライプ状の第１の絶縁層と交差するように形成し、選択された一本のストライプ状の第１の絶縁層とそれに隣接するストライプ状の第１の絶縁層との間でＴＦＴのチャネル形成領域を形成する。
【００２２】
以上のように、本発明の構成は、透光性基板の一方の表面に、島状半導体層と、該島状半導体層の下方に設けられた短冊状の第１の絶縁層とを有し、短冊状の第１の絶縁層は島状半導体層と交差するように設けられていることを特徴としている。第１の絶縁層は一対を成して形成しても良く、一対の短冊状の第１の絶縁層は該島状半導体層と交差するように設けられる。
【００２３】
上記構成はＴＦＴに好適に適用することができ、前記島状半導体層に形成される前記薄膜トランジスタのチャネル形成領域は、前記短冊状の第１の絶縁層に隣接して形成し、または、ＴＦＴのチャネル形成領域を、一対の短冊状の第１の絶縁層の間に形成することを特徴としている。
【００２４】
また、本発明の半導体装置の作製方法は、透光性基板の一方の表面に短冊状の第１の絶縁層を形成する工程と、前記短冊状の第１の絶縁層上に、該短冊状の第１の絶縁層と交差するように島状半導体層を形成する工程と、前記透光性基板の一方の表面側と、他方の表面側とから、前記島状半導体層にレーザー光を照射して、該島状半導体層を結晶化させる工程とを有することを特徴とする。
【００２５】
また、他の発明の構成は、透光性基板の一方の表面に一対の短冊状の第１の絶縁層を形成する工程と、前記一対の短冊状の第１の絶縁層上に、該一対の短冊状の第１の絶縁層と交差するように島状半導体層を形成する工程と、前記透光性基板の一方の表面側と、他方の表面側とから、前記島状半導体層にレーザー光を照射して、該島状半導体層を結晶化させる工程とを有することを特徴としている。
【００２６】
【発明の実施の形態】
[実施形態１]
本発明の実施形態を図５と図６を用いて説明する。図５（Ａ）において、基板５０１にはバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどの無アルカリガラス基板を用いる。例えば、コーニング社の#７０５９ガラスや#１７３７ガラス基などを好適に用いることができる。
【００２７】
この基板５０１のＴＦＴを形成する表面に、透光性でかつ絶縁性を有する第１の絶縁層５０２、５０３を形成する。この第１の絶縁層は熱伝導性の優れる材料で形成しても良い。その場合、熱伝導率は１０Wm-1K-1以上であること望ましい。そのような材料として、アルミニウムの酸化物（酸化アルミニウム（Ａｌ2Ｏ3）は可視光において透光性を有し、熱伝導率が２０Wm-1K-1であり適している。また、酸化アルミニウムは化学量論比に限定されるものでなく、熱伝導率特性と内部応力などの特性を制御するために、他の元素を添加しても良い。例えば、酸化アルミニウムに窒素を含ませて、酸化窒化アルミニウム（ＡｌＮxＯ1-x：０．０２≦ｘ≦０．５）を用いても良いし、アルミニウムの窒化物（ＡｌＮx）を用いることも可能である。また、シリコン（Ｓｉ）、酸素（Ｏ）、窒素（Ｎ）とＭ（Ｍはアルミニウム（Ａｌ）または希土類元素から選ばれた少なくとも一種）を含む化合物を用いることができる。例えば、ＡｌＳｉＯＮやＬａＳｉＯＮなどを好適に用いることができる。その他に、窒化ホウ素なども適用することができる。
【００２８】
上記の酸化物、窒化物、および化合物はいずれもスパッタ法やプラズマＣＶＤ法で形成することができる。スパッタ法の場合には所望の組成のターゲットを用い、アルゴン（Ａｒ）や窒素などの不活性ガスを用いてスパッタすることにより形成できる。また、熱伝導度が１０００Wm-1K-1に達する薄膜ダイアモンド層やＤＬＣ（Diamond Like Carbon）層を設けても良い。いずれにしても、このような材料で第１の絶縁層５０２、５０３を５０〜５００nm、好ましくは２００nmの厚さに形成することで、レーザー光の照射による温度上昇を抑えることができる。また、第１の絶縁層５０２、５０３の端面における側壁の角度は、ガラス基板５０１の主表面に対して、５°以上４０°未満となるようにテーパー状にエッチングしてこの上に積層させる膜のステップカバレージを確保する。
【００２９】
この上に第２の絶縁層５０４を酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜などで形成する。酸化窒化シリコン膜は、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏを原料ガスとして作製する。この原料ガスにＯ2を添加しても良い。作製条件は限定されないが、この第２の絶縁層としての酸化窒化シリコン膜は膜厚を５０〜５００nmとし、含有酸素濃度を５５atomic％以上７０atomic％未満とし、かつ、含有窒素濃度を１atomic％以上２０atomic％未満となるようにする。このような組成として酸化窒化シリコン膜の内部応力が低減すると共に固定電荷密度を減少させておく。第２の絶縁層は必ずしも必要でないが、基板５０１からアルカリ金属が拡散することを防ぐ目的で設けておくことが望ましい。
【００３０】
図５（Ｂ）に示す島状半導体層５０５は、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さに形成する。これは非晶質構造を有する半導体膜をプラズマＣＶＤ法やスパッタ法などの公知の方法で形成し、その後エッチング処理により不要な部分を除去して形成する。図５（Ｃ）はその上面図であり、第１の絶縁層はストライプ状または矩形状または短冊状のパターンに形成され、その上方に形成する島状半導体層５０５と交差し、その短辺の端部が島状半導体層と重ならないように配置する。島状半導体層を形成するための非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【００３１】
図６は本発明のデュアルビームレーザーアニール法による結晶化の工程を説明する図である。結晶化はレーザーアニール法を使用する。その他にラピットサーマルアニール法（ＲＴＡ法）を適用することもできる。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。その場合にも、島状半導体層の基板側の面とその反対側の面とから、光源からの光が照射される構成とする。結晶化の工程ではまず、非晶質半導体膜が含有する水素を放出させておくことが望ましく、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atomic％以下にしておくと良い。
【００３２】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやＹＡＧレーザー、またはアルゴンレーザーをその光源とする。レーザーアニール法の構成は図１〜４で示した通りである。
【００３３】
図６（Ａ）では、第１のレーザー光５１０と第２のレーザー光５２０とが島状半導体層に照射される様子を示している。５０６は島状半導体層は第１の絶縁層５０２と５０３に挟まれた領域Ａであり、５０７はその外側の領域Ｂとに分けてみることができる。いずれにしても島状半導体層はレーザー光の照射により加熱され一旦溶融状態となる。結晶核は溶融状態から固相状態へ移る冷却過程で生成形成されるものと推定されているが、その核発生密度は、溶融状態の温度と冷却速度とに相関があり、高温から急冷されると核発生密度が高くなる傾向が経験的知見として得られている。
【００３４】
図６（Ａ）の構造でみると、第１の絶縁層５０２、５０３が形成されている部分は体積が増し熱容量が増えるのでレーザー光の照射による温度上昇は抑制される。また、デュアルビームレーザーアニール法は島状半導体層５０５の基板側の面とその反対側の面とからレーザー光が照射され、両面から加熱されるので冷却速度が従来のシングルビームのレーザーアニール法に比べ相対的に遅くなる。その結果、結晶核は第１の絶縁層５０２、５０３と重なる島状半導体層の部分から優先的に発生し、その部分から周辺に向かって結晶成長が始まる。
【００３５】
その結果、第１の絶縁層５０２、５０３の周辺に粒形の大きな結晶が成長し、５０８で示す第１の絶縁層５０２と５０３とで囲まれた領域Ａにおいて大粒形の結晶が得られ、５０９で示す領域Ｂでは比較的小さな結晶粒となる。図６（Ｃ）はその様子を示す上面図である。領域Ａにおける第１の絶縁層５０２と５０３との間隔は２〜６μｍ程度とするのが良い。また、このような効果は、照射するパルスレーザー光の繰り返しパルス数を増していくと顕著に現れる。
【００３６】
その後島状半導体層は、３〜１００％の水素を含む雰囲気中で３００〜４５０℃の加熱処理、或いは、プラズマによって生成された水素を含む雰囲気中で２００〜４５０℃の加熱処理によって、残留する欠陥を中和することができる。このようにして作製された島状半導体層５０５の領域Ａの部分をチャネル形成領域としてＴＦＴの活性層を作製することにより、ＴＦＴの特性を向上させることができる。
【００３７】
[実施形態２]
ＴＦＴの活性層とする結晶構造を有する島状半導体層の作製方法は、レーザーアニール法のみから作製されるものではなく、本発明に関わるレーザーアニール法と熱アニール法を併用させても良い。特に、熱アニール法による結晶化は、特開平７−１３０６５２号公報で開示される触媒元素を用いる結晶化法にも応用すると、６００℃以下の温度で結晶化を実現でき、このようにして作製された結晶質半導体層を本発明に関わるレーザーアニール法で処理すると高品質の結晶質半導体層を得ることができる。このような実施形態を図２６を用いて説明する。
【００３８】
図２６（Ａ）において、基板５５０には実施形態１で示したガラス基板を好適に用いることができる。その他、第１の絶縁層５５１、５５２と第２の絶縁層５５３、非晶質半導体層５５４は実施形態１と同様にして作製する。そして、重量換算で５〜１００ｐｐｍの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層５５５を形成する。或いは、触媒元素を含有する層５５５をスパッタ法や蒸着法などで形成しても良い。その場合、触媒元素を含有する層５５５の厚さは０．５〜２nmとする。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。
【００３９】
その後、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質半導体層の含有水素量を５atom％以下にする。そして、ファーネスアニール炉を用い、窒素雰囲気中において５５０〜６００℃で１〜８時間、好ましくは５５０℃で４時間の熱アニールを行う。以上の工程により結晶質シリコン膜から成る結晶質半導体層５５６を得ることができる（図２６（Ｂ））。この熱アニールによって作製された結晶質半導体層は、光学顕微鏡観察により巨視的に観察すると局所的に非晶質領域が残存していることが観察されることがあり、このような場合、同様にラマン分光法では４８０ｃｍ-1にブロードなピークを持つ非晶質成分が観測される。しかし、このような非晶質領域は本発明のデュアルビームレーザーアニール法により容易に除去することが可能であり、良質な結晶質半導体層を得ることができる。
【００４０】
図２６（Ｃ）に示すように結晶質半導体層５５６から、島状半導体層を形成する。この状態の基板に対して、図２６（Ｃ）に示すように実施形態１と同様にしてデュアルビームレーザーアニールを施す。その結果、第１のレーザー光５５７および第２のレーザー光５５８により一旦溶融状態を経て新に結晶構造を有する島状半導体層５６０が形成される。このようにして作製された島状半導体層５６０は、図６で説明した島状半導体層５０８と比較して、同等かそれ以上の粒形の結晶粒を領域Ａを中心に作製することができる。しかしながら、島状半導体層５６０中には触媒元素が１×１０17〜１×１０19atoms/cm3程度の濃度で含まれている。
【００４１】
[実施形態３]
本発明のデュアルビームレーザーアニール法による半導体層の結晶化法は、図５と図６及び図２６で説明したように、領域Ａにおいて大粒形の結晶を成長させることに特徴がある。本実施形態では、同様な結晶質半導体層を形成する他の方法を示す。
【００４２】
図２７（Ａ）で示すように、基板５６１には実施形態１で示したガラス基板を好適に用いることができる。その他、第１の絶縁層５６２、５６３と第２の絶縁層５６４、非晶質半導体層５６５は実施形態１と同様にして作製する。そして、図２７（Ｂ）に示すように、非晶質半導体層５６５から島状半導体層５６６を形成する。そして、重量換算で５〜１００ｐｐｍの触媒元素を含む水溶液をスピンコート法で塗布して触媒元素を含有する層５６７を形成する。
【００４３】
その後図２７（Ｃ）で示すように、実施形態１と同様にしてデュアルビームレーザーアニールを施す。その結果、第１のレーザー光５６８および第２のレーザー光５６９により一旦溶融状態を経て新に結晶構造を有する島状半導体層５７１が形成される。このようにして作製された島状半導体層５７１は、大粒形の結晶粒を領域Ａを中心に作製することができる。この場合にも島状半導体層５７１中には触媒元素が１×１０17〜１×１０19atoms/cm3程度の濃度で含まれている。
【００４４】
【実施例】
[実施例１]
本発明の実施例を図７〜図１１を用いて説明する。ここでは、画素部のｎチャネル型ＴＦＴ（以下、画素ＴＦＴと記す）および保持容量と、画素部の周辺に設けられる駆動回路のｎチャネル型ＴＦＴとｐチャネル型ＴＦＴとを同時に作製する方法について工程に従って説明する。
【００４５】
図７（Ａ）において、基板２０１にはバリウムホウケイ酸ガラス基板やアルミノホウケイ酸ガラス基板を用いる。本実施例ではアルミノホウケイ酸ガラス基板を用いた。この基板２０１のＴＦＴを形成する表面に、第１の絶縁層２０２〜２０６を形成する。第１の絶縁層は、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜などで形成する。
【００４６】
酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、オルトケイ酸テトラエチル（Tetraethyl Ortho Silicate：ＴＥＯＳ）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００４７】
第１の絶縁層は、上記に代表される絶縁膜を２０〜２００nm（好ましくは３０〜６０nm）の厚さに基板２０１上の全面に形成しておき、その後フォトリソグラフィーの技術を用いレジストマスクを形成し、エッチングにより不要な部分を除去して所定のパターンに形成する。上記絶縁膜に対してはフッ素系のガスを用いたドライエッチング法を用いても良いし、フッ素系の水溶液を用いたウエットエッチング法を用いても良い。後者の方法を選択する場合には、例えば、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）でエッチングすると良い。
【００４８】
第１の絶縁層のパターン寸法は実施者が適宣決定するものであるが、実際には作製するＴＦＴのサイズ（チャネル長、チャネル幅）を考慮して決めれば良い。例えば、第１の絶縁層２０２ａ、２０２ｂを形成するＴＦＴのチャネル長方向に対して０．５〜２μm（好ましくは１μm）、チャネル幅方向に対して０．２〜１０μm（好ましくは４〜８μm）としたストライプ状または矩形状または短冊状に形成する。また、第１の絶縁層２０２ａと２０２ｂの間隔は１〜１０μm（好ましくは３〜６μm）とする。図７（Ａ）で示すその他の第１の絶縁層も同様な構成とする。
【００４９】
次いで、第１の絶縁層上に第２の絶縁層２０７を形成する。この層は第１の絶縁層と同様に酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜などで５０〜３００nm（好ましくは１００〜２００nm）の厚さに形成する。
【００５０】
次に、２５〜８０ｎｍ（好ましくは３０〜６０ｎｍ）の厚さで非晶質構造を有する半導体層２０８を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５５ｎｍの厚さに形成する。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、第２の絶縁層２０７と非晶質シリコン層２０８とはプラズマＣＶＤ法で形成することが可能であるので、両者を減圧雰囲気下にて連続形成しても良い。第２の絶縁層２０７を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００５１】
そして、図７（Ｂ）に示すように非晶質半導体層２０８の不要な部分をエッチング除去して島状半導体層２０９〜２１２を形成する。島状半導体層の形状やサイズは実施者が適宣決めれば良いが、例えば、前述の第１の絶縁層２０２ａ、２０２ｂと合わせると、チャネル長方向に対して０．２〜２０μm（好ましくは４〜１０μm）、チャネル幅方向に対して０．５〜５０μm（好ましくは４〜２０μm）とした矩形状または短冊状に形成する。
【００５２】
島状半導体層２０９〜２１２の結晶化はデュアルビームレーザーアニール法で行う。これは実施形態１〜実施形態３に示す方法のいずれを適用しても良い。例えば、ＸｅＣｌエキシマレーザー（波長３０８nm）をレーザー光発生装置として、図２〜４で示したレーザーアニール装置を用い、光学系で線状ビームを形成して、発振周波数５〜５０Hz、エネルギー密度１００〜５００mJ/cm2として線状ビームのオーバーラップ割合を８０〜９８％として照射する。このようにして島状半導体層２０９〜２１２を結晶化させる。
【００５３】
その後、プラズマＣＶＤ法や減圧ＣＶＤ法、またはスパッタ法により５０〜１００ｎｍの厚さの酸化シリコン膜によるマスク層２１３を形成する。例えば、減圧ＣＶＤ法でＳｉＨ4とＯ2との混合ガスを用い、２６６Paにおいて４００℃に加熱して酸化シリコン膜を形成する（図７（Ｃ））。
【００５４】
チャネルドープ工程は、フォトレジストマスク２１４を設け、ｎチャネル型ＴＦＴを形成する島状半導体層２１０〜２１２の全面に１×１０16〜５×１０17atoms／cm3程度の濃度でｐ型を付与する不純物元素としてボロン（Ｂ）を添加する。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。チャネルドープはしきい値電圧を制御する目的で実施するものであり、ＴＦＴを作製する上で必須の工程ではないが、ｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することが好ましい（図７（Ｄ））。
【００５５】
そして、駆動回路のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物元素を島状半導体層２１０ｂ、２１１ｂに選択的に添加する。あらかじめフォトレジストマスク２１５〜２１８を形成する。この工程ではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用する。形成される不純物領域（ｎ-）２１９、２２０のリン（Ｐ）濃度は１×１０17〜５×１０19atoms／cm3のとする（図８（Ａ））。また、不純物領域２２１は、画素部の保持容量を形成するための半導体層でありこの領域にも同じ濃度でリン（Ｐ）を添加して導電性を向上させておくと良い。
【００５６】
次に、マスク層２１３をフッ酸などにより除去して、図７（Ｄ）と図８（Ａ）で添加した不純物元素を活性化させる工程を行う。活性化は、窒素雰囲気中において５００〜６００℃で１〜４時間の熱アニールや、レーザーアニールの方法により行うことができる。また、両者を併用して行っても良い。本実施例では、レーザー活性化の方法を用い、ＫｒＦエキシマレーザー光（波長２４８ｎｍ）を用い、線状ビームを形成して、発振周波数５〜５０Ｈｚ、エネルギー密度１００〜５００ｍＪ／ｃｍ2として線状ビームのオーバーラップ割合を８０〜９８％として走査して、島状半導体層が形成された基板全面を処理する。尚、レーザー光の照射条件には何ら限定される事項はなく実施者が適宣決定すれば良い。
【００５７】
そして、ゲート絶縁膜２２２をプラズマＣＶＤ法またはスパッタ法を用いて４０〜１５０ｎｍの厚さでシリコンを含む絶縁膜で形成する。例えば、ＳｉＨ4、Ｎ2Ｏ、Ｏ2を原料としてプラズマＣＶＤ法で作製される酸化窒化シリコン膜で形成する（図８（Ｂ））。
【００５８】
次に、ゲート電極を形成するための第１の導電層を成膜する。この導電層は単層で形成しても良いが、必要に応じて二層あるいは三層といった積層構造とすることもできる。本実施形態では、導電性の窒化物金属膜から成る導電層（Ａ）２２３と金属膜から成る導電層（Ｂ）２２４とを積層した構造とする。導電層（Ｂ）２２４はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成すれば良く、導電層（Ａ）２２３は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）などで形成する。また、導電層（Ａ）２２３はタングステンシリサイド、チタンシリサイド、モリブデンシリサイドを適用しても良い。導電層（Ｂ）２２４は低抵抗化を図るために含有する不純物濃度を低減させると良く、特に酸素濃度に関しては３０ｐｐｍ以下とすると良い。例えば、タングステン（Ｗ）は酸素濃度を３０ｐｐｍ以下とすることで２０μΩｃｍ以下の比抵抗値を実現することができる。
【００５９】
導電層（Ａ）２２３は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、導電層（Ｂ）２２４は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、導電層（Ａ）２２３に３０ｎｍの厚さのＴａＮ膜を、導電層（Ｂ）２２４には３５０ｎｍのＴａ膜を用い、いずれもスパッタ法で形成する。ＴａＮ膜はＴａをターゲットとしてスパッタガスにＡｒと窒素との混合ガスを用いて成膜する。ＴａはスパッタガスにＡｒを用いる。また、これらのスパッタガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きである。ＴａＮ膜はα相に近い結晶構造を持つので、この上にＴａ膜を形成すればα相のＴａ膜が容易に得られる。尚、図示しないが、導電層（Ａ）２２３の下に２〜２０ｎｍ程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、導電層（Ａ）または導電層（Ｂ）が微量に含有するアルカリ金属元素がゲート絶縁膜２２２に拡散するのを防ぐことができる。いずれにしても、導電層（Ｂ）は抵抗率を１０〜５００μΩcmの範囲ですることが好ましい（図８（Ｃ））。
【００６０】
次に、フォトレジストマスク２２５〜２２９を形成し、導電層（Ａ）２２３と導電層（Ｂ）２２４とを一括でエッチングしてゲート電極２３０〜２３３を形成する。例えば、ドライエッチング法によりＣＦ4とＯ2の混合ガス、またはＣｌ2を用いて１〜２０Paの反応圧力で行うことができる。ゲート電極２３０〜２３３は、導電層（Ａ）から成る２３０ａ〜２３３ａと、導電層（Ｂ）から成る２３０ｂ〜２３３ｂとが一体として形成される。この時、ｎチャネル型ＴＦＴに設けるゲート電極２３１、２３２は不純物領域２１９、２２０の一部と重なるように形成する（図８（Ｄ））。また、ゲート電極は導電層（Ｂ）のみで形成することも可能である。２３４は保持容量線として形成するものである（図８（Ｄ））。
【００６１】
次いで、駆動回路のｐチャネル型ＴＦＴのソース領域およびドレイン領域を形成するために、ｐ型を付与する不純物元素を添加する工程を行う。ここでは、ゲート電極２３０をマスクとして、自己整合的に不純物領域を形成する。ｎチャネル型ＴＦＴが形成される領域はフォトレジストマスク２３５で被覆しておく。そして、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で不純物領域（ｐ+）２３６を１×１０21atoms／cm3の濃度で形成する（図９（Ａ））。
【００６２】
次に、ｎチャネル型ＴＦＴにおいて、ソース領域またはドレイン領域として機能する不純物領域の形成を行う。レジストのマスク２３７〜２３９を形成し、ｎ型を付与する不純物元素を添加して不純物領域２４１〜２４４を形成する。これは、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、不純物領域（ｎ+）２４１〜２４４の（Ｐ）濃度を５×１０20atoms／cm3とする（図９（Ｂ））。不純物領域２４０には、既に前工程で添加されたボロン（Ｂ）が含まれているが、それに比して１／２〜１／３の濃度でリン（Ｐ）が添加されるだけなので、添加されたリン（Ｐ）の影響は考えなくても良く、ＴＦＴの特性に何ら影響を与えることはない。
【００６３】
そして、画素部のｎチャネル型ＴＦＴのＬＤＤ領域を形成するために、ｎ型を付与する不純物添加の工程を行う。ここではゲート電極２３３をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。添加するリン（Ｐ）の濃度は５×１０16atoms／cm3とし、図８（Ａ）および図９（Ａ）と図９（Ｂ）で添加する不純物元素の濃度よりも低濃度で添加することで、実質的には不純物領域（ｎ--）２４５、２４６のみが形成される（図９（Ｃ））。
【００６４】
その後、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化するために熱処理工程を行う。この工程はファーネスアニール炉を用いた熱アニール法、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）で行うことができる。ここではファーネスアニール法で活性化工程を行う。熱処理は酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行う。
【００６５】
この熱アニールにおいて、ゲート電極２３０〜２３３と容量配線２３４形成するＴａ膜２３０ｂ〜２３４ｂは、表面から５〜８０ｎｍの厚さでＴａＮから成る導電層（Ｃ）２３０ｃ〜２３４ｃが形成される。また、その他に導電層（Ｂ）２３０ｂ〜２３４ｂがタングステン（Ｗ）の場合には窒化タングステン（ＷＮ）が形成され、チタン（Ｔｉ）の場合には窒化チタン（ＴｉＮ）を形成することができる。また、窒素またはアンモニアなどを用いた窒素を含むプラズマ雰囲気にゲート電極２３０〜２３４を晒しても同様に形成することができる。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱アニールを行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体層にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００６６】
結晶化の工程においてシリコンの結晶化を助長する触媒元素を使用し、その後実施形態３で説明したゲッタリングの工程を行わなかった場合には島状半導体層中には微量（１×１０17〜１×１０19atoms/cm3程度）の触媒元素が残留する。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましい。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段がある。ゲッタリングに必要なリン（Ｐ）の濃度は図９（Ｂ）で形成した不純物領域（ｎ+）と同程度であれば良く、ここで実施される活性化工程の熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素を不純物領域２４０〜２４４に偏析させることができる。その結果不純物領域２４０〜２４４には１×１０17〜１×１０19atoms/cm3程度の触媒元素が偏析する（図９（Ｄ））。
【００６７】
図１２（Ａ）および図１３（Ａ）は、図９（Ｄ）におけるＴＦＴの上面図であり、Ａ−Ａ'断面およびＣ−Ｃ'断面は図９（Ｄ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１４（Ａ）および図１５（Ａ）の断面図に対応している。図１２よび図１３の上面図はゲート絶縁膜を省略しているが、ここまでの工程で、第１及び第２の絶縁層上に形成された島状半導体層２０９、２１０、２１２上にゲート電極２３０、２３１、２３３と容量配線２３４が図に示すように形成される。
【００６８】
活性化および水素化の工程が終了したら、ゲート線を形成する第２の導電層を形成する。この第２の導電層は低抵抗材料であるアルミニウム（Ａｌ）や銅（Ｃｕ）を主成分とする導電層（Ｄ）で形成する。いずれにしても、第２の導電層の抵抗率は０．１〜１０μΩcm程度とする。さらに、チタン（Ｔｉ）やタンタル（Ｔａ）、タングステン（Ｗ）、モリブデン（Ｍｏ）から成る導電層（Ｅ）を積層形成すると良い。本実施例では、チタン（Ｔｉ）を０．１〜２重量％含むアルミニウム（Ａｌ）膜で導電層（Ｄ）２４７を形成し、チタン（Ｔｉ）膜を導電層（Ｅ）２４８として形成した。導電層（Ｄ）２４７は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良く、導電層（Ｅ）２４８は５０〜２００（好ましくは１００〜１５０ｎｍ）で形成すれば良い（図１０（Ａ））。
【００６９】
そして、ゲート電極に接続するゲート線を形成するために導電層（Ｅ）２４８と導電層（Ｄ）２４７とをエッチング処理して、ゲート配線２４９、２５０と容量配線２５１を形成する。エッチング処理は最初にＳｉＣｌ4とＣｌ2とＢＣｌ3との混合ガスを用いたドライエッチング法で導電層（Ｅ）の表面から導電層（Ｄ）の途中まで除去し、その後リン酸系のエッチング溶液によるウエットエッチングで導電層（Ｄ）を除去することにより、下地との選択加工性を保ってゲート配線を形成することができる（図１０（Ｂ））。
【００７０】
図１２（Ｂ）および図１３（Ｂ）はこの状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図１０（Ｂ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１４（Ｂ）および図１５（Ｂ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図１２（Ｂ）および図１３（Ｂ）において、ゲート配線２４９、２５０の一部は、ゲート電極２３０、２３１、２３３の一部と重なり電気的に接触している。この様子はＢ−Ｂ'断面およびＤ−Ｄ'断面に対応した図１４（Ｂ）および図１５（Ｂ）の断面構造図からも明らかで、第１の導電層を形成する導電層（Ｃ）と第２の導電層を形成する導電層（Ｄ）とが電気的に接触している。
【００７１】
第１の層間絶縁膜２５２は５００〜１５００ｎｍの厚さで酸化シリコン膜または酸化窒化シリコン膜で形成する。本実施例では、ＳｉＨ4を２７SCCM、Ｎ2Ｏを９００SCCM、として反応圧力１６０Pa、基板温度３２５℃で放電電力密度０．１５W/cm2で形成した。その後、それぞれの島状半導体層に形成されたソース領域またはドレイン領域に達するコンタクトホールを形成し、ソース配線２５３〜２５６と、ドレイン配線２５７〜２６０を形成する。図示していないが、本実施例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。
【００７２】
次に、パッシベーション膜２６１として、窒化シリコン膜、酸化シリコン膜、または酸化窒化シリコン膜を５０〜５００ｎｍ（代表的には１００〜３００ｎｍ）の厚さで形成する。この状態で水素化処理を行うとＴＦＴの特性向上に対して好ましい結果が得られる。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。また、このような熱処理により第１の層間絶縁膜２５２に存在する水素を島状半導体層２０９〜２１２に拡散させ水素化をすることもできる。いずれにしても、島状半導体層２０９〜２１２の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic％程度付与すれば良い（図１０（Ｃ））。なお、ここで後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜２６１に開口部を形成しておいても良い。
【００７３】
図１２（Ｃ）および図１３（Ｃ）のはこの状態の上面図を示し、Ａ−Ａ'断面およびＣ−Ｃ'断面は図１０（Ｃ）のＡ−Ａ'およびＣ−Ｃ'に対応している。また、Ｂ−Ｂ'断面およびＤ−Ｄ'断面は図１４（Ｃ）および図１５（Ｃ）のＢ−Ｂ'およびＤ−Ｄ'に対応している。図１２（Ｃ）と図１３（Ｃ）では第１の層間絶縁膜を省略して示すが、島状半導体層２０９、２１０、２１２の図示されていないソースおよびドレイン領域にソース線２５３、２５４、２５６とドレイン線２５７、２５８、２６０が第１の層間絶縁膜に形成されたコンタクトホールを介して接続している。
【００７４】
その後図１１に示すように、有機樹脂からなる第２の層間絶縁膜２６２を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する。そして、第２の層間絶縁膜２６２にドレイン配線２６０に達するコンタクトホールを形成し、画素電極２６３、２６４を形成する。画素電極は、透過型液晶表示装置とする場合には透明導電膜を用いれば良く、反射型の液晶表示装置とする場合には金属膜を用いれば良い。本実施例では透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜、酸化亜鉛（ＺｎＯ）膜、酸化インジウム・スズ・酸化亜鉛膜などからえらばれる透明導電膜を１００ｎｍの厚さにスパッタ法で形成する。
【００７５】
こうして同一基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路にはｐチャネル型ＴＦＴ３０１、第１のｎチャネル型ＴＦＴ３０２、第２のｎチャネル型ＴＦＴ３０３、画素部には画素ＴＦＴ３０４、保持容量３０５が形成される。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００７６】
駆動回路のｐチャネル型ＴＦＴ３０１には、島状半導体層２０９にチャネル形成領域３０６、ソース領域３０７ａ、３０７ｂ、ドレイン領域３０８ａ，３０８ｂを有している。第１のｎチャネル型ＴＦＴ３０２には、島状半導体層２１０にチャネル形成領域３０９、ゲート電極２３１と重なるＬＤＤ領域（Ｌov）３１０、ソース領域３１１、ドレイン領域３１２を有している。このＬov領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．０〜１．５μｍとした。第２のｎチャネル型ＴＦＴ３０３には、島状半導体層２１１にチャネル形成領域３１３、Ｌov領域とＬoff領域（ゲート電極と重ならないＬＤＤ領域であり、以降Ｌoff領域と記す）とが形成され、このＬoff領域のチャネル長方向の長さは０．３〜２．０μｍ、好ましくは０．５〜１．５μｍである。画素ＴＦＴ３０４には、島状半導体層２１２にチャネル形成領域３１８、３１９、Ｌoff領域３２０〜３２３、ソースまたはドレイン領域３２４〜３２６を有している。Ｌoff領域のチャネル長方向の長さは０．５〜３．０μｍ、好ましくは１．５〜２．５μｍである。さらに、容量配線２３４、２５１と、ゲート絶縁膜と同じ材料から成る絶縁膜と、画素ＴＦＴ３０４のドレイン領域３２６に接続し、ｎ型を付与する不純物元素が添加された半導体層３２７とから保持容量３０５が形成されている。図１２では画素ＴＦＴ３０４をダブルゲート構造としたが、シングルゲート構造でも良いし、複数のゲート電極を設けたマルチゲート構造としても差し支えない。
【００７７】
以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらにゲート電極を耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易とし、ゲート配線低抵抗材料で形成することにより、配線抵抗を十分低減できる。従って、画素部（画面サイズ）が４インチクラス以上の表示装置に適用することができる。そして、下地層を形成する第１の絶縁層２０３〜２０６上で選択的に形成された単結晶構造を有する結晶質シリコン膜を用いることにより、完成したＴＦＴにおいてｎチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖｔｈを０．５Ｖ以上２．５Ｖ以下、電界効果移動度は３００cm2/V・sec以上を実現することもできる。また、ｐチャネル型ＴＦＴでは、Ｓ値を０．１０V/dec以上０．３０V/dec以下、Ｖｔｈを−０．５Ｖ以上−２．５Ｖ以下、電界効果移動度は２００cm2/V・sec以上を実現することもできる。
【００７８】
[実施例２]
本実施例では、実施例１で作製したアクティブマトリクス基板からアクティブマトリクス型液晶表示装置を作製する工程を説明する。図１６に示すように、図１１の状態のアクティブマトリクス基板に対し、配向膜６０１を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂が多く用いられている。対向基板６０２には、遮光膜６０３、対向電極６０４および配向膜６０５を形成する。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにする。そして、画素部とＣＭＯＳ回路が形成されたアクティブマトリクス基板と対向基板とを公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶材料６０６を注入し、封止剤（図示せず）によって完全に封止する。液晶材料には公知の液晶材料を用いれば良い。このようにして図１６に示すアクティブマトリクス型液晶表示装置が完成する。
【００７９】
次に、このアクティブマトリクス型液晶表示装置の構成を、図１７の斜視図および図１８の上面図を用いて説明する。尚、図１７と図１８は、図７〜図１１と図１６の断面構造図と対応付けるため、共通の符号を用いている。また、図１８で示すＥ―Ｅ’に沿った断面構造は、図１１に示す画素マトリクス回路の断面図に対応している。
【００８０】
図１７においてアクティブマトリクス基板は、ガラス基板２０１上に形成された画素部４０６と、走査信号駆動回路４０４と、画像信号駆動回路４０５で構成される。画素部には画素ＴＦＴ３０４が設けられ、周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路４０４と、画像信号駆動回路４０５はそれぞれゲート配線２５０とソース配線２５６で画素ＴＦＴ３０４に接続している。また、ＦＰＣ（Flexible Print Circuit）７３１が外部入力端子７３４に接続され、入力配線４０２、４０３でそれぞれの駆動回路に接続している。
【００８１】
図１８は画素部４０６のほぼ一画素分を示す上面図である。ゲート配線２５０は図示されていないゲート絶縁膜を介してその下の半導体層２１２と交差している。図示はしていないが、半導体層にはソース領域、ドレイン領域、ｎ--領域でなるＬoff領域が形成されている。また、２６５はソース配線２５６とソース領域３２４とのコンタクト部、２６６はドレイン配線２６０とドレイン領域３２６とのコンタクト部、２６７はドレイン配線２６０と画素電極２６３のコンタクト部である。保持容量３０５は、画素ＴＦＴ３０４のドレイン領域３２６から延在する半導体層３２７とゲート絶縁膜を介して容量配線２３４、２５１が重なる領域で形成されている。
【００８２】
なお、本実施例のアクティブマトリクス型液晶表示装置は、実施例１で説明した構造と照らし合わせて説明したが、実施例１の構成に限定されるものでなく、実施形態１〜３で示した構成を実施例１に応用して完成させたアクティブマトリクス基板を用いても良い。
【００８３】
[実施例３]
図１９は液晶表示装置の入出力端子、画素部、駆動回路の配置の一例を示す図である。画素部４０６にはｍ本のゲート配線とｎ本のソース配線がマトリクス状に交差している。例えば、画素密度がＶＧＡの場合、４８０本のゲート配線と６４０本のソース配線が形成され、ＸＧＡの場合には７６８本のゲート配線と１０２４本のソース配線が形成される。画素部の画面サイズは、１３インチクラスの場合対角線の長さは３４０ｍｍとなり、１８インチクラスの場合には４６０ｍｍとなる。このような液晶表示装置を実現するには、ゲート配線を実施例１で示したような低抵抗材料で形成する必要がある。ゲート配線の時定数（抵抗×容量）が大きくなると走査信号の応答速度が遅くなり、液晶を高速で駆動できなくなる。例えば、ゲート配線を形成する材料の比抵抗が１００μΩcmである場合には６インチクラスの画面サイズがほぼ限界となるが、３μΩcmである場合には２７インチクラスの画面サイズまで対応できる。
【００８４】
画素部４０６の周辺には走査信号駆動回路４０４と画像信号駆動回路４０５が設けられている。これらの駆動回路のゲート配線の長さも画素部の画面サイズの大型化と共に必然的に長くなるので、大画面を実現するためには実施例１で示したようなアルミニウム（Ａｌ）や銅（Ｃｕ）などの低抵抗材料でゲート配線を形成することが好ましい。また、本発明は入力端子４０１から各駆動回路までを接続する入力配線４０２、４０３をゲート配線と同じ材料で形成することができ、配線抵抗の低抵抗化に寄与することができる。
【００８５】
一方、画素部の画面サイズが０．９インチクラスの場合には、対角線の長さが２４ｍｍ程度となり、ＴＦＴをサブミクロンルールで作製すると周辺に設ける駆動回路を含めても３０×３０ｍｍ2以内に収まる。このような場合には、実施例３で示したような低抵抗材料でゲート配線を形成することは必ずしも必要でなく、ＴａやＷなどのゲート電極を形成する材料と同じ材料でゲート配線を形成することも可能である。
【００８６】
このような構成の液晶表示装置は、実施形態１〜３で示した結晶化の方法を実施例１に応用して完成させたアクティブマトリクス基板を用いて完成させることができる。いずれにしても、実施形態１〜３で示した結晶化技術により完成したアクティブマトリクス基板であれば自由に組み合わせてアクティブマトリクス型液晶表示装置を作製することができる。
【００８７】
[実施例４]
本実施例では、本発明のアクティブマトリクス基板を用いてＥＬ（エレクトロルミネッセンス）表示装置を作製した例について説明する。図２０（Ａ）は本発明を用いたＥＬ表示装置の上面図である。図２０（Ａ）において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと接続される。
【００８８】
このとき少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにして対向板１８を設ける。対向板１８はシール剤８１でＴＦＴとＥＬ層が形成されているアクティブマトリクス基板と張合わされている。そして、アクティブマトリクス基板と対向板との間に形成される空間にはシリコーン系、フェノール系、エポキシ系、アクリル系などの樹脂材料２０が充填されている。ＥＬ素子は水分をはじめ湿気に弱く、劣化しやすいので樹脂材料２０には、酸化バリウムなどの乾燥剤を混入させておくと耐湿性を高める上で効果的である。対向板１８はガラス板またはプラスチック板、金属板などを用いれば良い。このようにして、ＥＬ素子は完全に前記密閉空間に封入された状態となり、外気から完全に遮断される。
【００８９】
また、図２０（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板１０、下地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。駆動回路用ＴＦＴ２２としては、図１１に示したｎチャネル型ＴＦＴ３０２またはｐチャネル型ＴＦＴ３０１を用いれば良い。また、画素部用ＴＦＴ２３には図１３に示したｎチャネル型ＴＦＴ３０４またはそれと同様な構造を有するｐチャネル型ＴＦＴを用いれば良い。
【００９０】
本発明を用いて駆動回路用ＴＦＴ２２、画素部用ＴＦＴ２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）２６の上に画素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
【００９１】
次に、ＥＬ層２９を形成する。ＥＬ層２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【００９２】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【００９３】
ＥＬ層２９を形成したら、その上に陰極３０を形成する。陰極３０とＥＬ層２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層２９と陰極３０を連続成膜するか、ＥＬ層２９を不活性雰囲気で形成し、大気解放しないで陰極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【００９４】
なお、本実施例では陰極３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極３０は３１で示される領域において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料３２を介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさらに樹脂層８０が形成され、この部分の接着強度を高めている。
【００９５】
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【００９６】
また、配線１６はシーリング材８１と基板１０との間を隙間（但し接着剤１９で塞がれている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について説明したが、他の配線１４、１５も同様にしてシーリング材１８の下を通ってＦＰＣ１７に電気的に接続される。
【００９７】
以上のような構成でなるＥＬ表示装置において、本発明を用いることができる。ここで画素部のさらに詳細な断面構造を図２１に、上面構造を図２２（Ａ）に、回路図を図２２（Ｂ）に示す。図２１、図２２（Ａ）及び図２２（Ｂ）では共通の符号を用いるので互いに参照すれば良い。
【００９８】
図２１において、基板２４０１上に設けられたスイッチング用ＴＦＴ２４０２は本発明（例えば、実施例１の図１１で示したＴＦＴ）のｎチャネル型ＴＦＴ３０３を用いて形成される。本実施例ではダブルゲート構造としているが、構造及び作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。或いは、また、本発明のｐチャネル型ＴＦＴを用いて形成しても構わない。
【００９９】
電流制御用ＴＦＴ２４０３は本発明の図１１で示すｎチャネル型ＴＦＴ３０２を用いて形成する。このとき、スイッチング用ＴＦＴ２４０２のドレイン配線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に接続するゲート配線である。
【０１００】
このとき、電流制御用ＴＦＴ２４０３が本発明の構造であることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴのドレイン側に、ゲート絶縁膜を介してゲート電極（厳密にはゲート電極として機能するサイドウォール）に重なるようにＬＤＤ領域を設ける本発明の構造は極めて有効である。
【０１０１】
本実施例では電流制御用ＴＦＴ２４０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１０２】
図２２（Ａ）に示すように、電流制御用ＴＦＴ２４０３のゲート電極３７となる配線は２４０４で示される領域で、電流制御用ＴＦＴ２４０３のドレイン配線４０と絶縁膜を介して重なる。このとき、２４０４で示される領域ではコンデンサが形成される。このコンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン配線４０は電流供給線（電源線）２５０１に接続され、常に一定の電圧が加えられている。
【０１０３】
スイッチング用ＴＦＴ２４０２及び電流制御用ＴＦＴ２４０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起す場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１０４】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２４０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【０１０５】
絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０１０６】
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H.Shenk,.Becker, O.Gelsen, E.Kluge, W.Kreuder and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１０７】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０１０８】
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。
【０１０９】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１１０】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１１１】
陽極４７まで形成された時点でＥＬ素子２４０５が完成する。なお、ここでいうＥＬ素子２４０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図２２（Ａ）に示すように画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１１２】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１１３】
以上のように本発明のＥＬ表示装置は図２１のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示装置が得られる。
【０１１４】
なお、本実施例の構成は、実施形態１〜３及び実施例１の構成と自由に組み合わせて実施することが可能である。また、実施例８の電子機器の表示部として本実施例のＥＬ表示装置を用いることは有効である。
【０１１５】
[実施例５]
本実施例では、実施例４に示した画素部において、ＥＬ素子２４０５の構造を反転させた構造について説明する。説明には図２３を用いる。なお、図２２（Ａ）の構造と異なる点はＥＬ素子の部分と電流制御用ＴＦＴだけであるので、その他の説明は省略することとする。
【０１１６】
図２３において、電流制御用ＴＦＴ２６０１は本発明のｐチャネル型ＴＦＴを用いて形成される。作製プロセスは実施例１を参照すれば良い。本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１１７】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。
【０１１８】
本実施例の場合、発光層５２で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。
【０１１９】
なお、本実施例の構成は、実施形態１〜３及び実施例１の構成と自由に組み合わせて実施することが可能である。また、実施例８の電子機器の表示部として本実施例のＥＬ表示を用いることは有効である。
【０１２０】
[実施例６]
本実施例では、図２２（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図２４に示す。なお、本実施例において、２７０１はスイッチング用ＴＦＴ２７０２のソース配線、２７０３はスイッチング用ＴＦＴ２７０２のゲート配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７０６、２７０８は電流供給線、２７０７はＥＬ素子とする。
【０１２１】
図２４（Ａ）は、二つの画素間で電流供給線２７０６を共通とした場合の例である。即ち、二つの画素が電流供給線２７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１２２】
また、図２４（Ｂ）は、電流供給線２７０８をゲート配線２７０３と平行に設けた場合の例である。なお、図２４（Ｂ）では電流供給線２７０８とゲート配線２７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線２７０８とゲート配線２７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１２３】
また、図２４（Ｃ）は、図２４（Ｂ）の構造と同様に電流供給線２７０８をゲート配線２７０３と平行に設け、さらに、二つの画素を電流供給線２７０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線２７０８をゲート配線２７０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１２４】
図２４（Ａ）、図２４（Ｂ）では電流制御用ＴＦＴ２７０４のゲートにかかる電圧を保持するためにコンデンサ２７０５を設ける構造としているが、コンデンサ２７０５を省略することも可能である。
【０１２５】
電流制御用ＴＦＴ２７０４として図２１に示すような本発明のｎチャネル型ＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極（と重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ２７０５の代わりとして積極的に用いる点に特徴がある。
【０１２６】
この寄生容量のキャパシタンスは上記ゲート電極とＬＤＤ領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。
【０１２７】
また、図２４（Ａ）、（Ｂ）、（Ｃ）の構造においても同様にコンデンサ２７０５を省略することは可能である。
【０１２８】
なお、本実施例の構成は、実施形態１〜３及び実施例１の構成と自由に組み合わせて実施することが可能である。また、実施例８の電子機器の表示部として本実施例の画素構造を有するＥＬ表示装置を用いることは有効である。
【０１２９】
[実施例７]
実施例２で示したの液晶表示装置にはネマチック液晶以外にも様々な液晶を用いることが可能である。例えば、1998, SID, "Characteristics and Driving Scheme of Polymer-Stabilized Monostable FLCD Exhibiting Fast Response Time and High Contrast Ratio with Gray-Scale Capability" by H. Furue et al.や、1997, SID DIGEST, 841, "A Full-Color Thresholdless Antiferroelectric LCD Exhibiting Wide Viewing Angle with Fast Response Time" by T. Yoshida et al.や、1996, J. Mater. Chem. 6(4), 671-673, "Thresholdless antiferroelectricity in liquid crystals and its application to displays" by S. Inui et al.や、米国特許第5594569 号に開示された液晶を用いることが可能である。
【０１３０】
等方相−コレステリック相−カイラルスメクティック相転移系列を示す強誘電性液晶（ＦＬＣ）を用い、ＤＣ電圧を印加しながらコレステリック相−カイラルスメクティック相転移をさせ、かつコーンエッジをほぼラビング方向に一致させた単安定ＦＬＣの電気光学特性を図２５に示す。図２５に示すような強誘電性液晶による表示モードは「Ｈａｌｆ−Ｖ字スイッチングモード」と呼ばれている。図２５に示すグラフの縦軸は透過率（任意単位）、横軸は印加電圧である。「Ｈａｌｆ−Ｖ字スイッチングモード」については、寺田らの”Ｈａｌｆ−Ｖ字スイッチングモードＦＬＣＤ”、第４６回応用物理学関係連合講演会講演予稿集、１９９９年３月、第１３１６頁、および吉原らの”強誘電性液晶による時分割フルカラーＬＣＤ”、液晶第３巻第３号第１９０頁に詳しい。
【０１３１】
図２５に示されるように、このような強誘電性混合液晶を用いると、低電圧駆動かつ階調表示が可能となることがわかる。本発明の液晶表示装置には、このような電気光学特性を示す強誘電性液晶も用いることができる。
【０１３２】
また、ある温度域において反強誘電相を示す液晶を反強誘電性液晶（ＡＦＬＣ）という。反強誘電性液晶を有する混合液晶には、電場に対して透過率が連続的に変化する電気光学応答特性を示す、無しきい値反強誘電性混合液晶と呼ばれるものがある。この無しきい値反強誘電性混合液晶は、いわゆるＶ字型の電気光学応答特性を示すものがあり、その駆動電圧が約±２．５Ｖ程度（セル厚約１μｍ〜２μｍ）のものも見出されている。
【０１３３】
また、一般に、無しきい値反強誘電性混合液晶は自発分極が大きく、液晶自体の誘電率が高い。このため、無しきい値反強誘電性混合液晶を液晶表示装置に用いる場合には、画素に比較的大きな保持容量が必要となってくる。よって、自発分極が小さな無しきい値反強誘電性混合液晶を用いるのが好ましい。
【０１３４】
なお、このような無しきい値反強誘電性混合液晶を本発明の液晶表示装置に用いることによって低電圧駆動が実現されるので、低消費電力化が実現される。
【０１３５】
[実施例８]
本実施例では、本発明のＴＦＴ回路によるアクティブマトリクス型液晶表示装置を組み込んだ半導体装置について図２８、図２９、図３０で説明する。
【０１３６】
このような半導体装置には、携帯情報端末（電子手帳、モバイルコンピュータ、携帯電話等）、ビデオカメラ、スチルカメラ、パーソナルコンピュータ、テレビ等が挙げられる。それらの一例を図２８と図２９に示す。
【０１３７】
図２８（Ａ）は携帯電話であり、本体９００１、音声出力部９００２、音声入力部９００３、表示装置９００４、操作スイッチ９００５、アンテナ９００６から構成されている。本発明は音声出力部９００２、音声入力部９００３、及びアクティブマトリクス基板を備えた表示装置９００４に適用することができる。
【０１３８】
図２８（Ｂ）はビデオカメラであり、本体９１０１、表示装置９１０２、音声入力部９１０３、操作スイッチ９１０４、バッテリー９１０５、受像部９１０６から成っている。本発明は音声入力部９１０３、及びアクティブマトリクス基板を備えた表示装置９１０２、受像部９１０６に適用することができる。
【０１３９】
図２８（Ｃ）はモバイルコンピュータであり、本体９２０１、カメラ部９２０２、受像部９２０３、操作スイッチ９２０４、表示装置９２０５で構成されている。本発明は受像部９２０３、及びアクティブマトリクス基板を備えた表示装置９２０５に適用することができる。
【０１４０】
図２８（Ｄ）はヘッドマウントディスプレイであり、本体９３０１、表示装置９３０２、アーム部９３０３で構成される。本発明は表示装置９３０２に適用することができる。また、表示されていないが、その他の信号制御用回路に使用することもできる。
【０１４１】
図２８（Ｅ）はリア型プロジェクターであり、本体９４０１、光源９４０２、表示装置９４０３、偏光ビームスプリッタ９４０４、リフレクター９４０５、９４０６、スクリーン９４０７で構成される。本発明は表示装置９４０３に適用することができる。
【０１４２】
図２８（Ｆ）は携帯書籍であり、本体９５０１、表示装置９５０２、９５０３、記憶媒体９５０４、操作スイッチ９５０５、アンテナ９５０６から構成されており、ミニディスク（ＭＤ）やＤＶＤに記憶されたデータや、アンテナで受信したデータを表示するものである。表示装置９５０２、９５０３は直視型の表示装置であり、本発明はこの適用することができる。
【０１４３】
図２９（Ａ）はパーソナルコンピュータであり、本体９６０１、画像入力部９６０２、表示装置９６０３、キーボード９６０４で構成される。
【０１４４】
図２９（Ｂ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体９７０１、表示装置９７０２、スピーカ部９７０３、記録媒体９７０４、操作スイッチ９７０５で構成される。なお、この装置は記録媒体としてＤＶＤ（Digital Versatile Disc）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。
【０１４５】
図２９（Ｃ）はデジタルカメラであり、本体９８０１、表示装置９８０２、接眼部９８０３、操作スイッチ９８０４、受像部（図示しない）で構成される。
【０１４６】
図３０（Ａ）はフロント型プロジェクターであり、表示装置３６０１、スクリーン３６０２で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１４７】
図３０（Ｂ）はリア型プロジェクターであり、本体３７０１、表示装置３７０２、ミラー３７０３、スクリーン３７０４で構成される。本発明は表示装置やその他の信号制御回路に適用することができる。
【０１４８】
なお、図３０（Ｃ）は、図３０（Ａ）及び図３０（Ｂ）中における表示装置３６０１、３７０２の構造の一例を示した図である。表示装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図３０（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１４９】
図３０（Ｄ）は、図３０（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図３０（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１５０】
本発明はその他にも、イメージセンサやＥＬ型表示素子に適用することも可能である。このように、本発明の適用範囲はきわめて広く、あらゆる分野の電子機器に適用することが可能である。
【０１５１】
[実施例９]
第１の絶縁層と、その第１の絶縁層の幅と交差する島状半導体層の幅を変化させ、結晶粒を大型化することができる組合せについて検討した。図３１に示すように短冊状に形成する第１の絶縁層の幅をＷ２、その間隔をΔ、島状半導体層の幅をＷ１として、表１に示すように、Ｗ１を４〜５０μm、Ｗ２を１〜５μm、Δを２〜１０μmの範囲で変化させた。また、第１の絶縁層は３０ｎｍ、第１の絶縁層上に形成する第２の絶縁層は１６０ｎｍ、島状半導体層は５５ｎｍの厚さで形成した。結晶化はデュアルビームレーザーアニール法を用い、４６０ｍＪ／ｃｍ2のエネルギーを照射して結晶化させた。
【０１５２】
【表１】
結晶化した半導体層の状態は、走査型電子顕微鏡（ＳＥＭ：Scanning Electron microscopy）で観察した。図３２（Ａ）はＷ１＝８μm、Ｗ２＝１μm、Δ＝２μmとした試料のＳＥＭ像を示している。尚、試料は結晶粒を顕在化させるために、セコ液（主成分（体積比）ＨＦ：Ｈ2Ｏ＝６７：３３、添加剤Ｋ2Ｃｒ2Ｏ7）で表面をエッチング処理してある。結晶は、図３１において矢印で示したように、第１の絶縁層で形成される段差部からと、島状半導体層の端部から内側に向かって成長している様子がわかる。
【０１５４】
図３２（Ｂ）は同試料において、第１の絶縁層が周期的に形成されない島状半導体層の端部の様子を観察したものである。その場合には、島状半導体層の内側部分に小さな結晶粒が集合した領域が観測されている。このような現象は本発明で述べる結晶化の機構を裏付けるものであり、島状半導体層の第１の絶縁層と重なる領域から結晶粒が成長することを示している。従って、Ｗ１とΔの大きさには最適な範囲があり、種々の形状の試料を作製して同様な評価を行った結果、表１で太線で囲んだ領域（Ｗ１は４〜１０μm程度、Δは２〜５μm程度）で結晶粒の大粒径化を実現することができた。一方、Ｗ２は１μm程度が良好であり、それ以上大きくしていくと、第１の絶縁層上で別なモードの結晶成長が観測された。
【０１５５】
以上の実験結は、短冊状に形成する第１の絶縁層の間隔と、島状半導体層の幅を適した組合せで形成することにより、ＴＦＴのチャネル形成領域に合わせて大粒径の結晶質半導体層を形成できることを実証している。
【０１５６】
【発明の効果】
本発明のデュアルビームレーザーアニール法の技術を用いることにより、結晶粒の位置とその大きさを制御した結晶質半導体膜を作製することができる。このような結晶質半導体膜の結晶粒の位置をＴＦＴのチャネル形成領域に合わせて形成することにより、ＴＦＴの静特性及び動特性を飛躍的に向上させることができる。
【図面の簡単な説明】
【図１】 本発明のデュアルビームレーザーアニール法の一例を説明する図。
【図２】 レーザーアニール装置の構成を説明する図。
【図３】 レーザーアニール装置の光学系の構成を説明する図
【図４】 レーザーアニール装置の光学系の構成を説明する図
【図５】 本発明の結晶化の工程を説明する図。
【図６】 本発明の結晶化の工程を説明する図。
【図７】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図８】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図９】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１０】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１１】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図１２】 駆動回路のＴＦＴの作製工程を示す上面図。
【図１３】 画素ＴＦＴの作製工程を示す上面図。
【図１４】 駆動回路のＴＦＴの作製工程を示す断面図。
【図１５】 画素ＴＦＴの作製工程を示す断面図。
【図１６】 アクティブマトリクス型液晶表示装置の断面図。
【図１７】 液晶表示装置の構造を示す斜視図。
【図１８】 画素部の画素構造を示す上面図。
【図１９】 液晶表示装置の入出力端子、配線、回路配置、スペーサ、シール剤の配置を説明する上面図。
【図２０】 ＥＬ表示装置の構造を示す上面図及び断面図。
【図２１】 ＥＬ表示装置の画素部の断面図。
【図２２】 ＥＬ表示装置の画素部の上面図と回路図。
【図２３】 ＥＬ表示装置の画素部の断面図。
【図２４】 ＥＬ表示装置の画素部の回路図の例。
【図２５】 反強誘電性混合液晶の光透過率特性の一例を示す図。
【図２６】 本発明の結晶化の工程を説明する図。
【図２７】 本発明の結晶化の工程を説明する図。
【図２８】 半導体装置の一例を示す図。
【図２９】 半導体装置の一例を示す図。
【図３０】 投影型液晶表示装置の構成を示す図。
【図３１】 第１の絶縁層と島状半導体層を重ね合わせるときの寸法関係を説明する図。
【図３２】 本発明により作製された結晶質半導体膜のＳＥＭ像。
Claims (9)
- 透光性基板の表面に短冊状の絶縁層を形成し、
前記短冊状の絶縁層上に、前記短冊状の絶縁層と交差するように島状半導体層を形成し、
前記透光性基板の表面側と、裏面側とから、前記島状半導体層にレーザー光を照射して、前記島状半導体層を結晶化することを特徴とする半導体装置の作製方法。 - 透光性基板の表面に一対の短冊状の絶縁層を形成し、
前記一対の短冊状の絶縁層上に、前記一対の短冊状の絶縁層と交差するように島状半導体層を形成し、
前記透光性基板の表面側と、裏面側とから、前記島状半導体層にレーザー光を照射して、前記島状半導体層を結晶化することを特徴とする半導体装置の作製方法。 - 薄膜トランジスタを有する半導体装置の作製方法において、
透光性基板の表面に短冊状の絶縁層を形成し、
前記短冊状の絶縁層上に、前記短冊状の絶縁層と交差するように前記薄膜トランジスタとなる島状半導体層を形成し、
前記透光性基板の表面側と、裏面側とから、前記島状半導体層にレーザー光を照射して、前記島状半導体層を結晶化することを特徴とする半導体装置の作製方法。 - 薄膜トランジスタを有する半導体装置の作製方法において、
透光性基板の表面に一対の短冊状の絶縁層を形成し、
前記一対の短冊状の絶縁層上に、前記一対の短冊状の絶縁層と交差するように前記薄膜トランジスタとなる島状半導体層を形成し、
前記透光性基板の表面側と、裏面側とから、前記島状半導体層にレーザー光を照射して、前記島状半導体層を結晶化することを特徴とする半導体装置の作製方法。 - 薄膜トランジスタを有する半導体装置の作製方法において、
透光性基板の表面に短冊状の絶縁層を形成し、
前記短冊状の絶縁層上に、前記短冊状の絶縁層とチャネル長方向が交差するように、前記薄膜トランジスタとなる島状半導体層を形成し、
前記透光性基板の表面側と、裏面側とから、前記島状半導体層にレーザー光を照射して、前記島状半導体層を結晶化することを特徴とする半導体装置の作製方法。 - 薄膜トランジスタを有する半導体装置の作製方法において、
透光性基板の表面に一対の短冊状の絶縁層を形成し、
前記一対の短冊状の絶縁層上に、前記一対の短冊状の絶縁層とチャネル長方向が交差するように、前記薄膜トランジスタとなる島状半導体層を形成し、
前記透光性基板の表面側と、裏面側とから、前記島状半導体層にレーザー光を照射して、前記島状半導体層を結晶化することを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項６のいずれか一項において、
前記短冊状の絶縁層を形成する工程と、前記島状半導体層を形成する工程との間に、絶縁層を形成する工程を有することを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項７のいずれか一項において、
前記透光性基板の裏面側から前記島状半導体層に照射するレーザー光は、前記透光性基板を透過し、前記透光性基板の裏面側に配置した反射板によって反射されたレーザー光であることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項７のいずれか一項において、
前記透光性基板の表面側と、前記透光性基板の裏面側とから照射されるレーザー光は、ビームスプリッタで分割されたレーザー光であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000327179A JP4776767B2 (ja) | 1999-10-26 | 2000-10-26 | 半導体装置の作製方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-304719 | 1999-10-26 | ||
| JP1999304719 | 1999-10-26 | ||
| JP30471999 | 1999-10-26 | ||
| JP2000327179A JP4776767B2 (ja) | 1999-10-26 | 2000-10-26 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001196599A JP2001196599A (ja) | 2001-07-19 |
| JP2001196599A5 JP2001196599A5 (ja) | 2007-12-06 |
| JP4776767B2 true JP4776767B2 (ja) | 2011-09-21 |
Family
ID=26564023
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000327179A Expired - Fee Related JP4776767B2 (ja) | 1999-10-26 | 2000-10-26 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4776767B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW552645B (en) | 2001-08-03 | 2003-09-11 | Semiconductor Energy Lab | Laser irradiating device, laser irradiating method and manufacturing method of semiconductor device |
| EP1326273B1 (en) | 2001-12-28 | 2012-01-18 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
| US6841797B2 (en) | 2002-01-17 | 2005-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device formed over a surface with a drepession portion and a projection portion |
| KR100979926B1 (ko) | 2002-03-05 | 2010-09-03 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체소자 및 그것을 사용한 반도체장치 |
| JP4631250B2 (ja) * | 2003-04-22 | 2011-02-16 | セイコーエプソン株式会社 | 半導体装置の製造方法及び半導体装置、並びにこれを備えた電気光学装置及び電子機器 |
-
2000
- 2000-10-26 JP JP2000327179A patent/JP4776767B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001196599A (ja) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6555875B2 (en) | EL display device with a TFT | |
| US6653657B2 (en) | Semiconductor device and a method of manufacturing the same | |
| JP5483763B2 (ja) | 液晶表示装置 | |
| US6380558B1 (en) | Semiconductor device and method of fabricating the same | |
| JP5412454B2 (ja) | 半導体装置の作製方法 | |
| JP4562835B2 (ja) | 半導体装置の作製方法 | |
| JP4307635B2 (ja) | 半導体装置の作製方法 | |
| JP4531175B2 (ja) | 半導体装置の作製方法 | |
| JP4583529B2 (ja) | 半導体装置およびその作製方法 | |
| JP3901893B2 (ja) | 半導体装置およびその作製方法 | |
| JP4641582B2 (ja) | 半導体装置の作製方法 | |
| JP3977974B2 (ja) | 半導体装置 | |
| JP4776766B2 (ja) | 半導体装置の作製方法 | |
| JP4531177B2 (ja) | 半導体装置の作製方法 | |
| JP4519278B2 (ja) | 半導体装置の作製方法 | |
| JP4776767B2 (ja) | 半導体装置の作製方法 | |
| JP3978145B2 (ja) | 半導体装置の作製方法 | |
| JP3859915B2 (ja) | 半導体装置の作製方法 | |
| JP4776773B2 (ja) | 半導体装置の作製方法 | |
| JP5244274B2 (ja) | 半導体装置の作製方法 | |
| JP4583716B2 (ja) | 半導体装置 | |
| JP4463374B2 (ja) | 半導体装置の作製方法 | |
| JP2001326178A (ja) | 半導体装置及びその作製方法 | |
| JP4472082B2 (ja) | 半導体装置の作製方法 | |
| JP3913689B2 (ja) | 半導体装置及びその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071003 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071003 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101202 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110324 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110621 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110629 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140708 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |