JP4986332B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4986332B2 JP4986332B2 JP2001079661A JP2001079661A JP4986332B2 JP 4986332 B2 JP4986332 B2 JP 4986332B2 JP 2001079661 A JP2001079661 A JP 2001079661A JP 2001079661 A JP2001079661 A JP 2001079661A JP 4986332 B2 JP4986332 B2 JP 4986332B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon film
- laser
- tft
- laser beam
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴと言う）で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示装置に代表される電気光学装置、及び電気光学装置を部品として搭載した電気機器の構成に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、上記電気光学装置及び電気機器もその範疇にあるとする。
【０００２】
【従来の技術】
近年、ガラス等の絶縁基板上に形成された非晶質半導体膜に対し、レーザアニールを施して、結晶化させたり、結晶性を向上させる技術が広く研究されている。上記非晶質半導体膜には珪素がよく用いられる。
【０００３】
ガラス基板は、従来よく使用されてきた石英基板と比較し、安価で加工性に富んでおり、大面積基板を容易に作製できる利点を持っている。これが上記研究の行われる理由である。また、結晶化に好んでレーザが使用されるのは、ガラス基板の融点が低いからである。レーザは基板の温度を余り上昇させずに、非晶質半導体膜のみ高いエネルギーを与えることが出来る。
【０００４】
結晶質半導体は多くの結晶粒から出来ているため、多結晶半導体膜とも呼ばれる。レーザアニールを施して形成された結晶質半導体膜は、高い移動度を有するため、この結晶質半導体膜を用いて薄膜トランジスタ（ＴＦＴ）を形成し、例えば、１枚のガラス基板上に、画素駆動用と駆動回路用のＴＦＴを作製する、モノリシック型の液晶電気光学装置等に盛んに利用されている。
【０００５】
また、出力の大きい、エキシマレーザ等のパルスレーザのレーザビームを、被照射面に於いて、数ｃｍ角の四角いスポットや、長さ１０ｃｍ以上の線状となるように光学系にて加工し、レーザビームを走査させて(あるいはレーザビームの照射位置を被照射面に対し相対的に移動させて)、レーザアニールを行う方法が量産性が高く工業的に優れているため、好んで使用されている。
【０００６】
特に、線状ビームを用いると、前後左右の走査が必要なスポット状のレーザビームを用いた場合とは異なり、線状ビームの線方向に直角な方向だけの走査で被照射面全体にレーザ照射を行うことができるため、量産性が高い。線方向に直角な方向に走査するのは、それが最も効率の良い走査方向であるからである。この高い量産性により、現在レーザアニールにはパルス発振エキシマレーザビームを適当な光学系で加工した線状ビームを使用することが主流になりつつある。
【０００７】
図１に、照射面においてレーザビームの形状を線状に加工するための光学系の構成の例を示す。この構成は極めて一般的なものであり、あらゆる前記光学系は図１の構成に準じている。この構成は、照射面におけるレーザビームの形状を線状に変換するだけでなく、同時に、照射面に於けるレーザビームのエネルギー均質化を果たすものである。一般にビームのエネルギーの均質化を行う光学系を、ビームホモジナイザと呼ぶ。
【０００８】
紫外光であるエキシマレーザを光源に使用するならば、上記光学系の母材は例えば全て石英とすると良い。なぜならば、高い透過率が得られるからである。また、コーティングは、使用するエキシマレーザの波長に対する透過率が９９％以上得られるものを使用すると良い。
【０００９】
まず、図１の側面図について説明する。レーザ発振器１０１から出たレーザビームは、シリンドリカルアレイレンズ１０２ａと１０２ｂにより、レーザビームの進行方向に対し直角方向に分割される。前記方向を本明細書中では、縦方向と呼ぶことにする。前記縦方向は、光学系の途中でミラーが入ったとき、前記ミラーが曲げた光の方向に曲がるものとする。この構成では、４分割となっている。これらの分割されたレーザビームは、シリンドリカルアレイレンズ１０４により、いったん１つのレーザビームにまとめられる。ミラー１０７で反射され、その後、ダブレットシリンドリカルレンズ１０８により、照射面１０９にて再び１つのレーザビームに集光される。ダブレットシリンドリカルレンズとは、２枚のシリンドリカルレンズで構成されているレンズのことを言う。これにより、線状ビームの短尺方向のエネルギー均質化と短尺方向の長さが決定される。
【００１０】
次に上面図について説明する。レーザ発振器１０１から出たレーザビームは、シリンドリカルアレイレンズ１０３により、レーザビームの進行方向に対して直角方向で、かつ、縦方向に対して直角方向に分割される。該方向を本明細書中では、横方向と呼ぶことにする。前記横方向は、光学系の途中でミラーが入ったとき、前記ミラーが曲げた光の方向に曲がるものとする。この構成では、７分割となっている。その後、シリンドリカルレンズ１０４にて、レーザビームは照射面１０９にて１つに合成される。これにより、線状ビームの長尺方向のエネルギーの均質化と長さが決定される。
【００１１】
上記の諸レンズは、エキシマレーザに対応するための合成石英製である。また、エキシマレーザを良く透過するように表面にコーティングを施している。これにより、レンズ１つのエキシマレーザの透過率は９９％以上になった。
【００１２】
上記の構成で加工された線状ビームをそのレーザビームの短尺方向に徐々にずらしながら重ねて照射することにより、非晶質半導体全面に対し、レーザアニールを施して、結晶化させたり、結晶性を向上させることが出来る。
【００１３】
次に、照射対象となる半導体膜の典型的な作製方法を示す。まず基板として、厚さ０．７ｍｍ、５インチ角のコーニング１７３７基板を用意した。基板にプラズマＣＶＤ装置を用いて、厚さ２００ｎｍのＳｉＯ2膜（酸化珪素膜）を成膜し、ＳｉＯ2膜表面に厚さ５０ｎｍの非晶質珪素膜（以下ａ―Ｓｉ膜と表記する）を成膜した。そして基板を、窒素気体、温度５００度の雰囲気に１時間さらして、膜中の水素濃度を減らした。これにより、膜の耐レーザ性が著しく向上した。
【００１４】
レーザ装置はラムダ社のＸｅＣｌエキシマレーザ（波長３０８ｎｍ、パルス幅３０ｎｓ）Ｌ３３０８を使用した。このレーザ装置はパルス発振レーザを発し、５００ｍＪ／パルスのエネルギーを出す能力を持っている。レーザビームのサイズは、レーザビームの出口で１０ｍｍ×３０ｍｍ（共にビームプロファイルに於ける半値幅）である。レーザビームの出口は本明細書中では、レーザ照射装置からレーザビームが出た直後に於ける、レーザビームの進行方向に垂直な平面である。
【００１５】
エキシマレーザの発生するレーザビームの形状は一般的に長方形状であり、アスペクト比で表現すると、３〜５位の範囲に入る。レーザビームの強度は、レーザビームの中央ほど強いガウシアンの分布を示す。前記レーザビームのサイズは、図１に示した構成を持つ光学系により、エネルギー分布の一様な１２５ｍｍ×０．４ｍｍの線状ビームに変換された。
【００１６】
図２は前記線状ビームを２パルス照射した状態を上面から見た様子であり、図２（ａ）〜（ｄ）は前記線状ビームの重ね合わせのピッチを変えたものである。上述の半導体膜に対しレーザを照射する場合、重ね合わせのピッチは図２（ａ）で示されるような線状ビームのビーム幅（ビームプロファイルに於ける半値幅）の１／１０前後が最も適当であった。これにより、結晶性の膜内に於ける均一性が向上した。上記の例では、前記半値幅が０．４ｍｍであったので、エキシマレーザのパルス周波数を３０Ｈｚ、走査速度を１．０ｍｍ／ｓとし、レーザビームを照射した。このとき、レーザビームの照射面におけるエネルギー密度は４２０ｍＪ／ｃｍ2とした。これまで述べた方法は線状ビームを使って半導体膜を結晶化するために用いられる極めて一般的なものである。
【００１７】
【発明が解決しようとする課題】
図１のような光学系を用いてレーザアニールを行う際、レーザビームを照射面に於ける形状が線状である線状ビームに加工する。図２（ａ）に示すように、前記線状ビームの重ね合わせのピッチはビーム幅（ビームプロファイルに於ける半値幅）の１／１０前後としている。
【００１８】
また、図３に示すように、エキシマレーザの波長は３０８ｎｍであるから、この波長での吸収係数は、非晶質珪素膜に対しては１．３８×１０6ｃｍ-1、多結晶珪素膜に対しては１．５６×１０6ｃｍ-1であり、非晶質珪素膜と多結晶珪素膜に対する吸収係数がほぼ同じになっている。
【００１９】
以上のことから、エキシマレーザでレーザアニールを行った場合、一度結晶化した箇所に対して再結晶化が何度も行われていることになる。このため、グレインサイズのばらつきが生じていた。
【００２０】
また、現状では前記線状ビームの長尺方向の長さは１００ｍｍ程度である。ビームエキスパンダーを用いて、前記線状ビームの長尺方向を拡げた場合でも、前記線状ビームの均一性を考慮すると１５０ｍｍ程度にしかならない。
【００２１】
一方、用いる基板の大面積化は進んでおり、例えば３２０ｍｍ×４００ｍｍの基板や円形の８インチ（直径約２００ｍｍ）の基板等が使用されるようになっている。このような大面積基板に前記線状ビームを照射する方法の例を図３に示す。図４および図２６は線状ビームの長尺方向の長さが１５０ｍｍの線状ビームを３２０ｍｍ×４００ｍｍの基板に照射する例を示している。図４および図２６の様な照射方法では、基板の中央部分で前記線状ビームが重なったり（図４（ａ）および図２６（ａ））、前記基板の中央部分は照射されなかったり（図４（ｂ）および図２６（ｂ））する。前記線状ビームの長尺方向の両端は前記線状ビームの中央付近と比べてかなりエネルギー密度が低いため、図４（ｃ）および図２６（ｃ）のように照射した場合でも基板中央部分は結晶性が悪い。そのため、基板の中央部分を用いてＴＦＴを作製し、電気的特性を測定しても、良い特性は得られなかった。
【００２２】
本発明では非晶質半導体膜をエキシマレーザでレーザアニールした後、更にＹＡＧレーザの第２高調波でレーザアニールすることで、均一性の良い結晶を得ることを目的とする。更に、大面積基板にレーザアニールを行う場合、これまで基板の中央部分にはＴＦＴを作製出来なかったが、前記基板の中央部分も有効に使うことが出来る。
【００２３】
【課題を解決するための手段】
図３に非晶質珪素膜と多結晶珪素膜に於ける波長に対する吸収係数を示す。エキシマレーザの波長は３０８ｎｍであるから、図３より、非晶質珪素膜の吸収係数は１．３８×１０6ｃｍ-1、多結晶珪素膜の吸収係数は１．５６×１０6ｃｍ-1となる。一方、ＹＡＧレーザの第２高調波の波長は５３２ｎｍであるから、非晶質珪素膜の吸収係数は９．３１×１０4ｃｍ-1、多結晶珪素膜の吸収係数は２．７４×１０4ｃｍ-1となる。
【００２４】
以上のことから、エキシマレーザの非晶質珪素膜と多結晶珪素膜に対する吸収は同程度であるが、ＹＡＧレーザの第２高調波は多結晶珪素膜より非晶質珪素膜に吸収されやすいことが分かる。
【００２５】
【発明の実施の形態】
エキシマレーザは大出力で、現状で３００Ｈｚ程度の高繰り返しのパルスを発振できるので、半導体膜の結晶化に良く用いられている。近年、製品化が進んでいる低温ポリシリコンＴＦＴの液晶ディスプレイの作製には、エキシマレーザが半導体膜の結晶化工程で用いられている。また、エキシマレーザだけでなく、Ａｒレーザ、ＹＡＧレーザ、ＹＶＯ4レーザ等も用いることが出来る。本発明ではエキシマレーザでレーザアニールを行った後、ＹＡＧレーザの第２高調波でレーザアニールを行うことを特徴としている。
【００２６】
まず、エキシマレーザを用いて非晶質珪素膜にレーザアニールにする方法ついて説明する。エキシマレーザは、従来の技術と同様に図１のような光学系を用いて、レーザビームを照射面に於ける形状が線状である線状ビームに加工する。前記線状ビームの長尺方向に対して垂直方向にステージを移動させながら、前記線状ビームを非晶質珪素膜に照射し、第１の結晶質珪素膜を得る。
【００２７】
ここで、非晶質珪素膜に対してレーザを照射する際の前記線状ビームの重ね合わせのピッチについて説明する。前記線状ビームの重ね合わせのピッチの最適値は前記非晶質珪素膜の膜厚等によって異なる。そのため、前記非晶質珪素膜の膜厚毎に最適値を求めておいた方がよい。例えば、図２（ｂ）に示すように、前記線状ビームの重ね合わせのピッチは前記線状ビームのビーム幅（ビームプロファイルに於ける半値幅）の１／３程度としたり、図２（ｃ）に示すように１／２程度とする方法もある。また図２（ｄ）に示すように前記線状ビームが重ならないように照射する方法もある。これらのようにするのは、従来の重ね合わせのピッチ（ビーム幅の１／１０前後の重ね合わせ）では均一性の良くない結晶を持つことになるからである。また、一度レーザアニールした後、ＹＡＧレーザの第２高調波でも照射するので、完全に結晶化させる必要がないためでもある。
【００２８】
次に、やはり図１の様な光学系を用いて、ＹＡＧレーザの第２高調波を照射面に於ける形状が線状である線状ビームに加工し、前記第１の結晶質珪素膜に照射する。既に述べたように、ＹＡＧレーザの第２高調波の非晶質珪素膜に対する吸収係数は９．３１×１０4ｃｍ-1、多結晶珪素膜の吸収係数は２．７４×１０4ｃｍ-1であるため、多結晶珪素膜より非晶質珪素膜に多く吸収されることになる。そのため、多結晶珪素膜より非晶質珪素膜に対してレーザアニールの影響を大きく与え、前記非晶質珪素膜を結晶化させることになる。つまり、既に結晶化していた領域を冒すことなく、非晶質領域を結晶化することが出来、均一性の良い第２の結晶質半導体膜を得ることが出来る。
【００２９】
ここで、ＹＡＧレーザの第２高調波だけでレーザアニールを行うのではなく、エキシマレーザでアニールした後にＹＡＧレーザの第２高調波でレーザアニールすることについて説明する。ＹＡＧレーザはコヒーレント性が強く、ビームの成形が困難なので、ＹＡＧレーザのみでは非晶質半導体膜に対して均一に結晶化させることは難しい。そのため、まずエキシマレーザでレーザアニールを行い、非晶質領域と結晶化領域が混在する第１の結晶質半導体膜を得る。次に、前記第１の結晶質半導体膜にＹＡＧレーザの第２高調波を用いてレーザアニールを行えば、均一性の良い第２の結晶質半導体膜が得られる。そのため、エキシマレーザによるレーザアニールを行った後、ＹＡＧレーザの第２高調波によるレーザアニールを行うと言う２つの段階が必要になる。
【００３０】
また、本発明は、大面積基板にレーザアニールを行う場合にも利用できる。エキシマレーザでのレーザアニールは、図１のような光学系を用いて、レーザビームを照射面に於ける形状が線状である線状ビームに加工する。前記線状ビームの長尺方向に対して垂直方向にステージを移動させながら、前記線状ビームを非晶質珪素膜に照射し、第１の結晶質珪素膜を得る。
【００３１】
前記非晶質珪素膜に対してレーザを照射する際、前記線状ビームの重ね合わせのピッチの最適値は前記非晶質珪素膜の膜厚等によって異なる。例えば、図２（ｂ）に示すように、前記線状ビームの重ね合わせのピッチは前記線状ビームのビーム幅（ビームプロファイルに於ける半値幅）の１／３程度としたり、図２（ｃ）に示すように１／２程度とする方法もある。また図２（ｄ）に示すように前記線状ビームが重ならないように照射する方法もある。
【００３２】
次に、ＹＡＧレーザの第２高調波を用いてレーザアニールを行う。既に述べたようにＹＡＧレーザの第２高調波に於ける吸収係数は非晶質珪素膜と多結晶珪素膜とで異なっており、非晶質珪素膜の方が多結晶珪素膜よりもよく吸収する。非晶質珪素膜が結晶化した部分は再度ＹＡＧレーザの第２高調波を用いてレーザアニールを行っても、ほとんど影響はない。そのため、ＹＡＧレーザの第２高調波でレーザアニールする際、非晶質領域や結晶質領域に関わらず、大面積基板全面をレーザアニールすれば、均一性の良い第２の結晶質珪素膜が得られる。
【００３３】
もちろん、本発明において、用いるレーザはエキシマレーザやＹＡＧレーザの第２高調波に限らない。図３より、前記非晶質半導体膜に初めに照射するレーザビームの波長は、非晶質珪素膜と多結晶珪素膜に対する吸収が同程度である１２６〜３７０ｎｍの範囲が好ましい。次に照射するレーザビームの波長は、３７０〜６５０ｎｍの範囲であって、非晶質珪素膜の方が多結晶珪素膜よりもよく吸収される波長（例えば５３２ｎｍ）が好ましい。
【００３４】
なお、非晶質半導体膜として非晶質半導体膜や微結晶半導体膜があり、非晶質珪素膜のほかに、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【００３５】
【実施例】
[実施例１]
本実施例はスパッタ装置にて非晶質珪素膜を成膜し、ＸｅＣｌエキシマレーザとＹＡＧレーザを用いてレーザアニールを行う場合について説明する。
【００３６】
基板として、厚さ０．７ｍｍ、５インチ角のコーニング１７３７基板を用意した。基板にプラズマＣＶＤ装置を用いて、厚さ２００ｎｍの窒化酸化珪素膜を成膜し、スパッタ装置を用いて窒化酸化珪素膜表面に厚さ５０ｎｍの非晶質珪素膜を成膜した。
【００３７】
この後、ラムダ社のＸｅＣｌエキシマレーザ（波長３０８ｎｍ、パルス幅３０ｎｓ）Ｌ３３０８を使用してレーザアニールを行う。このレーザ発振器はパルス発振レーザを発し、５００ｍＪ／パルスのエネルギーを出す能力を持っている。レーザビームのサイズは、レーザビームの出口で１０ｍｍ×３０ｍｍ（共にビームプロファイルに於ける半値幅）である。前記ＸｅＣｌエキシマレーザを用い、図１のような光学系を経てレーザビームを線状ビームに加工し、レーザアニールを行う。前記線状ビームのビーム幅（ビームプロファイルに於ける半値幅）は０．４ｍｍであったので、エキシマレーザのパルス周波数を３０Ｈｚ、走査速度を１０．０ｍｍ／ｓとし、レーザビームを照射した。
【００３８】
次に、ＹＡＧレーザの第２高調波を用いてレーザアニールを行い、結晶質半導体膜を結晶化させる。この時に用いるＹＡＧレーザのロッド形状が円筒形であれば、ビームの形状は円になる。そのため、図５のように、図１のレーザ発振器の後にまず２枚のシリンドリカルレンズ５０１、５０２で構成されるビームエキスパンダーを入れて、ビームの形状を楕円に成形しておけば線状ビームに加工しやすい。ＹＡＧレーザのロッド形状がスラブ形あれば、得られるビーム形状が長方形であるから、図１の光学系をそのまま使って良い。
【００３９】
このようにして作製された結晶質珪素膜は結晶性の高い膜となり、前記結晶質珪素膜をＴＦＴの活性層とすれば、ＴＦＴの電気的特性のばらつきは少なくなる。
【００４０】
[実施例２]
本実施例はＣＶＤ装置にて非晶質珪素膜を成膜し、加熱処理を行った後、ＸｅＣｌエキシマレーザおよびＹＡＧレーザの第２高調波を用いてレーザアニールを行う場合について説明する。
【００４１】
基板として、厚さ０．７ｍｍ、５インチ角のコーニング１７３７基板を用意した。基板にプラズマＣＶＤ装置を用いて、厚さ２００ｎｍの窒化酸化珪素膜を成膜し、続けてプラズマＣＶＤ装置を用いて窒化酸化珪素膜表面に厚さ５０ｎｍの非晶質珪素膜を成膜した。前記非晶質珪素膜上に結晶化を助長する元素を含有させた溶液を塗布する。前記溶液として、例えば酢酸ニッケル溶液を用いる場合、前記酢酸ニッケル溶液（重量換算濃度１０ｐｐｍ）をスピンコートにより膜上全面に塗布する。
【００４２】
次に、基板を温度５００℃の窒素雰囲気に１時間、更に温度５５０℃の窒素雰囲気に４時間の加熱を行った。この後、実施例１と同様に、ＸｅＣｌエキシマレーザにより、図１に示すような光学系を用いてレーザアニールを行い、その後、ＹＡＧレーザの第２高調波を用いてレーザアニールを行う。
【００４３】
このようにして作製された結晶質珪素膜は結晶性の高い膜となり、前記結晶質珪素膜をＴＦＴの活性層とすれば、ＴＦＴの電気的特性のばらつきは少なくなる。
【００４４】
[実施例３]
本実施例は加熱処理を行った後、ＫｒＦエキシマレーザおよびＹＡＧレーザの第２高調波を用いてレーザアニールを行う場合について説明する。
【００４５】
実施例２と同様の方法で窒化酸化珪素膜、非晶質珪素膜を成膜し、前記非晶質珪素膜上に結晶化を助長する元素を含有させた溶液を塗布する。次に、基板を温度５００℃の窒素雰囲気に１時間、更に温度５５０℃の窒素雰囲気に４時間の加熱を行った。
【００４６】
この後、ＫｒＦエキシマレーザ２４８ｎｍにより、図１に示すような光学系を用いてレーザアニールを行う。ＫｒＦエキシマレーザの波長は２４８ｎｍであるため、図３より非晶質珪素膜と多結晶珪素膜に対する吸収係数はそれぞれ、１．６４×１０6ｃｍ-1、１．８６×１０6ｃｍ-1である。そのため、ＫｒＦエキシマレーザは非晶質珪素膜と多結晶珪素膜に対する吸収が同程度になる。ＫｒＦエキシマレーザでのレーザアニールの後、ＹＡＧレーザの第２高調波を用いてレーザアニールを行う。
【００４７】
このようにして作製された結晶質珪素膜は結晶性の高い膜となり、前記結晶質珪素膜をＴＦＴの活性層とすれば、ＴＦＴの電気的特性のばらつきは少なくなる。
【００４８】
[実施例４]
本実施例は加熱処理を行った後、ＡｒＦエキシマレーザおよびＹＡＧレーザの第２高調波を用いてレーザアニールを行う場合について説明する。
【００４９】
実施例２と同様の方法で窒化酸化珪素膜、非晶質珪素膜を成膜し、前記非晶質珪素膜上に結晶化を助長する元素を含有させた溶液を塗布する。次に、基板を温度５００℃の窒素雰囲気に１時間、更に温度５５０℃の窒素雰囲気に４時間の加熱を行った。
【００５０】
この後、波長が１９３ｎｍであるＡｒＦエキシマレーザにより、図１に示すような光学系を用いてレーザアニールを行う。その後、ＹＡＧレーザの第２高調波を用いてレーザアニールを行う。
【００５１】
このようにして作製された結晶質珪素膜は結晶性の高い膜となり、前記結晶質珪素膜をＴＦＴの活性層とすれば、ＴＦＴの電気的特性のばらつきは少なくなる。
【００５２】
[実施例５]
本実施例は加熱処理を行った後、ＹＡＧレーザの第３高調波を用いてレーザアニールを行った後、ＹＡＧレーザの第２高調波を用いてレーザアニールを行う場合について説明する。
【００５３】
実施例２と同様の方法で窒化酸化珪素膜、非晶質珪素膜を成膜し、前記非晶質珪素膜上に結晶化を助長する元素を含有させた溶液を塗布する。次に、基板を温度５００℃の窒素雰囲気に１時間、更に温度５５０℃の窒素雰囲気に４時間の加熱を行った。
【００５４】
この後、ＹＡＧレーザの第３高調波により、レーザアニールを行う。既に述べたように、ＹＡＧレーザはロッドの形状によって、得られるビーム形状が異なる。そのため、ロッドの形状が円筒形であれば、得られるビームの形状は円になるので図５の光学系を用い、スラブ形であれば、得られるビーム形状は長方形になるので図１の光学系を用いて、ビーム形状を加工し、非晶質珪素膜に照射する。その後、ＹＡＧレーザの第２高調波を用いてレーザアニールを行う。
【００５５】
このようにして作製された結晶質珪素膜は結晶性の高い膜となり、前記結晶質珪素膜をＴＦＴの活性層とすれば、ＴＦＴの電気的特性のばらつきは少なくなる。
【００５６】
[実施例６]
本発明の実施例を図６〜図８に沿って説明する。ここでは、画素部の画素ＴＦＴおよび保持容量と、画素部の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。
【００５７】
図６（Ａ）において、基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板や石英基板などを用いる。ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。そして、基板１０１のＴＦＴを形成する表面に、基板１０１からの不純物拡散を防ぐために、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜１０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化珪素膜１０２ａを１０〜２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化珪素膜１０２ｂを５０〜２００nm（好ましくは１００〜１５０nm）の厚さに積層形成する。ここでは下地膜１０２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させて形成しても良い。
【００５８】
酸化窒化珪素膜は平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化珪素膜１０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。一方、酸化窒化水素化珪素膜１０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することができる。
【００５９】
このようにして作製した酸化窒化珪素膜１０２ａは、単位体積あたりの総原子数が９．２８×１０22/cm3であり、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）の２０℃におけるエッチング速度が約６３nm/minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。
【００６０】
次に、２５〜１００nm（好ましくは３０〜７０nm）の厚さで非晶質構造を有する半導体層１０３ａを、プラズマＣＶＤ法やスパッタ法などの方法で形成する。非晶質構造を有する半導体膜には、非晶質半導体層や微結晶半導体膜があり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。プラズマＣＶＤ法で非晶質珪素膜を形成する場合には、下地膜１０２と非晶質半導体層１０３ａとは両者を連続形成することも可能である。例えば、前述のように酸化窒化珪素膜１０２ａと酸化窒化水素化珪素膜１０２ｂをプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化珪素膜１０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００６１】
そして、結晶化の工程を行い非晶質半導体層１０３ａから結晶質半導体層１０３ｂを作製する。その方法としてレーザアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（ＲＴＡ法）を適用することができる。前述のようなガラス基板や耐熱性の劣るプラスチック基板を用いる場合には、特に本発明のレーザアニール法を適用することが好ましい。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平７−１３０６５２号公報で開示された技術に従って、金属元素を用いる結晶化法で結晶質半導体層１０３ｂを形成することもできる。また、レーザアニール法と金属元素を用いる結晶化法の両方を行って、結晶質半導体層１０３ｂを形成することも出来る。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を前記非晶質半導体層に含まれる全原子数の５％以下にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。
【００６２】
また、プラズマＣＶＤ法で非晶質珪素膜の形成工程において、反応ガスにＳｉＨ4とアルゴン（Ａｒ）を用い、成膜時の基板温度を４００〜４５０℃として形成すると、非晶質珪素層の含有水素濃度を前記非晶質半導体層に含まれる全原子数の５%以下にすることもできる。このような場合において水素を放出させるための熱処理は不要となる。
【００６３】
結晶化は実施例１〜実施例５で示したいずれかの方法を適用しても良い。このようにして、図６（Ｂ）に示すような結晶質半導体層１０３ｂを得ることが出来る。
【００６４】
そして、結晶質半導体層１０３ｂ上に第１のフォトマスク（ＰＭ１）を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、図６（Ｃ）に示すように島状半導体層１０４〜１０８を形成する。結晶質珪素膜のドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。
【００６５】
このような島状半導体層に対し、ＴＦＴのしきい値電圧（Ｖth）を制御する目的でｐ型を付与する不純物元素を１×１０16〜５×１０17/cm3程度の濃度で島状半導体層の全面に添加しても良い。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。その方法として、イオン注入法やイオンドープ法（或いはイオンシャワードーピング法）を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスとして用いホウ素（Ｂ）を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。
【００６６】
ゲート絶縁膜１０９aはプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０nmとして珪素を含む絶縁膜で形成する。本実施例では、１２０nmの厚さで酸化窒化珪素膜から形成する。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化珪素膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。また、ＳｉＨ4とＮ2ＯとＨ2とから作製する酸化窒化珪素膜はゲート絶縁膜との界面欠陥密度を低減できるので好ましい。勿論、ゲート絶縁膜はこのような酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化珪素膜を用いる場合には、プラズマＣＶＤ法で、ＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製された酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００６７】
そして、図６（Ｄ）に示すように、第１の形状のゲート絶縁膜１０９a上にゲート電極を形成するための耐熱性導電層１１１を２００〜４００nm（好ましくは２５０〜３５０nm）の厚さで形成する。耐熱性導電層は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。本明細書でいう耐熱性導電層にはＴａ、Ｔｉ、Ｗから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。これらの耐熱性導電層はスパッタ法やＣＶＤ法で形成されるものであり、低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とすると良い。本実施例ではＷ膜を３００nmの厚さで形成する。Ｗ膜はＷをターゲットとしてスパッタ法で形成しても良いし、６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００６８】
一方、耐熱性導電層１１１にＴａ膜を用いる場合には、同様にスパッタ法で形成することが可能である。Ｔａ膜はスパッタガスにＡｒを用いる。また、スパッタ時のガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きであった。導電性窒化物はα相に近い結晶構造を持つので、例えば、Ｔａ膜の下地にＴａＮ膜を形成すればα相のＴａ膜が容易に得られる。また、図示しないが、耐熱性導電層１１１の下に２〜２０nm程度の厚さでリン（Ｐ）をドープした珪素膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、耐熱性導電層１１１が微量に含有するアルカリ金属元素が第１の形状のゲート絶縁膜１０９aに拡散するのを防ぐことができる。いずれにしても、耐熱性導電層１１１は抵抗率を１０〜５０μΩcmの範囲ですることが好ましい。
【００６９】
次に、第２のフォトマスク（ＰＭ２）を用い、フォトリソグラフィーの技術を使用してレジストによるマスク１１２〜１１７を形成する。そして、第１のエッチング処理を行う。本実施例ではＩＣＰエッチング装置を用い、エッチング用ガスにＣｌ2とＣＦ4を用い、１Paの圧力で３．２W/cm2のＲＦ（13.56MHz）電力を投入してプラズマを形成して行う。基板側（試料ステージ）にも２２４mW/cm2のＲＦ（13.56MHz）電力を投入し、これにより実質的に負の自己バイアス電圧が印加される。この条件でＷ膜のエッチング速度は約１００nm/minである。第１のエッチング処理はこのエッチング速度を基にＷ膜が丁度エッチングされる時間を推定し、それよりもエッチング時間を２０％増加させた時間をエッチング時間とした。
【００７０】
第１のエッチング処理により第１のテーパー形状を有する導電層１１８〜１２３が形成される。テーパー部の角度は１５〜３０°が形成される。残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させるオーバーエッチングを施すものとする。Ｗ膜に対する酸化窒化珪素膜（第１の形状のゲート絶縁膜１０９a）の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化珪素膜が露出した面は２０〜５０nm程度エッチングされ第１のテーパー形状を有する導電層の端部近傍にテーパー形状が形成された第２の形状のゲート絶縁膜１０９bが形成される。
【００７１】
そして、第１のドーピング処理を行い一導電型の不純物元素を島状半導体層に添加する。ここでは、ｎ型を付与する不純物元素添加の工程を行う。第１の形状の導電層を形成したマスク１１２〜１１７をそのまま残し、第１のテーパー形状を有する導電層１１８〜１２３をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。ｎ型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を１×１０13〜５×１０14/cm2とし、加速電圧を８０〜１６０ｋＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。このようなイオンドープ法により第１の不純物領域１２４〜１２８には１×１０20〜１×１０21/cm3の濃度範囲でｎ型を付与する不純物元素が添加され、テーパー部の下方に形成される第２の不純物領域（Ａ）には同領域内で必ずしも均一ではないが１×１０17〜１×１０20/cm3の濃度範囲でｎ型を付与する不純物元素が添加される。
【００７２】
この工程において、第２の不純物領域（Ａ）１２９〜１３２において、少なくとも第１の形状の導電層１１８〜１２３と重なった部分に含まれるｎ型を付与する不純物元素の濃度変化は、テーパー部の膜厚変化を反映する。即ち、第２の不純物領域（Ａ）１２９〜１３２へ添加されるリン（Ｐ）の濃度は、第１の形状の導電層に重なる領域において、該導電層の端部から内側に向かって徐々に濃度が低くなる。これはテーパー部の膜厚の差によって、半導体層に達するリン（Ｐ）の濃度が変化するためである。
【００７３】
次に、図７（Ｂ）に示すように第２のエッチング処理を行う。エッチング処理も同様にＩＣＰエッチング装置により行い、エッチングガスにＣＦ4とＣｌ2の混合ガスを用い、ＲＦ電力３．２W/cm2(13.56MHz)、バイアス電力４５mW/cm2(13.56MHz)、圧力１．０Ｐａでエッチングを行う。この条件で形成される第２の形状を有する導電層１４０〜１４５が形成される。その端部にはテーパー部が形成され、該端部から内側にむかって徐々に厚さが増加するテーパー形状となる。第１のエッチング処理と比較して基板側に印加するバイアス電力を低くした分等方性エッチングの割合が多くなり、テーパー部の角度は３０〜６０°となる。また、第２の形状のゲート絶縁膜１０９bの表面が４０nm程度エッチングされ、新たに第３の形状のゲート絶縁膜１０９cが形成される。
【００７４】
そして、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋＶとし、１×１０13/cm2のドーズ量で行い、第２の形状を有する導電層１４０〜１４５と重なる領域の不純物濃度を１×１０16〜１×１０18/cm3となるようにする。このようにして、第２の不純物領域（Ｂ）１４６〜１５０を形成する。
【００７５】
そして、ｐチャネル型ＴＦＴを形成する島状半導体層１０４、１０６に一導電型とは逆の導電型の不純物領域１５６、１５７を形成する。この場合も第２の形状の導電層１４０、１４２をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層１０５、１０７、１０８は、第３のフォトマスク（ＰＭ３）を用いてレジストのマスク１５１〜１５３を形成し全面を被覆しておく。ここで形成される不純物領域１５６、１５７はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。不純物領域１５６、１５７のｐ型を付与する不純物元素の濃度は、２×１０20〜２×１０21/cm3となるようにする。
【００７６】
この不純物領域１５６、１５７はｎ型を付与する不純物元素を含有する３つの領域に分けて見ることができる。第３の不純物領域１５６ａ、１５７ａは１×１０20〜１×１０21/cm3の濃度でｎ型を付与する不純物元素を含み、第４の不純物領域（Ａ）１５６ｂ、１５７ｂは１×１０17〜１×１０20／cm3の濃度でｎ型を付与する不純物元素を含み、第４の不純物領域（Ｂ）１５６ｃ、１５７ｃは１×１０16〜５×１０18/cm3の濃度でｎ型を付与する不純物元素を含んでいる。しかし、これらの不純物領域１５６ｂ、１５６ｃ、１５７ｂ、１５７ｃのｐ型を付与する不純物元素の濃度を１×１０19／cm3以上となるようにし、第３の不純物領域１５６ａ、１５７ａにおいては、ｐ型を付与する不純物元素の濃度を１．５から３倍となるようにすることにより、第３の不純物領域はｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能する。また、第４の不純物領域（Ｂ）１５６ｃ、１５７ｃは一部が第２のテーパー形状を有する導電層１４０または１４２と一部が重なって形成される。
【００７７】
その後、図８（Ａ）に示すように、ゲート電極およびゲート絶縁膜上から第１の層間絶縁膜１５８を形成する。第１の層間絶縁膜は酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１の層間絶縁膜１５８は無機絶縁物材料から形成する。第１の層間絶縁膜１５８の膜厚は１００〜２００nmとする。ここで、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。また、酸化窒化珪素膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化珪素膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化珪素膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化珪素膜を適用しても良い。窒化珪素膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００７８】
そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板１０１に耐熱温度が低いプラスチック基板を用いる場合にはレーザアニール法を適用することが好ましい。
【００７９】
活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体層にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。いずれにしても、島状半導体層１０４〜１０８中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために島状半導体層が含む全原子数の０．０１〜０．１％程度の水素を付与すれば良い。
【００８０】
その後、有機樹脂からなる第２の層間絶縁膜１５９を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。
【００８１】
このように、第２の層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減させることができる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第１の層間絶縁膜１５８として形成した酸化珪素膜、酸化窒化珪素膜、窒化珪素膜などと組み合わせて用いると良い。
【００８２】
その後、第４のフォトマスク（ＰＭ４）を用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜１５９をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１の層間絶縁膜１５８をエッチングする。さらに、島状半導体層との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えて第３の形状のゲート絶縁膜１０９cをエッチングすることによりコンタクトホールを形成することができる。
【００８３】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、第５のフォトマスク（ＰＭ５）によりレジストマスクパターンを形成し、エッチングによってソース線１６０〜１６４とドレイン線１６５〜１６８を形成する。画素電極１６９はドレイン線と一緒に形成される。画素電極１７１は隣の画素に帰属する画素電極を表している。図示していないが、本実施例ではこの配線を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する不純物領域とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成（図８（Ｃ）において１６０ａ〜１６９ａで示す）し、さらにその上に透明導電膜を８０〜１２０nmの厚さで形成（図８（Ｃ）において１６０ｂ〜１６９ｂで示す）した。透明導電膜には酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを好適に用いることができる。
【００８４】
こうして５枚のフォトマスクにより、同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ２００、第１のｎチャネル型ＴＦＴ２０、第２のｐチャネル型ＴＦＴ２０２、第２のｎチャネル型ＴＦＴ２０３、画素部には画素ＴＦＴ２０４、保持容量２０５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００８５】
駆動回路の第１のｐチャネル型ＴＦＴ２００には、第２のテーパー形状を有する導電層がゲート電極２２０としての機能を有し、島状半導体層１０４にチャネル形成領域２０６、ソース領域またはドレイン領域として機能する第３の不純物領域２０７ａ、ゲート電極２２０と重ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）２０７ｂ、一部がゲート電極２２０と重なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）２０７ｃを有する構造となっている。
【００８６】
第１のｎチャネル型ＴＦＴ２０１には、第２のテーパー形状を有する導電層がゲート電極２２１としての機能を有し、島状半導体層１０５にチャネル形成領域２０８、ソース領域またはドレイン領域として機能する第１の不純物領域２０９ａ、ゲート電極２２１と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）２０９ｂ、一部がゲート電極２２１と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２０９ｃを有する構造となっている。チャネル長２〜７μｍに対して、第２の不純物領域（Ｂ）２０９ｃがゲート電極２２１と重なる部分の長さは０．１〜０．３μｍとする。前記長さはゲート電極２２１の厚さとテーパー部の角度から制御する。ｎチャネル型ＴＦＴにおいてこのようなＬＤＤ領域を形成することにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。
【００８７】
駆動回路の第２のｐチャネル型ＴＦＴ２０２は同様に、第２のテーパー形状を有する導電層がゲート電極２２２としての機能を有し、島状半導体層１０６にチャネル形成領域２１０、ソース領域またはドレイン領域として機能する第３の不純物領域２１１ａ、ゲート電極２２２と重ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）２１１ｂ、一部がゲート電極２２２と重なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）２１１ｃを有する構造となっている。
【００８８】
駆動回路の第２のｎチャネル型ＴＦＴ２０３には、第２のテーパー形状を有する導電層がゲート電極２２３としての機能を有し、島状半導体層１０７にチャネル形成領域２１２、ソース領域またはドレイン領域として機能する第１の不純物領域２１３ａ、ゲート電極２２３と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）２１３ｂ、一部がゲート電極２２３と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２１３ｃを有する構造となっている。第２のｎチャネル型ＴＦＴ２０１と同様に第２の不純物領域（Ｂ）２１３ｃがゲート電極２２３と重なる部分の長さは０．１〜０．３μｍとする。
【００８９】
駆動回路はシフトレジスタ回路、バッファ回路などのロジック回路やアナログスイッチで形成されるサンプリング回路などで形成される。図８（Ｂ）ではこれらを形成するＴＦＴを一対のソースおよびドレイン間に一つのゲート電極を設けたシングルゲートの構造で示したが、複数のゲート電極を一対のソースおよびドレイン間に設けたマルチゲート構造としても差し支えない。
【００９０】
画素ＴＦＴ２０４には、第２のテーパー形状を有する導電層がゲート電極２２４としての機能を有し、島状半導体層１０８にチャネル形成領域２１４ａ、２１４ｂ、ソース領域またはドレイン領域として機能する第１の不純物領域２１５ａ、２１７、ゲート電極２２４と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）２１５ｂ、一部がゲート電極２２４と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２１５ｃを有する構造となっている。第２の不純物領域（Ｂ）２１３ｃがゲート電極２２４と重なる部分の長さは０．１〜０．３μｍとする。また、第１の不純物領域２１７から延在し、第２の不純物領域（Ａ）２１９ｂ、第２の不純物領域（Ｂ）２１９ｃ、導電型を決定する不純物元素が添加されていない領域２１８を有する半導体層と、第３の形状を有するゲート絶縁膜と同層で形成される絶縁層と、第２のテーパー形状を有する導電層から形成される容量配線２２５から保持容量が形成されている。
【００９１】
図１４は画素部のほぼ一画素分を示す上面図である。図中に示すＡ−Ａ'断面が図８（Ｂ）に示す画素部の断面図に対応している。画素ＴＦＴ２０４は、ゲート電極２２４は図示されていないゲート絶縁膜を介してその下の島状半導体層１０８と交差し、さらに複数の島状半導体層に跨って延在してゲート配線を兼ねている。図示はしていないが、島状半導体層には、図８（Ｂ）で説明したソース領域、ドレイン領域、ＬＤＤ領域が形成されている。また、２３０はソース配線１６４とソース領域２１５ａとのコンタクト部、２３１は画素電極１６９とドレイン領域２２７とのコンタクト部である。保持容量２０５は、画素ＴＦＴ２０４のドレイン領域２２７から延在する半導体層とゲート絶縁膜を介して容量配線２２５が重なる領域で形成されている。この構成において半導体層２１８には、価電子制御を目的とした不純物元素は添加されていない。
【００９２】
以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらに、耐熱性を有する導電性材料でゲート電極を形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易としている。さらに、ゲート電極にゲート絶縁膜を介して重なるＬＤＤ領域を形成する際に、導電型を制御する目的で添加した不純物元素に濃度勾配を持たせてＬＤＤ領域を形成することで、特にドレイン領域近傍における電界緩和効果が高まることが期待できる。
【００９３】
アクティブマトリクス型の液晶表示装置の場合、第１のｐチャネル型ＴＦＴ２００と第１のｎチャネル型ＴＦＴ２０１は高速動作を重視するシフトレジスタ回路、バッファ回路、レベルシフタ回路などを形成するのに用いる。図８（Ｂ）ではこれらの回路をロジック回路部として表している。第１のｎチャネル型ＴＦＴ２０１の第２の不純物領域（Ｂ）２０９ｃはホットキャリア対策を重視した構造となっている。さらに、耐圧を高め、動作を安定化させるために、図１２（Ａ）で示すようにこのロジック回路部のＴＦＴを第１のｐチャネル型ＴＦＴ２８０と第１のｎチャネル型ＴＦＴ２８１で形成しても良い。このＴＦＴは、一対のソース・ドレイン間に２つのゲート電極を設けたダブルゲート構造であり、このようなＴＦＴは本実施例の工程を用いて同様に作製できる。第１のｐチャネル型ＴＦＴ２８０には、島状半導体層にチャネル形成領域２３６ａ、２３６ｂ、ソースまたはドレイン領域として機能する第３の不純物領域２３８ａ、２３９ａ、２４０ａ、ＬＤＤ領域となる第４の不純物領域（Ａ）２３８ｂ、２３９ｂ、２４０ｂ及びゲート電極２３７と一部が重なりＬＤＤ領域となる第４の不純物領域（Ｂ）２３８ｃ、２３９ｃ、２４０ｃを有した構造となっている。第１のｎチャネル型ＴＦＴ２８１には、島状半導体層にチャネル形成領域２４１ａ、２４１ｂ、ソースまたはドレイン領域として機能する第１の不純物領域２４３ａ、２４４ａ、２４５ａとＬＤＤ領域となる第２の不純物領域（Ａ）２４３ｂ、２４４ｂ、２４５ｂ及びゲート電極２４２と一部が重なりＬＤＤ領域となる第２の不純物領域（Ｂ）２４３ｃ、２４４ｃ、２４５ｃを有している。チャネル長は３〜７μｍとして、ゲート電極と重なるＬＤＤ領域のチャネル長方向の長さは０．１〜０．３μｍとする。
【００９４】
また、アナログスイッチで構成するサンプリング回路には、同様な構成とした第２のｐチャネル型ＴＦＴ２０２と第２のｎチャネル型ＴＦＴ２０３を適用することができる。サンプリング回路はホットキャリア対策と低オフ電流動作が重視されるので、図１２（Ｂ）で示すようにこの回路のＴＦＴを第２のｐチャネル型ＴＦＴ２８２と第２のｎチャネル型ＴＦＴ２８３で形成しても良い。この第２のｐチャネル型ＴＦＴ２８２は、一対のソース・ドレイン間に３つのゲート電極を設けたトリプルゲート構造であり、このようなＴＦＴは本実施例の工程を用いて同様に作製できる。第２のｐチャネル型ＴＦＴ２８２には、島状半導体層にチャネル形成領域２４６ａ、２３４ｂ、２４６ｃソースまたはドレイン領域として機能する第３の不純物領域２４９ａ、２５０ａ、２５１ａ、２５２ａ、ＬＤＤ領域となる第４の不純物領域（Ａ）２４９ｂ、２５０ｂ、２５１ｂ、２５２ｂ及びゲート電極２４７と一部が重なりＬＤＤ領域となる第４の不純物領域（Ｂ）２４９ｃ、２５０ｃ、２５１ｃ、２５２ｃを有した構造となっている。第２のｎチャネル型ＴＦＴ２８３には、島状半導体層にチャネル形成領域２５３ａ、２５３ｂ、ソースまたはドレイン領域として機能する第１の不純物領域２５５ａ、２５６ａ、２５７ａとＬＤＤ領域となる第２の不純物領域（Ａ）２５５ｂ、２５６ｂ、２５７ｂ及びゲート電極２５４と一部が重なりＬＤＤ領域となる第２の不純物領域（Ｂ）２５５ｃ、２５６ｃ、２５７ｃを有している。チャネル長は３〜７μｍとして、ゲート電極と重なるＬＤＤ領域のチャネル長方向の長さは０．１〜０．３μｍとする。
【００９５】
ＴＦＴのゲート電極の構成をシングルゲート構造とするか、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造とするかは、回路の特性に応じて実施者が適宣選択すれば良い。そして、本実施例で完成したアクティブマトリクス基板を用いることで反射型の液晶表示装置を作製することができる。
【００９６】
[実施例７]
実施例６ではゲート電極の材料にＷやＴａなどの耐熱性導電材料を用いる例を示した。このような材料を用いる理由は、ゲート電極形成後に導電型の制御を目的として半導体層に添加した不純物元素を４００〜７００℃の熱アニールによって活性化させる必要があり、その工程を実施する上でゲート電極に耐熱性を持たせる必要があるからである。しかしながら、このような耐熱性導電材料は面積抵抗で１０Ω程度あり、画面サイズが４インチクラスかそれ以上の表示装置には必ずしも適していない。ゲート電極に接続するゲート線を同じ材料で形成すると、基板上における引回し長さが必然的に大きくなり、配線抵抗の影響による配線遅延の問題を無視することができなくなる。
【００９７】
例えば、画素密度がＶＧＡの場合、４８０本のゲート配線と６４０本のソース線が形成され、ＸＧＡの場合には７６８本のゲート配線と１０２４本のソース配線が形成される。表示領域の画面サイズは、１３インチクラスの場合対角線の長さは３４０ｍｍとなり、１８インチクラスの場合には４６０ｍｍとなる。本実施例ではこのような液晶表示装置を実現する手段として、ゲート配線をＡｌや銅（Ｃｕ）などの低抵抗導電性材料で形成する方法について図９を用いて説明する。
【００９８】
まず、実施例６と同様にして図６（Ａ）〜図７（Ｃ）に示す工程を行う。そして導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。
【００９９】
この熱処理において、第２のテーパー形状を有する導電層１４０〜１４５は表面から５〜８０nmの厚さで導電層（Ｃ）１７２ａ〜１７２ｆが形成される。例えば、第２のテーパー形状を有する導電層がＷの場合には、窒化タングステンが形成され、Ｔａの場合には窒化タンタルが形成される。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い（図９（Ａ））。
【０１００】
活性化および水素化処理の後、ゲート線を低抵抗導電材料で形成する。低抵抗導電材料はＡｌやＣｕを主成分とするものであり、このような材料から形成される低抵抗導電層からゲート線を形成する。例えば、Ｔｉを０．１〜２重量％含むＡｌ膜を低抵抗導電層として全面に形成する（図示せず）。低抵抗導電層は２００〜４００nm（好ましくは２５０〜３５０nm）の厚さで形成する。そして、所定のレジストパターンを形成し、エッチング処理して、ゲート線１７３、１７４を形成する。このとき同じ材料で画素部に設ける保持容量と接続する容量線１７５も形成する。低抵抗導電層がＡｌを主成分とする材料である場合には、エッチング処理はリン酸系のエッチング溶液によるウエットエッチングで下地との選択加工性を保ってゲート線を形成することができる。第１の層間絶縁膜１７６は実施例６と同様にして形成する（図９（Ｂ））。
【０１０１】
その後、実施例６と同様にして有機絶縁物材料から成る第２の層間絶縁膜１５９、ソース線１６０〜１６４、ドレイン線１６５〜１６８、画素電極１６９、１７１を形成してアクティブマトリクス基板を完成させることができる。図１０（Ａ）、（Ｂ）はこの状態の上面図を示し、図１０（Ａ）のＢ−Ｂ'断面および図１０（Ｂ）のＣ−Ｃ'断面は図９（Ｃ）のＢ−Ｂ'およびＣ−Ｃ'に対応している。図１０（Ａ）、（Ｂ）ではゲート絶縁膜、第１の層間絶縁膜、第２の層間絶縁膜を省略して示しているが、島状半導体層１０４、１０５、１０８の図示されていないソースおよびドレイン領域にソース線１６０、１６１、１６４とドレイン線１６５、１６６、及び画素電極１６９がコンタクトホールを介して接続している。また、図１０（Ａ）のＤ−Ｄ'断面および図１０（Ｂ）のＥ−Ｅ'断面を図１１（Ａ）と（Ｂ）にそれぞれ示す。ゲート線１７３はゲート電極２２０と、またゲート線１７４はゲート電極２２５と島状半導体層１０４、１０８の外側で重なるように形成され、ゲート電極と低抵抗導電層とがコンタクトホールを介さずに接触して電気的に導通している。このようにゲート線を低抵抗導電材料で形成することにより、配線抵抗を十分低減できる。従って、画素部（画面サイズ）が４インチクラス以上の表示装置に適用することができる。
【０１０２】
[実施例８]
実施例６で作製したアクティブマトリクス基板はそのまま反射型の表示装置に適用することができる。一方、透過型の液晶表示装置とする場合には画素部の各画素に設ける画素電極を透明電極で形成すれば良い。本実施例では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法について図１３を用いて説明する。
【０１０３】
アクティブマトリクス基板は実施例６と同様に作製する。図１３（Ａ）では、ソース配線とドレイン配線は導電性の金属膜をスパッタ法や真空蒸着法で形成する。ドレイン線２５６を例としてこの構成を図１３（Ｂ）で詳細に説明すると、Ｔｉ膜２５６ａを５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成する。そのＴｉ膜２５６ａ上に重ねてＡｌ膜２５６ｂを３００〜４００nmの厚さで形成し、さらにＴｉ膜２５６ｃまたは窒化チタン（ＴｉＮ）膜を１００〜２００nmの厚さで形成して３層構造とする。その後、透明導電膜を全面に形成し、フォトマスクを用いたパターニング処理およびエッチング処理により画素電極２５７を形成する。画素電極２５７は、有機樹脂材料から成る第２の層間絶縁膜上に形成され、コンタクトホールを介さずに画素ＴＦＴ２０４のドレイン線２５６と重なる部分を設け電気的な接続を形成している。
【０１０４】
図１３（Ｃ）では最初に第２の層間絶縁膜上に透明導電膜を形成し、パターニング処理およびエッチング処理をして画素電極２５８を形成した後、ドレイン線２５９を画素電極２５８とコンタクトホールを介さずに接続部を形成した例である。ドレイン線２５９は、図１３（Ｄ）で示すようにＴｉ膜２５９ａを５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜２５９ａ上に重ねてＡｌ膜２５９ｂを３００〜４００nmの厚さで形成して設ける。この構成にすると、画素電極２５８はドレイン配線２５９を形成するＴｉ膜２５９ａのみと接触することになる。その結果、透明導電膜材料とＡｌとが直接接し反応するのを確実に防止できる。
【０１０５】
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して熱安定性にも優れているので、図２０（Ａ）、（Ｂ）の構成においてドレイン配線２５６の端面で、Ａｌ膜２５６ｂが画素電極２５７と接触して腐蝕反応をすることを防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【０１０６】
実施例６では反射型の液晶表示装置を作製できるアクティブマトリクス基板を５枚のフォトマスクにより作製したが、さらに１枚のフォトマスクの追加（合計６枚）で、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。本実施例では、実施例６と同様な工程として説明したが、このような構成は実施例７で示すアクティブマトリクス基板に適用することができる。
【０１０７】
[実施例９]
本実施例では実施例６で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。まず、図１５（Ａ）に示すように、図８（Ｂ）の状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。スペーサは数μｍの粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形成した後これをパターニングして形成する方法を採用した。このようなスペーサの材料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示パネルとしての機械的な強度を確保することができる。形状は円錐状、角錐状など特別の限定はないが、例えば円錐状としたときに具体的には、高さを１．２〜５μｍとし、平均半径を５〜７μｍ、平均半径と底部の半径との比を１対１．５とする。このとき側面のテーパー角は±１５°以下とする。
【０１０８】
スペーサの配置は任意に決定すれば良いが、好ましくは、図１５（Ａ）で示すように、画素部においては画素電極１６９のコンタクト部２３１と重ねてその部分を覆うように柱状スペーサ４０６を形成すると良い。コンタクト部２３１は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部２３１にスペーサ用の樹脂を充填する形で柱状スペーサ４０６を形成することでディスクリネーションなどを防止することができる。また、駆動回路のＴＦＴ上にもスペーサ４０５ａ〜４０５ｅを形成しておく。このスペーサは駆動回路部の全面に渡って形成しても良いし、図１５で示すようにソース線およびドレイン線を覆うようにして設けても良い。
【０１０９】
その後、配向膜４０７を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用いる。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。画素部に設けた柱状スペーサ４０６の端部からラビング方向に対してラビングされない領域が２μｍ以下となるようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のＴＦＴ上に形成したスペーサ４０５ａ〜４０５ｅにより静電気からＴＦＴを保護する効果を得ることができる。また図では説明しないが、配向膜４０７を先に形成してから、スペーサ４０６、４０５ａ〜４０５ｅを形成した構成としても良い。
【０１１０】
対向側の対向基板４０１には、遮光膜４０２、透明導電膜４０３および配向膜４０４を形成する。遮光膜４０２はＴｉ膜、Ｃｒ膜、Ａｌ膜などを１５０〜３００nmの厚さで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤４０８で貼り合わせる。シール剤４０８にはフィラー（図示せず）が混入されていて、このフィラーとスペーサ４０６、４０５ａ〜４０５ｅによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料４０９を注入する。液晶材料には公知の液晶材料を用いれば良い。例えば、ＴＮ液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す、無しきい値反強誘電性混合液晶を用いることもできる。この無しきい値反強誘電性混合液晶には、Ｖ字型の電気光学応答特性を示すものもある。このようにして図１５（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成する。
【０１１１】
図１６はこのようなアクティブマトリクス基板の上面図を示し、画素部および駆動回路部とスペーサおよびシール剤の位置関係を示す上面図である。実施例６で述べたガラス基板１０１上に画素部６０４の周辺に駆動回路として走査信号駆動回路６０５と画像信号駆動回路６０６が設けられている。さらに、その他ＣＰＵやメモリなどの信号処理回路６０７も付加されていても良い。そして、これらの駆動回路は接続配線６０３によって外部入出力端子６０２と接続されている。画素部６０４では走査信号駆動回路６０５から延在するゲート配線群６０８と画像信号駆動回路６０６から延在するソース配線群６０９がマトリクス状に交差して画素を形成し、各画素にはそれぞれ画素ＴＦＴ２０４と保持容量２０５が設けられている。
【０１１２】
図１５において画素部において設けた柱状スペーサ４０６は、すべての画素に対して設けても良いが、図１６で示すようにマトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は２０〜１００％とすることが可能である。また、駆動回路部に設けるスペーサ４０５ａ〜４０５ｅはその全面を覆うように設けても良いし各ＴＦＴのソースおよびドレイン配線の位置にあわせて設けても良い。図１６では駆動回路部に設けるスペーサの配置を６１０〜６１２で示す。そして、図１６に示すシール剤６１９は、基板１０１上の画素部６０４および走査信号駆動回路６０５、画像信号駆動回路６０６、その他の信号処理回路６０７の外側であって、外部入出力端子６０２よりも内側に形成する。
【０１１３】
このようなアクティブマトリクス型液晶表示装置の構成を図１７の斜視図を用いて説明する。図１７においてアクティブマトリクス基板は、ガラス基板１０１上に形成された、画素部６０４と、走査信号駆動回路６０５と、画像信号駆動回路６０６とその他の信号処理回路６０７とで構成される。画素部６０４には画素ＴＦＴ２０４と保持容量２０５が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路６０５と画像信号駆動回路６０６からは、それぞれゲート線（ゲート電極と連続して形成されている場合は図８（Ｂ）の２２４に相当する）とソース線１６４が画素部６０４に延在し、画素ＴＦＴ２０４に接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）６１３が外部入力端子６０２に接続していて画像信号などを入力するのに用いる。ＦＰＣ６１３は補強樹脂６１４によって強固に接着されている。そして接続配線６０３でそれぞれの駆動回路に接続している。また、対向基板４０１には図示していない、遮光膜や透明電極が設けられている。
【０１１４】
このような構成の液晶表示装置は、実施例６〜８で示したアクティブマトリクス基板を用いて形成することができる。実施例６で示すアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施例８で示すアクティブマトリクス基板を用いると透過型の液晶表示装置を得ることができる。
【０１１５】
[実施例１０]
図１８は実施例６〜８で示したアクティブマトリクス基板の回路構成の一例であり、直視型の表示装置の回路構成を示す図である。このアクティブマトリクス基板は、画像信号駆動回路６０６、走査信号駆動回路（Ａ）（Ｂ）６０５、画素部６０４を有している。尚、本明細書中において記した駆動回路とは、画像信号駆動回路６０６、走査信号駆動回路６０５を含めた総称である。
【０１１６】
画像信号駆動回路６０６は、シフトレジスタ回路５０１ａ、レベルシフタ回路５０２ａ、バッファ回路５０３ａ、サンプリング回路５０４を備えている。また、走査信号駆動回路（Ａ）（Ｂ）１８５は、シフトレジスタ回路５０１ｂ、レベルシフタ回路５０２ｂ、バッファ回路５０３ｂを備えている。
【０１１７】
シフトレジスタ回路５０１ａ、５０１ｂは駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）であり、この回路を形成するＣＭＯＳ回路のＴＦＴは、図８（Ｂ）の第１のｐチャネル型ＴＦＴ２００と第１のｎチャネル型ＴＦＴ２０１で形成する。或いは、図１２（Ａ）で示す第１のｐチャネル型ＴＦＴ２８０と第１のｎチャネル型ＴＦＴ２８１で形成しても良い。また、レベルシフタ回路５０２ａ、５０２ｂやバッファ回路５０３ａ、５０３ｂは駆動電圧が１４〜１６Ｖと高くなるので図１２（Ａ）で示すようなマルチゲートのＴＦＴ構造とすることが望ましい。マルチゲート構造でＴＦＴを形成すると耐圧が高まり、回路の信頼性を向上させる上で有効である。
【０１１８】
サンプリング回路５０４はアナログスイッチから成り、駆動電圧が１４〜１６Ｖであるが、極性が交互に反転して駆動される上、オフ電流値を低減させる必要があるため、図８（Ｂ）で示す第２のｐチャネル型ＴＦＴ２０２と第２のｎチャネル型ＴＦＴ２０３で形成することが望ましい。或いは、オフ電流値を効果的に低減させるために図１２（Ｂ）で示す第２のｐチャネル型ＴＦＴ２８２と第２のｎチャネル型ＴＦＴ２８３で形成しても良い。
【０１１９】
また、画素部は駆動電圧が１４〜１６Ｖであり、低消費電力化の観点からサンプリング回路よりもさらにオフ電流値を低減することが要求され、図８（Ｂ）で示す画素ＴＦＴ２０４のようにマルチゲート構造を基本とする。
【０１２０】
尚、本実施例の構成は、実施例６〜８に示した工程に従ってＴＦＴを作製することによって容易に実現することができる。本実施例では、画素部と駆動回路の構成のみを示しているが、実施例６〜８の工程に従えば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ、γ補正回路、オペアンプ回路、さらにメモリ回路や演算処理回路などの信号処理回路、あるいは論理回路を同一基板上に形成することが可能である。このように、本発明は同一基板上に画素部とその駆動回路とを含む半導体装置、例えば信号制御回路および画素部を具備した液晶表示装置を実現することができる。
【０１２１】
[実施例１１]
本実施例では、上述の実施例で作製の例を示したアクティブマトリクス基板を用い、発光装置としてエレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料を用いた自発光型の表示パネル（以下、ＥＬ表示装置と記す）を作製する例について説明する。
【０１２２】
本明細書において、発光装置とは、基板上に形成された発光素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにＩＣを実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られる有機化合物を含む層（発光層）と陽極層と、陰極層とを有する。また、有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）があり、これらのうちどちらか、あるいは両方の発光を含む。
【０１２３】
図１９（Ａ）は本発明を用いたＥＬ表示パネルの上面図である。図２０（Ａ）において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと接続される。
【０１２４】
図１９（Ｂ）は図１９（Ａ）のＦ−Ｆ'断面を表す図であり、このとき少なくとも画素部上、好ましくは駆動回路及び画素部上に対向板８０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤１９にはフィラー（図示せず）が混入されていて、このフィラーによりほぼ均一な間隔を持って２枚の基板が貼り合わせられている。さらに、シール材１９の外側とＦＰＣ１７の上面及び周辺は封止剤８１で密封する構造とする。封止剤８１は珪素樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
【０１２５】
このように、シール剤１９によりアクティブマトリクス基板１０と対向基板８０とが貼り合わされると、その間には空間が形成される。その空間には充填剤８３が充填される。この充填剤８３は対向板８０を接着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、珪素樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、ＥＬ層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤８３の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、ＥＬ層上に窒化珪素膜や酸化窒化珪素膜などで形成するパッシベーション膜８２を形成し、充填剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構造としていある。
【０１２６】
対向板８０にはガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム（デュポン社の商品名）、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μｍのアルミニウム箔を基板とＰＶＦフィルムの間、または基板とマイラーフィルムの間に挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、ＥＬ素子は密閉された状態となり外気から遮断されている。
【０１２７】
また、図１９（Ｂ）において基板１０、下地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴの内特にｎチャネル型ＴＦＴにははホットキャリア効果によるオン電流の低下や、Ｖthシフトやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構成のＬＤＤ領域が設けられている。
【０１２８】
例えば、駆動回路用ＴＦＴ２２とし、図８（ｂ）に示すｐチャネル型ＴＦＴ２００、２０２とｎチャネル型ＴＦＴ２０１、２０３を用いれば良い。また、画素部用ＴＦＴ２３には図８（Ｂ）に示す画素ＴＦＴ２０４またはそれと同様な構造を有するｐチャネル型ＴＦＴを用いれば良い。
【０１２９】
図８（Ｂ）または図９（Ｃ）の状態のアクティブマトリクス基板からＥＬ表示装置を作製するには、ソース線、ドレイン線上に樹脂材料でなる層間絶縁膜（平坦化膜）２６を形成し、その上に画素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
【０１３０】
次に、ＥＬ層２９を形成する。ＥＬ層２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１３１】
ＥＬ層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１３２】
ＥＬ層２９を形成したら、その上に陰極３０を形成する。陰極３０とＥＬ層２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層２９と陰極３０を連続して形成するか、ＥＬ層２９を不活性雰囲気で形成し、大気解放しないで真空中で陰極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１３３】
なお、本実施例では陰極３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層２９上に蒸着法で１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極３０は３１で示される領域において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料３２を介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさらに樹脂層８０が形成され、この部分の接着強度を高めている。
【０１３４】
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１３５】
また、配線１６はシーリル１９と基板１０との間を隙間（但し封止剤８１で塞がれている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について説明したが、他の配線１４、１５も同様にしてシーリング材１８の下を通ってＦＰＣ１７に電気的に接続される。
【０１３６】
ここで画素部のさらに詳細な断面構造を図２０に、上面構造を図２１（Ａ）に、回路図を図２１（Ｂ）に示す。図２０（Ａ）において、基板２４０１上に設けられたスイッチング用ＴＦＴ２４０２は実施例６の図８（Ｂ）の画素ＴＦＴ２０４と同じ構造で形成される。ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【０１３７】
また、電流制御用ＴＦＴ２４０３は図８（Ｂ）で示すｎチャネル型ＴＦＴ２０１を用いて形成する。このとき、スイッチング用ＴＦＴ２４０２のドレイン線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に接続するゲート線である。
【０１３８】
このとき、電流制御用ＴＦＴ２４０３が本発明の構造であることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴにゲート電極と一部が重なるＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、動作の安定性を高めることができる。
【０１３９】
また、本実施例では電流制御用ＴＦＴ２４０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１４０】
また、図２１（Ａ）に示すように、電流制御用ＴＦＴ２４０３のゲート電極３７となる配線は２４０４で示される領域で、電流制御用ＴＦＴ２４０３のドレイン線４０と絶縁膜を介して重なる。このとき、２４０４で示される領域ではコンデンサが形成される。このコンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線４０は電流供給線（電源線）２５０１に接続され、常に一定の電圧が加えられている。
【０１４１】
スイッチング用ＴＦＴ２４０２及び電流制御用ＴＦＴ２４０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１４２】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２４０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４４が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１４３】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０nm（好ましくは４０〜１００nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１４４】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１４５】
陽極４７まで形成された時点でＥＬ素子２４０５が完成する。なお、ここでいうＥＬ素子２４０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図２２（Ａ）に示すように画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１４６】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１４７】
以上のように本願発明のＥＬ表示パネルは図２１のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
【０１４８】
図２０（Ｂ）はＥＬ層の構造を反転させた例を示す。電流制御用ＴＦＴ２６０１は図８（Ｂ）のｐチャネル型ＴＦＴ２００を用いて形成される。作製プロセスは実施例7を参照すれば良い。本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１４９】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。本実施例の場合、発光層５３で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。
【０１５０】
尚、本実施例の構成は、実施例６〜８のＴＦＴの構成を自由に組み合わせて実施することが可能である。また、実施例１３の電子機器の表示部として本実施例のＥＬ表示パネルを用いることは有効である。
【０１５１】
[実施例１２]
本実施例では、図２１（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図２２に示す。なお、本実施例において、２７０１はスイッチング用ＴＦＴ２７０２のソース配線、２７０３はスイッチング用ＴＦＴ２７０２のゲート配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７０６、２７０８は電流供給線、２７０７はＥＬ素子とする。
【０１５２】
図２２（Ａ）は、二つの画素間で電流供給線２７０６を共通とした場合の例である。即ち、二つの画素が電流供給線２７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１５３】
また、図２２（Ｂ）は、電流供給線２７０８をゲート配線２７０３と平行に設けた場合の例である。なお、図２２（Ｂ）では電流供給線２７０８とゲート配線２７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線２７０８とゲート配線２７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１５４】
また、図２２（Ｃ）は、図２２（Ｂ）の構造と同様に電流供給線２７０８をゲート配線２７０３と平行に設け、さらに、二つの画素を電流供給線２７０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線２７０８をゲート配線２７０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。図２２（Ａ）、図２２（Ｂ）では電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためにコンデンサ２４０４を設ける構造としているが、コンデンサ２４０４を省略することも可能である。
【０１５５】
電流制御用ＴＦＴ２４０３として図２０（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極（と重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ２４０４の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極とＬＤＤ領域とが重なり合った面積で変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。また、図２２（Ａ）、（Ｂ）、（Ｃ）の構造においても同様にコンデンサ２７０５を省略することは可能である。
【０１５６】
尚、本実施例の構成は、実施例１〜８のＴＦＴの構成を自由に組み合わせて実施することが可能である。また、実施例１３の電子機器の表示部として本実施例のＥＬ表示パネルを用いることは有効である。
【０１５７】
[実施例１３]
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【０１５８】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２３、図２４及び図２５に示す。
【０１５９】
図２３（Ａ）はパーソナルコンピュータであり、本体３００１、画像入力部３００２、表示部３００３、キーボード３００４等を含む。本発明を画像入力部３００２、表示部３００３やその他の信号制御回路に適用することができる。
【０１６０】
図２３（Ｂ）はビデオカメラであり、本体３１０１、表示部３１０２、音声入力部３１０３、操作スイッチ３１０４、バッテリー３１０５、受像部３１０６等を含む。本発明を表示部３１０２やその他の信号制御回路に適用することができる。
【０１６１】
図２３（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体３２０１、カメラ部３２０２、受像部３２０３、操作スイッチ３２０４、表示部３２０５等を含む。本発明は表示部３２０５やその他の信号制御回路に適用できる。
【０１６２】
図２３（Ｄ）はゴーグル型ディスプレイであり、本体３３０１、表示部３３０２、アーム部３３０３等を含む。本発明は表示部３３０２やその他の信号制御回路に適用することができる。
【０１６３】
図２３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体３４０１、表示部３４０２、スピーカ部３４０３、記録媒体３４０４、操作スイッチ３４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部３４０２やその他の信号制御回路に適用することができる。
【０１６４】
図２３（Ｆ）はデジタルカメラであり、本体３５０１、表示部３５０２、接眼部３５０３、操作スイッチ３５０４、受像部（図示しない）等を含む。本願発明を表示部３５０２やその他の信号制御回路に適用することができる。
【０１６５】
図２４（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２等を含む。本発明は投射装置３６０１の一部を構成する液晶表示装置３８０８やその他の信号制御回路に適用することができる。
【０１６６】
図２４（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４等を含む。本発明は投射装置３７０２の一部を構成する液晶表示装置３８０８やその他の信号制御回路に適用することができる。
【０１６７】
なお、図２４（Ｃ）は、図２４（Ａ）及び図２４（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２４（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６８】
また、図２４（Ｄ）は、図２４（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図２４（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６９】
ただし、図２４に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置での適用例は図示していない。
【０１７０】
図２５（Ａ）は携帯電話であり、本体３９０１、音声出力部３９０２、音声入力部３９０３、表示部３９０４、操作スイッチ３９０５、アンテナ３９０６等を含む。本願発明を音声出力部３９０２、音声入力部３９０３、表示部３９０４やその他の信号制御回路に適用することができる。
【０１７１】
図２５（Ｂ）は携帯書籍（電子書籍）であり、本体４００１、表示部４００２、４００３、記憶媒体４００４、操作スイッチ４００５、アンテナ４００６等を含む。本発明は表示部４００２、４００３やその他の信号回路に適用することができる。
【０１７２】
図２５（Ｃ）はディスプレイであり、本体４１０１、支持台４１０２、表示部４１０３等を含む。本発明は表示部４１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１７３】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１２のどのような組み合わせからなる構成を用いても実現することができる
【０１７４】
【発明の効果】
本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来る。
（ａ）異なる波長を持つレーザ発振器を用いてレーザアニールを行うことで、非晶質半導体膜の結晶化または結晶性の向上を行うことが出来る。
（ｂ）前記結晶質半導体膜を用い、ＴＦＴを作製すると、前記ＴＦＴの電気的特性を向上させることが出来る。
【図面の簡単な説明】
【図 １ 】 従来の線状ビームを形成する光学系を示す図。
【図 ２ 】 線状ビームを２パルス照射する際の線状ビームの重ね合わせのピッチの例を示す図。
【図 ３ 】 波長に対する非晶質珪素膜と多結晶珪素膜の吸収係数を示す図。
【図 ４ 】 大面積基板に線状ビームを照射する方法の例を示す図。
【図 ５ 】 図１の構成にビームエキスパンダーを導入した例を示す図。
【図 ６ 】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図 ７ 】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図 ８ 】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図 ９ 】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図 １０ 】 駆動回路のＴＦＴと画素ＴＦＴの構造を示す上面図。
【図 １１ 】 駆動回路のＴＦＴと画素ＴＦＴの構造を示す断面図。
【図 １２ 】 駆動回路のＴＦＴの構成を示す断面図。
【図 １３ 】 画素ＴＦＴの構成を示す断面図。
【図 １４ 】 画素部の画素を示す上面図。
【図 １５ 】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図 １６ 】 液晶表示装置の入出力端子、配線、回路配置、スペーサ、シール剤の配置を説明する上面図。
【図 １７ 】 液晶表示装置の構造を示す斜視図。
【図 １８ 】 アクティブマトリクス型表示装置の回路構成を説明するブロック図。
【図 １９ 】 ＥＬ表示装置の構造を示す上面図及び断面図。
【図 ２０ 】 ＥＬ表示装置の画素部の断面図。
【図 ２１ 】 ＥＬ表示装置の画素部の上面図と回路図。
【図 ２２ 】 ＥＬ表示装置の画素部の回路図の例。
【図 ２３ 】 半導体装置の例を示す図。
【図 ２４ 】 半導体装置の例を示す図。
【図 ２５ 】 半導体装置の例を示す図。
【図 ２６ 】 大面積基板に線状ビームを照射する方法の例を示す図。
【符号の説明】
101 レーザ発振器
102aシリンドリカルアレイレンズ
102b シリンドリカルアレイレンズ
103 シリンドリカルアレイレンズ
104 シリンドリカルアレイレンズ
105 シリンドリカルレンズ
107 ミラー
501 シリンドリカルレンズ
502 シリンドリカルレンズ
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴと言う）で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示装置に代表される電気光学装置、及び電気光学装置を部品として搭載した電気機器の構成に関する。なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、上記電気光学装置及び電気機器もその範疇にあるとする。
【０００２】
【従来の技術】
近年、ガラス等の絶縁基板上に形成された非晶質半導体膜に対し、レーザアニールを施して、結晶化させたり、結晶性を向上させる技術が広く研究されている。上記非晶質半導体膜には珪素がよく用いられる。
【０００３】
ガラス基板は、従来よく使用されてきた石英基板と比較し、安価で加工性に富んでおり、大面積基板を容易に作製できる利点を持っている。これが上記研究の行われる理由である。また、結晶化に好んでレーザが使用されるのは、ガラス基板の融点が低いからである。レーザは基板の温度を余り上昇させずに、非晶質半導体膜のみ高いエネルギーを与えることが出来る。
【０００４】
結晶質半導体は多くの結晶粒から出来ているため、多結晶半導体膜とも呼ばれる。レーザアニールを施して形成された結晶質半導体膜は、高い移動度を有するため、この結晶質半導体膜を用いて薄膜トランジスタ（ＴＦＴ）を形成し、例えば、１枚のガラス基板上に、画素駆動用と駆動回路用のＴＦＴを作製する、モノリシック型の液晶電気光学装置等に盛んに利用されている。
【０００５】
また、出力の大きい、エキシマレーザ等のパルスレーザのレーザビームを、被照射面に於いて、数ｃｍ角の四角いスポットや、長さ１０ｃｍ以上の線状となるように光学系にて加工し、レーザビームを走査させて(あるいはレーザビームの照射位置を被照射面に対し相対的に移動させて)、レーザアニールを行う方法が量産性が高く工業的に優れているため、好んで使用されている。
【０００６】
特に、線状ビームを用いると、前後左右の走査が必要なスポット状のレーザビームを用いた場合とは異なり、線状ビームの線方向に直角な方向だけの走査で被照射面全体にレーザ照射を行うことができるため、量産性が高い。線方向に直角な方向に走査するのは、それが最も効率の良い走査方向であるからである。この高い量産性により、現在レーザアニールにはパルス発振エキシマレーザビームを適当な光学系で加工した線状ビームを使用することが主流になりつつある。
【０００７】
図１に、照射面においてレーザビームの形状を線状に加工するための光学系の構成の例を示す。この構成は極めて一般的なものであり、あらゆる前記光学系は図１の構成に準じている。この構成は、照射面におけるレーザビームの形状を線状に変換するだけでなく、同時に、照射面に於けるレーザビームのエネルギー均質化を果たすものである。一般にビームのエネルギーの均質化を行う光学系を、ビームホモジナイザと呼ぶ。
【０００８】
紫外光であるエキシマレーザを光源に使用するならば、上記光学系の母材は例えば全て石英とすると良い。なぜならば、高い透過率が得られるからである。また、コーティングは、使用するエキシマレーザの波長に対する透過率が９９％以上得られるものを使用すると良い。
【０００９】
まず、図１の側面図について説明する。レーザ発振器１０１から出たレーザビームは、シリンドリカルアレイレンズ１０２ａと１０２ｂにより、レーザビームの進行方向に対し直角方向に分割される。前記方向を本明細書中では、縦方向と呼ぶことにする。前記縦方向は、光学系の途中でミラーが入ったとき、前記ミラーが曲げた光の方向に曲がるものとする。この構成では、４分割となっている。これらの分割されたレーザビームは、シリンドリカルアレイレンズ１０４により、いったん１つのレーザビームにまとめられる。ミラー１０７で反射され、その後、ダブレットシリンドリカルレンズ１０８により、照射面１０９にて再び１つのレーザビームに集光される。ダブレットシリンドリカルレンズとは、２枚のシリンドリカルレンズで構成されているレンズのことを言う。これにより、線状ビームの短尺方向のエネルギー均質化と短尺方向の長さが決定される。
【００１０】
次に上面図について説明する。レーザ発振器１０１から出たレーザビームは、シリンドリカルアレイレンズ１０３により、レーザビームの進行方向に対して直角方向で、かつ、縦方向に対して直角方向に分割される。該方向を本明細書中では、横方向と呼ぶことにする。前記横方向は、光学系の途中でミラーが入ったとき、前記ミラーが曲げた光の方向に曲がるものとする。この構成では、７分割となっている。その後、シリンドリカルレンズ１０４にて、レーザビームは照射面１０９にて１つに合成される。これにより、線状ビームの長尺方向のエネルギーの均質化と長さが決定される。
【００１１】
上記の諸レンズは、エキシマレーザに対応するための合成石英製である。また、エキシマレーザを良く透過するように表面にコーティングを施している。これにより、レンズ１つのエキシマレーザの透過率は９９％以上になった。
【００１２】
上記の構成で加工された線状ビームをそのレーザビームの短尺方向に徐々にずらしながら重ねて照射することにより、非晶質半導体全面に対し、レーザアニールを施して、結晶化させたり、結晶性を向上させることが出来る。
【００１３】
次に、照射対象となる半導体膜の典型的な作製方法を示す。まず基板として、厚さ０．７ｍｍ、５インチ角のコーニング１７３７基板を用意した。基板にプラズマＣＶＤ装置を用いて、厚さ２００ｎｍのＳｉＯ2膜（酸化珪素膜）を成膜し、ＳｉＯ2膜表面に厚さ５０ｎｍの非晶質珪素膜（以下ａ―Ｓｉ膜と表記する）を成膜した。そして基板を、窒素気体、温度５００度の雰囲気に１時間さらして、膜中の水素濃度を減らした。これにより、膜の耐レーザ性が著しく向上した。
【００１４】
レーザ装置はラムダ社のＸｅＣｌエキシマレーザ（波長３０８ｎｍ、パルス幅３０ｎｓ）Ｌ３３０８を使用した。このレーザ装置はパルス発振レーザを発し、５００ｍＪ／パルスのエネルギーを出す能力を持っている。レーザビームのサイズは、レーザビームの出口で１０ｍｍ×３０ｍｍ（共にビームプロファイルに於ける半値幅）である。レーザビームの出口は本明細書中では、レーザ照射装置からレーザビームが出た直後に於ける、レーザビームの進行方向に垂直な平面である。
【００１５】
エキシマレーザの発生するレーザビームの形状は一般的に長方形状であり、アスペクト比で表現すると、３〜５位の範囲に入る。レーザビームの強度は、レーザビームの中央ほど強いガウシアンの分布を示す。前記レーザビームのサイズは、図１に示した構成を持つ光学系により、エネルギー分布の一様な１２５ｍｍ×０．４ｍｍの線状ビームに変換された。
【００１６】
図２は前記線状ビームを２パルス照射した状態を上面から見た様子であり、図２（ａ）〜（ｄ）は前記線状ビームの重ね合わせのピッチを変えたものである。上述の半導体膜に対しレーザを照射する場合、重ね合わせのピッチは図２（ａ）で示されるような線状ビームのビーム幅（ビームプロファイルに於ける半値幅）の１／１０前後が最も適当であった。これにより、結晶性の膜内に於ける均一性が向上した。上記の例では、前記半値幅が０．４ｍｍであったので、エキシマレーザのパルス周波数を３０Ｈｚ、走査速度を１．０ｍｍ／ｓとし、レーザビームを照射した。このとき、レーザビームの照射面におけるエネルギー密度は４２０ｍＪ／ｃｍ2とした。これまで述べた方法は線状ビームを使って半導体膜を結晶化するために用いられる極めて一般的なものである。
【００１７】
【発明が解決しようとする課題】
図１のような光学系を用いてレーザアニールを行う際、レーザビームを照射面に於ける形状が線状である線状ビームに加工する。図２（ａ）に示すように、前記線状ビームの重ね合わせのピッチはビーム幅（ビームプロファイルに於ける半値幅）の１／１０前後としている。
【００１８】
また、図３に示すように、エキシマレーザの波長は３０８ｎｍであるから、この波長での吸収係数は、非晶質珪素膜に対しては１．３８×１０6ｃｍ-1、多結晶珪素膜に対しては１．５６×１０6ｃｍ-1であり、非晶質珪素膜と多結晶珪素膜に対する吸収係数がほぼ同じになっている。
【００１９】
以上のことから、エキシマレーザでレーザアニールを行った場合、一度結晶化した箇所に対して再結晶化が何度も行われていることになる。このため、グレインサイズのばらつきが生じていた。
【００２０】
また、現状では前記線状ビームの長尺方向の長さは１００ｍｍ程度である。ビームエキスパンダーを用いて、前記線状ビームの長尺方向を拡げた場合でも、前記線状ビームの均一性を考慮すると１５０ｍｍ程度にしかならない。
【００２１】
一方、用いる基板の大面積化は進んでおり、例えば３２０ｍｍ×４００ｍｍの基板や円形の８インチ（直径約２００ｍｍ）の基板等が使用されるようになっている。このような大面積基板に前記線状ビームを照射する方法の例を図３に示す。図４および図２６は線状ビームの長尺方向の長さが１５０ｍｍの線状ビームを３２０ｍｍ×４００ｍｍの基板に照射する例を示している。図４および図２６の様な照射方法では、基板の中央部分で前記線状ビームが重なったり（図４（ａ）および図２６（ａ））、前記基板の中央部分は照射されなかったり（図４（ｂ）および図２６（ｂ））する。前記線状ビームの長尺方向の両端は前記線状ビームの中央付近と比べてかなりエネルギー密度が低いため、図４（ｃ）および図２６（ｃ）のように照射した場合でも基板中央部分は結晶性が悪い。そのため、基板の中央部分を用いてＴＦＴを作製し、電気的特性を測定しても、良い特性は得られなかった。
【００２２】
本発明では非晶質半導体膜をエキシマレーザでレーザアニールした後、更にＹＡＧレーザの第２高調波でレーザアニールすることで、均一性の良い結晶を得ることを目的とする。更に、大面積基板にレーザアニールを行う場合、これまで基板の中央部分にはＴＦＴを作製出来なかったが、前記基板の中央部分も有効に使うことが出来る。
【００２３】
【課題を解決するための手段】
図３に非晶質珪素膜と多結晶珪素膜に於ける波長に対する吸収係数を示す。エキシマレーザの波長は３０８ｎｍであるから、図３より、非晶質珪素膜の吸収係数は１．３８×１０6ｃｍ-1、多結晶珪素膜の吸収係数は１．５６×１０6ｃｍ-1となる。一方、ＹＡＧレーザの第２高調波の波長は５３２ｎｍであるから、非晶質珪素膜の吸収係数は９．３１×１０4ｃｍ-1、多結晶珪素膜の吸収係数は２．７４×１０4ｃｍ-1となる。
【００２４】
以上のことから、エキシマレーザの非晶質珪素膜と多結晶珪素膜に対する吸収は同程度であるが、ＹＡＧレーザの第２高調波は多結晶珪素膜より非晶質珪素膜に吸収されやすいことが分かる。
【００２５】
【発明の実施の形態】
エキシマレーザは大出力で、現状で３００Ｈｚ程度の高繰り返しのパルスを発振できるので、半導体膜の結晶化に良く用いられている。近年、製品化が進んでいる低温ポリシリコンＴＦＴの液晶ディスプレイの作製には、エキシマレーザが半導体膜の結晶化工程で用いられている。また、エキシマレーザだけでなく、Ａｒレーザ、ＹＡＧレーザ、ＹＶＯ4レーザ等も用いることが出来る。本発明ではエキシマレーザでレーザアニールを行った後、ＹＡＧレーザの第２高調波でレーザアニールを行うことを特徴としている。
【００２６】
まず、エキシマレーザを用いて非晶質珪素膜にレーザアニールにする方法ついて説明する。エキシマレーザは、従来の技術と同様に図１のような光学系を用いて、レーザビームを照射面に於ける形状が線状である線状ビームに加工する。前記線状ビームの長尺方向に対して垂直方向にステージを移動させながら、前記線状ビームを非晶質珪素膜に照射し、第１の結晶質珪素膜を得る。
【００２７】
ここで、非晶質珪素膜に対してレーザを照射する際の前記線状ビームの重ね合わせのピッチについて説明する。前記線状ビームの重ね合わせのピッチの最適値は前記非晶質珪素膜の膜厚等によって異なる。そのため、前記非晶質珪素膜の膜厚毎に最適値を求めておいた方がよい。例えば、図２（ｂ）に示すように、前記線状ビームの重ね合わせのピッチは前記線状ビームのビーム幅（ビームプロファイルに於ける半値幅）の１／３程度としたり、図２（ｃ）に示すように１／２程度とする方法もある。また図２（ｄ）に示すように前記線状ビームが重ならないように照射する方法もある。これらのようにするのは、従来の重ね合わせのピッチ（ビーム幅の１／１０前後の重ね合わせ）では均一性の良くない結晶を持つことになるからである。また、一度レーザアニールした後、ＹＡＧレーザの第２高調波でも照射するので、完全に結晶化させる必要がないためでもある。
【００２８】
次に、やはり図１の様な光学系を用いて、ＹＡＧレーザの第２高調波を照射面に於ける形状が線状である線状ビームに加工し、前記第１の結晶質珪素膜に照射する。既に述べたように、ＹＡＧレーザの第２高調波の非晶質珪素膜に対する吸収係数は９．３１×１０4ｃｍ-1、多結晶珪素膜の吸収係数は２．７４×１０4ｃｍ-1であるため、多結晶珪素膜より非晶質珪素膜に多く吸収されることになる。そのため、多結晶珪素膜より非晶質珪素膜に対してレーザアニールの影響を大きく与え、前記非晶質珪素膜を結晶化させることになる。つまり、既に結晶化していた領域を冒すことなく、非晶質領域を結晶化することが出来、均一性の良い第２の結晶質半導体膜を得ることが出来る。
【００２９】
ここで、ＹＡＧレーザの第２高調波だけでレーザアニールを行うのではなく、エキシマレーザでアニールした後にＹＡＧレーザの第２高調波でレーザアニールすることについて説明する。ＹＡＧレーザはコヒーレント性が強く、ビームの成形が困難なので、ＹＡＧレーザのみでは非晶質半導体膜に対して均一に結晶化させることは難しい。そのため、まずエキシマレーザでレーザアニールを行い、非晶質領域と結晶化領域が混在する第１の結晶質半導体膜を得る。次に、前記第１の結晶質半導体膜にＹＡＧレーザの第２高調波を用いてレーザアニールを行えば、均一性の良い第２の結晶質半導体膜が得られる。そのため、エキシマレーザによるレーザアニールを行った後、ＹＡＧレーザの第２高調波によるレーザアニールを行うと言う２つの段階が必要になる。
【００３０】
また、本発明は、大面積基板にレーザアニールを行う場合にも利用できる。エキシマレーザでのレーザアニールは、図１のような光学系を用いて、レーザビームを照射面に於ける形状が線状である線状ビームに加工する。前記線状ビームの長尺方向に対して垂直方向にステージを移動させながら、前記線状ビームを非晶質珪素膜に照射し、第１の結晶質珪素膜を得る。
【００３１】
前記非晶質珪素膜に対してレーザを照射する際、前記線状ビームの重ね合わせのピッチの最適値は前記非晶質珪素膜の膜厚等によって異なる。例えば、図２（ｂ）に示すように、前記線状ビームの重ね合わせのピッチは前記線状ビームのビーム幅（ビームプロファイルに於ける半値幅）の１／３程度としたり、図２（ｃ）に示すように１／２程度とする方法もある。また図２（ｄ）に示すように前記線状ビームが重ならないように照射する方法もある。
【００３２】
次に、ＹＡＧレーザの第２高調波を用いてレーザアニールを行う。既に述べたようにＹＡＧレーザの第２高調波に於ける吸収係数は非晶質珪素膜と多結晶珪素膜とで異なっており、非晶質珪素膜の方が多結晶珪素膜よりもよく吸収する。非晶質珪素膜が結晶化した部分は再度ＹＡＧレーザの第２高調波を用いてレーザアニールを行っても、ほとんど影響はない。そのため、ＹＡＧレーザの第２高調波でレーザアニールする際、非晶質領域や結晶質領域に関わらず、大面積基板全面をレーザアニールすれば、均一性の良い第２の結晶質珪素膜が得られる。
【００３３】
もちろん、本発明において、用いるレーザはエキシマレーザやＹＡＧレーザの第２高調波に限らない。図３より、前記非晶質半導体膜に初めに照射するレーザビームの波長は、非晶質珪素膜と多結晶珪素膜に対する吸収が同程度である１２６〜３７０ｎｍの範囲が好ましい。次に照射するレーザビームの波長は、３７０〜６５０ｎｍの範囲であって、非晶質珪素膜の方が多結晶珪素膜よりもよく吸収される波長（例えば５３２ｎｍ）が好ましい。
【００３４】
なお、非晶質半導体膜として非晶質半導体膜や微結晶半導体膜があり、非晶質珪素膜のほかに、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。
【００３５】
【実施例】
[実施例１]
本実施例はスパッタ装置にて非晶質珪素膜を成膜し、ＸｅＣｌエキシマレーザとＹＡＧレーザを用いてレーザアニールを行う場合について説明する。
【００３６】
基板として、厚さ０．７ｍｍ、５インチ角のコーニング１７３７基板を用意した。基板にプラズマＣＶＤ装置を用いて、厚さ２００ｎｍの窒化酸化珪素膜を成膜し、スパッタ装置を用いて窒化酸化珪素膜表面に厚さ５０ｎｍの非晶質珪素膜を成膜した。
【００３７】
この後、ラムダ社のＸｅＣｌエキシマレーザ（波長３０８ｎｍ、パルス幅３０ｎｓ）Ｌ３３０８を使用してレーザアニールを行う。このレーザ発振器はパルス発振レーザを発し、５００ｍＪ／パルスのエネルギーを出す能力を持っている。レーザビームのサイズは、レーザビームの出口で１０ｍｍ×３０ｍｍ（共にビームプロファイルに於ける半値幅）である。前記ＸｅＣｌエキシマレーザを用い、図１のような光学系を経てレーザビームを線状ビームに加工し、レーザアニールを行う。前記線状ビームのビーム幅（ビームプロファイルに於ける半値幅）は０．４ｍｍであったので、エキシマレーザのパルス周波数を３０Ｈｚ、走査速度を１０．０ｍｍ／ｓとし、レーザビームを照射した。
【００３８】
次に、ＹＡＧレーザの第２高調波を用いてレーザアニールを行い、結晶質半導体膜を結晶化させる。この時に用いるＹＡＧレーザのロッド形状が円筒形であれば、ビームの形状は円になる。そのため、図５のように、図１のレーザ発振器の後にまず２枚のシリンドリカルレンズ５０１、５０２で構成されるビームエキスパンダーを入れて、ビームの形状を楕円に成形しておけば線状ビームに加工しやすい。ＹＡＧレーザのロッド形状がスラブ形あれば、得られるビーム形状が長方形であるから、図１の光学系をそのまま使って良い。
【００３９】
このようにして作製された結晶質珪素膜は結晶性の高い膜となり、前記結晶質珪素膜をＴＦＴの活性層とすれば、ＴＦＴの電気的特性のばらつきは少なくなる。
【００４０】
[実施例２]
本実施例はＣＶＤ装置にて非晶質珪素膜を成膜し、加熱処理を行った後、ＸｅＣｌエキシマレーザおよびＹＡＧレーザの第２高調波を用いてレーザアニールを行う場合について説明する。
【００４１】
基板として、厚さ０．７ｍｍ、５インチ角のコーニング１７３７基板を用意した。基板にプラズマＣＶＤ装置を用いて、厚さ２００ｎｍの窒化酸化珪素膜を成膜し、続けてプラズマＣＶＤ装置を用いて窒化酸化珪素膜表面に厚さ５０ｎｍの非晶質珪素膜を成膜した。前記非晶質珪素膜上に結晶化を助長する元素を含有させた溶液を塗布する。前記溶液として、例えば酢酸ニッケル溶液を用いる場合、前記酢酸ニッケル溶液（重量換算濃度１０ｐｐｍ）をスピンコートにより膜上全面に塗布する。
【００４２】
次に、基板を温度５００℃の窒素雰囲気に１時間、更に温度５５０℃の窒素雰囲気に４時間の加熱を行った。この後、実施例１と同様に、ＸｅＣｌエキシマレーザにより、図１に示すような光学系を用いてレーザアニールを行い、その後、ＹＡＧレーザの第２高調波を用いてレーザアニールを行う。
【００４３】
このようにして作製された結晶質珪素膜は結晶性の高い膜となり、前記結晶質珪素膜をＴＦＴの活性層とすれば、ＴＦＴの電気的特性のばらつきは少なくなる。
【００４４】
[実施例３]
本実施例は加熱処理を行った後、ＫｒＦエキシマレーザおよびＹＡＧレーザの第２高調波を用いてレーザアニールを行う場合について説明する。
【００４５】
実施例２と同様の方法で窒化酸化珪素膜、非晶質珪素膜を成膜し、前記非晶質珪素膜上に結晶化を助長する元素を含有させた溶液を塗布する。次に、基板を温度５００℃の窒素雰囲気に１時間、更に温度５５０℃の窒素雰囲気に４時間の加熱を行った。
【００４６】
この後、ＫｒＦエキシマレーザ２４８ｎｍにより、図１に示すような光学系を用いてレーザアニールを行う。ＫｒＦエキシマレーザの波長は２４８ｎｍであるため、図３より非晶質珪素膜と多結晶珪素膜に対する吸収係数はそれぞれ、１．６４×１０6ｃｍ-1、１．８６×１０6ｃｍ-1である。そのため、ＫｒＦエキシマレーザは非晶質珪素膜と多結晶珪素膜に対する吸収が同程度になる。ＫｒＦエキシマレーザでのレーザアニールの後、ＹＡＧレーザの第２高調波を用いてレーザアニールを行う。
【００４７】
このようにして作製された結晶質珪素膜は結晶性の高い膜となり、前記結晶質珪素膜をＴＦＴの活性層とすれば、ＴＦＴの電気的特性のばらつきは少なくなる。
【００４８】
[実施例４]
本実施例は加熱処理を行った後、ＡｒＦエキシマレーザおよびＹＡＧレーザの第２高調波を用いてレーザアニールを行う場合について説明する。
【００４９】
実施例２と同様の方法で窒化酸化珪素膜、非晶質珪素膜を成膜し、前記非晶質珪素膜上に結晶化を助長する元素を含有させた溶液を塗布する。次に、基板を温度５００℃の窒素雰囲気に１時間、更に温度５５０℃の窒素雰囲気に４時間の加熱を行った。
【００５０】
この後、波長が１９３ｎｍであるＡｒＦエキシマレーザにより、図１に示すような光学系を用いてレーザアニールを行う。その後、ＹＡＧレーザの第２高調波を用いてレーザアニールを行う。
【００５１】
このようにして作製された結晶質珪素膜は結晶性の高い膜となり、前記結晶質珪素膜をＴＦＴの活性層とすれば、ＴＦＴの電気的特性のばらつきは少なくなる。
【００５２】
[実施例５]
本実施例は加熱処理を行った後、ＹＡＧレーザの第３高調波を用いてレーザアニールを行った後、ＹＡＧレーザの第２高調波を用いてレーザアニールを行う場合について説明する。
【００５３】
実施例２と同様の方法で窒化酸化珪素膜、非晶質珪素膜を成膜し、前記非晶質珪素膜上に結晶化を助長する元素を含有させた溶液を塗布する。次に、基板を温度５００℃の窒素雰囲気に１時間、更に温度５５０℃の窒素雰囲気に４時間の加熱を行った。
【００５４】
この後、ＹＡＧレーザの第３高調波により、レーザアニールを行う。既に述べたように、ＹＡＧレーザはロッドの形状によって、得られるビーム形状が異なる。そのため、ロッドの形状が円筒形であれば、得られるビームの形状は円になるので図５の光学系を用い、スラブ形であれば、得られるビーム形状は長方形になるので図１の光学系を用いて、ビーム形状を加工し、非晶質珪素膜に照射する。その後、ＹＡＧレーザの第２高調波を用いてレーザアニールを行う。
【００５５】
このようにして作製された結晶質珪素膜は結晶性の高い膜となり、前記結晶質珪素膜をＴＦＴの活性層とすれば、ＴＦＴの電気的特性のばらつきは少なくなる。
【００５６】
[実施例６]
本発明の実施例を図６〜図８に沿って説明する。ここでは、画素部の画素ＴＦＴおよび保持容量と、画素部の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。
【００５７】
図６（Ａ）において、基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板や石英基板などを用いる。ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。そして、基板１０１のＴＦＴを形成する表面に、基板１０１からの不純物拡散を防ぐために、酸化珪素膜、窒化珪素膜または酸化窒化珪素膜などの絶縁膜から成る下地膜１０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化珪素膜１０２ａを１０〜２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化珪素膜１０２ｂを５０〜２００nm（好ましくは１００〜１５０nm）の厚さに積層形成する。ここでは下地膜１０２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させて形成しても良い。
【００５８】
酸化窒化珪素膜は平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化珪素膜１０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。一方、酸化窒化水素化珪素膜１０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することができる。
【００５９】
このようにして作製した酸化窒化珪素膜１０２ａは、単位体積あたりの総原子数が９．２８×１０22/cm3であり、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）の２０℃におけるエッチング速度が約６３nm/minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。
【００６０】
次に、２５〜１００nm（好ましくは３０〜７０nm）の厚さで非晶質構造を有する半導体層１０３ａを、プラズマＣＶＤ法やスパッタ法などの方法で形成する。非晶質構造を有する半導体膜には、非晶質半導体層や微結晶半導体膜があり、非晶質珪素ゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。プラズマＣＶＤ法で非晶質珪素膜を形成する場合には、下地膜１０２と非晶質半導体層１０３ａとは両者を連続形成することも可能である。例えば、前述のように酸化窒化珪素膜１０２ａと酸化窒化水素化珪素膜１０２ｂをプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化珪素膜１０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００６１】
そして、結晶化の工程を行い非晶質半導体層１０３ａから結晶質半導体層１０３ｂを作製する。その方法としてレーザアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（ＲＴＡ法）を適用することができる。前述のようなガラス基板や耐熱性の劣るプラスチック基板を用いる場合には、特に本発明のレーザアニール法を適用することが好ましい。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平７−１３０６５２号公報で開示された技術に従って、金属元素を用いる結晶化法で結晶質半導体層１０３ｂを形成することもできる。また、レーザアニール法と金属元素を用いる結晶化法の両方を行って、結晶質半導体層１０３ｂを形成することも出来る。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を前記非晶質半導体層に含まれる全原子数の５％以下にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。
【００６２】
また、プラズマＣＶＤ法で非晶質珪素膜の形成工程において、反応ガスにＳｉＨ4とアルゴン（Ａｒ）を用い、成膜時の基板温度を４００〜４５０℃として形成すると、非晶質珪素層の含有水素濃度を前記非晶質半導体層に含まれる全原子数の５%以下にすることもできる。このような場合において水素を放出させるための熱処理は不要となる。
【００６３】
結晶化は実施例１〜実施例５で示したいずれかの方法を適用しても良い。このようにして、図６（Ｂ）に示すような結晶質半導体層１０３ｂを得ることが出来る。
【００６４】
そして、結晶質半導体層１０３ｂ上に第１のフォトマスク（ＰＭ１）を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、図６（Ｃ）に示すように島状半導体層１０４〜１０８を形成する。結晶質珪素膜のドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。
【００６５】
このような島状半導体層に対し、ＴＦＴのしきい値電圧（Ｖth）を制御する目的でｐ型を付与する不純物元素を１×１０16〜５×１０17/cm3程度の濃度で島状半導体層の全面に添加しても良い。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。その方法として、イオン注入法やイオンドープ法（或いはイオンシャワードーピング法）を用いることができるが、大面積基板を処理するにはイオンドープ法が適している。イオンドープ法ではジボラン（Ｂ2Ｈ6）をソースガスとして用いホウ素（Ｂ）を添加する。このような不純物元素の注入は必ずしも必要でなく省略しても差し支えないが、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。
【００６６】
ゲート絶縁膜１０９aはプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０nmとして珪素を含む絶縁膜で形成する。本実施例では、１２０nmの厚さで酸化窒化珪素膜から形成する。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化珪素膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。また、ＳｉＨ4とＮ2ＯとＨ2とから作製する酸化窒化珪素膜はゲート絶縁膜との界面欠陥密度を低減できるので好ましい。勿論、ゲート絶縁膜はこのような酸化窒化珪素膜に限定されるものでなく、他の珪素を含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化珪素膜を用いる場合には、プラズマＣＶＤ法で、ＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製された酸化珪素膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００６７】
そして、図６（Ｄ）に示すように、第１の形状のゲート絶縁膜１０９a上にゲート電極を形成するための耐熱性導電層１１１を２００〜４００nm（好ましくは２５０〜３５０nm）の厚さで形成する。耐熱性導電層は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。本明細書でいう耐熱性導電層にはＴａ、Ｔｉ、Ｗから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。これらの耐熱性導電層はスパッタ法やＣＶＤ法で形成されるものであり、低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とすると良い。本実施例ではＷ膜を３００nmの厚さで形成する。Ｗ膜はＷをターゲットとしてスパッタ法で形成しても良いし、６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩｃｍを実現することができる。
【００６８】
一方、耐熱性導電層１１１にＴａ膜を用いる場合には、同様にスパッタ法で形成することが可能である。Ｔａ膜はスパッタガスにＡｒを用いる。また、スパッタ時のガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩcm程度でありゲート電極とするには不向きであった。導電性窒化物はα相に近い結晶構造を持つので、例えば、Ｔａ膜の下地にＴａＮ膜を形成すればα相のＴａ膜が容易に得られる。また、図示しないが、耐熱性導電層１１１の下に２〜２０nm程度の厚さでリン（Ｐ）をドープした珪素膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、耐熱性導電層１１１が微量に含有するアルカリ金属元素が第１の形状のゲート絶縁膜１０９aに拡散するのを防ぐことができる。いずれにしても、耐熱性導電層１１１は抵抗率を１０〜５０μΩcmの範囲ですることが好ましい。
【００６９】
次に、第２のフォトマスク（ＰＭ２）を用い、フォトリソグラフィーの技術を使用してレジストによるマスク１１２〜１１７を形成する。そして、第１のエッチング処理を行う。本実施例ではＩＣＰエッチング装置を用い、エッチング用ガスにＣｌ2とＣＦ4を用い、１Paの圧力で３．２W/cm2のＲＦ（13.56MHz）電力を投入してプラズマを形成して行う。基板側（試料ステージ）にも２２４mW/cm2のＲＦ（13.56MHz）電力を投入し、これにより実質的に負の自己バイアス電圧が印加される。この条件でＷ膜のエッチング速度は約１００nm/minである。第１のエッチング処理はこのエッチング速度を基にＷ膜が丁度エッチングされる時間を推定し、それよりもエッチング時間を２０％増加させた時間をエッチング時間とした。
【００７０】
第１のエッチング処理により第１のテーパー形状を有する導電層１１８〜１２３が形成される。テーパー部の角度は１５〜３０°が形成される。残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させるオーバーエッチングを施すものとする。Ｗ膜に対する酸化窒化珪素膜（第１の形状のゲート絶縁膜１０９a）の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化珪素膜が露出した面は２０〜５０nm程度エッチングされ第１のテーパー形状を有する導電層の端部近傍にテーパー形状が形成された第２の形状のゲート絶縁膜１０９bが形成される。
【００７１】
そして、第１のドーピング処理を行い一導電型の不純物元素を島状半導体層に添加する。ここでは、ｎ型を付与する不純物元素添加の工程を行う。第１の形状の導電層を形成したマスク１１２〜１１７をそのまま残し、第１のテーパー形状を有する導電層１１８〜１２３をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。ｎ型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を１×１０13〜５×１０14/cm2とし、加速電圧を８０〜１６０ｋＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。このようなイオンドープ法により第１の不純物領域１２４〜１２８には１×１０20〜１×１０21/cm3の濃度範囲でｎ型を付与する不純物元素が添加され、テーパー部の下方に形成される第２の不純物領域（Ａ）には同領域内で必ずしも均一ではないが１×１０17〜１×１０20/cm3の濃度範囲でｎ型を付与する不純物元素が添加される。
【００７２】
この工程において、第２の不純物領域（Ａ）１２９〜１３２において、少なくとも第１の形状の導電層１１８〜１２３と重なった部分に含まれるｎ型を付与する不純物元素の濃度変化は、テーパー部の膜厚変化を反映する。即ち、第２の不純物領域（Ａ）１２９〜１３２へ添加されるリン（Ｐ）の濃度は、第１の形状の導電層に重なる領域において、該導電層の端部から内側に向かって徐々に濃度が低くなる。これはテーパー部の膜厚の差によって、半導体層に達するリン（Ｐ）の濃度が変化するためである。
【００７３】
次に、図７（Ｂ）に示すように第２のエッチング処理を行う。エッチング処理も同様にＩＣＰエッチング装置により行い、エッチングガスにＣＦ4とＣｌ2の混合ガスを用い、ＲＦ電力３．２W/cm2(13.56MHz)、バイアス電力４５mW/cm2(13.56MHz)、圧力１．０Ｐａでエッチングを行う。この条件で形成される第２の形状を有する導電層１４０〜１４５が形成される。その端部にはテーパー部が形成され、該端部から内側にむかって徐々に厚さが増加するテーパー形状となる。第１のエッチング処理と比較して基板側に印加するバイアス電力を低くした分等方性エッチングの割合が多くなり、テーパー部の角度は３０〜６０°となる。また、第２の形状のゲート絶縁膜１０９bの表面が４０nm程度エッチングされ、新たに第３の形状のゲート絶縁膜１０９cが形成される。
【００７４】
そして、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋＶとし、１×１０13/cm2のドーズ量で行い、第２の形状を有する導電層１４０〜１４５と重なる領域の不純物濃度を１×１０16〜１×１０18/cm3となるようにする。このようにして、第２の不純物領域（Ｂ）１４６〜１５０を形成する。
【００７５】
そして、ｐチャネル型ＴＦＴを形成する島状半導体層１０４、１０６に一導電型とは逆の導電型の不純物領域１５６、１５７を形成する。この場合も第２の形状の導電層１４０、１４２をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層１０５、１０７、１０８は、第３のフォトマスク（ＰＭ３）を用いてレジストのマスク１５１〜１５３を形成し全面を被覆しておく。ここで形成される不純物領域１５６、１５７はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。不純物領域１５６、１５７のｐ型を付与する不純物元素の濃度は、２×１０20〜２×１０21/cm3となるようにする。
【００７６】
この不純物領域１５６、１５７はｎ型を付与する不純物元素を含有する３つの領域に分けて見ることができる。第３の不純物領域１５６ａ、１５７ａは１×１０20〜１×１０21/cm3の濃度でｎ型を付与する不純物元素を含み、第４の不純物領域（Ａ）１５６ｂ、１５７ｂは１×１０17〜１×１０20／cm3の濃度でｎ型を付与する不純物元素を含み、第４の不純物領域（Ｂ）１５６ｃ、１５７ｃは１×１０16〜５×１０18/cm3の濃度でｎ型を付与する不純物元素を含んでいる。しかし、これらの不純物領域１５６ｂ、１５６ｃ、１５７ｂ、１５７ｃのｐ型を付与する不純物元素の濃度を１×１０19／cm3以上となるようにし、第３の不純物領域１５６ａ、１５７ａにおいては、ｐ型を付与する不純物元素の濃度を１．５から３倍となるようにすることにより、第３の不純物領域はｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能する。また、第４の不純物領域（Ｂ）１５６ｃ、１５７ｃは一部が第２のテーパー形状を有する導電層１４０または１４２と一部が重なって形成される。
【００７７】
その後、図８（Ａ）に示すように、ゲート電極およびゲート絶縁膜上から第１の層間絶縁膜１５８を形成する。第１の層間絶縁膜は酸化珪素膜、酸化窒化珪素膜、窒化珪素膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１の層間絶縁膜１５８は無機絶縁物材料から形成する。第１の層間絶縁膜１５８の膜厚は１００〜２００nmとする。ここで、酸化珪素膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。また、酸化窒化珪素膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化珪素膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化珪素膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化珪素膜を適用しても良い。窒化珪素膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００７８】
そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板１０１に耐熱温度が低いプラスチック基板を用いる場合にはレーザアニール法を適用することが好ましい。
【００７９】
活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体層にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。いずれにしても、島状半導体層１０４〜１０８中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために島状半導体層が含む全原子数の０．０１〜０．１％程度の水素を付与すれば良い。
【００８０】
その後、有機樹脂からなる第２の層間絶縁膜１５９を１．０〜１．５μｍの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成した。
【００８１】
このように、第２の層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減させることができる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第１の層間絶縁膜１５８として形成した酸化珪素膜、酸化窒化珪素膜、窒化珪素膜などと組み合わせて用いると良い。
【００８２】
その後、第４のフォトマスク（ＰＭ４）を用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜１５９をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１の層間絶縁膜１５８をエッチングする。さらに、島状半導体層との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えて第３の形状のゲート絶縁膜１０９cをエッチングすることによりコンタクトホールを形成することができる。
【００８３】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、第５のフォトマスク（ＰＭ５）によりレジストマスクパターンを形成し、エッチングによってソース線１６０〜１６４とドレイン線１６５〜１６８を形成する。画素電極１６９はドレイン線と一緒に形成される。画素電極１７１は隣の画素に帰属する画素電極を表している。図示していないが、本実施例ではこの配線を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する不純物領域とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成（図８（Ｃ）において１６０ａ〜１６９ａで示す）し、さらにその上に透明導電膜を８０〜１２０nmの厚さで形成（図８（Ｃ）において１６０ｂ〜１６９ｂで示す）した。透明導電膜には酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを好適に用いることができる。
【００８４】
こうして５枚のフォトマスクにより、同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ２００、第１のｎチャネル型ＴＦＴ２０、第２のｐチャネル型ＴＦＴ２０２、第２のｎチャネル型ＴＦＴ２０３、画素部には画素ＴＦＴ２０４、保持容量２０５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００８５】
駆動回路の第１のｐチャネル型ＴＦＴ２００には、第２のテーパー形状を有する導電層がゲート電極２２０としての機能を有し、島状半導体層１０４にチャネル形成領域２０６、ソース領域またはドレイン領域として機能する第３の不純物領域２０７ａ、ゲート電極２２０と重ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）２０７ｂ、一部がゲート電極２２０と重なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）２０７ｃを有する構造となっている。
【００８６】
第１のｎチャネル型ＴＦＴ２０１には、第２のテーパー形状を有する導電層がゲート電極２２１としての機能を有し、島状半導体層１０５にチャネル形成領域２０８、ソース領域またはドレイン領域として機能する第１の不純物領域２０９ａ、ゲート電極２２１と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）２０９ｂ、一部がゲート電極２２１と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２０９ｃを有する構造となっている。チャネル長２〜７μｍに対して、第２の不純物領域（Ｂ）２０９ｃがゲート電極２２１と重なる部分の長さは０．１〜０．３μｍとする。前記長さはゲート電極２２１の厚さとテーパー部の角度から制御する。ｎチャネル型ＴＦＴにおいてこのようなＬＤＤ領域を形成することにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。
【００８７】
駆動回路の第２のｐチャネル型ＴＦＴ２０２は同様に、第２のテーパー形状を有する導電層がゲート電極２２２としての機能を有し、島状半導体層１０６にチャネル形成領域２１０、ソース領域またはドレイン領域として機能する第３の不純物領域２１１ａ、ゲート電極２２２と重ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）２１１ｂ、一部がゲート電極２２２と重なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）２１１ｃを有する構造となっている。
【００８８】
駆動回路の第２のｎチャネル型ＴＦＴ２０３には、第２のテーパー形状を有する導電層がゲート電極２２３としての機能を有し、島状半導体層１０７にチャネル形成領域２１２、ソース領域またはドレイン領域として機能する第１の不純物領域２１３ａ、ゲート電極２２３と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）２１３ｂ、一部がゲート電極２２３と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２１３ｃを有する構造となっている。第２のｎチャネル型ＴＦＴ２０１と同様に第２の不純物領域（Ｂ）２１３ｃがゲート電極２２３と重なる部分の長さは０．１〜０．３μｍとする。
【００８９】
駆動回路はシフトレジスタ回路、バッファ回路などのロジック回路やアナログスイッチで形成されるサンプリング回路などで形成される。図８（Ｂ）ではこれらを形成するＴＦＴを一対のソースおよびドレイン間に一つのゲート電極を設けたシングルゲートの構造で示したが、複数のゲート電極を一対のソースおよびドレイン間に設けたマルチゲート構造としても差し支えない。
【００９０】
画素ＴＦＴ２０４には、第２のテーパー形状を有する導電層がゲート電極２２４としての機能を有し、島状半導体層１０８にチャネル形成領域２１４ａ、２１４ｂ、ソース領域またはドレイン領域として機能する第１の不純物領域２１５ａ、２１７、ゲート電極２２４と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）２１５ｂ、一部がゲート電極２２４と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２１５ｃを有する構造となっている。第２の不純物領域（Ｂ）２１３ｃがゲート電極２２４と重なる部分の長さは０．１〜０．３μｍとする。また、第１の不純物領域２１７から延在し、第２の不純物領域（Ａ）２１９ｂ、第２の不純物領域（Ｂ）２１９ｃ、導電型を決定する不純物元素が添加されていない領域２１８を有する半導体層と、第３の形状を有するゲート絶縁膜と同層で形成される絶縁層と、第２のテーパー形状を有する導電層から形成される容量配線２２５から保持容量が形成されている。
【００９１】
図１４は画素部のほぼ一画素分を示す上面図である。図中に示すＡ−Ａ'断面が図８（Ｂ）に示す画素部の断面図に対応している。画素ＴＦＴ２０４は、ゲート電極２２４は図示されていないゲート絶縁膜を介してその下の島状半導体層１０８と交差し、さらに複数の島状半導体層に跨って延在してゲート配線を兼ねている。図示はしていないが、島状半導体層には、図８（Ｂ）で説明したソース領域、ドレイン領域、ＬＤＤ領域が形成されている。また、２３０はソース配線１６４とソース領域２１５ａとのコンタクト部、２３１は画素電極１６９とドレイン領域２２７とのコンタクト部である。保持容量２０５は、画素ＴＦＴ２０４のドレイン領域２２７から延在する半導体層とゲート絶縁膜を介して容量配線２２５が重なる領域で形成されている。この構成において半導体層２１８には、価電子制御を目的とした不純物元素は添加されていない。
【００９２】
以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらに、耐熱性を有する導電性材料でゲート電極を形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易としている。さらに、ゲート電極にゲート絶縁膜を介して重なるＬＤＤ領域を形成する際に、導電型を制御する目的で添加した不純物元素に濃度勾配を持たせてＬＤＤ領域を形成することで、特にドレイン領域近傍における電界緩和効果が高まることが期待できる。
【００９３】
アクティブマトリクス型の液晶表示装置の場合、第１のｐチャネル型ＴＦＴ２００と第１のｎチャネル型ＴＦＴ２０１は高速動作を重視するシフトレジスタ回路、バッファ回路、レベルシフタ回路などを形成するのに用いる。図８（Ｂ）ではこれらの回路をロジック回路部として表している。第１のｎチャネル型ＴＦＴ２０１の第２の不純物領域（Ｂ）２０９ｃはホットキャリア対策を重視した構造となっている。さらに、耐圧を高め、動作を安定化させるために、図１２（Ａ）で示すようにこのロジック回路部のＴＦＴを第１のｐチャネル型ＴＦＴ２８０と第１のｎチャネル型ＴＦＴ２８１で形成しても良い。このＴＦＴは、一対のソース・ドレイン間に２つのゲート電極を設けたダブルゲート構造であり、このようなＴＦＴは本実施例の工程を用いて同様に作製できる。第１のｐチャネル型ＴＦＴ２８０には、島状半導体層にチャネル形成領域２３６ａ、２３６ｂ、ソースまたはドレイン領域として機能する第３の不純物領域２３８ａ、２３９ａ、２４０ａ、ＬＤＤ領域となる第４の不純物領域（Ａ）２３８ｂ、２３９ｂ、２４０ｂ及びゲート電極２３７と一部が重なりＬＤＤ領域となる第４の不純物領域（Ｂ）２３８ｃ、２３９ｃ、２４０ｃを有した構造となっている。第１のｎチャネル型ＴＦＴ２８１には、島状半導体層にチャネル形成領域２４１ａ、２４１ｂ、ソースまたはドレイン領域として機能する第１の不純物領域２４３ａ、２４４ａ、２４５ａとＬＤＤ領域となる第２の不純物領域（Ａ）２４３ｂ、２４４ｂ、２４５ｂ及びゲート電極２４２と一部が重なりＬＤＤ領域となる第２の不純物領域（Ｂ）２４３ｃ、２４４ｃ、２４５ｃを有している。チャネル長は３〜７μｍとして、ゲート電極と重なるＬＤＤ領域のチャネル長方向の長さは０．１〜０．３μｍとする。
【００９４】
また、アナログスイッチで構成するサンプリング回路には、同様な構成とした第２のｐチャネル型ＴＦＴ２０２と第２のｎチャネル型ＴＦＴ２０３を適用することができる。サンプリング回路はホットキャリア対策と低オフ電流動作が重視されるので、図１２（Ｂ）で示すようにこの回路のＴＦＴを第２のｐチャネル型ＴＦＴ２８２と第２のｎチャネル型ＴＦＴ２８３で形成しても良い。この第２のｐチャネル型ＴＦＴ２８２は、一対のソース・ドレイン間に３つのゲート電極を設けたトリプルゲート構造であり、このようなＴＦＴは本実施例の工程を用いて同様に作製できる。第２のｐチャネル型ＴＦＴ２８２には、島状半導体層にチャネル形成領域２４６ａ、２３４ｂ、２４６ｃソースまたはドレイン領域として機能する第３の不純物領域２４９ａ、２５０ａ、２５１ａ、２５２ａ、ＬＤＤ領域となる第４の不純物領域（Ａ）２４９ｂ、２５０ｂ、２５１ｂ、２５２ｂ及びゲート電極２４７と一部が重なりＬＤＤ領域となる第４の不純物領域（Ｂ）２４９ｃ、２５０ｃ、２５１ｃ、２５２ｃを有した構造となっている。第２のｎチャネル型ＴＦＴ２８３には、島状半導体層にチャネル形成領域２５３ａ、２５３ｂ、ソースまたはドレイン領域として機能する第１の不純物領域２５５ａ、２５６ａ、２５７ａとＬＤＤ領域となる第２の不純物領域（Ａ）２５５ｂ、２５６ｂ、２５７ｂ及びゲート電極２５４と一部が重なりＬＤＤ領域となる第２の不純物領域（Ｂ）２５５ｃ、２５６ｃ、２５７ｃを有している。チャネル長は３〜７μｍとして、ゲート電極と重なるＬＤＤ領域のチャネル長方向の長さは０．１〜０．３μｍとする。
【００９５】
ＴＦＴのゲート電極の構成をシングルゲート構造とするか、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造とするかは、回路の特性に応じて実施者が適宣選択すれば良い。そして、本実施例で完成したアクティブマトリクス基板を用いることで反射型の液晶表示装置を作製することができる。
【００９６】
[実施例７]
実施例６ではゲート電極の材料にＷやＴａなどの耐熱性導電材料を用いる例を示した。このような材料を用いる理由は、ゲート電極形成後に導電型の制御を目的として半導体層に添加した不純物元素を４００〜７００℃の熱アニールによって活性化させる必要があり、その工程を実施する上でゲート電極に耐熱性を持たせる必要があるからである。しかしながら、このような耐熱性導電材料は面積抵抗で１０Ω程度あり、画面サイズが４インチクラスかそれ以上の表示装置には必ずしも適していない。ゲート電極に接続するゲート線を同じ材料で形成すると、基板上における引回し長さが必然的に大きくなり、配線抵抗の影響による配線遅延の問題を無視することができなくなる。
【００９７】
例えば、画素密度がＶＧＡの場合、４８０本のゲート配線と６４０本のソース線が形成され、ＸＧＡの場合には７６８本のゲート配線と１０２４本のソース配線が形成される。表示領域の画面サイズは、１３インチクラスの場合対角線の長さは３４０ｍｍとなり、１８インチクラスの場合には４６０ｍｍとなる。本実施例ではこのような液晶表示装置を実現する手段として、ゲート配線をＡｌや銅（Ｃｕ）などの低抵抗導電性材料で形成する方法について図９を用いて説明する。
【００９８】
まず、実施例６と同様にして図６（Ａ）〜図７（Ｃ）に示す工程を行う。そして導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。
【００９９】
この熱処理において、第２のテーパー形状を有する導電層１４０〜１４５は表面から５〜８０nmの厚さで導電層（Ｃ）１７２ａ〜１７２ｆが形成される。例えば、第２のテーパー形状を有する導電層がＷの場合には、窒化タングステンが形成され、Ｔａの場合には窒化タンタルが形成される。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い（図９（Ａ））。
【０１００】
活性化および水素化処理の後、ゲート線を低抵抗導電材料で形成する。低抵抗導電材料はＡｌやＣｕを主成分とするものであり、このような材料から形成される低抵抗導電層からゲート線を形成する。例えば、Ｔｉを０．１〜２重量％含むＡｌ膜を低抵抗導電層として全面に形成する（図示せず）。低抵抗導電層は２００〜４００nm（好ましくは２５０〜３５０nm）の厚さで形成する。そして、所定のレジストパターンを形成し、エッチング処理して、ゲート線１７３、１７４を形成する。このとき同じ材料で画素部に設ける保持容量と接続する容量線１７５も形成する。低抵抗導電層がＡｌを主成分とする材料である場合には、エッチング処理はリン酸系のエッチング溶液によるウエットエッチングで下地との選択加工性を保ってゲート線を形成することができる。第１の層間絶縁膜１７６は実施例６と同様にして形成する（図９（Ｂ））。
【０１０１】
その後、実施例６と同様にして有機絶縁物材料から成る第２の層間絶縁膜１５９、ソース線１６０〜１６４、ドレイン線１６５〜１６８、画素電極１６９、１７１を形成してアクティブマトリクス基板を完成させることができる。図１０（Ａ）、（Ｂ）はこの状態の上面図を示し、図１０（Ａ）のＢ−Ｂ'断面および図１０（Ｂ）のＣ−Ｃ'断面は図９（Ｃ）のＢ−Ｂ'およびＣ−Ｃ'に対応している。図１０（Ａ）、（Ｂ）ではゲート絶縁膜、第１の層間絶縁膜、第２の層間絶縁膜を省略して示しているが、島状半導体層１０４、１０５、１０８の図示されていないソースおよびドレイン領域にソース線１６０、１６１、１６４とドレイン線１６５、１６６、及び画素電極１６９がコンタクトホールを介して接続している。また、図１０（Ａ）のＤ−Ｄ'断面および図１０（Ｂ）のＥ−Ｅ'断面を図１１（Ａ）と（Ｂ）にそれぞれ示す。ゲート線１７３はゲート電極２２０と、またゲート線１７４はゲート電極２２５と島状半導体層１０４、１０８の外側で重なるように形成され、ゲート電極と低抵抗導電層とがコンタクトホールを介さずに接触して電気的に導通している。このようにゲート線を低抵抗導電材料で形成することにより、配線抵抗を十分低減できる。従って、画素部（画面サイズ）が４インチクラス以上の表示装置に適用することができる。
【０１０２】
[実施例８]
実施例６で作製したアクティブマトリクス基板はそのまま反射型の表示装置に適用することができる。一方、透過型の液晶表示装置とする場合には画素部の各画素に設ける画素電極を透明電極で形成すれば良い。本実施例では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法について図１３を用いて説明する。
【０１０３】
アクティブマトリクス基板は実施例６と同様に作製する。図１３（Ａ）では、ソース配線とドレイン配線は導電性の金属膜をスパッタ法や真空蒸着法で形成する。ドレイン線２５６を例としてこの構成を図１３（Ｂ）で詳細に説明すると、Ｔｉ膜２５６ａを５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成する。そのＴｉ膜２５６ａ上に重ねてＡｌ膜２５６ｂを３００〜４００nmの厚さで形成し、さらにＴｉ膜２５６ｃまたは窒化チタン（ＴｉＮ）膜を１００〜２００nmの厚さで形成して３層構造とする。その後、透明導電膜を全面に形成し、フォトマスクを用いたパターニング処理およびエッチング処理により画素電極２５７を形成する。画素電極２５７は、有機樹脂材料から成る第２の層間絶縁膜上に形成され、コンタクトホールを介さずに画素ＴＦＴ２０４のドレイン線２５６と重なる部分を設け電気的な接続を形成している。
【０１０４】
図１３（Ｃ）では最初に第２の層間絶縁膜上に透明導電膜を形成し、パターニング処理およびエッチング処理をして画素電極２５８を形成した後、ドレイン線２５９を画素電極２５８とコンタクトホールを介さずに接続部を形成した例である。ドレイン線２５９は、図１３（Ｄ）で示すようにＴｉ膜２５９ａを５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜２５９ａ上に重ねてＡｌ膜２５９ｂを３００〜４００nmの厚さで形成して設ける。この構成にすると、画素電極２５８はドレイン配線２５９を形成するＴｉ膜２５９ａのみと接触することになる。その結果、透明導電膜材料とＡｌとが直接接し反応するのを確実に防止できる。
【０１０５】
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して熱安定性にも優れているので、図２０（Ａ）、（Ｂ）の構成においてドレイン配線２５６の端面で、Ａｌ膜２５６ｂが画素電極２５７と接触して腐蝕反応をすることを防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【０１０６】
実施例６では反射型の液晶表示装置を作製できるアクティブマトリクス基板を５枚のフォトマスクにより作製したが、さらに１枚のフォトマスクの追加（合計６枚）で、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。本実施例では、実施例６と同様な工程として説明したが、このような構成は実施例７で示すアクティブマトリクス基板に適用することができる。
【０１０７】
[実施例９]
本実施例では実施例６で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。まず、図１５（Ａ）に示すように、図８（Ｂ）の状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。スペーサは数μｍの粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形成した後これをパターニングして形成する方法を採用した。このようなスペーサの材料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示パネルとしての機械的な強度を確保することができる。形状は円錐状、角錐状など特別の限定はないが、例えば円錐状としたときに具体的には、高さを１．２〜５μｍとし、平均半径を５〜７μｍ、平均半径と底部の半径との比を１対１．５とする。このとき側面のテーパー角は±１５°以下とする。
【０１０８】
スペーサの配置は任意に決定すれば良いが、好ましくは、図１５（Ａ）で示すように、画素部においては画素電極１６９のコンタクト部２３１と重ねてその部分を覆うように柱状スペーサ４０６を形成すると良い。コンタクト部２３１は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部２３１にスペーサ用の樹脂を充填する形で柱状スペーサ４０６を形成することでディスクリネーションなどを防止することができる。また、駆動回路のＴＦＴ上にもスペーサ４０５ａ〜４０５ｅを形成しておく。このスペーサは駆動回路部の全面に渡って形成しても良いし、図１５で示すようにソース線およびドレイン線を覆うようにして設けても良い。
【０１０９】
その後、配向膜４０７を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用いる。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。画素部に設けた柱状スペーサ４０６の端部からラビング方向に対してラビングされない領域が２μｍ以下となるようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のＴＦＴ上に形成したスペーサ４０５ａ〜４０５ｅにより静電気からＴＦＴを保護する効果を得ることができる。また図では説明しないが、配向膜４０７を先に形成してから、スペーサ４０６、４０５ａ〜４０５ｅを形成した構成としても良い。
【０１１０】
対向側の対向基板４０１には、遮光膜４０２、透明導電膜４０３および配向膜４０４を形成する。遮光膜４０２はＴｉ膜、Ｃｒ膜、Ａｌ膜などを１５０〜３００nmの厚さで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤４０８で貼り合わせる。シール剤４０８にはフィラー（図示せず）が混入されていて、このフィラーとスペーサ４０６、４０５ａ〜４０５ｅによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料４０９を注入する。液晶材料には公知の液晶材料を用いれば良い。例えば、ＴＮ液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す、無しきい値反強誘電性混合液晶を用いることもできる。この無しきい値反強誘電性混合液晶には、Ｖ字型の電気光学応答特性を示すものもある。このようにして図１５（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成する。
【０１１１】
図１６はこのようなアクティブマトリクス基板の上面図を示し、画素部および駆動回路部とスペーサおよびシール剤の位置関係を示す上面図である。実施例６で述べたガラス基板１０１上に画素部６０４の周辺に駆動回路として走査信号駆動回路６０５と画像信号駆動回路６０６が設けられている。さらに、その他ＣＰＵやメモリなどの信号処理回路６０７も付加されていても良い。そして、これらの駆動回路は接続配線６０３によって外部入出力端子６０２と接続されている。画素部６０４では走査信号駆動回路６０５から延在するゲート配線群６０８と画像信号駆動回路６０６から延在するソース配線群６０９がマトリクス状に交差して画素を形成し、各画素にはそれぞれ画素ＴＦＴ２０４と保持容量２０５が設けられている。
【０１１２】
図１５において画素部において設けた柱状スペーサ４０６は、すべての画素に対して設けても良いが、図１６で示すようにマトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は２０〜１００％とすることが可能である。また、駆動回路部に設けるスペーサ４０５ａ〜４０５ｅはその全面を覆うように設けても良いし各ＴＦＴのソースおよびドレイン配線の位置にあわせて設けても良い。図１６では駆動回路部に設けるスペーサの配置を６１０〜６１２で示す。そして、図１６に示すシール剤６１９は、基板１０１上の画素部６０４および走査信号駆動回路６０５、画像信号駆動回路６０６、その他の信号処理回路６０７の外側であって、外部入出力端子６０２よりも内側に形成する。
【０１１３】
このようなアクティブマトリクス型液晶表示装置の構成を図１７の斜視図を用いて説明する。図１７においてアクティブマトリクス基板は、ガラス基板１０１上に形成された、画素部６０４と、走査信号駆動回路６０５と、画像信号駆動回路６０６とその他の信号処理回路６０７とで構成される。画素部６０４には画素ＴＦＴ２０４と保持容量２０５が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路６０５と画像信号駆動回路６０６からは、それぞれゲート線（ゲート電極と連続して形成されている場合は図８（Ｂ）の２２４に相当する）とソース線１６４が画素部６０４に延在し、画素ＴＦＴ２０４に接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）６１３が外部入力端子６０２に接続していて画像信号などを入力するのに用いる。ＦＰＣ６１３は補強樹脂６１４によって強固に接着されている。そして接続配線６０３でそれぞれの駆動回路に接続している。また、対向基板４０１には図示していない、遮光膜や透明電極が設けられている。
【０１１４】
このような構成の液晶表示装置は、実施例６〜８で示したアクティブマトリクス基板を用いて形成することができる。実施例６で示すアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施例８で示すアクティブマトリクス基板を用いると透過型の液晶表示装置を得ることができる。
【０１１５】
[実施例１０]
図１８は実施例６〜８で示したアクティブマトリクス基板の回路構成の一例であり、直視型の表示装置の回路構成を示す図である。このアクティブマトリクス基板は、画像信号駆動回路６０６、走査信号駆動回路（Ａ）（Ｂ）６０５、画素部６０４を有している。尚、本明細書中において記した駆動回路とは、画像信号駆動回路６０６、走査信号駆動回路６０５を含めた総称である。
【０１１６】
画像信号駆動回路６０６は、シフトレジスタ回路５０１ａ、レベルシフタ回路５０２ａ、バッファ回路５０３ａ、サンプリング回路５０４を備えている。また、走査信号駆動回路（Ａ）（Ｂ）１８５は、シフトレジスタ回路５０１ｂ、レベルシフタ回路５０２ｂ、バッファ回路５０３ｂを備えている。
【０１１７】
シフトレジスタ回路５０１ａ、５０１ｂは駆動電圧が５〜１６Ｖ（代表的には１０Ｖ）であり、この回路を形成するＣＭＯＳ回路のＴＦＴは、図８（Ｂ）の第１のｐチャネル型ＴＦＴ２００と第１のｎチャネル型ＴＦＴ２０１で形成する。或いは、図１２（Ａ）で示す第１のｐチャネル型ＴＦＴ２８０と第１のｎチャネル型ＴＦＴ２８１で形成しても良い。また、レベルシフタ回路５０２ａ、５０２ｂやバッファ回路５０３ａ、５０３ｂは駆動電圧が１４〜１６Ｖと高くなるので図１２（Ａ）で示すようなマルチゲートのＴＦＴ構造とすることが望ましい。マルチゲート構造でＴＦＴを形成すると耐圧が高まり、回路の信頼性を向上させる上で有効である。
【０１１８】
サンプリング回路５０４はアナログスイッチから成り、駆動電圧が１４〜１６Ｖであるが、極性が交互に反転して駆動される上、オフ電流値を低減させる必要があるため、図８（Ｂ）で示す第２のｐチャネル型ＴＦＴ２０２と第２のｎチャネル型ＴＦＴ２０３で形成することが望ましい。或いは、オフ電流値を効果的に低減させるために図１２（Ｂ）で示す第２のｐチャネル型ＴＦＴ２８２と第２のｎチャネル型ＴＦＴ２８３で形成しても良い。
【０１１９】
また、画素部は駆動電圧が１４〜１６Ｖであり、低消費電力化の観点からサンプリング回路よりもさらにオフ電流値を低減することが要求され、図８（Ｂ）で示す画素ＴＦＴ２０４のようにマルチゲート構造を基本とする。
【０１２０】
尚、本実施例の構成は、実施例６〜８に示した工程に従ってＴＦＴを作製することによって容易に実現することができる。本実施例では、画素部と駆動回路の構成のみを示しているが、実施例６〜８の工程に従えば、その他にも信号分割回路、分周波回路、Ｄ／Ａコンバータ、γ補正回路、オペアンプ回路、さらにメモリ回路や演算処理回路などの信号処理回路、あるいは論理回路を同一基板上に形成することが可能である。このように、本発明は同一基板上に画素部とその駆動回路とを含む半導体装置、例えば信号制御回路および画素部を具備した液晶表示装置を実現することができる。
【０１２１】
[実施例１１]
本実施例では、上述の実施例で作製の例を示したアクティブマトリクス基板を用い、発光装置としてエレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料を用いた自発光型の表示パネル（以下、ＥＬ表示装置と記す）を作製する例について説明する。
【０１２２】
本明細書において、発光装置とは、基板上に形成された発光素子を該基板とカバー材の間に封入した表示用パネルおよび該表示用パネルにＩＣを実装した表示用モジュールを総称したものである。なお、発光素子は、電場を加えることで発生するルミネッセンス（Electro Luminescence）が得られる有機化合物を含む層（発光層）と陽極層と、陰極層とを有する。また、有機化合物におけるルミネッセンスには、一重項励起状態から基底状態に戻る際の発光（蛍光）と三重項励起状態から基底状態に戻る際の発光（リン光）があり、これらのうちどちらか、あるいは両方の発光を含む。
【０１２３】
図１９（Ａ）は本発明を用いたＥＬ表示パネルの上面図である。図２０（Ａ）において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと接続される。
【０１２４】
図１９（Ｂ）は図１９（Ａ）のＦ−Ｆ'断面を表す図であり、このとき少なくとも画素部上、好ましくは駆動回路及び画素部上に対向板８０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤１９にはフィラー（図示せず）が混入されていて、このフィラーによりほぼ均一な間隔を持って２枚の基板が貼り合わせられている。さらに、シール材１９の外側とＦＰＣ１７の上面及び周辺は封止剤８１で密封する構造とする。封止剤８１は珪素樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
【０１２５】
このように、シール剤１９によりアクティブマトリクス基板１０と対向基板８０とが貼り合わされると、その間には空間が形成される。その空間には充填剤８３が充填される。この充填剤８３は対向板８０を接着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、珪素樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、ＥＬ層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤８３の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、ＥＬ層上に窒化珪素膜や酸化窒化珪素膜などで形成するパッシベーション膜８２を形成し、充填剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構造としていある。
【０１２６】
対向板８０にはガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム（デュポン社の商品名）、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μｍのアルミニウム箔を基板とＰＶＦフィルムの間、または基板とマイラーフィルムの間に挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、ＥＬ素子は密閉された状態となり外気から遮断されている。
【０１２７】
また、図１９（Ｂ）において基板１０、下地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴの内特にｎチャネル型ＴＦＴにははホットキャリア効果によるオン電流の低下や、Ｖthシフトやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構成のＬＤＤ領域が設けられている。
【０１２８】
例えば、駆動回路用ＴＦＴ２２とし、図８（ｂ）に示すｐチャネル型ＴＦＴ２００、２０２とｎチャネル型ＴＦＴ２０１、２０３を用いれば良い。また、画素部用ＴＦＴ２３には図８（Ｂ）に示す画素ＴＦＴ２０４またはそれと同様な構造を有するｐチャネル型ＴＦＴを用いれば良い。
【０１２９】
図８（Ｂ）または図９（Ｃ）の状態のアクティブマトリクス基板からＥＬ表示装置を作製するには、ソース線、ドレイン線上に樹脂材料でなる層間絶縁膜（平坦化膜）２６を形成し、その上に画素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
【０１３０】
次に、ＥＬ層２９を形成する。ＥＬ層２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１３１】
ＥＬ層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１３２】
ＥＬ層２９を形成したら、その上に陰極３０を形成する。陰極３０とＥＬ層２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層２９と陰極３０を連続して形成するか、ＥＬ層２９を不活性雰囲気で形成し、大気解放しないで真空中で陰極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１３３】
なお、本実施例では陰極３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層２９上に蒸着法で１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極３０は３１で示される領域において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料３２を介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさらに樹脂層８０が形成され、この部分の接着強度を高めている。
【０１３４】
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１３５】
また、配線１６はシーリル１９と基板１０との間を隙間（但し封止剤８１で塞がれている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について説明したが、他の配線１４、１５も同様にしてシーリング材１８の下を通ってＦＰＣ１７に電気的に接続される。
【０１３６】
ここで画素部のさらに詳細な断面構造を図２０に、上面構造を図２１（Ａ）に、回路図を図２１（Ｂ）に示す。図２０（Ａ）において、基板２４０１上に設けられたスイッチング用ＴＦＴ２４０２は実施例６の図８（Ｂ）の画素ＴＦＴ２０４と同じ構造で形成される。ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【０１３７】
また、電流制御用ＴＦＴ２４０３は図８（Ｂ）で示すｎチャネル型ＴＦＴ２０１を用いて形成する。このとき、スイッチング用ＴＦＴ２４０２のドレイン線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に接続するゲート線である。
【０１３８】
このとき、電流制御用ＴＦＴ２４０３が本発明の構造であることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴにゲート電極と一部が重なるＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、動作の安定性を高めることができる。
【０１３９】
また、本実施例では電流制御用ＴＦＴ２４０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１４０】
また、図２１（Ａ）に示すように、電流制御用ＴＦＴ２４０３のゲート電極３７となる配線は２４０４で示される領域で、電流制御用ＴＦＴ２４０３のドレイン線４０と絶縁膜を介して重なる。このとき、２４０４で示される領域ではコンデンサが形成される。このコンデンサ２４０４は電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン線４０は電流供給線（電源線）２５０１に接続され、常に一定の電圧が加えられている。
【０１４１】
スイッチング用ＴＦＴ２４０２及び電流制御用ＴＦＴ２４０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１４２】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２４０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４４が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１４３】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０nm（好ましくは４０〜１００nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１４４】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１４５】
陽極４７まで形成された時点でＥＬ素子２４０５が完成する。なお、ここでいうＥＬ素子２４０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図２２（Ａ）に示すように画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０１４６】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１４７】
以上のように本願発明のＥＬ表示パネルは図２１のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
【０１４８】
図２０（Ｂ）はＥＬ層の構造を反転させた例を示す。電流制御用ＴＦＴ２６０１は図８（Ｂ）のｐチャネル型ＴＦＴ２００を用いて形成される。作製プロセスは実施例7を参照すれば良い。本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１４９】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。本実施例の場合、発光層５３で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。
【０１５０】
尚、本実施例の構成は、実施例６〜８のＴＦＴの構成を自由に組み合わせて実施することが可能である。また、実施例１３の電子機器の表示部として本実施例のＥＬ表示パネルを用いることは有効である。
【０１５１】
[実施例１２]
本実施例では、図２１（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図２２に示す。なお、本実施例において、２７０１はスイッチング用ＴＦＴ２７０２のソース配線、２７０３はスイッチング用ＴＦＴ２７０２のゲート配線、２７０４は電流制御用ＴＦＴ、２７０５はコンデンサ、２７０６、２７０８は電流供給線、２７０７はＥＬ素子とする。
【０１５２】
図２２（Ａ）は、二つの画素間で電流供給線２７０６を共通とした場合の例である。即ち、二つの画素が電流供給線２７０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０１５３】
また、図２２（Ｂ）は、電流供給線２７０８をゲート配線２７０３と平行に設けた場合の例である。なお、図２２（Ｂ）では電流供給線２７０８とゲート配線２７０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線２７０８とゲート配線２７０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０１５４】
また、図２２（Ｃ）は、図２２（Ｂ）の構造と同様に電流供給線２７０８をゲート配線２７０３と平行に設け、さらに、二つの画素を電流供給線２７０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線２７０８をゲート配線２７０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。図２２（Ａ）、図２２（Ｂ）では電流制御用ＴＦＴ２４０３のゲートにかかる電圧を保持するためにコンデンサ２４０４を設ける構造としているが、コンデンサ２４０４を省略することも可能である。
【０１５５】
電流制御用ＴＦＴ２４０３として図２０（Ａ）に示すような本願発明のｎチャネル型ＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極（と重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ２４０４の代わりとして積極的に用いる点に特徴がある。この寄生容量のキャパシタンスは上記ゲート電極とＬＤＤ領域とが重なり合った面積で変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。また、図２２（Ａ）、（Ｂ）、（Ｃ）の構造においても同様にコンデンサ２７０５を省略することは可能である。
【０１５６】
尚、本実施例の構成は、実施例１〜８のＴＦＴの構成を自由に組み合わせて実施することが可能である。また、実施例１３の電子機器の表示部として本実施例のＥＬ表示パネルを用いることは有効である。
【０１５７】
[実施例１３]
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【０１５８】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２３、図２４及び図２５に示す。
【０１５９】
図２３（Ａ）はパーソナルコンピュータであり、本体３００１、画像入力部３００２、表示部３００３、キーボード３００４等を含む。本発明を画像入力部３００２、表示部３００３やその他の信号制御回路に適用することができる。
【０１６０】
図２３（Ｂ）はビデオカメラであり、本体３１０１、表示部３１０２、音声入力部３１０３、操作スイッチ３１０４、バッテリー３１０５、受像部３１０６等を含む。本発明を表示部３１０２やその他の信号制御回路に適用することができる。
【０１６１】
図２３（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体３２０１、カメラ部３２０２、受像部３２０３、操作スイッチ３２０４、表示部３２０５等を含む。本発明は表示部３２０５やその他の信号制御回路に適用できる。
【０１６２】
図２３（Ｄ）はゴーグル型ディスプレイであり、本体３３０１、表示部３３０２、アーム部３３０３等を含む。本発明は表示部３３０２やその他の信号制御回路に適用することができる。
【０１６３】
図２３（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体３４０１、表示部３４０２、スピーカ部３４０３、記録媒体３４０４、操作スイッチ３４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部３４０２やその他の信号制御回路に適用することができる。
【０１６４】
図２３（Ｆ）はデジタルカメラであり、本体３５０１、表示部３５０２、接眼部３５０３、操作スイッチ３５０４、受像部（図示しない）等を含む。本願発明を表示部３５０２やその他の信号制御回路に適用することができる。
【０１６５】
図２４（Ａ）はフロント型プロジェクターであり、投射装置３６０１、スクリーン３６０２等を含む。本発明は投射装置３６０１の一部を構成する液晶表示装置３８０８やその他の信号制御回路に適用することができる。
【０１６６】
図２４（Ｂ）はリア型プロジェクターであり、本体３７０１、投射装置３７０２、ミラー３７０３、スクリーン３７０４等を含む。本発明は投射装置３７０２の一部を構成する液晶表示装置３８０８やその他の信号制御回路に適用することができる。
【０１６７】
なお、図２４（Ｃ）は、図２４（Ａ）及び図２４（Ｂ）中における投射装置３６０１、３７０２の構造の一例を示した図である。投射装置３６０１、３７０２は、光源光学系３８０１、ミラー３８０２、３８０４〜３８０６、ダイクロイックミラー３８０３、プリズム３８０７、液晶表示装置３８０８、位相差板３８０９、投射光学系３８１０で構成される。投射光学系３８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２４（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６８】
また、図２４（Ｄ）は、図２４（Ｃ）中における光源光学系３８０１の構造の一例を示した図である。本実施例では、光源光学系３８０１は、リフレクター３８１１、光源３８１２、レンズアレイ３８１３、３８１４、偏光変換素子３８１５、集光レンズ３８１６で構成される。なお、図２４（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６９】
ただし、図２４に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置での適用例は図示していない。
【０１７０】
図２５（Ａ）は携帯電話であり、本体３９０１、音声出力部３９０２、音声入力部３９０３、表示部３９０４、操作スイッチ３９０５、アンテナ３９０６等を含む。本願発明を音声出力部３９０２、音声入力部３９０３、表示部３９０４やその他の信号制御回路に適用することができる。
【０１７１】
図２５（Ｂ）は携帯書籍（電子書籍）であり、本体４００１、表示部４００２、４００３、記憶媒体４００４、操作スイッチ４００５、アンテナ４００６等を含む。本発明は表示部４００２、４００３やその他の信号回路に適用することができる。
【０１７２】
図２５（Ｃ）はディスプレイであり、本体４１０１、支持台４１０２、表示部４１０３等を含む。本発明は表示部４１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１７３】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜１２のどのような組み合わせからなる構成を用いても実現することができる
【０１７４】
【発明の効果】
本発明の構成を採用することにより、以下に示すような基本的有意性を得ることが出来る。
（ａ）異なる波長を持つレーザ発振器を用いてレーザアニールを行うことで、非晶質半導体膜の結晶化または結晶性の向上を行うことが出来る。
（ｂ）前記結晶質半導体膜を用い、ＴＦＴを作製すると、前記ＴＦＴの電気的特性を向上させることが出来る。
【図面の簡単な説明】
【図 １ 】 従来の線状ビームを形成する光学系を示す図。
【図 ２ 】 線状ビームを２パルス照射する際の線状ビームの重ね合わせのピッチの例を示す図。
【図 ３ 】 波長に対する非晶質珪素膜と多結晶珪素膜の吸収係数を示す図。
【図 ４ 】 大面積基板に線状ビームを照射する方法の例を示す図。
【図 ５ 】 図１の構成にビームエキスパンダーを導入した例を示す図。
【図 ６ 】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図 ７ 】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図 ８ 】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図 ９ 】 画素ＴＦＴ、駆動回路のＴＦＴの作製工程を示す断面図。
【図 １０ 】 駆動回路のＴＦＴと画素ＴＦＴの構造を示す上面図。
【図 １１ 】 駆動回路のＴＦＴと画素ＴＦＴの構造を示す断面図。
【図 １２ 】 駆動回路のＴＦＴの構成を示す断面図。
【図 １３ 】 画素ＴＦＴの構成を示す断面図。
【図 １４ 】 画素部の画素を示す上面図。
【図 １５ 】 アクティブマトリクス型液晶表示装置の作製工程を示す断面図。
【図 １６ 】 液晶表示装置の入出力端子、配線、回路配置、スペーサ、シール剤の配置を説明する上面図。
【図 １７ 】 液晶表示装置の構造を示す斜視図。
【図 １８ 】 アクティブマトリクス型表示装置の回路構成を説明するブロック図。
【図 １９ 】 ＥＬ表示装置の構造を示す上面図及び断面図。
【図 ２０ 】 ＥＬ表示装置の画素部の断面図。
【図 ２１ 】 ＥＬ表示装置の画素部の上面図と回路図。
【図 ２２ 】 ＥＬ表示装置の画素部の回路図の例。
【図 ２３ 】 半導体装置の例を示す図。
【図 ２４ 】 半導体装置の例を示す図。
【図 ２５ 】 半導体装置の例を示す図。
【図 ２６ 】 大面積基板に線状ビームを照射する方法の例を示す図。
【符号の説明】
101 レーザ発振器
102aシリンドリカルアレイレンズ
102b シリンドリカルアレイレンズ
103 シリンドリカルアレイレンズ
104 シリンドリカルアレイレンズ
105 シリンドリカルレンズ
107 ミラー
501 シリンドリカルレンズ
502 シリンドリカルレンズ
Claims (6)
- 基板上に窒化酸化珪素膜を形成し、
前記窒化酸化珪素膜上に非晶質珪素膜を形成し、
前記非晶質珪素膜上に珪素の結晶化を助長する元素を含有する溶液として酢酸ニッケル溶液を塗布し、窒素雰囲気にて加熱処理を行って結晶化した後、第１のレーザビームを照射して非晶質領域と結晶化領域が混在する第１の結晶質珪素膜を形成し、
前記第１の結晶質珪素膜に第２のレーザビームを照射して第２の結晶質珪素膜を形成し、
前記第１のレーザビームの波長は１２６〜３７０ｎｍの範囲であり、かつ、前記第２のレーザビームは、３７０〜６５０ｎｍの範囲であって、非晶質珪素膜の方が結晶質珪素膜よりもよく吸収される波長を有し、
前記第２の結晶質珪素膜を薄膜トランジスタの活性層に用いることを特徴とする半導体装置の作製方法。 - 基板上に窒化酸化珪素膜を形成し、
前記窒化酸化珪素膜上に非晶質珪素膜を形成し、
前記非晶質珪素膜上に珪素の結晶化を助長する元素を含有する溶液として酢酸ニッケル溶液を塗布し、窒素雰囲気にて５００℃１時間、更に窒素雰囲気にて５５０℃４時間の加熱処理を行った後、第１のレーザビームを照射して非晶質領域と結晶化領域が混在する第１の結晶質珪素膜を形成し、
前記第１の結晶質珪素膜に第２のレーザビームを照射して第２の結晶質珪素膜を形成し、
前記第１のレーザビームの波長は１２６〜３７０ｎｍの範囲であり、かつ、前記第２のレーザビームは、３７０〜６５０ｎｍの範囲であって、非晶質珪素膜の方が結晶質珪素膜よりもよく吸収される波長を有し、
前記第２の結晶質珪素膜を薄膜トランジスタの活性層に用いることを特徴とする半導体装置の作製方法。 - 請求項２において、前記非晶質珪素膜に窒素雰囲気にて５００℃１時間、更に窒素雰囲気にて５５０℃４時間の加熱処理を行うことにより、前記非晶質珪素膜は結晶化されることを特徴とする半導体装置の作製方法。
- 請求項２又は３において、
前記窒化酸化珪素膜上に厚さ５０ｎｍの非晶質珪素膜を形成し、
前記非晶質珪素膜上に濃度１０ｐｐｍの酢酸ニッケル溶液をスピンコートにより塗布することを特徴とする半導体装置の作製方法。 - 請求項１乃至４のいずれか一項において、前記第１のレーザビームの波長は３０８ｎｍ、２４８ｎｍ又は１９３ｎｍであり、かつ、前記第２のレーザビームの波長は５３２ｎｍであることを特徴とする半導体装置の作製方法。
- 請求項１乃至４のいずれか一項において、
前記第１のレーザビームはＸｅＣｌエキシマレーザ、ＫｒＦエキシマレーザ、ＡｒＦエキシマレーザ又はＹＡＧレーザの第３高調波のレーザビームであり、
前記第２のレーザビームはＹＡＧレーザの第２高調波のレーザビームであることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001079661A JP4986332B2 (ja) | 2000-03-21 | 2001-03-21 | 半導体装置の作製方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000079159 | 2000-03-21 | ||
| JP2000-79159 | 2000-03-21 | ||
| JP2000079159 | 2000-03-21 | ||
| JP2001079661A JP4986332B2 (ja) | 2000-03-21 | 2001-03-21 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001338873A JP2001338873A (ja) | 2001-12-07 |
| JP2001338873A5 JP2001338873A5 (ja) | 2007-06-14 |
| JP4986332B2 true JP4986332B2 (ja) | 2012-07-25 |
Family
ID=26588010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001079661A Expired - Fee Related JP4986332B2 (ja) | 2000-03-21 | 2001-03-21 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4986332B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7078322B2 (en) | 2001-11-29 | 2006-07-18 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a thin film transistor |
| JP2003229359A (ja) * | 2001-11-29 | 2003-08-15 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| TWI353467B (en) * | 2003-01-08 | 2011-12-01 | Samsung Electronics Co Ltd | Polysilicon thin film transistor array panel and m |
| CN102544027B (zh) * | 2004-09-15 | 2016-02-17 | 株式会社半导体能源研究所 | 半导体器件 |
| JP4935059B2 (ja) | 2005-02-17 | 2012-05-23 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP5227563B2 (ja) * | 2006-10-26 | 2013-07-03 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP5339322B2 (ja) * | 2007-04-20 | 2013-11-13 | 国立大学法人山口大学 | レーザによるシリコン結晶成長方法 |
| JP5213192B2 (ja) * | 2009-05-01 | 2013-06-19 | 株式会社日本製鋼所 | 結晶質膜の製造方法および製造装置 |
| WO2019234856A1 (ja) * | 2018-06-06 | 2019-12-12 | 堺ディスプレイプロダクト株式会社 | レーザアニール方法、レーザアニール装置およびアクティブマトリクス基板の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2817613B2 (ja) * | 1994-02-23 | 1998-10-30 | 日本電気株式会社 | 結晶シリコン膜の形成方法 |
| JP3433856B2 (ja) * | 1995-02-22 | 2003-08-04 | 住友重機械工業株式会社 | 非晶質薄膜結晶化方法 |
| JP3729955B2 (ja) * | 1996-01-19 | 2005-12-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2000039628A (ja) * | 1998-05-16 | 2000-02-08 | Semiconductor Energy Lab Co Ltd | 半導体表示装置 |
| JP2000269133A (ja) * | 1999-03-16 | 2000-09-29 | Seiko Epson Corp | 薄膜半導体装置の製造方法 |
-
2001
- 2001-03-21 JP JP2001079661A patent/JP4986332B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001338873A (ja) | 2001-12-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5483763B2 (ja) | 液晶表示装置 | |
| US7384832B2 (en) | Method of manufacturing a semiconductor device | |
| US9673223B2 (en) | Electroluminescence display device | |
| US7384860B2 (en) | Method of manufacturing a semiconductor device | |
| US7951654B2 (en) | Method of fabricating semiconductor device | |
| US20100151664A1 (en) | Method of Manufacturing a Semiconductor Device | |
| JP4986332B2 (ja) | 半導体装置の作製方法 | |
| JP4801249B2 (ja) | 半導体装置の作製方法 | |
| JP4076720B2 (ja) | 半導体装置の作製方法 | |
| JP4637376B2 (ja) | レーザ照射装置及び半導体装置の作製方法 | |
| JP5244274B2 (ja) | 半導体装置の作製方法 | |
| JP4519278B2 (ja) | 半導体装置の作製方法 | |
| JP4463374B2 (ja) | 半導体装置の作製方法 | |
| JP4776773B2 (ja) | 半導体装置の作製方法 | |
| JP4463377B2 (ja) | 半導体装置およびその作製方法 | |
| JP2001326178A (ja) | 半導体装置及びその作製方法 | |
| JP4472082B2 (ja) | 半導体装置の作製方法 | |
| JP4618842B2 (ja) | 半導体装置の作製方法 | |
| JP5159005B2 (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070419 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070419 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100513 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100618 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100706 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100907 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120316 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120424 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |