JP5159005B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP5159005B2 JP5159005B2 JP2001011031A JP2001011031A JP5159005B2 JP 5159005 B2 JP5159005 B2 JP 5159005B2 JP 2001011031 A JP2001011031 A JP 2001011031A JP 2001011031 A JP2001011031 A JP 2001011031A JP 5159005 B2 JP5159005 B2 JP 5159005B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor layer
- layer
- concentration
- tft
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
結晶質半導体膜（代表的にはポリシリコン等）を半導体層として用いたＴＦＴは、非晶質半導体膜（代表的にはアモルファスシリコン等）に比べて、移動度が大きいため、盛んに使用されるようになっている。
【０００５】
しかし、ポリシリコンＴＦＴは、アモルファスシリコンＴＦＴに比べ多くの優位点を有しているものの、チャネル形成領域に存在する不純物や欠陥等がＴＦＴの特性、特にしきい値特性に大きな影響を与えてしまうという問題があった。
【０００６】
例えば、しきい値電圧が０Ｖよりもマイナス側にシフトした場合、ｎチャネル型ＴＦＴにおいてはノーマリ・オン特性となるため、正常なスイッチング動作が不可能となってしまっていた。
【０００７】
このような問題に対して、イオンドーピング装置またはイオン注入装置を用いてチャネル形成領域にボロンイオン等を添加することによりＴＦＴのしきい値を制御する方法が知られている。
【０００８】
【発明が解決しようとする課題】
一般的にＩＣ製造プロセスではイオン注入装置を用いて不純物イオンを選択的に注入している。このイオン注入装置は、不純物イオンを電界加速し、さらに質量分離を行って目的のイオン種のみを注入するものであり、高精度である点に特徴がある一方、スループットが悪く、非常に高価な装置となっている。イオン注入装置は、特に、大型基板を処理するアクティブマトリクス型の表示装置の量産には適していない。そこで、大型基板を処理するアクティブマトリクス型の表示装置の量産には、大面積の半導体薄膜に一括で不純物イオンを添加するイオンドーピング装置が用いられている。
【０００９】
このイオンドーピング装置はチャンバ内に原料気体を流し、その原料気体を公知の方法によりプラズマ化させて、含有されている不純物イオンをイオン化して結晶質半導体膜に添加する。質量分離を行わないため、目的のイオン種以外のイオンが添加されるが、スループットに優れている。
【００１０】
この従来のしきい値を制御する方法において、チャネル形成領域に添加するボロンイオンの量を非常に微量とすることが必要とされている。しかしながら、イオンドーピング装置を用いた場合、チャネル形成領域に添加するための微量な量のボロンイオンを正確に制御することは困難であった。
【００１１】
例えば、試料（半導体基板）にイオンドーピング装置を用いてチャネル形成領域となる領域にボロンイオンを添加した場合、通常、図２３〜図２５に示すボロン濃度分布が得られる。
【００１２】
図２３〜図２５は従来の方法によりボロンイオンを加速電圧８０ｋｅＶで添加した場合に得られるボロン濃度の分布（ＳＩＭＳ測定による）を示すグラフである。図２３〜図２５において横軸は深さ、縦軸は濃度を示している。
【００１３】
また、リファレンスとしてドーピング前の試料に含まれる不純物濃度を調べた。図２６はドーピング前の試料に含まれる水素（Ｈ）の濃度分布、図２７は炭素（Ｃ）の濃度分布、図２８は酸素（Ｏ）及び窒素（Ｎ）の濃度分布を示している。
【００１４】
図２３〜図２５に示したように、ドーピングによってボロンだけでなく、同時に窒素（Ｎ）、酸素（Ｏ）、炭素（Ｃ）、水素（Ｈ）が添加されていることが観察されている。このことから、ドーピング時において同時に大気成分が添加されていることが明らかである。本発明者は、これらの大気成分がＴＦＴ特性のバラツキを生じさせている大きな要因の一つと考えた。
【００１５】
当然ながら、ドーピング量の制御はパラメータ（ＲＦ電力、周波数、真空度、ガス濃度等）に依存するため、これらのパラメータを常に一定範囲に収めておくことが必要とされている。しかしながら、これらのパラメータを一定範囲に収めてもしきい値のバラツキは生じていた。
【００１６】
従来のイオンドーピング方法では、意図的でなく添加された大気成分によっても、しきい値等のＴＦＴ特性が左右されてしまうため、制御することができなかった。
【００１７】
【課題を解決するための手段】
従来、ドーピング時に使用している原料ガスは、水素で希釈した０．１％のジボラン（Ｂ2Ｈ6）を用いており、プラズマ中のドーパント種比率が低く、さらにドープにかかる時間が長いため、その分、リーク等から混入した大気成分が多くイオン化されて同時に添加されていると考えられる。
【００１８】
上記課題を解決する手段の一つとして本発明は、水素に対する不純物イオン（代表的にはＢ、Ｐ）の濃度の比率を上げることによって、同時に半導体層に添加される大気成分（Ｃ、Ｎ、Ｏ）の濃度を減少させる、或いは大気成分が半導体層に添加されないようにすることを特徴としている。
【００１９】
また、本発明は、ドーパントガスにおける不純物イオンの濃度比率を上げることによって、ドーピング処理時間を短縮することができ、スループットが向上する。したがって、本発明においては、ドープにかかる時間が短くなったため、その分、リーク等から混入した大気成分がイオン化されにくくなったと考えられる。
【００２０】
上記本発明を用いてチャネル形成領域が形成されたＴＦＴは、極めて優れたＴＦＴ特性を備えるとともに各ＴＦＴの特性に関するバラツキを低減することができる。本発明によって、例えば、ＴＦＴ特性の一つであるしきい値の制御を極めて正確に行うことが可能となる。
【００２１】
本明細書で開示する発明の構成は、
半導体膜上に絶縁膜を形成した後、前記絶縁膜を介して前記半導体膜にｐ型の導電型を付与する不純物元素を１×１０15〜５×１０17ａｔｏｍｓ／ｃｍ3の濃度でイオンドーピングする半導体装置の作製方法であって、
水素で０．５％〜５％、好ましくは０．５％〜１％に希釈されたジボランを含む原料ガスにより前記半導体膜にボロン元素をドーピングすることを特徴とする半導体装置の作製方法である。
【００２２】
また、他の発明の構成は、
半導体膜にｎ型の導電型を付与する不純物元素またはｐ型の導電型を付与する不純物元素を１×１０15〜５×１０17ａｔｏｍｓ／ｃｍ3の濃度でイオンドーピングする半導体装置の作製方法であって、
前記半導体膜において、前記不純物元素と同時にイオンドーピングされる炭素の濃度を３×１０17ａｔｏｍｓ／ｃｍ3以下とすることを特徴とする半導体装置の作製方法である。
【００２３】
また、他の発明の構成は、
半導体膜にｎ型の導電型を付与する不純物元素またはｐ型の導電型を付与する不純物元素を１×１０15〜５×１０17ａｔｏｍｓ／ｃｍ3の濃度でイオンドーピングする半導体装置の作製方法であって、
前記半導体膜において、前記不純物元素と同時にイオンドーピングされる窒素の濃度を１×１０17ａｔｏｍｓ／ｃｍ3以下とすることを特徴とする半導体装置の作製方法である。
【００２４】
また、他の発明の構成は、
半導体膜にｎ型の導電型を付与する不純物元素またはｐ型の導電型を付与する不純物元素を１×１０15〜５×１０17ａｔｏｍｓ／ｃｍ3の濃度でイオンドーピングする半導体装置の作製方法であって、
前記半導体膜において、前記不純物元素と同時にイオンドーピングされる酸素の濃度を３×１０17ａｔｏｍｓ／ｃｍ3以下とすることを特徴とする半導体装置の作製方法である。
【００２５】
また、各上記構成における前記半導体膜において、前記不純物元素と同時にイオンドーピングされる水素の濃度を１×１０19ａｔｏｍｓ／ｃｍ3以下とすることを特徴としている。
【００２６】
また、他の発明の構成は、
半導体膜にｎ型の導電型を付与する不純物元素またはｐ型の導電型を付与する不純物元素を１×１０15〜５×１０17ａｔｏｍｓ／ｃｍ3の濃度でイオンドーピングする半導体装置の作製方法であって、
前記半導体膜において、前記不純物元素と同時にイオンドーピングされる水素の濃度を１×１０19ａｔｏｍｓ／ｃｍ3以下とすることを特徴とする半導体装置の作製方法である。
【００２７】
また、各上記構成において、前記イオンドーピングは、質量分離しないことを特徴としている。ここで、質量分離しないということは、イオン注入法ではなく、プラズマドーピング法であることを指している。また、イオン注入法で水素だけを半導体膜に添加することもできるが、質量が小さいため注入される深さが非常に深くなるため、所望の深さに所望の濃度で添加することは困難である。一方、質量分離しないイオンドーピングは、ジボランガスを用いた場合、Ｂ原子単独または、Ｂ原子に水素が結合したままの状態で半導体膜に添加することができる。
【００２８】
また、各上記構成において、前記イオンドーピングは、前記半導体膜上に絶縁膜を形成した後、前記絶縁膜を介してドーピングを行うことを特徴としている。このように絶縁膜の膜厚を調節することによって注入される深さを調節して、半導体膜における所望の深さに所望の濃度で添加する。また、この絶縁膜は大気からの汚染を防ぐ役目も果たしている。なお、絶縁膜を設けなくとも所望の深さに所望の濃度で添加することができる場合には、この絶縁膜を設ける必要は特にない。
【００２９】
また、各上記構成において、前記半導体膜をＴＦＴのチャネル形成領域とすることを特徴としている。即ち、各上記構成に記載のイオンドープは、チャネルドープである。
【００３０】
また、本発明は、チャネルドープの際、ドーピングガスにおけるドーパント（ここでは半導体にｎ型またはｐ型の導電性を付与する不純物元素を指している）の比率を上げることによって、ドーピング処理の際に同時に添加される大気成分（Ｃ、Ｎ、Ｏ）、または水素を低減させることを特徴としている。
【００３１】
また、各上記構成において、前記イオンドーピングは、ジボラン、ＢＦ2、またはボロンを含むガスを用いて、前記半導体膜にｐ型の導電性を付与する不純物元素をドーピングすることを特徴としている。
【００３２】
また、各上記構成において、前記イオンドーピングは、Ｐ、またはＡｓを含むガス、またはフォスフィンを用いて、前記半導体膜にｎ型の導電性を付与する不純物元素をドーピングすることを特徴としている。
【００３３】
また、各上記構成において、前記不純物元素はボロン元素であって、水素で０．５％〜５％に希釈されたジボランを含む原料ガスにより前記半導体膜にボロン元素をドーピングすることを特徴としている。
【００３４】
また、各上記構成において、前記不純物元素はボロン元素であって、水素で０．５％〜１％に希釈されたジボランを含む原料ガスにより前記半導体膜にボロン元素をドーピングすることを特徴としている。
【００３５】
なお、本明細書中では、ゲート電極はゲート絶縁膜を介してチャネル形成領域の上方に位置しているゲート配線の一部を指している。
【００３６】
また、上記手段に限定されず、ドーピング時に添加される大気成分の添加を可能な限り抑えて、チャネル形成領域となる領域に添加される不純物イオンの量を微量な量（望ましくは１×１０15〜５×１０17ａｔｏｍｓ／ｃｍ3）に制御できる手段であれば、特に限定されない。
【００３７】
例えば、他の手段の一つとして、分子量等が異なるためイオンの到達深さや分布が異なることを利用し、半導体膜に積層した絶縁膜の膜厚を調節することによって半導体層に添加される大気成分（Ｃ、Ｎ、Ｏ）の濃度を減少させてもよい。
【００３８】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００３９】
本発明は、イオンドーピング装置を用いて、チャネル形成領域に含まれる不純物イオン（ドナーもしくはアクセプターとなる）の添加量を正確に制御することを目的としている。
【００４０】
図２３〜図２５で用いた条件のうち、０．１％の濃度に代えて５％の濃度に水素で希釈されたジボランを含む原料ガスを用い、その他の条件、例えばイオン電流密度および総ドーズ量を同一とした。このような条件でドーピングした後、不純物濃度（Ｂ、Ｈ、Ｃ）を測定した結果を図１、不純物濃度（Ｂ、Ｈ、Ｎ）を測定した結果を図２、不純物濃度（Ｂ、Ｈ、Ｏ）を測定した結果を図３にそれぞれ示す。
【００４１】
図２３では、添加されたボロン濃度と炭素濃度がほぼ同程度でドーピングされていることが観察された。ボロンと炭素は分子量がほぼ同じであるため、ほぼ同じ濃度プロファイル（ピークの位置）となる。
【００４２】
一方、図１では、炭素濃度がボロン濃度と異なる濃度プロファイルを示し、且つ図２３よりも低減されていることが観察された。図１において、深さ１０００Å〜１２０００Åの範囲における炭素濃度は、１×１０15〜２×１０17ａｔｏｍｓ／ｃｍ3である。また、ボロン濃度は、１５００Å付近でピークを有し、１×１０15〜５×１０18ａｔｏｍｓ／ｃｍ3である。
【００４３】
同様に、図２では窒素濃度が図２４よりも十分の一程度低減されていることが観察された。図２において、深さ１０００Å〜１２０００Åの範囲における窒素濃度は、５×１０15〜１×１０17ａｔｏｍｓ／ｃｍ3である。
【００４４】
また、図３では酸素濃度が図２５よりも低減されていることが観察された。図３において、深さ１０００Å〜１２０００Åの範囲における酸素濃度は、８×１０15〜５×１０17ａｔｏｍｓ／ｃｍ3である。
【００４５】
また、ドーピング後のデータである図１〜図３とドーピング前のデータであるリファレンス（図２６〜図２８）とをそれぞれ比較した場合、各大気成分（Ｃ、Ｎ、Ｏ）の濃度は、ほぼ同一であった。このことから、ドーピングの際、同時に大気成分（Ｃ、Ｎ、Ｏ）が半導体層にほとんどドーピングされなかったことがわかる。
【００４６】
この現象は、ジボランの濃度を上げることで反応室内の総原子数に対するボロン元素の割合が増えたことが主に起因している。１０-6〜１０-7Ｔｏｒｒに真空引きされたチャンバー内には他の元素（Ｃ、Ｎ、Ｏ）のガスがわずかに残留している。しかし、他の元素（Ｃ、Ｎ、Ｏ）のガスに比べ高い濃度の原料ガスをそのチャンバー内に流入させてドーピングさせると、他の元素（Ｃ、Ｎ、Ｏ）がほとんどドーピングされない。
【００４７】
また、ジボランの濃度を上げることで反応室内の総原子数に対するボロン元素の割合は増えるが、イオン化させるために与えられるエネルギーが決定されているので、イオン化されてドーピングされるイオンの数が制限されたために生じたことも影響していると推測される。即ち、ボロン元素の割合が増加したことに相対してドーピングされる他の元素（Ｃ、Ｎ、Ｏ）のイオン数が減ったと推測できる。なお、水素原子は、他の元素に比べて非常に総原子数に対する割合が多いのでほとんど影響はない。
【００４８】
ただし、半導体層に水素原子を添加することで後の熱処理工程の際、添加された水素が拡散して、ＴＦＴ特性が向上する。この効果は、水素原子が同時に添加されないイオン注入法では得られないものである。また、同じ濃度の不純物元素を添加しようとすると、希釈濃度が低い方が多く水素原子が添加されてしまう。例えば、５％よりも０．１％の方が１０倍程度多い水素原子が添加されてしまう。このように水素が多く添加されると半導体層に与えられるダメージも大きい。従って、前記半導体膜において、前記不純物元素と同時にイオンドーピングされる水素原子の濃度を１×１０19ａｔｏｍｓ／ｃｍ3以下とすることが好ましい。
【００４９】
なお、５％の濃度に水素で希釈されたジボランを含む原料ガスを用いて半導体層にボロン濃度が１×１０17ａｔｏｍｓ／ｃｍ3含まれるようにする場合は、処理時間が１６秒と大変短くなり、装置の制御が困難となる。従って、０．５〜１％の濃度に水素で希釈されたジボランを含む原料ガスとすることが望ましい。また、この処理時間の短さも大気成分（Ｃ、Ｎ、Ｏ）が半導体層にほとんどドーピングされなかったことに関連していると思われる。
【００５０】
こうして得られた半導体層を用いたチャネル形成領域を有するＴＦＴは優れた特性を有し、所望のしきい値を得ることができた。
【００５１】
また、図２９はガウス関数によるフィッティングを示した図である。イオンドーピング法を用いた場合、イオン注入とは異なり、２つのピーク（Ｂ+イオンによるピークとＢ2 +イオンによるピーク）を有している。ただし、この図２９に示したデータは半導体基板上に酸化シリコン膜（４０００Å）が積層形成された試料を用いた。
【００５２】
また、ここでは不純物イオンをボロンとした例を示したが、特に限定されず、ボロンに代えて、実施者は他のｐ型を付与する不純物イオンやｎ型の導電型を付与する不純物イオン（Ｐ、またはＡｓ）を適宜用いることができる。
【００５３】
また、上記ジボランの濃度を増加させる手段に限定されず、例えば、他の手段の一つとして、分子量等が異なるため生成されたイオンの注入深さや分布が異なることを利用し、絶縁膜の膜厚を調節することによって半導体層に添加される大気成分（Ｃ、Ｎ、Ｏ）の濃度を減少させてもよい。
【００５４】
これらのデータは半導体基板を試料としたものであるが、基板上に形成された半導体膜にも同様の上記現象が得られる。特に、ドーピングを行いＴＦＴのチャネル形成領域を形成する工程に本実施の形態で示した方法を用いれば、所望の濃度でｐ型またはｎ型を付与する不純物元素を添加でき、しきい値電圧を得ることができる。
【００５５】
以上の構成でなる本発明について、さらに詳細な説明を以下に示す実施例で行うこととする。
【００５６】
【実施例】
［実施例１］
本発明の実施例を図４〜図６を用いて説明する。ここでは、画素部の画素ＴＦＴおよび保持容量と、画素部の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。
【００５７】
図４（Ａ）において、基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板や石英基板などを用いる。ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。そして、基板１０１のＴＦＴを形成する表面に、基板１０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜１０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０２ａを１０〜２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜１０２ｂを５０〜２００nm（好ましくは１００〜１５０nm）の厚さに積層形成する。ここでは下地膜１０２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させて形成しても良い。
【００５８】
酸化窒化シリコン膜は平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコン膜１０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。一方、酸化窒化水素化シリコン膜１０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することができる。
【００５９】
このようにして作製した酸化窒化シリコン膜１０２ａは、密度が９．２８×１０22/cm3であり、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）の２０℃におけるエッチング速度が約６３nm/minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。
【００６０】
次に、２５〜８０nm（好ましくは３０〜６０nm）の厚さで非晶質構造を有する半導体層１０３ａを、プラズマＣＶＤ法やスパッタ法などの方法で形成する。非晶質構造を有する半導体膜には、非晶質半導体層や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。プラズマＣＶＤ法で非晶質シリコン膜を形成する場合には、下地膜１０２と非晶質半導体層１０３ａとは両者を連続形成することも可能である。例えば、前述のように酸化窒化シリコン膜１０２ａと酸化窒化水素化シリコン膜１０２ｂをプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化シリコン膜１０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００６１】
そして、結晶化の工程を行い非晶質半導体層１０３ａから結晶質半導体層１０３ｂを作製する。その方法としてレーザーアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（ＲＴＡ法）を適用することができる。前述のようなガラス基板や耐熱性の劣るプラスチック基板を用いる場合には、特にレーザーアニール法を適用することが好ましい。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層１０３ｂを形成することもできる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atom％以下にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。
【００６２】
また、プラズマＣＶＤ法で非晶質シリコン膜の形成工程において、反応ガスにＳｉＨ4とアルゴン（Ａｒ）を用い、成膜時の基板温度を４００〜４５０℃として形成すると、非晶質シリコン膜の含有水素濃度を５atomic%以下にすることもできる。このような場合において水素を放出させるための熱処理は不要となる。
【００６３】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして図４（Ｂ）に示すように結晶質半導体層１０３ｂを得ることができる。
【００６４】
そして、結晶質半導体層１０３ｂ上に第１のフォトマスク（ＰＭ１）を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、図４（Ｃ）に示すように島状半導体層１０４〜１０８を形成する。結晶質シリコン膜のドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。
【００６５】
その後、プラズマＣＶＤ方またはスパッタ法により５０〜２００ｎｍの厚さの酸化シリコン膜によるマスク層を形成する。本実施例では１３０ｎｍの厚さの酸化シリコン膜を形成した。
【００６６】
そして、この状態で島状半導体層に対し、ＴＦＴのしきい値電圧（Ｖth）を制御する目的でｐ型を付与する不純物元素を１×１０16〜５×１０17atoms／cm3程度の濃度で島状半導体層の全面に添加する。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。その方法として、実施の形態に示したイオンドープ法が適している。イオンドープ法で０．５〜５％、好ましくは０．５〜１％の濃度に水素で希釈されたジボラン（Ｂ2Ｈ6）をソースガスとして用いボロン（Ｂ）を添加する。本実施例では、５％の濃度に水素で希釈されたジボランを含む原料ガスを用い、加速電圧８０ｋｅＶ、流量２５ｓｃｃｍ、電流密度５０ｎＡ、処理時間３９．４秒とし、２．６×１０17atoms／cm3程度のボロン濃度で島状半導体層の全面に添加した。５％の濃度とすることによって、半導体膜へのドーピング時にボロン以外に同時に添加されてしまう不純物元素（炭素、窒素、酸素）を低減することができる。
【００６７】
なお、ここでは全面に添加した例を示したが、マスクを用いて選択的に添加してもよい。また、ここでの工程は、チャネルドープ工程と呼ばれており、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。
【００６８】
次いで、ドーピング量の制御に用いたマスク層は除去した。ただし、工程数を低減するため、この絶縁膜をそのままゲート絶縁膜またはその一層として用いてもよい。
【００６９】
次いで、ゲート絶縁膜１０９を形成する。ゲート絶縁膜１０９はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０nmとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０nmの厚さで酸化窒化シリコン膜から形成する。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。また、ＳｉＨ4とＮ2ＯとＨ2とから作製する酸化窒化シリコン膜はゲート絶縁膜との界面欠陥密度を低減できるので好ましい。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、ＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製された酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００７０】
そして、図４（Ｄ）に示すように、第１の形状のゲート絶縁膜１０９上にゲート電極を形成するための耐熱性導電層１１１を２００〜４００nm（好ましくは２５０〜３５０nm）の厚さで形成する。耐熱性導電層は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。本明細書でいう耐熱性導電層にはＴａ、Ｔｉ、Ｗから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。これらの耐熱性導電層はスパッタ法やＣＶＤ法で形成されるものであり、低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とすると良い。本実施例ではＷ膜を３００nmの厚さで形成する。Ｗ膜はＷをターゲットとしてスパッタ法で形成しても良いし、６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩ・ｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩ・ｃｍを実現することができる。
【００７１】
一方、耐熱性導電層１１１にＴａ膜を用いる場合には、同様にスパッタ法で形成することが可能である。Ｔａ膜はスパッタガスにＡｒを用いる。また、スパッタ時のガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩ・cm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩ・cm程度でありゲート電極とするには不向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、Ｔａ膜の下地にＴａＮ膜を形成すればα相のＴａ膜が容易に得られる。また、図示しないが、耐熱性導電層１１１の下に２〜２０nm程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、耐熱性導電層１１１が微量に含有するアルカリ金属元素が第１の形状のゲート絶縁膜１０９に拡散するのを防ぐことができる。いずれにしても、耐熱性導電層１１１は抵抗率を１０〜５０μΩ・cmの範囲ですることが好ましい。
【００７２】
次に、第２のフォトマスク（ＰＭ２）を用い、フォトリソグラフィーの技術を使用してレジストによるマスク１１２〜１１７を形成する。そして、第１のエッチング処理を行う。本実施例ではＩＣＰエッチング装置を用い、エッチング用ガスにＣｌ2とＣＦ4を用い、１Paの圧力で３．２W/cm2のＲＦ（13.56MHz）電力を投入してプラズマを形成して行う。基板側（試料ステージ）にも２２４mW/cm2のＲＦ（13.56MHz）電力を投入し、これにより実質的に負の自己バイアス電圧が印加される。この条件でＷ膜のエッチング速度は約１００nm/minである。第１のエッチング処理はこのエッチング速度を基にＷ膜が丁度エッチングされる時間を推定し、それよりもエッチング時間を２０％増加させた時間をエッチング時間とした。
【００７３】
第１のエッチング処理により第１のテーパー形状を有する導電層１１８〜１２３が形成される。図２（Ａ）で示すと同様にテーパー部の角度は１５〜３０°が形成される。残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させるオーバーエッチングを施すものとする。Ｗ膜に対する酸化窒化シリコン膜（第１の形状のゲート絶縁膜１０９）の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされ第１のテーパー形状を有する導電層の端部近傍にテーパー形状が形成された第２の形状のゲート絶縁膜１３４が形成される。
【００７４】
そして、第１のドーピング処理を行い一導電型の不純物元素を島状半導体層に添加する。ここでは、ｎ型を付与する不純物元素添加の工程を行う。第１の形状の導電層を形成したマスク１１２〜１１７をそのまま残し、第１のテーパー形状を有する導電層１１８〜１２３をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。ｎ型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を１×１０13〜５×１０14atoms/cm2とし、加速電圧を８０〜１６０ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。このようなイオンドープ法により第１の不純物領域１２４〜１２８には１×１０20〜１×１０21atoms/cm3の濃度範囲でｎ型を付与する不純物元素が添加され、テーパー部の下方に形成される第２の不純物領域（Ａ）には同領域内で必ずしも均一ではないが１×１０17〜１×１０20atoms/cm3の濃度範囲でｎ型を付与する不純物元素が添加される。
【００７５】
この工程において、第２の不純物領域（Ａ）１２９〜１３２において、少なくとも第１の形状の導電層１１８〜１２３と重なった部分に含まれるｎ型を付与する不純物元素の濃度変化は、テーパー部の膜厚変化を反映する。即ち、第２の不純物領域（Ａ）１２９〜１３２へ添加されるリン（Ｐ）の濃度は、第１の形状の導電層に重なる領域において、該導電層の端部から内側に向かって徐々に濃度が低くなる。これはテーパー部の膜厚の差によって、半導体層に達するリン（Ｐ）の濃度が変化するためである。
【００７６】
次に、図５（Ｂ）に示すように第２のエッチング処理を行う。エッチング処理も同様にＩＣＰエッチング装置により行い、エッチングガスにＣＦ4とＣｌ2の混合ガスを用い、ＲＦ電力３．２W/cm2(13.56MHz)、バイアス電力４５mW/cm2(13.56MHz)、圧力１．０Ｐａでエッチングを行う。この条件で形成される第２の形状を有する導電層１４０〜１４５が形成される。その端部にはテーパー部が形成され、該端部から内側にむかって徐々に厚さが増加するテーパー形状となる。第１のエッチング処理と比較して基板側に印加するバイアス電力を低くした分等方性エッチングの割合が多くなり、テーパー部の角度は３０〜６０°となる。また、第２の形状のゲート絶縁膜１３４の表面が４０nm程度エッチングされ、新たに第３の形状のゲート絶縁膜１７０が形成される。
【００７７】
そして、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13/cm2のドーズ量で行い、第２の形状を有する導電層１４０〜１４５と重なる領域の不純物濃度を１×１０16〜１×１０18atoms/cm3となるようにする。このようにして、第２の不純物領域（Ｂ）１４６〜１５０を形成する。
【００７８】
そして、ｐチャネル型ＴＦＴを形成する島状半導体層１０４、１０６に一導電型とは逆の導電型の不純物領域１５６、１５７を形成する。この場合も第２の形状の導電層１４０、１４２をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層１０５、１０７、１０８は、第３のフォトマスク（ＰＭ３）を用いてレジストのマスク１５１〜１５３を形成し全面を被覆しておく。ここで形成される不純物領域１５６、１５７はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。不純物領域１５６、１５７のｐ型を付与する不純物元素の濃度は、２×１０20〜２×１０21atoms/cm3となるようにする。
【００７９】
しかしながら、この不純物領域１５６、１５７は詳細にはｎ型を付与する不純物元素を含有する３つの領域に分けて見ることができる。第３の不純物領域１５６ａ、１５７ａは１×１０20〜１×１０21atoms/cm3の濃度でｎ型を付与する不純物元素を含み、第４の不純物領域（Ａ）１５６ｂ、１５７ｂは１×１０17〜１×１０20atoms／cm3の濃度でｎ型を付与する不純物元素を含み、第４の不純物領域（Ｂ）１５６ｃ、１５７ｃは１×１０16〜５×１０18atoms/cm3の濃度でｎ型を付与する不純物元素を含んでいる。しかし、これらの不純物領域１５６ｂ、１５６ｃ、１５７ｂ、１５７ｃのｐ型を付与する不純物元素の濃度を１×１０19atoms／cm3以上となるようにし、第３の不純物領域１５６ａ、１５７ａにおいては、ｐ型を付与する不純物元素の濃度を１．５から３倍となるようにすることにより、第３の不純物領域でｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。また、第４の不純物領域（Ｂ）１５６ｃ、１５７ｃは一部が第２のテーパー形状を有する導電層１４０または１４２と一部が重なって形成される。
【００８０】
その後、図６（Ａ）に示すように、ゲート電極およびゲート絶縁膜上に第１の層間絶縁膜１５８を形成する。第１の層間絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１の層間絶縁膜１５８は無機絶縁物材料から形成する。第１の層間絶縁膜１５８の膜厚は１００〜２００nmとする。ここで、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。また、酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００８１】
そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板１０１として耐熱温度の低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい。
【００８２】
活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体層にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。いずれにしても、島状半導体層１０４〜１０８中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic％程度付与すれば良い。
【００８３】
次いで、第１の層間絶縁膜を覆って、有機絶縁物材料からなる第２の層間絶縁膜を形成する。有機絶縁物材料は、ポリイミド、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を用いればよい。
【００８４】
このように、第２の層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第１の層間絶縁膜１５８として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。
【００８５】
その後、第４のフォトマスク（ＰＭ４）を用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されたソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜１５９をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１の層間絶縁膜１５８をエッチングする。さらに、島状半導体層との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えて第３の形状のゲート絶縁膜１７０をエッチングすることによりコンタクトホールを形成することができる。
【００８６】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、第５のフォトマスク（ＰＭ５）によりレジストマスクパターンを形成し、エッチングによってソース線１６０〜１６４とドレイン線１６５〜１６８を形成する。画素電極１６９はドレイン線と一緒に形成される。画素電極１７１は隣の画素に帰属する画素電極を表している。図示していないが、本実施例ではこの配線を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する不純物領域とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成（図６（Ｃ）において１６０ａ〜１６９ａで示す）し、さらにその上に透明導電膜を８０〜１２０nmの厚さで形成（図６（Ｃ）において１６０ｂ〜１６９ｂで示す）した。透明導電膜には酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを好適に用いることができる。
【００８７】
こうして５枚のフォトマスクにより、同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ２００、第１のｎチャネル型ＴＦＴ２０、第２のｐチャネル型ＴＦＴ２０２、第２のｎチャネル型ＴＦＴ２０３、画素部には画素ＴＦＴ２０４、保持容量２０５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００８８】
駆動回路の第１のｐチャネル型ＴＦＴ２００には、第２のテーパー形状を有する導電層がゲート電極２２０としての機能を有し、島状半導体層１０４にチャネル形成領域２０６、ソース領域またはドレイン領域として機能する第３の不純物領域２０７ａ、ゲート電極２２０と重ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）２０７ｂ、一部がゲート電極２２０と重なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）２０７ｃを有する構造となっている。
【００８９】
第１のｎチャネル型ＴＦＴ２０１には、第２のテーパー形状を有する導電層がゲート電極２２１としての機能を有し、島状半導体層１０５にチャネル形成領域２０８、ソース領域またはドレイン領域として機能する第１の不純物領域２０９ａ、ゲート電極２２１と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）（Ａ）２０９ｂ、一部がゲート電極２２１と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２０９ｃを有する構造となっている。チャネル長２〜７μｍに対して、第２の不純物領域（Ｂ）２０９ｃがゲート電極２２１と重なる部分の長さは０．１〜０．３μｍとする。このＬovの長さはゲート電極２２１の厚さとテーパー部の角度から制御する。ｎチャネル型ＴＦＴにおいてこのようなＬＤＤ領域を形成することにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。
【００９０】
駆動回路の第２のｐチャネル型ＴＦＴ２０２は同様に、第２のテーパー形状を有する導電層がゲート電極２２２としての機能を有し、島状半導体層１０６にチャネル形成領域２１０、ソース領域またはドレイン領域として機能する第３の不純物領域２１１ａ、ゲート電極２２２と重ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）２１１ｂ、一部がゲート電極２２２と重なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）２１１ｃを有する構造となっている。
【００９１】
駆動回路の第２のｎチャネル型ＴＦＴ２０３には、第２のテーパー形状を有する導電層がゲート電極２２３としての機能を有し、島状半導体層１０７にチャネル形成領域２１２、ソース領域またはドレイン領域として機能する第１の不純物領域２１３ａ、ゲート電極２２３と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）２１３ｂ、一部がゲート電極２２３と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２１３ｃを有する構造となっている。第２のｎチャネル型ＴＦＴ２０１と同様に第２の不純物領域（Ｂ）２１３ｃがゲート電極２２３と重なる部分の長さは０．１〜０．３μｍとする。
【００９２】
駆動回路はシフトレジスタ回路、バッファ回路などのロジック回路やアナログスイッチで形成されるサンプリング回路などで形成される。図６（Ｂ）ではこれらを形成するＴＦＴを一対のソース・ドレイン間に一つのゲート電極を設けたシングルゲートの構造で示したが、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造としても差し支えない。
【００９３】
画素ＴＦＴ２０４には、第２のテーパー形状を有する導電層がゲート電極２２４としての機能を有し、島状半導体層１０８にチャネル形成領域２１４ａ、２１４ｂ、ソース領域またはドレイン領域として機能する第１の不純物領域２１５ａ、２１７、ゲート電極２２４と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）２１５ｂ、一部がゲート電極２２４と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２１５ｃを有する構造となっている。第２の不純物領域（Ｂ）２１３ｃがゲート電極２２４と重なる部分の長さは０．１〜０．３μｍとする。また、第１の不純物領域２１７から延在し、第２の不純物領域（Ａ）２１９ｂ、第２の不純物領域（Ｂ）２１９ｃ、導電型を決定する不純物元素が添加されていない領域２１８を有する半導体層と、第３の形状を有するゲート絶縁膜と同層で形成される絶縁層と、第２のテーパー形状を有する導電層から形成される容量配線２２５から保持容量が形成されている。
【００９４】
図１２は画素部のほぼ一画素分を示す上面図である。図中に示すＡ−Ａ'断面が図６（Ｂ）に示す画素部の断面図に対応している。画素ＴＦＴ２０４は、ゲート電極２２４は図示されていないゲート絶縁膜を介してその下の島状半導体層１０８と交差し、さらに複数の島状半導体層に跨って延在してゲート配線を兼ねるている。図示はしていないが、島状半導体層には、図６（Ｂ）で説明したソース領域、ドレイン領域、ＬＤＤ領域が形成されている。また、２３０はソース配線１６４とソース領域２１５ａとのコンタクト部、２３１は画素電極１６９とドレイン領域２１７とのコンタクト部である。保持容量２０５は、画素ＴＦＴ２０４のドレイン領域２１７から延在する半導体層とゲート絶縁膜を介して容量配線２２５が重なる領域で形成されている。この構成におて半導体層２１８には、価電子制御を目的とした不純物元素は添加されていない。
【００９５】
以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらにゲート電極を耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易としている。さらに、ゲート電極にゲート絶縁膜を介して重なるＬＤＤ領域を形成する際に、導電型を制御する目的で添加した不純物元素に濃度勾配を持たせてＬＤＤ領域を形成することで、特にドレイン領域近傍における電界緩和効果が高まることが期待できる。
【００９６】
アクティブマトリクス型の液晶表示装置の場合、第１のｐチャネル型ＴＦＴ２００と第１のｎチャネル型ＴＦＴ２０１は高速動作を重視するシフトレジスタ回路、バッファ回路、レベルシフタ回路などを形成するのに用いる。図６（Ｂ）ではこれらの回路をロジック回路部として表している。第１のｎチャネル型ＴＦＴ２０１の第２の不純物領域（Ｂ）２０９ｃはホットキャリア対策を重視した構造となっている。さらに、耐圧を高め動作を安定化させるために、図１０（Ａ）で示すようにこのロジック回路部のＴＦＴを第１のｐチャネル型ＴＦＴ２８０と第１のｎチャネル型ＴＦＴ２８１で形成しても良い。このＴＦＴは、一対のソース・ドレイン間に２つのゲート電極を設けたダブルゲート構造であり、このようなＴＦＴは本実施例の工程を用いて同様に作製できる。第１のｐチャネル型ＴＦＴ２８０には、島状半導体層にチャネル形成領域２３６ａ、２３６ｂ、ソースまたはドレイン領域として機能する第３の不純物領域２３８ａ、２３９ａ、２４０ａ、ＬＤＤ領域となる第４の不純物領域（Ａ）２３８ｂ、２３９ｂ、２４０ｂ及びゲート電極２３７と一部が重なりＬＤＤ領域となる第４の不純物領域（Ｂ）２３８ｃ、２３９ｃ、２４０ｃを有した構造となっている。第１のｎチャネル型ＴＦＴ２８１には、島状半導体層にチャネル形成領域２４１ａ、２４１ｂ、ソースまたはドレイン領域として機能する第１の不純物領域２４３ａ、２４４ａ、２４５ａとＬＤＤ領域となる第２の不純物領域（Ａ）２４３ｂ、２４４ｂ、２４５ｂ及びゲート電極２４２と一部が重なりＬＤＤ領域となる第２の不純物領域（Ｂ）２４３ｃ、２４４ｃ、２４５ｃを有している。チャネル長は３〜７μｍとして、ゲート電極と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の長さは０．１〜０．３μｍとする。
【００９７】
また、アナログスイッチで構成するサンプリング回路には、同様な構成とした第２のｐチャネル型ＴＦＴ２０２と第２のｎチャネル型ＴＦＴ２０３を適用することができる。サンプリング回路はホットキャリア対策と低オフ電流動作が重視されるので、図１０（Ｂ）で示すようにこの回路のＴＦＴを第２のｐチャネル型ＴＦＴ２８２と第２のｎチャネル型ＴＦＴ２８３で形成しても良い。この第２のｐチャネル型ＴＦＴ２８２は、一対のソース・ドレイン間に３つのゲート電極を設けたトリプルゲート構造であり、このようなＴＦＴは本実施例の工程を用いて同様に作製できる。第２のｐチャネル型ＴＦＴ２８２には、島状半導体層にチャネル形成領域２４６ａ、２４６ｂ、２４６ｃソースまたはドレイン領域として機能する第３の不純物領域２４９ａ、２５０ａ、２５１ａ、２５２ａ、ＬＤＤ領域となる第４の不純物領域（Ａ）２４９ｂ、２５０ｂ、２５１ｂ、２５２ｂ及びゲート電極２４７と一部が重なりＬＤＤ領域となる第４の不純物領域（Ｂ）２４９ｃ、２５０ｃ、２５１ｃ、２５２ｃを有した構造となっている。第２のｎチャネル型ＴＦＴ２８３には、島状半導体層にチャネル形成領域２５３ａ、２５３ｂ、ソースまたはドレイン領域として機能する第１の不純物領域２５５ａ、２５６ａ、２５７ａとＬＤＤ領域となる第２の不純物領域（Ａ）２５５ｂ、２５６ｂ、２５７ｂ及びゲート電極２５４と一部が重なりＬＤＤ領域となる第２の不純物領域（Ｂ）２５５ｃ、２５６ｃ、２５７ｃを有している。チャネル長は３〜７μｍとして、ゲート電極と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の長さは０．１〜０．３μｍとする。
【００９８】
このように、ＴＦＴのゲート電極の構成をシングルゲート構造とするか、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造とするかは、回路の特性に応じて実施者が適宣選択すれば良い。そして、本実施例で完成したアクティブマトリクス基板を用いることで反射型の液晶表示装置を作製することができる。
【００９９】
[実施例２]
実施例１ではゲート電極の材料にＷやＴａなどの耐熱性導電材料を用いる例を示した。このような材料を用いる理由は、ゲート電極形成後に導電型の制御を目的として半導体層に添加した不純物元素を４００〜７００℃の熱アニールによって活性化させる必要があり、その工程を実施する上でゲート電極に耐熱性を持たせる必要があるからである。しかしながら、このような耐熱性導電材料は面積抵抗で１０Ω程度あり、画面サイズが４インチクラスかそれ以上の表示装置には必ずしも適していない。ゲート電極に接続するゲート線を同じ材料で形成すると、基板上における引回し長さが必然的に大きくなり、配線抵抗の影響による配線遅延の問題を無視することができなくなる。
【０１００】
例えば、画素密度がＶＧＡの場合、４８０本のゲート配線と６４０本のソース線が形成され、ＸＧＡの場合には７６８本のゲート配線と１０２４本のソース配線が形成される。表示領域の画面サイズは、１３インチクラスの場合対角線の長さは３４０ｍｍとなり、１８インチクラスの場合には４６０ｍｍとなる。本実施例ではこのような液晶表示装置を実現する手段として、ゲート配線をＡｌや銅（Ｃｕ）などの低抵抗導電性材料で形成する方法について図７を用いて説明する。
【０１０１】
まず、実施例１と同様にして図４（Ａ）〜図５（Ｃ）に示す工程を行う。そして導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。
【０１０２】
この熱処理において、第２のテーパー形状を有する導電層１４０〜１４５は、導電層の表面から５〜８０nmの厚さで導電層（Ｃ）１７２ａ〜１７２ｆが形成される。例えば、第２のテーパー形状を有する導電層がＷの場合には、窒化タングステンが形成され、Ｔａの場合には窒化タンタルが形成される。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い（図７（Ａ））。
【０１０３】
活性化および水素化処理の後、ゲート線を低抵抗導電材料で形成する。低抵抗導電材料はＡｌやＣｕを主成分とするものであり、このような材料から形成される低抵抗導電層からゲート線を形成する。例えば、Ｔｉを０．１〜２重量％含むＡｌ膜を低抵抗導電層として全面に形成する（図示せず）。低抵抗導電層は２００〜４００nm（好ましくは２５０〜３５０nm）の厚さで形成する。そして、所定のレジストパターンを形成し、エッチング処理して、ゲート線１７３、１７４を形成する。このとき同じ材料で画素部に設ける保持容量と接続する容量線１７５も形成する。低抵抗導電層がＡｌを主成分とする材料である場合には、エッチング処理はリン酸系のエッチング溶液によるウエットエッチングで下地との選択加工性を保ってゲート線を形成することができる。第１の層間絶縁膜１７６は実施例１と同様にして形成する（図７（Ｂ））。
【０１０４】
その後、実施例１と同様にして有機絶縁物材料から成る第２の層間絶縁膜１５９、ソース線１６０〜１６４、ドレイン線１６５〜１６８、画素電極１６９、１７１を形成してアクティブマトリクス基板を完成させることができる。図８（Ａ）、（Ｂ）はこの状態の上面図を示し、図８（Ａ）のＢ−Ｂ'断面は図７（Ｃ）のＢ−Ｂ'に対応し、図８（Ｂ）のＣ−Ｃ'断面はＣ−Ｃ'にそれぞれ対応している。図８（Ａ）、（Ｂ）ではゲート絶縁膜、第１の層間絶縁膜、第２の層間絶縁膜を省略して示しているが、島状半導体層１０４、１０５、１０８の図示されていないソースおよびドレイン領域にソース線１６０、１６１、１６４とドレイン線１６５、１６６、及び画素電極１６９がコンタクトホールを介して接続している。また、図８（Ａ）のＤ−Ｄ'断面を図９（Ａ）に、図８（Ｂ）のＥ−Ｅ'断面を図９（Ｂ）にそれぞれ示す。ゲート線１７３はゲート電極２２０と、またゲート線１７４はゲート電極２２５と島状半導体層１０４、１０８の外側で重なるように形成され、ゲート電極と低抵抗導電層とがコンタクトホールを介さずに接触して電気的に導通している。このようにゲート線を低抵抗導電材料で形成することにより、配線抵抗を十分低減できる。従って、画素部（画面サイズ）が４インチクラス以上の表示装置に適用することができる。
【０１０５】
[実施例３]
実施例１で作製したアクティブマトリクス基板はそのまま反射型の表示装置に適用することができる。一方、透過型の液晶表示装置とする場合には画素部の各画素に設ける画素電極を透明電極で形成すれば良い。本実施例では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法について図１１を用いて説明する。
【０１０６】
アクティブマトリクス基板は実施例１と同様に作製する。図１１（Ａ）では、ソース配線とドレイン配線は導電性の金属膜をスパッタ法や真空蒸着法で形成する。ドレイン線２５６を例としてこの構成を図１１（Ｂ）で詳細に説明すると、Ｔｉ膜２５６ａを５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成する。そのＴｉ膜２５６ａ上に重ねてＡｌ膜２５６ｂを３００〜４００nmの厚さで形成し、さらにＴｉ膜２５６ｃまたは窒化チタン（ＴｉＮ）膜を１００〜２００nmの厚さで形成して３層構造とする。その後、透明導電膜を全面に形成し、フォトマスクを用いたパターニング処理およびエッチング処理により画素電極２５７を形成する。画素電極２５７は、有機樹脂材料から成る第２の層間絶縁膜上に形成され、コンタクトホールを介さずに画素ＴＦＴ２０４のドレイン線２５６と重なる部分を設け電気的な接続を形成している。
【０１０７】
図１１（Ｃ）では最初に第２の層間絶縁膜上に透明導電膜を形成し、パターニング処理およびエッチング処理をして画素電極２５８を形成した後、ドレイン線２５９を画素電極２５８とコンタクトホールを介さずに接続部を形成した例である。ドレイン線２５９は、図１１（Ｄ）で示すようにＴｉ膜２５９ａを５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜２５９ａ上に重ねてＡｌ膜２５９ｂを３００〜４００nmの厚さで形成して設ける。この構成にすると、画素電極２５８はドレイン配線２５９を形成するＴｉ膜２５９ａのみと接触することになる。その結果、透明導電膜材料とＡｌとが直接接し反応するのを確実に防止できる。
【０１０８】
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して熱安定性にも優れているので、図１１（Ａ）、（Ｂ）の構成においてドレイン配線２５６の端面で、Ａｌ膜２５６ｂが画素電極２５７と接触して腐蝕反応をすることを防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【０１０９】
実施例１では反射型の液晶表示装置を作製できるアクティブマトリクス基板を５枚のフォトマスクにより作製したが、さらに１枚のフォトマスクの追加（合計６枚）で、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。本実施例では、実施例１と同様な工程として説明したが、このような構成は実施例２で示すアクティブマトリクス基板に適用することができる。
【０１１０】
[実施例４]
本実施例では、実施例１〜実施例３で示したアクティブマトリクス基板のＴＦＴの活性層を形成する結晶質半導体層の他の作製方法について示す。結晶質半導体層は非晶質半導体層を熱アニール法やレーザーアニール法、またはＲＴＡ法などで結晶化させて形成するが、その他に特開平７−１３０６５２号公報で開示されている触媒元素を用いる結晶化法を適用することもできる。その場合の例を図１３を用いて説明する。
【０１１１】
図１３（Ａ）で示すように、実施例１と同様にして、ガラス基板１１０１上に下地膜１１０２ａ、１１０２ｂ、非晶質構造を有する半導体層１１０３を２５〜８０nmの厚さで形成する。非晶質半導体層は非晶質シリコン（ａ−Ｓｉ）膜、非晶質シリコン・ゲルマニウム（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン（ａ−ＳｉＣ）膜，非晶質シリコン・スズ（ａ−ＳｉＳｎ）膜などが適用できる。これらの非晶質半導体層は水素を０．１〜４０atomic%程度含有するようにして形成すると良い。例えば、非晶質シリコン膜を５５nmの厚さで形成する。そして、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピナーで基板を回転させて塗布するスピンコート法で触媒元素を含有する層１１０４を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層１１０４は、スピンコート法の他に印刷法やスプレー法、バーコーター法、或いはスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【０１１２】
そして、図１３（Ｂ）に示す結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atom％以下にする。非晶質シリコン膜の含有水素量が成膜後において最初からこの値である場合にはこの熱処理は必ずしも必要でない。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱アニールを行う。以上の工程により結晶質シリコン膜から成る結晶質半導体層１１０５を得ることができる（図１３（Ｃ））。しかし、この熱アニールによって作製された結晶質半導体層１１０５は、光学顕微鏡観察により巨視的に観察すると局所的に非晶質領域が残存していることが観察されることがあり、このような場合、同様にラマン分光法では４８０ｃｍ-1にブロードなピークを持つ非晶質成分が観測される。そのため、熱アニールの後に実施例１で説明したレーザーアニール法で結晶質半導体層１１０５を処理してその結晶性を高めることは有効な手段として適用できる。
【０１１３】
図１７は同様に触媒元素を用いる結晶化法の実施例であり、触媒元素を含有する層をスパッタ法により形成するものである。まず、実施例１と同様にして、ガラス基板１２０１上に下地膜１２０２ａ、１２０２ｂ、非晶質構造を有する半導体層１２０３を２５〜８０nmの厚さで形成する。そして、非晶質構造を有する半導体層１２０３の表面に０．５〜５nm程度の酸化膜（図示せず）を形成する。このような厚さの酸化膜は、プラズマＣＶＤ法やスパッタ法などで積極的に該当する被膜を形成しても良いが、１００〜３００℃に基板を加熱してプラズマ化した酸素雰囲気中に非晶質構造を有する半導体層１２０３の表面を晒しても良いし、過酸化水素水（Ｈ2Ｏ2）を含む溶液に非晶質構造を有する半導体層１２０３の表面を晒して形成しても良い。或いは、酸素を含む雰囲気中で紫外線光を照射してオゾンを発生させ、そのオゾン雰囲気中に非晶質構造を有する半導体層１２０３を晒すことによっても形成できる。
【０１１４】
このようにして表面に薄い酸化膜を有する非晶質構造を有する半導体層１２０３上に前記触媒元素を含有する層１２０４をスパッタ法で形成する。この層の厚さに限定はないが、１０〜１００nm程度の厚さに形成すれば良い。例えば、Ｎｉをターゲットとして、Ｎｉ膜を形成することは有効な方法である。スパッタ法では、電界で加速された前記触媒元素から成る高エネルギー粒子の一部が基板側にも飛来し、非晶質構造を有する半導体層１２０３の表面近傍、または該半導体層表面に形成した酸化膜中に打ち込まれる。その割合はプラズマ生成条件や基板のバイアス状態によって異なるものであるが、好適には非晶質構造を有する半導体層１２０３の表面近傍や該酸化膜中に打ち込まれる触媒元素の量を１×１０11〜１×１０14atoms/cm2程度となるようにすると良い。
【０１１５】
その後、触媒元素を含有する層１２０４を選択的に除去する。例えば、この層がＮｉ膜で形成されている場合には、硝酸などの溶液で除去することが可能であり、または、フッ酸を含む水溶液で処理すればＮｉ膜と非晶質構造を有する半導体層１２０３上に形成した酸化膜を同時に除去できる。いずれにしても、非晶質構造を有する半導体層１２０３の表面近傍の触媒元素の量を１×１０11〜１×１０14atoms/cm2程度となるようにしておく。そして、図１７（Ｂ）で示すように、図１３（Ｂ）と同様にして熱アニールによる結晶化の工程を行い、結晶質半導体層１２０５を得ることができる（図１７（Ｃ））。
【０１１６】
図１３または図１７で作製された結晶質半導体層１１０５、１２０５から島状半導体層１０４〜１０８を作製すれば、実施例１と同様にしてアクティブマトリクス基板を完成させることができる。しかし、結晶化の工程においてシリコンの結晶化を助長する触媒元素を使用した場合、島状半導体層中には微量（１×１０17〜１×１０19atoms/cm3程度）の触媒元素が残留する。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段がある。
【０１１７】
この目的におけるリン（Ｐ）によるゲッタリング処理は、図６（Ａ）で説明した活性化工程で同時に行うことができる。この様子を図１４で説明する。ゲッタリングに必要なリン（Ｐ）の濃度は高濃度ｎ型不純物領域の不純物濃度と同程度でよく、活性化工程の熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をその濃度でリン（Ｐ）を含有する不純物領域へ偏析させることができる（図１４で示す矢印の方向）。その結果その不純物領域には１×１０17〜１×１０19atoms/cm3程度の触媒元素が偏析した。このようにして作製したＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【０１１８】
[実施例５]
本実施例では実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。まず、図１５（Ａ）に示すように、図６（Ｂ）の状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。スペーサは数μｍの粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形成した後これをパターニングして形成する方法を採用した。このようなスペーサの材料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示パネルとしての機械的な強度を確保することができる。形状は円錐状、角錐状など特別の限定はないが、例えば円錐状としたときに具体的には、高さを１．２〜５μｍとし、平均半径を５〜７μｍ、平均半径と底部の半径との比を１対１．５とする。このとき側面のテーパー角は±１５°以下とする。
【０１１９】
スペーサの配置は任意に決定すれば良いが、好ましくは、図１５（Ａ）で示すように、画素部においては画素電極１６９のコンタクト部２３１と重ねてその部分を覆うように柱状スペーサ４０６を形成すると良い。コンタクト部２３１は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部２３１にスペーサ用の樹脂を充填する形で柱状スペーサ４０６を形成することでディスクリネーションなどを防止することができる。また、駆動回路のＴＦＴ上にもスペーサ４０５ａ〜４０５ｅを形成しておく。このスペーサは駆動回路部の全面に渡って形成しても良いし、図１５で示すようにソース線およびドレイン線を覆うようにして設けても良い。
【０１２０】
その後、配向膜４０７を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。画素部に設けた柱状スペーサ４０６の端部からラビング方向に対してラビングされない領域が２μｍ以下となるようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のＴＦＴ上に形成したスペーサ４０５ａ〜４０５ｅにより静電気からＴＦＴを保護する効果を得ることができる。また図では説明しないが、配向膜４０７を先に形成してから、スペーサ４０６、４０５ａ〜４０５ｅを形成した構成としても良い。
【０１２１】
対向側の対向基板４０１には、遮光膜４０２、透明導電膜４０３および配向膜４０４を形成する。遮光膜４０２はＴｉ膜、Ｃｒ膜、Ａｌ膜などを１５０〜３００nmの厚さで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤４０８で貼り合わせる。シール剤４０８にはフィラー（図示せず）が混入されていて、このフィラーとスペーサ４０６、４０５ａ〜４０５ｅによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料４０９を注入する。液晶材料には公知の液晶材料を用いれば良い。例えば、ＴＮ液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す、無しきい値反強誘電性混合液晶を用いることもできる。この無しきい値反強誘電性混合液晶には、Ｖ字型の電気光学応答特性を示すものもある。このようにして図１５（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成する。
【０１２２】
図１５において画素部において設けた柱状スペーサ４０６は、すべての画素に対して設けても良いが、マトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は２０〜１００％とすることが可能である。また、駆動回路部に設けるスペーサ４０５ａ〜４０５ｅはその全面を覆うように設けても良いし各ＴＦＴのソースおよびドレイン配線の位置にあわせて設けても良い。
【０１２３】
このようなアクティブマトリクス型液晶表示装置の構成を図１６の斜視図を用いて説明する。図１６においてアクティブマトリクス基板は、ガラス基板１０１上に形成された、画素部６０４と、走査信号駆動回路６０５と、画像信号駆動回路６０６とその他の信号処理回路６０７とで構成される。画素部６０４には画素ＴＦＴ２０４と保持容量２０５が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路６０５と画像信号駆動回路６０６からは、それぞれゲート線（ゲート電極と連続して形成されている場合は図６（Ｂ）の２２４に相当する）とソース線１６４が画素部６０４に延在し、画素ＴＦＴ２０４に接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）６１３が外部入力端子６０２に接続していて画像信号などを入力するのに用いる。ＦＰＣ６１３は補強樹脂６１４によって強固に接着されている。そして接続配線６０３でそれぞれの駆動回路に接続している。また、対向基板４０１には図示していない、遮光膜や透明電極が設けられている。
【０１２４】
このような構成の液晶表示装置は、実施例１〜３で示したアクティブマトリクス基板を用いて形成することができる。実施例１で示すアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施例３で示すアクティブマトリクス基板を用いると透過型の液晶表示装置を得ることができる。
【０１２５】
[実施例６]
本実施例では、実施例１のアクティブマトリクス基板を用いてエレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料を用いた自発光型の表示パネル（以下、ＥＬ表示装置と記す）を作製する例について説明する。図１８（Ａ）は本発明を用いたＥＬ表示パネルの上面図である。図１８（Ａ）において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと接続される。
【０１２６】
図１８（Ｂ）は図１８（Ａ）のＡ−Ａ'断面を表す図であり、このとき少なくとも画素部上、好ましくは駆動回路及び画素部上に対向板８０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤１９にはフィラー（図示せず）が混入されていて、このフィラーによりほぼ均一な間隔を持って２枚の基板が貼り合わせられている。さらに、シール材１９の外側とＦＰＣ１７の上面及び周辺は封止剤８１で密封する構造とする。封止剤８１はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
【０１２７】
このように、シール剤１９によりアクティブマトリクス基板１０と対向基板８０とが貼り合わされると、その間には空間が形成される。その空間には充填剤８３が充填される。この充填剤８３は対向板８０を接着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、ＥＬ層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤８３の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、ＥＬ層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜８２を形成し、充填剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構造としていある。
【０１２８】
対向板８０にはガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム（デュポン社の商品名）、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μｍのアルミニウム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、ＥＬ素子は密閉された状態となり外気から遮断されている。
【０１２９】
また、図１８（Ｂ）において基板１０、下地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴの内特にｎチャネル型ＴＦＴにははホットキャリア効果によるオン電流の低下や、Ｖthシフトやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構成のＬＤＤ領域が設けられている。
【０１３０】
例えば、駆動回路用ＴＦＴ２２とし、図６（Ｂ）に示すｐチャネル型ＴＦＴ２００、２０２とｎチャネル型ＴＦＴ２０１、２０３を用いれば良い。また、画素部用ＴＦＴ２３には図６（Ｂ）に示す画素ＴＦＴ２０４またはそれと同様な構造を有するｐチャネル型ＴＦＴを用いれば良い。
【０１３１】
図６（Ｂ）または図７（Ｂ）の状態のアクティブマトリクス基板からＥＬ表示装置を作製するには、ソース線、ドレイン線上に樹脂材料でなる層間絶縁膜（平坦化膜）２６を形成し、その上に画素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
【０１３２】
次に、ＥＬ層２９を形成する。ＥＬ層２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１３３】
ＥＬ層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１３４】
ＥＬ層２９を形成したら、その上に陰極３０を形成する。陰極３０とＥＬ層２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層２９と陰極３０を連続して形成するか、ＥＬ層２９を不活性雰囲気で形成し、大気解放しないで真空中で陰極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１３５】
なお、本実施例では陰極３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層２９上に蒸着法で１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極３０は３１で示される領域において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料３２を介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさらに樹脂層８０が形成され、この部分の接着強度を高めている。
【０１３６】
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１３７】
また、配線１６はシーリル１９と基板１０との間を隙間（但し封止剤８１で塞がれている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について説明したが、他の配線１４、１５も同様にしてシーリング材１８の下を通ってＦＰＣ１７に電気的に接続される。
【０１３８】
ここで画素部のさらに詳細な断面構造を図１９に示す。図１９（Ａ）において、基板２４０１上に設けられたスイッチング用ＴＦＴ２４０２は実施例１の図６（Ｂ）の画素ＴＦＴ２０４と同じ構造で形成される。ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【０１３９】
また、電流制御用ＴＦＴ２４０３は図６（Ｂ）で示すｎチャネル型ＴＦＴ２０１を用いて形成する。このとき、スイッチング用ＴＦＴ２４０２のドレイン線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に接続するゲート線である。
【０１４０】
このとき、電流制御用ＴＦＴ２４０３が本発明の構造であることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴにゲート電極と一部が重なるＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、動作の安定性を高めることができる。
【０１４１】
また、本実施例では電流制御用ＴＦＴ２４０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１４２】
スイッチング用ＴＦＴ２４０２及び電流制御用ＴＦＴ２４０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１４３】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２４０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４４が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。 なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１４４】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０nm（好ましくは４０〜１００nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１４５】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１４６】
陽極４７まで形成された時点でＥＬ素子２４０５が完成する。なお、ここでいうＥＬ素子２４０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。
【０１４７】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１４８】
以上のように本発明のＥＬ表示パネルは、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
【０１４９】
図１９（Ｂ）はＥＬ層の構造を反転させた例を示す。電流制御用ＴＦＴ２６０１は図６（Ｂ）のｐチャネル型ＴＦＴ２００を用いて形成される。作製プロセスは実施例１を参照すれば良い。本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１５０】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。本実施例の場合、発光層５３で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。
【０１５１】
尚、本実施例の構成は、実施例１〜２に示したＴＦＴの構成を自由に組み合わせて実施することが可能である。
【０１５２】
［実施例７］
本発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施できる。
【０１５３】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２０、図２１、及び図２２に示す。
【０１５４】
図２０（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を画像入力部２００２、表示部２００３やその他の駆動回路に適用することができる。
【０１５５】
図２０（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２やその他の駆動回路に適用することができる。
【０１５６】
図２０（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５やその他の駆動回路に適用できる。
【０１５７】
図２０（Ｄ）は頭部取り付け型のＥＬディスプレイの一部（右片側）であり、本体２３０１、信号ケーブル２３０２、頭部固定バンド２３０３、表示部２３０４、光学系２３０５、表示装置２３０６等を含む。本発明は表示装置２３０６に用いることができる。
【０１５８】
図２０（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の駆動回路に適用することができる。
【０１５９】
図２０（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２やその他の駆動回路に適用することができる。
【０１６０】
図２１（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。
【０１６１】
図２１（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。
【０１６２】
なお、図２１（Ｃ）は、図２１（Ａ）及び図２１（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２１（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６３】
また、図２１（Ｄ）は、図２１（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２１（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６４】
ただし、図２１に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬ表示装置での適用例は図示していない。
【０１６５】
図２２（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の駆動回路に適用することができる。
【０１６６】
図２２（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３やその他の駆動回路に適用することができる。
【０１６７】
図２２（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１６８】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜６のどのような組み合わせからなる構成を用いても実現することができる。
【０１６９】
［実施例８］
本実施例では、チャネル形成領域のボロン濃度が１．６×１０17／ｃｍ3となるようにドーズ量を設定して、０．１％水素希釈ガスをチャネルドープに用いて作製したＴＦＴと、５％水素希釈ガスをチャネルドープに用いて作製したＴＦＴとを比較した。なお、チャネルドープ以外の工程は実施例１に従い、全て同一とした。
【０１７０】
図３０は、５％水素希釈ガスをチャネルドーピングに用いたＴＦＴの電圧／電流特性（Ｉ―Ｖカーブとも呼ぶ）である。ＴＦＴのしきい値（Ｖｔｈ）は、１．４３Ｖ、Ｓ値は、０．２０１Ｖ／ｄｅｃ、電界効果移動度（μＦＥ）は、１８５．２ｃｍ2／Ｖｓ、オン電流値は、Ｖｄｓ（ソース領域とドレイン領域の電圧差）＝５Ｖの時に２．４４×１０-4Ａ、オフ電流値は、Ｖｄｓ＝５Ｖの時に１．７×１０-11Ａ、Shift-1は、―０．２３１Ｖとなった。なお、Ｓ値とは、サブスレッシュルド係数の略であり、Ｉ―Ｖカーブの立ち上がり部分における最大傾きの逆数を指し、Shift-1は、Ｉ―Ｖカーブの立ち上がりの電圧値を示している。
【０１７１】
また、図３１は、０．１％水素希釈ガスをチャネルドープに用いたＴＦＴの電圧／電流特性である。ＴＦＴのしきい値（Ｖｔｈ）は、１．３６１Ｖ、Ｓ値は、０．３０８Ｖ／ｄｅｃ、電界効果移動度（μＦＥ）は、１７８．５ｃｍ2／Ｖｓ、オン電流値は、Ｖｄｓ（ソース領域とドレイン領域の電圧差）＝５Ｖの時に２．６５×１０-4Ａ、オフ電流値は、Ｖｄｓ＝５Ｖの時に１．４３×１０-11Ａ、Shift-1は、―１．０８６Ｖとなった。
【０１７２】
図３０、図３１の実験結果から、５％水素希釈ガスのほうが、ＴＦＴ特性が良好であり、特にＳ値が小さく抑えられている。また、５％水素希釈ガスのほうが、Shift-1の値はゼロに近づいている。０．１％水素希釈のほうのＴＦＴ特性が低い原因は、ドーピング処理の際に同時に添加される大気成分、あるいは水素が多くなり、結果的には半導体に与えるダメージ（注入欠陥等）が多くなったためと考えられる。
【０１７３】
このように、ボロンのチャネルドープの際、ドーピングガスにおけるドーパント（Ｂ）量の比率を上げることによって、ドーピング処理の際に同時に添加される大気成分（Ｃ、Ｎ、Ｏ）、または水素を低減させ、良好、且つ、安定した特性を示すＴＦＴを備えた半導体装置を得ることができる。
【０１７４】
【発明の効果】
本発明により、添加される大気成分（Ｃ、Ｎ、Ｏ）または水素の濃度を抑えつつ、微量な量（１×１０15〜１×１０17ａｔｏｍｓ／ｃｍ3）の不純物元素、代表的にはボロンをドープすることができるため、所望のしきい値を得ることができる。また、本発明はイオンドーピング装置を用い、短時間でドーピングを行うためスループットが高い。
【図面の簡単な説明】
【図１】 ８０ｋＶ、５％水素希釈Ｂによる濃度プロファイル（Ｃ、Ｂ、Ｈ）を示す図である。
【図２】 ８０ｋＶ、５％水素希釈Ｂによる濃度プロファイル（Ｎ、Ｂ、Ｈ）を示す図である。
【図３】 ８０ｋＶ、５％水素希釈Ｂによる濃度プロファイル（Ｏ、Ｂ、Ｈ）を示す図である。
【図４】 アクティブマトリクス基板の作製工程を示す図。（実施例１）
【図５】 アクティブマトリクス基板の作製工程を示す図。（実施例１）
【図６】 アクティブマトリクス基板の作製工程を示す図。（実施例１）
【図７】 アクティブマトリクス基板の作製工程を示す図。（実施例２）
【図８】 アクティブマトリクス基板の作製工程における上面を示す図。
【図９】 アクティブマトリクス基板の作製工程における断面構造を示す図。
【図１０】 アクティブマトリクス基板の断面構造を示す図。（実施例１）
【図１１】 アクティブマトリクス基板の断面構造を示す図。
【図１２】 画素上面図を示す図。
【図１３】 アクティブマトリクス基板の作製工程を示す図。
【図１４】 アクティブマトリクス基板の作製工程を示す図。
【図１５】 アクティブマトリクス型液晶表示装置の断面構造図。
【図１６】 ＡＭ−ＬＣＤの外観を示す図。
【図１７】 アクティブマトリクス基板の作製工程を示す図。
【図１８】 アクティブマトリクス型ＥＬ表示装置の構成を示す図。
【図１９】 アクティブマトリクス型ＥＬ表示装置の断面構造図。
【図２０】 電子機器の一例を示す図。
【図２１】 電子機器の一例を示す図。
【図２２】 電子機器の一例を示す図。
【図２３】 ８０ｋＶ、０．１％水素希釈Ｂによる濃度プロファイル（Ｃ、Ｂ、Ｈ）を示す図である。
【図２４】 ８０ｋＶ、０．１％水素希釈Ｂによる濃度プロファイル（Ｎ、Ｂ、Ｈ）を示す図である。
【図２５】 ８０ｋＶ、０．１％水素希釈Ｂによる濃度プロファイル（Ｏ、Ｂ、Ｈ）を示す図である。
【図２６】 リファレンスの濃度プロファイル（Ｈ）を示す図である。
【図２７】 リファレンスの濃度プロファイル（Ｃ）を示す図である。
【図２８】 リファレンスの濃度プロファイル（Ｎ、Ｏ）を示す図である。
【図２９】 ３０ｋＶ、５％水素希釈Ｂによる濃度プロファイル（Ｂ）をガウス関数によりフィッティングした図である。
【図３０】 ５％水素希釈Ｂによるチャネルドープを用いて作製されたＴＦＴの電圧／電流特性を示す図である。
【図３１】 ０．１％水素希釈Ｂによるチャネルドープを用いてＴＦＴの電圧／電流特性を示す図である。
【発明の属する技術分野】
本発明は薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置の作製方法に関する。例えば、液晶表示パネルに代表される電気光学装置およびその様な電気光学装置を部品として搭載した電子機器に関する。
【０００２】
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
【０００３】
【従来の技術】
近年、絶縁表面を有する基板上に形成された半導体薄膜（厚さ数〜数百ｎｍ程度）を用いて薄膜トランジスタ（ＴＦＴ）を構成する技術が注目されている。薄膜トランジスタはＩＣや電気光学装置のような電子デバイスに広く応用され、特に画像表示装置のスイッチング素子として開発が急がれている。
【０００４】
結晶質半導体膜（代表的にはポリシリコン等）を半導体層として用いたＴＦＴは、非晶質半導体膜（代表的にはアモルファスシリコン等）に比べて、移動度が大きいため、盛んに使用されるようになっている。
【０００５】
しかし、ポリシリコンＴＦＴは、アモルファスシリコンＴＦＴに比べ多くの優位点を有しているものの、チャネル形成領域に存在する不純物や欠陥等がＴＦＴの特性、特にしきい値特性に大きな影響を与えてしまうという問題があった。
【０００６】
例えば、しきい値電圧が０Ｖよりもマイナス側にシフトした場合、ｎチャネル型ＴＦＴにおいてはノーマリ・オン特性となるため、正常なスイッチング動作が不可能となってしまっていた。
【０００７】
このような問題に対して、イオンドーピング装置またはイオン注入装置を用いてチャネル形成領域にボロンイオン等を添加することによりＴＦＴのしきい値を制御する方法が知られている。
【０００８】
【発明が解決しようとする課題】
一般的にＩＣ製造プロセスではイオン注入装置を用いて不純物イオンを選択的に注入している。このイオン注入装置は、不純物イオンを電界加速し、さらに質量分離を行って目的のイオン種のみを注入するものであり、高精度である点に特徴がある一方、スループットが悪く、非常に高価な装置となっている。イオン注入装置は、特に、大型基板を処理するアクティブマトリクス型の表示装置の量産には適していない。そこで、大型基板を処理するアクティブマトリクス型の表示装置の量産には、大面積の半導体薄膜に一括で不純物イオンを添加するイオンドーピング装置が用いられている。
【０００９】
このイオンドーピング装置はチャンバ内に原料気体を流し、その原料気体を公知の方法によりプラズマ化させて、含有されている不純物イオンをイオン化して結晶質半導体膜に添加する。質量分離を行わないため、目的のイオン種以外のイオンが添加されるが、スループットに優れている。
【００１０】
この従来のしきい値を制御する方法において、チャネル形成領域に添加するボロンイオンの量を非常に微量とすることが必要とされている。しかしながら、イオンドーピング装置を用いた場合、チャネル形成領域に添加するための微量な量のボロンイオンを正確に制御することは困難であった。
【００１１】
例えば、試料（半導体基板）にイオンドーピング装置を用いてチャネル形成領域となる領域にボロンイオンを添加した場合、通常、図２３〜図２５に示すボロン濃度分布が得られる。
【００１２】
図２３〜図２５は従来の方法によりボロンイオンを加速電圧８０ｋｅＶで添加した場合に得られるボロン濃度の分布（ＳＩＭＳ測定による）を示すグラフである。図２３〜図２５において横軸は深さ、縦軸は濃度を示している。
【００１３】
また、リファレンスとしてドーピング前の試料に含まれる不純物濃度を調べた。図２６はドーピング前の試料に含まれる水素（Ｈ）の濃度分布、図２７は炭素（Ｃ）の濃度分布、図２８は酸素（Ｏ）及び窒素（Ｎ）の濃度分布を示している。
【００１４】
図２３〜図２５に示したように、ドーピングによってボロンだけでなく、同時に窒素（Ｎ）、酸素（Ｏ）、炭素（Ｃ）、水素（Ｈ）が添加されていることが観察されている。このことから、ドーピング時において同時に大気成分が添加されていることが明らかである。本発明者は、これらの大気成分がＴＦＴ特性のバラツキを生じさせている大きな要因の一つと考えた。
【００１５】
当然ながら、ドーピング量の制御はパラメータ（ＲＦ電力、周波数、真空度、ガス濃度等）に依存するため、これらのパラメータを常に一定範囲に収めておくことが必要とされている。しかしながら、これらのパラメータを一定範囲に収めてもしきい値のバラツキは生じていた。
【００１６】
従来のイオンドーピング方法では、意図的でなく添加された大気成分によっても、しきい値等のＴＦＴ特性が左右されてしまうため、制御することができなかった。
【００１７】
【課題を解決するための手段】
従来、ドーピング時に使用している原料ガスは、水素で希釈した０．１％のジボラン（Ｂ2Ｈ6）を用いており、プラズマ中のドーパント種比率が低く、さらにドープにかかる時間が長いため、その分、リーク等から混入した大気成分が多くイオン化されて同時に添加されていると考えられる。
【００１８】
上記課題を解決する手段の一つとして本発明は、水素に対する不純物イオン（代表的にはＢ、Ｐ）の濃度の比率を上げることによって、同時に半導体層に添加される大気成分（Ｃ、Ｎ、Ｏ）の濃度を減少させる、或いは大気成分が半導体層に添加されないようにすることを特徴としている。
【００１９】
また、本発明は、ドーパントガスにおける不純物イオンの濃度比率を上げることによって、ドーピング処理時間を短縮することができ、スループットが向上する。したがって、本発明においては、ドープにかかる時間が短くなったため、その分、リーク等から混入した大気成分がイオン化されにくくなったと考えられる。
【００２０】
上記本発明を用いてチャネル形成領域が形成されたＴＦＴは、極めて優れたＴＦＴ特性を備えるとともに各ＴＦＴの特性に関するバラツキを低減することができる。本発明によって、例えば、ＴＦＴ特性の一つであるしきい値の制御を極めて正確に行うことが可能となる。
【００２１】
本明細書で開示する発明の構成は、
半導体膜上に絶縁膜を形成した後、前記絶縁膜を介して前記半導体膜にｐ型の導電型を付与する不純物元素を１×１０15〜５×１０17ａｔｏｍｓ／ｃｍ3の濃度でイオンドーピングする半導体装置の作製方法であって、
水素で０．５％〜５％、好ましくは０．５％〜１％に希釈されたジボランを含む原料ガスにより前記半導体膜にボロン元素をドーピングすることを特徴とする半導体装置の作製方法である。
【００２２】
また、他の発明の構成は、
半導体膜にｎ型の導電型を付与する不純物元素またはｐ型の導電型を付与する不純物元素を１×１０15〜５×１０17ａｔｏｍｓ／ｃｍ3の濃度でイオンドーピングする半導体装置の作製方法であって、
前記半導体膜において、前記不純物元素と同時にイオンドーピングされる炭素の濃度を３×１０17ａｔｏｍｓ／ｃｍ3以下とすることを特徴とする半導体装置の作製方法である。
【００２３】
また、他の発明の構成は、
半導体膜にｎ型の導電型を付与する不純物元素またはｐ型の導電型を付与する不純物元素を１×１０15〜５×１０17ａｔｏｍｓ／ｃｍ3の濃度でイオンドーピングする半導体装置の作製方法であって、
前記半導体膜において、前記不純物元素と同時にイオンドーピングされる窒素の濃度を１×１０17ａｔｏｍｓ／ｃｍ3以下とすることを特徴とする半導体装置の作製方法である。
【００２４】
また、他の発明の構成は、
半導体膜にｎ型の導電型を付与する不純物元素またはｐ型の導電型を付与する不純物元素を１×１０15〜５×１０17ａｔｏｍｓ／ｃｍ3の濃度でイオンドーピングする半導体装置の作製方法であって、
前記半導体膜において、前記不純物元素と同時にイオンドーピングされる酸素の濃度を３×１０17ａｔｏｍｓ／ｃｍ3以下とすることを特徴とする半導体装置の作製方法である。
【００２５】
また、各上記構成における前記半導体膜において、前記不純物元素と同時にイオンドーピングされる水素の濃度を１×１０19ａｔｏｍｓ／ｃｍ3以下とすることを特徴としている。
【００２６】
また、他の発明の構成は、
半導体膜にｎ型の導電型を付与する不純物元素またはｐ型の導電型を付与する不純物元素を１×１０15〜５×１０17ａｔｏｍｓ／ｃｍ3の濃度でイオンドーピングする半導体装置の作製方法であって、
前記半導体膜において、前記不純物元素と同時にイオンドーピングされる水素の濃度を１×１０19ａｔｏｍｓ／ｃｍ3以下とすることを特徴とする半導体装置の作製方法である。
【００２７】
また、各上記構成において、前記イオンドーピングは、質量分離しないことを特徴としている。ここで、質量分離しないということは、イオン注入法ではなく、プラズマドーピング法であることを指している。また、イオン注入法で水素だけを半導体膜に添加することもできるが、質量が小さいため注入される深さが非常に深くなるため、所望の深さに所望の濃度で添加することは困難である。一方、質量分離しないイオンドーピングは、ジボランガスを用いた場合、Ｂ原子単独または、Ｂ原子に水素が結合したままの状態で半導体膜に添加することができる。
【００２８】
また、各上記構成において、前記イオンドーピングは、前記半導体膜上に絶縁膜を形成した後、前記絶縁膜を介してドーピングを行うことを特徴としている。このように絶縁膜の膜厚を調節することによって注入される深さを調節して、半導体膜における所望の深さに所望の濃度で添加する。また、この絶縁膜は大気からの汚染を防ぐ役目も果たしている。なお、絶縁膜を設けなくとも所望の深さに所望の濃度で添加することができる場合には、この絶縁膜を設ける必要は特にない。
【００２９】
また、各上記構成において、前記半導体膜をＴＦＴのチャネル形成領域とすることを特徴としている。即ち、各上記構成に記載のイオンドープは、チャネルドープである。
【００３０】
また、本発明は、チャネルドープの際、ドーピングガスにおけるドーパント（ここでは半導体にｎ型またはｐ型の導電性を付与する不純物元素を指している）の比率を上げることによって、ドーピング処理の際に同時に添加される大気成分（Ｃ、Ｎ、Ｏ）、または水素を低減させることを特徴としている。
【００３１】
また、各上記構成において、前記イオンドーピングは、ジボラン、ＢＦ2、またはボロンを含むガスを用いて、前記半導体膜にｐ型の導電性を付与する不純物元素をドーピングすることを特徴としている。
【００３２】
また、各上記構成において、前記イオンドーピングは、Ｐ、またはＡｓを含むガス、またはフォスフィンを用いて、前記半導体膜にｎ型の導電性を付与する不純物元素をドーピングすることを特徴としている。
【００３３】
また、各上記構成において、前記不純物元素はボロン元素であって、水素で０．５％〜５％に希釈されたジボランを含む原料ガスにより前記半導体膜にボロン元素をドーピングすることを特徴としている。
【００３４】
また、各上記構成において、前記不純物元素はボロン元素であって、水素で０．５％〜１％に希釈されたジボランを含む原料ガスにより前記半導体膜にボロン元素をドーピングすることを特徴としている。
【００３５】
なお、本明細書中では、ゲート電極はゲート絶縁膜を介してチャネル形成領域の上方に位置しているゲート配線の一部を指している。
【００３６】
また、上記手段に限定されず、ドーピング時に添加される大気成分の添加を可能な限り抑えて、チャネル形成領域となる領域に添加される不純物イオンの量を微量な量（望ましくは１×１０15〜５×１０17ａｔｏｍｓ／ｃｍ3）に制御できる手段であれば、特に限定されない。
【００３７】
例えば、他の手段の一つとして、分子量等が異なるためイオンの到達深さや分布が異なることを利用し、半導体膜に積層した絶縁膜の膜厚を調節することによって半導体層に添加される大気成分（Ｃ、Ｎ、Ｏ）の濃度を減少させてもよい。
【００３８】
【発明の実施の形態】
本発明の実施形態について、以下に説明する。
【００３９】
本発明は、イオンドーピング装置を用いて、チャネル形成領域に含まれる不純物イオン（ドナーもしくはアクセプターとなる）の添加量を正確に制御することを目的としている。
【００４０】
図２３〜図２５で用いた条件のうち、０．１％の濃度に代えて５％の濃度に水素で希釈されたジボランを含む原料ガスを用い、その他の条件、例えばイオン電流密度および総ドーズ量を同一とした。このような条件でドーピングした後、不純物濃度（Ｂ、Ｈ、Ｃ）を測定した結果を図１、不純物濃度（Ｂ、Ｈ、Ｎ）を測定した結果を図２、不純物濃度（Ｂ、Ｈ、Ｏ）を測定した結果を図３にそれぞれ示す。
【００４１】
図２３では、添加されたボロン濃度と炭素濃度がほぼ同程度でドーピングされていることが観察された。ボロンと炭素は分子量がほぼ同じであるため、ほぼ同じ濃度プロファイル（ピークの位置）となる。
【００４２】
一方、図１では、炭素濃度がボロン濃度と異なる濃度プロファイルを示し、且つ図２３よりも低減されていることが観察された。図１において、深さ１０００Å〜１２０００Åの範囲における炭素濃度は、１×１０15〜２×１０17ａｔｏｍｓ／ｃｍ3である。また、ボロン濃度は、１５００Å付近でピークを有し、１×１０15〜５×１０18ａｔｏｍｓ／ｃｍ3である。
【００４３】
同様に、図２では窒素濃度が図２４よりも十分の一程度低減されていることが観察された。図２において、深さ１０００Å〜１２０００Åの範囲における窒素濃度は、５×１０15〜１×１０17ａｔｏｍｓ／ｃｍ3である。
【００４４】
また、図３では酸素濃度が図２５よりも低減されていることが観察された。図３において、深さ１０００Å〜１２０００Åの範囲における酸素濃度は、８×１０15〜５×１０17ａｔｏｍｓ／ｃｍ3である。
【００４５】
また、ドーピング後のデータである図１〜図３とドーピング前のデータであるリファレンス（図２６〜図２８）とをそれぞれ比較した場合、各大気成分（Ｃ、Ｎ、Ｏ）の濃度は、ほぼ同一であった。このことから、ドーピングの際、同時に大気成分（Ｃ、Ｎ、Ｏ）が半導体層にほとんどドーピングされなかったことがわかる。
【００４６】
この現象は、ジボランの濃度を上げることで反応室内の総原子数に対するボロン元素の割合が増えたことが主に起因している。１０-6〜１０-7Ｔｏｒｒに真空引きされたチャンバー内には他の元素（Ｃ、Ｎ、Ｏ）のガスがわずかに残留している。しかし、他の元素（Ｃ、Ｎ、Ｏ）のガスに比べ高い濃度の原料ガスをそのチャンバー内に流入させてドーピングさせると、他の元素（Ｃ、Ｎ、Ｏ）がほとんどドーピングされない。
【００４７】
また、ジボランの濃度を上げることで反応室内の総原子数に対するボロン元素の割合は増えるが、イオン化させるために与えられるエネルギーが決定されているので、イオン化されてドーピングされるイオンの数が制限されたために生じたことも影響していると推測される。即ち、ボロン元素の割合が増加したことに相対してドーピングされる他の元素（Ｃ、Ｎ、Ｏ）のイオン数が減ったと推測できる。なお、水素原子は、他の元素に比べて非常に総原子数に対する割合が多いのでほとんど影響はない。
【００４８】
ただし、半導体層に水素原子を添加することで後の熱処理工程の際、添加された水素が拡散して、ＴＦＴ特性が向上する。この効果は、水素原子が同時に添加されないイオン注入法では得られないものである。また、同じ濃度の不純物元素を添加しようとすると、希釈濃度が低い方が多く水素原子が添加されてしまう。例えば、５％よりも０．１％の方が１０倍程度多い水素原子が添加されてしまう。このように水素が多く添加されると半導体層に与えられるダメージも大きい。従って、前記半導体膜において、前記不純物元素と同時にイオンドーピングされる水素原子の濃度を１×１０19ａｔｏｍｓ／ｃｍ3以下とすることが好ましい。
【００４９】
なお、５％の濃度に水素で希釈されたジボランを含む原料ガスを用いて半導体層にボロン濃度が１×１０17ａｔｏｍｓ／ｃｍ3含まれるようにする場合は、処理時間が１６秒と大変短くなり、装置の制御が困難となる。従って、０．５〜１％の濃度に水素で希釈されたジボランを含む原料ガスとすることが望ましい。また、この処理時間の短さも大気成分（Ｃ、Ｎ、Ｏ）が半導体層にほとんどドーピングされなかったことに関連していると思われる。
【００５０】
こうして得られた半導体層を用いたチャネル形成領域を有するＴＦＴは優れた特性を有し、所望のしきい値を得ることができた。
【００５１】
また、図２９はガウス関数によるフィッティングを示した図である。イオンドーピング法を用いた場合、イオン注入とは異なり、２つのピーク（Ｂ+イオンによるピークとＢ2 +イオンによるピーク）を有している。ただし、この図２９に示したデータは半導体基板上に酸化シリコン膜（４０００Å）が積層形成された試料を用いた。
【００５２】
また、ここでは不純物イオンをボロンとした例を示したが、特に限定されず、ボロンに代えて、実施者は他のｐ型を付与する不純物イオンやｎ型の導電型を付与する不純物イオン（Ｐ、またはＡｓ）を適宜用いることができる。
【００５３】
また、上記ジボランの濃度を増加させる手段に限定されず、例えば、他の手段の一つとして、分子量等が異なるため生成されたイオンの注入深さや分布が異なることを利用し、絶縁膜の膜厚を調節することによって半導体層に添加される大気成分（Ｃ、Ｎ、Ｏ）の濃度を減少させてもよい。
【００５４】
これらのデータは半導体基板を試料としたものであるが、基板上に形成された半導体膜にも同様の上記現象が得られる。特に、ドーピングを行いＴＦＴのチャネル形成領域を形成する工程に本実施の形態で示した方法を用いれば、所望の濃度でｐ型またはｎ型を付与する不純物元素を添加でき、しきい値電圧を得ることができる。
【００５５】
以上の構成でなる本発明について、さらに詳細な説明を以下に示す実施例で行うこととする。
【００５６】
【実施例】
［実施例１］
本発明の実施例を図４〜図６を用いて説明する。ここでは、画素部の画素ＴＦＴおよび保持容量と、画素部の周辺に設けられる駆動回路のＴＦＴを同時に作製する方法について工程に従って詳細に説明する。
【００５７】
図４（Ａ）において、基板１０１にはコーニング社の＃７０５９ガラスや＃１７３７ガラスなどに代表されるバリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板や石英基板などを用いる。ガラス基板を用いる場合には、ガラス歪み点よりも１０〜２０℃程度低い温度であらかじめ熱処理しておいても良い。そして、基板１０１のＴＦＴを形成する表面に、基板１０１からの不純物拡散を防ぐために、酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜などの絶縁膜から成る下地膜１０２を形成する。例えば、プラズマＣＶＤ法でＳｉＨ4、ＮＨ3、Ｎ2Ｏから作製される酸化窒化シリコン膜１０２ａを１０〜２００nm（好ましくは５０〜１００nm）、同様にＳｉＨ4、Ｎ2Ｏから作製される酸化窒化水素化シリコン膜１０２ｂを５０〜２００nm（好ましくは１００〜１５０nm）の厚さに積層形成する。ここでは下地膜１０２を２層構造として示したが、前記絶縁膜の単層膜または２層以上積層させて形成しても良い。
【００５８】
酸化窒化シリコン膜は平行平板型のプラズマＣＶＤ法を用いて形成する。酸化窒化シリコン膜１０２ａは、ＳｉＨ4を１０SCCM、ＮＨ3を１００SCCM、Ｎ2Ｏを２０SCCMとして反応室に導入し、基板温度３２５℃、反応圧力４０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。一方、酸化窒化水素化シリコン膜１０２ｂは、ＳｉＨ4を５SCCM、Ｎ2Ｏを１２０SCCM、Ｈ2を１２５SCCMとして反応室に導入し、基板温度４００℃、反応圧力２０Pa、放電電力密度０．４１W/cm2、放電周波数６０MHzとした。これらの膜は、基板温度を変化させ、反応ガスの切り替えのみで連続して形成することができる。
【００５９】
このようにして作製した酸化窒化シリコン膜１０２ａは、密度が９．２８×１０22/cm3であり、フッ化水素アンモニウム（ＮＨ4ＨＦ2）を７．１３％とフッ化アンモニウム（ＮＨ4Ｆ）を１５．４％含む混合溶液（ステラケミファ社製、商品名ＬＡＬ５００）の２０℃におけるエッチング速度が約６３nm/minと遅く、緻密で硬い膜である。このような膜を下地膜に用いると、この上に形成する半導体層にガラス基板からのアルカリ金属元素が拡散するのを防ぐのに有効である。
【００６０】
次に、２５〜８０nm（好ましくは３０〜６０nm）の厚さで非晶質構造を有する半導体層１０３ａを、プラズマＣＶＤ法やスパッタ法などの方法で形成する。非晶質構造を有する半導体膜には、非晶質半導体層や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。プラズマＣＶＤ法で非晶質シリコン膜を形成する場合には、下地膜１０２と非晶質半導体層１０３ａとは両者を連続形成することも可能である。例えば、前述のように酸化窒化シリコン膜１０２ａと酸化窒化水素化シリコン膜１０２ｂをプラズマＣＶＤ法で連続して成膜後、反応ガスをＳｉＨ4、Ｎ2Ｏ、Ｈ2からＳｉＨ4とＨ2或いはＳｉＨ4のみに切り替えれば、一旦大気雰囲気に晒すことなく連続形成できる。その結果、酸化窒化水素化シリコン膜１０２ｂの表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【００６１】
そして、結晶化の工程を行い非晶質半導体層１０３ａから結晶質半導体層１０３ｂを作製する。その方法としてレーザーアニール法や熱アニール法（固相成長法）、またはラピットサーマルアニール法（ＲＴＡ法）を適用することができる。前述のようなガラス基板や耐熱性の劣るプラスチック基板を用いる場合には、特にレーザーアニール法を適用することが好ましい。ＲＴＡ法では、赤外線ランプ、ハロゲンランプ、メタルハライドランプ、キセノンランプなどを光源に用いる。或いは特開平７−１３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質半導体層１０３ｂを形成することもできる。結晶化の工程ではまず、非晶質半導体層が含有する水素を放出させておくことが好ましく、４００〜５００℃で１時間程度の熱処理を行い含有する水素量を５atom％以下にしてから結晶化させると膜表面の荒れを防ぐことができるので良い。
【００６２】
また、プラズマＣＶＤ法で非晶質シリコン膜の形成工程において、反応ガスにＳｉＨ4とアルゴン（Ａｒ）を用い、成膜時の基板温度を４００〜４５０℃として形成すると、非晶質シリコン膜の含有水素濃度を５atomic%以下にすることもできる。このような場合において水素を放出させるための熱処理は不要となる。
【００６３】
結晶化をレーザーアニール法にて行う場合には、パルス発振型または連続発光型のエキシマレーザーやアルゴンレーザーをその光源とする。パルス発振型のエキシマレーザーを用いる場合には、レーザー光を線状に加工してレーザーアニールを行う。レーザーアニール条件は実施者が適宣選択するものであるが、例えば、レーザーパルス発振周波数３０Ｈｚとし、レーザーエネルギー密度を１００〜５００mJ/cm2(代表的には３００〜４００mJ/cm2)とする。そして線状ビームを基板全面に渡って照射し、この時の線状ビームの重ね合わせ率（オーバーラップ率）を８０〜９８％として行う。このようにして図４（Ｂ）に示すように結晶質半導体層１０３ｂを得ることができる。
【００６４】
そして、結晶質半導体層１０３ｂ上に第１のフォトマスク（ＰＭ１）を用い、フォトリソグラフィーの技術を用いてレジストパターンを形成し、ドライエッチングによって結晶質半導体層を島状に分割し、図４（Ｃ）に示すように島状半導体層１０４〜１０８を形成する。結晶質シリコン膜のドライエッチングにはＣＦ4とＯ2の混合ガスを用いる。
【００６５】
その後、プラズマＣＶＤ方またはスパッタ法により５０〜２００ｎｍの厚さの酸化シリコン膜によるマスク層を形成する。本実施例では１３０ｎｍの厚さの酸化シリコン膜を形成した。
【００６６】
そして、この状態で島状半導体層に対し、ＴＦＴのしきい値電圧（Ｖth）を制御する目的でｐ型を付与する不純物元素を１×１０16〜５×１０17atoms／cm3程度の濃度で島状半導体層の全面に添加する。半導体に対してｐ型を付与する不純物元素には、ホウ素（Ｂ）、アルミニウム（Ａｌ）、ガリウム（Ｇａ）など周期律表第１３族の元素が知られている。その方法として、実施の形態に示したイオンドープ法が適している。イオンドープ法で０．５〜５％、好ましくは０．５〜１％の濃度に水素で希釈されたジボラン（Ｂ2Ｈ6）をソースガスとして用いボロン（Ｂ）を添加する。本実施例では、５％の濃度に水素で希釈されたジボランを含む原料ガスを用い、加速電圧８０ｋｅＶ、流量２５ｓｃｃｍ、電流密度５０ｎＡ、処理時間３９．４秒とし、２．６×１０17atoms／cm3程度のボロン濃度で島状半導体層の全面に添加した。５％の濃度とすることによって、半導体膜へのドーピング時にボロン以外に同時に添加されてしまう不純物元素（炭素、窒素、酸素）を低減することができる。
【００６７】
なお、ここでは全面に添加した例を示したが、マスクを用いて選択的に添加してもよい。また、ここでの工程は、チャネルドープ工程と呼ばれており、特にｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために好適に用いる手法である。
【００６８】
次いで、ドーピング量の制御に用いたマスク層は除去した。ただし、工程数を低減するため、この絶縁膜をそのままゲート絶縁膜またはその一層として用いてもよい。
【００６９】
次いで、ゲート絶縁膜１０９を形成する。ゲート絶縁膜１０９はプラズマＣＶＤ法またはスパッタ法を用い、膜厚を４０〜１５０nmとしてシリコンを含む絶縁膜で形成する。本実施例では、１２０nmの厚さで酸化窒化シリコン膜から形成する。また、ＳｉＨ4とＮ2ＯにＯ2を添加させて作製された酸化窒化シリコン膜は、膜中の固定電荷密度が低減されているのでこの用途に対して好ましい材料となる。また、ＳｉＨ4とＮ2ＯとＨ2とから作製する酸化窒化シリコン膜はゲート絶縁膜との界面欠陥密度を低減できるので好ましい。勿論、ゲート絶縁膜はこのような酸化窒化シリコン膜に限定されるものでなく、他のシリコンを含む絶縁膜を単層または積層構造として用いても良い。例えば、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法で、ＴＥＯＳ（Tetraethyl Orthosilicate）とＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。このようにして作製された酸化シリコン膜は、その後４００〜５００℃の熱アニールによりゲート絶縁膜として良好な特性を得ることができる。
【００７０】
そして、図４（Ｄ）に示すように、第１の形状のゲート絶縁膜１０９上にゲート電極を形成するための耐熱性導電層１１１を２００〜４００nm（好ましくは２５０〜３５０nm）の厚さで形成する。耐熱性導電層は単層で形成しても良いし、必要に応じて二層あるいは三層といった複数の層から成る積層構造としても良い。本明細書でいう耐熱性導電層にはＴａ、Ｔｉ、Ｗから選ばれた元素、または前記元素を成分とする合金か、前記元素を組み合わせた合金膜が含まれる。これらの耐熱性導電層はスパッタ法やＣＶＤ法で形成されるものであり、低抵抗化を図るために含有する不純物濃度を低減させることが好ましく、特に酸素濃度に関しては３０ｐｐｍ以下とすると良い。本実施例ではＷ膜を３００nmの厚さで形成する。Ｗ膜はＷをターゲットとしてスパッタ法で形成しても良いし、６フッ化タングステン（ＷＦ6）を用いて熱ＣＶＤ法で形成することもできる。いずれにしてもゲート電極として使用するためには低抵抗化を図る必要があり、Ｗ膜の抵抗率は２０μΩ・ｃｍ以下にすることが望ましい。Ｗ膜は結晶粒を大きくすることで低抵抗率化を図ることができるが、Ｗ中に酸素などの不純物元素が多い場合には結晶化が阻害され高抵抗化する。このことより、スパッタ法による場合、純度９９．９９９９％のＷターゲットを用い、さらに成膜時に気相中からの不純物の混入がないように十分配慮してＷ膜を形成することにより、抵抗率９〜２０μΩ・ｃｍを実現することができる。
【００７１】
一方、耐熱性導電層１１１にＴａ膜を用いる場合には、同様にスパッタ法で形成することが可能である。Ｔａ膜はスパッタガスにＡｒを用いる。また、スパッタ時のガス中に適量のＸｅやＫｒを加えておくと、形成する膜の内部応力を緩和して膜の剥離を防止することができる。α相のＴａ膜の抵抗率は２０μΩ・cm程度でありゲート電極に使用することができるが、β相のＴａ膜の抵抗率は１８０μΩ・cm程度でありゲート電極とするには不向きであった。ＴａＮ膜はα相に近い結晶構造を持つので、Ｔａ膜の下地にＴａＮ膜を形成すればα相のＴａ膜が容易に得られる。また、図示しないが、耐熱性導電層１１１の下に２〜２０nm程度の厚さでリン（Ｐ）をドープしたシリコン膜を形成しておくことは有効である。これにより、その上に形成される導電膜の密着性向上と酸化防止を図ると同時に、耐熱性導電層１１１が微量に含有するアルカリ金属元素が第１の形状のゲート絶縁膜１０９に拡散するのを防ぐことができる。いずれにしても、耐熱性導電層１１１は抵抗率を１０〜５０μΩ・cmの範囲ですることが好ましい。
【００７２】
次に、第２のフォトマスク（ＰＭ２）を用い、フォトリソグラフィーの技術を使用してレジストによるマスク１１２〜１１７を形成する。そして、第１のエッチング処理を行う。本実施例ではＩＣＰエッチング装置を用い、エッチング用ガスにＣｌ2とＣＦ4を用い、１Paの圧力で３．２W/cm2のＲＦ（13.56MHz）電力を投入してプラズマを形成して行う。基板側（試料ステージ）にも２２４mW/cm2のＲＦ（13.56MHz）電力を投入し、これにより実質的に負の自己バイアス電圧が印加される。この条件でＷ膜のエッチング速度は約１００nm/minである。第１のエッチング処理はこのエッチング速度を基にＷ膜が丁度エッチングされる時間を推定し、それよりもエッチング時間を２０％増加させた時間をエッチング時間とした。
【００７３】
第１のエッチング処理により第１のテーパー形状を有する導電層１１８〜１２３が形成される。図２（Ａ）で示すと同様にテーパー部の角度は１５〜３０°が形成される。残渣を残すことなくエッチングするためには、１０〜２０％程度の割合でエッチング時間を増加させるオーバーエッチングを施すものとする。Ｗ膜に対する酸化窒化シリコン膜（第１の形状のゲート絶縁膜１０９）の選択比は２〜４（代表的には３）であるので、オーバーエッチング処理により、酸化窒化シリコン膜が露出した面は２０〜５０nm程度エッチングされ第１のテーパー形状を有する導電層の端部近傍にテーパー形状が形成された第２の形状のゲート絶縁膜１３４が形成される。
【００７４】
そして、第１のドーピング処理を行い一導電型の不純物元素を島状半導体層に添加する。ここでは、ｎ型を付与する不純物元素添加の工程を行う。第１の形状の導電層を形成したマスク１１２〜１１７をそのまま残し、第１のテーパー形状を有する導電層１１８〜１２３をマスクとして自己整合的にｎ型を付与する不純物元素をイオンドープ法で添加する。ｎ型を付与する不純物元素をゲート電極の端部におけるテーパー部とゲート絶縁膜とを通して、その下に位置する半導体層に達するように添加するためにドーズ量を１×１０13〜５×１０14atoms/cm2とし、加速電圧を８０〜１６０ｋｅＶとして行う。ｎ型を付与する不純物元素として１５族に属する元素、典型的にはリン（Ｐ）または砒素（Ａｓ）を用いるが、ここではリン（Ｐ）を用いた。このようなイオンドープ法により第１の不純物領域１２４〜１２８には１×１０20〜１×１０21atoms/cm3の濃度範囲でｎ型を付与する不純物元素が添加され、テーパー部の下方に形成される第２の不純物領域（Ａ）には同領域内で必ずしも均一ではないが１×１０17〜１×１０20atoms/cm3の濃度範囲でｎ型を付与する不純物元素が添加される。
【００７５】
この工程において、第２の不純物領域（Ａ）１２９〜１３２において、少なくとも第１の形状の導電層１１８〜１２３と重なった部分に含まれるｎ型を付与する不純物元素の濃度変化は、テーパー部の膜厚変化を反映する。即ち、第２の不純物領域（Ａ）１２９〜１３２へ添加されるリン（Ｐ）の濃度は、第１の形状の導電層に重なる領域において、該導電層の端部から内側に向かって徐々に濃度が低くなる。これはテーパー部の膜厚の差によって、半導体層に達するリン（Ｐ）の濃度が変化するためである。
【００７６】
次に、図５（Ｂ）に示すように第２のエッチング処理を行う。エッチング処理も同様にＩＣＰエッチング装置により行い、エッチングガスにＣＦ4とＣｌ2の混合ガスを用い、ＲＦ電力３．２W/cm2(13.56MHz)、バイアス電力４５mW/cm2(13.56MHz)、圧力１．０Ｐａでエッチングを行う。この条件で形成される第２の形状を有する導電層１４０〜１４５が形成される。その端部にはテーパー部が形成され、該端部から内側にむかって徐々に厚さが増加するテーパー形状となる。第１のエッチング処理と比較して基板側に印加するバイアス電力を低くした分等方性エッチングの割合が多くなり、テーパー部の角度は３０〜６０°となる。また、第２の形状のゲート絶縁膜１３４の表面が４０nm程度エッチングされ、新たに第３の形状のゲート絶縁膜１７０が形成される。
【００７７】
そして、第１のドーピング処理よりもドーズ量を下げ高加速電圧の条件でｎ型を付与する不純物元素をドーピングする。例えば、加速電圧を７０〜１２０ｋｅＶとし、１×１０13/cm2のドーズ量で行い、第２の形状を有する導電層１４０〜１４５と重なる領域の不純物濃度を１×１０16〜１×１０18atoms/cm3となるようにする。このようにして、第２の不純物領域（Ｂ）１４６〜１５０を形成する。
【００７８】
そして、ｐチャネル型ＴＦＴを形成する島状半導体層１０４、１０６に一導電型とは逆の導電型の不純物領域１５６、１５７を形成する。この場合も第２の形状の導電層１４０、１４２をマスクとしてｐ型を付与する不純物元素を添加し、自己整合的に不純物領域を形成する。このとき、ｎチャネル型ＴＦＴを形成する島状半導体層１０５、１０７、１０８は、第３のフォトマスク（ＰＭ３）を用いてレジストのマスク１５１〜１５３を形成し全面を被覆しておく。ここで形成される不純物領域１５６、１５７はジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で形成する。不純物領域１５６、１５７のｐ型を付与する不純物元素の濃度は、２×１０20〜２×１０21atoms/cm3となるようにする。
【００７９】
しかしながら、この不純物領域１５６、１５７は詳細にはｎ型を付与する不純物元素を含有する３つの領域に分けて見ることができる。第３の不純物領域１５６ａ、１５７ａは１×１０20〜１×１０21atoms/cm3の濃度でｎ型を付与する不純物元素を含み、第４の不純物領域（Ａ）１５６ｂ、１５７ｂは１×１０17〜１×１０20atoms／cm3の濃度でｎ型を付与する不純物元素を含み、第４の不純物領域（Ｂ）１５６ｃ、１５７ｃは１×１０16〜５×１０18atoms/cm3の濃度でｎ型を付与する不純物元素を含んでいる。しかし、これらの不純物領域１５６ｂ、１５６ｃ、１５７ｂ、１５７ｃのｐ型を付与する不純物元素の濃度を１×１０19atoms／cm3以上となるようにし、第３の不純物領域１５６ａ、１５７ａにおいては、ｐ型を付与する不純物元素の濃度を１．５から３倍となるようにすることにより、第３の不純物領域でｐチャネル型ＴＦＴのソース領域およびドレイン領域として機能するために何ら問題は生じない。また、第４の不純物領域（Ｂ）１５６ｃ、１５７ｃは一部が第２のテーパー形状を有する導電層１４０または１４２と一部が重なって形成される。
【００８０】
その後、図６（Ａ）に示すように、ゲート電極およびゲート絶縁膜上に第１の層間絶縁膜１５８を形成する。第１の層間絶縁膜は酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜で形成すれば良い。いずれにしても第１の層間絶縁膜１５８は無機絶縁物材料から形成する。第１の層間絶縁膜１５８の膜厚は１００〜２００nmとする。ここで、酸化シリコン膜を用いる場合には、プラズマＣＶＤ法でＴＥＯＳとＯ2とを混合し、反応圧力４０Pa、基板温度３００〜４００℃とし、高周波（１３．５６MHz）電力密度０．５〜０．８W/cm2で放電させて形成することができる。また、酸化窒化シリコン膜を用いる場合には、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3から作製される酸化窒化シリコン膜、またはＳｉＨ4、Ｎ2Ｏから作製される酸化窒化シリコン膜で形成すれば良い。この場合の作製条件は反応圧力２０〜２００Pa、基板温度３００〜４００℃とし、高周波（６０MHz）電力密度０．１〜１．０W/cm2で形成することができる。また、ＳｉＨ4、Ｎ2Ｏ、Ｈ2から作製される酸化窒化水素化シリコン膜を適用しても良い。窒化シリコン膜も同様にプラズマＣＶＤ法でＳｉＨ4、ＮＨ3から作製することが可能である。
【００８１】
そして、それぞれの濃度で添加されたｎ型またはｐ型を付与する不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５５０℃で４時間の熱処理を行った。また、基板１０１として耐熱温度の低いプラスチック基板を用いる場合にはレーザーアニール法を適用することが好ましい。
【００８２】
活性化の工程に続いて、雰囲気ガスを変化させ、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により島状半導体層にある１０16〜１０18/cm3のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。いずれにしても、島状半導体層１０４〜１０８中の欠陥密度を１０16/cm3以下とすることが望ましく、そのために水素を０．０１〜０．１atomic％程度付与すれば良い。
【００８３】
次いで、第１の層間絶縁膜を覆って、有機絶縁物材料からなる第２の層間絶縁膜を形成する。有機絶縁物材料は、ポリイミド、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を用いればよい。
【００８４】
このように、第２の層間絶縁膜を有機絶縁物材料で形成することにより、表面を良好に平坦化させることができる。また、有機樹脂材料は一般に誘電率が低いので、寄生容量を低減するできる。しかし、吸湿性があり保護膜としては適さないので、本実施例のように、第１の層間絶縁膜１５８として形成した酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜などと組み合わせて用いると良い。
【００８５】
その後、第４のフォトマスク（ＰＭ４）を用い、所定のパターンのレジストマスクを形成し、それぞれの島状半導体層に形成されたソース領域またはドレイン領域とする不純物領域に達するコンタクトホールを形成する。コンタクトホールはドライエッチング法で形成する。この場合、エッチングガスにＣＦ4、Ｏ2、Ｈｅの混合ガスを用い有機樹脂材料から成る第２の層間絶縁膜１５９をまずエッチングし、その後、続いてエッチングガスをＣＦ4、Ｏ2として第１の層間絶縁膜１５８をエッチングする。さらに、島状半導体層との選択比を高めるために、エッチングガスをＣＨＦ3に切り替えて第３の形状のゲート絶縁膜１７０をエッチングすることによりコンタクトホールを形成することができる。
【００８６】
そして、導電性の金属膜をスパッタ法や真空蒸着法で形成し、第５のフォトマスク（ＰＭ５）によりレジストマスクパターンを形成し、エッチングによってソース線１６０〜１６４とドレイン線１６５〜１６８を形成する。画素電極１６９はドレイン線と一緒に形成される。画素電極１７１は隣の画素に帰属する画素電極を表している。図示していないが、本実施例ではこの配線を、Ｔｉ膜を５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する不純物領域とコンタクトを形成し、そのＴｉ膜上に重ねてアルミニウム（Ａｌ）を３００〜４００nmの厚さで形成（図６（Ｃ）において１６０ａ〜１６９ａで示す）し、さらにその上に透明導電膜を８０〜１２０nmの厚さで形成（図６（Ｃ）において１６０ｂ〜１６９ｂで示す）した。透明導電膜には酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを好適に用いることができる。
【００８７】
こうして５枚のフォトマスクにより、同一の基板上に、駆動回路のＴＦＴと画素部の画素ＴＦＴとを有した基板を完成させることができる。駆動回路には第１のｐチャネル型ＴＦＴ２００、第１のｎチャネル型ＴＦＴ２０、第２のｐチャネル型ＴＦＴ２０２、第２のｎチャネル型ＴＦＴ２０３、画素部には画素ＴＦＴ２０４、保持容量２０５が形成されている。本明細書では便宜上このような基板をアクティブマトリクス基板と呼ぶ。
【００８８】
駆動回路の第１のｐチャネル型ＴＦＴ２００には、第２のテーパー形状を有する導電層がゲート電極２２０としての機能を有し、島状半導体層１０４にチャネル形成領域２０６、ソース領域またはドレイン領域として機能する第３の不純物領域２０７ａ、ゲート電極２２０と重ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）２０７ｂ、一部がゲート電極２２０と重なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）２０７ｃを有する構造となっている。
【００８９】
第１のｎチャネル型ＴＦＴ２０１には、第２のテーパー形状を有する導電層がゲート電極２２１としての機能を有し、島状半導体層１０５にチャネル形成領域２０８、ソース領域またはドレイン領域として機能する第１の不純物領域２０９ａ、ゲート電極２２１と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）（Ａ）２０９ｂ、一部がゲート電極２２１と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２０９ｃを有する構造となっている。チャネル長２〜７μｍに対して、第２の不純物領域（Ｂ）２０９ｃがゲート電極２２１と重なる部分の長さは０．１〜０．３μｍとする。このＬovの長さはゲート電極２２１の厚さとテーパー部の角度から制御する。ｎチャネル型ＴＦＴにおいてこのようなＬＤＤ領域を形成することにより、ドレイン領域近傍に発生する高電界を緩和して、ホットキャリアの発生を防ぎ、ＴＦＴの劣化を防止することができる。
【００９０】
駆動回路の第２のｐチャネル型ＴＦＴ２０２は同様に、第２のテーパー形状を有する導電層がゲート電極２２２としての機能を有し、島状半導体層１０６にチャネル形成領域２１０、ソース領域またはドレイン領域として機能する第３の不純物領域２１１ａ、ゲート電極２２２と重ならないＬＤＤ領域を形成する第４の不純物領域（Ａ）２１１ｂ、一部がゲート電極２２２と重なるＬＤＤ領域を形成する第４の不純物領域（Ｂ）２１１ｃを有する構造となっている。
【００９１】
駆動回路の第２のｎチャネル型ＴＦＴ２０３には、第２のテーパー形状を有する導電層がゲート電極２２３としての機能を有し、島状半導体層１０７にチャネル形成領域２１２、ソース領域またはドレイン領域として機能する第１の不純物領域２１３ａ、ゲート電極２２３と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）２１３ｂ、一部がゲート電極２２３と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２１３ｃを有する構造となっている。第２のｎチャネル型ＴＦＴ２０１と同様に第２の不純物領域（Ｂ）２１３ｃがゲート電極２２３と重なる部分の長さは０．１〜０．３μｍとする。
【００９２】
駆動回路はシフトレジスタ回路、バッファ回路などのロジック回路やアナログスイッチで形成されるサンプリング回路などで形成される。図６（Ｂ）ではこれらを形成するＴＦＴを一対のソース・ドレイン間に一つのゲート電極を設けたシングルゲートの構造で示したが、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造としても差し支えない。
【００９３】
画素ＴＦＴ２０４には、第２のテーパー形状を有する導電層がゲート電極２２４としての機能を有し、島状半導体層１０８にチャネル形成領域２１４ａ、２１４ｂ、ソース領域またはドレイン領域として機能する第１の不純物領域２１５ａ、２１７、ゲート電極２２４と重ならないＬＤＤ領域を形成する第２の不純物領域（Ａ）２１５ｂ、一部がゲート電極２２４と重なるＬＤＤ領域を形成する第２の不純物領域（Ｂ）２１５ｃを有する構造となっている。第２の不純物領域（Ｂ）２１３ｃがゲート電極２２４と重なる部分の長さは０．１〜０．３μｍとする。また、第１の不純物領域２１７から延在し、第２の不純物領域（Ａ）２１９ｂ、第２の不純物領域（Ｂ）２１９ｃ、導電型を決定する不純物元素が添加されていない領域２１８を有する半導体層と、第３の形状を有するゲート絶縁膜と同層で形成される絶縁層と、第２のテーパー形状を有する導電層から形成される容量配線２２５から保持容量が形成されている。
【００９４】
図１２は画素部のほぼ一画素分を示す上面図である。図中に示すＡ−Ａ'断面が図６（Ｂ）に示す画素部の断面図に対応している。画素ＴＦＴ２０４は、ゲート電極２２４は図示されていないゲート絶縁膜を介してその下の島状半導体層１０８と交差し、さらに複数の島状半導体層に跨って延在してゲート配線を兼ねるている。図示はしていないが、島状半導体層には、図６（Ｂ）で説明したソース領域、ドレイン領域、ＬＤＤ領域が形成されている。また、２３０はソース配線１６４とソース領域２１５ａとのコンタクト部、２３１は画素電極１６９とドレイン領域２１７とのコンタクト部である。保持容量２０５は、画素ＴＦＴ２０４のドレイン領域２１７から延在する半導体層とゲート絶縁膜を介して容量配線２２５が重なる領域で形成されている。この構成におて半導体層２１８には、価電子制御を目的とした不純物元素は添加されていない。
【００９５】
以上の様な構成は、画素ＴＦＴおよび駆動回路が要求する仕様に応じて各回路を構成するＴＦＴの構造を最適化し、半導体装置の動作性能と信頼性を向上させることを可能としている。さらにゲート電極を耐熱性を有する導電性材料で形成することによりＬＤＤ領域やソース領域およびドレイン領域の活性化を容易としている。さらに、ゲート電極にゲート絶縁膜を介して重なるＬＤＤ領域を形成する際に、導電型を制御する目的で添加した不純物元素に濃度勾配を持たせてＬＤＤ領域を形成することで、特にドレイン領域近傍における電界緩和効果が高まることが期待できる。
【００９６】
アクティブマトリクス型の液晶表示装置の場合、第１のｐチャネル型ＴＦＴ２００と第１のｎチャネル型ＴＦＴ２０１は高速動作を重視するシフトレジスタ回路、バッファ回路、レベルシフタ回路などを形成するのに用いる。図６（Ｂ）ではこれらの回路をロジック回路部として表している。第１のｎチャネル型ＴＦＴ２０１の第２の不純物領域（Ｂ）２０９ｃはホットキャリア対策を重視した構造となっている。さらに、耐圧を高め動作を安定化させるために、図１０（Ａ）で示すようにこのロジック回路部のＴＦＴを第１のｐチャネル型ＴＦＴ２８０と第１のｎチャネル型ＴＦＴ２８１で形成しても良い。このＴＦＴは、一対のソース・ドレイン間に２つのゲート電極を設けたダブルゲート構造であり、このようなＴＦＴは本実施例の工程を用いて同様に作製できる。第１のｐチャネル型ＴＦＴ２８０には、島状半導体層にチャネル形成領域２３６ａ、２３６ｂ、ソースまたはドレイン領域として機能する第３の不純物領域２３８ａ、２３９ａ、２４０ａ、ＬＤＤ領域となる第４の不純物領域（Ａ）２３８ｂ、２３９ｂ、２４０ｂ及びゲート電極２３７と一部が重なりＬＤＤ領域となる第４の不純物領域（Ｂ）２３８ｃ、２３９ｃ、２４０ｃを有した構造となっている。第１のｎチャネル型ＴＦＴ２８１には、島状半導体層にチャネル形成領域２４１ａ、２４１ｂ、ソースまたはドレイン領域として機能する第１の不純物領域２４３ａ、２４４ａ、２４５ａとＬＤＤ領域となる第２の不純物領域（Ａ）２４３ｂ、２４４ｂ、２４５ｂ及びゲート電極２４２と一部が重なりＬＤＤ領域となる第２の不純物領域（Ｂ）２４３ｃ、２４４ｃ、２４５ｃを有している。チャネル長は３〜７μｍとして、ゲート電極と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の長さは０．１〜０．３μｍとする。
【００９７】
また、アナログスイッチで構成するサンプリング回路には、同様な構成とした第２のｐチャネル型ＴＦＴ２０２と第２のｎチャネル型ＴＦＴ２０３を適用することができる。サンプリング回路はホットキャリア対策と低オフ電流動作が重視されるので、図１０（Ｂ）で示すようにこの回路のＴＦＴを第２のｐチャネル型ＴＦＴ２８２と第２のｎチャネル型ＴＦＴ２８３で形成しても良い。この第２のｐチャネル型ＴＦＴ２８２は、一対のソース・ドレイン間に３つのゲート電極を設けたトリプルゲート構造であり、このようなＴＦＴは本実施例の工程を用いて同様に作製できる。第２のｐチャネル型ＴＦＴ２８２には、島状半導体層にチャネル形成領域２４６ａ、２４６ｂ、２４６ｃソースまたはドレイン領域として機能する第３の不純物領域２４９ａ、２５０ａ、２５１ａ、２５２ａ、ＬＤＤ領域となる第４の不純物領域（Ａ）２４９ｂ、２５０ｂ、２５１ｂ、２５２ｂ及びゲート電極２４７と一部が重なりＬＤＤ領域となる第４の不純物領域（Ｂ）２４９ｃ、２５０ｃ、２５１ｃ、２５２ｃを有した構造となっている。第２のｎチャネル型ＴＦＴ２８３には、島状半導体層にチャネル形成領域２５３ａ、２５３ｂ、ソースまたはドレイン領域として機能する第１の不純物領域２５５ａ、２５６ａ、２５７ａとＬＤＤ領域となる第２の不純物領域（Ａ）２５５ｂ、２５６ｂ、２５７ｂ及びゲート電極２５４と一部が重なりＬＤＤ領域となる第２の不純物領域（Ｂ）２５５ｃ、２５６ｃ、２５７ｃを有している。チャネル長は３〜７μｍとして、ゲート電極と重なるＬＤＤ領域をＬovとしてそのチャネル長方向の長さは０．１〜０．３μｍとする。
【００９８】
このように、ＴＦＴのゲート電極の構成をシングルゲート構造とするか、複数のゲート電極を一対のソース・ドレイン間に設けたマルチゲート構造とするかは、回路の特性に応じて実施者が適宣選択すれば良い。そして、本実施例で完成したアクティブマトリクス基板を用いることで反射型の液晶表示装置を作製することができる。
【００９９】
[実施例２]
実施例１ではゲート電極の材料にＷやＴａなどの耐熱性導電材料を用いる例を示した。このような材料を用いる理由は、ゲート電極形成後に導電型の制御を目的として半導体層に添加した不純物元素を４００〜７００℃の熱アニールによって活性化させる必要があり、その工程を実施する上でゲート電極に耐熱性を持たせる必要があるからである。しかしながら、このような耐熱性導電材料は面積抵抗で１０Ω程度あり、画面サイズが４インチクラスかそれ以上の表示装置には必ずしも適していない。ゲート電極に接続するゲート線を同じ材料で形成すると、基板上における引回し長さが必然的に大きくなり、配線抵抗の影響による配線遅延の問題を無視することができなくなる。
【０１００】
例えば、画素密度がＶＧＡの場合、４８０本のゲート配線と６４０本のソース線が形成され、ＸＧＡの場合には７６８本のゲート配線と１０２４本のソース配線が形成される。表示領域の画面サイズは、１３インチクラスの場合対角線の長さは３４０ｍｍとなり、１８インチクラスの場合には４６０ｍｍとなる。本実施例ではこのような液晶表示装置を実現する手段として、ゲート配線をＡｌや銅（Ｃｕ）などの低抵抗導電性材料で形成する方法について図７を用いて説明する。
【０１０１】
まず、実施例１と同様にして図４（Ａ）〜図５（Ｃ）に示す工程を行う。そして導電型の制御を目的として、それぞれの島状半導体層に添加された不純物元素を活性化する工程を行う。この工程はファーネスアニール炉を用いる熱アニール法で行う。その他に、レーザーアニール法、またはラピッドサーマルアニール法（ＲＴＡ法）を適用することができる。熱アニール法では酸素濃度が１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下の窒素雰囲気中で４００〜７００℃、代表的には５００〜６００℃で行うものであり、本実施例では５００℃で４時間の熱処理を行う。
【０１０２】
この熱処理において、第２のテーパー形状を有する導電層１４０〜１４５は、導電層の表面から５〜８０nmの厚さで導電層（Ｃ）１７２ａ〜１７２ｆが形成される。例えば、第２のテーパー形状を有する導電層がＷの場合には、窒化タングステンが形成され、Ｔａの場合には窒化タンタルが形成される。さらに、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行い、島状半導体層を水素化する工程を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い（図７（Ａ））。
【０１０３】
活性化および水素化処理の後、ゲート線を低抵抗導電材料で形成する。低抵抗導電材料はＡｌやＣｕを主成分とするものであり、このような材料から形成される低抵抗導電層からゲート線を形成する。例えば、Ｔｉを０．１〜２重量％含むＡｌ膜を低抵抗導電層として全面に形成する（図示せず）。低抵抗導電層は２００〜４００nm（好ましくは２５０〜３５０nm）の厚さで形成する。そして、所定のレジストパターンを形成し、エッチング処理して、ゲート線１７３、１７４を形成する。このとき同じ材料で画素部に設ける保持容量と接続する容量線１７５も形成する。低抵抗導電層がＡｌを主成分とする材料である場合には、エッチング処理はリン酸系のエッチング溶液によるウエットエッチングで下地との選択加工性を保ってゲート線を形成することができる。第１の層間絶縁膜１７６は実施例１と同様にして形成する（図７（Ｂ））。
【０１０４】
その後、実施例１と同様にして有機絶縁物材料から成る第２の層間絶縁膜１５９、ソース線１６０〜１６４、ドレイン線１６５〜１６８、画素電極１６９、１７１を形成してアクティブマトリクス基板を完成させることができる。図８（Ａ）、（Ｂ）はこの状態の上面図を示し、図８（Ａ）のＢ−Ｂ'断面は図７（Ｃ）のＢ−Ｂ'に対応し、図８（Ｂ）のＣ−Ｃ'断面はＣ−Ｃ'にそれぞれ対応している。図８（Ａ）、（Ｂ）ではゲート絶縁膜、第１の層間絶縁膜、第２の層間絶縁膜を省略して示しているが、島状半導体層１０４、１０５、１０８の図示されていないソースおよびドレイン領域にソース線１６０、１６１、１６４とドレイン線１６５、１６６、及び画素電極１６９がコンタクトホールを介して接続している。また、図８（Ａ）のＤ−Ｄ'断面を図９（Ａ）に、図８（Ｂ）のＥ−Ｅ'断面を図９（Ｂ）にそれぞれ示す。ゲート線１７３はゲート電極２２０と、またゲート線１７４はゲート電極２２５と島状半導体層１０４、１０８の外側で重なるように形成され、ゲート電極と低抵抗導電層とがコンタクトホールを介さずに接触して電気的に導通している。このようにゲート線を低抵抗導電材料で形成することにより、配線抵抗を十分低減できる。従って、画素部（画面サイズ）が４インチクラス以上の表示装置に適用することができる。
【０１０５】
[実施例３]
実施例１で作製したアクティブマトリクス基板はそのまま反射型の表示装置に適用することができる。一方、透過型の液晶表示装置とする場合には画素部の各画素に設ける画素電極を透明電極で形成すれば良い。本実施例では透過型の液晶表示装置に対応するアクティブマトリクス基板の作製方法について図１１を用いて説明する。
【０１０６】
アクティブマトリクス基板は実施例１と同様に作製する。図１１（Ａ）では、ソース配線とドレイン配線は導電性の金属膜をスパッタ法や真空蒸着法で形成する。ドレイン線２５６を例としてこの構成を図１１（Ｂ）で詳細に説明すると、Ｔｉ膜２５６ａを５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成する。そのＴｉ膜２５６ａ上に重ねてＡｌ膜２５６ｂを３００〜４００nmの厚さで形成し、さらにＴｉ膜２５６ｃまたは窒化チタン（ＴｉＮ）膜を１００〜２００nmの厚さで形成して３層構造とする。その後、透明導電膜を全面に形成し、フォトマスクを用いたパターニング処理およびエッチング処理により画素電極２５７を形成する。画素電極２５７は、有機樹脂材料から成る第２の層間絶縁膜上に形成され、コンタクトホールを介さずに画素ＴＦＴ２０４のドレイン線２５６と重なる部分を設け電気的な接続を形成している。
【０１０７】
図１１（Ｃ）では最初に第２の層間絶縁膜上に透明導電膜を形成し、パターニング処理およびエッチング処理をして画素電極２５８を形成した後、ドレイン線２５９を画素電極２５８とコンタクトホールを介さずに接続部を形成した例である。ドレイン線２５９は、図１１（Ｄ）で示すようにＴｉ膜２５９ａを５０〜１５０nmの厚さで形成し、島状半導体層のソースまたはドレイン領域を形成する半導体膜とコンタクトを形成し、そのＴｉ膜２５９ａ上に重ねてＡｌ膜２５９ｂを３００〜４００nmの厚さで形成して設ける。この構成にすると、画素電極２５８はドレイン配線２５９を形成するＴｉ膜２５９ａのみと接触することになる。その結果、透明導電膜材料とＡｌとが直接接し反応するのを確実に防止できる。
【０１０８】
透明導電膜の材料は、酸化インジウム（Ｉｎ2Ｏ3）や酸化インジウム酸化スズ合金（Ｉｎ2Ｏ3―ＳｎＯ2；ＩＴＯ）などをスパッタ法や真空蒸着法などを用いて形成して用いることができる。このような材料のエッチング処理は塩酸系の溶液により行う。しかし、特にＩＴＯのエッチングは残渣が発生しやすいので、エッチング加工性を改善するために酸化インジウム酸化亜鉛合金（Ｉｎ2Ｏ3―ＺｎＯ）を用いても良い。酸化インジウム酸化亜鉛合金は表面平滑性に優れ、ＩＴＯに対して熱安定性にも優れているので、図１１（Ａ）、（Ｂ）の構成においてドレイン配線２５６の端面で、Ａｌ膜２５６ｂが画素電極２５７と接触して腐蝕反応をすることを防止できる。同様に、酸化亜鉛（ＺｎＯ）も適した材料であり、さらに可視光の透過率や導電率を高めるためにガリウム（Ｇａ）を添加した酸化亜鉛（ＺｎＯ：Ｇａ）などを用いることができる。
【０１０９】
実施例１では反射型の液晶表示装置を作製できるアクティブマトリクス基板を５枚のフォトマスクにより作製したが、さらに１枚のフォトマスクの追加（合計６枚）で、透過型の液晶表示装置に対応したアクティブマトリクス基板を完成させることができる。本実施例では、実施例１と同様な工程として説明したが、このような構成は実施例２で示すアクティブマトリクス基板に適用することができる。
【０１１０】
[実施例４]
本実施例では、実施例１〜実施例３で示したアクティブマトリクス基板のＴＦＴの活性層を形成する結晶質半導体層の他の作製方法について示す。結晶質半導体層は非晶質半導体層を熱アニール法やレーザーアニール法、またはＲＴＡ法などで結晶化させて形成するが、その他に特開平７−１３０６５２号公報で開示されている触媒元素を用いる結晶化法を適用することもできる。その場合の例を図１３を用いて説明する。
【０１１１】
図１３（Ａ）で示すように、実施例１と同様にして、ガラス基板１１０１上に下地膜１１０２ａ、１１０２ｂ、非晶質構造を有する半導体層１１０３を２５〜８０nmの厚さで形成する。非晶質半導体層は非晶質シリコン（ａ−Ｓｉ）膜、非晶質シリコン・ゲルマニウム（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン（ａ−ＳｉＣ）膜，非晶質シリコン・スズ（ａ−ＳｉＳｎ）膜などが適用できる。これらの非晶質半導体層は水素を０．１〜４０atomic%程度含有するようにして形成すると良い。例えば、非晶質シリコン膜を５５nmの厚さで形成する。そして、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピナーで基板を回転させて塗布するスピンコート法で触媒元素を含有する層１１０４を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層１１０４は、スピンコート法の他に印刷法やスプレー法、バーコーター法、或いはスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【０１１２】
そして、図１３（Ｂ）に示す結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atom％以下にする。非晶質シリコン膜の含有水素量が成膜後において最初からこの値である場合にはこの熱処理は必ずしも必要でない。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱アニールを行う。以上の工程により結晶質シリコン膜から成る結晶質半導体層１１０５を得ることができる（図１３（Ｃ））。しかし、この熱アニールによって作製された結晶質半導体層１１０５は、光学顕微鏡観察により巨視的に観察すると局所的に非晶質領域が残存していることが観察されることがあり、このような場合、同様にラマン分光法では４８０ｃｍ-1にブロードなピークを持つ非晶質成分が観測される。そのため、熱アニールの後に実施例１で説明したレーザーアニール法で結晶質半導体層１１０５を処理してその結晶性を高めることは有効な手段として適用できる。
【０１１３】
図１７は同様に触媒元素を用いる結晶化法の実施例であり、触媒元素を含有する層をスパッタ法により形成するものである。まず、実施例１と同様にして、ガラス基板１２０１上に下地膜１２０２ａ、１２０２ｂ、非晶質構造を有する半導体層１２０３を２５〜８０nmの厚さで形成する。そして、非晶質構造を有する半導体層１２０３の表面に０．５〜５nm程度の酸化膜（図示せず）を形成する。このような厚さの酸化膜は、プラズマＣＶＤ法やスパッタ法などで積極的に該当する被膜を形成しても良いが、１００〜３００℃に基板を加熱してプラズマ化した酸素雰囲気中に非晶質構造を有する半導体層１２０３の表面を晒しても良いし、過酸化水素水（Ｈ2Ｏ2）を含む溶液に非晶質構造を有する半導体層１２０３の表面を晒して形成しても良い。或いは、酸素を含む雰囲気中で紫外線光を照射してオゾンを発生させ、そのオゾン雰囲気中に非晶質構造を有する半導体層１２０３を晒すことによっても形成できる。
【０１１４】
このようにして表面に薄い酸化膜を有する非晶質構造を有する半導体層１２０３上に前記触媒元素を含有する層１２０４をスパッタ法で形成する。この層の厚さに限定はないが、１０〜１００nm程度の厚さに形成すれば良い。例えば、Ｎｉをターゲットとして、Ｎｉ膜を形成することは有効な方法である。スパッタ法では、電界で加速された前記触媒元素から成る高エネルギー粒子の一部が基板側にも飛来し、非晶質構造を有する半導体層１２０３の表面近傍、または該半導体層表面に形成した酸化膜中に打ち込まれる。その割合はプラズマ生成条件や基板のバイアス状態によって異なるものであるが、好適には非晶質構造を有する半導体層１２０３の表面近傍や該酸化膜中に打ち込まれる触媒元素の量を１×１０11〜１×１０14atoms/cm2程度となるようにすると良い。
【０１１５】
その後、触媒元素を含有する層１２０４を選択的に除去する。例えば、この層がＮｉ膜で形成されている場合には、硝酸などの溶液で除去することが可能であり、または、フッ酸を含む水溶液で処理すればＮｉ膜と非晶質構造を有する半導体層１２０３上に形成した酸化膜を同時に除去できる。いずれにしても、非晶質構造を有する半導体層１２０３の表面近傍の触媒元素の量を１×１０11〜１×１０14atoms/cm2程度となるようにしておく。そして、図１７（Ｂ）で示すように、図１３（Ｂ）と同様にして熱アニールによる結晶化の工程を行い、結晶質半導体層１２０５を得ることができる（図１７（Ｃ））。
【０１１６】
図１３または図１７で作製された結晶質半導体層１１０５、１２０５から島状半導体層１０４〜１０８を作製すれば、実施例１と同様にしてアクティブマトリクス基板を完成させることができる。しかし、結晶化の工程においてシリコンの結晶化を助長する触媒元素を使用した場合、島状半導体層中には微量（１×１０17〜１×１０19atoms/cm3程度）の触媒元素が残留する。勿論、そのような状態でもＴＦＴを完成させることが可能であるが、残留する触媒元素を少なくともチャネル形成領域から除去する方がより好ましかった。この触媒元素を除去する手段の一つにリン（Ｐ）によるゲッタリング作用を利用する手段がある。
【０１１７】
この目的におけるリン（Ｐ）によるゲッタリング処理は、図６（Ａ）で説明した活性化工程で同時に行うことができる。この様子を図１４で説明する。ゲッタリングに必要なリン（Ｐ）の濃度は高濃度ｎ型不純物領域の不純物濃度と同程度でよく、活性化工程の熱アニールにより、ｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴのチャネル形成領域から触媒元素をその濃度でリン（Ｐ）を含有する不純物領域へ偏析させることができる（図１４で示す矢印の方向）。その結果その不純物領域には１×１０17〜１×１０19atoms/cm3程度の触媒元素が偏析した。このようにして作製したＴＦＴはオフ電流値が下がり、結晶性が良いことから高い電界効果移動度が得られ、良好な特性を達成することができる。
【０１１８】
[実施例５]
本実施例では実施例１で作製したアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。まず、図１５（Ａ）に示すように、図６（Ｂ）の状態のアクティブマトリクス基板に柱状スペーサから成るスペーサを形成する。スペーサは数μｍの粒子を散布して設ける方法でも良いが、ここでは基板全面に樹脂膜を形成した後これをパターニングして形成する方法を採用した。このようなスペーサの材料に限定はないが、例えば、ＪＳＲ社製のＮＮ７００を用い、スピナーで塗布した後、露光と現像処理によって所定のパターンに形成する。さらにクリーンオーブンなどで１５０〜２００℃で加熱して硬化させる。このようにして作製されるスペーサは露光と現像処理の条件によって形状を異ならせることができるが、好ましくは、スペーサの形状は柱状で頂部が平坦な形状となるようにすると、対向側の基板を合わせたときに液晶表示パネルとしての機械的な強度を確保することができる。形状は円錐状、角錐状など特別の限定はないが、例えば円錐状としたときに具体的には、高さを１．２〜５μｍとし、平均半径を５〜７μｍ、平均半径と底部の半径との比を１対１．５とする。このとき側面のテーパー角は±１５°以下とする。
【０１１９】
スペーサの配置は任意に決定すれば良いが、好ましくは、図１５（Ａ）で示すように、画素部においては画素電極１６９のコンタクト部２３１と重ねてその部分を覆うように柱状スペーサ４０６を形成すると良い。コンタクト部２３１は平坦性が損なわれこの部分では液晶がうまく配向しなくなるので、このようにしてコンタクト部２３１にスペーサ用の樹脂を充填する形で柱状スペーサ４０６を形成することでディスクリネーションなどを防止することができる。また、駆動回路のＴＦＴ上にもスペーサ４０５ａ〜４０５ｅを形成しておく。このスペーサは駆動回路部の全面に渡って形成しても良いし、図１５で示すようにソース線およびドレイン線を覆うようにして設けても良い。
【０１２０】
その後、配向膜４０７を形成する。通常液晶表示素子の配向膜にはポリイミド樹脂を用る。配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するようにした。画素部に設けた柱状スペーサ４０６の端部からラビング方向に対してラビングされない領域が２μｍ以下となるようにした。また、ラビング処理では静電気の発生がしばしば問題となるが、駆動回路のＴＦＴ上に形成したスペーサ４０５ａ〜４０５ｅにより静電気からＴＦＴを保護する効果を得ることができる。また図では説明しないが、配向膜４０７を先に形成してから、スペーサ４０６、４０５ａ〜４０５ｅを形成した構成としても良い。
【０１２１】
対向側の対向基板４０１には、遮光膜４０２、透明導電膜４０３および配向膜４０４を形成する。遮光膜４０２はＴｉ膜、Ｃｒ膜、Ａｌ膜などを１５０〜３００nmの厚さで形成する。そして、画素部と駆動回路が形成されたアクティブマトリクス基板と対向基板とをシール剤４０８で貼り合わせる。シール剤４０８にはフィラー（図示せず）が混入されていて、このフィラーとスペーサ４０６、４０５ａ〜４０５ｅによって均一な間隔を持って２枚の基板が貼り合わせられる。その後、両基板の間に液晶材料４０９を注入する。液晶材料には公知の液晶材料を用いれば良い。例えば、ＴＮ液晶の他に、電場に対して透過率が連続的に変化する電気光学応答性を示す、無しきい値反強誘電性混合液晶を用いることもできる。この無しきい値反強誘電性混合液晶には、Ｖ字型の電気光学応答特性を示すものもある。このようにして図１５（Ｂ）に示すアクティブマトリクス型液晶表示装置が完成する。
【０１２２】
図１５において画素部において設けた柱状スペーサ４０６は、すべての画素に対して設けても良いが、マトリクス状に配列した画素の数個から数十個おきに設けても良い。即ち、画素部を構成する画素の全数に対するスペーサの数の割合は２０〜１００％とすることが可能である。また、駆動回路部に設けるスペーサ４０５ａ〜４０５ｅはその全面を覆うように設けても良いし各ＴＦＴのソースおよびドレイン配線の位置にあわせて設けても良い。
【０１２３】
このようなアクティブマトリクス型液晶表示装置の構成を図１６の斜視図を用いて説明する。図１６においてアクティブマトリクス基板は、ガラス基板１０１上に形成された、画素部６０４と、走査信号駆動回路６０５と、画像信号駆動回路６０６とその他の信号処理回路６０７とで構成される。画素部６０４には画素ＴＦＴ２０４と保持容量２０５が設けられ、画素部の周辺に設けられる駆動回路はＣＭＯＳ回路を基本として構成されている。走査信号駆動回路６０５と画像信号駆動回路６０６からは、それぞれゲート線（ゲート電極と連続して形成されている場合は図６（Ｂ）の２２４に相当する）とソース線１６４が画素部６０４に延在し、画素ＴＦＴ２０４に接続している。また、フレキシブルプリント配線板（Flexible Printed Circuit：ＦＰＣ）６１３が外部入力端子６０２に接続していて画像信号などを入力するのに用いる。ＦＰＣ６１３は補強樹脂６１４によって強固に接着されている。そして接続配線６０３でそれぞれの駆動回路に接続している。また、対向基板４０１には図示していない、遮光膜や透明電極が設けられている。
【０１２４】
このような構成の液晶表示装置は、実施例１〜３で示したアクティブマトリクス基板を用いて形成することができる。実施例１で示すアクティブマトリクス基板を用いれば反射型の液晶表示装置が得られ、実施例３で示すアクティブマトリクス基板を用いると透過型の液晶表示装置を得ることができる。
【０１２５】
[実施例６]
本実施例では、実施例１のアクティブマトリクス基板を用いてエレクトロルミネッセンス（ＥＬ：Electro Luminescence）材料を用いた自発光型の表示パネル（以下、ＥＬ表示装置と記す）を作製する例について説明する。図１８（Ａ）は本発明を用いたＥＬ表示パネルの上面図である。図１８（Ａ）において、１０は基板、１１は画素部、１２はソース側駆動回路、１３はゲート側駆動回路であり、それぞれの駆動回路は配線１４〜１６を経てＦＰＣ１７に至り、外部機器へと接続される。
【０１２６】
図１８（Ｂ）は図１８（Ａ）のＡ−Ａ'断面を表す図であり、このとき少なくとも画素部上、好ましくは駆動回路及び画素部上に対向板８０を設ける。対向板８０はシール材１９でＴＦＴとＥＬ層が形成されているアクティブマトリクス基板と貼り合わされている。シール剤１９にはフィラー（図示せず）が混入されていて、このフィラーによりほぼ均一な間隔を持って２枚の基板が貼り合わせられている。さらに、シール材１９の外側とＦＰＣ１７の上面及び周辺は封止剤８１で密封する構造とする。封止剤８１はシリコーン樹脂、エポキシ樹脂、フェノール樹脂、ブチルゴムなどの材料を用いる。
【０１２７】
このように、シール剤１９によりアクティブマトリクス基板１０と対向基板８０とが貼り合わされると、その間には空間が形成される。その空間には充填剤８３が充填される。この充填剤８３は対向板８０を接着する効果も合わせ持つ。充填剤８３はＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）などを用いることができる。また、ＥＬ層は水分をはじめ湿気に弱く劣化しやすいので、この充填剤８３の内部に酸化バリウムなどの乾燥剤を混入させておくと吸湿効果を保持できるので望ましい。また、ＥＬ層上に窒化シリコン膜や酸化窒化シリコン膜などで形成するパッシベーション膜８２を形成し、充填剤８３に含まれるアルカリ元素などによる腐蝕を防ぐ構造としていある。
【０１２８】
対向板８０にはガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Fiberglass-Reinforced Plastics）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム（デュポン社の商品名）、ポリエステルフィルム、アクリルフィルムまたはアクリル板などを用いることができる。また、数十μｍのアルミニウム箔をＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用い、耐湿性を高めることもできる。このようにして、ＥＬ素子は密閉された状態となり外気から遮断されている。
【０１２９】
また、図１８（Ｂ）において基板１０、下地膜２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）２２及び画素部用ＴＦＴ２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴの内特にｎチャネル型ＴＦＴにははホットキャリア効果によるオン電流の低下や、Ｖthシフトやバイアスストレスによる特性低下を防ぐため、本実施形態で示す構成のＬＤＤ領域が設けられている。
【０１３０】
例えば、駆動回路用ＴＦＴ２２とし、図６（Ｂ）に示すｐチャネル型ＴＦＴ２００、２０２とｎチャネル型ＴＦＴ２０１、２０３を用いれば良い。また、画素部用ＴＦＴ２３には図６（Ｂ）に示す画素ＴＦＴ２０４またはそれと同様な構造を有するｐチャネル型ＴＦＴを用いれば良い。
【０１３１】
図６（Ｂ）または図７（Ｂ）の状態のアクティブマトリクス基板からＥＬ表示装置を作製するには、ソース線、ドレイン線上に樹脂材料でなる層間絶縁膜（平坦化膜）２６を形成し、その上に画素部用ＴＦＴ２３のドレインと電気的に接続する透明導電膜でなる画素電極２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極２７を形成したら、絶縁膜２８を形成し、画素電極２７上に開口部を形成する。
【０１３２】
次に、ＥＬ層２９を形成する。ＥＬ層２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１３３】
ＥＬ層はシャドーマスクを用いて蒸着法、またはインクジェット法、ディスペンサー法などで形成する。いずれにしても、画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１３４】
ＥＬ層２９を形成したら、その上に陰極３０を形成する。陰極３０とＥＬ層２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層２９と陰極３０を連続して形成するか、ＥＬ層２９を不活性雰囲気で形成し、大気解放しないで真空中で陰極３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１３５】
なお、本実施例では陰極３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層２９上に蒸着法で１nm厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００nm厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極３０は３１で示される領域において配線１６に接続される。配線１６は陰極３０に所定の電圧を与えるための電源供給線であり、異方性導電性ペースト材料３２を介してＦＰＣ１７に接続される。ＦＰＣ１７上にはさらに樹脂層８０が形成され、この部分の接着強度を高めている。
【０１３６】
３１に示された領域において陰極３０と配線１６とを電気的に接続するために、層間絶縁膜２６及び絶縁膜２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜２８をエッチングする際に、層間絶縁膜２６まで一括でエッチングしても良い。この場合、層間絶縁膜２６と絶縁膜２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１３７】
また、配線１６はシーリル１９と基板１０との間を隙間（但し封止剤８１で塞がれている。）を通ってＦＰＣ１７に電気的に接続される。なお、ここでは配線１６について説明したが、他の配線１４、１５も同様にしてシーリング材１８の下を通ってＦＰＣ１７に電気的に接続される。
【０１３８】
ここで画素部のさらに詳細な断面構造を図１９に示す。図１９（Ａ）において、基板２４０１上に設けられたスイッチング用ＴＦＴ２４０２は実施例１の図６（Ｂ）の画素ＴＦＴ２０４と同じ構造で形成される。ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているがトリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも良い。
【０１３９】
また、電流制御用ＴＦＴ２４０３は図６（Ｂ）で示すｎチャネル型ＴＦＴ２０１を用いて形成する。このとき、スイッチング用ＴＦＴ２４０２のドレイン線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ２４０２のゲート電極３９a、３９bを電気的に接続するゲート線である。
【０１４０】
このとき、電流制御用ＴＦＴ２４０３が本発明の構造であることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴにゲート電極と一部が重なるＬＤＤ領域を設けることでＴＦＴの劣化を防ぎ、動作の安定性を高めることができる。
【０１４１】
また、本実施例では電流制御用ＴＦＴ２４０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０１４２】
スイッチング用ＴＦＴ２４０２及び電流制御用ＴＦＴ２４０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０１４３】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ２４０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４４が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。 なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０１４４】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０nm（好ましくは４０〜１００nm）とすれば良い。但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０１４５】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０１４６】
陽極４７まで形成された時点でＥＬ素子２４０５が完成する。なお、ここでいうＥＬ素子２４０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。
【０１４７】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０１４８】
以上のように本発明のＥＬ表示パネルは、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
【０１４９】
図１９（Ｂ）はＥＬ層の構造を反転させた例を示す。電流制御用ＴＦＴ２６０１は図６（Ｂ）のｐチャネル型ＴＦＴ２００を用いて形成される。作製プロセスは実施例１を参照すれば良い。本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０１５０】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子２６０２が形成される。本実施例の場合、発光層５３で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。本実施例のような構造とする場合、電流制御用ＴＦＴ２６０１はｐチャネル型ＴＦＴで形成することが好ましい。
【０１５１】
尚、本実施例の構成は、実施例１〜２に示したＴＦＴの構成を自由に組み合わせて実施することが可能である。
【０１５２】
［実施例７］
本発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本発明を実施できる。
【０１５３】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図２０、図２１、及び図２２に示す。
【０１５４】
図２０（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を画像入力部２００２、表示部２００３やその他の駆動回路に適用することができる。
【０１５５】
図２０（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２やその他の駆動回路に適用することができる。
【０１５６】
図２０（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５やその他の駆動回路に適用できる。
【０１５７】
図２０（Ｄ）は頭部取り付け型のＥＬディスプレイの一部（右片側）であり、本体２３０１、信号ケーブル２３０２、頭部固定バンド２３０３、表示部２３０４、光学系２３０５、表示装置２３０６等を含む。本発明は表示装置２３０６に用いることができる。
【０１５８】
図２０（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の駆動回路に適用することができる。
【０１５９】
図２０（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本発明を表示部２５０２やその他の駆動回路に適用することができる。
【０１６０】
図２１（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。
【０１６１】
図２１（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の駆動回路に適用することができる。
【０１６２】
なお、図２１（Ｃ）は、図２１（Ａ）及び図２１（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図２１（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６３】
また、図２１（Ｄ）は、図２１（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図２１（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６４】
ただし、図２１に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬ表示装置での適用例は図示していない。
【０１６５】
図２２（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の駆動回路に適用することができる。
【０１６６】
図２２（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３やその他の駆動回路に適用することができる。
【０１６７】
図２２（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１６８】
以上の様に、本発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１〜６のどのような組み合わせからなる構成を用いても実現することができる。
【０１６９】
［実施例８］
本実施例では、チャネル形成領域のボロン濃度が１．６×１０17／ｃｍ3となるようにドーズ量を設定して、０．１％水素希釈ガスをチャネルドープに用いて作製したＴＦＴと、５％水素希釈ガスをチャネルドープに用いて作製したＴＦＴとを比較した。なお、チャネルドープ以外の工程は実施例１に従い、全て同一とした。
【０１７０】
図３０は、５％水素希釈ガスをチャネルドーピングに用いたＴＦＴの電圧／電流特性（Ｉ―Ｖカーブとも呼ぶ）である。ＴＦＴのしきい値（Ｖｔｈ）は、１．４３Ｖ、Ｓ値は、０．２０１Ｖ／ｄｅｃ、電界効果移動度（μＦＥ）は、１８５．２ｃｍ2／Ｖｓ、オン電流値は、Ｖｄｓ（ソース領域とドレイン領域の電圧差）＝５Ｖの時に２．４４×１０-4Ａ、オフ電流値は、Ｖｄｓ＝５Ｖの時に１．７×１０-11Ａ、Shift-1は、―０．２３１Ｖとなった。なお、Ｓ値とは、サブスレッシュルド係数の略であり、Ｉ―Ｖカーブの立ち上がり部分における最大傾きの逆数を指し、Shift-1は、Ｉ―Ｖカーブの立ち上がりの電圧値を示している。
【０１７１】
また、図３１は、０．１％水素希釈ガスをチャネルドープに用いたＴＦＴの電圧／電流特性である。ＴＦＴのしきい値（Ｖｔｈ）は、１．３６１Ｖ、Ｓ値は、０．３０８Ｖ／ｄｅｃ、電界効果移動度（μＦＥ）は、１７８．５ｃｍ2／Ｖｓ、オン電流値は、Ｖｄｓ（ソース領域とドレイン領域の電圧差）＝５Ｖの時に２．６５×１０-4Ａ、オフ電流値は、Ｖｄｓ＝５Ｖの時に１．４３×１０-11Ａ、Shift-1は、―１．０８６Ｖとなった。
【０１７２】
図３０、図３１の実験結果から、５％水素希釈ガスのほうが、ＴＦＴ特性が良好であり、特にＳ値が小さく抑えられている。また、５％水素希釈ガスのほうが、Shift-1の値はゼロに近づいている。０．１％水素希釈のほうのＴＦＴ特性が低い原因は、ドーピング処理の際に同時に添加される大気成分、あるいは水素が多くなり、結果的には半導体に与えるダメージ（注入欠陥等）が多くなったためと考えられる。
【０１７３】
このように、ボロンのチャネルドープの際、ドーピングガスにおけるドーパント（Ｂ）量の比率を上げることによって、ドーピング処理の際に同時に添加される大気成分（Ｃ、Ｎ、Ｏ）、または水素を低減させ、良好、且つ、安定した特性を示すＴＦＴを備えた半導体装置を得ることができる。
【０１７４】
【発明の効果】
本発明により、添加される大気成分（Ｃ、Ｎ、Ｏ）または水素の濃度を抑えつつ、微量な量（１×１０15〜１×１０17ａｔｏｍｓ／ｃｍ3）の不純物元素、代表的にはボロンをドープすることができるため、所望のしきい値を得ることができる。また、本発明はイオンドーピング装置を用い、短時間でドーピングを行うためスループットが高い。
【図面の簡単な説明】
【図１】 ８０ｋＶ、５％水素希釈Ｂによる濃度プロファイル（Ｃ、Ｂ、Ｈ）を示す図である。
【図２】 ８０ｋＶ、５％水素希釈Ｂによる濃度プロファイル（Ｎ、Ｂ、Ｈ）を示す図である。
【図３】 ８０ｋＶ、５％水素希釈Ｂによる濃度プロファイル（Ｏ、Ｂ、Ｈ）を示す図である。
【図４】 アクティブマトリクス基板の作製工程を示す図。（実施例１）
【図５】 アクティブマトリクス基板の作製工程を示す図。（実施例１）
【図６】 アクティブマトリクス基板の作製工程を示す図。（実施例１）
【図７】 アクティブマトリクス基板の作製工程を示す図。（実施例２）
【図８】 アクティブマトリクス基板の作製工程における上面を示す図。
【図９】 アクティブマトリクス基板の作製工程における断面構造を示す図。
【図１０】 アクティブマトリクス基板の断面構造を示す図。（実施例１）
【図１１】 アクティブマトリクス基板の断面構造を示す図。
【図１２】 画素上面図を示す図。
【図１３】 アクティブマトリクス基板の作製工程を示す図。
【図１４】 アクティブマトリクス基板の作製工程を示す図。
【図１５】 アクティブマトリクス型液晶表示装置の断面構造図。
【図１６】 ＡＭ−ＬＣＤの外観を示す図。
【図１７】 アクティブマトリクス基板の作製工程を示す図。
【図１８】 アクティブマトリクス型ＥＬ表示装置の構成を示す図。
【図１９】 アクティブマトリクス型ＥＬ表示装置の断面構造図。
【図２０】 電子機器の一例を示す図。
【図２１】 電子機器の一例を示す図。
【図２２】 電子機器の一例を示す図。
【図２３】 ８０ｋＶ、０．１％水素希釈Ｂによる濃度プロファイル（Ｃ、Ｂ、Ｈ）を示す図である。
【図２４】 ８０ｋＶ、０．１％水素希釈Ｂによる濃度プロファイル（Ｎ、Ｂ、Ｈ）を示す図である。
【図２５】 ８０ｋＶ、０．１％水素希釈Ｂによる濃度プロファイル（Ｏ、Ｂ、Ｈ）を示す図である。
【図２６】 リファレンスの濃度プロファイル（Ｈ）を示す図である。
【図２７】 リファレンスの濃度プロファイル（Ｃ）を示す図である。
【図２８】 リファレンスの濃度プロファイル（Ｎ、Ｏ）を示す図である。
【図２９】 ３０ｋＶ、５％水素希釈Ｂによる濃度プロファイル（Ｂ）をガウス関数によりフィッティングした図である。
【図３０】 ５％水素希釈Ｂによるチャネルドープを用いて作製されたＴＦＴの電圧／電流特性を示す図である。
【図３１】 ０．１％水素希釈Ｂによるチャネルドープを用いてＴＦＴの電圧／電流特性を示す図である。
Claims (2)
- 半導体層にｎ型の導電型を付与する不純物元素またはｐ型の導電型を付与する不純物元素を１×１０１５〜５×１０１８ａｔｏｍｓ／ｃｍ３の濃度で質量分離せずにイオンドーピングすることによって、
前記イオンドーピングされた前記半導体層の炭素濃度を、１×１０１５〜２×１０１７ａｔｏｍｓ／ｃｍ３とし、
前記イオンドーピングされた前記半導体層の窒素濃度を、５×１０１５〜１×１０１７ａｔｏｍｓ／ｃｍ３とし、
前記イオンドーピングされた前記半導体層の酸素濃度を、８×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３とし、
前記イオンドーピングされた前記半導体層上に、ゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極を形成し、
前記ゲート電極上に、層間絶縁層を形成し、
前記層間絶縁層に、前記半導体層に達するコンタクトホールを形成し、
前記層間絶縁層上に、前記コンタクトホールを介して前記半導体層と電気的に接続し、且つ、同工程でエッチングされた金属膜と透明導電膜との積層構造を有する配線を形成し、
前記配線上に、樹脂スペーサを形成し、
前記配線と前記コンタクトホールとが重なる領域であるコンタクト部において、前記樹脂スペーサは前記コンタクト部に充填されており、
前記ゲート電極は、リンをドーピングしたシリコン層と、前記シリコン層上に形成された耐熱性導電層と、を有し、
前記イオンドーピングされた前記半導体層をＴＦＴのチャネル形成領域とし、
前記層間絶縁層は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜を有することを特徴とする半導体装置の作製方法。 - 半導体層にｎ型の導電型を付与する不純物元素またはｐ型の導電型を付与する不純物元素を１×１０１５〜５×１０１８ａｔｏｍｓ／ｃｍ３の濃度で質量分離せずにイオンドーピングすることによって、
前記イオンドーピングされた前記半導体層の炭素濃度を、１×１０１５〜２×１０１７ａｔｏｍｓ／ｃｍ３とし、
前記イオンドーピングされた前記半導体層の窒素濃度を、５×１０１５〜１×１０１７ａｔｏｍｓ／ｃｍ３とし、
前記イオンドーピングされた前記半導体層の酸素濃度を、８×１０１５〜５×１０１７ａｔｏｍｓ／ｃｍ３とし、
前記イオンドーピングされた前記半導体層上に、ゲート絶縁層を形成し、
前記ゲート絶縁層上にゲート電極を形成し、
前記ゲート電極上に、層間絶縁層を形成し、
前記層間絶縁層に、前記半導体層に達するコンタクトホールを形成し、
前記層間絶縁層上に、前記コンタクトホールを介して前記半導体層と電気的に接続し、且つ、同工程でエッチングされた金属膜と透明導電膜との積層構造を有する配線を形成し、
前記配線上に、樹脂スペーサを形成し、
前記配線と前記コンタクトホールとが重なる領域であるコンタクト部において、前記樹脂スペーサは前記コンタクト部に充填されており、
前記イオンドーピングされた前記半導体層をＴＦＴのチャネル形成領域とし、
前記層間絶縁層は、酸化シリコン膜、酸化窒化シリコン膜、窒化シリコン膜、またはこれらを組み合わせた積層膜を有することを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001011031A JP5159005B2 (ja) | 2000-01-20 | 2001-01-19 | 半導体装置の作製方法 |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000012148 | 2000-01-20 | ||
| JP2000012148 | 2000-01-20 | ||
| JP2000-12148 | 2000-01-20 | ||
| JP2001011031A JP5159005B2 (ja) | 2000-01-20 | 2001-01-19 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001274412A JP2001274412A (ja) | 2001-10-05 |
| JP2001274412A5 JP2001274412A5 (ja) | 2008-01-17 |
| JP5159005B2 true JP5159005B2 (ja) | 2013-03-06 |
Family
ID=26583876
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001011031A Expired - Fee Related JP5159005B2 (ja) | 2000-01-20 | 2001-01-19 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5159005B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20230175323A (ko) | 2012-09-13 | 2023-12-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 표시 장치 |
| JP6812962B2 (ja) * | 2017-12-26 | 2021-01-13 | 株式会社Sumco | エピタキシャルシリコンウェーハの製造方法 |
-
2001
- 2001-01-19 JP JP2001011031A patent/JP5159005B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001274412A (ja) | 2001-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8957424B2 (en) | Electroluminescence display device | |
| US7429751B2 (en) | Method of manufacturing a semiconductor device | |
| JP4562835B2 (ja) | 半導体装置の作製方法 | |
| US6787407B2 (en) | Method of manufacturing a semiconductor device | |
| JP5483763B2 (ja) | 液晶表示装置 | |
| JP4583529B2 (ja) | 半導体装置およびその作製方法 | |
| JP2006126855A (ja) | 表示装置 | |
| JP4494369B2 (ja) | 液晶表示装置 | |
| JP2006293385A (ja) | 表示装置 | |
| JP2006313363A (ja) | 表示装置 | |
| JP4801249B2 (ja) | 半導体装置の作製方法 | |
| JP4076720B2 (ja) | 半導体装置の作製方法 | |
| JP4939689B2 (ja) | 半導体装置およびその作製方法 | |
| JP4986332B2 (ja) | 半導体装置の作製方法 | |
| JP4896286B2 (ja) | 半導体装置の作製方法 | |
| JP4463377B2 (ja) | 半導体装置およびその作製方法 | |
| JP5159005B2 (ja) | 半導体装置の作製方法 | |
| JP4641586B2 (ja) | 半導体装置の作製方法 | |
| JP4472082B2 (ja) | 半導体装置の作製方法 | |
| JP2001053286A (ja) | 半導体膜およびその作製方法 | |
| JP4700159B2 (ja) | 半導体装置の作製方法 | |
| JP4618842B2 (ja) | 半導体装置の作製方法 | |
| JP2003303833A (ja) | 半導体装置の作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071127 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071127 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110913 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111003 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20111114 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120111 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20120210 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121211 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5159005 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |