JP4896286B2 - 半導体装置の作製方法 - Google Patents
半導体装置の作製方法 Download PDFInfo
- Publication number
- JP4896286B2 JP4896286B2 JP2000002019A JP2000002019A JP4896286B2 JP 4896286 B2 JP4896286 B2 JP 4896286B2 JP 2000002019 A JP2000002019 A JP 2000002019A JP 2000002019 A JP2000002019 A JP 2000002019A JP 4896286 B2 JP4896286 B2 JP 4896286B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor film
- substrate
- amorphous semiconductor
- amorphous
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Recrystallisation Techniques (AREA)
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本願発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。とくに本発明は、画素回路とその周辺に設けられる制御回路を同一基板上に設けた液晶表示装置に代表される電気光学装置、および電気光学装置を搭載した電子機器に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（以下、ＴＦＴと記す）は、基板上に形成した半導体膜を用いて作製することができる。ＴＦＴは能動素子として各種集積回路を形成することが可能である。特にアクティブマトリクス型の液晶表示装置の画素部に設けるスイッチング素子や、或いは画素部の周辺に設けられる駆動回路を形成する素子として利用することができる。
【０００３】
半導体膜として非晶質シリコン膜を用いたＴＦＴはプロセス温度が低く生産が容易であるが、電気的特性が低いという欠点がある。そのために各画素に設けるスイッチング素子としては利用できるが、駆動回路まで形成することは出来なかった。しかし、結晶構造を有する半導体膜（以下、結晶質半導体膜と記す）でＴＦＴを形成すると電気的特性を高めることができることが知られている。結晶質半導体膜の代表例として結晶構造を有するシリコン膜は多結晶シリコン膜、ポリシリコン膜、微結晶シリコン膜などとしても知られているが、ＴＦＴの技術分野では非晶質シリコン膜を光や熱エネルギーによって結晶化させた結晶質シリコン膜が多くの場合用いられている。
【０００４】
しかし、熱エネルギーを用いる熱結晶法は６００℃以上の温度で熱処理する必要があり、処理時間も１０時間程度を要するものである。従って、生産性を低下させてしまう問題がある。一方、光エネルギーを用いる結晶化技術はエキシマレーザー光やＹＡＧレーザー光を用いたレーザー結晶化法が知られているが、熱結晶化法で作製したＴＦＴと比較して電気的特性が劣るという問題がある。
【０００５】
また、結晶質半導体膜を、触媒元素を用いた熱結晶化法により形成する技術が知られている。例えば、特開平７−１３０６５２号公報、特開平８−７８３２９号公報などで開示された技術を用いることができる。触媒元素を用いた熱結晶化法によれば非晶質シリコン膜にニッケルなどの触媒元素を導入し、５５０℃、４時間の熱処理により結晶質シリコン膜を形成することができる。
【０００６】
【発明が解決しようとする課題】
ガラスなどの基板上に酸化シリコン、窒化シリコン、酸化窒化シリコンなどから成る下地膜を形成し、その上に堆積した非晶質半導体膜を熱結晶化法やレーザー結晶化法で結晶化して得られる結晶質半導体膜は、下地膜と半導体膜との界面エネルギーの大小関係の兼ね合いで＜１１１＞に優先的に配向し、その他の方向にもランダムな方位を持った結晶粒が多数存在してしまうことが電子線回折の解析から知られている。一方、ニッケルなどの触媒元素を用いた熱結晶化法で作製される結晶質半導体膜は、その結晶粒の大部分は＜１１０＞に配向している。しかしながら前述のように下地膜と半導体膜との界面エネルギーとの兼ね合いで＜１１１＞などのその他の配向が若干混在してしまう。
【０００７】
複数の結晶粒から成る結晶質半導体膜において配向性が低いと結晶粒界で不対結合手が多く形成され、結晶質半導体膜中のキャリア（電子・ホール）の輸送特性を低下させる。即ち、キャリアが散乱されたりトラップされたりするため、このような結晶質半導体膜でＴＦＴを作製しても高い電界効果移動度を有するＴＦＴを作製することができない。また、結晶粒界はランダムに存在するため、個々のＴＦＴの電気的特性のバラツキの要因ともなる。
【０００８】
本発明はこのような問題点を解決する手段を提供することを目的とし、非晶質半導体膜を熱結晶化法やレーザー結晶化法を用いて作製される結晶質半導体膜の配向性を高めることを目的とする。さらに、そのような結晶質半導体膜を用いることでＴＦＴの特性を向上させ、特性バラツキを低減させることを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、基板の表面をハロゲン元素を含むプラズマ雰囲気に晒す第１の工程と、前記基板上に非晶質半導体膜を形成する第２の工程と、前記非晶質半導体膜上に該非晶質半導体膜の結晶化を助長する触媒元素が含有する層を形成する第３の工程と、前記非晶質半導体膜を第１の加熱処理により結晶質半導体膜を形成する第４の工程と、前記結晶質半導体膜を選択的に除去して島状の結晶質半導体膜を形成する第５の工程と、前記島状の結晶質半導体膜上にゲート絶縁膜を形成する第６の工程と、前記第６の工程の後にハロゲンを含む酸化雰囲気中で第２の加熱処理を行う第７の工程とを有することを特徴とする。
【００１０】
また、基板の表面をハロゲン元素を含むプラズマ雰囲気に晒す第１の工程と、前記基板上に非晶質半導体膜を形成する第２の工程と、前記非晶質半導体膜上に選択的に第１の絶縁膜を形成する第３の工程と、前記非晶質半導体膜上に該非晶質半導体膜の結晶化を助長する触媒元素を含有する層を形成する第４の工程と、前記非晶質半導体膜を第１の加熱処理により結晶質半導体膜を形成する第５の工程と、前記第１の絶縁膜を除去する第６の工程と、前記結晶質半導体膜を選択的に除去して島状の結晶質半導体膜を形成する第７の工程と、前記島状の結晶質半導体膜上にゲート絶縁膜を形成する第８の工程と、前記第８の工程の後にハロゲンを含む酸化雰囲気中で第２の加熱処理を行う第９の工程とを有することを特徴とする。
【００１１】
【発明の実施の形態】
［実施形態１］
図１１（Ａ）で示すように、石英基板１１０１上もしくはその表面に形成された下地膜に、ハロゲン原子を含む（本実施形態ではフッ素）プラズマ１１０３を晒し基板の表面をフッ素化する。具体的には、フッ素またはフッ素ラジカルの雰囲気中に表面を晒し、表面をフッ素でコーティングする。ハロゲン元素としてはその他に塩素や臭素などを用いることも可能である。
【００１２】
例えば、四フッ化珪素（ＳｉＦ4）または三フッ化窒素（ＮＦ3）を導入しプラズマ化してフッ素原子またはフッ素ラジカルを生成させる。その手段として、例えばプラズマＣＶＤ装置を適用することができる。プラズマＣＶＤ装置には、容量結合型または誘導結合型のものをはじめ、ＥＣＲ（電子サイクロトン共鳴）プラズマＣＶＤ装置やマイクロ波ＣＶＤ装置などいずれの形式の装置を適用しても良い。特に、ＥＣＲプラズマやマイクロ波プラズマはガスの分解効率が高いので、フッ素ラジカルを効率良く生成することができる。
【００１３】
フッ素化を行った基板表面１１０２に、２０〜１００ｎｍ（好ましくは４０〜８０ｎｍ）の厚さの非晶質構造を含む半導体膜１１０４を減圧熱ＣＶＤ法、プラズマＣＶＤ法またはスパッタ法で形成する（図１１（Ｂ））。非晶質構造を含む半導体膜としては、非晶質半導体膜、微結晶半導体膜があり、さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜も含まれる。例えば、プラズマＣＶＤ法でＳｉＨ4またはＳｉＨ4とＨ2から作製される非晶質シリコン膜を５５nmの厚さで形成する。或いは、減圧ＣＶＤ法でＳｉ2Ｈ6から非晶質シリコン膜を５５nmの厚さで形成しても良い。さらに、基板上に下地膜と非晶質シリコン膜とを大気解放しないで連続的に形成することも有効である。
【００１４】
そして図１１（Ｃ）で示すように、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピナーで基板を回転させて塗布するスピンコート法で触媒元素を含有する層１１０５を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層１１０４は、スピンコート法の他に印刷法やスプレー法、バーコーター法、或いはスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【００１５】
図１１（Ｄ）で示す結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atom％以下にする。非晶質シリコン膜の含有水素量が成膜後において最初からこの値である場合にはこの熱処理は必ずしも必要でない。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱結晶化を行う。好適には、５５０℃で４時間の熱処理を行う。こうして結晶質シリコン膜から成る結晶質半導体膜１１０６を得ることができる。
【００１６】
このようにして作製された結晶質半導体膜１１０６の所定の領域をエッチングして島状半導体膜１１０７を形成する。そして、その上にゲート絶縁膜１１０８をシリコンを成分とする絶縁膜で２０〜２００nmの厚さに形成する。例えば、プラズマＣＶＤ法でＳｉＨ4とＮ2Ｏとの混合ガスから酸化窒化シリコン膜を７０nmの厚さに形成する。
【００１７】
そして、ハロゲン（代表的には塩素）を含む酸化雰囲気中で７００〜１１００℃の熱処理を０．１〜８時間行う。この熱処理により、ゲート絶縁膜１１０８と島状半導体膜１１０７との界面で新な酸化膜が形成され、ゲート絶縁膜１１０８の厚さは１２０nmとなる。また、ハロゲン雰囲気での酸化の過程でゲート絶縁膜１１０８や島状半導体膜１１０７に含まれる金属不純物元素などはハロゲンと化合物を形成し、気相中に除去することができる。さらにゲート絶縁膜１１０８は絶縁耐圧が高く、また島状半導体膜との界面準位密度を低減させることができる（図１１（Ｅ））。
【００１８】
［実施形態２］
実施形態１に従って作製された島状半導体膜とゲート絶縁膜を用いてＴＦＴを作製した一例を示す。図１２は基板３０１上に形成されたｎチャネル型及びｐチャネル型ＴＦＴの断面構造を示している。ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴのゲート電極は、ゲート絶縁膜３１０に接して設けられた第１の導電層３１１、３１３と、前記第１の導電層に接して設けられた３１２、３１４とから成っている。
【００１９】
第１の導電層３１１、３１３は、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）など元素か、これらの元素を成分とする材料で形成する。また、第２の導電層３１２、３１４は抵抗率の低いアルミニウム（Ａｌ）や銅（Ｃｕ）を用いれば良い。用途によっては、第１の導電層のみで形成しても良いし、第２の導電層の上にさらに他の導電層を積層しても良い。
【００２０】
ｐチャネル型ＴＦＴの半導体層は、ソース領域３０３と、ドレイン領域３０４とから成っている。
【００２１】
チャネル形成領域３０２には、あらかじめボロンを添加しても良い。このボロンはしきい値電圧を制御するために添加するものであり、同様の効果が得られるものであれば他の元素で代用することもできる。
【００２２】
こうしてｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴが完成したら、第１の層間絶縁膜３１５、第２層間絶縁膜３１６で覆い、ソース領域３０３、３０９、ドレイン領域３０４、３０８と接触するソース配線３１７、３１９とドレイン配線３１８とを設ける。図１２の構造では、これらを設けた後でパッシベーション膜３２０として窒化シリコン膜を設けている。さらに樹脂材料でなる第３の層間絶縁膜３２１を設ける。第３の層間絶縁膜は、樹脂材料に限定される必要はないが、例えば、液晶表示装置に応用する場合には、表面の平坦性を確保するために樹脂材料を用いることが好ましい。
【００２３】
［実施形態３］
実施形態１と同様に石英基板１２０１上もしくは基板表面に形成された下地膜表面をフッ素を含むプラズマ１２０２によって処理（図１３（Ａ））した後、その処理した表面１２０３上に非晶質半導体膜１２０４を３０〜１００nm、好ましくは５０〜６０nmの厚さで形成する。例えば、プラズマＣＶＤ法でＳｉＨ4またはＳｉＨ4とＨ2から作製される非晶質シリコン膜を５５nmの厚さで形成する（図１３（Ｂ））。或いは、減圧ＣＶＤ法でＳｉ2Ｈ6から非晶質シリコン膜を５５nmの厚さで形成しても良い。非晶質半導体膜１２０４上に珪素（シリコン）を含む絶縁膜でなるマスク膜１２０５を１５０nmの厚さで形成し、パターニングによって開口部１２０６を形成する（図１３（Ｃ））。
【００２４】
非晶質構造を含む半導体膜の表面に触媒元素を保持させた層を形成し、加熱処理を行う。本実施形態では、触媒元素としてニッケルを用い、５７０℃で１４時間の熱処理を行う。その結果、開口部１２０６を起点として概略基板と平行な方向（矢印で示した方向）に結晶化が進行し、巨視的な結晶成長方向が揃った結晶構造を含む半導体膜（本実施例では結晶質シリコン膜）が形成される。(図１３（Ｄ）)
【００２５】
次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッタリング工程を行う。先ほど形成したマスク膜１２０５をそのままマスクとして用い、１５族に属する元素（本実施例ではリン）を添加する工程を行い、開口部１２０６で露出した結晶質シリコン膜に１×１０19〜１×１０20atoms/cm3の濃度でリンを含むリン添加領域（以下、ゲッタリング領域という）１２０７を形成する。
【００２６】
次に、窒素雰囲気中で４５０〜６５０℃（好ましくは５００〜５５０℃）、４〜２４時間（好ましくは６〜１２時間）の熱処理工程を行う。この熱処理工程により結晶質シリコン膜中のニッケルは矢印の方向に移動し、リンのゲッタリング作用によってゲッタリング領域１０７に捕獲される。即ち、結晶質シリコン膜中からニッケルが除去されるため、ゲッタリング後の結晶質シリコン膜に含まれるニッケル濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3にまで低減することができる（図１３（Ｅ））。
【００２７】
その後、マスク１２０５を除去し、得られた結晶質半導体膜から実施例１と同様にして島状半導体膜１２０８を形成する。さらに、ゲート絶縁膜を形成し、ハロゲンを含む酸化雰囲気中で熱処理することにより実施形態１と同様に絶縁耐圧が高いゲート絶縁膜を形成することができ、また島状半導体膜との界面準位密度を低減させることができる。そして、実施形態２に示すＴＦＴを形成することができる。
【００２８】
［実施形態４］
実施形態１と３では非晶質構造を有する半導体膜をプラズマＣＶＤ法または減圧CVD法でＳｉＨ4やＳｉ2Ｈ6から作製する方法について示した。本実施形態では他のガスを用いて作製する場合について示す。
【００２９】
本実施形態の作製方法の特徴は、非晶質構造を有する半導体膜はハロゲン元素と水素を含む反応ガスで形成することにある。具体的には、非晶質構造を有する半導体膜として例えば非晶質シリコン膜を作製する時にハロゲン元素と水素とを混合させる。ハロゲン元素としては特にフッ素を用いると良く、フッ素はシリコンに対しエッチングする作用があり、膜の堆積過程において結合の弱い部分を優先的にエッチングすることができる。また、水素を供給することにより膜中に残存してしまうフッ素濃度を低減させることができる。そして、フッ素と水素の作用を利用してボイドや空孔の少ない緻密な非晶質シリコン膜を作製することができる。このような効果は非晶質シリコン膜の他に非晶質シリコン・ゲルマニウム（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン（ａ−ＳｉＣ）膜，非晶質シリコン・スズ（ａ−ＳｉＳｎ）膜などにも適用することができる。
【００３０】
フッ素と水素の供給方法は、非晶質半導体膜として非晶質シリコン膜を作製する場合には、反応ガスとして四フッ化珪素（ＳｉＦ4）と水素（Ｈ2）、またはＳｉＦ4とＳｉＨ4、またはＳｉＦ4とＳｉＨ4とＨ2の組み合わせを選択することができる。ＳｉＦ4の代わりにトリフロロシラン（ＳｉＨＦ3）、ジフロロシラン（ＳｉＨ2Ｆ2）、モノフロロシラン（ＳｉＨ3Ｆ）を適用することもできる。また、ＳｉＨ4とＦ2を直接反応させても良い。さらに、非晶質シリコン・ゲルマニウム膜を作製する場合にはゲルマン（ＧｅＨ4）や四フッ化ゲルマニウム（ＧｅＦ4）を、非晶質炭化シリコンを作製する場合にはメタン（ＣＨ4）や四フッ化メタン（ＣＦ4）などを、非晶質シリコン・スズ膜を形成する場合には水素化スズ（ＳｎＨ4）を適宣添加すれば良い。
【００３１】
非晶質構造を有する半導体膜の厚さは２５〜１００nmの厚さで形成する。膜の堆積初期の段階ではフッ素の効果により下地の表面をフッ素化することができる。
【００３２】
このようにフッ素と水素とを含む反応ガスで作製された非晶質構造を有する半導体膜１１０３には、成膜時の基板温度にも依存するが、膜中に水素が０．１〜２０atomic%、フッ素が０．１〜１０atomic%含有するように形成する。膜中に残存するフッ素や水素はその後の熱結晶化の工程で膜中から放出されて膜中に残存する濃度はさらに低下するが、緻密化した非晶質半導体膜と、最表面をフッ素で終端した下地膜との相互作用により＜１１０＞の配向性をより高めることができる。
【００３３】
［実施形態５］
下地の表面または下地と非晶質半導体膜との界面をフッ素化する方法として、図１１や図１３で示すように石英基板上にそのまま非晶質半導体膜を形成した後で非晶質半導体膜の表面からフッ素を注入しても良い。その手法としてイオンドープ法やイオン注入法を用いる。
【００３４】
イオンドープ法ではイオン原としてＳｉＦ4やヘリウム（Ｈｅ）希釈のＦ2を用いイオン化して非晶質半導体膜の表面から注入する。加速電圧は高めに設定して、非晶質半導体膜１１０３と下地膜１１０２との界面またはその近傍に注入されたフッ素の濃度分布のピークが存在するようにする。その場合、ピーク濃度は１×１０19〜１×１０21atoms/cm3となるようにする。イオンドープ法では質量分離されないのでフッ素以外の元素も同時に注入されてしまうが、液晶表示装置などの大面積基板を処理するのに適している。また、イオン注入法でも同様な濃度でフッ素を非晶質半導体膜と下地との界面またはその近傍に注入することができる。また、フッ素イオンを非晶質半導体膜の表面から注入することで、非晶質半導体膜中に存在し得る微結晶核を破壊する作用が同時に得られ、熱結晶化における核生成密度を低減させることができる。
【００３５】
このようにフッ素を注入した状態で実施形態１と同様にして非晶質半導体膜１１０３に接して触媒元素を含有する層を設けて結晶化させると同様の効果を得ることができる。
【００３６】
[実施形態６]
本実施例で示すようにして作製された結晶質半導体膜は、石英基板とその上に形成したシリコンとの界面エネルギーが低いため、石英基板上に形成した非晶質シリコン膜を熱結晶化法で結晶化させると＜１１１＞に優先的に配向し、その他にランダムな方位を持った結晶粒が多数存在することが電子線回折の解析から知られている。一方、ニッケルなどの触媒元素を用いた熱結晶化法で作製される結晶質シリコン膜は、微視的に見れば複数の針状または棒状の結晶が集合した構造を有している。しかし、隣接する結晶粒の連続性が高く不対結合手（ダングリングボンド）が殆ど形成されないことが見込まれている。また、その結晶粒の大部分は＜１１０＞に配向している。その理由の一つとして、ニッケルなどの触媒元素を用いた場合の結晶成長過程は、触媒元素のシリサイド化物が関与しているものと考えられ、半導体膜の膜厚が２５〜１００nmと薄いのでその初期核のうち（１１１）面が基板表面とほぼ垂直なものが優先的に成長するため実質的に＜１１０＞の配向性が高くなると考えられる。しかしながら前述のように石英基板とシリコンとの界面エネルギーが低いので＜１１１＞晶帯に含まれる他の面方位をとることも可能となる。従って、その他の配向が若干混在してしまう。
【００３７】
しかし、触媒元素を用いた熱結晶化法において、石英基板の表面をフッ素化しておくことにより、石英基板との界面の影響を低減させることができ、実質的にその影響を無視することができる。その結果、結晶の配向性は表面エネルギーのみに影響されることになるが、触媒元素を用いた結晶成長では＜１１０＞の配向性が高まる。このような効果は通常の熱結晶化法やレーザー結晶化法などでも実現することができるが、触媒元素を用いた熱結晶化法においてより顕著に得ることができる。このようにして作製された結晶質半導体膜は、実施形態２で示したようにＴＦＴを作製するための半導体膜として好適に用いることができる。
【００３８】
【実施例】
[実施例１]
本発明の実施例について図１〜図４を用いて説明する。ここでは、同一基板上に画素回路とその画素回路を制御するための制御回路とを同時に作製する方法について説明する。但し、説明を簡単にするために、制御回路では、シフトレジスタ回路、バッファ回路等の基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することとする。
【００３９】
基板には、石英基板やシリコン基板を使用することが望ましい。本実施例では石英基板を用いた。その他にも金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。本実施例の場合、８００℃以上の温度に耐えうる耐熱性を要求されるので、それを満たす基板であればどのような基板を用いても構わない。
【００４０】
そして、基板のＴＦＴが形成される表面をプラズマで処理し、その処理された基板表面に、２０〜１００ｎｍ（好ましくは４０〜８０ｎｍ）の厚さの非晶質構造を含む半導体膜を減圧熱ＣＶＤ法、プラズマＣＶＤ法またはスパッタ法で形成する。なお、本実施例では６０ｎｍ厚の非晶質シリコン膜を形成するが、後に熱酸化工程があるのでこの膜厚が最終的なＴＦＴの活性層の膜厚になるわけではない）
【００４１】
また、非晶質構造を含む半導体膜としては、非晶質半導体膜、微結晶半導体膜があり、さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜も含まれる。さらに、基板上に下地膜と非晶質シリコン膜とを大気解放しないで連続的に形成することも有効である。そうすることにより基板表面の汚染が非晶質シリコン膜に影響を与えないようにすることが可能となり、作製されるＴＦＴの特性バラツキを低減させることができる。
【００４２】
次に、非晶質シリコン膜上に珪素（シリコン）を含む絶縁膜でなるマスク膜を形成し、パターニングによって開口部を形成する。この開口部は、次の結晶化工程の際に結晶化を助長する触媒元素を添加するための添加領域となる。
【００４３】
なお、珪素を含む絶縁膜としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜を用いることができる。窒化酸化シリコン膜は、珪素、窒素及び酸素を所定の量で含む絶縁膜であり、ＳｉＯｘＮｙで表される絶縁膜である。窒化酸化シリコン膜はＳｉＨ4、Ｎ2Ｏ及びＮＨ3を原料ガスとして作製することが可能であり、含有する窒素濃度が２５atomic%以上５０atomic%未満とすると良い。
【００４４】
また、このマスク膜のパターニングを行うと同時に、後のパターニング工程の基準となるマーカーパターンを形成しておく。マスク膜をエッチングする際に非晶質シリコン膜も僅かにエッチングされるが、この段差が後にマスク合わせの時にマーカーパターンとして用いることができるのである。
【００４５】
次に、特開平１０−２４７７３５号公報（米国出願番号０９／０３４，０４１に対応）に記載された技術に従って、結晶構造を含む半導体膜を形成する。同公報記載の技術は、非晶質構造を含む半導体膜の結晶化に際して、結晶化を助長する触媒元素（ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれた一種または複数種の元素）を用いる結晶化手段である。
【００４６】
具体的には、非晶質構造を含む半導体膜の表面に触媒元素を保持させた状態で加熱処理を行い、非晶質構造を含む半導体膜を、結晶構造を含む半導体膜に変化させるものである。なお、結晶化手段としては、特開平７−１３０６５２号公報の実施例１に記載された技術を用いても良い。また、結晶質構造を含む半導体膜には、いわゆる単結晶半導体膜も多結晶半導体膜も含まれるが、同公報で形成される結晶構造を含む半導体膜は結晶粒界を有している。
【００４７】
なお、同公報では触媒元素を含む層をマスク膜上に形成する際にスピンコート法を用いているが、触媒元素を含む薄膜をスパッタ法や蒸着法といった気相法を用いて成膜する手段をとっても良い。
【００４８】
また、非晶質シリコン膜は含有水素量にもよるが、好ましくは４００〜５５０℃で１時間程度の加熱処理を行い、水素を十分に脱離させてから結晶化させることが望ましい。その場合、含有水素量を５atom％以下とすることが好ましい。
【００４９】
結晶化工程は、まず４００〜５００℃で１時間程度の熱処理工程を行い、水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０〜６００℃）で６〜１６時間（好ましくは８〜１４時間）の熱処理を行う。
【００５０】
本実施例では、触媒元素としてニッケルを用い、５７０℃で１４時間の熱処理を行う。その結果、開口部を起点として概略基板と平行な方向（矢印で示した方向）に結晶化が進行し、巨視的な結晶成長方向が揃った結晶構造を含む半導体膜（本実施例では結晶質シリコン膜）が形成される。
【００５１】
次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッタリング工程を行う。本実施例では、先ほど形成したマスク膜をそのままマスクとして１５族に属する元素（本実施例ではリン）を添加する工程を行い、開口部で露出した結晶質シリコン膜に１×１０19〜１×１０20atoms/cm3の濃度でリンを含むリン添加領域（以下、ゲッタリング領域という）を形成する。
【００５２】
次に、窒素雰囲気中で４５０〜６５０℃（好ましくは５００〜５５０℃）、４〜２４時間（好ましくは６〜１２時間）の熱処理工程を行う。この熱処理工程により結晶質シリコン膜中のニッケルは矢印の方向に移動し、リンのゲッタリング作用によってゲッタリング領域に捕獲される。即ち、結晶質シリコン膜中からニッケルが除去されるため、ゲッタリング後の結晶質シリコン膜に含まれるニッケル濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3にまで低減することができる。
【００５３】
次に、マスク膜を除去し、結晶質シリコン膜上に後の不純物添加時のために保護膜を形成する。保護膜は１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の厚さの窒化酸化シリコン膜または酸化シリコン膜を用いると良い。この保護膜は不純物添加時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするための意味がある。
【００５４】
そして、その上にレジストマスクを形成し、保護膜を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ２Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００５５】
この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でｐ型不純物元素（本実施例ではボロン）を含む不純物領域を形成する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域（但し、リンは含まれていない領域）をｐ型不純物領域（ｂ）と定義する。
【００５６】
次に、レジストマスクを除去し、結晶質シリコン膜をパターニングして島状の半導体層（以下、活性層という）を形成する。なお、活性層は、ニッケルを選択的に添加して結晶化することによって、非常に結晶性の良い結晶質シリコン膜で形成されている。具体的には、棒状または柱状の結晶が、特定の方向性を持って並んだ結晶構造を有している。また、結晶化後、ニッケルをリンのゲッタリング作用により除去又は低減しており、活性層中に残存する触媒元素の濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3である。
【００５７】
また、ｐチャネル型ＴＦＴの活性層は意図的に添加された不純物元素を含まない領域であり、ｎチャネル型ＴＦＴの活性層はｐ型不純物領域（ｂ）となっている。本明細書中では、この状態の活性層は全て真性または実質的に真性であると定義する。即ち、ＴＦＴの動作に支障をきたさない程度に不純物元素が意図的に添加されている領域が実質的に真性な領域と考えて良い。
【００５８】
次に、プラズマＣＶＤ法またはスパッタ法により１０〜１００ｎｍ厚の珪素を含む絶縁膜を形成する。本実施例では、３０ｎｍ厚の窒化酸化シリコン膜を形成する。この珪素を含む絶縁膜は、他の珪素を含む絶縁膜を単層または積層で用いても構わない。
【００５９】
次に、８００〜１１５０℃（好ましくは９００〜１０００℃）の温度で１５分〜８時間（好ましくは３０分〜２時間）の熱処理工程を、酸化性雰囲気下で行う（熱酸化工程）。本実施例では酸素雰囲気中に３体積％の塩化水素を添加した雰囲気中で９５０℃８０分の熱処理工程を行う。なお、前の工程で添加されたボロンはこの熱酸化工程の間に活性化される。
【００６０】
なお、酸化性雰囲気としては、ドライ酸素雰囲気でもウェット酸素雰囲気でも良いが、半導体層中の結晶欠陥の低減にはドライ酸素雰囲気が適している。また、本実施例では酸素雰囲気中にハロゲン元素を含ませた雰囲気としたが、１００％酸素雰囲気で行っても構わない。
【００６１】
この熱酸化工程の間、珪素を含む絶縁膜とその下の活性層との界面においても酸化反応が進行する。本願発明ではそれを考慮して最終的に形成されるゲート絶縁膜の膜厚が５０〜２００nm（好ましくは１００〜１５０nm）となるように調節する。本実施例の熱酸化工程では、６０ｎｍ厚の活性層のうち２５ｎｍが酸化されて活性層の膜厚は４５ｎｍとなる。また、３０ｎｍ厚の珪素を含む絶縁膜に対して５０ｎｍ厚の熱酸化膜が加わるので、最終的なゲート絶縁膜の膜厚は１１０nmとなる。
【００６２】
次に、新たにレジストマスクを形成する。そして、ｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加してｎ型を呈する不純物領域を形成する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリンまたは砒素を用いることができる。
【００６３】
この不純物領域は、後にＣＭＯＳ回路およびサンプリング回路のｎチャネル型ＴＦＴにおいて、ＬＤＤ領域として機能させるための不純物領域である。なお、ここで形成された不純物領域にはｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれている。本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｂ）と定義する。
【００６４】
なお、ここではフォスフィン（ＰＨ３）を質量分離しないでプラズマ励起したイオンドープ法でリンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、ゲート膜を介して結晶質シリコン膜にリンを添加する。
【００６５】
次に、６００〜１０００℃（好ましくは７００〜８００℃）の不活性雰囲気中で熱処理を行い、前の工程で添加されたリンを活性化する。本実施例では８００℃１時間の熱処理を窒素雰囲気中で行う。
【００６６】
この時、同時にリンの添加時に損傷した活性層及び活性層とゲート絶縁膜との界面を修復することが可能である。この活性化工程は電熱炉を用いたファーネスアニールが好ましいが、ランプアニールやレーザーアニールといった光アニールを併用しても良い。
【００６７】
この工程によりｎ型不純物領域（ｂ）の境界部、即ち、ｎ型不純物領域（ｂ）の周囲に存在する真性又は実質的に真性な領域（勿論、ｐ型不純物領域（ｂ）も含む）との接合部が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【００６８】
次に、ゲート配線となる導電膜を形成する。なお、ゲート配線は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。本実施例では、第１導電膜と第２導電膜とでなる積層膜を形成する。
【００６９】
ここで第１導電膜、第２導電膜としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を主成分とする導電膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜、タングステンシリサイド膜等）を用いることができる。
【００７０】
なお、第１導電膜は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、第２導電膜は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、第１導電膜として、５０ｎｍ厚の窒化タングステン（ＷＮ）膜を、第２導電膜として、３５０ｎｍ厚のタングステン膜を用いる。なお、図示しないが、第１導電膜の下にシリコン膜を２〜２０ｎｍ程度の厚さで形成しておくことは有効である。これによりその上に形成される導電膜の密着性の向上と、酸化防止を図ることができる。
【００７１】
また、第１導電膜として窒化タンタル膜、第２導電膜としてタンタル膜を用いることも有効である。
【００７２】
次に、第１導電膜と第２導電膜とを一括でエッチングして４００ｎｍ厚のゲート配線を形成する。この時、制御回路に形成されるゲート配線はｎ型不純物領域（ｂ）の一部とゲート絶縁膜を介して重なるように形成する。この重なった部分が後にＬov領域となる。なお、ゲート配線は断面では二つに見えるが実際は連続的に繋がった一つのパターンから形成されている。
【００７３】
次に、レジストマスク１２９を形成し、ｐ型不純物元素（本実施例ではボロン）を添加して高濃度にボロンを含む不純物領域１３０、１３１を形成する。本実施例ではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）濃度でボロンを添加する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域をｐ型不純物領域（ａ）と定義する。（図１（Ａ））
【００７４】
次に、レジストマスク１２９を除去し、ゲート配線及びｐチャネル型ＴＦＴとなる領域を覆う形でレジストマスク１３２〜１３４を形成する。そして、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域１３５〜１４１を形成する。ここでも、フォスフィン（ＰＨ3）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）とする。（図１（Ｂ））
【００７５】
なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ａ）と定義する。また、不純物領域１３５〜１４１が形成された領域には既に前工程で添加されたリンまたはボロンが含まれるが、十分に高い濃度でリンが添加されることになるので、前工程で添加されたリンまたはボロンの影響は考えなくて良い。従って、本明細書中では不純物領域１３５〜１４１はｎ型不純物領域（ａ）と言い換えても構わない。
【００７６】
次に、レジストマスク１３２〜１３４を除去し、ゲート配線をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成された不純物領域１４２〜１４７には前記ｎ型不純物領域（ｂ）の１／２〜１／１０（代表的には１／３〜１／４）の濃度（但し、前述のチャネルドープ工程で添加されたボロン濃度よりも５〜１０倍高い濃度、代表的には１×１０16〜５×１０18atoms/cm3、典型的には３×１０17〜３×１０18atoms/cm3、）でリンが添加されるように調節する。なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域（但し、ｐ型不純物領域（ａ）を除く）をｎ型不純物領域（ｃ）と定義する。（図１（Ｃ））
【００７７】
なお、この工程ではゲート配線で隠された部分を除いて全ての不純物領域にも１×１０16〜５×１０18atoms/cm3の濃度でリンが添加されているが、非常に低濃度であるため各不純物領域の機能には影響を与えない。また、ｎ型不純物領域（ｂ）１４２〜１４７には既にチャネルドープ工程で１×１０15〜１×１０18atoms/cm3の濃度のボロンが添加されているが、この工程ではｐ型不純物領域（ｂ）に含まれるボロンの５〜１０倍の濃度でリンが添加されるので、この場合もボロンはｎ型不純物領域（ｂ）の機能には影響を与えないと考えて良い。
【００７８】
次に、第１層間絶縁膜１４８を形成する。第１層間絶縁膜１４８としては、珪素を含む絶縁膜、具体的には窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍとすれば良い。本実施例では、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を原料ガスとし、２００ｎｍ厚の窒化酸化シリコン膜（但し窒素濃度が２５〜５０atomic%）を用いる。
【００７９】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、ランプアニール法またはそれらを併用して行うことができる。ファーネスアニール法で行う場合は、不活性雰囲気中において５００〜８００℃、好ましくは５５０〜６００℃で行えば良い。本実施例では６００℃、４時間の熱処理を行い、不純物元素を活性化する。（図１（Ｄ））
【００８０】
本実施例ではタングステンを配線材料として用いているが、タングステン膜は非常に酸化に弱いことが知られている。即ち、保護膜で覆って酸化してもピンホールが保護膜に存在すればただちに酸化されてしまう。ところが、本実施例では酸化防止膜としては非常に有効な窒化シリコン膜を用い、且つ、窒化シリコン膜に対して窒化酸化シリコン膜を積層しているため、窒化シリコン膜のピンホールの問題を気にせずに高い温度で活性化工程を行うことが可能である。
【００８１】
次に、活性化工程の後、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜４時間の熱処理を行い、活性層の水素化を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００８２】
活性化工程を終えたら、第１層間絶縁膜１４８の上に５００ｎｍ〜１．５μm厚の第２層間絶縁膜１４９を形成する。本実施例では第２層間絶縁膜１４９として８００ｎｍ厚の酸化シリコン膜をプラズマＣＶＤ法により形成する。こうして第１層間絶縁膜（窒化酸化シリコン膜）１４８と第２層間絶縁膜（酸化シリコン膜）１４９との積層膜でなる１μm厚の層間絶縁膜を形成する。
【００８３】
なお、後の工程で耐熱性が許せば、第２層間絶縁膜１４９として、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等の有機樹脂膜を用いることも可能である。
【００８４】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース配線１５０〜１５３と、ドレイン配線１５４〜１５６を形成する。なお、ＣＭＯＳ回路を形成するためにドレイン配線１５４はｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとの間で共通化されている。また、図示していないが、本実施例ではこの配線を、Ｔｉ膜を２００ｎｍ、Ｔｉを含むアルミニウム膜５００ｎｍ、Ｔｉ膜１００ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。（図３（Ａ））
【００８５】
次に、パッシベーション膜１５７として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで形成する。この時、本実施例では膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行い、成膜後に熱処理を行う。この前処理により励起された水素が第１、第２層間絶縁膜中に供給される。この状態で熱処理を行うことで、パッシベーション膜１５７の膜質を改善するとともに、第１、第２層間絶縁膜中に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【００８６】
また、パッシベーション膜１５７を形成した後に、さらに水素化工程を行っても良い。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。なお、水素化工程後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１５７に開口部（図示せず）を形成しておいても良い。
【００８７】
その後、有機樹脂からなる第３層間絶縁膜１５８を約１μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する。
【００８８】
次に、画素回路となる領域において、第３層間絶縁膜１５８上に遮蔽膜１５９を形成する。なお、本明細書中では光と電磁波を遮るという意味で遮蔽膜という文言を用いる。遮蔽膜１５９はアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）から選ばれた元素でなる膜またはいずれかの元素を主成分とする膜で１００〜３００ｎｍの厚さに形成する。本実施例では1wt%のチタンを含有させたアルミニウム膜を１２５ｎｍの厚さに形成する。
【００８９】
なお、第３層間絶縁膜１５８上に酸化シリコン膜等の絶縁膜を５〜５０ｎｍ形成しておくと、この上に形成する遮蔽膜の密着性を高めることができる。また、有機樹脂で形成した第３層間絶縁膜１５８の表面にＣＦ4ガスを用いたプラズマ処理を施すと、表面改質により膜上に形成する遮蔽膜の密着性を向上させることができる。
【００９０】
また、このチタンを含有させたアルミニウム膜を用いて、遮蔽膜だけでなく他の接続配線を形成することも可能である。例えば、制御回路内で回路間をつなぐ接続配線を形成できる。但し、その場合は遮蔽膜または接続配線を形成する材料を成膜する前に、予め第３層間絶縁膜にコンタクトホールを形成しておく必要がある。
【００９１】
次に、遮蔽膜１５９の表面に陽極酸化法またはプラズマ酸化法（本実施例では陽極酸化法）により２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の厚さの酸化物１６０を形成する。本実施例では遮蔽膜１５９としてアルミニウムを主成分とする膜を用いたため、陽極酸化物１６０として酸化アルミニウム膜（アルミナ膜）が形成される。
【００９２】
この陽極酸化処理に際して、まず十分にアルカリイオン濃度の小さい酒石酸エチレングリコール溶液を作製する。これは１５％の酒石酸アンモニウム水溶液とエチレングリコールとを２：８で混合した溶液であり、これにアンモニア水を加え、ｐＨが７±０．５となるように調節する。そして、この溶液中に陰極となる白金電極を設け、遮蔽膜１５９が形成されている基板を溶液に浸し、遮蔽膜１５９を陽極として、一定（数ｍＡ〜数十ｍＡ）の直流電流を流す。
【００９３】
溶液中の陰極と陽極との間の電圧は陽極酸化物の成長に従い時間と共に変化するが、定電流のまま１００Ｖ／ｍｉｎの昇圧レートで電圧を上昇させて、到達電圧４５Ｖに達したところで陽極酸化処理を終了させる。このようにして遮蔽膜１５９の表面には厚さ約５０ｎｍの陽極酸化物１６０を形成することができる。また、その結果、遮蔽膜１５９の膜厚は９０ｎｍとなる。なお、ここで示した陽極酸化法に係わる数値は一例にすぎず、作製する素子の大きさ等によって当然最適値は変化しうるものである。
【００９４】
また、ここでは陽極酸化法を用いて遮蔽膜表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Diamond like carbon）膜、酸化タンタル膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
【００９５】
次に、第３層間絶縁膜１５８、パッシベーション膜１５７にドレイン配線１５６に達するコンタクトホールを形成し、画素電極１６１を形成する。なお、画素電極１６２は隣接する別の画素の画素電極である。画素電極１６１、１６２は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さにスパッタ法で形成する。
【００９６】
また、この時、画素電極１６１と遮蔽膜１５９とが陽極酸化物１６０を介して重なり、保持容量（キャパシタンス・ストレージ）１６３を形成する。なお、この場合、遮蔽膜１５９をフローティング状態（電気的に孤立した状態）か固定電位、好ましくはコモン電位（データとして送られる画像信号の中間電位）に設定しておくことが望ましい。
【００９７】
こうして同一基板上に、制御回路と画素回路とを有したアクティブマトリクス基板が完成した。なお、図３（Ｂ）においては、制御回路にはｐチャネル型ＴＦＴ１３０１、ｎチャネル型ＴＦＴ１３０２、１３０３が形成され、画素回路にはｎチャネル型ＴＦＴでなる画素ＴＦＴ１３０４が形成される。
【００９８】
制御回路のｐチャネル型ＴＦＴ１３０１には、チャネル形成領域２０１、ソース領域２０２、ドレイン領域２０３がそれぞれｐ型不純物領域（ａ）で形成される。但し、厳密にはソース２０２領域及びドレイン領域２０３に１×１０16〜５×１０18atoms/cm3の濃度でリンを含んでいる。
【００９９】
また、ｎチャネル型ＴＦＴ１３０２には、チャネル形成領域２０４、ソース領域２０５、ドレイン領域２０６、そしてチャネル形成領域とドレイン領域との間に、ゲート絶縁膜を介してゲート配線と重なった領域（本明細書中ではこのような領域をＬov領域という。なお、ovはoverlapの意味で付した。）２０７が形成される。この時、Ｌov領域２０７は２×１０16〜５×１０19atoms/cm3の濃度でリンを含み、且つ、ゲート配線と全部重なるように形成される。
【０１００】
また、ｎチャネル型ＴＦＴ１３０３には、チャネル形成領域２０８、ソース領域２０９、ドレイン領域２１０、そしてチャネル形成領域を挟むようにしてＬＤＤ領域２１１、２１２が形成される。即ち、ソース領域とチャネル形成領域との間及びドレイン領域とチャネル形成領域との間にＬＤＤ領域が形成される。
【０１０１】
なお、この構造ではＬＤＤ領域２１１、２１２の一部がゲート配線と重なるように配置されたために、ゲート絶縁膜を介してゲート配線と重なった領域（Ｌov領域）とゲート配線と重ならない領域（本明細書中ではこのような領域をＬoff領域という。なお、offはoffsetの意味で付した。）が実現されている。
【０１０２】
ＬＤＤ領域２１１はさらにＬov領域２１１a、Ｌoff領域２１１bに区別できる。また、前述のＬov領域２１１aには２×１０16〜５×１０19atoms/cm3の濃度でリンが含まれるが、Ｌoff領域２１１bはその１〜２倍（代表的には１．２〜１．５倍）の濃度でリンが含まれる。
【０１０３】
また、画素ＴＦＴ１３０４には、チャネル形成領域２１３、２１４、ソース領域２１５、ドレイン領域２１６、Ｌoff領域２１７〜２２０、Ｌoff領域２１８、２１９に接したｎ型不純物領域（ａ）２２１が形成される。この時、ソース領域２１５、ドレイン領域２１６はそれぞれｎ型不純物領域（ａ）で形成され、Ｌoff領域２１７〜２２０はｎ型不純物領域（ｃ）で形成される。
【０１０４】
本実施例では、画素回路および制御回路が要求する回路仕様に応じて各回路を形成するＴＦＴの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができる。具体的には、ｎチャネル型ＴＦＴは回路仕様に応じてＬＤＤ領域の配置を異ならせ、Ｌov領域またはＬoff領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したＴＦＴ構造と、低オフ電流動作を重視したＴＦＴ構造とを実現できる。
【０１０５】
例えば、アクティブマトリクス型液晶表示装置の場合、ｎチャネル型ＴＦＴ１３０２は高速動作を重視するシフトレジスタ回路、分周波回路、信号分割回路、レベルシフタ回路、バッファ回路などの制御回路に適している。即ち、チャネル形成領域とドレイン領域との間のみにＬov領域を形成することで、できるだけ抵抗成分を低減させつつホットキャリア対策を重視した構造となっている。これは上記回路群の場合、ソース領域とドレイン領域の機能が変わらず、キャリア（電子）の移動する方向が一定だからである。
【０１０６】
但し、必要に応じてチャネル形成領域を挟んでＬov領域を形成することもできる。即ち、ソース領域とチャネル形成領域の間、及びドレイン領域とチャネル形成領域との間に形成することも可能である。
【０１０７】
また、ｎチャネル型ＴＦＴ１３０３はホットキャリア対策と低オフ電流動作の双方を重視するサンプリング回路（サンプルホールド回路）に適している。即ち、Ｌov領域を形成することでホットキャリア対策とし、さらにＬoff領域を形成することで低オフ電流動作を実現する。また、サンプリング回路はソース領域とドレイン領域の機能が反転してキャリアの移動方向が１８０°変わるため、ゲート配線を中心に線対称となるような構造としなければならない。なお、場合によってはＬov領域のみとすることもありうる。
【０１０８】
また、ｎチャネル型ＴＦＴ１３０４は低オフ電流動作を重視した画素回路、サンプリング回路（サンプルホールド回路）に適している。即ち、オフ電流値を増加させる要因となりうるＬov領域を配置せず、Ｌoff領域とオフセット領域を配置することで低オフ電流動作を実現している。また、制御回路のＬＤＤ領域よりも低い濃度のＬＤＤ領域をＬoff領域として用いることで、多少オン電流値が低下しても徹底的にオフ電流値を低減する対策を打っている。さらに、ｎ型不純物領域（ａ）２２１はオフ電流値を低減する上で非常に有効であることが確認されている。
【０１０９】
また、チャネル長３〜７μｍに対してｎチャネル型ＴＦＴ１３０２のＬov領域２０７の長さ（幅）は０．３〜３．０μｍ、代表的には０．５〜１．５μｍとすれば良い。また、ｎチャネル型ＴＦＴ３０３のＬov領域２１１a、２１２aの長さ（幅）は０．３〜３．０μｍ、代表的には０，５〜１．５μｍ、Ｌoff領域２１１b、２１２bの長さ（幅）は１．０〜３．５μｍ、代表的には１．５〜２．０μｍとすれば良い。また、画素ＴＦＴ１３０４に設けられるＬoff領域２１７〜２２０の長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。
【０１１０】
さらに、ｐチャネル型ＴＦＴ１３０１は自己整合（セルフアライン）的に形成され、ｎチャネル型ＴＦＴ１３０２〜１３０４は非自己整合（ノンセルフアライン）的に形成されている点も本発明の特徴の一つである。
【０１１１】
また、本実施例では保持容量の誘電体として比誘電率が７〜９と高いアルミナ膜を用いたことで、必要な容量を形成するために必要な保持容量の占有面積を少なくすることができる。さらに、本実施例のように画素ＴＦＴ上に形成される遮蔽膜を保持容量の一方の電極とすることで、アクティブマトリクス型液晶表示装置の画像表示部の開口率を向上させることができる。
【０１１２】
なお、本発明は本実施例に示した保持容量の構造に限定される必要はない。例えば、本出願人による特願平９−３１６５６７号出願、特願平９−２７３４４４号出願または特願平１０−２５４０９７号出願に記載された構造の保持容量を用いることもできる。
【０１１３】
ここでアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図４に示すように、図３（Ｂ）の状態の基板に対し、配向膜５０１を形成する。本実施例では配向膜としてポリイミド膜を用いる。また、対向基板５０２には、透明導電膜５０３と、配向膜５０４とを形成する。なお、対向基板には必要に応じてカラーフィルターや遮蔽膜を形成しても良い。
【０１１４】
次に、配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するように調節する。そして、画素回路と、制御回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶５０５を注入し、封止剤（図示せず）によって完全に封止する。液晶には公知の液晶材料を用いれば良い。このようにして図４に示すアクティブマトリクス型液晶表示装置が完成する。
【０１１５】
［実施例２］
【０１１６】
ここでは画素部の画素ＴＦＴと、画素部の周辺に設けられる駆動回路（ソース信号線駆動回路、ゲート信号線駆動回路等）の回路ＴＦＴを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、ＣＭＯＳ回路と、ｎチャネル型ＴＦＴとを図示することにする。
【０１１７】
図５（Ａ）において、６０００は耐熱性を有する基板であり、石英基板、シリコン基板、セラミックス基板、金属基板（代表的にはステンレス基板）を用いれば良い。どの基板を用いる場合においても、必要に応じて下地膜（好ましくは珪素を主成分とする絶縁膜）を設けても構わない。
【０１１８】
次に基板表面をフッ素を含むプラズマ６００１ａで処理した後、その処理した表面６００１ｂ上に２０〜６０５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５３ｎｍの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜を形成する場合、下地膜と非晶質シリコン膜とは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【０１１９】
そして、公知の結晶化技術を使用して非晶質シリコン膜から結晶質シリコン膜６００２を形成する。例えば、レーザー結晶化法や熱結晶化法（固相成長法）を適用すれば良いが、ここでは、特開平７−６０３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜６００２を形成した。
【０１２０】
なお、非晶質珪素膜の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層を形成した。また、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる。
【０１２１】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【０１２２】
また結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、４００〜５００℃で１時間程度の熱処理を行い、含有水素量を５ａｔｏｍ％以下にしてから結晶化させることが望ましい。触媒元素の添加工程が終了したら、４５０℃で１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において５００〜７００℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質シリコン膜の結晶化を行う。本実施例では窒素雰囲気で６００℃、１２時間の加熱処理を行い非晶質シリコン膜の結晶化を行った。
【０１２３】
非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ（本実施例では５３ｎｍ）よりも１〜１５％程度減少した。（図５（Ｂ））。
【０１２４】
そして結晶質シリコン膜６００２上に酸化珪素膜からなる１３０ｎｍの厚さの保護酸化膜６００３を形成した。そして結晶質シリコン膜６００２にゲッタリング領域を形成するために、保護酸化膜６００３に開口部６００４を形成した。（図５（Ｃ））
【０１２５】
そしてレジストマスク６００５を除去した後に、結晶質シリコン膜６００２中のニッケルを除去するために、リンをドーピングする。すると、開口部６００４から結晶質シリコン膜６００２にリンがドーピングされ、ゲッタリング領域６００７が形成される。このとき、ドーピングの加速電圧と、酸化膜で成る保護酸化膜６００３の厚さを最適化し、リンが保護酸化膜６００３を実質的に突き抜けないようにする。
【０１２６】
ドーピングはリン（Ｐ）の濃度が１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3程度になるように調節した。本実施例では、リン（Ｐ）の濃度が５×１０20ａｔｏｍｓ／ｃｍ3となるように、イオンドーピング装置を用いて行った。
【０１２７】
なお、イオンドープの際の加速電圧は１０ｋｅｖとした。１０ｋeｖの加速電圧であれば、リンは保護酸化膜６００７の厚さを１００ｎｍ以上とするとほとんど通過することができない。
【０１２８】
その後、６００℃の窒素雰囲気にて１〜１２時間（本実施例では１２時間）熱アニールし、ニッケル元素のゲッタリングを行った。加熱によりニッケルがリンに吸い寄せられることになる。６００℃の温度のもとでは、リン原子は膜中をほとんど動かないが、ニッケル原子は数１００μｍ程度またはそれ以上の距離を移動することができる。このことからリンがニッケルのゲッタリングに最も適した元素の１つであることが理解できる。（図５（Ｄ））
【０１２９】
次に保護酸化膜６００３をマスクとしてエッチングし、ゲッタリング領域６００７を除去する。（図５（Ｅ））
【０１３０】
そして保護酸化膜６００３を除去した後に（図６（Ａ））、非晶質シリコン膜６００２を覆うように基板６００１上に酸化珪素膜からなる酸化膜６００８ａを形成した。本実施例では２０ｎｍの厚さで形成した。（図６（Ｂ））
【０１３１】
次に結晶質シリコン膜６００２を酸化性気体の雰囲気下でアッシングすることにより、結晶質シリコン膜６００２のシリコンの密度を上げ、膜を緻密にした。本実施例では、９５０℃で酸素雰囲気下で熱酸化し、結晶質シリコン膜６００２の膜厚を１５ｎｍ程度減少させた。（図６（Ｃ））
【０１３２】
そして熱酸化により厚さが大きくなった熱処理後酸化膜６００８ｂを除去し（図６（Ｄ））、パターニングすることによって、半導体膜６０１０、６０１１、６０１２を形成した。（図７（Ａ））
【０１３３】
そして、半導体膜６０１０、６０１１、６０１２を覆って第１ゲート絶縁膜６０１３が形成される。代表的には、酸化珪素膜又は窒化珪素膜からなる第１ゲート絶縁膜６０１３を、その膜厚が５〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）となるように形成すれば良い。本実施例では酸化珪素膜または酸化珪素を主成分とする膜からなる第１ゲート絶縁膜６０１３の膜厚を４０ｎｍとした。（図７（Ｂ））
【０１３４】
次にレジストマスク６０１４を利用して第１ゲート絶縁膜６０１３の一部をエッチングすることにより、半導体膜６０１２の一部を露出させた。そしてリンをドーピングすることによって、Ｃｓの一部となる不純物領域（Ｃｓ領域）６０１５を形成した。ドーピングは加速電圧１０ｋｅＶ程度で行い、リン（Ｐ）の濃度が１×１０19〜１×１０20ａｔｏｍｓ／ｃｍ3程度になるように調節した。本実施例では、リン（Ｐ）の濃度が５×１０19ａｔｏｍｓ／ｃｍ3となるように、イオンドーピング装置を用いて行った。（図７（Ｃ））
【０１３５】
レジストマスク６０１４を除去した後、第２ゲート絶縁膜６０１６を形成した。代表的には、第２ゲート絶縁膜６０１６の膜厚は５〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）とすれば良い。本実施例では窒化珪素膜からなる第２ゲート絶縁膜６０１６を、その膜厚が２０ｎｍとなるように形成した。（図７（Ｄ））
【０１３６】
そして第１導電膜６０１７及び第２導電膜６０１８を順に形成した。本実施例ではゲート電極を多層構造とするが、ゲート電極を単層で形成していてもよい。
【０１３７】
そして開口部６００４及び結晶質シリコン膜６００２のｐチャネル型ＴＦＴが形成される部分を覆ってレジストマスク６００５を形成した。そして結晶質シリコン膜６００２のｎチャネル型ＴＦＴが形成される部分にしきい値電圧を制御する目的で、ｐ型を付与する不純物としてボロン（Ｂ）をドーピングした。ドーピングは加速電圧３０ｋｅＶ程度で行い、ボロン（Ｂ）の濃度が５×１０17〜５×１０18ａｔｏｍｓ／ｃｍ3程度になるように調節した。本実施例では、ボロン（Ｂ）の濃度が１×１０18ａｔｏｍｓ／ｃｍ3となるようにした。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。そして結晶質シリコン膜６００２の特性によっては、しきい値電圧を制御するためにボロン（Ｂ）ではなくリン（Ｐ）を添加しても良い。ここでのボロン（Ｂ）添加は必ずしも必要でないが、結晶質シリコン膜６００２のボロン（Ｂ）を添加した部分（チャネルドープ部）６００６はｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することが好ましかった。（図８（Ａ））
【０１３８】
第１導電膜６０１７はｎ型の不純物を有する結晶質シリコン膜であり、ＣＶＤ法を用いて１５０ｎｍの膜厚で形成されている。また第２導電膜６０１８はタングステンシリサイドであり、スパッタリングにより１５０ｎｍの膜厚で形成されている。（図８（Ｂ））この場合、金属膜を用いるよりも若干抵抗が上がるが、金属シリサイド膜と珪素膜との積層構造は耐熱性も高く、酸化にも強いので有効な構造である。なお第１導電膜６０１７は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）、タングステンシリサイド、チタンシリサイドまたはモリブデンシリサイドで形成しても良く、第２導電膜６０１８はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成しても良い。
【０１３９】
次に第１導電膜６０１７及び第２導電膜６０１８をパターニングし、ｐチャネル型ＴＦＴのゲート電極６０２０、ｎチャネル型のＴＦＴのゲート電極６０２１、６０２２、Ｃｓ電極６０２３を形成した。（図８（Ｃ））
【０１４０】
そしてゲート電極６０２０、６０２１、６０２２、Ｃｓ電極６０２３をマスクとして利用し、半導体膜６０１０、６０１１及び半導体膜６０１２の一部にｎ型を付与する不純物をドーピングし、不純物領域６０２４〜６０２９を形成した。ｎ型を付与する不純物としては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。ドーピングは加速電圧４０ｋｅＶ程度で行い、リン（Ｐ）の濃度が５×１０17〜５×１０18ａｔｏｍｓ／ｃｍ3程度になるように調節した。本実施例では、不純物領域６０２４〜６０２９のリン（Ｐ）の濃度が１×１０18ａｔｏｍｓ／ｃｍ3となるように、イオンドーピング装置を用いて行った。本明細書中では、ここで形成された不純物領域６０２４〜６０２９に含まれるｎ型を付与する不純物の濃度を（ｎ-）と表す。（図８（Ｄ））
【０１４１】
次にｐチャネル型ＴＦＴとなる半導体膜６０１０と、ｎチャネル型ＴＦＴとなる半導体膜６０１１、６０１２の一部を覆うようにレジストマスク６０３０、６０３１、６０３２を形成した。そしてレジストマスク６０３０、６０３１、６０３２を利用して半導体膜６０１１、６０１２の一部にｎ型を付与する不純物をドーピングし、不純物領域６０３３〜６０３６を形成した。
【０１４２】
不純物領域６０３３〜６０３６の形成は、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、ドーピングは加速電圧４０ｋｅＶ程度で行い、リン（Ｐ）の濃度が５×１０19〜５×１０20ａｔｏｍｓ／ｃｍ3程度になるように調節した。本実施例では、不純物領域６０３３〜６０３６のリン（Ｐ）の濃度が１×１０20ａｔｏｍｓ／ｃｍ3となるようにした。本明細書中では、ここで形成された不純物領域６０３３〜６０３６に含まれるｎ型を付与する不純物の濃度を（ｎ+）と表す。（図９（Ａ））
【０１４３】
レジストマスク６０３０〜６０３２を除去し、ｎチャネル型ＴＦＴとなる部分及びＣｓとなる部分をレジストマスク６０３９で覆った。そして半導体膜６０１０にｐ型を付与する不純物をドーピングした。本実施例では、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で不純物領域６０３７、６０３８を形成した。ドーピングは加速電圧４０ｋｅＶ程度で行い、ボロン（Ｂ）の濃度が５×１０19〜５×１０20ａｔｏｍｓ／ｃｍ3程度になるように調節した。本実施例では、不純物領域６０３７、６０３８のボロン（Ｂ）の濃度が１×１０20ａｔｏｍｓ／ｃｍ3となるようにした。本明細書中では、ここで形成された不純物領域６０３７、６０３８に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。 不純物領域６０３７、６０３８には、既に前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含まれているが、それに比して十分に高い濃度でボロン（Ｂ）が添加されるので、ｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはない。（図９（Ｂ））
【０１４４】
レジストマスク６０３９を除去した後、絶縁膜６０４０を形成した。絶縁膜６０４０は窒化珪素膜からなり、ＣＶＤ法によって膜厚７０ｎｍに形成された。（図９（Ｃ））
【０１４５】
次に窒素雰囲気下、８５０℃で３０分の条件で加熱することにより、不純物領域に含まれる不純物が半導体膜６０１０〜６０１２内で拡散してゲート電極６０２０〜６０２２の下部にまで広がる。ゲート電極６０２０〜６０２２の下部に位置する不純物領域６０４１〜６０４６をＬｏｖ領域と称する。またゲート電極６０２０〜６０２２の下部に位置しておらず、不純物領域（ソース領域またはドレイン領域）６０３３〜６０３６に接している不純物領域６０４７〜６０５０をＬｏｆ領域と称する。不純物領域６０３３〜６０３８、６０４１〜６０５０は上記熱処理によって活性化される。（図１０（Ａ））
【０１４６】
次に酸化シリコン又は酸化窒化シリコンからなる第１の層間絶縁膜６０５２を５００〜６０５００ｎｍの厚さで形成する。本実施例では、窒化珪素を用い１０００ｎｍの厚さで形成した。その後、ソース領域またはドレイン領域６０３３〜６０３８に達するコンタクトホールを形成し、ソース配線６０５３、６０５５、６０５７と、ドレイン配線６０５４、６０５６、６０５８を形成する。なお、図示していないが、本実施例ではこのソース配線、ドレイン配線を、Ｔｉ膜６０ｎｍ、窒素を含むＴｉ膜４０ｎｍ、Ｓｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１００ｎｍをスパッタ法で連続して形成した４層構造の積層膜とした。（図１０（Ｂ））
【０１４７】
次にソース配線６０５３、６０５５、６０５７と、ドレイン配線６０５４、６０５６、６０５８を覆うように第１層間絶縁膜６０５２上に窒化珪素膜からなるパッシベーション膜６０６０を２２０ｎｍの厚さで形成する。（図１０（Ｃ））そしてパッシベーション膜６０６０を覆うようにして第２層間絶縁膜が形成される。この第２層間絶縁膜はアクリル膜からなり、厚さが８００ｎｍに形成される。
【０１４８】
アクリル膜からなる第２層間絶縁膜を１５０℃、０．３ｈｒの条件で加熱した後、第２層間絶縁膜の上にＴｉ膜またはＴｉを主成分とする厚さが１００ｎｍの遮光膜を形成する。
【０１４９】
そして、遮光膜を覆うように第２層間絶縁膜上に第３層間絶縁膜を形成した。第３層間絶縁膜はアクリル膜からなり、その厚さは５００ｎｍ〜１０００ｎｍで形成される。本実施例では第３層間絶縁膜の厚さを８００ｎｍとした。
【０１５０】
第３層間絶縁膜にはコンタクトホールが形成され、その後、画素電極が形成される。本実施例では画素電極の厚さを２．８μｍとした。画素電極はコンタクトホールを介してドレイン配線と電気的に接続される。画素電極は透明導電膜を用いれば良い。
【０１５１】
以上のように、本発明の半導体装置はドライバー回路および画素マトリクス回路に様々な特徴を有しており、これらの相乗効果によって明るく高精細な画像が得られ、動作性能および信頼性の高い電気光学装置を得る。そして、そのような電気光学装置を部品として搭載した高性能な電子機器を得る。
【０１５２】
[実施例３]
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【０１５３】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１４、図１５及び図１６に示す。
【０１５４】
図１４（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を画像入力部２００２、表示部２００３やその他の信号制御回路に適用することができる。
【０１５５】
図１４（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２やその他の信号制御回路に適用することができる。
【０１５６】
図１４（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５やその他の信号制御回路に適用できる。
【０１５７】
図１４（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２やその他の信号制御回路に適用することができる。
【０１５８】
図１４（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の信号制御回路に適用することができる。
【０１５９】
図１４（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２やその他の信号制御回路に適用することができる。
【０１６０】
図１５（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【０１６１】
図１５（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【０１６２】
なお、図１５（Ｃ）は、図１５（Ａ）及び図１５（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１５（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６３】
また、図１５（Ｄ）は、図１５（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１５（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６４】
ただし、図１５に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬ表示装置での適用例は図示していない。
【０１６５】
図１６（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の信号制御回路に適用することができる。
【０１６６】
図１６（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３やその他の信号回路に適用することができる。
【０１６７】
図１６（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１６８】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１、２のどのような組み合わせからなる構成を用いても実現することができる。
【０１６９】
[実施例４]
本実施例では、本願発明を用いてＥＬ（エレクトロルミネッセンス）表示装置を作製した例について説明する。
【０１７０】
図１７（Ａ）は本願発明を用いたＥＬ表示装置の上面図である。図１１７（Ａ）において、４０１０は基板、４０１１は画素部、４０１２はソース側駆動回路、４０１３はゲート側駆動回路であり、それぞれの駆動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【０１７１】
このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【０１７２】
また、図１７（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造）を用いれば良い。
【０１７３】
本願発明は、駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３に際して用いることができる。
【０１７４】
本願発明を用いて駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。
【０１７５】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１７６】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１７７】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１７８】
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０１７９】
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１８０】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
【０１８１】
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の内側にシーリング材が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０１８２】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１８３】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１８４】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１８５】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１８６】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１８７】
また、配線４０１６はシーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材７０００および密封材７００１の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１８８】
[実施例５]
本実施例では、本願発明を用いて実施例４とは異なる形態のＥＬ表示装置を作製した例について、図１８（Ａ）、（Ｂ）を用いて説明する。図１７（Ａ）、（Ｂ）と同じ番号のものは同じ部分を指しているので説明は省略する。
【０１８９】
図１８（Ａ）は本実施例のＥＬ表示装置の上面図であり、図１８（Ａ）をＡ-Ａ'で切断した断面図を図１８（Ｂ）に示す。
【０１９０】
実施例４に従って、ＥＬ素子の表面を覆ってパッシベーション膜６００３までを形成する。
【０１９１】
さらに、EL素子を覆うようにして充填材６００４を設ける。この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１９２】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１９３】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１９４】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１９５】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１９６】
次に、充填材６００４を用いてカバー材６０００を接着した後、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付ける。フレーム材６００１はシーリング材（接着剤として機能する）６００２によって接着される。このとき、シーリング材６００２としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材６００２はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材６００２の内部に乾燥剤を添加してあっても良い。
【０１９７】
また、配線４０１６はシーリング材６００２と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材６００２の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１９８】
[実施例６]
ここでＥＬ表示パネルにおける画素部のさらに詳細な断面構造を図１９に、上面構造を図２０（Ａ）に、回路図を図２０（Ｂ）に示す。図１９、図２０（Ａ）及び（Ｂ）では共通の符号を用いるので互いに参照すれば良い。
【０１９９】
図１９において、基板３５０１上に設けられたスイッチング用ＴＦＴ３５０２は本願発明のＮＴＦＴを用いて形成される（実施例１、２参照）。本実施例ではダブルゲート構造としているが、構造及び作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、本願発明のＰＴＦＴを用いて形成しても構わない。
【０２００】
また、電流制御用ＴＦＴ３５０３は本願発明のＮＴＦＴを用いて形成される。このとき、スイッチング用ＴＦＴ３５０２のドレイン配線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ３５０２のゲート電極３９a、３９bを電気的に接続するゲート配線である。
【０２０１】
このとき、電流制御用ＴＦＴ３５０３が本願発明の構造であることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴのドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにＬＤＤ領域を設ける本願発明の構造は極めて有効である。
【０２０２】
また、本実施例では電流制御用ＴＦＴ３５０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０２０３】
また、図２０（Ａ）に示すように、電流制御用ＴＦＴ３５０３のゲート電極３７となる配線は３５０４で示される領域で、電流制御用ＴＦＴ３５０３のドレイン配線４０と絶縁膜を介して重なる。このとき、３５０４で示される領域ではコンデンサが形成される。このコンデンサ３５０４は電流制御用ＴＦＴ３５０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン配線４０は電流供給線（電源線）３５０６に接続され、常に一定の電圧が加えられている。
【０２０４】
スイッチング用ＴＦＴ３５０２及び電流制御用ＴＦＴ３５０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０２０５】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ３５０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【０２０６】
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０２０７】
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０２０８】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０２０９】
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。
【０２１０】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０２１１】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０２１２】
陽極４７まで形成された時点でＥＬ素子３５０５が完成する。なお、ここでいうＥＬ素子３５０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図３６Ａに示すように画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０２１３】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０２１４】
以上のように本願発明のＥＬ表示パネルは図１９のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
【０２１５】
なお、本実施例の構成は、実施例１、２の構成と自由に組み合わせて実施することが可能である。また、実施例３の電子機器の表示部として本実施例のＥＬ表示パネルを用いることは有効である。
【０２１６】
[実施例７]
本実施例では、実施例６に示した画素部において、ＥＬ素子３５０５の構造を反転させた構造について説明する。説明には図２１を用いる。なお、図１９の構造と異なる点はＥＬ素子の部分と電流制御用ＴＦＴだけであるので、その他の説明は省略することとする。
【０２１７】
図２１において、電流制御用ＴＦＴ３５０３は本願発明のＰＴＦＴを用いて形成される。作製プロセスは実施例１、２を参照すれば良い。
【０２１８】
本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０２１９】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子３７０１が形成される。
【０２２０】
本実施例の場合、発光層５２で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。
【０２２１】
なお、本実施例の構成は、実施例１、２の構成と自由に組み合わせて実施することが可能である。また、実施例３の電子機器の表示部として本実施例のＥＬ表示パネルを用いることは有効である。
【０２２２】
[実施例８]
本実施例では、図２０（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図２２（Ａ）〜（Ｃ）に示す。なお、本実施例において、３８０１はスイッチング用ＴＦＴ３８０２のソース配線、３８０３はスイッチング用ＴＦＴ３８０２のゲート配線、３８０４は電流制御用ＴＦＴ、３８０５はコンデンサ、３８０６、３８０８は電流供給線、３８０７はＥＬ素子とする。
【０２２３】
図２２（Ａ）は、二つの画素間で電流供給線３８０６を共通とした場合の例である。即ち、二つの画素が電流供給線３８０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０２２４】
また、図２２（Ｂ）は、電流供給線３８０８をゲート配線３８０３と平行に設けた場合の例である。なお、図２２（Ｂ）では電流供給線３８０８とゲート配線３８０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線３８０８とゲート配線３８０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０２２５】
また、図２２（Ｃ）は、図２２（Ｂ）の構造と同様に電流供給線３８０８をゲート配線３８０３と平行に設け、さらに、二つの画素を電流供給線３８０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線３８０８をゲート配線３８０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０２２６】
なお、本実施例の構成は、実施例１、２、４または５の構成と自由に組み合わせて実施することが可能である。また、実施例３の電子機器の表示部として本実施例の画素構造を有するＥＬ表示パネルを用いることは有効である。
【０２２７】
[実施例９]
実施例６に示した図２０（Ａ）、（Ｂ）では電流制御用ＴＦＴ３５０３のゲートにかかる電圧を保持するためにコンデンサ３５０４を設ける構造としているが、コンデンサ３５０４を省略することも可能である。実施例１７の場合、電流制御用ＴＦＴ３５０３として実施例１、２に示すような本願発明のＮＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極に重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ３５０４の代わりとして積極的に用いる点に特徴がある。
【０２２８】
この寄生容量のキャパシタンスは、上記ゲート電極とＬＤＤ領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。
【０２２９】
また、実施例８に示した図２２（Ａ），（Ｂ），（Ｃ）の構造においても同様に、コンデンサ３８０５を省略することは可能である。
【０２３０】
なお、本実施例の構成は、実施例１、２、４〜８の構成と自由に組み合わせて実施することが可能である。また、実施例３の電子機器の表示部として本実施例の画素構造を有するＥＬ表示パネルを用いることは有効である。
【０２３１】
【発明の効果】
本願発明により、非晶質半導体膜をハロゲン元素で終端させることで、
非晶質半導体膜を熱結晶化法やレーザー結晶化法を用いて作製される結晶質半導体膜の配向性を高めることができる。
【０２３２】
さらに、そのような結晶質半導体膜を用いることでＴＦＴの特性を向上させ、特性バラツキを低減させることができる。
【図面の簡単な説明】
【図１】 画素回路と制御回路の作製工程を示す図。
【図２】 画素回路と制御回路の作製工程を示す図。
【図３】 画素回路と制御回路の作製工程を示す図。
【図４】 画素回路と制御回路の作製工程を示す図。
【図５】 ＴＦＴの作製工程を示す図。
【図６】 ＴＦＴの作製工程を示す図。
【図７】 ＴＦＴの作製工程を示す図。
【図８】 ＴＦＴの作製工程を示す図。
【図９】 ＴＦＴの作製工程を示す図。
【図１０】 ＴＦＴの作製工程を示す図。
【図１１】 半導体膜の結晶化工程を示す図。
【図１２】 実施形態のＴＦＴの断面を示す図。
【図１３】 半導体膜の結晶化工程を示す図。
【図１４】 電子機器の一例を示す図。
【図１５】 電子機器の一例を示す図。
【図１６】 電子機器の一例を示す図。
【図１７】 ＥＬ表示装置の構造を示す図。
【図１８】 ＥＬ表示装置の構造を示す図。
【図１９】 ＥＬ表示装置の構造を示す図。
【図２０】 ＥＬ表示装置の構造を示す図。
【図２１】 ＥＬ表示装置の構造を示す図。
【図２２】 ＥＬ表示装置の構造を示す図。
【発明の属する技術分野】
本願発明は絶縁表面を有する基板上に薄膜トランジスタ（以下、ＴＦＴという）で構成された回路を有する半導体装置およびその作製方法に関する。とくに本発明は、画素回路とその周辺に設けられる制御回路を同一基板上に設けた液晶表示装置に代表される電気光学装置、および電気光学装置を搭載した電子機器に関する。
【０００２】
【従来の技術】
薄膜トランジスタ（以下、ＴＦＴと記す）は、基板上に形成した半導体膜を用いて作製することができる。ＴＦＴは能動素子として各種集積回路を形成することが可能である。特にアクティブマトリクス型の液晶表示装置の画素部に設けるスイッチング素子や、或いは画素部の周辺に設けられる駆動回路を形成する素子として利用することができる。
【０００３】
半導体膜として非晶質シリコン膜を用いたＴＦＴはプロセス温度が低く生産が容易であるが、電気的特性が低いという欠点がある。そのために各画素に設けるスイッチング素子としては利用できるが、駆動回路まで形成することは出来なかった。しかし、結晶構造を有する半導体膜（以下、結晶質半導体膜と記す）でＴＦＴを形成すると電気的特性を高めることができることが知られている。結晶質半導体膜の代表例として結晶構造を有するシリコン膜は多結晶シリコン膜、ポリシリコン膜、微結晶シリコン膜などとしても知られているが、ＴＦＴの技術分野では非晶質シリコン膜を光や熱エネルギーによって結晶化させた結晶質シリコン膜が多くの場合用いられている。
【０００４】
しかし、熱エネルギーを用いる熱結晶法は６００℃以上の温度で熱処理する必要があり、処理時間も１０時間程度を要するものである。従って、生産性を低下させてしまう問題がある。一方、光エネルギーを用いる結晶化技術はエキシマレーザー光やＹＡＧレーザー光を用いたレーザー結晶化法が知られているが、熱結晶化法で作製したＴＦＴと比較して電気的特性が劣るという問題がある。
【０００５】
また、結晶質半導体膜を、触媒元素を用いた熱結晶化法により形成する技術が知られている。例えば、特開平７−１３０６５２号公報、特開平８−７８３２９号公報などで開示された技術を用いることができる。触媒元素を用いた熱結晶化法によれば非晶質シリコン膜にニッケルなどの触媒元素を導入し、５５０℃、４時間の熱処理により結晶質シリコン膜を形成することができる。
【０００６】
【発明が解決しようとする課題】
ガラスなどの基板上に酸化シリコン、窒化シリコン、酸化窒化シリコンなどから成る下地膜を形成し、その上に堆積した非晶質半導体膜を熱結晶化法やレーザー結晶化法で結晶化して得られる結晶質半導体膜は、下地膜と半導体膜との界面エネルギーの大小関係の兼ね合いで＜１１１＞に優先的に配向し、その他の方向にもランダムな方位を持った結晶粒が多数存在してしまうことが電子線回折の解析から知られている。一方、ニッケルなどの触媒元素を用いた熱結晶化法で作製される結晶質半導体膜は、その結晶粒の大部分は＜１１０＞に配向している。しかしながら前述のように下地膜と半導体膜との界面エネルギーとの兼ね合いで＜１１１＞などのその他の配向が若干混在してしまう。
【０００７】
複数の結晶粒から成る結晶質半導体膜において配向性が低いと結晶粒界で不対結合手が多く形成され、結晶質半導体膜中のキャリア（電子・ホール）の輸送特性を低下させる。即ち、キャリアが散乱されたりトラップされたりするため、このような結晶質半導体膜でＴＦＴを作製しても高い電界効果移動度を有するＴＦＴを作製することができない。また、結晶粒界はランダムに存在するため、個々のＴＦＴの電気的特性のバラツキの要因ともなる。
【０００８】
本発明はこのような問題点を解決する手段を提供することを目的とし、非晶質半導体膜を熱結晶化法やレーザー結晶化法を用いて作製される結晶質半導体膜の配向性を高めることを目的とする。さらに、そのような結晶質半導体膜を用いることでＴＦＴの特性を向上させ、特性バラツキを低減させることを目的とする。
【０００９】
【課題を解決するための手段】
本発明は、基板の表面をハロゲン元素を含むプラズマ雰囲気に晒す第１の工程と、前記基板上に非晶質半導体膜を形成する第２の工程と、前記非晶質半導体膜上に該非晶質半導体膜の結晶化を助長する触媒元素が含有する層を形成する第３の工程と、前記非晶質半導体膜を第１の加熱処理により結晶質半導体膜を形成する第４の工程と、前記結晶質半導体膜を選択的に除去して島状の結晶質半導体膜を形成する第５の工程と、前記島状の結晶質半導体膜上にゲート絶縁膜を形成する第６の工程と、前記第６の工程の後にハロゲンを含む酸化雰囲気中で第２の加熱処理を行う第７の工程とを有することを特徴とする。
【００１０】
また、基板の表面をハロゲン元素を含むプラズマ雰囲気に晒す第１の工程と、前記基板上に非晶質半導体膜を形成する第２の工程と、前記非晶質半導体膜上に選択的に第１の絶縁膜を形成する第３の工程と、前記非晶質半導体膜上に該非晶質半導体膜の結晶化を助長する触媒元素を含有する層を形成する第４の工程と、前記非晶質半導体膜を第１の加熱処理により結晶質半導体膜を形成する第５の工程と、前記第１の絶縁膜を除去する第６の工程と、前記結晶質半導体膜を選択的に除去して島状の結晶質半導体膜を形成する第７の工程と、前記島状の結晶質半導体膜上にゲート絶縁膜を形成する第８の工程と、前記第８の工程の後にハロゲンを含む酸化雰囲気中で第２の加熱処理を行う第９の工程とを有することを特徴とする。
【００１１】
【発明の実施の形態】
［実施形態１］
図１１（Ａ）で示すように、石英基板１１０１上もしくはその表面に形成された下地膜に、ハロゲン原子を含む（本実施形態ではフッ素）プラズマ１１０３を晒し基板の表面をフッ素化する。具体的には、フッ素またはフッ素ラジカルの雰囲気中に表面を晒し、表面をフッ素でコーティングする。ハロゲン元素としてはその他に塩素や臭素などを用いることも可能である。
【００１２】
例えば、四フッ化珪素（ＳｉＦ4）または三フッ化窒素（ＮＦ3）を導入しプラズマ化してフッ素原子またはフッ素ラジカルを生成させる。その手段として、例えばプラズマＣＶＤ装置を適用することができる。プラズマＣＶＤ装置には、容量結合型または誘導結合型のものをはじめ、ＥＣＲ（電子サイクロトン共鳴）プラズマＣＶＤ装置やマイクロ波ＣＶＤ装置などいずれの形式の装置を適用しても良い。特に、ＥＣＲプラズマやマイクロ波プラズマはガスの分解効率が高いので、フッ素ラジカルを効率良く生成することができる。
【００１３】
フッ素化を行った基板表面１１０２に、２０〜１００ｎｍ（好ましくは４０〜８０ｎｍ）の厚さの非晶質構造を含む半導体膜１１０４を減圧熱ＣＶＤ法、プラズマＣＶＤ法またはスパッタ法で形成する（図１１（Ｂ））。非晶質構造を含む半導体膜としては、非晶質半導体膜、微結晶半導体膜があり、さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜も含まれる。例えば、プラズマＣＶＤ法でＳｉＨ4またはＳｉＨ4とＨ2から作製される非晶質シリコン膜を５５nmの厚さで形成する。或いは、減圧ＣＶＤ法でＳｉ2Ｈ6から非晶質シリコン膜を５５nmの厚さで形成しても良い。さらに、基板上に下地膜と非晶質シリコン膜とを大気解放しないで連続的に形成することも有効である。
【００１４】
そして図１１（Ｃ）で示すように、重量換算で１０ｐｐｍの触媒元素を含む水溶液をスピナーで基板を回転させて塗布するスピンコート法で触媒元素を含有する層１１０５を形成する。触媒元素にはニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）などである。この触媒元素を含有する層１１０４は、スピンコート法の他に印刷法やスプレー法、バーコーター法、或いはスパッタ法や真空蒸着法によって上記触媒元素の層を１〜５nmの厚さに形成しても良い。
【００１５】
図１１（Ｄ）で示す結晶化の工程では、まず４００〜５００℃で１時間程度の熱処理を行い、非晶質シリコン膜の含有水素量を５atom％以下にする。非晶質シリコン膜の含有水素量が成膜後において最初からこの値である場合にはこの熱処理は必ずしも必要でない。そして、ファーネスアニール炉を用い、窒素雰囲気中で５５０〜６００℃で１〜８時間の熱結晶化を行う。好適には、５５０℃で４時間の熱処理を行う。こうして結晶質シリコン膜から成る結晶質半導体膜１１０６を得ることができる。
【００１６】
このようにして作製された結晶質半導体膜１１０６の所定の領域をエッチングして島状半導体膜１１０７を形成する。そして、その上にゲート絶縁膜１１０８をシリコンを成分とする絶縁膜で２０〜２００nmの厚さに形成する。例えば、プラズマＣＶＤ法でＳｉＨ4とＮ2Ｏとの混合ガスから酸化窒化シリコン膜を７０nmの厚さに形成する。
【００１７】
そして、ハロゲン（代表的には塩素）を含む酸化雰囲気中で７００〜１１００℃の熱処理を０．１〜８時間行う。この熱処理により、ゲート絶縁膜１１０８と島状半導体膜１１０７との界面で新な酸化膜が形成され、ゲート絶縁膜１１０８の厚さは１２０nmとなる。また、ハロゲン雰囲気での酸化の過程でゲート絶縁膜１１０８や島状半導体膜１１０７に含まれる金属不純物元素などはハロゲンと化合物を形成し、気相中に除去することができる。さらにゲート絶縁膜１１０８は絶縁耐圧が高く、また島状半導体膜との界面準位密度を低減させることができる（図１１（Ｅ））。
【００１８】
［実施形態２］
実施形態１に従って作製された島状半導体膜とゲート絶縁膜を用いてＴＦＴを作製した一例を示す。図１２は基板３０１上に形成されたｎチャネル型及びｐチャネル型ＴＦＴの断面構造を示している。ｎチャネル型ＴＦＴ及びｐチャネル型ＴＦＴのゲート電極は、ゲート絶縁膜３１０に接して設けられた第１の導電層３１１、３１３と、前記第１の導電層に接して設けられた３１２、３１４とから成っている。
【００１９】
第１の導電層３１１、３１３は、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、タングステン（Ｗ）など元素か、これらの元素を成分とする材料で形成する。また、第２の導電層３１２、３１４は抵抗率の低いアルミニウム（Ａｌ）や銅（Ｃｕ）を用いれば良い。用途によっては、第１の導電層のみで形成しても良いし、第２の導電層の上にさらに他の導電層を積層しても良い。
【００２０】
ｐチャネル型ＴＦＴの半導体層は、ソース領域３０３と、ドレイン領域３０４とから成っている。
【００２１】
チャネル形成領域３０２には、あらかじめボロンを添加しても良い。このボロンはしきい値電圧を制御するために添加するものであり、同様の効果が得られるものであれば他の元素で代用することもできる。
【００２２】
こうしてｎチャネル型ＴＦＴおよびｐチャネル型ＴＦＴが完成したら、第１の層間絶縁膜３１５、第２層間絶縁膜３１６で覆い、ソース領域３０３、３０９、ドレイン領域３０４、３０８と接触するソース配線３１７、３１９とドレイン配線３１８とを設ける。図１２の構造では、これらを設けた後でパッシベーション膜３２０として窒化シリコン膜を設けている。さらに樹脂材料でなる第３の層間絶縁膜３２１を設ける。第３の層間絶縁膜は、樹脂材料に限定される必要はないが、例えば、液晶表示装置に応用する場合には、表面の平坦性を確保するために樹脂材料を用いることが好ましい。
【００２３】
［実施形態３］
実施形態１と同様に石英基板１２０１上もしくは基板表面に形成された下地膜表面をフッ素を含むプラズマ１２０２によって処理（図１３（Ａ））した後、その処理した表面１２０３上に非晶質半導体膜１２０４を３０〜１００nm、好ましくは５０〜６０nmの厚さで形成する。例えば、プラズマＣＶＤ法でＳｉＨ4またはＳｉＨ4とＨ2から作製される非晶質シリコン膜を５５nmの厚さで形成する（図１３（Ｂ））。或いは、減圧ＣＶＤ法でＳｉ2Ｈ6から非晶質シリコン膜を５５nmの厚さで形成しても良い。非晶質半導体膜１２０４上に珪素（シリコン）を含む絶縁膜でなるマスク膜１２０５を１５０nmの厚さで形成し、パターニングによって開口部１２０６を形成する（図１３（Ｃ））。
【００２４】
非晶質構造を含む半導体膜の表面に触媒元素を保持させた層を形成し、加熱処理を行う。本実施形態では、触媒元素としてニッケルを用い、５７０℃で１４時間の熱処理を行う。その結果、開口部１２０６を起点として概略基板と平行な方向（矢印で示した方向）に結晶化が進行し、巨視的な結晶成長方向が揃った結晶構造を含む半導体膜（本実施例では結晶質シリコン膜）が形成される。(図１３（Ｄ）)
【００２５】
次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッタリング工程を行う。先ほど形成したマスク膜１２０５をそのままマスクとして用い、１５族に属する元素（本実施例ではリン）を添加する工程を行い、開口部１２０６で露出した結晶質シリコン膜に１×１０19〜１×１０20atoms/cm3の濃度でリンを含むリン添加領域（以下、ゲッタリング領域という）１２０７を形成する。
【００２６】
次に、窒素雰囲気中で４５０〜６５０℃（好ましくは５００〜５５０℃）、４〜２４時間（好ましくは６〜１２時間）の熱処理工程を行う。この熱処理工程により結晶質シリコン膜中のニッケルは矢印の方向に移動し、リンのゲッタリング作用によってゲッタリング領域１０７に捕獲される。即ち、結晶質シリコン膜中からニッケルが除去されるため、ゲッタリング後の結晶質シリコン膜に含まれるニッケル濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3にまで低減することができる（図１３（Ｅ））。
【００２７】
その後、マスク１２０５を除去し、得られた結晶質半導体膜から実施例１と同様にして島状半導体膜１２０８を形成する。さらに、ゲート絶縁膜を形成し、ハロゲンを含む酸化雰囲気中で熱処理することにより実施形態１と同様に絶縁耐圧が高いゲート絶縁膜を形成することができ、また島状半導体膜との界面準位密度を低減させることができる。そして、実施形態２に示すＴＦＴを形成することができる。
【００２８】
［実施形態４］
実施形態１と３では非晶質構造を有する半導体膜をプラズマＣＶＤ法または減圧CVD法でＳｉＨ4やＳｉ2Ｈ6から作製する方法について示した。本実施形態では他のガスを用いて作製する場合について示す。
【００２９】
本実施形態の作製方法の特徴は、非晶質構造を有する半導体膜はハロゲン元素と水素を含む反応ガスで形成することにある。具体的には、非晶質構造を有する半導体膜として例えば非晶質シリコン膜を作製する時にハロゲン元素と水素とを混合させる。ハロゲン元素としては特にフッ素を用いると良く、フッ素はシリコンに対しエッチングする作用があり、膜の堆積過程において結合の弱い部分を優先的にエッチングすることができる。また、水素を供給することにより膜中に残存してしまうフッ素濃度を低減させることができる。そして、フッ素と水素の作用を利用してボイドや空孔の少ない緻密な非晶質シリコン膜を作製することができる。このような効果は非晶質シリコン膜の他に非晶質シリコン・ゲルマニウム（ａ−ＳｉＧｅ）膜、非晶質炭化シリコン（ａ−ＳｉＣ）膜，非晶質シリコン・スズ（ａ−ＳｉＳｎ）膜などにも適用することができる。
【００３０】
フッ素と水素の供給方法は、非晶質半導体膜として非晶質シリコン膜を作製する場合には、反応ガスとして四フッ化珪素（ＳｉＦ4）と水素（Ｈ2）、またはＳｉＦ4とＳｉＨ4、またはＳｉＦ4とＳｉＨ4とＨ2の組み合わせを選択することができる。ＳｉＦ4の代わりにトリフロロシラン（ＳｉＨＦ3）、ジフロロシラン（ＳｉＨ2Ｆ2）、モノフロロシラン（ＳｉＨ3Ｆ）を適用することもできる。また、ＳｉＨ4とＦ2を直接反応させても良い。さらに、非晶質シリコン・ゲルマニウム膜を作製する場合にはゲルマン（ＧｅＨ4）や四フッ化ゲルマニウム（ＧｅＦ4）を、非晶質炭化シリコンを作製する場合にはメタン（ＣＨ4）や四フッ化メタン（ＣＦ4）などを、非晶質シリコン・スズ膜を形成する場合には水素化スズ（ＳｎＨ4）を適宣添加すれば良い。
【００３１】
非晶質構造を有する半導体膜の厚さは２５〜１００nmの厚さで形成する。膜の堆積初期の段階ではフッ素の効果により下地の表面をフッ素化することができる。
【００３２】
このようにフッ素と水素とを含む反応ガスで作製された非晶質構造を有する半導体膜１１０３には、成膜時の基板温度にも依存するが、膜中に水素が０．１〜２０atomic%、フッ素が０．１〜１０atomic%含有するように形成する。膜中に残存するフッ素や水素はその後の熱結晶化の工程で膜中から放出されて膜中に残存する濃度はさらに低下するが、緻密化した非晶質半導体膜と、最表面をフッ素で終端した下地膜との相互作用により＜１１０＞の配向性をより高めることができる。
【００３３】
［実施形態５］
下地の表面または下地と非晶質半導体膜との界面をフッ素化する方法として、図１１や図１３で示すように石英基板上にそのまま非晶質半導体膜を形成した後で非晶質半導体膜の表面からフッ素を注入しても良い。その手法としてイオンドープ法やイオン注入法を用いる。
【００３４】
イオンドープ法ではイオン原としてＳｉＦ4やヘリウム（Ｈｅ）希釈のＦ2を用いイオン化して非晶質半導体膜の表面から注入する。加速電圧は高めに設定して、非晶質半導体膜１１０３と下地膜１１０２との界面またはその近傍に注入されたフッ素の濃度分布のピークが存在するようにする。その場合、ピーク濃度は１×１０19〜１×１０21atoms/cm3となるようにする。イオンドープ法では質量分離されないのでフッ素以外の元素も同時に注入されてしまうが、液晶表示装置などの大面積基板を処理するのに適している。また、イオン注入法でも同様な濃度でフッ素を非晶質半導体膜と下地との界面またはその近傍に注入することができる。また、フッ素イオンを非晶質半導体膜の表面から注入することで、非晶質半導体膜中に存在し得る微結晶核を破壊する作用が同時に得られ、熱結晶化における核生成密度を低減させることができる。
【００３５】
このようにフッ素を注入した状態で実施形態１と同様にして非晶質半導体膜１１０３に接して触媒元素を含有する層を設けて結晶化させると同様の効果を得ることができる。
【００３６】
[実施形態６]
本実施例で示すようにして作製された結晶質半導体膜は、石英基板とその上に形成したシリコンとの界面エネルギーが低いため、石英基板上に形成した非晶質シリコン膜を熱結晶化法で結晶化させると＜１１１＞に優先的に配向し、その他にランダムな方位を持った結晶粒が多数存在することが電子線回折の解析から知られている。一方、ニッケルなどの触媒元素を用いた熱結晶化法で作製される結晶質シリコン膜は、微視的に見れば複数の針状または棒状の結晶が集合した構造を有している。しかし、隣接する結晶粒の連続性が高く不対結合手（ダングリングボンド）が殆ど形成されないことが見込まれている。また、その結晶粒の大部分は＜１１０＞に配向している。その理由の一つとして、ニッケルなどの触媒元素を用いた場合の結晶成長過程は、触媒元素のシリサイド化物が関与しているものと考えられ、半導体膜の膜厚が２５〜１００nmと薄いのでその初期核のうち（１１１）面が基板表面とほぼ垂直なものが優先的に成長するため実質的に＜１１０＞の配向性が高くなると考えられる。しかしながら前述のように石英基板とシリコンとの界面エネルギーが低いので＜１１１＞晶帯に含まれる他の面方位をとることも可能となる。従って、その他の配向が若干混在してしまう。
【００３７】
しかし、触媒元素を用いた熱結晶化法において、石英基板の表面をフッ素化しておくことにより、石英基板との界面の影響を低減させることができ、実質的にその影響を無視することができる。その結果、結晶の配向性は表面エネルギーのみに影響されることになるが、触媒元素を用いた結晶成長では＜１１０＞の配向性が高まる。このような効果は通常の熱結晶化法やレーザー結晶化法などでも実現することができるが、触媒元素を用いた熱結晶化法においてより顕著に得ることができる。このようにして作製された結晶質半導体膜は、実施形態２で示したようにＴＦＴを作製するための半導体膜として好適に用いることができる。
【００３８】
【実施例】
[実施例１]
本発明の実施例について図１〜図４を用いて説明する。ここでは、同一基板上に画素回路とその画素回路を制御するための制御回路とを同時に作製する方法について説明する。但し、説明を簡単にするために、制御回路では、シフトレジスタ回路、バッファ回路等の基本回路であるＣＭＯＳ回路と、サンプリング回路を形成するｎチャネル型ＴＦＴとを図示することとする。
【００３９】
基板には、石英基板やシリコン基板を使用することが望ましい。本実施例では石英基板を用いた。その他にも金属基板またはステンレス基板の表面に絶縁膜を形成したものを基板としても良い。本実施例の場合、８００℃以上の温度に耐えうる耐熱性を要求されるので、それを満たす基板であればどのような基板を用いても構わない。
【００４０】
そして、基板のＴＦＴが形成される表面をプラズマで処理し、その処理された基板表面に、２０〜１００ｎｍ（好ましくは４０〜８０ｎｍ）の厚さの非晶質構造を含む半導体膜を減圧熱ＣＶＤ法、プラズマＣＶＤ法またはスパッタ法で形成する。なお、本実施例では６０ｎｍ厚の非晶質シリコン膜を形成するが、後に熱酸化工程があるのでこの膜厚が最終的なＴＦＴの活性層の膜厚になるわけではない）
【００４１】
また、非晶質構造を含む半導体膜としては、非晶質半導体膜、微結晶半導体膜があり、さらに非晶質シリコンゲルマニウム膜などの非晶質構造を含む化合物半導体膜も含まれる。さらに、基板上に下地膜と非晶質シリコン膜とを大気解放しないで連続的に形成することも有効である。そうすることにより基板表面の汚染が非晶質シリコン膜に影響を与えないようにすることが可能となり、作製されるＴＦＴの特性バラツキを低減させることができる。
【００４２】
次に、非晶質シリコン膜上に珪素（シリコン）を含む絶縁膜でなるマスク膜を形成し、パターニングによって開口部を形成する。この開口部は、次の結晶化工程の際に結晶化を助長する触媒元素を添加するための添加領域となる。
【００４３】
なお、珪素を含む絶縁膜としては、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜を用いることができる。窒化酸化シリコン膜は、珪素、窒素及び酸素を所定の量で含む絶縁膜であり、ＳｉＯｘＮｙで表される絶縁膜である。窒化酸化シリコン膜はＳｉＨ4、Ｎ2Ｏ及びＮＨ3を原料ガスとして作製することが可能であり、含有する窒素濃度が２５atomic%以上５０atomic%未満とすると良い。
【００４４】
また、このマスク膜のパターニングを行うと同時に、後のパターニング工程の基準となるマーカーパターンを形成しておく。マスク膜をエッチングする際に非晶質シリコン膜も僅かにエッチングされるが、この段差が後にマスク合わせの時にマーカーパターンとして用いることができるのである。
【００４５】
次に、特開平１０−２４７７３５号公報（米国出願番号０９／０３４，０４１に対応）に記載された技術に従って、結晶構造を含む半導体膜を形成する。同公報記載の技術は、非晶質構造を含む半導体膜の結晶化に際して、結晶化を助長する触媒元素（ニッケル、コバルト、ゲルマニウム、錫、鉛、パラジウム、鉄、銅から選ばれた一種または複数種の元素）を用いる結晶化手段である。
【００４６】
具体的には、非晶質構造を含む半導体膜の表面に触媒元素を保持させた状態で加熱処理を行い、非晶質構造を含む半導体膜を、結晶構造を含む半導体膜に変化させるものである。なお、結晶化手段としては、特開平７−１３０６５２号公報の実施例１に記載された技術を用いても良い。また、結晶質構造を含む半導体膜には、いわゆる単結晶半導体膜も多結晶半導体膜も含まれるが、同公報で形成される結晶構造を含む半導体膜は結晶粒界を有している。
【００４７】
なお、同公報では触媒元素を含む層をマスク膜上に形成する際にスピンコート法を用いているが、触媒元素を含む薄膜をスパッタ法や蒸着法といった気相法を用いて成膜する手段をとっても良い。
【００４８】
また、非晶質シリコン膜は含有水素量にもよるが、好ましくは４００〜５５０℃で１時間程度の加熱処理を行い、水素を十分に脱離させてから結晶化させることが望ましい。その場合、含有水素量を５atom％以下とすることが好ましい。
【００４９】
結晶化工程は、まず４００〜５００℃で１時間程度の熱処理工程を行い、水素を膜中から脱離させた後、５００〜６５０℃（好ましくは５５０〜６００℃）で６〜１６時間（好ましくは８〜１４時間）の熱処理を行う。
【００５０】
本実施例では、触媒元素としてニッケルを用い、５７０℃で１４時間の熱処理を行う。その結果、開口部を起点として概略基板と平行な方向（矢印で示した方向）に結晶化が進行し、巨視的な結晶成長方向が揃った結晶構造を含む半導体膜（本実施例では結晶質シリコン膜）が形成される。
【００５１】
次に、結晶化の工程で用いたニッケルを結晶質シリコン膜から除去するゲッタリング工程を行う。本実施例では、先ほど形成したマスク膜をそのままマスクとして１５族に属する元素（本実施例ではリン）を添加する工程を行い、開口部で露出した結晶質シリコン膜に１×１０19〜１×１０20atoms/cm3の濃度でリンを含むリン添加領域（以下、ゲッタリング領域という）を形成する。
【００５２】
次に、窒素雰囲気中で４５０〜６５０℃（好ましくは５００〜５５０℃）、４〜２４時間（好ましくは６〜１２時間）の熱処理工程を行う。この熱処理工程により結晶質シリコン膜中のニッケルは矢印の方向に移動し、リンのゲッタリング作用によってゲッタリング領域に捕獲される。即ち、結晶質シリコン膜中からニッケルが除去されるため、ゲッタリング後の結晶質シリコン膜に含まれるニッケル濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3にまで低減することができる。
【００５３】
次に、マスク膜を除去し、結晶質シリコン膜上に後の不純物添加時のために保護膜を形成する。保護膜は１００〜２００ｎｍ（好ましくは１３０〜１７０ｎｍ）の厚さの窒化酸化シリコン膜または酸化シリコン膜を用いると良い。この保護膜は不純物添加時に結晶質シリコン膜が直接プラズマに曝されないようにするためと、微妙な濃度制御を可能にするための意味がある。
【００５４】
そして、その上にレジストマスクを形成し、保護膜を介してｐ型を付与する不純物元素（以下、ｐ型不純物元素という）を添加する。ｐ型不純物元素としては、代表的には１３族に属する元素、典型的にはボロンまたはガリウムを用いることができる。この工程（チャネルドープ工程という）はＴＦＴのしきい値電圧を制御するための工程である。なお、ここではジボラン（Ｂ２Ｈ６）を質量分離しないでプラズマ励起したイオンドープ法でボロンを添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。
【００５５】
この工程により１×１０15〜１×１０18atoms/cm3（代表的には５×１０16〜５×１０17atoms/cm3）の濃度でｐ型不純物元素（本実施例ではボロン）を含む不純物領域を形成する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域（但し、リンは含まれていない領域）をｐ型不純物領域（ｂ）と定義する。
【００５６】
次に、レジストマスクを除去し、結晶質シリコン膜をパターニングして島状の半導体層（以下、活性層という）を形成する。なお、活性層は、ニッケルを選択的に添加して結晶化することによって、非常に結晶性の良い結晶質シリコン膜で形成されている。具体的には、棒状または柱状の結晶が、特定の方向性を持って並んだ結晶構造を有している。また、結晶化後、ニッケルをリンのゲッタリング作用により除去又は低減しており、活性層中に残存する触媒元素の濃度は、１×１０17atms/cm3以下、好ましくは１×１０16atms/cm3である。
【００５７】
また、ｐチャネル型ＴＦＴの活性層は意図的に添加された不純物元素を含まない領域であり、ｎチャネル型ＴＦＴの活性層はｐ型不純物領域（ｂ）となっている。本明細書中では、この状態の活性層は全て真性または実質的に真性であると定義する。即ち、ＴＦＴの動作に支障をきたさない程度に不純物元素が意図的に添加されている領域が実質的に真性な領域と考えて良い。
【００５８】
次に、プラズマＣＶＤ法またはスパッタ法により１０〜１００ｎｍ厚の珪素を含む絶縁膜を形成する。本実施例では、３０ｎｍ厚の窒化酸化シリコン膜を形成する。この珪素を含む絶縁膜は、他の珪素を含む絶縁膜を単層または積層で用いても構わない。
【００５９】
次に、８００〜１１５０℃（好ましくは９００〜１０００℃）の温度で１５分〜８時間（好ましくは３０分〜２時間）の熱処理工程を、酸化性雰囲気下で行う（熱酸化工程）。本実施例では酸素雰囲気中に３体積％の塩化水素を添加した雰囲気中で９５０℃８０分の熱処理工程を行う。なお、前の工程で添加されたボロンはこの熱酸化工程の間に活性化される。
【００６０】
なお、酸化性雰囲気としては、ドライ酸素雰囲気でもウェット酸素雰囲気でも良いが、半導体層中の結晶欠陥の低減にはドライ酸素雰囲気が適している。また、本実施例では酸素雰囲気中にハロゲン元素を含ませた雰囲気としたが、１００％酸素雰囲気で行っても構わない。
【００６１】
この熱酸化工程の間、珪素を含む絶縁膜とその下の活性層との界面においても酸化反応が進行する。本願発明ではそれを考慮して最終的に形成されるゲート絶縁膜の膜厚が５０〜２００nm（好ましくは１００〜１５０nm）となるように調節する。本実施例の熱酸化工程では、６０ｎｍ厚の活性層のうち２５ｎｍが酸化されて活性層の膜厚は４５ｎｍとなる。また、３０ｎｍ厚の珪素を含む絶縁膜に対して５０ｎｍ厚の熱酸化膜が加わるので、最終的なゲート絶縁膜の膜厚は１１０nmとなる。
【００６２】
次に、新たにレジストマスクを形成する。そして、ｎ型を付与する不純物元素（以下、ｎ型不純物元素という）を添加してｎ型を呈する不純物領域を形成する。なお、ｎ型不純物元素としては、代表的には１５族に属する元素、典型的にはリンまたは砒素を用いることができる。
【００６３】
この不純物領域は、後にＣＭＯＳ回路およびサンプリング回路のｎチャネル型ＴＦＴにおいて、ＬＤＤ領域として機能させるための不純物領域である。なお、ここで形成された不純物領域にはｎ型不純物元素が２×１０16〜５×１０19atoms/cm3（代表的には５×１０17〜５×１０18atoms/cm3）の濃度で含まれている。本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ｂ）と定義する。
【００６４】
なお、ここではフォスフィン（ＰＨ３）を質量分離しないでプラズマ励起したイオンドープ法でリンを１×１０18atoms/cm3の濃度で添加する。勿論、質量分離を行うイオンインプランテーション法を用いても良い。この工程では、ゲート膜を介して結晶質シリコン膜にリンを添加する。
【００６５】
次に、６００〜１０００℃（好ましくは７００〜８００℃）の不活性雰囲気中で熱処理を行い、前の工程で添加されたリンを活性化する。本実施例では８００℃１時間の熱処理を窒素雰囲気中で行う。
【００６６】
この時、同時にリンの添加時に損傷した活性層及び活性層とゲート絶縁膜との界面を修復することが可能である。この活性化工程は電熱炉を用いたファーネスアニールが好ましいが、ランプアニールやレーザーアニールといった光アニールを併用しても良い。
【００６７】
この工程によりｎ型不純物領域（ｂ）の境界部、即ち、ｎ型不純物領域（ｂ）の周囲に存在する真性又は実質的に真性な領域（勿論、ｐ型不純物領域（ｂ）も含む）との接合部が明確になる。このことは、後にＴＦＴが完成した時点において、ＬＤＤ領域とチャネル形成領域とが非常に良好な接合部を形成しうることを意味する。
【００６８】
次に、ゲート配線となる導電膜を形成する。なお、ゲート配線は単層の導電膜で形成しても良いが、必要に応じて二層、三層といった積層膜とすることが好ましい。本実施例では、第１導電膜と第２導電膜とでなる積層膜を形成する。
【００６９】
ここで第１導電膜、第２導電膜としては、タンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）、クロム（Ｃｒ）、シリコン（Ｓｉ）から選ばれた元素、または前記元素を主成分とする導電膜（代表的には窒化タンタル膜、窒化タングステン膜、窒化チタン膜）、または前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜、タングステンシリサイド膜等）を用いることができる。
【００７０】
なお、第１導電膜は１０〜５０ｎｍ（好ましくは２０〜３０ｎｍ）とし、第２導電膜は２００〜４００ｎｍ（好ましくは２５０〜３５０ｎｍ）とすれば良い。本実施例では、第１導電膜として、５０ｎｍ厚の窒化タングステン（ＷＮ）膜を、第２導電膜として、３５０ｎｍ厚のタングステン膜を用いる。なお、図示しないが、第１導電膜の下にシリコン膜を２〜２０ｎｍ程度の厚さで形成しておくことは有効である。これによりその上に形成される導電膜の密着性の向上と、酸化防止を図ることができる。
【００７１】
また、第１導電膜として窒化タンタル膜、第２導電膜としてタンタル膜を用いることも有効である。
【００７２】
次に、第１導電膜と第２導電膜とを一括でエッチングして４００ｎｍ厚のゲート配線を形成する。この時、制御回路に形成されるゲート配線はｎ型不純物領域（ｂ）の一部とゲート絶縁膜を介して重なるように形成する。この重なった部分が後にＬov領域となる。なお、ゲート配線は断面では二つに見えるが実際は連続的に繋がった一つのパターンから形成されている。
【００７３】
次に、レジストマスク１２９を形成し、ｐ型不純物元素（本実施例ではボロン）を添加して高濃度にボロンを含む不純物領域１３０、１３１を形成する。本実施例ではジボラン（Ｂ2Ｈ6）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）により３×１０20〜３×１０21atoms/cm3（代表的には５×１０20〜１×１０21atoms/cm3）濃度でボロンを添加する。なお、本明細書中では上記濃度範囲でｐ型不純物元素を含む不純物領域をｐ型不純物領域（ａ）と定義する。（図１（Ａ））
【００７４】
次に、レジストマスク１２９を除去し、ゲート配線及びｐチャネル型ＴＦＴとなる領域を覆う形でレジストマスク１３２〜１３４を形成する。そして、ｎ型不純物元素（本実施例ではリン）を添加して高濃度にリンを含む不純物領域１３５〜１４１を形成する。ここでも、フォスフィン（ＰＨ3）を用いたイオンドープ法（勿論、イオンインプランテーション法でも良い）で行い、この領域のリンの濃度は１×１０20〜１×１０21atoms/cm3（代表的には２×１０20〜５×１０21atoms/cm3）とする。（図１（Ｂ））
【００７５】
なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域をｎ型不純物領域（ａ）と定義する。また、不純物領域１３５〜１４１が形成された領域には既に前工程で添加されたリンまたはボロンが含まれるが、十分に高い濃度でリンが添加されることになるので、前工程で添加されたリンまたはボロンの影響は考えなくて良い。従って、本明細書中では不純物領域１３５〜１４１はｎ型不純物領域（ａ）と言い換えても構わない。
【００７６】
次に、レジストマスク１３２〜１３４を除去し、ゲート配線をマスクとして自己整合的にｎ型不純物元素（本実施例ではリン）を添加する。こうして形成された不純物領域１４２〜１４７には前記ｎ型不純物領域（ｂ）の１／２〜１／１０（代表的には１／３〜１／４）の濃度（但し、前述のチャネルドープ工程で添加されたボロン濃度よりも５〜１０倍高い濃度、代表的には１×１０16〜５×１０18atoms/cm3、典型的には３×１０17〜３×１０18atoms/cm3、）でリンが添加されるように調節する。なお、本明細書中では上記濃度範囲でｎ型不純物元素を含む不純物領域（但し、ｐ型不純物領域（ａ）を除く）をｎ型不純物領域（ｃ）と定義する。（図１（Ｃ））
【００７７】
なお、この工程ではゲート配線で隠された部分を除いて全ての不純物領域にも１×１０16〜５×１０18atoms/cm3の濃度でリンが添加されているが、非常に低濃度であるため各不純物領域の機能には影響を与えない。また、ｎ型不純物領域（ｂ）１４２〜１４７には既にチャネルドープ工程で１×１０15〜１×１０18atoms/cm3の濃度のボロンが添加されているが、この工程ではｐ型不純物領域（ｂ）に含まれるボロンの５〜１０倍の濃度でリンが添加されるので、この場合もボロンはｎ型不純物領域（ｂ）の機能には影響を与えないと考えて良い。
【００７８】
次に、第１層間絶縁膜１４８を形成する。第１層間絶縁膜１４８としては、珪素を含む絶縁膜、具体的には窒化シリコン膜、酸化シリコン膜、窒化酸化シリコン膜またはそれらを組み合わせた積層膜で形成すれば良い。また、膜厚は１００〜４００ｎｍとすれば良い。本実施例では、プラズマＣＶＤ法でＳｉＨ4、Ｎ2Ｏ、ＮＨ3を原料ガスとし、２００ｎｍ厚の窒化酸化シリコン膜（但し窒素濃度が２５〜５０atomic%）を用いる。
【００７９】
その後、それぞれの濃度で添加されたｎ型またはｐ型不純物元素を活性化するために熱処理工程を行った。この工程はファーネスアニール法、レーザーアニール法、ランプアニール法またはそれらを併用して行うことができる。ファーネスアニール法で行う場合は、不活性雰囲気中において５００〜８００℃、好ましくは５５０〜６００℃で行えば良い。本実施例では６００℃、４時間の熱処理を行い、不純物元素を活性化する。（図１（Ｄ））
【００８０】
本実施例ではタングステンを配線材料として用いているが、タングステン膜は非常に酸化に弱いことが知られている。即ち、保護膜で覆って酸化してもピンホールが保護膜に存在すればただちに酸化されてしまう。ところが、本実施例では酸化防止膜としては非常に有効な窒化シリコン膜を用い、且つ、窒化シリコン膜に対して窒化酸化シリコン膜を積層しているため、窒化シリコン膜のピンホールの問題を気にせずに高い温度で活性化工程を行うことが可能である。
【００８１】
次に、活性化工程の後、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜４時間の熱処理を行い、活性層の水素化を行う。この工程は熱的に励起された水素により半導体層のダングリングボンドを終端する工程である。水素化の他の手段として、プラズマ水素化（プラズマにより励起された水素を用いる）を行っても良い。
【００８２】
活性化工程を終えたら、第１層間絶縁膜１４８の上に５００ｎｍ〜１．５μm厚の第２層間絶縁膜１４９を形成する。本実施例では第２層間絶縁膜１４９として８００ｎｍ厚の酸化シリコン膜をプラズマＣＶＤ法により形成する。こうして第１層間絶縁膜（窒化酸化シリコン膜）１４８と第２層間絶縁膜（酸化シリコン膜）１４９との積層膜でなる１μm厚の層間絶縁膜を形成する。
【００８３】
なお、後の工程で耐熱性が許せば、第２層間絶縁膜１４９として、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等の有機樹脂膜を用いることも可能である。
【００８４】
その後、それぞれのＴＦＴのソース領域またはドレイン領域に達するコンタクトホールが形成され、ソース配線１５０〜１５３と、ドレイン配線１５４〜１５６を形成する。なお、ＣＭＯＳ回路を形成するためにドレイン配線１５４はｐチャネル型ＴＦＴとｎチャネル型ＴＦＴとの間で共通化されている。また、図示していないが、本実施例ではこの配線を、Ｔｉ膜を２００ｎｍ、Ｔｉを含むアルミニウム膜５００ｎｍ、Ｔｉ膜１００ｎｍをスパッタ法で連続して形成した３層構造の積層膜とする。（図３（Ａ））
【００８５】
次に、パッシベーション膜１５７として、窒化シリコン膜、酸化シリコン膜、または窒化酸化シリコン膜で５０〜５００ｎｍ（代表的には２００〜３００ｎｍ）の厚さで形成する。この時、本実施例では膜の形成に先立ってＨ2、ＮＨ3等水素を含むガスを用いてプラズマ処理を行い、成膜後に熱処理を行う。この前処理により励起された水素が第１、第２層間絶縁膜中に供給される。この状態で熱処理を行うことで、パッシベーション膜１５７の膜質を改善するとともに、第１、第２層間絶縁膜中に添加された水素が下層側に拡散するため、効果的に活性層を水素化することができる。
【００８６】
また、パッシベーション膜１５７を形成した後に、さらに水素化工程を行っても良い。例えば、３〜１００％の水素を含む雰囲気中で、３００〜４５０℃で１〜１２時間の熱処理を行うと良く、あるいはプラズマ水素化法を用いても同様の効果が得られる。なお、水素化工程後に画素電極とドレイン配線を接続するためのコンタクトホールを形成する位置において、パッシベーション膜１５７に開口部（図示せず）を形成しておいても良い。
【００８７】
その後、有機樹脂からなる第３層間絶縁膜１５８を約１μmの厚さに形成する。有機樹脂としては、ポリイミド、アクリル、ポリアミド、ポリイミドアミド、ＢＣＢ（ベンゾシクロブテン）等を使用することができる。有機樹脂膜を用いることの利点は、成膜方法が簡単である点や、比誘電率が低いので、寄生容量を低減できる点、平坦性に優れる点などが上げられる。なお上述した以外の有機樹脂膜や有機系SiO化合物などを用いることもできる。ここでは、基板に塗布後、熱重合するタイプのポリイミドを用い、３００℃で焼成して形成する。
【００８８】
次に、画素回路となる領域において、第３層間絶縁膜１５８上に遮蔽膜１５９を形成する。なお、本明細書中では光と電磁波を遮るという意味で遮蔽膜という文言を用いる。遮蔽膜１５９はアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタル（Ｔａ）から選ばれた元素でなる膜またはいずれかの元素を主成分とする膜で１００〜３００ｎｍの厚さに形成する。本実施例では1wt%のチタンを含有させたアルミニウム膜を１２５ｎｍの厚さに形成する。
【００８９】
なお、第３層間絶縁膜１５８上に酸化シリコン膜等の絶縁膜を５〜５０ｎｍ形成しておくと、この上に形成する遮蔽膜の密着性を高めることができる。また、有機樹脂で形成した第３層間絶縁膜１５８の表面にＣＦ4ガスを用いたプラズマ処理を施すと、表面改質により膜上に形成する遮蔽膜の密着性を向上させることができる。
【００９０】
また、このチタンを含有させたアルミニウム膜を用いて、遮蔽膜だけでなく他の接続配線を形成することも可能である。例えば、制御回路内で回路間をつなぐ接続配線を形成できる。但し、その場合は遮蔽膜または接続配線を形成する材料を成膜する前に、予め第３層間絶縁膜にコンタクトホールを形成しておく必要がある。
【００９１】
次に、遮蔽膜１５９の表面に陽極酸化法またはプラズマ酸化法（本実施例では陽極酸化法）により２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）の厚さの酸化物１６０を形成する。本実施例では遮蔽膜１５９としてアルミニウムを主成分とする膜を用いたため、陽極酸化物１６０として酸化アルミニウム膜（アルミナ膜）が形成される。
【００９２】
この陽極酸化処理に際して、まず十分にアルカリイオン濃度の小さい酒石酸エチレングリコール溶液を作製する。これは１５％の酒石酸アンモニウム水溶液とエチレングリコールとを２：８で混合した溶液であり、これにアンモニア水を加え、ｐＨが７±０．５となるように調節する。そして、この溶液中に陰極となる白金電極を設け、遮蔽膜１５９が形成されている基板を溶液に浸し、遮蔽膜１５９を陽極として、一定（数ｍＡ〜数十ｍＡ）の直流電流を流す。
【００９３】
溶液中の陰極と陽極との間の電圧は陽極酸化物の成長に従い時間と共に変化するが、定電流のまま１００Ｖ／ｍｉｎの昇圧レートで電圧を上昇させて、到達電圧４５Ｖに達したところで陽極酸化処理を終了させる。このようにして遮蔽膜１５９の表面には厚さ約５０ｎｍの陽極酸化物１６０を形成することができる。また、その結果、遮蔽膜１５９の膜厚は９０ｎｍとなる。なお、ここで示した陽極酸化法に係わる数値は一例にすぎず、作製する素子の大きさ等によって当然最適値は変化しうるものである。
【００９４】
また、ここでは陽極酸化法を用いて遮蔽膜表面のみに絶縁膜を設ける構成としたが、絶縁膜をプラズマＣＶＤ法、熱ＣＶＤ法またはスパッタ法などの気相法によって形成しても良い。その場合も膜厚は２０〜１００ｎｍ（好ましくは３０〜５０ｎｍ）とすることが好ましい。また、酸化シリコン膜、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ（Diamond like carbon）膜、酸化タンタル膜または有機樹脂膜を用いても良い。さらに、これらを組み合わせた積層膜を用いても良い。
【００９５】
次に、第３層間絶縁膜１５８、パッシベーション膜１５７にドレイン配線１５６に達するコンタクトホールを形成し、画素電極１６１を形成する。なお、画素電極１６２は隣接する別の画素の画素電極である。画素電極１６１、１６２は、透過型液晶表示装置とする場合には透明導電膜を用い、反射型の液晶表示装置とする場合には金属膜を用いれば良い。ここでは透過型の液晶表示装置とするために、酸化インジウム・スズ（ＩＴＯ）膜を１１０ｎｍの厚さにスパッタ法で形成する。
【００９６】
また、この時、画素電極１６１と遮蔽膜１５９とが陽極酸化物１６０を介して重なり、保持容量（キャパシタンス・ストレージ）１６３を形成する。なお、この場合、遮蔽膜１５９をフローティング状態（電気的に孤立した状態）か固定電位、好ましくはコモン電位（データとして送られる画像信号の中間電位）に設定しておくことが望ましい。
【００９７】
こうして同一基板上に、制御回路と画素回路とを有したアクティブマトリクス基板が完成した。なお、図３（Ｂ）においては、制御回路にはｐチャネル型ＴＦＴ１３０１、ｎチャネル型ＴＦＴ１３０２、１３０３が形成され、画素回路にはｎチャネル型ＴＦＴでなる画素ＴＦＴ１３０４が形成される。
【００９８】
制御回路のｐチャネル型ＴＦＴ１３０１には、チャネル形成領域２０１、ソース領域２０２、ドレイン領域２０３がそれぞれｐ型不純物領域（ａ）で形成される。但し、厳密にはソース２０２領域及びドレイン領域２０３に１×１０16〜５×１０18atoms/cm3の濃度でリンを含んでいる。
【００９９】
また、ｎチャネル型ＴＦＴ１３０２には、チャネル形成領域２０４、ソース領域２０５、ドレイン領域２０６、そしてチャネル形成領域とドレイン領域との間に、ゲート絶縁膜を介してゲート配線と重なった領域（本明細書中ではこのような領域をＬov領域という。なお、ovはoverlapの意味で付した。）２０７が形成される。この時、Ｌov領域２０７は２×１０16〜５×１０19atoms/cm3の濃度でリンを含み、且つ、ゲート配線と全部重なるように形成される。
【０１００】
また、ｎチャネル型ＴＦＴ１３０３には、チャネル形成領域２０８、ソース領域２０９、ドレイン領域２１０、そしてチャネル形成領域を挟むようにしてＬＤＤ領域２１１、２１２が形成される。即ち、ソース領域とチャネル形成領域との間及びドレイン領域とチャネル形成領域との間にＬＤＤ領域が形成される。
【０１０１】
なお、この構造ではＬＤＤ領域２１１、２１２の一部がゲート配線と重なるように配置されたために、ゲート絶縁膜を介してゲート配線と重なった領域（Ｌov領域）とゲート配線と重ならない領域（本明細書中ではこのような領域をＬoff領域という。なお、offはoffsetの意味で付した。）が実現されている。
【０１０２】
ＬＤＤ領域２１１はさらにＬov領域２１１a、Ｌoff領域２１１bに区別できる。また、前述のＬov領域２１１aには２×１０16〜５×１０19atoms/cm3の濃度でリンが含まれるが、Ｌoff領域２１１bはその１〜２倍（代表的には１．２〜１．５倍）の濃度でリンが含まれる。
【０１０３】
また、画素ＴＦＴ１３０４には、チャネル形成領域２１３、２１４、ソース領域２１５、ドレイン領域２１６、Ｌoff領域２１７〜２２０、Ｌoff領域２１８、２１９に接したｎ型不純物領域（ａ）２２１が形成される。この時、ソース領域２１５、ドレイン領域２１６はそれぞれｎ型不純物領域（ａ）で形成され、Ｌoff領域２１７〜２２０はｎ型不純物領域（ｃ）で形成される。
【０１０４】
本実施例では、画素回路および制御回路が要求する回路仕様に応じて各回路を形成するＴＦＴの構造を最適化し、半導体装置の動作性能および信頼性を向上させることができる。具体的には、ｎチャネル型ＴＦＴは回路仕様に応じてＬＤＤ領域の配置を異ならせ、Ｌov領域またはＬoff領域を使い分けることによって、同一基板上に高速動作またはホットキャリア対策を重視したＴＦＴ構造と、低オフ電流動作を重視したＴＦＴ構造とを実現できる。
【０１０５】
例えば、アクティブマトリクス型液晶表示装置の場合、ｎチャネル型ＴＦＴ１３０２は高速動作を重視するシフトレジスタ回路、分周波回路、信号分割回路、レベルシフタ回路、バッファ回路などの制御回路に適している。即ち、チャネル形成領域とドレイン領域との間のみにＬov領域を形成することで、できるだけ抵抗成分を低減させつつホットキャリア対策を重視した構造となっている。これは上記回路群の場合、ソース領域とドレイン領域の機能が変わらず、キャリア（電子）の移動する方向が一定だからである。
【０１０６】
但し、必要に応じてチャネル形成領域を挟んでＬov領域を形成することもできる。即ち、ソース領域とチャネル形成領域の間、及びドレイン領域とチャネル形成領域との間に形成することも可能である。
【０１０７】
また、ｎチャネル型ＴＦＴ１３０３はホットキャリア対策と低オフ電流動作の双方を重視するサンプリング回路（サンプルホールド回路）に適している。即ち、Ｌov領域を形成することでホットキャリア対策とし、さらにＬoff領域を形成することで低オフ電流動作を実現する。また、サンプリング回路はソース領域とドレイン領域の機能が反転してキャリアの移動方向が１８０°変わるため、ゲート配線を中心に線対称となるような構造としなければならない。なお、場合によってはＬov領域のみとすることもありうる。
【０１０８】
また、ｎチャネル型ＴＦＴ１３０４は低オフ電流動作を重視した画素回路、サンプリング回路（サンプルホールド回路）に適している。即ち、オフ電流値を増加させる要因となりうるＬov領域を配置せず、Ｌoff領域とオフセット領域を配置することで低オフ電流動作を実現している。また、制御回路のＬＤＤ領域よりも低い濃度のＬＤＤ領域をＬoff領域として用いることで、多少オン電流値が低下しても徹底的にオフ電流値を低減する対策を打っている。さらに、ｎ型不純物領域（ａ）２２１はオフ電流値を低減する上で非常に有効であることが確認されている。
【０１０９】
また、チャネル長３〜７μｍに対してｎチャネル型ＴＦＴ１３０２のＬov領域２０７の長さ（幅）は０．３〜３．０μｍ、代表的には０．５〜１．５μｍとすれば良い。また、ｎチャネル型ＴＦＴ３０３のＬov領域２１１a、２１２aの長さ（幅）は０．３〜３．０μｍ、代表的には０，５〜１．５μｍ、Ｌoff領域２１１b、２１２bの長さ（幅）は１．０〜３．５μｍ、代表的には１．５〜２．０μｍとすれば良い。また、画素ＴＦＴ１３０４に設けられるＬoff領域２１７〜２２０の長さ（幅）は０．５〜３．５μｍ、代表的には２．０〜２．５μｍとすれば良い。
【０１１０】
さらに、ｐチャネル型ＴＦＴ１３０１は自己整合（セルフアライン）的に形成され、ｎチャネル型ＴＦＴ１３０２〜１３０４は非自己整合（ノンセルフアライン）的に形成されている点も本発明の特徴の一つである。
【０１１１】
また、本実施例では保持容量の誘電体として比誘電率が７〜９と高いアルミナ膜を用いたことで、必要な容量を形成するために必要な保持容量の占有面積を少なくすることができる。さらに、本実施例のように画素ＴＦＴ上に形成される遮蔽膜を保持容量の一方の電極とすることで、アクティブマトリクス型液晶表示装置の画像表示部の開口率を向上させることができる。
【０１１２】
なお、本発明は本実施例に示した保持容量の構造に限定される必要はない。例えば、本出願人による特願平９−３１６５６７号出願、特願平９−２７３４４４号出願または特願平１０−２５４０９７号出願に記載された構造の保持容量を用いることもできる。
【０１１３】
ここでアクティブマトリクス基板から、アクティブマトリクス型液晶表示装置を作製する工程を説明する。図４に示すように、図３（Ｂ）の状態の基板に対し、配向膜５０１を形成する。本実施例では配向膜としてポリイミド膜を用いる。また、対向基板５０２には、透明導電膜５０３と、配向膜５０４とを形成する。なお、対向基板には必要に応じてカラーフィルターや遮蔽膜を形成しても良い。
【０１１４】
次に、配向膜を形成した後、ラビング処理を施して液晶分子がある一定のプレチルト角を持って配向するように調節する。そして、画素回路と、制御回路が形成されたアクティブマトリクス基板と対向基板とを、公知のセル組み工程によってシール材やスペーサ（共に図示せず）などを介して貼りあわせる。その後、両基板の間に液晶５０５を注入し、封止剤（図示せず）によって完全に封止する。液晶には公知の液晶材料を用いれば良い。このようにして図４に示すアクティブマトリクス型液晶表示装置が完成する。
【０１１５】
［実施例２］
【０１１６】
ここでは画素部の画素ＴＦＴと、画素部の周辺に設けられる駆動回路（ソース信号線駆動回路、ゲート信号線駆動回路等）の回路ＴＦＴを同一基板上に作製する方法について工程に従って詳細に説明する。但し、説明を簡単にするために、ＣＭＯＳ回路と、ｎチャネル型ＴＦＴとを図示することにする。
【０１１７】
図５（Ａ）において、６０００は耐熱性を有する基板であり、石英基板、シリコン基板、セラミックス基板、金属基板（代表的にはステンレス基板）を用いれば良い。どの基板を用いる場合においても、必要に応じて下地膜（好ましくは珪素を主成分とする絶縁膜）を設けても構わない。
【０１１８】
次に基板表面をフッ素を含むプラズマ６００１ａで処理した後、その処理した表面６００１ｂ上に２０〜６０５０ｎｍ（好ましくは３０〜８０ｎｍ）の厚さで非晶質構造を有する半導体膜を、プラズマＣＶＤ法やスパッタ法などの公知の方法で形成する。本実施例では、プラズマＣＶＤ法で非晶質シリコン膜を５３ｎｍの厚さに形成した。非晶質構造を有する半導体膜としては、非晶質半導体膜や微結晶半導体膜があり、非晶質シリコンゲルマニウム膜などの非晶質構造を有する化合物半導体膜を適用しても良い。また、下地膜を形成する場合、下地膜と非晶質シリコン膜とは同じ成膜法で形成することが可能であるので、両者を連続形成しても良い。下地膜を形成した後、一旦大気雰囲気に晒さないことでその表面の汚染を防ぐことが可能となり、作製するＴＦＴの特性バラツキやしきい値電圧の変動を低減させることができる。
【０１１９】
そして、公知の結晶化技術を使用して非晶質シリコン膜から結晶質シリコン膜６００２を形成する。例えば、レーザー結晶化法や熱結晶化法（固相成長法）を適用すれば良いが、ここでは、特開平７−６０３０６５２号公報で開示された技術に従って、触媒元素を用いる結晶化法で結晶質シリコン膜６００２を形成した。
【０１２０】
なお、非晶質珪素膜の結晶化を助長する触媒元素としてニッケル（Ｎｉ）を含有した溶液をスピンコート法により塗布し、Ｎｉ含有層を形成した。また、触媒元素としてはニッケル以外にも、コバルト（Ｃｏ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）等を用いることができる。
【０１２１】
また、上記触媒元素の添加工程は、レジストマスクを利用したイオン注入法またはプラズマドーピング法を用いることもできる。この場合、添加領域の占有面積の低減、横成長領域の成長距離の制御が容易となるので、微細化した回路を構成する際に有効な技術となる。
【０１２２】
また結晶化の工程に先立って、非晶質シリコン膜の含有水素量にもよるが、４００〜５００℃で１時間程度の熱処理を行い、含有水素量を５ａｔｏｍ％以下にしてから結晶化させることが望ましい。触媒元素の添加工程が終了したら、４５０℃で１時間程度の水素出しの後、不活性雰囲気、水素雰囲気または酸素雰囲気中において５００〜７００℃（代表的には５５０〜６５０℃）の温度で４〜２４時間の加熱処理を加えて非晶質シリコン膜の結晶化を行う。本実施例では窒素雰囲気で６００℃、１２時間の加熱処理を行い非晶質シリコン膜の結晶化を行った。
【０１２３】
非晶質シリコン膜を結晶化させると原子の再配列が起こり緻密化するので、作製される結晶質シリコン膜の厚さは当初の非晶質シリコン膜の厚さ（本実施例では５３ｎｍ）よりも１〜１５％程度減少した。（図５（Ｂ））。
【０１２４】
そして結晶質シリコン膜６００２上に酸化珪素膜からなる１３０ｎｍの厚さの保護酸化膜６００３を形成した。そして結晶質シリコン膜６００２にゲッタリング領域を形成するために、保護酸化膜６００３に開口部６００４を形成した。（図５（Ｃ））
【０１２５】
そしてレジストマスク６００５を除去した後に、結晶質シリコン膜６００２中のニッケルを除去するために、リンをドーピングする。すると、開口部６００４から結晶質シリコン膜６００２にリンがドーピングされ、ゲッタリング領域６００７が形成される。このとき、ドーピングの加速電圧と、酸化膜で成る保護酸化膜６００３の厚さを最適化し、リンが保護酸化膜６００３を実質的に突き抜けないようにする。
【０１２６】
ドーピングはリン（Ｐ）の濃度が１×１０20〜１×１０21ａｔｏｍｓ／ｃｍ3程度になるように調節した。本実施例では、リン（Ｐ）の濃度が５×１０20ａｔｏｍｓ／ｃｍ3となるように、イオンドーピング装置を用いて行った。
【０１２７】
なお、イオンドープの際の加速電圧は１０ｋｅｖとした。１０ｋeｖの加速電圧であれば、リンは保護酸化膜６００７の厚さを１００ｎｍ以上とするとほとんど通過することができない。
【０１２８】
その後、６００℃の窒素雰囲気にて１〜１２時間（本実施例では１２時間）熱アニールし、ニッケル元素のゲッタリングを行った。加熱によりニッケルがリンに吸い寄せられることになる。６００℃の温度のもとでは、リン原子は膜中をほとんど動かないが、ニッケル原子は数１００μｍ程度またはそれ以上の距離を移動することができる。このことからリンがニッケルのゲッタリングに最も適した元素の１つであることが理解できる。（図５（Ｄ））
【０１２９】
次に保護酸化膜６００３をマスクとしてエッチングし、ゲッタリング領域６００７を除去する。（図５（Ｅ））
【０１３０】
そして保護酸化膜６００３を除去した後に（図６（Ａ））、非晶質シリコン膜６００２を覆うように基板６００１上に酸化珪素膜からなる酸化膜６００８ａを形成した。本実施例では２０ｎｍの厚さで形成した。（図６（Ｂ））
【０１３１】
次に結晶質シリコン膜６００２を酸化性気体の雰囲気下でアッシングすることにより、結晶質シリコン膜６００２のシリコンの密度を上げ、膜を緻密にした。本実施例では、９５０℃で酸素雰囲気下で熱酸化し、結晶質シリコン膜６００２の膜厚を１５ｎｍ程度減少させた。（図６（Ｃ））
【０１３２】
そして熱酸化により厚さが大きくなった熱処理後酸化膜６００８ｂを除去し（図６（Ｄ））、パターニングすることによって、半導体膜６０１０、６０１１、６０１２を形成した。（図７（Ａ））
【０１３３】
そして、半導体膜６０１０、６０１１、６０１２を覆って第１ゲート絶縁膜６０１３が形成される。代表的には、酸化珪素膜又は窒化珪素膜からなる第１ゲート絶縁膜６０１３を、その膜厚が５〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）となるように形成すれば良い。本実施例では酸化珪素膜または酸化珪素を主成分とする膜からなる第１ゲート絶縁膜６０１３の膜厚を４０ｎｍとした。（図７（Ｂ））
【０１３４】
次にレジストマスク６０１４を利用して第１ゲート絶縁膜６０１３の一部をエッチングすることにより、半導体膜６０１２の一部を露出させた。そしてリンをドーピングすることによって、Ｃｓの一部となる不純物領域（Ｃｓ領域）６０１５を形成した。ドーピングは加速電圧１０ｋｅＶ程度で行い、リン（Ｐ）の濃度が１×１０19〜１×１０20ａｔｏｍｓ／ｃｍ3程度になるように調節した。本実施例では、リン（Ｐ）の濃度が５×１０19ａｔｏｍｓ／ｃｍ3となるように、イオンドーピング装置を用いて行った。（図７（Ｃ））
【０１３５】
レジストマスク６０１４を除去した後、第２ゲート絶縁膜６０１６を形成した。代表的には、第２ゲート絶縁膜６０１６の膜厚は５〜２００ｎｍ（好ましくは１００〜１５０ｎｍ）とすれば良い。本実施例では窒化珪素膜からなる第２ゲート絶縁膜６０１６を、その膜厚が２０ｎｍとなるように形成した。（図７（Ｄ））
【０１３６】
そして第１導電膜６０１７及び第２導電膜６０１８を順に形成した。本実施例ではゲート電極を多層構造とするが、ゲート電極を単層で形成していてもよい。
【０１３７】
そして開口部６００４及び結晶質シリコン膜６００２のｐチャネル型ＴＦＴが形成される部分を覆ってレジストマスク６００５を形成した。そして結晶質シリコン膜６００２のｎチャネル型ＴＦＴが形成される部分にしきい値電圧を制御する目的で、ｐ型を付与する不純物としてボロン（Ｂ）をドーピングした。ドーピングは加速電圧３０ｋｅＶ程度で行い、ボロン（Ｂ）の濃度が５×１０17〜５×１０18ａｔｏｍｓ／ｃｍ3程度になるように調節した。本実施例では、ボロン（Ｂ）の濃度が１×１０18ａｔｏｍｓ／ｃｍ3となるようにした。ボロン（Ｂ）の添加はイオンドープ法で実施しても良いし、非晶質シリコン膜を成膜するときに同時に添加しておくこともできる。そして結晶質シリコン膜６００２の特性によっては、しきい値電圧を制御するためにボロン（Ｂ）ではなくリン（Ｐ）を添加しても良い。ここでのボロン（Ｂ）添加は必ずしも必要でないが、結晶質シリコン膜６００２のボロン（Ｂ）を添加した部分（チャネルドープ部）６００６はｎチャネル型ＴＦＴのしきい値電圧を所定の範囲内に収めるために形成することが好ましかった。（図８（Ａ））
【０１３８】
第１導電膜６０１７はｎ型の不純物を有する結晶質シリコン膜であり、ＣＶＤ法を用いて１５０ｎｍの膜厚で形成されている。また第２導電膜６０１８はタングステンシリサイドであり、スパッタリングにより１５０ｎｍの膜厚で形成されている。（図８（Ｂ））この場合、金属膜を用いるよりも若干抵抗が上がるが、金属シリサイド膜と珪素膜との積層構造は耐熱性も高く、酸化にも強いので有効な構造である。なお第１導電膜６０１７は窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）、窒化チタン（ＴｉＮ）膜、窒化モリブデン（ＭｏＮ）、タングステンシリサイド、チタンシリサイドまたはモリブデンシリサイドで形成しても良く、第２導電膜６０１８はタンタル（Ｔａ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、または前記元素を主成分とする合金か、前記元素を組み合わせた合金膜（代表的にはＭｏ−Ｗ合金膜、Ｍｏ−Ｔａ合金膜）で形成しても良い。
【０１３９】
次に第１導電膜６０１７及び第２導電膜６０１８をパターニングし、ｐチャネル型ＴＦＴのゲート電極６０２０、ｎチャネル型のＴＦＴのゲート電極６０２１、６０２２、Ｃｓ電極６０２３を形成した。（図８（Ｃ））
【０１４０】
そしてゲート電極６０２０、６０２１、６０２２、Ｃｓ電極６０２３をマスクとして利用し、半導体膜６０１０、６０１１及び半導体膜６０１２の一部にｎ型を付与する不純物をドーピングし、不純物領域６０２４〜６０２９を形成した。ｎ型を付与する不純物としては、リン（Ｐ）や砒素（Ａｓ）を用いれば良く、ここではリン（Ｐ）を添加すべく、フォスフィン（ＰＨ3）を用いたイオンドープ法を適用した。ドーピングは加速電圧４０ｋｅＶ程度で行い、リン（Ｐ）の濃度が５×１０17〜５×１０18ａｔｏｍｓ／ｃｍ3程度になるように調節した。本実施例では、不純物領域６０２４〜６０２９のリン（Ｐ）の濃度が１×１０18ａｔｏｍｓ／ｃｍ3となるように、イオンドーピング装置を用いて行った。本明細書中では、ここで形成された不純物領域６０２４〜６０２９に含まれるｎ型を付与する不純物の濃度を（ｎ-）と表す。（図８（Ｄ））
【０１４１】
次にｐチャネル型ＴＦＴとなる半導体膜６０１０と、ｎチャネル型ＴＦＴとなる半導体膜６０１１、６０１２の一部を覆うようにレジストマスク６０３０、６０３１、６０３２を形成した。そしてレジストマスク６０３０、６０３１、６０３２を利用して半導体膜６０１１、６０１２の一部にｎ型を付与する不純物をドーピングし、不純物領域６０３３〜６０３６を形成した。
【０１４２】
不純物領域６０３３〜６０３６の形成は、フォスフィン（ＰＨ3）を用いたイオンドープ法で行い、ドーピングは加速電圧４０ｋｅＶ程度で行い、リン（Ｐ）の濃度が５×１０19〜５×１０20ａｔｏｍｓ／ｃｍ3程度になるように調節した。本実施例では、不純物領域６０３３〜６０３６のリン（Ｐ）の濃度が１×１０20ａｔｏｍｓ／ｃｍ3となるようにした。本明細書中では、ここで形成された不純物領域６０３３〜６０３６に含まれるｎ型を付与する不純物の濃度を（ｎ+）と表す。（図９（Ａ））
【０１４３】
レジストマスク６０３０〜６０３２を除去し、ｎチャネル型ＴＦＴとなる部分及びＣｓとなる部分をレジストマスク６０３９で覆った。そして半導体膜６０１０にｐ型を付与する不純物をドーピングした。本実施例では、ジボラン（Ｂ2Ｈ6）を用いたイオンドープ法で不純物領域６０３７、６０３８を形成した。ドーピングは加速電圧４０ｋｅＶ程度で行い、ボロン（Ｂ）の濃度が５×１０19〜５×１０20ａｔｏｍｓ／ｃｍ3程度になるように調節した。本実施例では、不純物領域６０３７、６０３８のボロン（Ｂ）の濃度が１×１０20ａｔｏｍｓ／ｃｍ3となるようにした。本明細書中では、ここで形成された不純物領域６０３７、６０３８に含まれるｐ型を付与する不純物元素の濃度を（ｐ+）と表す。 不純物領域６０３７、６０３８には、既に前工程で添加されたリン（Ｐ）またはボロン（Ｂ）が含まれているが、それに比して十分に高い濃度でボロン（Ｂ）が添加されるので、ｐ型の導電性が確保され、ＴＦＴの特性に何ら影響を与えることはない。（図９（Ｂ））
【０１４４】
レジストマスク６０３９を除去した後、絶縁膜６０４０を形成した。絶縁膜６０４０は窒化珪素膜からなり、ＣＶＤ法によって膜厚７０ｎｍに形成された。（図９（Ｃ））
【０１４５】
次に窒素雰囲気下、８５０℃で３０分の条件で加熱することにより、不純物領域に含まれる不純物が半導体膜６０１０〜６０１２内で拡散してゲート電極６０２０〜６０２２の下部にまで広がる。ゲート電極６０２０〜６０２２の下部に位置する不純物領域６０４１〜６０４６をＬｏｖ領域と称する。またゲート電極６０２０〜６０２２の下部に位置しておらず、不純物領域（ソース領域またはドレイン領域）６０３３〜６０３６に接している不純物領域６０４７〜６０５０をＬｏｆ領域と称する。不純物領域６０３３〜６０３８、６０４１〜６０５０は上記熱処理によって活性化される。（図１０（Ａ））
【０１４６】
次に酸化シリコン又は酸化窒化シリコンからなる第１の層間絶縁膜６０５２を５００〜６０５００ｎｍの厚さで形成する。本実施例では、窒化珪素を用い１０００ｎｍの厚さで形成した。その後、ソース領域またはドレイン領域６０３３〜６０３８に達するコンタクトホールを形成し、ソース配線６０５３、６０５５、６０５７と、ドレイン配線６０５４、６０５６、６０５８を形成する。なお、図示していないが、本実施例ではこのソース配線、ドレイン配線を、Ｔｉ膜６０ｎｍ、窒素を含むＴｉ膜４０ｎｍ、Ｓｉを含むアルミニウム膜３００ｎｍ、Ｔｉ膜１００ｎｍをスパッタ法で連続して形成した４層構造の積層膜とした。（図１０（Ｂ））
【０１４７】
次にソース配線６０５３、６０５５、６０５７と、ドレイン配線６０５４、６０５６、６０５８を覆うように第１層間絶縁膜６０５２上に窒化珪素膜からなるパッシベーション膜６０６０を２２０ｎｍの厚さで形成する。（図１０（Ｃ））そしてパッシベーション膜６０６０を覆うようにして第２層間絶縁膜が形成される。この第２層間絶縁膜はアクリル膜からなり、厚さが８００ｎｍに形成される。
【０１４８】
アクリル膜からなる第２層間絶縁膜を１５０℃、０．３ｈｒの条件で加熱した後、第２層間絶縁膜の上にＴｉ膜またはＴｉを主成分とする厚さが１００ｎｍの遮光膜を形成する。
【０１４９】
そして、遮光膜を覆うように第２層間絶縁膜上に第３層間絶縁膜を形成した。第３層間絶縁膜はアクリル膜からなり、その厚さは５００ｎｍ〜１０００ｎｍで形成される。本実施例では第３層間絶縁膜の厚さを８００ｎｍとした。
【０１５０】
第３層間絶縁膜にはコンタクトホールが形成され、その後、画素電極が形成される。本実施例では画素電極の厚さを２．８μｍとした。画素電極はコンタクトホールを介してドレイン配線と電気的に接続される。画素電極は透明導電膜を用いれば良い。
【０１５１】
以上のように、本発明の半導体装置はドライバー回路および画素マトリクス回路に様々な特徴を有しており、これらの相乗効果によって明るく高精細な画像が得られ、動作性能および信頼性の高い電気光学装置を得る。そして、そのような電気光学装置を部品として搭載した高性能な電子機器を得る。
【０１５２】
[実施例３]
本願発明を実施して形成されたＣＭＯＳ回路や画素部は様々な電気光学装置（アクティブマトリクス型液晶ディスプレイ、アクティブマトリクス型ＥＬディスプレイ、アクティブマトリクス型ＥＣディスプレイ）に用いることができる。即ち、それら電気光学装置を表示部に組み込んだ電子機器全てに本願発明を実施できる。
【０１５３】
その様な電子機器としては、ビデオカメラ、デジタルカメラ、プロジェクター（リア型またはフロント型）、ヘッドマウントディスプレイ（ゴーグル型ディスプレイ）、カーナビゲーション、カーステレオ、パーソナルコンピュータ、携帯情報端末（モバイルコンピュータ、携帯電話または電子書籍等）などが挙げられる。それらの一例を図１４、図１５及び図１６に示す。
【０１５４】
図１４（Ａ）はパーソナルコンピュータであり、本体２００１、画像入力部２００２、表示部２００３、キーボード２００４等を含む。本発明を画像入力部２００２、表示部２００３やその他の信号制御回路に適用することができる。
【０１５５】
図１４（Ｂ）はビデオカメラであり、本体２１０１、表示部２１０２、音声入力部２１０３、操作スイッチ２１０４、バッテリー２１０５、受像部２１０６等を含む。本発明を表示部２１０２やその他の信号制御回路に適用することができる。
【０１５６】
図１４（Ｃ）はモバイルコンピュータ（モービルコンピュータ）であり、本体２２０１、カメラ部２２０２、受像部２２０３、操作スイッチ２２０４、表示部２２０５等を含む。本発明は表示部２２０５やその他の信号制御回路に適用できる。
【０１５７】
図１４（Ｄ）はゴーグル型ディスプレイであり、本体２３０１、表示部２３０２、アーム部２３０３等を含む。本発明は表示部２３０２やその他の信号制御回路に適用することができる。
【０１５８】
図１４（Ｅ）はプログラムを記録した記録媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであり、本体２４０１、表示部２４０２、スピーカ部２４０３、記録媒体２４０４、操作スイッチ２４０５等を含む。なお、このプレーヤーは記録媒体としてＤＶＤ（Ｄｉｇｔｉａｌ Ｖｅｒｓａｔｉｌｅ Ｄｉｓｃ）、ＣＤ等を用い、音楽鑑賞や映画鑑賞やゲームやインターネットを行うことができる。本発明は表示部２４０２やその他の信号制御回路に適用することができる。
【０１５９】
図１４（Ｆ）はデジタルカメラであり、本体２５０１、表示部２５０２、接眼部２５０３、操作スイッチ２５０４、受像部（図示しない）等を含む。本願発明を表示部２５０２やその他の信号制御回路に適用することができる。
【０１６０】
図１５（Ａ）はフロント型プロジェクターであり、投射装置２６０１、スクリーン２６０２等を含む。本発明は投射装置２６０１の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【０１６１】
図１５（Ｂ）はリア型プロジェクターであり、本体２７０１、投射装置２７０２、ミラー２７０３、スクリーン２７０４等を含む。本発明は投射装置２７０２の一部を構成する液晶表示装置２８０８やその他の信号制御回路に適用することができる。
【０１６２】
なお、図１５（Ｃ）は、図１５（Ａ）及び図１５（Ｂ）中における投射装置２６０１、２７０２の構造の一例を示した図である。投射装置２６０１、２７０２は、光源光学系２８０１、ミラー２８０２、２８０４〜２８０６、ダイクロイックミラー２８０３、プリズム２８０７、液晶表示装置２８０８、位相差板２８０９、投射光学系２８１０で構成される。投射光学系２８１０は、投射レンズを含む光学系で構成される。本実施例は三板式の例を示したが、特に限定されず、例えば単板式であってもよい。また、図１５（Ｃ）中において矢印で示した光路に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するためのフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６３】
また、図１５（Ｄ）は、図１５（Ｃ）中における光源光学系２８０１の構造の一例を示した図である。本実施例では、光源光学系２８０１は、リフレクター２８１１、光源２８１２、レンズアレイ２８１３、２８１４、偏光変換素子２８１５、集光レンズ２８１６で構成される。なお、図１５（Ｄ）に示した光源光学系は一例であって特に限定されない。例えば、光源光学系に実施者が適宜、光学レンズや、偏光機能を有するフィルムや、位相差を調節するフィルム、ＩＲフィルム等の光学系を設けてもよい。
【０１６４】
ただし、図１５に示したプロジェクターにおいては、透過型の電気光学装置を用いた場合を示しており、反射型の電気光学装置及びＥＬ表示装置での適用例は図示していない。
【０１６５】
図１６（Ａ）は携帯電話であり、本体２９０１、音声出力部２９０２、音声入力部２９０３、表示部２９０４、操作スイッチ２９０５、アンテナ２９０６等を含む。本願発明を音声出力部２９０２、音声入力部２９０３、表示部２９０４やその他の信号制御回路に適用することができる。
【０１６６】
図１６（Ｂ）は携帯書籍（電子書籍）であり、本体３００１、表示部３００２、３００３、記憶媒体３００４、操作スイッチ３００５、アンテナ３００６等を含む。本発明は表示部３００２、３００３やその他の信号回路に適用することができる。
【０１６７】
図１６（Ｃ）はディスプレイであり、本体３１０１、支持台３１０２、表示部３１０３等を含む。本発明は表示部３１０３に適用することができる。本発明のディスプレイは特に大画面化した場合において有利であり、対角１０インチ以上（特に３０インチ以上）のディスプレイには有利である。
【０１６８】
以上の様に、本願発明の適用範囲は極めて広く、あらゆる分野の電子機器に適用することが可能である。また、本実施例の電子機器は実施例１、２のどのような組み合わせからなる構成を用いても実現することができる。
【０１６９】
[実施例４]
本実施例では、本願発明を用いてＥＬ（エレクトロルミネッセンス）表示装置を作製した例について説明する。
【０１７０】
図１７（Ａ）は本願発明を用いたＥＬ表示装置の上面図である。図１１７（Ａ）において、４０１０は基板、４０１１は画素部、４０１２はソース側駆動回路、４０１３はゲート側駆動回路であり、それぞれの駆動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７に至り、外部機器へと接続される。
【０１７１】
このとき、少なくとも画素部、好ましくは駆動回路及び画素部を囲むようにしてカバー材６０００、シーリング材（ハウジング材ともいう）７０００、密封材（第２のシーリング材）７００１が設けられている。
【０１７２】
また、図１７（Ｂ）は本実施例のＥＬ表示装置の断面構造であり、基板４０１０、下地膜４０２１の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回路を図示している。）４０２２及び画素部用ＴＦＴ４０２３（但し、ここではＥＬ素子への電流を制御するＴＦＴだけ図示している。）が形成されている。これらのＴＦＴは公知の構造（トップゲート構造またはボトムゲート構造）を用いれば良い。
【０１７３】
本願発明は、駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３に際して用いることができる。
【０１７４】
本願発明を用いて駆動回路用ＴＦＴ４０２２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料でなる層間絶縁膜（平坦化膜）４０２６の上に画素部用ＴＦＴ４０２３のドレインと電気的に接続する透明導電膜でなる画素電極４０２７を形成する。透明導電膜としては、酸化インジウムと酸化スズとの化合物（ＩＴＯと呼ばれる）または酸化インジウムと酸化亜鉛との化合物を用いることができる。そして、画素電極４０２７を形成したら、絶縁膜４０２８を形成し、画素電極４０２７上に開口部を形成する。
【０１７５】
次に、ＥＬ層４０２９を形成する。ＥＬ層４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、発光層、電子輸送層または電子注入層）を自由に組み合わせて積層構造または単層構造とすれば良い。どのような構造とするかは公知の技術を用いれば良い。また、ＥＬ材料には低分子系材料と高分子系（ポリマー系）材料がある。低分子系材料を用いる場合は蒸着法を用いるが、高分子系材料を用いる場合には、スピンコート法、印刷法またはインクジェット法等の簡易な方法を用いることが可能である。
【０１７６】
本実施例では、シャドーマスクを用いて蒸着法によりＥＬ層を形成する。シャドーマスクを用いて画素毎に波長の異なる発光が可能な発光層（赤色発光層、緑色発光層及び青色発光層）を形成することで、カラー表示が可能となる。その他にも、色変換層（ＣＣＭ）とカラーフィルターを組み合わせた方式、白色発光層とカラーフィルターを組み合わせた方式があるがいずれの方法を用いても良い。勿論、単色発光のＥＬ表示装置とすることもできる。
【０１７７】
ＥＬ層４０２９を形成したら、その上に陰極４０３０を形成する。陰極４０３０とＥＬ層４０２９の界面に存在する水分や酸素は極力排除しておくことが望ましい。従って、真空中でＥＬ層４０２９と陰極４０３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気で形成し、大気解放しないで陰極４０３０を形成するといった工夫が必要である。本実施例ではマルチチャンバー方式（クラスターツール方式）の成膜装置を用いることで上述のような成膜を可能とする。
【０１７８】
なお、本実施例では陰極４０３０として、ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成し、その上に３００ｎｍ厚のアルミニウム膜を形成する。勿論、公知の陰極材料であるＭｇＡｇ電極を用いても良い。そして陰極４０３０は４０３１で示される領域において配線４０１６に接続される。配線４０１６は陰極４０３０に所定の電圧を与えるための電源供給線であり、導電性ペースト材料４０３２を介してＦＰＣ４０１７に接続される。
【０１７９】
４０３１に示された領域において陰極４０３０と配線４０１６とを電気的に接続するために、層間絶縁膜４０２６及び絶縁膜４０２８にコンタクトホールを形成する必要がある。これらは層間絶縁膜４０２６のエッチング時（画素電極用コンタクトホールの形成時）や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口部の形成時）に形成しておけば良い。また、絶縁膜４０２８をエッチングする際に、層間絶縁膜４０２６まで一括でエッチングしても良い。この場合、層間絶縁膜４０２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタクトホールの形状を良好なものとすることができる。
【０１８０】
このようにして形成されたＥＬ素子の表面を覆って、パッシベーション膜６００３、充填材６００４、カバー材６０００が形成される。
【０１８１】
さらに、ＥＬ素子部を囲むようにして、カバー材６０００と基板４０１０の内側にシーリング材が設けられ、さらにシーリング材７０００の外側には密封材（第２のシーリング材）７００１が形成される。
【０１８２】
このとき、この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１８３】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１８４】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１８５】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１８６】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１８７】
また、配線４０１６はシーリング材７０００および密封材７００１と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材７０００および密封材７００１の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１８８】
[実施例５]
本実施例では、本願発明を用いて実施例４とは異なる形態のＥＬ表示装置を作製した例について、図１８（Ａ）、（Ｂ）を用いて説明する。図１７（Ａ）、（Ｂ）と同じ番号のものは同じ部分を指しているので説明は省略する。
【０１８９】
図１８（Ａ）は本実施例のＥＬ表示装置の上面図であり、図１８（Ａ）をＡ-Ａ'で切断した断面図を図１８（Ｂ）に示す。
【０１９０】
実施例４に従って、ＥＬ素子の表面を覆ってパッシベーション膜６００３までを形成する。
【０１９１】
さらに、EL素子を覆うようにして充填材６００４を設ける。この充填材６００４は、カバー材６０００を接着するための接着剤としても機能する。充填材６００４としては、ＰＶＣ（ポリビニルクロライド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。この充填材６００４の内部に乾燥剤を設けておくと、吸湿効果を保持できるので好ましい。
【０１９２】
また、充填材６００４の中にスペーサーを含有させてもよい。このとき、スペーサーをＢａＯなどからなる粒状物質とし、スペーサー自体に吸湿性をもたせてもよい。
【０１９３】
スペーサーを設けた場合、パッシベーション膜６００３はスペーサー圧を緩和することができる。また、パッシベーション膜とは別に、スペーサー圧を緩和する樹脂膜などを設けてもよい。
【０１９４】
また、カバー材６０００としては、ガラス板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、マイラーフィルム、ポリエステルフィルムまたはアクリルフィルムを用いることができる。なお、充填材６００４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアルミニウムホイルをＰＶＦフィルムやマイラーフィルムで挟んだ構造のシートを用いることが好ましい。
【０１９５】
但し、ＥＬ素子からの発光方向（光の放射方向）によっては、カバー材６０００が透光性を有する必要がある。
【０１９６】
次に、充填材６００４を用いてカバー材６０００を接着した後、充填材６００４の側面（露呈面）を覆うようにフレーム材６００１を取り付ける。フレーム材６００１はシーリング材（接着剤として機能する）６００２によって接着される。このとき、シーリング材６００２としては、光硬化性樹脂を用いるのが好ましいが、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良い。なお、シーリング材６００２はできるだけ水分や酸素を透過しない材料であることが望ましい。また、シーリング材６００２の内部に乾燥剤を添加してあっても良い。
【０１９７】
また、配線４０１６はシーリング材６００２と基板４０１０との隙間を通ってＦＰＣ４０１７に電気的に接続される。なお、ここでは配線４０１６について説明したが、他の配線４０１４、４０１５も同様にしてシーリング材６００２の下を通ってＦＰＣ４０１７に電気的に接続される。
【０１９８】
[実施例６]
ここでＥＬ表示パネルにおける画素部のさらに詳細な断面構造を図１９に、上面構造を図２０（Ａ）に、回路図を図２０（Ｂ）に示す。図１９、図２０（Ａ）及び（Ｂ）では共通の符号を用いるので互いに参照すれば良い。
【０１９９】
図１９において、基板３５０１上に設けられたスイッチング用ＴＦＴ３５０２は本願発明のＮＴＦＴを用いて形成される（実施例１、２参照）。本実施例ではダブルゲート構造としているが、構造及び作製プロセスに大きな違いはないので説明は省略する。但し、ダブルゲート構造とすることで実質的に二つのＴＦＴが直列された構造となり、オフ電流値を低減することができるという利点がある。なお、本実施例ではダブルゲート構造としているが、シングルゲート構造でも構わないし、トリプルゲート構造やそれ以上のゲート本数を持つマルチゲート構造でも構わない。また、本願発明のＰＴＦＴを用いて形成しても構わない。
【０２００】
また、電流制御用ＴＦＴ３５０３は本願発明のＮＴＦＴを用いて形成される。このとき、スイッチング用ＴＦＴ３５０２のドレイン配線３５は配線３６によって電流制御用ＴＦＴのゲート電極３７に電気的に接続されている。また、３８で示される配線は、スイッチング用ＴＦＴ３５０２のゲート電極３９a、３９bを電気的に接続するゲート配線である。
【０２０１】
このとき、電流制御用ＴＦＴ３５０３が本願発明の構造であることは非常に重要な意味を持つ。電流制御用ＴＦＴはＥＬ素子を流れる電流量を制御するための素子であるため、多くの電流が流れ、熱による劣化やホットキャリアによる劣化の危険性が高い素子でもある。そのため、電流制御用ＴＦＴのドレイン側に、ゲート絶縁膜を介してゲート電極に重なるようにＬＤＤ領域を設ける本願発明の構造は極めて有効である。
【０２０２】
また、本実施例では電流制御用ＴＦＴ３５０３をシングルゲート構造で図示しているが、複数のＴＦＴを直列につなげたマルチゲート構造としても良い。さらに、複数のＴＦＴを並列につなげて実質的にチャネル形成領域を複数に分割し、熱の放射を高い効率で行えるようにした構造としても良い。このような構造は熱による劣化対策として有効である。
【０２０３】
また、図２０（Ａ）に示すように、電流制御用ＴＦＴ３５０３のゲート電極３７となる配線は３５０４で示される領域で、電流制御用ＴＦＴ３５０３のドレイン配線４０と絶縁膜を介して重なる。このとき、３５０４で示される領域ではコンデンサが形成される。このコンデンサ３５０４は電流制御用ＴＦＴ３５０３のゲートにかかる電圧を保持するためのコンデンサとして機能する。なお、ドレイン配線４０は電流供給線（電源線）３５０６に接続され、常に一定の電圧が加えられている。
【０２０４】
スイッチング用ＴＦＴ３５０２及び電流制御用ＴＦＴ３５０３の上には第１パッシベーション膜４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜４２が形成される。平坦化膜４２を用いてＴＦＴによる段差を平坦化することは非常に重要である。後に形成されるＥＬ層は非常に薄いため、段差が存在することによって発光不良を起こす場合がある。従って、ＥＬ層をできるだけ平坦面に形成しうるように画素電極を形成する前に平坦化しておくことが望ましい。
【０２０５】
また、４３は反射性の高い導電膜でなる画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦＴ３５０３のドレインに電気的に接続される。画素電極４３としてはアルミニウム合金膜、銅合金膜または銀合金膜など低抵抗な導電膜またはそれらの積層膜を用いることが好ましい。勿論、他の導電膜との積層構造としても良い。
【０２０６】
また、絶縁膜（好ましくは樹脂）で形成されたバンク４４a、４４bにより形成された溝（画素に相当する）の中に発光層４５が形成される。なお、ここでは一画素しか図示していないが、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を作り分けても良い。発光層とする有機ＥＬ材料としてはπ共役ポリマー系材料を用いる。代表的なポリマー系材料としては、ポリパラフェニレンビニレン（ＰＰＶ）系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオレン系などが挙げられる。
【０２０７】
なお、ＰＰＶ系有機ＥＬ材料としては様々な型のものがあるが、例えば「H. Shenk,H.Becker,O.Gelsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers for Light Emitting Diodes”,Euro Display,Proceedings,1999,p.33-37」や特開平１０−９２５７６号公報に記載されたような材料を用いれば良い。
【０２０８】
具体的な発光層としては、赤色に発光する発光層にはシアノポリフェニレンビニレン、緑色に発光する発光層にはポリフェニレンビニレン、青色に発光する発光層にはポリフェニレンビニレン若しくはポリアルキルフェニレンを用いれば良い。膜厚は３０〜１５０ｎｍ（好ましくは４０〜１００ｎｍ）とすれば良い。
【０２０９】
但し、以上の例は発光層として用いることのできる有機ＥＬ材料の一例であって、これに限定する必要はまったくない。発光層、電荷輸送層または電荷注入層を自由に組み合わせてＥＬ層（発光及びそのためのキャリアの移動を行わせるための層）を形成すれば良い。
【０２１０】
例えば、本実施例ではポリマー系材料を発光層として用いる例を示したが、低分子系有機ＥＬ材料を用いても良い。また、電荷輸送層や電荷注入層として炭化珪素等の無機材料を用いることも可能である。これらの有機ＥＬ材料や無機材料は公知の材料を用いることができる。
【０２１１】
本実施例では発光層４５の上にＰＥＤＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリン）でなる正孔注入層４６を設けた積層構造のＥＬ層としている。そして、正孔注入層４６の上には透明導電膜でなる陽極４７が設けられる。本実施例の場合、発光層４５で生成された光は上面側に向かって（ＴＦＴの上方に向かって）放射されるため、陽極は透光性でなければならない。透明導電膜としては酸化インジウムと酸化スズとの化合物や酸化インジウムと酸化亜鉛との化合物を用いることができるが、耐熱性の低い発光層や正孔注入層を形成した後で形成するため、可能な限り低温で成膜できるものが好ましい。
【０２１２】
陽極４７まで形成された時点でＥＬ素子３５０５が完成する。なお、ここでいうＥＬ素子３５０５は、画素電極（陰極）４３、発光層４５、正孔注入層４６及び陽極４７で形成されたコンデンサを指す。図３６Ａに示すように画素電極４３は画素の面積にほぼ一致するため、画素全体がＥＬ素子として機能する。従って、発光の利用効率が非常に高く、明るい画像表示が可能となる。
【０２１３】
ところで、本実施例では、陽極４７の上にさらに第２パッシベーション膜４８を設けている。第２パッシベーション膜４８としては窒化珪素膜または窒化酸化珪素膜が好ましい。この目的は、外部とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガスを抑える意味との両方を併せ持つ。これによりＥＬ表示装置の信頼性が高められる。
【０２１４】
以上のように本願発明のＥＬ表示パネルは図１９のような構造の画素からなる画素部を有し、オフ電流値の十分に低いスイッチング用ＴＦＴと、ホットキャリア注入に強い電流制御用ＴＦＴとを有する。従って、高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ表示パネルが得られる。
【０２１５】
なお、本実施例の構成は、実施例１、２の構成と自由に組み合わせて実施することが可能である。また、実施例３の電子機器の表示部として本実施例のＥＬ表示パネルを用いることは有効である。
【０２１６】
[実施例７]
本実施例では、実施例６に示した画素部において、ＥＬ素子３５０５の構造を反転させた構造について説明する。説明には図２１を用いる。なお、図１９の構造と異なる点はＥＬ素子の部分と電流制御用ＴＦＴだけであるので、その他の説明は省略することとする。
【０２１７】
図２１において、電流制御用ＴＦＴ３５０３は本願発明のＰＴＦＴを用いて形成される。作製プロセスは実施例１、２を参照すれば良い。
【０２１８】
本実施例では、画素電極（陽極）５０として透明導電膜を用いる。具体的には酸化インジウムと酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化インジウムと酸化スズとの化合物でなる導電膜を用いても良い。
【０２１９】
そして、絶縁膜でなるバンク５１a、５１bが形成された後、溶液塗布によりポリビニルカルバゾールでなる発光層５２が形成される。その上にはカリウムアセチルアセトネート（ａｃａｃＫと表記される）でなる電子注入層５３、アルミニウム合金でなる陰極５４が形成される。この場合、陰極５４がパッシベーション膜としても機能する。こうしてＥＬ素子３７０１が形成される。
【０２２０】
本実施例の場合、発光層５２で発生した光は、矢印で示されるようにＴＦＴが形成された基板の方に向かって放射される。
【０２２１】
なお、本実施例の構成は、実施例１、２の構成と自由に組み合わせて実施することが可能である。また、実施例３の電子機器の表示部として本実施例のＥＬ表示パネルを用いることは有効である。
【０２２２】
[実施例８]
本実施例では、図２０（Ｂ）に示した回路図とは異なる構造の画素とした場合の例について図２２（Ａ）〜（Ｃ）に示す。なお、本実施例において、３８０１はスイッチング用ＴＦＴ３８０２のソース配線、３８０３はスイッチング用ＴＦＴ３８０２のゲート配線、３８０４は電流制御用ＴＦＴ、３８０５はコンデンサ、３８０６、３８０８は電流供給線、３８０７はＥＬ素子とする。
【０２２３】
図２２（Ａ）は、二つの画素間で電流供給線３８０６を共通とした場合の例である。即ち、二つの画素が電流供給線３８０６を中心に線対称となるように形成されている点に特徴がある。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０２２４】
また、図２２（Ｂ）は、電流供給線３８０８をゲート配線３８０３と平行に設けた場合の例である。なお、図２２（Ｂ）では電流供給線３８０８とゲート配線３８０３とが重ならないように設けた構造となっているが、両者が異なる層に形成される配線であれば、絶縁膜を介して重なるように設けることもできる。この場合、電源供給線３８０８とゲート配線３８０３とで専有面積を共有させることができるため、画素部をさらに高精細化することができる。
【０２２５】
また、図２２（Ｃ）は、図２２（Ｂ）の構造と同様に電流供給線３８０８をゲート配線３８０３と平行に設け、さらに、二つの画素を電流供給線３８０８を中心に線対称となるように形成する点に特徴がある。また、電流供給線３８０８をゲート配線３８０３のいずれか一方と重なるように設けることも有効である。この場合、電源供給線の本数を減らすことができるため、画素部をさらに高精細化することができる。
【０２２６】
なお、本実施例の構成は、実施例１、２、４または５の構成と自由に組み合わせて実施することが可能である。また、実施例３の電子機器の表示部として本実施例の画素構造を有するＥＬ表示パネルを用いることは有効である。
【０２２７】
[実施例９]
実施例６に示した図２０（Ａ）、（Ｂ）では電流制御用ＴＦＴ３５０３のゲートにかかる電圧を保持するためにコンデンサ３５０４を設ける構造としているが、コンデンサ３５０４を省略することも可能である。実施例１７の場合、電流制御用ＴＦＴ３５０３として実施例１、２に示すような本願発明のＮＴＦＴを用いているため、ゲート絶縁膜を介してゲート電極に重なるように設けられたＬＤＤ領域を有している。この重なり合った領域には一般的にゲート容量と呼ばれる寄生容量が形成されるが、本実施例ではこの寄生容量をコンデンサ３５０４の代わりとして積極的に用いる点に特徴がある。
【０２２８】
この寄生容量のキャパシタンスは、上記ゲート電極とＬＤＤ領域とが重なり合った面積によって変化するため、その重なり合った領域に含まれるＬＤＤ領域の長さによって決まる。
【０２２９】
また、実施例８に示した図２２（Ａ），（Ｂ），（Ｃ）の構造においても同様に、コンデンサ３８０５を省略することは可能である。
【０２３０】
なお、本実施例の構成は、実施例１、２、４〜８の構成と自由に組み合わせて実施することが可能である。また、実施例３の電子機器の表示部として本実施例の画素構造を有するＥＬ表示パネルを用いることは有効である。
【０２３１】
【発明の効果】
本願発明により、非晶質半導体膜をハロゲン元素で終端させることで、
非晶質半導体膜を熱結晶化法やレーザー結晶化法を用いて作製される結晶質半導体膜の配向性を高めることができる。
【０２３２】
さらに、そのような結晶質半導体膜を用いることでＴＦＴの特性を向上させ、特性バラツキを低減させることができる。
【図面の簡単な説明】
【図１】 画素回路と制御回路の作製工程を示す図。
【図２】 画素回路と制御回路の作製工程を示す図。
【図３】 画素回路と制御回路の作製工程を示す図。
【図４】 画素回路と制御回路の作製工程を示す図。
【図５】 ＴＦＴの作製工程を示す図。
【図６】 ＴＦＴの作製工程を示す図。
【図７】 ＴＦＴの作製工程を示す図。
【図８】 ＴＦＴの作製工程を示す図。
【図９】 ＴＦＴの作製工程を示す図。
【図１０】 ＴＦＴの作製工程を示す図。
【図１１】 半導体膜の結晶化工程を示す図。
【図１２】 実施形態のＴＦＴの断面を示す図。
【図１３】 半導体膜の結晶化工程を示す図。
【図１４】 電子機器の一例を示す図。
【図１５】 電子機器の一例を示す図。
【図１６】 電子機器の一例を示す図。
【図１７】 ＥＬ表示装置の構造を示す図。
【図１８】 ＥＬ表示装置の構造を示す図。
【図１９】 ＥＬ表示装置の構造を示す図。
【図２０】 ＥＬ表示装置の構造を示す図。
【図２１】 ＥＬ表示装置の構造を示す図。
【図２２】 ＥＬ表示装置の構造を示す図。
Claims (6)
- 基板上に非晶質半導体膜を形成し、
前記非晶質半導体膜上に前記非晶質半導体膜の結晶化を助長する触媒元素を含有する層を形成し、
前記非晶質半導体膜を第１の加熱処理により結晶質半導体膜にし、
前記結晶質半導体膜を選択的に除去して島状の結晶質半導体膜を形成し、
前記島状の結晶質半導体膜上にゲート絶縁膜を形成し、
ハロゲンを含む酸化雰囲気中で第２の加熱処理を行い、
前記非晶質半導体膜上に前記結晶化を助長する触媒元素を含有する層を形成する前に、前記非晶質半導体膜の表面から前記基板の表面または前記基板と前記非晶質半導体膜の界面にフッ素を注入し、前記基板の表面または前記基板と前記非晶質半導体膜の界面をフッ素化することを特徴とする半導体装置の作製方法。 - 基板上に非晶質半導体膜を形成し、
前記非晶質半導体膜上に前記非晶質半導体膜の結晶化を助長する触媒元素を含有する層を形成し、
前記非晶質半導体膜を第１の加熱処理により結晶質半導体膜にし、
前記結晶質半導体膜の選択された領域に１５族に属する元素を添加し、
第２の加熱処理を行い、
前記結晶質半導体膜を選択的に除去して島状の結晶質半導体膜を形成し、
前記島状の結晶質半導体膜上にゲート絶縁膜を形成し、
ハロゲンを含む酸化雰囲気中で第３の加熱処理を行い、
前記非晶質半導体膜上に前記結晶化を助長する触媒元素を含有する層を形成する前に、前記非晶質半導体膜の表面から前記基板の表面または前記基板と前記非晶質半導体膜の界面にフッ素を注入し、前記基板の表面または前記基板と前記非晶質半導体膜の界面をフッ素化することを特徴とする半導体装置の作製方法。 - 基板上に非晶質半導体膜を形成し、
前記非晶質半導体膜の表面から前記基板の表面または前記基板と前記非晶質半導体膜の界面にフッ素を注入し、前記基板の表面または前記基板と前記非晶質半導体膜の界面をフッ素化し、
前記非晶質半導体膜上に選択的に絶縁膜を形成し、
前記非晶質半導体膜上及び前記絶縁膜上に前記非晶質半導体膜の結晶化を助長する触媒元素を含有する層を形成し、
前記非晶質半導体膜を第１の加熱処理により結晶質半導体膜にし、
前記絶縁膜を除去し、
前記結晶質半導体膜を選択的に除去して島状の結晶質半導体膜を形成し、
前記島状の結晶質半導体膜上にゲート絶縁膜を形成し、
ハロゲンを含む酸化雰囲気中で第２の加熱処理を行うことを特徴とする半導体装置の作製方法。 - 基板上に非晶質半導体膜を形成し、
前記非晶質半導体膜の表面から前記基板の表面または前記基板と前記非晶質半導体膜の界面にフッ素を注入し、前記基板の表面または前記基板と前記非晶質半導体膜の界面をフッ素化し、
前記非晶質半導体膜上に選択的に絶縁膜を形成し、
前記非晶質半導体膜上及び前記絶縁膜上に前記非晶質半導体膜の結晶化を助長する触媒元素を含有する層を形成し、
前記非晶質半導体膜を第１の加熱処理により結晶質半導体膜にし、
前記絶縁膜をマスクにして前記結晶質半導体膜の選択された領域に１５族に属する元素を添加し、
第２の加熱処理を行い、
前記絶縁膜を除去し、
前記結晶質半導体膜を選択的に除去して島状の結晶質半導体膜を形成し、
前記島状の結晶質半導体膜上にゲート絶縁膜を形成し、
ハロゲンを含む酸化雰囲気中で第３の加熱処理を行うことを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項４のいずれか一項において、
前記触媒元素は、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、銅（Ｃｕ）、及び金（Ａｕ）から選ばれた一種または複数種の元素であることを特徴とする半導体装置の作製方法。 - 請求項１乃至請求項５のいずれか一項において、
前記基板は、石英基板であることを特徴とする半導体装置の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002019A JP4896286B2 (ja) | 2000-01-07 | 2000-01-07 | 半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000002019A JP4896286B2 (ja) | 2000-01-07 | 2000-01-07 | 半導体装置の作製方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2001196590A JP2001196590A (ja) | 2001-07-19 |
| JP2001196590A5 JP2001196590A5 (ja) | 2007-02-22 |
| JP4896286B2 true JP4896286B2 (ja) | 2012-03-14 |
Family
ID=18531178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000002019A Expired - Fee Related JP4896286B2 (ja) | 2000-01-07 | 2000-01-07 | 半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4896286B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6878415B2 (en) * | 2002-04-15 | 2005-04-12 | Varian Semiconductor Equipment Associates, Inc. | Methods for chemical formation of thin film layers using short-time thermal processes |
| JP3904512B2 (ja) | 2002-12-24 | 2007-04-11 | シャープ株式会社 | 半導体装置およびその製造方法、並びに半導体装置を備えた電子機器 |
| WO2005050597A1 (en) | 2003-11-14 | 2005-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Light-emitting device and method for manufacturing the same |
| US8247965B2 (en) | 2003-11-14 | 2012-08-21 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting display device and method for manufacturing the same |
| CN100451797C (zh) | 2003-11-14 | 2009-01-14 | 株式会社半导体能源研究所 | 显示装置及其制造法 |
| WO2005048353A1 (en) | 2003-11-14 | 2005-05-26 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing liquid crystal display device |
| KR100796608B1 (ko) * | 2006-08-11 | 2008-01-22 | 삼성에스디아이 주식회사 | 박막 트랜지스터 어레이 기판의 제조방법 |
| US10867788B2 (en) * | 2016-12-28 | 2020-12-15 | Asm Ip Holding B.V. | Method of forming a structure on a substrate |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0323639A (ja) * | 1989-06-21 | 1991-01-31 | Sony Corp | 薄膜トランジスタ |
| JP3386863B2 (ja) * | 1993-09-29 | 2003-03-17 | 三菱電機株式会社 | 薄膜トランジスタ及びその製造方法 |
| JP3338182B2 (ja) * | 1994-02-28 | 2002-10-28 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JPH10303128A (ja) * | 1997-04-30 | 1998-11-13 | Fujitsu Ltd | 成膜方法 |
| JP4115589B2 (ja) * | 1997-10-17 | 2008-07-09 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP3027968B2 (ja) * | 1998-01-29 | 2000-04-04 | 日新電機株式会社 | 成膜装置 |
| JP3622492B2 (ja) * | 1998-03-30 | 2005-02-23 | セイコーエプソン株式会社 | 薄膜半導体装置の製造方法 |
| JPH11329970A (ja) * | 1998-05-18 | 1999-11-30 | Sharp Corp | 半導体装置の製造方法 |
-
2000
- 2000-01-07 JP JP2000002019A patent/JP4896286B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001196590A (ja) | 2001-07-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6170641B1 (ja) | 液晶表示装置 | |
| JP6062497B2 (ja) | 液晶表示装置 | |
| US6936844B1 (en) | Semiconductor device having a gate wiring comprising laminated wirings | |
| JP4583529B2 (ja) | 半導体装置およびその作製方法 | |
| JP4896314B2 (ja) | 表示装置 | |
| JP4651777B2 (ja) | 半導体装置の作製方法 | |
| JP4896286B2 (ja) | 半導体装置の作製方法 | |
| JP4850763B2 (ja) | 半導体装置の作製方法 | |
| JP2001210832A (ja) | 半導体装置及びその作製方法 | |
| JP4850326B2 (ja) | 半導体装置の作製方法 | |
| JP2001290171A (ja) | 半導体装置およびその作製方法 | |
| JP4776773B2 (ja) | 半導体装置の作製方法 | |
| JP2001338873A (ja) | 半導体装置の作製方法 | |
| JP4712156B2 (ja) | 半導体装置の作製方法 | |
| JP4641586B2 (ja) | 半導体装置の作製方法 | |
| JP4597295B2 (ja) | 半導体装置およびその作製方法 | |
| JP4472082B2 (ja) | 半導体装置の作製方法 | |
| JP4700159B2 (ja) | 半導体装置の作製方法 | |
| JP5159005B2 (ja) | 半導体装置の作製方法 | |
| JP2001274405A (ja) | 半導体装置およびその作製方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061226 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061226 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100302 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111115 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111129 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111220 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111221 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150106 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |