JP3622492B2 - 薄膜半導体装置の製造方法 - Google Patents
薄膜半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3622492B2 JP3622492B2 JP08465898A JP8465898A JP3622492B2 JP 3622492 B2 JP3622492 B2 JP 3622492B2 JP 08465898 A JP08465898 A JP 08465898A JP 8465898 A JP8465898 A JP 8465898A JP 3622492 B2 JP3622492 B2 JP 3622492B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- gate insulating
- film
- forming
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、薄膜半導体装置の製造方法に関する。
【０００２】
【従来の技術】
シリコン半導体膜（半導体薄膜）としてのポリシリコン半導体膜（ｐ−Ｓｉ膜：多結晶シリコン膜）やアモルファスシリコン半導体膜（ａ−Ｓｉ膜：非晶質シリコン膜）は、例えば、液晶装置のアクティブマトリックス基板におけるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）等を構成する薄膜半導体として用いられている。
【０００３】
ここで、上記ＴＦＴの一種である低温ｐ−ＳｉＴＦＴの製造プロセスの一例を図１０に示す工程図を参照して簡単に説明する。
【０００４】
まず、ガラス基板１上に、ジシランガスを用いたＬＰＣＶＤ（減圧ＣＶＤ）法やモノシランガスを用いたＰＥＣＶＤ（プラズマＣＶＤ）法でａ−Ｓｉ膜を堆積し、そのａ−Ｓｉ膜の全面にエキシマレーザによるレーザアニールを施して結晶化させることによりｐ−Ｓｉ膜２を形成する（図１０の工程（ａ））。
【０００５】
そして、このｐ−Ｓｉ膜２に、エッチングによるパターニングを行なった後、ＣＶＤ法によりゲート絶縁膜３を形成する（図１０の工程（ｂ））。
【０００６】
次に、ゲート絶縁膜３上の所定位置にポリシリコンやＴａ，Ｃｒ，Ａｌ等を堆積させてゲート電極４を形成した後、イオンドーピング法で不純物を注入してソース・ドレイン領域２ａ，２ｂを自己整合的に形成する（図１０の工程（ｃ））。
【０００７】
その後、ＣＶＤ法によりＳｉＯ２等を堆積させて層間絶縁膜５を形成し、コンタクトホール６を開口した後、画素電極のＩＴＯ膜７とデータ線となるＡｌ配線層８を形成する（図１０の工程（ｄ））。
【０００８】
次いで、ＳｉＯ２等からなるパッシベーション膜９を設け、必要部分を開口して（図１０の工程（ｅ））、ＴＦＴ素子基板の製造工程全般を終了する。
【０００９】
【発明が解決しようとする課題】
ところが、上述のようにして図１０の工程（ａ）において形成されるｐ−Ｓｉ膜２や、図１０の工程（ａ）においてｐ−Ｓｉ膜２の上に形成されるゲート絶縁膜３およびｐ−Ｓｉ膜２とゲート絶縁膜３の界面には、種々の要因により未結合手（ダングリングボンド）を有するＳｉ原子の存在に基づく結晶欠陥Ｄを生じてしまう（図２の（ａ）参照）。
【００１０】
この結晶欠陥Ｄは、ｐ−Ｓｉ膜２とゲート絶縁膜３との界面状態に悪影響を及ぼし、表面リーク電流の増大あるいは、不純物準位を発生させてＴＦＴの信頼性を低下させるという問題を生じていた。さらに、上記結晶欠陥Ｄは、ゲート絶縁膜３の絶縁破壊耐圧特性を低下させる要因にもなっていた。
【００１１】
そこで、未結合手を有するＳｉ原子に水素（Ｈ）を添加して、未結合手を水素終端させることにより結晶欠陥Ｄを修復（図２の（ｂ）参照）し、各種電気的特性を改善しようという試みがなされている。
【００１２】
そして、従来における水素添加の方法は、上記図１０の工程（ａ）〜（ｅ）の終了後に、薄膜半導体装置が形成された基板全体を水素プラズマに晒して、ｐ−Ｓｉ膜２およびゲート絶縁膜３に水素を拡散させ、さらにその後、３００℃で３時間程度のアニールを行なうことにより、結晶欠陥を修復させるというものであった。
【００１３】
しかしながら、上記従来の方法では、基板上に形成された薄膜半導体装置が、水素プラズマによって電荷が蓄積してしまう等の問題点があった。
【００１４】
また、上記アニールは、温度が高い方が結晶欠陥の回復に効果的であることが判っているが、余り高温となると薄膜半導体装置に損傷を与えてしまうため、上述の通り３００℃程度に抑えざるを得なかった。そのため、上記アニールによる結晶欠陥の回復の程度は界面状態を改善するのに十分であるとは言い難かった。
【００１５】
また、上記の水素プラズマに晒すという水素添加の方法では、ｐ−Ｓｉ膜２およびゲート絶縁膜３への水素添加量は基本的に水素原子の自然的な拡散現象に支配されてしまうため均質な水素化が困難であった。
【００１６】
そして、例えば水素プラズマにより過度な水素添加が行なわれた場合には、結晶欠陥の修復に有効なＳｉＨ結合の他に、ＳｉＨ２結合やＳｉＨ３結合を生じて電気伝導特性を劣化させたり、さらにＳｉＨ４のような揮発性反応生成物を生じてエッチング反応を起こしてしまうというおそれがあった。
【００１７】
本発明は、上述の課題に鑑みて案出されたものであり、その目的とするところは、半導体薄膜およびゲート絶縁膜に対して適度な水素添加（あるいは塩素添加，フッ素添加）を行なって結晶欠陥を確実にしかも短時間で修復して界面状態を改善することのできる薄膜半導体装置の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る薄膜半導体装置の製造方法は、基板上に薄膜トランジスタが形成されてなる薄膜半導体装置の製造方法であって、基板上に半導体薄膜を形成する工程と、該半導体薄膜上に前記薄膜トランジスタのゲート絶縁膜を形成する工程と、前記半導体薄膜および前記ゲート絶縁膜に対して水素，塩素あるいはフッ素のイオンをイオン注入する工程と、前記イオン注入の後、前記ゲート絶縁膜上に、前記イオンの抜けを防止する金属薄膜を形成する工程と、前記金属薄膜を形成した後、前記半導体薄膜および前記ゲート絶縁膜と前記半導体薄膜との界面に注入された水素，塩素あるいはフッ素を活性化させるための熱処理を施す工程と、前記熱処理の後、前記金属薄膜をエッチングしてゲート電極を形成する工程とを少なくとも有するものである。
【００１９】
これにより、前記半導体薄膜および前記ゲート絶縁膜における未結合手の原子の存在に基づく結晶欠陥は、前記イオン注入工程で、水素イオン，塩素イオンあるいはフッ素イオンが前記半導体薄膜および前記ゲート絶縁膜に注入され、前記熱処理で活性化されて水素添加，塩素添加あるいはフッ素が添加されることにより修復される。
【００２０】
特に、前記金属薄膜によって、前記半導体薄膜および前記ゲート絶縁膜からの水素、塩素あるいはフッ素の抜けが防止されるため、水素，塩素またはフッ素の添加量を均一化することができ、確実に結晶欠陥を修復して、前記半導体薄膜と前記ゲート絶縁膜の界面状態を改善することができる。なお、前記金属薄膜は、エッチングされてゲート電極を形成するのに用いられるので工程数を徒に増やすことを防止できる。
【００２１】
また、本出願に係る他の発明は、基板上に薄膜トランジスタが形成されてなる薄膜半導体装置の製造方法であって、基板上に半導体薄膜を形成する工程と、該半導体薄膜上に前記薄膜トランジスタのゲート絶縁膜を形成する工程と、前記半導体薄膜および前記ゲート絶縁膜に対して水蒸気アニールを施す工程と、前記水蒸気アニールの後、前記ゲート絶縁膜上に前記水分、水素あるいは水酸基の抜けを防止する金属薄膜を形成する工程と、前記金属薄膜を形成した後、前記半導体薄膜および前記ゲート絶縁膜中に導入された水分、水素あるいは水酸基を分解または活性化させるための熱処理を施す工程と、前記熱処理の後、前記金属薄膜をエッチングしてゲート電極を形成する工程とを少なくとも有するものである。
【００２２】
これにより、前記半導体薄膜および前記ゲート絶縁膜における未結合手の原子の存在に基づく結晶欠陥は、前記水蒸気アニール工程で、水分，水素あるいは水酸基が前記半導体薄膜および前記ゲート絶縁膜に導入され、前記アニール工程における熱処理で分解あるいは活性化されて水素添加されることにより修復される。
【００２３】
特に、前記金属薄膜形成工程で形成される金属薄膜によって、上記半導体薄膜および上記ゲート絶縁膜からの水分、水素あるいは水酸基の抜けが防止されるため、水素の添加量を均一化することができ、確実に結晶欠陥を修復して、上記半導体薄膜と上記ゲート絶縁膜の界面状態を改善することができる。なお、上記金属薄膜は、上記ゲート電極形成工程でエッチングされてゲート電極を形成するのに用いられるので工程数が徒に増えることを避けることができる。
【００２４】
なお、前記の金属薄膜は、Ｔａ、Ａｌ、Ａｌの合金もしくはＣｒからなることを特徴とする。前記金属薄膜としては、スパッタ法等により形成される、一般的なゲート電極材料を用いることができる。
【００２５】
また、上記熱処理は、上記金属薄膜の上からレーザ光を照射することにより行うことができる。これにより、上記半導体薄膜および上記ゲート絶縁膜中の結晶欠陥を短時間で修復することができ、製造効率を向上させることができる。なお、このようなレーザアニールが可能となったのは、上述のように金属薄膜を形成することによって、上記半導体薄膜および上記ゲート絶縁膜からの水素，塩素，フッ素や水分、水素あるいは水酸基の抜けを有効に防止して活性化させることができるからである。
【００２６】
また、前記熱処理は、前記金属薄膜の上から赤外線を照射して３５０℃以上の加熱を行うことを特徴とする。従って、従来のランプアニール装置を有効に活用することができる。
【００２７】
また、前記熱処理は、Ｎ２ガス雰囲気中の条件下で行うことを特徴とする。
【００２８】
【発明の実施の形態】
以下、本発明の好適な第１の実施形態を図１から図６を参照して説明する。
【００２９】
ここに、図１は本実施形態に係る薄膜半導体装置の製造方法によって、ＴＦＴの一種である低温ｐ−ＳｉＴＦＴを製造する場合の製造プロセスの一例を示す工程図である。図２は、本実施形態に係る製造方法において水素添加を行なう前と後の状態を示す説明図であり、図３と図４は、それぞれ本実施形態に係る製造方法において水素添加を行なって作製したｎチャネルＴＦＴとｐチャネルＴＦＴのＩｄｓ−Ｖｇｓ（ドレイン・ソース電流−ゲート・ソース電圧）特性を示すグラフである。
【００３０】
図５は本発明に係る薄膜半導体装置の製造方法を適用して製造されたＴＦＴを用いたアクティブマトリックス基板ＡＭを適用した液晶パネルの構成例を示す概略図、図６は上記アクティブマトリックス基板ＡＭの構成を示す概略図である。
【００３１】
なお、図１において、前出の図１０と同一の部分については同一の符号を付すものとする。
【００３２】
図１の工程（ａ）において、まず、ガラス基板１上に、熱酸化法やＣＶＤ法により下地ＳｉＯ２膜１０を形成した後に、ジシランガスを用いたＬＰＣＶＤ（減圧ＣＶＤ）法やモノシランガスを用いたＰＥＣＶＤ（プラズマＣＶＤ）法でａ−Ｓｉ（アモルファスシリコン）膜を堆積し、そのａ−Ｓｉ膜の全面にエキシマレーザを照射することによりレーザアニールを行い、ａ−Ｓｉ膜を結晶化してｐ−Ｓｉ（ポリシリコン）膜２を形成する。
【００３３】
なお、この際にｐ−Ｓｉ膜２中には、未結合手（ダングリングボンド）を有するＳｉ原子の存在に基づく結晶欠陥Ｄが多数発生している（図２の（ａ）参照）。
【００３４】
次に、ｐ−Ｓｉ膜２に対してエッチングによるパターニングを行なった後、ＣＶＤ法によりＳｉＯ２からなるゲート絶縁膜３を形成する（図１の工程（ｂ））。
【００３５】
そして、このゲート絶縁膜３の上から例えば５×１０１４／ｃｍ−２のドーズ量で水素イオン（Ｈ＋）をイオン注入する（図１の工程（ｂ））。この際に、水素イオンはゲート絶縁膜３を貫通してゲート絶縁膜とｐ−Ｓｉ膜の界面からｐ−Ｓｉ膜に注入される。
【００３６】
続いて、ゲート絶縁膜３の全面にＴａ，Ａｌ等をスパッタ法によって例えば５０００Åの厚さで堆積させて金属薄膜４を形成する（図１の工程（ｃ））。
【００３７】
そして、この金属薄膜４の上から赤外線レーザ（例えば、ＣＯ２レーザやＹＡＧレーザ）光で基板面を走査してレーザアニールを行なう（図１の工程（ｃ））。
【００３８】
このレーザアニールによって、ｐ−Ｓｉ膜２およびゲート絶縁膜３とｐ−Ｓｉ膜界面に注入された水素イオンが活性化され、ｐ−Ｓｉ膜２およびゲート絶縁膜３とｐ−Ｓｉ膜界面に存在する未結合手を有するＳｉ原子と結合して結晶欠陥Ｄを修復する（図２の（ｂ）参照）。
【００３９】
この際に、ゲート絶縁膜３の全面が金属薄膜４で覆われているので、ｐ−Ｓｉ膜２およびゲート絶縁膜３中に注入された水素イオンが蒸散して抜けることが確実に防止され、活性化した水素イオンと未結合手を有するＳｉ原子との結合を効果的に行なわせることができる。
【００４０】
また、工程（ｃ）で赤外線レーザ照射によるレーザアニールを行なうことにより、局所的に高い密度のエネルギーを短時間で投入することができるため、結晶欠陥Ｄの修復を短時間で効率よく行なうことができ、低温ｐ−ＳｉＴＦＴの製造効率を向上させることができる。
【００４１】
なお、本実施形態では、上述のように工程（ｂ）で、水素イオンをイオン注入する場合について説明したが、これに限られるものではなく、塩素イオンやフッ素イオンを注入してもよく、その場合には工程（ｃ）のレーザアニールにより、未結合手を有するＳｉ原子と塩素イオンやフッ素イオンが結合して結晶欠陥Ｄが修復される。
【００４２】
また、本実施形態では、工程（ｃ）において赤外線レーザによるレーザアニールを行なう場合について説明したが、これに限られるものではなく、赤外線ランプを用いて６００°Ｃ，１分あるいは４００°Ｃ，５分の条件でランプアニールを行なってもよいし、また、３５０℃，３時間の条件でＮ２アニールを行なうようにしても、同様に結晶欠陥Ｄを修復することができる。
【００４３】
そして、工程（ｃ）のレーザアニール終了後に、金属薄膜４をエッチングしてゲート電極Ｇを形成する（図１の工程（ｄ））。このように、金属薄膜４は、ゲート電極を形成するのに利用できるのでＴＦＴの製造工程数を増やすこと回避できる。
【００４４】
次いで、ゲート電極Ｇをマスクとして、イオンドーピング法により不純物を注入してソース・ドレイン領域２ａ，２ｂを自己整合的に形成する（図１の工程（ｄ））。
【００４５】
その後、ＣＶＤ法によりＳｉＯ２等を堆積させて層間絶縁膜５を形成し、コンタクトホール６を開口した後、画素電極のＩＴＯ膜７とデータ線となるＡｌ配線層８を形成する（図１の工程（ｅ））。
【００４６】
次いで、ＳｉＯ２等からなるパッシベーション膜９を設け、必要部分を開口して（図１の工程（ｆ））、低温ｐ−ＳｉＴＦＴ素子基板の製造工程を終了する。
【００４７】
このようにして作製されたＴＦＴ素子についてＩｄｓ−Ｖｇｓ（ドレイン・ソース電流−ゲート・ソース電圧）特性を測定したところ、ｎチャネル型（例えば、不純物としてＰを３×１０１５／ｃｍ２注入した場合）については図３のグラフに示すように、水素を添加しなかった場合（Ａ）に比べ水素を添加した場合（Ｂ）のＩｄｓ−Ｖｇｓ特性が向上していることが分かる。
【００４８】
また、ｐチャネル型（例えば、不純物としてＢを１×１０１５／ｃｍ２注入した場合）については図４のグラフに示すように、水素を添加しなかった場合（Ａ）に比べ水素を添加した場合（Ｂ）のＩｄｓ−Ｖｇｓ特性が向上していることが分かる。
【００４９】
したがって、本発明に係る薄膜半導体装置の製造方法が、低温ｐ−ＳｉＴＦＴ素子の特性向上に有効であることが確認できた。
【００５０】
ここで、図５には上記のようにして製造した低温ｐ−ＳｉＴＦＴを備えるアクティブマトリックス基板ＡＭを適用した液晶パネルＰの構成例を示す。同図に示すように、前記アクティブマトリックス基板（ＴＦＴアレイ基板）ＡＭの上には、複数の画素電極５２により規制される画素領域（実際に液晶層５２の配向状態変化により画像が表示される液晶パネルの領域）の周囲において両基板を張り合わせて液晶層５３を包囲するシール部材の一例として光硬化性樹脂からなるシール材５４が画素領域に沿って設けられている。そしてカラーフィルタ層５５を有する入射側の対向基板５６の上記画素領域外側シール材５４内側領域に対応する部位に、遮光性の周辺見切り層５７が設けられている。
【００５１】
上記周辺見切り層５７は、後に画素領域に対応して開口が開けられた遮光性のケースにアクティブマトリックス基板ＡＭがセットされた場合に当該画素領域が製造誤差等により当該ケースの開口の縁に隠れてしまわないように、即ち例えば液晶パネル用基板５０のケースに対するずれとして数１００μｍ程度を許容するように、画素領域の周囲に５００μｍ〜１ｍｍ程度の幅を持つ帯状の遮光性材料により形成される。このような遮光性の周辺見切り層５７は、例えばＣｒ（クロム）やＮｉ（ニッケル），Ａｌ（アルミニウム）などの金属材料を用いたスパッタリング、フォトリソグラフィおよびエッチングによって対向基板３１に形成される。上記金属材料の代わりに、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料により周辺見切り層５７を形成してもよい。
【００５２】
上記シール材５４の外側の領域には、画素領域の下辺に沿って周辺回路（走査線駆動回路）５８および外部端子としてのパッド５９が設けられ、画素領域の両側（図の左右２辺）に沿って周辺回路（信号線駆動回路）６０が設けられている。さらに、画素領域の上辺には、画素領域の両側に設けられた上記周辺回路６０間を電気的に接続するための配線６１が設けられている。また、シール材５４の四隅には、アクティブマトリックス基板５１と対向基板５６との間で電気的導通をとるための導電源電圧材からなるコラム６２が設けられている。そして、シール材５４とほぼ同じ輪郭を持つ対向基板５６が当該シール材５４によりアクティブマトリックス基板ＡＭに固着されて、液晶パネルＰが構成される。
【００５３】
そして、本実施形態における低温ｐ−ＳｉＴＦＴの形成プロセスは、上記アクティブマトリックス基板ＡＭにおける画素電極５２をオン・オフ制御するトランジスタ、走査線駆動回路５８を構成するトランジスタ、周辺回路（信号線駆動回路）６０を構成するトランジスタ等の何れを形成する場合にも適用することができる（図６参照）。
【００５４】
次に、図７から図９を参照して本発明の第２の実施形態を説明する。
【００５５】
ここに、図７は本実施形態に係る薄膜半導体装置の製造方法によって、ＴＦＴの一種である低温ｐ−ＳｉＴＦＴを製造する場合の製造プロセスの他の例を示す工程図であり、図８は本実施形態に係る製造方法において水蒸気アニールを行なった場合のＩｄｓ−Ｖｇｓ特性を示すグラフ、図９は水蒸気アニールを行なわなかった場合のＩｄｓ−Ｖｇｓ特性を示すグラフである。
【００５６】
図７の工程（ａ）において、ガラス基板１上に、熱酸化法やＣＶＤ法により下地ＳｉＯ２膜１０を形成した後に、ジシランガスを用いたＬＰＣＶＤ（減圧ＣＶＤ）法やモノシランガスを用いたＰＥＣＶＤ（プラズマＣＶＤ）法でａ−Ｓｉ（アモルファスシリコン）膜を堆積し、そのａ−Ｓｉ膜の全面にエキシマレーザを照射することによりレーザアニールを行い、ａ−Ｓｉ膜を結晶化してｐ−Ｓｉ（ポリシリコン）膜２を形成する。
【００５７】
なお、この際にｐ−Ｓｉ膜２中には、未結合手（ダングリングボンド）を有するＳｉ原子の存在に基づく結晶欠陥Ｄが多数発生している（図２の（ａ）参照）。
【００５８】
次に、ｐ−Ｓｉ膜２に対してエッチングによるパターニングを行なった後、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ ＯｒｔｈｏＳｉｌｉｃａｔｅ）の熱分解法により生成されるＳｉＯ２からなるゲート絶縁膜３を形成する（図７の工程（ｂ））。
【００５９】
そして、このゲート絶縁膜３を形成した基板に対して、３５０℃，３時間の条件で水蒸気アニール（ウェットアニール）を行なう。この際に、水蒸気中の水分（Ｈ２Ｏ），水素（Ｈ）および水酸基（ＯＨ）は、ゲート絶縁膜３およびｐ−Ｓｉ膜２中に導入されて拡散する。特に、ＴＥＯＳの熱分解法によって生成されたＳｉＯ２からなるゲート絶縁膜３は吸湿し易いという特性を有することから水分等が容易に導入，拡散される。
【００６０】
続いて、ゲート絶縁膜３の全面にＴａ，Ａｌ等をスパッタ法によって例えば５０００Åの厚さで堆積させて金属薄膜４を形成する（図７の工程（ｃ））。
【００６１】
そして、この金属薄膜４に対して、赤外線ランプから赤外線を照射して、６００℃，１分あるいは４００℃，５分の条件でランプアニールを行なう（図７の工程（ｃ））。
【００６２】
このランプアニールによって、ｐ−Ｓｉ膜２およびゲート絶縁膜３中に導入，拡散された水分（Ｈ２Ｏ）が水素（Ｈ）と酸素（Ｏ２）に分解され、また、水素（Ｈ）および水酸基（ＯＨ）が活性化され、ｐ−Ｓｉ膜２およびゲート絶縁膜３中に存在する未結合手を有するＳｉ原子と結合して結晶欠陥Ｄを修復し（図２の（ｂ）参照）、また、ゲート絶縁膜３のＳｉＯ２の結合をより強固にすることができる。
【００６３】
結晶欠陥Ｄの修復の程度について、本発明者がｐ−Ｓｉ膜２およびゲート絶縁膜３についてＥＳＲ（電子スピン共鳴法）測定を行なったところ、Ｅ’センターにおけるスピン密度は１Ｅ１８から１Ｅ１６へと二桁減少し、Ｐｂセンターにおけるスピン密度は１Ｅ１３から１Ｅ１２へと一桁減少していることが分かり、本発明に係る製造方法が結晶欠陥Ｄの修復に極めて有効であることが確認された。
【００６４】
そして、この結晶欠陥Ｄの修復により、ｐ−Ｓｉ膜２とゲート絶縁膜３の界面状態を改善することができ、電気的特性を向上させることができる。
【００６５】
なお、本実施形態では、工程（ｃ）において赤外線ランプによるランプアニールを行なう場合について説明したが、これに限られるものではなく、上記第１の実施形態と同様にレーザアニールを行なってもよいし、また、４００℃，３時間の条件でＮ２アニールを行なうようにしても、同様にして結晶欠陥Ｄを修復することができる。
【００６６】
そして、工程（ｃ）のランプアニール終了後に、金属薄膜４をエッチングしてゲート電極Ｇを形成する（図７の工程（ｄ））。このように、金属薄膜４は、ゲート電極を形成するのに利用できるのでＴＦＴの製造工程数を徒に増やすこと回避できる。
【００６７】
次いで、ゲート電極Ｇをマスクとして、イオンドーピング法により不純物を注入してソース・ドレイン領域２ａ，２ｂを自己整合的に形成する（図７の工程（ｄ））。その後、ＣＶＤ法によりＳｉＯ２等を堆積させて層間絶縁膜５を形成し、コンタクトホール６を開口した後、画素電極のＩＴＯ膜７とデータ線となるＡｌ配線層８を形成する（図７の工程（ｅ））。
【００６８】
次いで、ＳｉＯ２等からなるパッシベーション膜９を設け、必要部分を開口して（図７の工程（ｆ））、低温ｐ−ＳｉＴＦＴ素子基板の製造工程を終了する。
【００６９】
上述のように水蒸気アニールを行なって作製されたＴＦＴ素子について図８のグラフのようにＩｄｓ−Ｖｇｓ特性について測定した。
【００７０】
図８において、測定曲線Ａは、通常状態（電圧ストレスを加えない状態）でドレイン・ソース電圧（Ｖｄｓ）を４ＶとしたときのＩｄｓ−Ｖｇｓ特性を、測定曲線Ｂは、同状態でＶｄｓを８ＶとしたときのＩｄｓ−Ｖｇｓ特性を、測定曲線Ｃは、電圧ストレスを加えた状態でＶｄｓを４ＶとしたときのＩｄｓ−Ｖｇｓ特性を、測定曲線Ｄは、同状態でＶｄｓを８ＶとしたときのＩｄｓ−Ｖｇｓ特性をそれぞれ示している。
【００７１】
この図８のグラフから、測定曲線Ａ，Ｂ，ＣおよびＤのカーブは略一致することが分かり、特性の変化が極めて小さく、ＴＦＴ素子の特性が安定していることが確認できる。
【００７２】
一方、図９は水蒸気アニールを行なわずに作製されたＴＦＴ素子について同様にしてＩｄｓ−Ｖｇｓ特性を測定した結果を示すグラフであるが、測定曲線Ａ’，Ｂ’，Ｃ’およびＤ’のカーブは一致せずＴＦＴ素子の特性にばらつきがあることが判る。
【００７３】
このＴＦＴ素子の特性の比較から、本実施形態における水蒸気アニールが結晶欠陥Ｄの修復に有効であることを確認することができる。
【００７４】
なお、上記第１の実施形態および第２の実施形態では、金属薄膜４をエッチングしてゲート電極Ｇを形成する場合について説明したが、これに限らず、金属薄膜４を一旦全部除去し、他の材料（例えばｐ−Ｓｉ）によってゲート電極を形成するようにしてもよい。
【００７５】
【発明の効果】
以上説明したように、本発明に係る薄膜半導体装置の製造方法は、前記半導体薄膜および前記ゲート絶縁膜と半導体薄膜との界面における未結合手の原子の存在に基づく結晶欠陥を、前記イオン注入工程で、水素イオン，塩素イオンあるいはフッ素イオンが前記半導体薄膜および前記ゲート絶縁膜に注入され、前記アニール工程における熱処理で活性化されて水素添加，塩素添加あるいはフッ素添加されることにより修復することができるという効果がある。
【図面の簡単な説明】
【図１】本発明に係る薄膜半導体装置の製造方法を適用して低温ｐ−ＳｉＴＦＴを製造する場合の製造プロセスの一例を示す工程図である。
【図２】本発明に係る薄膜半導体装置の製造方法によって水素添加を行なう前と後の結晶欠陥の状態を示す説明図である。
【図３】第１の実施形態に係る製造方法において水素添加を行なって作製したｎチャネルＴＦＴのＩｄｓ−Ｖｇｓ特性を示すグラフである。
【図４】第１の実施形態に係る製造方法において水素添加を行なって作製したｐチャネルＴＦＴのＩｄｓ−Ｖｇｓ特性を示すグラフである。
【図５】本発明に係る薄膜半導体装置の製造方法を適用して製造したＴＦＴを用いたアクティブマトリックス基板を用いた液晶パネルの概略図である。
【図６】本発明に係る薄膜半導体装置の製造方法を適用して製造したＴＦＴを用いたアクティブマトリックス基板の概略図である。
【図７】本発明に係る薄膜半導体装置の製造方法を適用して低温ｐ−ＳｉＴＦＴを製造する場合の製造プロセスの他の例を示す工程図である。
【図８】第２の実施形態に係る製造方法において水蒸気アニールを行なって作製したＴＦＴのＩｄｓ−Ｖｇｓ特性を示すグラフである。
【図９】水蒸気アニールを行なわずに作製したＴＦＴのＩｄｓ−Ｖｇｓ特性を示すグラフである。
【図１０】従来における低温ｐ−ＳｉＴＦＴを製造プロセスの一例を示す工程図である。
【符号の説明】
１ ガラス基板
２ ｐ−Ｓｉ膜
２ａ ソース領域
２ｂ ドレイン領域
３ ゲート絶縁膜
４ 金属薄膜
５ 層間絶縁膜
６ コンタクトホール
７ ＩＴＯ膜
８ Ａｌ配線層
９ パッシベーション膜
１０ 下地ＳｉＯ２膜
Ｇ ゲート電極
Ｄ 結晶欠陥
ＡＭ アクティブマトリックス基板
【発明の属する技術分野】
本発明は、薄膜半導体装置の製造方法に関する。
【０００２】
【従来の技術】
シリコン半導体膜（半導体薄膜）としてのポリシリコン半導体膜（ｐ−Ｓｉ膜：多結晶シリコン膜）やアモルファスシリコン半導体膜（ａ−Ｓｉ膜：非晶質シリコン膜）は、例えば、液晶装置のアクティブマトリックス基板におけるＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ：薄膜トランジスタ）等を構成する薄膜半導体として用いられている。
【０００３】
ここで、上記ＴＦＴの一種である低温ｐ−ＳｉＴＦＴの製造プロセスの一例を図１０に示す工程図を参照して簡単に説明する。
【０００４】
まず、ガラス基板１上に、ジシランガスを用いたＬＰＣＶＤ（減圧ＣＶＤ）法やモノシランガスを用いたＰＥＣＶＤ（プラズマＣＶＤ）法でａ−Ｓｉ膜を堆積し、そのａ−Ｓｉ膜の全面にエキシマレーザによるレーザアニールを施して結晶化させることによりｐ−Ｓｉ膜２を形成する（図１０の工程（ａ））。
【０００５】
そして、このｐ−Ｓｉ膜２に、エッチングによるパターニングを行なった後、ＣＶＤ法によりゲート絶縁膜３を形成する（図１０の工程（ｂ））。
【０００６】
次に、ゲート絶縁膜３上の所定位置にポリシリコンやＴａ，Ｃｒ，Ａｌ等を堆積させてゲート電極４を形成した後、イオンドーピング法で不純物を注入してソース・ドレイン領域２ａ，２ｂを自己整合的に形成する（図１０の工程（ｃ））。
【０００７】
その後、ＣＶＤ法によりＳｉＯ２等を堆積させて層間絶縁膜５を形成し、コンタクトホール６を開口した後、画素電極のＩＴＯ膜７とデータ線となるＡｌ配線層８を形成する（図１０の工程（ｄ））。
【０００８】
次いで、ＳｉＯ２等からなるパッシベーション膜９を設け、必要部分を開口して（図１０の工程（ｅ））、ＴＦＴ素子基板の製造工程全般を終了する。
【０００９】
【発明が解決しようとする課題】
ところが、上述のようにして図１０の工程（ａ）において形成されるｐ−Ｓｉ膜２や、図１０の工程（ａ）においてｐ−Ｓｉ膜２の上に形成されるゲート絶縁膜３およびｐ−Ｓｉ膜２とゲート絶縁膜３の界面には、種々の要因により未結合手（ダングリングボンド）を有するＳｉ原子の存在に基づく結晶欠陥Ｄを生じてしまう（図２の（ａ）参照）。
【００１０】
この結晶欠陥Ｄは、ｐ−Ｓｉ膜２とゲート絶縁膜３との界面状態に悪影響を及ぼし、表面リーク電流の増大あるいは、不純物準位を発生させてＴＦＴの信頼性を低下させるという問題を生じていた。さらに、上記結晶欠陥Ｄは、ゲート絶縁膜３の絶縁破壊耐圧特性を低下させる要因にもなっていた。
【００１１】
そこで、未結合手を有するＳｉ原子に水素（Ｈ）を添加して、未結合手を水素終端させることにより結晶欠陥Ｄを修復（図２の（ｂ）参照）し、各種電気的特性を改善しようという試みがなされている。
【００１２】
そして、従来における水素添加の方法は、上記図１０の工程（ａ）〜（ｅ）の終了後に、薄膜半導体装置が形成された基板全体を水素プラズマに晒して、ｐ−Ｓｉ膜２およびゲート絶縁膜３に水素を拡散させ、さらにその後、３００℃で３時間程度のアニールを行なうことにより、結晶欠陥を修復させるというものであった。
【００１３】
しかしながら、上記従来の方法では、基板上に形成された薄膜半導体装置が、水素プラズマによって電荷が蓄積してしまう等の問題点があった。
【００１４】
また、上記アニールは、温度が高い方が結晶欠陥の回復に効果的であることが判っているが、余り高温となると薄膜半導体装置に損傷を与えてしまうため、上述の通り３００℃程度に抑えざるを得なかった。そのため、上記アニールによる結晶欠陥の回復の程度は界面状態を改善するのに十分であるとは言い難かった。
【００１５】
また、上記の水素プラズマに晒すという水素添加の方法では、ｐ−Ｓｉ膜２およびゲート絶縁膜３への水素添加量は基本的に水素原子の自然的な拡散現象に支配されてしまうため均質な水素化が困難であった。
【００１６】
そして、例えば水素プラズマにより過度な水素添加が行なわれた場合には、結晶欠陥の修復に有効なＳｉＨ結合の他に、ＳｉＨ２結合やＳｉＨ３結合を生じて電気伝導特性を劣化させたり、さらにＳｉＨ４のような揮発性反応生成物を生じてエッチング反応を起こしてしまうというおそれがあった。
【００１７】
本発明は、上述の課題に鑑みて案出されたものであり、その目的とするところは、半導体薄膜およびゲート絶縁膜に対して適度な水素添加（あるいは塩素添加，フッ素添加）を行なって結晶欠陥を確実にしかも短時間で修復して界面状態を改善することのできる薄膜半導体装置の製造方法を提供することにある。
【００１８】
【課題を解決するための手段】
上記目的を達成するために、本発明に係る薄膜半導体装置の製造方法は、基板上に薄膜トランジスタが形成されてなる薄膜半導体装置の製造方法であって、基板上に半導体薄膜を形成する工程と、該半導体薄膜上に前記薄膜トランジスタのゲート絶縁膜を形成する工程と、前記半導体薄膜および前記ゲート絶縁膜に対して水素，塩素あるいはフッ素のイオンをイオン注入する工程と、前記イオン注入の後、前記ゲート絶縁膜上に、前記イオンの抜けを防止する金属薄膜を形成する工程と、前記金属薄膜を形成した後、前記半導体薄膜および前記ゲート絶縁膜と前記半導体薄膜との界面に注入された水素，塩素あるいはフッ素を活性化させるための熱処理を施す工程と、前記熱処理の後、前記金属薄膜をエッチングしてゲート電極を形成する工程とを少なくとも有するものである。
【００１９】
これにより、前記半導体薄膜および前記ゲート絶縁膜における未結合手の原子の存在に基づく結晶欠陥は、前記イオン注入工程で、水素イオン，塩素イオンあるいはフッ素イオンが前記半導体薄膜および前記ゲート絶縁膜に注入され、前記熱処理で活性化されて水素添加，塩素添加あるいはフッ素が添加されることにより修復される。
【００２０】
特に、前記金属薄膜によって、前記半導体薄膜および前記ゲート絶縁膜からの水素、塩素あるいはフッ素の抜けが防止されるため、水素，塩素またはフッ素の添加量を均一化することができ、確実に結晶欠陥を修復して、前記半導体薄膜と前記ゲート絶縁膜の界面状態を改善することができる。なお、前記金属薄膜は、エッチングされてゲート電極を形成するのに用いられるので工程数を徒に増やすことを防止できる。
【００２１】
また、本出願に係る他の発明は、基板上に薄膜トランジスタが形成されてなる薄膜半導体装置の製造方法であって、基板上に半導体薄膜を形成する工程と、該半導体薄膜上に前記薄膜トランジスタのゲート絶縁膜を形成する工程と、前記半導体薄膜および前記ゲート絶縁膜に対して水蒸気アニールを施す工程と、前記水蒸気アニールの後、前記ゲート絶縁膜上に前記水分、水素あるいは水酸基の抜けを防止する金属薄膜を形成する工程と、前記金属薄膜を形成した後、前記半導体薄膜および前記ゲート絶縁膜中に導入された水分、水素あるいは水酸基を分解または活性化させるための熱処理を施す工程と、前記熱処理の後、前記金属薄膜をエッチングしてゲート電極を形成する工程とを少なくとも有するものである。
【００２２】
これにより、前記半導体薄膜および前記ゲート絶縁膜における未結合手の原子の存在に基づく結晶欠陥は、前記水蒸気アニール工程で、水分，水素あるいは水酸基が前記半導体薄膜および前記ゲート絶縁膜に導入され、前記アニール工程における熱処理で分解あるいは活性化されて水素添加されることにより修復される。
【００２３】
特に、前記金属薄膜形成工程で形成される金属薄膜によって、上記半導体薄膜および上記ゲート絶縁膜からの水分、水素あるいは水酸基の抜けが防止されるため、水素の添加量を均一化することができ、確実に結晶欠陥を修復して、上記半導体薄膜と上記ゲート絶縁膜の界面状態を改善することができる。なお、上記金属薄膜は、上記ゲート電極形成工程でエッチングされてゲート電極を形成するのに用いられるので工程数が徒に増えることを避けることができる。
【００２４】
なお、前記の金属薄膜は、Ｔａ、Ａｌ、Ａｌの合金もしくはＣｒからなることを特徴とする。前記金属薄膜としては、スパッタ法等により形成される、一般的なゲート電極材料を用いることができる。
【００２５】
また、上記熱処理は、上記金属薄膜の上からレーザ光を照射することにより行うことができる。これにより、上記半導体薄膜および上記ゲート絶縁膜中の結晶欠陥を短時間で修復することができ、製造効率を向上させることができる。なお、このようなレーザアニールが可能となったのは、上述のように金属薄膜を形成することによって、上記半導体薄膜および上記ゲート絶縁膜からの水素，塩素，フッ素や水分、水素あるいは水酸基の抜けを有効に防止して活性化させることができるからである。
【００２６】
また、前記熱処理は、前記金属薄膜の上から赤外線を照射して３５０℃以上の加熱を行うことを特徴とする。従って、従来のランプアニール装置を有効に活用することができる。
【００２７】
また、前記熱処理は、Ｎ２ガス雰囲気中の条件下で行うことを特徴とする。
【００２８】
【発明の実施の形態】
以下、本発明の好適な第１の実施形態を図１から図６を参照して説明する。
【００２９】
ここに、図１は本実施形態に係る薄膜半導体装置の製造方法によって、ＴＦＴの一種である低温ｐ−ＳｉＴＦＴを製造する場合の製造プロセスの一例を示す工程図である。図２は、本実施形態に係る製造方法において水素添加を行なう前と後の状態を示す説明図であり、図３と図４は、それぞれ本実施形態に係る製造方法において水素添加を行なって作製したｎチャネルＴＦＴとｐチャネルＴＦＴのＩｄｓ−Ｖｇｓ（ドレイン・ソース電流−ゲート・ソース電圧）特性を示すグラフである。
【００３０】
図５は本発明に係る薄膜半導体装置の製造方法を適用して製造されたＴＦＴを用いたアクティブマトリックス基板ＡＭを適用した液晶パネルの構成例を示す概略図、図６は上記アクティブマトリックス基板ＡＭの構成を示す概略図である。
【００３１】
なお、図１において、前出の図１０と同一の部分については同一の符号を付すものとする。
【００３２】
図１の工程（ａ）において、まず、ガラス基板１上に、熱酸化法やＣＶＤ法により下地ＳｉＯ２膜１０を形成した後に、ジシランガスを用いたＬＰＣＶＤ（減圧ＣＶＤ）法やモノシランガスを用いたＰＥＣＶＤ（プラズマＣＶＤ）法でａ−Ｓｉ（アモルファスシリコン）膜を堆積し、そのａ−Ｓｉ膜の全面にエキシマレーザを照射することによりレーザアニールを行い、ａ−Ｓｉ膜を結晶化してｐ−Ｓｉ（ポリシリコン）膜２を形成する。
【００３３】
なお、この際にｐ−Ｓｉ膜２中には、未結合手（ダングリングボンド）を有するＳｉ原子の存在に基づく結晶欠陥Ｄが多数発生している（図２の（ａ）参照）。
【００３４】
次に、ｐ−Ｓｉ膜２に対してエッチングによるパターニングを行なった後、ＣＶＤ法によりＳｉＯ２からなるゲート絶縁膜３を形成する（図１の工程（ｂ））。
【００３５】
そして、このゲート絶縁膜３の上から例えば５×１０１４／ｃｍ−２のドーズ量で水素イオン（Ｈ＋）をイオン注入する（図１の工程（ｂ））。この際に、水素イオンはゲート絶縁膜３を貫通してゲート絶縁膜とｐ−Ｓｉ膜の界面からｐ−Ｓｉ膜に注入される。
【００３６】
続いて、ゲート絶縁膜３の全面にＴａ，Ａｌ等をスパッタ法によって例えば５０００Åの厚さで堆積させて金属薄膜４を形成する（図１の工程（ｃ））。
【００３７】
そして、この金属薄膜４の上から赤外線レーザ（例えば、ＣＯ２レーザやＹＡＧレーザ）光で基板面を走査してレーザアニールを行なう（図１の工程（ｃ））。
【００３８】
このレーザアニールによって、ｐ−Ｓｉ膜２およびゲート絶縁膜３とｐ−Ｓｉ膜界面に注入された水素イオンが活性化され、ｐ−Ｓｉ膜２およびゲート絶縁膜３とｐ−Ｓｉ膜界面に存在する未結合手を有するＳｉ原子と結合して結晶欠陥Ｄを修復する（図２の（ｂ）参照）。
【００３９】
この際に、ゲート絶縁膜３の全面が金属薄膜４で覆われているので、ｐ−Ｓｉ膜２およびゲート絶縁膜３中に注入された水素イオンが蒸散して抜けることが確実に防止され、活性化した水素イオンと未結合手を有するＳｉ原子との結合を効果的に行なわせることができる。
【００４０】
また、工程（ｃ）で赤外線レーザ照射によるレーザアニールを行なうことにより、局所的に高い密度のエネルギーを短時間で投入することができるため、結晶欠陥Ｄの修復を短時間で効率よく行なうことができ、低温ｐ−ＳｉＴＦＴの製造効率を向上させることができる。
【００４１】
なお、本実施形態では、上述のように工程（ｂ）で、水素イオンをイオン注入する場合について説明したが、これに限られるものではなく、塩素イオンやフッ素イオンを注入してもよく、その場合には工程（ｃ）のレーザアニールにより、未結合手を有するＳｉ原子と塩素イオンやフッ素イオンが結合して結晶欠陥Ｄが修復される。
【００４２】
また、本実施形態では、工程（ｃ）において赤外線レーザによるレーザアニールを行なう場合について説明したが、これに限られるものではなく、赤外線ランプを用いて６００°Ｃ，１分あるいは４００°Ｃ，５分の条件でランプアニールを行なってもよいし、また、３５０℃，３時間の条件でＮ２アニールを行なうようにしても、同様に結晶欠陥Ｄを修復することができる。
【００４３】
そして、工程（ｃ）のレーザアニール終了後に、金属薄膜４をエッチングしてゲート電極Ｇを形成する（図１の工程（ｄ））。このように、金属薄膜４は、ゲート電極を形成するのに利用できるのでＴＦＴの製造工程数を増やすこと回避できる。
【００４４】
次いで、ゲート電極Ｇをマスクとして、イオンドーピング法により不純物を注入してソース・ドレイン領域２ａ，２ｂを自己整合的に形成する（図１の工程（ｄ））。
【００４５】
その後、ＣＶＤ法によりＳｉＯ２等を堆積させて層間絶縁膜５を形成し、コンタクトホール６を開口した後、画素電極のＩＴＯ膜７とデータ線となるＡｌ配線層８を形成する（図１の工程（ｅ））。
【００４６】
次いで、ＳｉＯ２等からなるパッシベーション膜９を設け、必要部分を開口して（図１の工程（ｆ））、低温ｐ−ＳｉＴＦＴ素子基板の製造工程を終了する。
【００４７】
このようにして作製されたＴＦＴ素子についてＩｄｓ−Ｖｇｓ（ドレイン・ソース電流−ゲート・ソース電圧）特性を測定したところ、ｎチャネル型（例えば、不純物としてＰを３×１０１５／ｃｍ２注入した場合）については図３のグラフに示すように、水素を添加しなかった場合（Ａ）に比べ水素を添加した場合（Ｂ）のＩｄｓ−Ｖｇｓ特性が向上していることが分かる。
【００４８】
また、ｐチャネル型（例えば、不純物としてＢを１×１０１５／ｃｍ２注入した場合）については図４のグラフに示すように、水素を添加しなかった場合（Ａ）に比べ水素を添加した場合（Ｂ）のＩｄｓ−Ｖｇｓ特性が向上していることが分かる。
【００４９】
したがって、本発明に係る薄膜半導体装置の製造方法が、低温ｐ−ＳｉＴＦＴ素子の特性向上に有効であることが確認できた。
【００５０】
ここで、図５には上記のようにして製造した低温ｐ−ＳｉＴＦＴを備えるアクティブマトリックス基板ＡＭを適用した液晶パネルＰの構成例を示す。同図に示すように、前記アクティブマトリックス基板（ＴＦＴアレイ基板）ＡＭの上には、複数の画素電極５２により規制される画素領域（実際に液晶層５２の配向状態変化により画像が表示される液晶パネルの領域）の周囲において両基板を張り合わせて液晶層５３を包囲するシール部材の一例として光硬化性樹脂からなるシール材５４が画素領域に沿って設けられている。そしてカラーフィルタ層５５を有する入射側の対向基板５６の上記画素領域外側シール材５４内側領域に対応する部位に、遮光性の周辺見切り層５７が設けられている。
【００５１】
上記周辺見切り層５７は、後に画素領域に対応して開口が開けられた遮光性のケースにアクティブマトリックス基板ＡＭがセットされた場合に当該画素領域が製造誤差等により当該ケースの開口の縁に隠れてしまわないように、即ち例えば液晶パネル用基板５０のケースに対するずれとして数１００μｍ程度を許容するように、画素領域の周囲に５００μｍ〜１ｍｍ程度の幅を持つ帯状の遮光性材料により形成される。このような遮光性の周辺見切り層５７は、例えばＣｒ（クロム）やＮｉ（ニッケル），Ａｌ（アルミニウム）などの金属材料を用いたスパッタリング、フォトリソグラフィおよびエッチングによって対向基板３１に形成される。上記金属材料の代わりに、カーボンやＴｉ（チタン）をフォトレジストに分散した樹脂ブラックなどの材料により周辺見切り層５７を形成してもよい。
【００５２】
上記シール材５４の外側の領域には、画素領域の下辺に沿って周辺回路（走査線駆動回路）５８および外部端子としてのパッド５９が設けられ、画素領域の両側（図の左右２辺）に沿って周辺回路（信号線駆動回路）６０が設けられている。さらに、画素領域の上辺には、画素領域の両側に設けられた上記周辺回路６０間を電気的に接続するための配線６１が設けられている。また、シール材５４の四隅には、アクティブマトリックス基板５１と対向基板５６との間で電気的導通をとるための導電源電圧材からなるコラム６２が設けられている。そして、シール材５４とほぼ同じ輪郭を持つ対向基板５６が当該シール材５４によりアクティブマトリックス基板ＡＭに固着されて、液晶パネルＰが構成される。
【００５３】
そして、本実施形態における低温ｐ−ＳｉＴＦＴの形成プロセスは、上記アクティブマトリックス基板ＡＭにおける画素電極５２をオン・オフ制御するトランジスタ、走査線駆動回路５８を構成するトランジスタ、周辺回路（信号線駆動回路）６０を構成するトランジスタ等の何れを形成する場合にも適用することができる（図６参照）。
【００５４】
次に、図７から図９を参照して本発明の第２の実施形態を説明する。
【００５５】
ここに、図７は本実施形態に係る薄膜半導体装置の製造方法によって、ＴＦＴの一種である低温ｐ−ＳｉＴＦＴを製造する場合の製造プロセスの他の例を示す工程図であり、図８は本実施形態に係る製造方法において水蒸気アニールを行なった場合のＩｄｓ−Ｖｇｓ特性を示すグラフ、図９は水蒸気アニールを行なわなかった場合のＩｄｓ−Ｖｇｓ特性を示すグラフである。
【００５６】
図７の工程（ａ）において、ガラス基板１上に、熱酸化法やＣＶＤ法により下地ＳｉＯ２膜１０を形成した後に、ジシランガスを用いたＬＰＣＶＤ（減圧ＣＶＤ）法やモノシランガスを用いたＰＥＣＶＤ（プラズマＣＶＤ）法でａ−Ｓｉ（アモルファスシリコン）膜を堆積し、そのａ−Ｓｉ膜の全面にエキシマレーザを照射することによりレーザアニールを行い、ａ−Ｓｉ膜を結晶化してｐ−Ｓｉ（ポリシリコン）膜２を形成する。
【００５７】
なお、この際にｐ−Ｓｉ膜２中には、未結合手（ダングリングボンド）を有するＳｉ原子の存在に基づく結晶欠陥Ｄが多数発生している（図２の（ａ）参照）。
【００５８】
次に、ｐ−Ｓｉ膜２に対してエッチングによるパターニングを行なった後、ＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ ＯｒｔｈｏＳｉｌｉｃａｔｅ）の熱分解法により生成されるＳｉＯ２からなるゲート絶縁膜３を形成する（図７の工程（ｂ））。
【００５９】
そして、このゲート絶縁膜３を形成した基板に対して、３５０℃，３時間の条件で水蒸気アニール（ウェットアニール）を行なう。この際に、水蒸気中の水分（Ｈ２Ｏ），水素（Ｈ）および水酸基（ＯＨ）は、ゲート絶縁膜３およびｐ−Ｓｉ膜２中に導入されて拡散する。特に、ＴＥＯＳの熱分解法によって生成されたＳｉＯ２からなるゲート絶縁膜３は吸湿し易いという特性を有することから水分等が容易に導入，拡散される。
【００６０】
続いて、ゲート絶縁膜３の全面にＴａ，Ａｌ等をスパッタ法によって例えば５０００Åの厚さで堆積させて金属薄膜４を形成する（図７の工程（ｃ））。
【００６１】
そして、この金属薄膜４に対して、赤外線ランプから赤外線を照射して、６００℃，１分あるいは４００℃，５分の条件でランプアニールを行なう（図７の工程（ｃ））。
【００６２】
このランプアニールによって、ｐ−Ｓｉ膜２およびゲート絶縁膜３中に導入，拡散された水分（Ｈ２Ｏ）が水素（Ｈ）と酸素（Ｏ２）に分解され、また、水素（Ｈ）および水酸基（ＯＨ）が活性化され、ｐ−Ｓｉ膜２およびゲート絶縁膜３中に存在する未結合手を有するＳｉ原子と結合して結晶欠陥Ｄを修復し（図２の（ｂ）参照）、また、ゲート絶縁膜３のＳｉＯ２の結合をより強固にすることができる。
【００６３】
結晶欠陥Ｄの修復の程度について、本発明者がｐ−Ｓｉ膜２およびゲート絶縁膜３についてＥＳＲ（電子スピン共鳴法）測定を行なったところ、Ｅ’センターにおけるスピン密度は１Ｅ１８から１Ｅ１６へと二桁減少し、Ｐｂセンターにおけるスピン密度は１Ｅ１３から１Ｅ１２へと一桁減少していることが分かり、本発明に係る製造方法が結晶欠陥Ｄの修復に極めて有効であることが確認された。
【００６４】
そして、この結晶欠陥Ｄの修復により、ｐ−Ｓｉ膜２とゲート絶縁膜３の界面状態を改善することができ、電気的特性を向上させることができる。
【００６５】
なお、本実施形態では、工程（ｃ）において赤外線ランプによるランプアニールを行なう場合について説明したが、これに限られるものではなく、上記第１の実施形態と同様にレーザアニールを行なってもよいし、また、４００℃，３時間の条件でＮ２アニールを行なうようにしても、同様にして結晶欠陥Ｄを修復することができる。
【００６６】
そして、工程（ｃ）のランプアニール終了後に、金属薄膜４をエッチングしてゲート電極Ｇを形成する（図７の工程（ｄ））。このように、金属薄膜４は、ゲート電極を形成するのに利用できるのでＴＦＴの製造工程数を徒に増やすこと回避できる。
【００６７】
次いで、ゲート電極Ｇをマスクとして、イオンドーピング法により不純物を注入してソース・ドレイン領域２ａ，２ｂを自己整合的に形成する（図７の工程（ｄ））。その後、ＣＶＤ法によりＳｉＯ２等を堆積させて層間絶縁膜５を形成し、コンタクトホール６を開口した後、画素電極のＩＴＯ膜７とデータ線となるＡｌ配線層８を形成する（図７の工程（ｅ））。
【００６８】
次いで、ＳｉＯ２等からなるパッシベーション膜９を設け、必要部分を開口して（図７の工程（ｆ））、低温ｐ−ＳｉＴＦＴ素子基板の製造工程を終了する。
【００６９】
上述のように水蒸気アニールを行なって作製されたＴＦＴ素子について図８のグラフのようにＩｄｓ−Ｖｇｓ特性について測定した。
【００７０】
図８において、測定曲線Ａは、通常状態（電圧ストレスを加えない状態）でドレイン・ソース電圧（Ｖｄｓ）を４ＶとしたときのＩｄｓ−Ｖｇｓ特性を、測定曲線Ｂは、同状態でＶｄｓを８ＶとしたときのＩｄｓ−Ｖｇｓ特性を、測定曲線Ｃは、電圧ストレスを加えた状態でＶｄｓを４ＶとしたときのＩｄｓ−Ｖｇｓ特性を、測定曲線Ｄは、同状態でＶｄｓを８ＶとしたときのＩｄｓ−Ｖｇｓ特性をそれぞれ示している。
【００７１】
この図８のグラフから、測定曲線Ａ，Ｂ，ＣおよびＤのカーブは略一致することが分かり、特性の変化が極めて小さく、ＴＦＴ素子の特性が安定していることが確認できる。
【００７２】
一方、図９は水蒸気アニールを行なわずに作製されたＴＦＴ素子について同様にしてＩｄｓ−Ｖｇｓ特性を測定した結果を示すグラフであるが、測定曲線Ａ’，Ｂ’，Ｃ’およびＤ’のカーブは一致せずＴＦＴ素子の特性にばらつきがあることが判る。
【００７３】
このＴＦＴ素子の特性の比較から、本実施形態における水蒸気アニールが結晶欠陥Ｄの修復に有効であることを確認することができる。
【００７４】
なお、上記第１の実施形態および第２の実施形態では、金属薄膜４をエッチングしてゲート電極Ｇを形成する場合について説明したが、これに限らず、金属薄膜４を一旦全部除去し、他の材料（例えばｐ−Ｓｉ）によってゲート電極を形成するようにしてもよい。
【００７５】
【発明の効果】
以上説明したように、本発明に係る薄膜半導体装置の製造方法は、前記半導体薄膜および前記ゲート絶縁膜と半導体薄膜との界面における未結合手の原子の存在に基づく結晶欠陥を、前記イオン注入工程で、水素イオン，塩素イオンあるいはフッ素イオンが前記半導体薄膜および前記ゲート絶縁膜に注入され、前記アニール工程における熱処理で活性化されて水素添加，塩素添加あるいはフッ素添加されることにより修復することができるという効果がある。
【図面の簡単な説明】
【図１】本発明に係る薄膜半導体装置の製造方法を適用して低温ｐ−ＳｉＴＦＴを製造する場合の製造プロセスの一例を示す工程図である。
【図２】本発明に係る薄膜半導体装置の製造方法によって水素添加を行なう前と後の結晶欠陥の状態を示す説明図である。
【図３】第１の実施形態に係る製造方法において水素添加を行なって作製したｎチャネルＴＦＴのＩｄｓ−Ｖｇｓ特性を示すグラフである。
【図４】第１の実施形態に係る製造方法において水素添加を行なって作製したｐチャネルＴＦＴのＩｄｓ−Ｖｇｓ特性を示すグラフである。
【図５】本発明に係る薄膜半導体装置の製造方法を適用して製造したＴＦＴを用いたアクティブマトリックス基板を用いた液晶パネルの概略図である。
【図６】本発明に係る薄膜半導体装置の製造方法を適用して製造したＴＦＴを用いたアクティブマトリックス基板の概略図である。
【図７】本発明に係る薄膜半導体装置の製造方法を適用して低温ｐ−ＳｉＴＦＴを製造する場合の製造プロセスの他の例を示す工程図である。
【図８】第２の実施形態に係る製造方法において水蒸気アニールを行なって作製したＴＦＴのＩｄｓ−Ｖｇｓ特性を示すグラフである。
【図９】水蒸気アニールを行なわずに作製したＴＦＴのＩｄｓ−Ｖｇｓ特性を示すグラフである。
【図１０】従来における低温ｐ−ＳｉＴＦＴを製造プロセスの一例を示す工程図である。
【符号の説明】
１ ガラス基板
２ ｐ−Ｓｉ膜
２ａ ソース領域
２ｂ ドレイン領域
３ ゲート絶縁膜
４ 金属薄膜
５ 層間絶縁膜
６ コンタクトホール
７ ＩＴＯ膜
８ Ａｌ配線層
９ パッシベーション膜
１０ 下地ＳｉＯ２膜
Ｇ ゲート電極
Ｄ 結晶欠陥
ＡＭ アクティブマトリックス基板
Claims (8)
- 基板上に薄膜トランジスタが形成されてなる薄膜半導体装置の製造方法であって、
基板上に半導体薄膜を形成する工程と、
該半導体薄膜上に前記薄膜トランジスタのゲート絶縁膜を形成する工程と、
前記半導体薄膜および前記ゲート絶縁膜に対して水素，塩素あるいはフッ素のイオンをイオン注入する工程と、
前記イオン注入の後、前記ゲート絶縁膜上に、前記イオンの抜けを防止する金属薄膜を形成する工程と、
前記金属薄膜形成の後、前記半導体薄膜および前記ゲート絶縁膜と前記半導体薄膜との界面に注入された水素，塩素あるいはフッ素を活性化させるための熱処理を施す工程と、
前記熱処理の後、前記金属薄膜をエッチングしてゲート電極を形成する工程と
を少なくとも有することを特徴とする薄膜半導体装置の製造方法。 - 基板上に薄膜トランジスタが形成されてなる薄膜半導体装置の製造方法であって、
基板上に半導体薄膜を形成する工程と、
該半導体薄膜上に前記薄膜トランジスタのゲート絶縁膜を形成する工程と、
前記半導体薄膜および前記ゲート絶縁膜に対して水蒸気アニールを施す工程と、
前記水蒸気アニールの後、前記ゲート絶縁膜上に前記水分、水素あるいは水酸基の抜けを防止する金属薄膜を形成する工程と、
前記金属薄膜を形成した後、前記半導体薄膜および前記ゲート絶縁膜中に導入された水分、水素あるいは水酸基を分解または活性化させるための熱処理を施す工程と、
前記熱処理の後、前記金属薄膜をエッチングしてゲート電極を形成する工程と
を少なくとも有することを特徴とする薄膜半導体装置の製造方法。 - 前記の金属薄膜は、Ｔａ，Ａｌ、Ａｌの合金もしくはＣｒからなることを特徴とする請求項１または請求項２に記載の薄膜半導体装置の製造方法。
- 前記熱処理は、前記金属薄膜の上からレーザ光を照射することを特徴とする請求項１から請求項３の何れかに記載の薄膜半導体装置の製造方法。
- 前記熱処理は、前記金属薄膜の上から赤外線を照射して３５０℃以上の加熱を行うことを特徴とする請求項１から請求項４の何れかに記載の薄膜半導体装置の製造方法。
- 前記熱処理は、Ｎ２ガス雰囲気の条件下で行うことを特徴とする請求項１から請求項５の何れかに記載の薄膜半導体装置の製造方法。
- 基板上に薄膜トランジスタが形成されてなる薄膜半導体装置の製造方法であって、
基板上に半導体薄膜を形成する工程と、
該半導体薄膜上に前記薄膜トランジスタのゲート絶縁膜を形成する工程と、
前記半導体薄膜および前記ゲート絶縁膜に対して水素，塩素あるいはフッ素のイオンをイオン注入する工程と、
前記イオン注入の後、前記ゲート絶縁膜上に、金属薄膜を形成する工程と、
前記金属薄膜を形成した後、前記基板に熱処理を施す工程と、
前記熱処理の後、前記金属薄膜をエッチングしてゲート電極を形成する工程と
を少なくとも有することを特徴とする薄膜半導体装置の製造方法。 - 基板上に薄膜トランジスタが形成されてなる薄膜半導体装置の製造方法であって、
基板上に半導体薄膜を形成する工程と、
該半導体薄膜上に前記薄膜トランジスタのゲート絶縁膜を形成する工程と、
前記半導体薄膜および前記ゲート絶縁膜に対して水蒸気アニールを施して、水分、水素あるいは水酸基を導入する工程と、
前記水素あるいは水酸基を導入した後、前記ゲート絶縁膜上に金属薄膜を形成する工程と、
前記金属薄膜を形成した後、前記基板に熱処理を施す工程と、
前記熱処理の後、前記金属薄膜をエッチングしてゲート電極を形成する工程と
を少なくとも有することを特徴とする薄膜半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08465898A JP3622492B2 (ja) | 1998-03-30 | 1998-03-30 | 薄膜半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08465898A JP3622492B2 (ja) | 1998-03-30 | 1998-03-30 | 薄膜半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11284193A JPH11284193A (ja) | 1999-10-15 |
| JP3622492B2 true JP3622492B2 (ja) | 2005-02-23 |
Family
ID=13836830
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08465898A Expired - Fee Related JP3622492B2 (ja) | 1998-03-30 | 1998-03-30 | 薄膜半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3622492B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107408510A (zh) * | 2015-03-25 | 2017-11-28 | 凸版印刷株式会社 | 薄膜晶体管、薄膜晶体管的制造方法及使用了薄膜晶体管的图像显示装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3806596B2 (ja) * | 1999-12-27 | 2006-08-09 | 三洋電機株式会社 | 表示装置およびその製造方法 |
| JP4896286B2 (ja) * | 2000-01-07 | 2012-03-14 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2002124678A (ja) * | 2000-10-13 | 2002-04-26 | Sony Corp | 薄膜トランジスタの製造方法 |
| JP4689155B2 (ja) * | 2002-08-29 | 2011-05-25 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| JP2006019609A (ja) * | 2004-07-05 | 2006-01-19 | Hitachi Displays Ltd | 画像表示装置 |
-
1998
- 1998-03-30 JP JP08465898A patent/JP3622492B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107408510A (zh) * | 2015-03-25 | 2017-11-28 | 凸版印刷株式会社 | 薄膜晶体管、薄膜晶体管的制造方法及使用了薄膜晶体管的图像显示装置 |
| CN107408510B (zh) * | 2015-03-25 | 2021-06-15 | 凸版印刷株式会社 | 薄膜晶体管、薄膜晶体管的制造方法及使用了薄膜晶体管的图像显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11284193A (ja) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6465284B2 (en) | Semiconductor device and method for manufacturing the same | |
| JPH06296023A (ja) | 薄膜状半導体装置およびその作製方法 | |
| JPH0864834A (ja) | 半導体装置およびその作製方法 | |
| JP4634147B2 (ja) | 薄膜トランジスタを備えた電子装置の製造方法 | |
| JP3622492B2 (ja) | 薄膜半導体装置の製造方法 | |
| JP4234363B2 (ja) | 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置 | |
| US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
| US6921685B2 (en) | Method of fabricating thin film transistor | |
| JPH11354441A (ja) | 半導体装置の製造方法 | |
| JP3776183B2 (ja) | 絶縁ゲイト型電界効果トランジスタの作製方法 | |
| JP3551012B2 (ja) | 薄膜半導体装置の製造方法 | |
| JPH08139335A (ja) | 薄膜トランジスタの製造方法 | |
| JP2921816B2 (ja) | アクティブマトリクス基板およびその製造方法 | |
| JP2000036602A (ja) | 薄膜トランジスタ及びその製造方法と表示装置 | |
| JP3413710B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP3832213B2 (ja) | 半導体装置の製造方法および電気光学装置の製造方法 | |
| JP3242867B2 (ja) | 半導体素子の製造方法、および液晶表示装置の製造方法 | |
| JPH09133928A (ja) | 液晶表示装置用薄膜トランジスタ基板およびその製造方法 | |
| JP2002076349A (ja) | 半導体装置の製造方法 | |
| JP3389387B2 (ja) | 薄膜多結晶半導体層の形成方法 | |
| JPH10274787A (ja) | 半導体装置の製造方法 | |
| JPH09116166A (ja) | 薄膜半導体装置の製造方法 | |
| JP3393834B2 (ja) | 半導体装置の作製方法 | |
| JPH07321336A (ja) | 薄膜トランジスタの製造方法 | |
| JP2003197632A (ja) | 薄膜トランジスタの製造方法、半導体装置の製造方法、および電気光学装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040519 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040525 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041102 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041115 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081203 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091203 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101203 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111203 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121203 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131203 Year of fee payment: 9 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |