JP4689155B2 - 半導体装置の作製方法 - Google Patents

半導体装置の作製方法 Download PDF

Info

Publication number
JP4689155B2
JP4689155B2 JP2003305618A JP2003305618A JP4689155B2 JP 4689155 B2 JP4689155 B2 JP 4689155B2 JP 2003305618 A JP2003305618 A JP 2003305618A JP 2003305618 A JP2003305618 A JP 2003305618A JP 4689155 B2 JP4689155 B2 JP 4689155B2
Authority
JP
Japan
Prior art keywords
substrate
layer
conductive layer
semiconductor device
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003305618A
Other languages
English (en)
Other versions
JP2004134760A (ja
JP2004134760A5 (ja
Inventor
徹 高山
哲司 山口
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2003305618A priority Critical patent/JP4689155B2/ja
Publication of JP2004134760A publication Critical patent/JP2004134760A/ja
Publication of JP2004134760A5 publication Critical patent/JP2004134760A5/ja
Application granted granted Critical
Publication of JP4689155B2 publication Critical patent/JP4689155B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)

Description

本発明は、絶縁表面を有する基板上に半導体層及び絶縁膜を積層形成して成る半導体素子を備えた半導体装置の作製方法に関し、特にガラスなど熱的に脆い素材を基板とする半導体装置の作製方法に適用して有効な技術に関する。
また、本発明は、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を照射して加熱を行う熱処理方法に関し、特に、ガラスなど耐熱温度が低い素材を基板とする場合に有効な技術に関する。
ガラスを基板として、レーザーアニールで結晶化した多結晶シリコンを用いて薄膜トランジスタ(Thin Film Transistor:ＴＦＴ)を作製する技術が開発されている。この用途におけるガラス基板の材質は、歪み点が７００℃以下であるバリウムホウケイ酸ガラスやアルミノシリケートガラスなどが使われている。従って、ＴＦＴの製造プロセスで許容される最高温度は、ガラス基板が変形しない歪み点以下の温度となり、シリコンの結晶化及びシリコンに添加したドナー又はアクセプタ不純物の活性化処理として、レーザーアニールや瞬間熱アニール(Rapid Thermal Anneal:ＲＴＡ)技術の重要性が高まっている。
ＲＴＡは数マイクロ秒〜数十秒の期間に瞬間的に加熱する熱処理技術であり、ハロゲンランプなどから輻射される可視光域から赤外域の波長の電磁波をもってアニールするものである。このＲＴＡ技術を使ってガラス基板上の多結晶シリコン膜に注入したｎ型不純物を活性化する技術として、ＲＴＡによる熱を効果的に作用させるために、ガラス基板と多結晶シリコン膜との間に形成した金属層に熱を蓄積する方法が開示されている（例えば、特許文献１参照。）。
特開２００１−１０２５８５号公報（第５−６頁、第１図参照）。
ところで、単結晶シリコン基板に作り込むＭＯＳトランジスタの製造技術では、９００℃以上の温度でシリコンの表面を酸化する熱酸化膜が有効に利用されている。一方、前述のガラス基板は、高温で熱処理すると基板の変形（収縮による寸法変化や反り）が生じ、集積回路のデザインルール（設計ルール）によってはサブミクロンのレベルでマスクの位置合わせをしなければいけない光露光工程で支障が生じる。すなわち、半導体層とゲート電極の重ね合わせやコンタクトホールの相対的な位置がずれてしまい、当初設計した寸法で素子を完成させることが不可能となる。その影響は集積回路の高密度化（素子の微細化）が進むにつれ顕在化してくる。
しかしながら、プラズマＣＶＤ法やスパッタリング法は、プラズマを利用した反応であり、プラズマ中の高エネルギー粒子により成膜面が損傷を受けて堆積される膜に欠陥やピンホールが発生し、また固定電荷や界面準位が多く形成されてしまう欠点が指摘されている。また、数原子％の水素が膜中に含まれることで、熱的な安定性が欠落し、膜中にある水素は比較的低温で解離するので素子特性の不安定性を内包する要因となっている。
その一方で、ＴＦＴを用いて形成する集積回路の微細化の進展により、スケーリング則に基づくゲート絶縁膜の薄膜化が必要となって来る。すなわち、ゲート絶縁膜の厚さを維持したまま、ＴＦＴの平面的寸法のみを小さくしても、特性のばらつきが大きくなり、ＴＦＴの駆動能力も向上しないので結局はそれを使った装置の高性能化を実現することが不可能となる。
しかし、シリコンを９００℃以上の温度で酸化する清浄な熱酸化膜と異なり、所詮４００℃以下の温度で堆積形成する酸化シリコン膜や窒化シリコン膜などでは固定電荷や界面準位密度の影響が露呈し、しきい値電圧の変動やゲートリークを低減することは実質的に不可能であった。
熱処理による膜質の改質は、それが熱活性化型の反応であれば、より高温でその効果を発現させることができる。しかし、上記特許文献１であるように、ガラス基板と多結晶シリコン膜との間に形成した金属膜で熱を蓄積する方法では素子の形状に制限を受けるし、本当に必要な部位に効果的な熱処理を行うことが出来ない。例えば、半導体層上に形成したゲート絶縁膜の熱処理による改質を効果的に行うことが不可能である。
本発明は、上記問題点を鑑みなされたものであり、ガラスなど熱的に脆い基板上に形成するＴＦＴなどの薄膜素子において、その製造工程の熱処理による基板の収縮の影響を無くして、緻密で高品質の絶縁膜を形成する技術、並びにそれを用いて高性能で高信頼性を実現する半導体装置を適用することを目的とする。また、別には、優れた絶縁層を用いたトランジスタを構成素子とする大面積集積回路を有する半導体装置を提供することを目的とする。
本発明の要旨は、ガラスなど熱的に脆い基板を用いてＴＦＴに代表されるような複数の薄膜を積層して構成される薄膜素子を形成する工程において必要となる熱処理を、該基板に熱的な損傷を与えることなく行うために、薄膜素子が形成される基板の特定部分に、熱源からの輻射を吸収する被膜を局所的に形成して熱処理（好ましくは熱源としてランプを用いる瞬間熱アニールである）を行うものである。すなわち、本発明において適用する基板は、熱源からの輻射の吸収率が低く加熱されにくい素材が適用され、当該基板の主表面上に熱源からの輻射を吸収する被膜を局所的に設けて熱処理（好ましくは熱源としてランプを用いる瞬間熱アニールである）を行うものである。そして、当該被膜からの伝導加熱により、対象とする構造物を加熱して熱処理を行うものである。
ＴＦＴの作製工程では、半導体層の結晶化、注入したドナー又はアクセプタ元素の活性化、又は水素化処理を目的とした熱処理工程が複数回組み込まれている。ガラス基板は高温での熱処理で収縮する性質を有しているが、それは４００℃程度では殆ど問題とならず、５００℃以上では数百から数千ppmの割合で収縮が起こる。従って、基板上に基準となるマーカーを形成する前に最高温度となる熱処理を行い、以降はその温度以上には加熱しないようにすることが望ましい。このような本発明の要旨は、以下に示す構成を包含することができる。
本発明は、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を輻射する熱源で熱処理を行う工程を含む半導体装置の作製方法である。ガラス基板上に前記電磁波の輻射により加熱される導電層と、該導電層との間に導電層の内側に位置する半導体層と、半導体層の上面及び側面を被覆する絶縁層とを形成し、電磁波の照射により導電層が形成された領域を選択的に加熱して、半導体層及び前記絶縁層の熱処理を行う工程を含むものとする。基板としては、可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が５０％以上のものであり、代表的にはバリウムホウケイ酸ガラスやアルミノシリケートガラスなどが選択される。
本発明は、絶縁表面を有するガラス基板上に、一辺の長さが前記ガラス基板の厚さと同じ又はそれ以下であり、好ましくはその５分の１以下であるようにパターン形成された導電層を形成する。そして、ガラス基板と導電層との間にその導電層の内側に位置する半導体層と該半導体層の上面及び側面を被覆する絶縁層とを設ける。そして、少なくとも可視光域から赤外域までの波長域の非可干渉性の光を輻射する熱源を用いて導電層が形成された領域を選択的に加熱して、半導体層及び前記絶縁層の熱処理を行う工程を含むものとする。基板としては、可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が５０％以上、好ましくは８０％以上のものであり、代表的にはバリウムホウケイ酸ガラスやアルミノシリケートガラスなどが選択される。
本発明は、絶縁表面を有する基板上に、島状に分割した半導体層を形成し、半導体層上に絶縁層を介して該半導体層の全面を被覆し且つ端部が外側に位置する導電層を形成する。そして、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を照射して、導電層が形成された領域を選択的に加熱して、半導体層及び前記絶縁層の熱処理を行う工程を含むものとする。或いは、絶縁表面を有する基板上に、第１絶縁層を形成し、第１絶縁層上に島状に分割した半導体層を形成し、半導体層の上面及び側面を覆う第２絶縁層を形成し、第２絶縁層上に半導体層の上面及び端面を覆い端部が該半導体層の外側に位置する導電層を形成し、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を照射して、導電層が形成された領域を選択的に加熱して半導体層及び前記絶縁層の熱処理を行い、金属層及び前記導電層をエッチングして半導体層と重畳するゲート電極を形成する各段階を含むものとする。
本発明は、ガラス基板上に、島状に分割した半導体層を形成し、半導体層上に絶縁層を介して該半導体層の全面を被覆してかつ端部が外側に位置する導電層を形成する。そして、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を３０〜３００秒間照射して、導電層が形成された領域を選択的に加熱することにより半導体層及び前記絶縁層の熱処理を行う工程を含むものとする。或いは、熱源から輻射される可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が５０％以上（好ましくは８０％以上）である基板上に島状に分割した半導体層を形成し、半導体層上に絶縁層を介して、該半導体層の全面を被覆してかつ端部が外側に位置する導電層を形成し、熱源の輻射により導電層が形成された領域を選択的に３０〜３００秒間加熱して、半導体層及び前記絶縁層の熱処理を行う工程を含むものである。
導電層は金属、金属合金、金属化合物、シリサイドなどである。好ましくはモリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）などの高融点金属、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）などの金属窒化物、タングステンシリサイド（ＷＳｉ2）、モリブデンシリサイド（ＭｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、タンタルシリサイド（ＴａＳｉ2）、クロムシリサイド（ＣｒＳｉ2）、コバルトシリサイド（ＣｏＳｉ2）、白金シリサイド（ＰｔＳｉ2）などのシリササイドである。また、リンやボロンをドーピングした多結晶シリコンを用いても良い。
上記した本発明の構成は、特にＴＦＴのチャネル部やソース及びドレインを形成する半導体層とゲート絶縁膜の積層体の改質を目的とした熱処理に適用することができ、その際に形成する導電層は熱処理後にゲート電極の一部として残存させることもできる。
また、熱処理はタングステンハロゲンランプやメタルハライドランプなど可視光域から赤外域の波長域に輻射スペクトルを有するランプを熱源として用いる瞬間熱アニール法を適用し、基板に局所的に熱源からの輻射を吸収し熱に変換する導電層を設けることで、実質的にはその部位において当該基板の歪み点以上の温度で熱処理をすることを可能としている。
このように、基板と導電層との間にその導電層の内側に端部が位置する半導体層と該半導体層の上面及び側面を被覆する絶縁層を形成し、可視光域から赤外域までの波長域の非可干渉性の電磁波を輻射する熱源で熱処理をすることで、その導電層が形成された領域が加熱されるので、半導体層は均一に加熱されることになる。すなわち、半導体層に局所的な応力が作用しないようにすることができる。よって、ＴＦＴの活性層を形成する半導体層において、特にゲートを形成する部位に応力が残留することを防ぐことができる。
本発明は、第１熱源からの輻射加熱により、ガラス基板の全面を加熱する第１熱処理工程と、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波の吸収率がガラス基板とは異なり該吸収率の高い不透明層をガラス基板上に島状に分離して形成し、非可干渉性の電磁波を輻射する第２熱源で電磁波の吸収率の高い不透明層が形成された領域を局所的に加熱する第２熱処理工程とを含む半導体装置の作製方法である。
本発明は、第１熱源からの輻射加熱により、ガラス基板の全面を加熱する第１熱処理工程と、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波の吸収率がガラス基板とは異なり該吸収率の高い不透明層を、絶縁膜を介してガラス基板上に島状に形成した半導体層と重畳するように形成し、非可干渉性の電磁波を輻射する第２熱源で電磁波の吸収率の高い不透明層が形成された領域を選択的に加熱して、その不透明層からの伝導加熱により半導体層及び前記絶縁層の熱処理を行う第２熱処理工程とを含む半導体装置の作製方法である。
本発明の構成において、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波の吸収率の高い不透明層は、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）又はクロム（Ｃｒ）などの高融点金属、或いは、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）又は窒化タングステン（ＷＮ）の金属窒化物、或いは、タングステンシリサイド（ＷＳｉ2）、モリブデンシリサイド（ＭｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、タンタルシリサイド（ＴａＳｉ2）、クロムシリサイド（ＣｒＳｉ2）、コバルトシリサイド（ＣｏＳｉ2）又は白金シリサイド（ＰｔＳｉ2）で形成する。これらの材料を用い、１０〜５０nm、好ましくは２０〜４０nmの厚さの膜は可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が５０％以下、好ましくは３０％以下であり、同じ波長域の非可干渉性の電磁波の透過率が６０％以上のガラス基板と組み合わせることにより、当該吸収率の高い不透明層を形成した領域を選択的に加熱することができる。すなわち、ガラス基板上における熱処理の必要な領域のみを選択的に加熱することができる。この構成により、第２の熱処理温度はガラス基板の歪み点以上の温度（吸収率の高い不透明層領域において）で行うことができ、熱処理効果を高めることができる。
少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波は、タングステンハロゲンランプ、メタルハライドランプ、キセノンフラッシュランプなどから輻射されるものであり、可視光、赤外光、又は可視光及び赤外光の波長域の光を含んでいる。
第１熱源からの輻射加熱により、ガラス基板の全面を加熱する第１熱処理工程と、ガラス基板上に島状に分離形成した半導体層と半導体層の上面及び側面を被覆する絶縁層と該半導体層に重畳する不透明層を形成し、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を輻射する第２熱源からの輻射により不透明層が形成された領域を選択的に加熱して、その不透明層からの伝導加熱により半導体層及び前記絶縁層の熱処理を行う第２熱処理工程とを含む半導体装置の作製方法である。
第１熱源からの輻射加熱により、ガラス基板の全面を加熱する第１熱処理工程と、ガラス基板上に島状に分離形成した半導体層と半導体層の上面及び側面を被覆する酸化シリコン膜と窒化シリコン膜の積層体から成る絶縁層と半導体層に重畳する不透明層を形成し、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を輻射する第２熱源からの輻射により不透明層が形成された領域を選択的に加熱して、その不透明層からの伝導加熱により半導体層及び前記絶縁層の熱処理を行う第２熱処理工程とを含む半導体装置の作製方法である。
本発明の構成において、不透明層は、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）又はクロム（Ｃｒ）の高融点金属、或いは、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）又は窒化タングステン（ＷＮ）の金属窒化物、或いは、タングステンシリサイド（ＷＳｉ2）、モリブデンシリサイド（ＭｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、タンタルシリサイド（ＴａＳｉ2）、クロムシリサイド（ＣｒＳｉ2）、コバルトシリサイド（ＣｏＳｉ2）又は白金シリサイド（ＰｔＳｉ2）で形成する。これらの材料を用い、１０〜５０nm、好ましくは２０〜４０nmの厚さの膜は可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が５０％以下、好ましくは３０％以下であり、同じ波長域の非可干渉性の電磁波の透過率が６０％以上のガラス基板と組み合わせることにより、当該不透明層を形成した領域を選択的に加熱することができる。すなわち、ガラス基板上における熱処理の必要な領域のみを選択的に加熱することができる。この構成により、第２の熱処理温度はガラス基板の歪み点以上の温度（不透明層を形成した領域において）で行うことができ、熱処理効果を高めることができる。
少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波は、タングステンハロゲンランプ、メタルハライドランプ、キセノンフラッシュランプなどから輻射されるものであり、可視光、赤外光、又は可視光及び赤外光の波長域の光を含んでいる。
以上において、ガラス基板上に作製するトランジスタは、チャネル長が０．３〜３μm以下、好ましくは０．３５〜１．５μm以下であって、低濃度ドレイン(Lightly Doped Drain:ＬＤＤ）を有するｎチャネル型ＴＦＴを含む半導体装置に適用することができる。すなわち、ガラス基板上の特定部位（トランジスタが形成される領域）を選択的に加熱することにより、ガラス基板の熱的な収縮が抑制されるので、マスク位置合わせの精度を確保することができ、デザインルールの縮小に十分対応することができる。
本発明の熱処理方法は、ガラス基板の全面を加熱する段階とその後室温まで冷却する段階を含み該ガラス基板を収縮させる第１熱処理と、ガラス基板上に、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波の吸収率がガラス基板とは異なり、該吸収率の高い不透明層を島状に分離して形成し、非可干渉性の電磁波の輻射熱で、電磁波の吸収率の高い不透明層が形成された領域を局所的に加熱する第２熱処理とを含むものである。
本発明の熱処理方法は、ガラス基板の全面を加熱する段階とその後室温まで冷却する段階を含み該ガラス基板を収縮させる第１熱処理と、ガラス基板上に、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波の吸収率がガラス基板とは異なり、該吸収率の高い不透明層を絶縁膜を介して島状に形成した半導体層と重畳するように形成し、非可干渉性の電磁波の輻射熱で、電磁波の吸収率の高い不透明層が形成された領域を局所的に加熱して、その領域からの伝導加熱により絶縁膜や半導体層の加熱をする第２熱処理とを含むものである。
この発明の構成において、吸収率の高い不透明層は、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）又はクロム（Ｃｒ）の高融点金属、或いは、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）又は窒化タングステン（ＷＮ）の金属窒化物、或いは、タングステンシリサイド（ＷＳｉ2）、モリブデンシリサイド（ＭｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、タンタルシリサイド（ＴａＳｉ2）、クロムシリサイド（ＣｒＳｉ2）、コバルトシリサイド（ＣｏＳｉ2）又は白金シリサイド（ＰｔＳｉ2）で形成する。これらの材料を用い、１０〜５０nm、好ましくは２０〜４０nmの厚さの膜は可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が５０％以下、好ましくは３０％以下であり、同じ波長域の非可干渉性の電磁波の透過率が６０％以上のガラス基板と組み合わせることにより、当該吸収率の高い不透明層を形成した領域を選択的に加熱することができる。すなわち、ガラス基板上における熱処理の必要な領域のみを選択的に加熱することができる。この構成により、第２の熱処理温度はガラス基板の歪み点以上の温度（吸収率の高い不透明層領域において）で行うことができ、熱処理効果を高めることができる。
本発明によれば、基板と導電層との間に、その導電層の内側に位置する半導体層と、該半導体層の上面及び側面を被覆する絶縁層を形成し、可視光域から赤外域までの波長域の非可干渉性の電磁波を輻射する熱源で熱処理をすることで応力を分散し、ＴＦＴの活性層を形成する半導体層であって、特にゲートを形成する部位に応力が残留することを防ぐことができる。すなわち、ガラスなど熱的に脆弱な基板上に作り込むトランジスタに対し、好適に適用可能な緻密で高品質の絶縁膜を形成することが可能となる。また、本発明によればトップハット型の２層構造のゲート電極に接続するゲート配線の幅を自由に設定することができ（下層の導電層による庇が存在しない）、配線の高密度化を実現することができる。
本発明によれば、基板と不透明層との間に、その導電層の内側に位置する半導体層と、該半導体層の上面及び側面を被覆する絶縁層を形成し、可視光域から赤外域までの波長域の非可干渉性の電磁波を輻射する熱源で熱処理をすることで応力を分散し、ＴＦＴの活性層を形成する半導体層に応力が残留することを防ぐことができる。また、本発明によれば、熱処理による基板の収縮を抑えて、チャネル長が０．３５〜２．５μmのＴＦＴをガラス基板上に形成するための熱処理技術を提供することができる。また、本発明によれば、ガラスなど熱的に脆い基板上に作り込むトランジスタに対し、好適に適用可能な緻密で高品質の絶縁膜を形成することが可能となる。
本発明の熱処理方法によれば、ガラス基板上における熱処理の必要な領域のみを選択的に加熱することができる。この構成により、第２の熱処理温度はガラス基板の歪み点以上の温度（吸収率の高い不透明層領域において）で行うことができ、熱処理効果を高めることができる。
以下、本発明の実施の形態について図面を参照して説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
本発明は基板上に半導体、絶縁体又は導電体の薄膜を適宜積層して形成する薄膜素子において、その作製工程において必要となる熱処理の効果を有効に発現させるものである。特に本発明は、歪み点温度が７００℃以下であるガラスなど熱的に脆い基板を用いてＴＦＴに代表される薄膜素子を形成する工程において、必要とする熱処理を該基板に熱的な損傷を与えず、当該基板表面に光露光工程により形成したパターンの寸法変化を抑えるために、基板上であって当該薄膜素子を形成する特定部位を選択的に加熱するものである。そのために、熱源からの輻射を受けてその部位の温度を上昇させることが可能な被膜を局所的に形成して熱処理を行うものである。そして、局所的に形成した被膜からの伝導加熱により、基板上に形成した熱処理の対象物を加熱して熱処理を行うものである。
その目的に適合する熱処理の方法は、熱源に非可干渉性の電磁波を輻射するものであって、例えばタングステンハロゲンランプ、メタルハライドランプ、キセノンフラッシュランプなど、少なくとも可視光域から赤外域の波長域の電磁波を輻射する熱源を用いたランプアニール法又は瞬間熱アニール（ＲＴＡ）法と呼ばれる熱処手段を用いる。
本発明に適用する熱処理装置の一例を図３に示している。この熱処理装置の主要部はタングステンハロゲンランプを熱源２２として、その輻射を透過するように石英などで形成される反応管２１、反応管２１内に不活性気体を供給する気体供給手段２５、反応管２１内の気体を排出する排気手段２６、反応管２１内にあって熱源２２の輻射により、被処理物の温度を測定する温度検出手段２４などで構成されている。
反応管２０１内に載置される基板２７の一主表面には、半導体層や絶縁体膜で所定の形状に形作られた構造物と、それを覆う不透明層２９が設けられている。熱源２２からの輻射はその制御電源２３により行い、５００〜８００℃の加熱設定温度に対し１００〜２００℃／秒の昇温速度で加熱する。加熱設定温度は温度検出手段２４が検知する温度であり目標とする熱処理温度に相当する。温度検出手段としてはパイロメータを用いている。
熱処理温度と熱処理時間との関係は、基板の耐熱温度との兼ね合いで考慮するものであり、アルミノシリケートガラスなどガラス基板に対しては歪み点が一つの目安となる。歪み点以下の温度で行う熱処理は、比較的長い時間の加熱が可能であり、３００秒以上の加熱も許容される。一方、より積極的に熱処理効果を得るためには歪み点以上の加熱温度が有効であり、その場合には３０〜３００秒、好ましくは６０〜１８０秒の加熱時間とする。勿論この加熱時間は積算時間として捉えることも可能であり、熱源２２からパルス状に輻射する電磁波での加熱を一回又は複数回繰り返しても良い。
少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を輻射する熱源を用いる熱処理方法と、該波長域の電磁波の透過率が６０％以上、好ましくは８０％以上の基板上に、該電磁波を吸収する不透明層を形成する組み合わせは、基板上の形成物を対象とした局所的な熱処理を可能としている。
本発明において適用される基板は可視光域の光に対して透明な物質であり、バリウムホウケイ酸ガラスやアルミノシリケートガラスなど無アルカリガラスと呼ばれ市販されているガラス基板が含まれている。また、石英やサファイアなどを基板として用いても良い。これらの基板は、可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が６０％以上、好ましくは８０％以上の特性を有している。また、製造工程における熱履歴によりガラス基板の寸法変化を低減するために、最初にガラス歪み点と同程度の温度で長時間の熱処理を行い、予めガラス基板を収縮させておく。ガラス基板の熱収縮は、高温で熱処理する程、室温に戻したときの収縮量が大きく、冷却過程で徐冷するほど収縮量が大きくなる。
少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波に対する不透明層としてはモリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）などの高融点金属、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）、窒化タングステン（ＷＮ）などの金属窒化物、タングステンシリサイド（ＷＳｉ2）、モリブデンシリサイド（ＭｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、タンタルシリサイド（ＴａＳｉ2）、クロムシリサイド（ＣｒＳｉ2）、コバルトシリサイド（ＣｏＳｉ2）、白金シリサイド（ＰｔＳｉ2）などのシリサイドである。また、リンやボロンをドーピングした多結晶シリコンを用いても良い。
図４は、アルミノシリケートを素材とする厚さ０．７mmのガラス基板の透過率と反射率を示すグラフである。また、同図にはタングステンハロゲンランプの輻射スペクトルが同じ波長軸で挿入されている。可視光域から赤外域まで分布する熱源の輻射スペクトルの波長範囲においてガラス基板の透過率は９０％以上の値を有している。このため熱源の輻射に晒されても基板は加熱されにくい。一方、図５は、当該不透明層であるタングステン（Ｗ）（厚さ５０nm）、チタン（Ｔｉ）（厚さ５０nm）、窒化チタン（ＴｉＮ）（厚さ５０nm）、窒化タンタル（ＴａＮ）（厚さ３０nm）の透過率と反射率を示すグラフである。これらの金属又は金属窒化物は、３００〜８００nmの波長帯で透過率が７０％以下であり、また反射率が２０％以下である。図４と図５を対比して明らかなように、照射するパルス光に対して、その波長で吸収体となる性質を有する光吸収層を、当該スペクトルに対し透明な基板上に部分的に形成することで、光吸収層に選択的に光を吸収させ、局所的な加熱をすることができる。
図６は、図３で示す構成の熱処理装置を用い、熱源への投入電力を一定として上記ガラス基板と、同様のガラス基板上に３０nmの厚さに形成した窒化タンタル（ＴａＮ）の温度と照射時間の関係を示すグラフである。図６において、（Ａ）は熱源への投入電力が３．９kWの場合であり、ガラス基板の温度が４１５℃程度までしか上昇しないのに対し、窒化タンタル（ＴａＮ）付きの基板の温度は７１５℃まで上昇している。その温度は電力投入後およそ６０秒で飽和している。また、（Ｂ）は投入電力が３．３kWの場合であり、ガラス基板の温度が４０５℃程度までしか上昇しないのに対し、窒化タンタル（ＴａＮ）付きの基板の温度は６５５℃まで上昇している。（Ｃ）は投入電力が２．７kWの場合であり、ガラス基板の温度が４０５℃程度までしか上昇しないのに対し、窒化タンタル（ＴａＮ）付きの基板の温度は６１８℃まで上昇している。このように、窒化タンタル（ＴａＮ）付きの基板の温度は投入電力に依存して変化しており制御可能である一方、ガラス基板の温度は４００℃程度にしか温度が上昇せず、投入電力の依存性が観測されていない。
図７は、上記ガラス基板と、同様のガラス基板上に３０nmの厚さに形成した窒化タンタル（ＴａＮ）と、シリコンウエハーの温度（飽和した温度）と投入電力の関係を示すグラフである。ガラス基板と窒化タンタル（ＴａＮ）とは２００〜３００℃の温度差が生じており、窒化タンタル（ＴａＮ）があると熱源からの輻射により加熱されやすいことを示している。
しかし、熱源からの輻射により加熱されやすい窒化タンタル（ＴａＮ）などの不透明層と、それに比して加熱されにくいガラス基板との組み合わせは、不透明層が配線状に基板全面に分布している場合には、熱歪みが著しく大きくなりガラス基板自体の破損が生じる。これを防止するには、不透明層を島状に分割して形成し、その総面積はガラス基板表面積の２０％以下、好ましくは１５％以下とする。また、その一辺の長さはガラス基板の板厚と同じかそれ以下、好ましくは１／５以下とする。不透明層を島状に分散して形成することにより、熱処理時においてもガラス基板にかかる熱歪みが分散して、ガラス基板の破損を防ぐことができる。
図１は本発明に係る熱処理の詳細を説明するものである。図１（Ａ）は基板上に形成された半導体層や絶縁層と不透明層の配置と熱源との位置関係を示す断面構造図である。第１絶縁層１０２、島状に形成された半導体層１０３、第２絶縁層１０４、１０５、少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波に対する不透明層１０６が形成された基板１０１を熱源１０７の輻射で熱処理をする形態を示している。熱源１０７は上記半導体層１０３や不透明層１０６などが形成された基板１０１の第１主表面に対向して配置してそのほぼ全面を照射するように行う。また、熱源を当該第１主表面とは反対側の第２主表面側にも配置して両面から照射しても良いし、いずれか一方の片面側から行えば良い。
不透明層１０６は半導体層１０３を覆い、その端部は半導体層１０３の端部の外側に位置するように形成する。基板１０１においても、不透明層１０６が形成された領域と、そうでない領域とは必然的に上昇する温度は異なるので、熱ストレスはその境界部１０８に集中する。この部位に半導体層１０３を配置しないことで熱ストレスによる歪みを無くしていいる。図１（Ｂ）はその上面図であり、半導体層１０３上に形成する不透明層１０６が張り出す長さｘ、ｙは１〜５μm、好ましくは２〜３μmである。半導体層１０３と同様に島状に形成する不透明層１０６は、局所的に設けてその領域が選択的に加熱されるようにして、基板１０１の全体の歪みを防止している。その効果を有利に発現させるためには、一つの島状に形成された不透明層１０６の一辺の長さは基板１０１の板厚と同程度かそれ以下とする。特に好ましくは一辺が基板の板厚の１／５以下とする。不透明層１０６の一辺の長さがそれ以上となると、結局は基板を歪ませる力が優位となり、基板を変形させることになってしまう。
不透明層１０６は熱処理後に全体を除去しても良いし、有効利用する目的においてはエッチング加工して配線や電極部材の一部としても良い。図２（Ａ）（Ｂ）は不透明層１０６の一部を残存させてゲート電極の一部とするものである。当初の不透明層１０６をエッチング加工で端部を後退させ所定の形状とする。金属、金属窒化物、シリサイドなどで形成された不透明層は導電性を有し、所望の形状にエッチング加工するとゲート電極を作り込むことができる。不透明層から形成される第１導電層１０９上には第２導電層１１０を形成して、全体としてはトップハット型のゲート電極を形作っても良い。
第１導電層１０９と第２導電層１１０で成るトップハット型のゲート電極は、その特徴的な形状を利用してゲートオーバーラップＬＤＤ構造のＴＦＴを形成することができる。これは、第１導電層１０９の厚さと第２導電層１１０の厚さを異ならせて後者を厚くすることにより、イオンの阻止能を持たせて第１導電層１０９とオーバーラップをする不純物領域１１１を形成することで実現する。図２（Ｂ）はこの構造の上面図であり、第１導電層１０９と第２導電層１１０とで形成されるゲート電極において、チャネル長（ゲート長）（Ｌｉ）は第２導電層１１０の長さで確定され、ゲートオーバーラップＬＤＤの長さ（Ｌov）は第１導電層１０９の突出部の長さがこれに相当する。
本発明の好ましい態様としてゲート絶縁膜には、シリコンをターゲットとして、酸素又は酸素と希ガスを含む雰囲気中で高周波電力を印加してスパッタリング法により形成する酸化シリコン膜と、窒素又は窒素と希ガスを含む雰囲気中で高周波電力を印加してスパッタリング法により形成する窒化シリコン膜との積層体を用いる。当該積層体は４００℃以下、好ましくは３００℃以下の基板加熱温度で堆積形成するものであり、成膜後それより高い温度の熱処理により積層界面欠陥密度や膜中欠陥密度及び歪みなどを低減させることが可能となる。好適には６００〜８００℃の温度で熱処理する。熱処理においては図１に示すように基板１０１の特定部位に局所的に導電層を設けて、その部位を３０〜３００秒（好ましくは６０〜１８０秒）の加熱時間で局所的に加熱することによって前記温度範囲であっても歪み点が７００℃以下の熱的に脆いガラス基板に対して、熱による歪みを抑えることが可能となり、積層界面欠陥密度や膜中欠陥密度及び歪みなどを低減させることが可能となる。
高周波スパッタリングにより、シリコンをターゲットとして酸化シリコン及び窒化シリコン膜を形成する場合、酸化シリコン膜の主要な成膜条件としては、ターゲットにシリコンを用い、酸素又は酸素と希ガスをスパッタガスとして用いる。窒化シリコン膜も同様にシリコンターゲットを用い、窒素又は窒素と希ガスをスパッタガスとして用いる。印加する高周波電力の周波数は、典型的には１３．５６MHzであるが、それより高い２７〜１２０MHzの周波数を適用しても良い。周波数の増加に従って成膜の機構はより化学的反応が優先的となり、緻密で下地へのダメージが少ない膜形成が期待できる。スパッタガスとして用いる希ガスは、基板を加熱するためのガスとして、基板の裏側から導入して用いる場合もある。基板の加熱温度は、特に加熱をせず室温の状態で成膜をしても良いが、下地との密着性をより高めるには１００〜３００℃、好ましくは１５０〜２００℃で加熱をすると良好な密着性が得られる。
本発明が適用するスパッタリング法は、酸素と希ガス又は窒素と希ガスとの混合比が最大で１対１となる範囲内で選択するものであり、特に酸素や窒素のラジカル種を積極的に反応に利用することで従来のイオン衝撃による物理的なスパッタリング現象による成膜メカニズムとは異なる。すなわち、ターゲット表面及び被膜堆積表面において酸素又は窒素のラジカルとシリコンとが相互に反応させることを特徴とする点で化学的な成膜メカニズムが支配的となっていると考えることができる。
つまり、ターゲットに高周波電力の印加によりグロー放電プラズマが形成されると、酸素又は窒素のラジカルの中で化学的に極めて活性なものは、低エネルギーでもシリコンと反応して酸化物又は窒化物を形成する。つまり、ターゲット表面に拡散した酸素又は窒素の活性なラジカルは、シリコンと反応して酸化物又は窒化物を形成する。シリコンの酸化物又は窒化物は安定であるが、ターゲット表面に水素イオンがシース電界で加速されて入射すると、スパッタリングされ気相中に放出される。グロー放電プラズマ中を拡散するシリコンの酸化物又は窒化物は、プラズマ中でも気相反応をして一部は基板表面に達する。そこでシリコンの酸化物又は窒化物は表面反応して被膜が形成される。表面反応においてもプラズマ電位と接地電位との電位差により加速されて入射するイオン種の援助が作用していると考えられる。
このような成膜機構は、供給する酸素や窒素よりも希ガスの混合割合を高めてしまうと、希ガスイオンによるスパッタリングが支配的となり（つまり物理的なスパッタリングが支配的となり）実現することはできない。理想的には、酸素又は窒素ガスのみとすれば良いが、成膜速度が著しく低下するので、希ガスとの混合比が最大で１対１となる範囲内で選択することが好ましい。
勿論、確率的にはシリコンの微小な塊（クラスター）がスパッタリングされて堆積する被膜中に混入する場合もある。酸化シリコン膜又は窒化シリコン膜中に取り込まれたシリコンクラスターは電荷を捕獲する欠陥となりヒステリシスを生じさせる原因となる。スパッタリングによるこの種の被膜を形成した後に行う熱処理は、この欠陥を消滅させるのに有効な手段となる。すなわち、酸素又は窒素を供給してシリコンクラスターを酸化又は窒化させることにより、荷電欠陥の生成を消滅させることができる。酸化又は窒化反応は、気相中から供給する酸素又は窒素に限定されず、膜中に含まれる過剰な酸素又は窒素と反応させても良い。
また、酸化シリコン膜は、この高周波スパッタリング法の他に、０．１〜５MPaの酸化雰囲気中で１００〜６００℃の熱処理を行う、所謂高圧酸化法を用いても良い。高圧酸化法は、低温でもシリコンの酸化反応が進み、熱酸化膜と同等の緻密な酸化膜を形成することができる。この方法で形成した酸化シリコン膜と、上記高周波スパッタリング法で作製する窒化シリコン膜の積層体をゲート絶縁膜とする。
以上のように、本発明によれば、シリコンターゲットを用いた高周波スパッタリング法と熱処理を組み合わせることにより、基板温度が３００℃以下の温度で、熱的に脆いガラス基板上においても緻密で熱的及び電気的な外因性のストレスに対して安定な酸化シリコン膜及び窒化シリコン膜を得ることができる。このような酸化シリコン膜及び窒化シリコン膜とその積層体は、絶縁ゲート型電界効果トランジスタであり、特に熱的に脆いガラス基板上に形成する薄膜トランジスタのゲート絶縁膜として用いると有益となる。勿論、この酸化シリコン膜及び窒化シリコン膜、或いはその積層体はゲート絶縁膜に限定されず、半導体層と基板間の形成する下地絶縁膜や、配線間を絶縁する層間絶縁膜、外部からの不純物の侵入を阻止する保護膜など様々な用途に適用することができる。
以下、本発明の実施例について図面を参照して説明する。なお、以下の説明において、各図面間で共通する同等部位においては、同じ符号を付けて示すこととし、重複する説明については省略する。
シリコンをターゲットとして高周波スパッタリング法で形成する酸化シリコン膜と窒化シリコン膜を積層させ熱処理を行った積層体に、本発明の局所加熱方式の熱処理を加えてゲートオーバーラップＬＤＤ構造のＴＦＴを完成させる一形態について説明する。
図８はガラス基板上に結晶性シリコン膜を形成する工程を示す図である。ガラス基板２０１に対し、本発明において適用することのできるものは、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス、アルミノシリケートガラスなどを素材とするガラス基板が適している。例えばコーニング社製の１７３７ガラス基板（歪み点６６７℃）、コーニング社製の#１７３７（歪み点６６７℃）などであり、勿論他の同様な基板であれば特段の限定はない。勿論、耐熱温度が１０００℃以上である合成石英基板を適用しても良い。このガラス基板は、素ガラスの状態で６４０℃で４時間の熱処理を行い、降温時に４５０℃までを０．２℃/minの速度で徐冷する。この熱処理により、以降の製造工程において、ガラス歪み点温度であって５５０℃程度の熱処理であれば基板の熱収縮を２０ppm以下に抑えることができる。
そして、図８（Ａ）で示すように、ガラス基板２０１上に酸化シリコン膜、窒化シリコン膜又は酸窒化シリコン膜（ＳｉＯxＮy）等の絶縁膜から成る第１絶縁層２０２を形成する。代表的にはＳｉＨ4、ＮＨ3、及びＮ2Ｏを反応ガスとしてプラズマＣＶＤにより４００℃の基板加熱温度で成膜され窒素含有量が酸素含有量よりも多い又は同程度の第１酸窒化シリコン膜と、ＳｉＨ4、及びＮ2Ｏを反応ガスとしてプラズマＣＶＤにより４００℃の基板加熱温度で成膜され酸素含有量が窒素含有量よりも多い第２酸窒化シリコン膜を積層形成する構造である。
この構成において、第１酸窒化シリコン膜を高周波スパッタリング法で形成する窒化シリコン膜と置き換えても良い。当該窒化シリコン膜はナトリウム（Ｎａ）などガラス基板に微量に含まれるアルカリ金属が拡散するのを防ぐことができる。
ＴＦＴのチャネル部やソース及びドレイン部を形成する半導体層は、第１絶縁層２０２上に形成した非晶質シリコン膜２０３を結晶化して得る。プラズマＣＶＤ法で３００℃の基板加熱温度で成膜する非晶質シリコン膜は２０〜６０nmの厚さで形成する。この膜の厚さの上限はＴＦＴのチャネル形成領域において完全空乏型として動作させるための上限値である。また、この膜厚の下限値はプロセス上の制約であり、結晶性シリコン膜のエッチング工程において選択加工する場合に必要な最小値として決めている。半導体層は非晶質シリコン膜に換えて非晶質シリコンゲルマニウム（Ｓｉ1-xＧｅx；ｘ＝０．００１〜０．０５）膜を適用しても良い。
結晶化はニッケル（Ｎｉ）など半導体の結晶化に対し触媒作用のある金属元素を添加して結晶化させて行う。図８（Ａ）ではニッケル（Ｎｉ）含有層２０４を非晶質シリコン膜２０３上に保持させた後、輻射加熱又は伝導加熱による熱処理で結晶化を行う。例えば、ランプの輻射を熱源としたＲＴＡ、又は加熱された気体を用いるＲＴＡ（ガスＲＴＡ）で設定加熱温度７４０℃で１８０秒のＲＴＡを行う。設定加熱温度は、パイロメータで測る基板の温度であり、その温度を熱処理時の設定温度としている。他の方法としては、ファーネスアニール炉を用いて５５０℃にて４時間の熱処理があり、これを用いても良い。結晶化温度の低温化及び時短化は触媒作用のある金属元素の作用によるものである。
結晶性シリコン膜２０７に対し、更に結晶性を向上させるためパルス発振のエキシマレーザー、或いはパルス発振のＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザーの第２高調波を照射するレーザーアニールを行う。レーザーアニールでは当該レーザー発振器を光源とするレーザー光２０６を光学系にて線状に集光して照射する（図８（Ｂ））。
こうして結晶性シリコン膜２０８を形成する（図８（Ｃ））。パルスレーザー光を照射した場合には、表面の平坦性が損なわれて多数の凸状物が形成される場合がある。表面に形成された多数の凸状物をなくして平滑性を高めるにはオゾン水含有水溶液による酸化処理と、フッ酸含有水溶液による酸化膜除去処理を１回、好ましくは複数回繰り返すことで実現することができる。チャネル長０．３５〜２．５μmのＴＦＴを作製するために、ゲート絶縁膜の実質的な厚さを２０〜８０nmと、結晶性シリコン膜の表面の平滑性に関し、凹凸形状の最大値を１０nm以下好ましくは５nm以下にする。
図９で示すゲッタリングは、結晶性シリコン膜中に含まれる金属などの不純物を除去するために行う。特に、結晶化の工程で意図的に添加した触媒作用のある金属を１×１０17/cm3以下の濃度にまで低減するのに有効である。薄膜状に形成した結晶性シリコン膜に対してゲッタリングを行うには、新たにゲッタリングサイトを形成する必要がある。図９では結晶性シリコン膜２０８上にバリア層２０９を介在させて非晶質シリコン膜２１０を形成してゲッタリングサイトとしている。非晶質シリコン膜２１０にはリンやボロンなどの不純物元素、又はＡｒ、Ｋｒ、Ｘｅなどの希ガス元素、酸素、窒素などを１×１０20/cm3以上含ませて歪み場を形成する。好ましい形成方法として高周波スパッタリングでＡｒをスパッタガスとして非晶質シリコン膜を形成する。成膜時の基板加熱温度は任意であるが、例えば１５０℃とすれば十分である。
熱処理は、輻射加熱又は伝導加熱により行う。例えば、ランプを熱源とするＲＴＡ、又は加熱された気体を用いるＲＴＡ（ガスＲＴＡ）で７５０℃で１８０秒のＲＴＡを行う。或いは、ファーネスアニール炉を用いて５５０℃にて４時間の熱処理を行う。この熱処理により金属元素は非晶質シリコン膜２１０側に偏析して、結果的に結晶性シリコン膜２０８の高純度化をすることができる。熱処理後、非晶質シリコン膜２１０はＮＦ3やＣＦ4を用いたドライエッチング、ＣｌＦ3によるプラズマを用いないドライエッチング、或いはヒドラジンや、テトラエチルアンモニウムハイドロオキサイド（化学式 （ＣＨ3）4ＮＯＨ）を含む水溶液などアルカリ溶液によるウエットエッチングで除去する。またバリア層２０９はフッ酸でエッチング除去する。
その後、得られた結晶性シリコン膜２０８を写真蝕刻により所望の形状にエッチング処理して島状に分割する。図１０（Ａ）で示す半導体層２１２はこうして形成され、ＴＦＴのチャネル領域やソース及びドレインなどを形成する主要構成部となる。この半導体層２１２に対し、しきい値電圧をプラス側にシフトするにはｐ型を付与する不純物元素を、マイナス側にシフトさせるにはｎ型を付与する不純物元素を添加する。
次いで、半導体層２１２上にゲート絶縁膜を形成する酸化シリコン膜２１４、窒化シリコン膜２１５を高周波スパッタリング法で成膜して、さらに大気に晒すことなく同一装置内でＲＴＡによる熱処理を行う。
スパッタリングによる成膜に先立って、半導体層２１２の表面を清浄にするためにオゾン水含有水溶液による酸化処理と、フッ酸含有水溶液による酸化膜除去処理を行い、半導体層２１２の表面をエッチングすると共に水素で表面ダングリングボンドを終端して不活性にする。その後、高周波スパッタリング法によりシリコン（Ｂドープ、１〜１０Ωcm）をターゲットとして酸化シリコン膜を１０〜６０nmの厚さで形成する。代表的な成膜条件は、スパッタガスにＯ2とＡｒを用いその混合比（流量比）を１対３とする。スパッタリング時の圧力０．４Pa、放電電力４．１W/cm2（１３．５６MHz）、基板加熱温度２００℃とする。この条件により半導体層と界面準位密度が低く、緻密な酸化シリコン膜２１３を形成することができる。また、酸化シリコン膜の堆積に先立って、予備加熱室１０３で減圧下の加熱処理や酸素プラズマ処理などの表面処理を行っても良い。酸素プラズマ処理により表面を酸化しておくと界面準位密度を低減させることができる。次いで、高周波スパッタリング法にて窒化シリコン膜２１４を１０〜３０nmの厚さで形成する。代表的な成膜条件は、スパッタガスにＮ2とＡｒを用いその混合比（流量比）を１対１とする。スパッタリング時の圧力０．８Pa、放電電力４．１W/cm2（１３．５６MHz）基板加熱温度２００℃とする。
この積層構造のゲート絶縁膜は、実質的にはその薄膜化と同等の効果を得ることができる。これは酸化シリコンの比誘電率３．８に対し窒化シリコンの比誘電率は約７．５であることに由来している。半導体層の表面の平滑性に関し、凹凸形状の最大値を１０nm以下好ましくは５nm以下とし、ゲート絶縁膜において酸化シリコン膜と窒化シリコン膜の２層構造とすることで、当該ゲート絶縁膜の全厚さを３０〜８０nmとしてもゲートリーク電流を低減させ、２．５〜１０V、代表的には３．０〜５．５VでＴＦＴを駆動させることができる。
酸化シリコン膜２１３と窒化シリコン膜２１４の積層体を形成した後、不透明層２１５を形成する。不透明層２１５はモリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）などの高融点金属、窒化チタン、窒化タンタル、窒化タングステンなどの金属窒化物、タングステンシリサイド（ＷＳｉ2）、モリブデンシリサイド（ＭｏＳｉ2）、チタンシリサイド（ＴｉＳｉ2）、タンタルシリサイド（ＴａＳｉ2）、クロムシリサイド（ＣｒＳｉ2）、コバルトシリサイド（ＣｏＳｉ2）、白金シリサイド（ＰｔＳｉ2）などのシリサイド、リンやボロンをドーピングした多結晶シリコンなどこの種の材料から選択される。
不透明層２１５の厚さは１０〜１００nm、好ましくは２０〜５０nmとする。不透明層２１５の膜厚が１０nmよりも薄い場合は、熱源からの輻射を十分吸収できず、１００nmよりも厚い場合には半導体層側が十分加熱されないので、上記膜厚の範囲が適用される。
図１０（Ｂ）で示すように、タングステンハロゲンランプを熱源２１６とする熱処理はこの段階で行い、窒素雰囲気中にて６００〜８００℃で３０〜３００秒、好ましくは７００〜７６０℃、３０〜１８０秒の熱処理を行う。不透明層２１５が熱源２１６からの輻射を吸収するため形成された基板２０１の領域は、他の領域よりも加熱されて局所加熱を可能としている。この処理により、膜中に取り込まれた微小なシリコンクラスターを酸化若しくは窒化させ、また、内部歪みを緩和して膜中欠陥密度、界面欠陥準位密度を低減させることができる。
その後、図１０（Ｃ）で示すように、第２導電層２１７としてタンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）から選ばれた元素又は当該金属元素を主成分とする合金材料もしくは化合物材料を堆積する。導電膜２１５と第２導電層２１７とを加工してゲート電極を形成するが、その好ましい組み合わせは第導電膜２１５を窒化タンタル（ＴａＮ）膜で形成し、第２導電層２１７をタングステン（Ｗ）とする組み合わせ、第１導電膜２１５を窒化タンタル（ＴａＮ）膜で形成し、第２導電層２１７をＴｉ膜とする組み合わせである。
次に、図１１（Ａ）で示すように、ゲート電極のパターンに合わせてエッチング加工して、不透明層２１５上に第２導電層２１８を形成する。次いで、この第２導電層２１８をマスクとして、一導電型の不純物をドーピングする。不透明層２１５を通過させて半導体層２１２に一導電型の不純物を注入し、第１不純物領域２１９を形成する（図１１（Ｂ））。
次に、不透明層２１５、第２導電層２１８上に酸化シリコン膜などの絶縁層を形成し、異方性エッチングによりサイドスペーサ２２０を形成する（図１１（Ｃ））。このサイドスペーサ２２０と第２導電層２１８をドーピング時のマスクとして用い、不透明層２１５を通して一導電型の不純物が添加された第２不純物領域２２１を自己整合的に形成する（図１１（Ｄ））。
一導電型の不純物として、ｎ型不純物（ドナー）であればリン又はヒ素などの周期律１５族元素であり、ｐ型不純物（アクセプタ）であればボロンなどの周期律１３族元素である。これらの不純物を適宜選択することによりｎチャネル型又はｐチャネル型のＴＦＴを作製することができる。また、ｎチャネル型とｐチャネル型のＴＦＴを同一基板上に作り込むことも、ドーピング用のマスクパターンを追加するのみで容易に実施することができる。
図１１（Ｅ）で示すように、再度、タングステンハロゲンランプを熱源とする局所加熱の熱処理を行い、窒素雰囲気中にて６００〜８００℃で６０〜３００秒、好ましくは６５０〜７６０℃、６０〜１８０秒の熱処理を行う。導電層２１５が熱源２１６からの輻射を吸収するため、半導体層２１２に形成された第２不純物領域２１２は不純物の活性化が促進され低抵抗化を図ることができる。
その後、第２導電層２１８とサイドスペーサ２２０をマスクとして不透明層２１５のエッチングを行う。そして、第３絶縁層２２２に水素を含有する酸窒化シリコン膜をＳｉＨ4、Ｎ2Ｏ、ＮＨ3、Ｈ2の混合ガスを用いてプラズマＣＶＤ法により基板加熱温度２５０〜３５０℃で形成する。膜厚は５０〜２００nmの厚さとし、成膜後に窒素雰囲気中で４１０℃の加熱処理により半導体層の水素化を行う（図１２（Ａ））。
さらにアクリル又はポリイミドなどを主成分とする感光性又は非感光性の有機樹脂材料で第５絶縁層２３３を形成する。Ａｌ、Ｔｉ、Ｍｏ、Ｗなどの導電性材料で形成する配線２３４は第３〜第５絶縁層に形成したコンタクトホールに合わせて設ける。第５絶縁膜を有機樹脂材料で形成することで配線間容量が低減し、又表面が平滑化されるため、この層上で配線の高密度化を実現することができる（図１２（Ｂ））。
こうして、ゲートオーバーラップＬＤＤ構造のＴＦＴを完成させることができる。本実施例の工程によれば、ＴＦＴのゲート部を形成する工程において必要とされる熱処理で、半導体層が形成された部分は均一に加熱されるが、他の部分はさほど加熱されず、ガラス基板の収縮がないことから、ゲート部まわりの寸法精度が確保され、チャネル長０．３〜１．５μmのＴＦＴをガラス基板上に形成することを可能とする。そして、シリコンをターゲットとして高周波スパッタリング法で作製する酸化シリコン膜と窒化シリコン膜を積層させ、パターン形成した導電層を用いて局所的に加熱する熱処理を行った積層体をＴＦＴのゲート絶縁膜に適用することにより、しきい値電圧やサブスレッショルド特性の変動が少ないＴＦＴを得ることができる。すなわち、水素を含有せず、熱処理により固定電荷などを含まない緻密な酸化シリコン膜又は酸化シリコン膜と窒化シリコン膜の積層体でゲート絶縁膜を形成することが可能であり、ＴＦＴの特性安定化に寄与することができる。
シリコンをターゲットとして高周波スパッタリング法で形成する酸化シリコン膜と窒化シリコン膜を積層させ熱処理を行った積層体に、本発明の局所加熱方式の熱処理を行ってＬＤＤ構造のＴＦＴを完成させる一形態について説明する。本実施例は図１３を用いて説明する。
実施例１と同様に、図８（Ａ）〜図１１（Ａ）までの工程を行う。その後、図１３に示すように第２導電層２１８をマスクとして、不透明層２１５をエッチング除去する。不透明層は第２導電層２１８と重なる部位に残存する。金属、金属窒化物、シリサイドなどで形成される不透明層２１５は、エッチングガスとしてＣＦ4やＣｌ2などを用いるが、このエッチングにより下層の窒化シリコン膜２１４や酸化シリコン膜２１３が同時にエッチングされてしまう場合があるが、本実施例においてその形状変化は何ら影響しないので、半導体層２１２が露出するようにエッチングしても良い。また、図１３に示す様に、酸化シリコン膜を半導体層２１２上に残存させても良い。その状態で、第１不純物領域２１９を形成する。第２不純物領域２２１は、ゲート電極の側壁部にはサイドスペーサ２２０を形成した後に形成する。この工程では、ドーピング処理を行う前に不透明層を除去してしまうので、ゲート電極とオーバーラップする不純物領域は形成されず、ＬＤＤ構造を作ることができる。
以降の工程は実施例１と同様に行えば、ＬＤＤ構造のＴＦＴを完成させることができる。また、本実施例の工程と、実施例１の工程を組み合わせれば、同一基板上にゲートオーバーラップＬＤＤ構造のＴＦＴと、ＬＤＤ構造のＴＦＴを両者併存させて作製することができる。
本実施例は、実施例１と異なる工程でゲートオーバーラップＬＤＤ構造のＴＦＴを作製する態様について示す。
図１４（Ａ）において、基板２０１上に第１絶縁層２０２と半導体層２１２を形成し、その上にマスク２４０を形成した後、ドーピング処理を行い、第１不純物領域２１９の形成を行う。
マスク２４０を剥離して、オゾン水とフッ酸を交互に用いたサイクル洗浄やＵＶ（紫外線）オゾン処理で有機物汚染を除去して清浄表面を形成した後、酸化シリコン膜２１３、窒化シリコン膜２１４、不透明層２１５を形成する（図１４（Ｂ））。
その後、第２導電層２１７を形成する（図１４（Ｃ））。そして、エッチング処理を行いゲート電極のパターンに加工された第２導電層２４１を形成する。ゲート電極の位置はマスク２４０を形成した位置に対応して形成し、第１不純物領域２１９と重畳させることでゲートオーバーラップ構造をこの段階で作り込む（図１４（Ｄ））。
次いで、図１５（Ａ）で示すように、第２導電層２４１上にマスク２４２を形成する。このマスク２４２は第２導電層２４１を覆うとともに、ゲート電極とオーバーラップしないＬＤＤ領域の長さ分だけ半導体層２１２上にも形成する。この状態で、マスク２４１を利用してドーピング処理を行い第２不純物領域２２１を形成する。
その後、第１不純物領域２１９、第２不純物領域２２１の活性化とゲート絶縁膜の改質を目的とした熱処理をＲＴＡにより行う（図１５（Ｂ））。ＲＴＡは７００〜８００℃で３０〜３００秒行う。この場合において不透明層２１５が熱源の輻射を吸収して局所的な加熱を可能としている。この熱処理によりゲート絶縁膜の改質と第１不純物領域２１９、第２不純物領域２２１の活性化を同時に行うことができる。特に、ＲＴＡによりゲート電極とオーバーラップする第１不純物領域の熱処理効果が高められ、活性化率が上がると共に、チャネル形成領域との接合界面の改質も行うことができる。その後、不透明層２１５のエッチングして、第２導電層２４１とから成るゲート電極を形成する（図１５（Ｃ））。
本実施例の工程では第１不純物領域及び第２不純物領域の活性化と、ゲート絶縁膜の改質を１回のＲＴＡによる熱処理で行うことが可能である。以降の工程は、実施例１と同様に行えば、ＬＤＤ領域の一部がゲート電極とオーバーラップし（Ｌｏｖ）、一部がオーバーラップしない（Ｌｏｆｆ）パーシャルゲートオーバーラップＬＤＤ構造のＴＦＴを完成させることができる。
実施例３において、図１４（Ｄ）までの工程を同様に行った後、図１６（Ａ）で示すように不透明層２１５のエッチングを行い、この段階で不透明層２１５と第２導電層２４１とから成るゲート電極を形成する。その後、マスク２４２を形成し、ドーピング処理を行い第２不純物領域２２１を形成する。
その後、図１６（Ｂ）で示すようにＲＴＡによる局所加熱の熱処理を行い、ゲート絶縁膜の改質及び第１不純物領域２１９の活性化処理を行い、同様な効を得ることができる。第２不純物領域２２１の活性化が不十分な場合には、レーザーアニールと組み合わせて実施しても良い。
実施例１において、図１０（Ｃ）までの工程を実施した後、ゲート電極のエッチング工程を他の条件で行うことができる。
次に、図２０（Ａ）で示すように、ゲート電極パターンを形成するレジストマスク２０５を設けてドライエッチングにより第１エッチング処理を行う。エッチングには例えばＩＣＰ（Inductively Coupled Plasma：誘導結合型プラズマ）エッチング法が適用される。エッチング用ガスに限定はないが、タングステン（Ｗ）や窒化タンタル（ＴａＮ）のエッチングにはＣＦ4とＣｌ2とＯ2とを用いる。第１エッチング処理では、基板側には所定のバイアス電圧を印加して、形成される第１形状のゲート電極パターン２６８、２６９の側面に１５〜５０度の傾斜角を持たせる。エッチング条件にもよるが、第１エッチング処理によりゲート絶縁膜として形成された窒化シリコン膜２１４は、第１形状のゲート電極パターン２６８、２６９の下部において残存し、酸化シリコン膜２１３が露出する。
この後、第２エッチング条件に変え、エッチング用ガスにＳＦ6とＣｌ2とＯ2とを用い、基板側に印加するバイアス電圧を所定の値として、タングステン（Ｗ）膜の異方性エッチングを行う。こうして導電層２６８と第２導電層２７５の２層構造から成るゲート電極を形成する（図２０（Ｂ））。
なお、図２０（Ａ）〜（Ｂ）の工程において、配線２７０及び２７６は第２導電層と同一層で形成されるものであり、図２１（Ｂ）〜（Ｃ）の上面図と対比して明らかなようにゲート電極と連続して形成することもできる。
ゲート電極は導電層２６８と第２導電層２７５との積層構造体であり、断面形状で表すと導電層２６８が庇のように突出した構造（トップハット型）を有している。その後、図２０（Ｃ）で示すようにドーピング処理を行う。価電子制御用の不純物イオンを電界で加速して注入するドーピング法では、イオンの加速電圧を適宜調節することにより半導体層２１２に形成する不純物領域の濃度を異ならせることも可能である。すなわち、導電層２６８の庇部を透過するように高加速電圧で一導電型の不純物イオンを注入して、ゲート電極とオーバーラップする第１不純物領域２７７を形成し、その後、図２０（Ｄ）で示すように、導電層２６８の庇部を不純物イオンが透過しない低加速電圧で一導電型のイオンを注入して第２不純物領域２７８を形成する。このようなドーピング方法により所謂ゲートオーバーラップＬＤＤ構造のＴＦＴを形成することができる。
一導電型の不純物として、ｎ型不純物（ドナー）であればリン又はヒ素などの周期律１５族元素であり、ｐ型不純物（アクセプタ）であればボロンなどの周期律１３族元素である。これらの不純物を適宜選択することによりｎチャネル型又はｐチャネル型のＴＦＴを作製することができる。また、ｎチャネル型とｐチャネル型のＴＦＴを同一基板上に作り込むことも、ドーピング用のマスクパターンを追加するのみで容易に実施することができる。
ソース及びドレインを形成する第２不純物領域２７８、ＬＤＤを形成する第１不純物領域２７７の活性化はパルスレーザー又は連続発振レーザー２７９を照射するレーザーアニールで行う。５００℃以上に加熱するファーネスアニールで活性化をすることも可能であるが、ゲートの位置が確定した後では、基板２０１が熱により収縮して後の工程でのマスクの位置合わせに支障を来さないために、この段階では基板２０１を加熱することなく活性化が可能なレーザーアニールが適している。特にチャネル長が０．３〜１．５μmで加工するためにはレーザーアニールを用いて行い、パターンの寸法精度を確保しておく。
そして、図２２（Ａ）に示すように第３絶縁層２８０に水素を含有する酸窒化シリコン膜をＳｉＨ4、Ｎ2Ｏ、ＮＨ3、Ｈ2の混合ガスを用いてプラズマＣＶＤ法により基板加熱温度３２５℃で形成する。膜厚は５０〜２００nmの厚さとし、その後、窒素雰囲気中で４１０℃の加熱処理により半導体層の水素化を行う。
その後、第３絶縁層２８０にコンタクトホールを形成し、Ａｌ、Ｔｉ、Ｍｏ、Ｗなどを用いて配線２８１を適宜形成する。配線構造の一例は、膜厚５０〜２５０nmのＴｉ膜と、膜厚３００〜５００nmの合金膜（ＡｌとＴｉとの合金膜）との積層膜を用いる（図２２（Ｂ））。
図２４は以上の工程について、基板の加熱温度に着目してその推移をグラフにしたものである。本実施例で示す工程は非晶質シリコン膜の結晶化、ゲッタリングを目的とした熱処理、そして局所加熱による熱処理工程でＲＴＡを行い、最高温度が７００℃を越えている。ＲＴＡは１００℃/秒で急速加熱が可能であるものの、この熱処理によるガラス基板の収縮は避けられない。しかしながら、ガラス基板上に島状の半導体層を形成する工程以降に着目すると、ゲート絶縁膜の改質を目的とした局所加熱の熱処理のみであり、基板の収縮が抑えられパターンの寸法変化を最小限にとどめることが可能となる。
すなわち、本実施例の工程によれば、ＴＦＴのゲート部を形成する工程において必要とされる熱処理で、半導体層が形成された部分は均一に加熱されるが、他の部分はさほど加熱されず、ガラス基板の収縮がないことから、ゲート部まわりの寸法精度が確保され、チャネル長０．３〜１．５μmのＴＦＴをガラス基板上に形成することを可能とする。
こうして、ゲートオーバーラップＬＤＤ構造のＴＦＴを完成させることができる。シリコンをターゲットとして高周波スパッタリング法で作製する酸化シリコン膜と窒化シリコン膜を積層させ、パターン形成した導電層を用いて局所的に加熱する熱処理を行った積層体をＴＦＴのゲート絶縁膜に適用することにより、しきい値電圧やサブスレッショルド特性の変動が少ないＴＦＴを得ることができる。すなわち、水素を含有せず、熱処理により固定電荷などを含まない緻密な酸化シリコン膜又は酸化シリコン膜と窒化シリコン膜の積層体でゲート絶縁膜を形成することが可能であり、ＴＦＴの特性安定化に寄与することができる。
また、本実施例によればゲート電極に接続するゲート配線は、第２導電層で形成するので、配線幅を自由に設定することができ（下層の導電層による庇が存在しない）、配線の高密度化を実現することができる。
実施例１と同様にして、図２２（Ａ）で示す水素化の工程までを行う。その後、図２３（Ａ）で示すように第３絶縁層２８０上に、第４絶縁層２８２を高周波スパッタリング法でシリコンをターゲットとして形成される窒化シリコン膜で形成する。この窒化シリコン膜はバリア性に優れ、酸素や空気中の水分をはじめナトリウムなどのイオン性の不純物の侵入を阻止するブロッキング作用を得ることができる。
さらにアクリル又はポリイミドなどを主成分とする感光性又は非感光性の有機樹脂材料で第５絶縁層２８３を形成する。Ａｌ、Ｔｉ、Ｍｏ、Ｗなどの導電性材料で形成する配線２８４は第３〜第５絶縁層に形成したコンタクトホールに合わせて設ける。第５絶縁膜を有機樹脂材料で形成することで配線間容量が低減し、又表面が平滑化されるため、この層上で配線の高密度化を実現することができる。
本実施例では、実施例１と異なる工程であり、局所加熱によるアニールによりゲート絶縁膜の改質と不純物領域の活性化を併用することが可能な態様について示す。
図２５（Ａ）は基板２０１上に第１絶縁層２０２、半導体層２１２、酸化シリコン膜２１３、窒化シリコン膜２１４、導電層２１５を形成した状態である。この状態で、ＲＴＡにより局所加熱の熱処理を行って、酸化シリコン膜と窒化シリコン膜の積層体からなるゲート絶縁膜の改質を行っても良い。
その後、第２導電層２１７を形成する（図２５（Ｂ））。そして、第１エッチング処理を行い第１形状のゲート電極パターン２６８、２６９、第１形状の配線パターン２７０の形成を行う（図２５（Ｃ））。
この後、第２エッチング条件に変え、エッチング用ガスにＳＦ6とＣｌ2とＯ2とを用い、基板側に印加するバイアス電圧を所定の値として、タングステン（Ｗ）膜の異方性エッチングを行う。こうして導電層２６８と第２導電層２７５の２層構造から成るゲート電極を形成する。ゲート電極は導電層２６８と第２導電層２７５との積層構造体であり、断面形状で表すと導電層２６８が庇のように突出した構造（トップハット型）を有している。ゲート絶縁膜はゲート電極の下層の酸化シリコン膜２７１と窒化シリコン膜２７２で構成される。また、これと同時に配線２７６が形成される（図２５（Ｄ））。
その後、図２５（Ｅ）で示すようにドーピング処理を行い、第１不純物領域２７７の形成を行う。その後、第１不純物領域２７７の活性化とゲート絶縁膜の改質を目的とした熱処理をＲＴＡにより行う（図２６（Ａ））。ＲＴＡは７００〜８００℃で３０〜３００秒行うが、この場合においてもゲート電極である導電層２６８、第２導電層２７５が熱源の輻射を吸収して局所的な加熱を可能としている。この熱処理によりゲート絶縁膜の改質と第１不純物領域の活性化を同時に行うことができる。特に、ＲＴＡによりゲート電極とオーバーラップする第１不純物領域の熱処理効果が高められ、活性化率が上がると共に、チャネル形成領域との接合界面の改質も行うことができる。
その後、図２６（Ｂ）で示すように、導電層２６８の庇部を不純物イオンが透過しないような低加速電圧で一導電型のイオンを注入して第２不純物領域２７８を形成する。このようなドーピング方法によりゲートオーバーラップＬＤＤ構造のＴＦＴを形成することができる。この第２不純物領域２７８の活性化は図２６（Ｃ）で示すようにレーザー光２７９を照射して行えば良い。
以降の工程は、実施例１と同様に行えば、ＴＦＴを完成させることができる。
実施例７において、図２５（Ｅ）で第１不純物領域２７７を形成した後、図２７（Ａ）で示すように続けて第２不純物領域２７８を形成する。その後、図２７（Ｂ）で示すようにＲＴＡによる局所加熱の熱処理を行い、ゲート絶縁膜の改質及び第１不純物領域２７７及び第２不純物領域２７８の活性化処理を行っても良く、同様な効を得ることができる。
本実施例は、実施例１と異なる工程でゲートオーバーラップＬＤＤ構造のＴＦＴを作製する態様について示す。
図２８（Ａ）は基板２０１上に第１絶縁層２０２と半導体層２１２を形成し、その上にマスク２９０を形成した後、ドーピング処理を行い、第１不純物領域２９１の形成を行う（図２８（Ａ））。
マスク２９０を剥離して、オゾン水とフッ酸を交互に用いたサイクル洗浄やＵＶ（紫外線）オゾン処理で有機物汚染を除去して清浄表面を形成した後、酸化シリコン膜２１３、窒化シリコン膜２１４、導電層２１５を形成する（図２８（Ｂ））。
その後、第２導電層２１７を形成する（図２８（Ｃ））。そして、エッチング処理を行いゲート電極のパターンに加工された第２導電層２９２を形成する。ゲート電極の位置はマスク２９０を形成した位置に対応して形成し、第１不純物領域２９１と重畳させることでゲートオーバーラップ構造をこの段階で作り込む（図２８（Ｄ））。
次いで、図２９（Ａ）で示すように、導電層２１５を残存させた状態で、第２導電層２９２をマスクとしてドーピング処理を行い第２不純物領域２９３を形成する。その後、第１不純物領域２９１、第２不純物領域２９３の活性化とゲート絶縁膜の改質を目的とした熱処理をＲＴＡにより行う。ＲＴＡは７００〜８００℃で３０〜３００秒行う。この場合において導電層２１５が熱源の輻射を吸収して局所的な加熱を可能としている。この熱処理によりゲート絶縁膜の改質と第１不純物領域２９１、第２不純物領域２９３の活性化を同時に行うことができる。特に、ＲＴＡによりゲート電極とオーバーラップする第１不純物領域の熱処理効果が高められ、活性化率が上がると共に、チャネル形成領域との接合界面の改質も行うことができる。その後、導電層２１５のエッチングして、導電層２９４と第２導電層２９２とから成るゲート電極を形成する（図２９（Ｃ））。
本実施例の工程では第１不純物領域及び第２不純物領域の活性化と、ゲート絶縁膜の改質を１回のＲＴＡによる熱処理で行うことが可能である。以降の工程は、実施例１と同様に行えば、ＴＦＴを完成させることができる。
実施例９において、図２８（Ｄ）までの工程を同様に行った後、図３０（Ａ）で示すように導電層２１５のエッチングを行い、この段階で導電層２９４と第２導電層２９２とから成るゲート電極を形成する。その後、このゲート電極をマスクとしてドーピング処理を行い第２不純物領域２９３を形成する。
その後、図３０（Ｂ）で示すようにＲＴＡによる局所加熱の熱処理を行い、ゲート絶縁膜の改質及び第１不純物領域２９１の活性化処理を行い、同様な効を得ることができる。第２不純物領域２９３の活性化が不十分な場合には、レーザーアニールと組み合わせて実施しても良い。
実施例１において、図８（Ｂ）で示す結晶性シリコン膜２０７が得られた後に、図１７で示すように、連続発振型の固体レーザーとして、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ4、ＹＬＦ、ＹＡｌＯ3などの結晶を使ったレーザー発振器を適用する。当該レーザー発振器における基本波はドーピングする材料によって異なり、１μｍ前後の基本波を有するレーザー光が得られる。基本波に対する高調波は、非線形光学素子を用いることで得ることが可能であり、前記レーザー発振装置を用いた場合には概略第２高調波で可視光域の波長が、第３高調波で紫外域の波長が得られる。代表的には、Ｎｄ:ＹＶＯ4レーザー発振器（基本波１０６４nm）で、その第２高調波（５３２nm）を適用する。このレーザー光を線状若しくは矩形状に集光して１〜１００cm/秒の速度で走査させ結晶性の向上を図る。
この工程で連続発振レーザーを用いることで、レーザー光の走査方向に結晶粒が延びて表面が平滑な結晶性シリコン膜を得ることができ、表面の凹凸形状の最大値を１０nm以下好ましくは５nm以下にすることができる。勿論、本実施例は、実施例２〜１０に適用することもできる。
実施例１では結晶性シリコン膜２０７を、非晶質シリコン膜に半導体の結晶化に対し触媒作用のある金属元素を添加して結晶化させて形成したが、本発明はこれに限定されず、公知の方法で作製された結晶性シリコン膜（若しくは多結晶シリコン膜）を用いることができる。例えば、非晶質シリコン膜に、実施例１で示すパルス発振のレーザー光を照射して結晶化した半導体層、又は実施例１１で示す連続発振のレーザー光を照射して結晶化した半導体層を適用しても良い。本実施例で示す半導体層は、他の実施例において示す半導体層に対しても、これを置換して同様に適用することができる。
実施例１〜１２により作製される代表的な半導体装置としてマイクロコンピュータの一実施形態を図１８と図１９を用いて説明する。図１８に示すように、０．３〜１．１mmの厚さのガラス基板上に各種の機能回路部を集積してマイクロコンピュータを実現することができる。各種の機能回路部は実施例１〜５により作製されるＴＦＴや容量部を主体として形成することが可能である。
図１８で示すマイクロコンピュータ７００の要素としては、ＣＰＵ７０１、ＲＯＭ７０２、割り込みコントローラ７０３、キャッシュメモリー７０４、ＲＡＭ７０５、ＤＭＡＣ７０６、クロック発生回路７０７、シリアルインターフェース７０８、電源発生回路７０９、ＡＤＣ／ＤＡＣ７１０、タイマカウンタ７１１、ＷＤＴ７１２、Ｉ／Ｏポート７０２などである。
図１９で示すように、ガラス基板上に形成されたマイクロコンピュータ７００は、セラミックやＦＲＰ（繊維強化プラスチック）のベース８０１にフェースダウンボンディングで固着される。マイクロコンピュータ７００のガラス基板の裏面には、熱伝導性の良い酸窒化アルミニウム８０３が被覆されて熱放散効果を高めている。さらにこれに接してアルミニウムで形成される放熱フィン８０４が設けられ、マイクロコンピュータ７００の動作に伴う発熱対策としている。全体は封止樹脂８０５で覆われ、外部回路との接続はピン８０２により行う。
本実施例ではマイクロコンピュータの形態を一例として示したが、各種機能回路の構成や組み合わせを換えれば、メディアプロセッサ、グラフィクス用ＬＳＩ、暗号ＬＳＩ、メモリー、グラフィクス用ＬＳＩ、携帯電話用ＬＳＩなど様々な機能の半導体装置を完成させることができる。
本発明に係る局所加熱による熱処理方法を説明する図である。 図１の熱処理後にゲートを形成する部位を説明する図である。 ＲＴＡ装置の構成を説明する図である。 ガラス基板の透過率・反射率とを示すグラフである。 ガラス基板上に形成したＷ、Ｔｉ、ＴｉＮ、ＴａＮの透過率・反射率を示すグラフである。 投入電力を一定としてガラス基板とその上に３０nmの厚さに形成した窒化タンタル（ＴａＮ）の温度と照射時間の関係を示すグラフである。 ガラス基板とその上に３０nmの厚さに形成した窒化タンタル（ＴａＮ）とシリコンウエハーの温度と投入電力の関係を示すグラフである。 本発明に係る半導体装置の作製方法を説明する図である。 本発明に係る半導体装置の作製方法を説明する図である。 本発明に係る半導体装置の作製方法を説明する図である。 本発明に係る半導体装置の作製方法を説明する図である。 本発明に係る半導体装置の作製方法を説明する図である。 本発明に係る半導体装置の作製方法を説明する図である。 本発明に係る半導体装置の作製方法を説明する図である。 本発明に係る半導体装置の作製方法を説明する図である。 本発明に係る半導体装置の作製方法を説明する図である。 本発明に係る半導体装置の作製方法を説明する図である。 本発明によるマイクロコンピュータの構成を説明する図である。 本発明によるマイクロコンピュータのパッケージ構造を説明する図である。 本発明に係る半導体装置の作製方法を説明する図である。 本発明に係る半導体装置の作製方法を説明する図である。 本発明に係る半導体装置の作製方法を説明する図である。 本発明に係る半導体装置の作製方法を説明する図である。 実施例１で示す工程において基板の加熱温度に着目してその推移を示すグラフである。 本発明に係る半導体装置の作製方法を説明する図である。 本発明に係る半導体装置の作製方法を説明する図である。 本発明に係る半導体装置の作製方法を説明する図である。 本発明に係る半導体装置の作製方法を説明する図である。 本発明に係る半導体装置の作製方法を説明する図である。 本発明に係る半導体装置の作製方法を説明する図である。

Claims (19)

  1. 絶縁表面を有する基板上に、島状に分割した半導体層を形成し、
    前記半導体層上に、絶縁層を形成し、
    前記絶縁層上に、前記半導体層の上面および側面を被覆し、端部が前記半導体層の外側に位置し、且つ島状に分割した導電層を形成し、
    少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を照射することにより前記導電層を選択的に加熱して、前記半導体層及び前記絶縁層の熱処理を行うことを特徴とする半導体装置の作製方法。
  2. 絶縁表面を有する基板上に、第１絶縁層を形成し、
    前記第１絶縁層上に、島状に分割した半導体層を形成し、
    前記半導体層上に、前記半導体層の上面及び側面を覆う第２絶縁層を形成し、
    前記第２絶縁層上に、前記半導体層の上面及び端面を被覆し、端部が前記半導体層の外側に位置し、且つ島状に分割した導電層を形成し、
    少なくとも可視光域から赤外域までの波長域の非可干渉性の電磁波を照射することにより前記導電層を選択的に加熱して、前記半導体層及び前記第２絶縁層の熱処理を行うことを特徴とする半導体装置の作製方法。
  3. 請求項１又は２において、
    前記島状に分割した導電層の総面積は、前記基板の表面積の１５％以下であることを特徴とする半導体装置の作製方法。
  4. 請求項１乃至３のいずれか一において、
    前記島状に分割した導電層の一辺の長さは前記基板の厚さと同じ又はそれ以下であることを特徴とする半導体装置の作製方法。
  5. 請求項１乃至４のいずれか一において、
    前記島状に分割した導電層の端部は、前記半導体層の１−５μｍ外側に位置することを特徴とする半導体装置の作製方法。
  6. 請求項１乃至請求項５のいずれか一項において、
    前記熱処理の温度は、前記基板の歪み点以上の温度であることを特徴とする半導体装置の作製方法。
  7. 請求項１乃至請求項６のいずれか一項において、
    前記導電層は前記電磁波を吸収することを特徴とする半導体装置の作製方法。
  8. 請求項１乃至請求項７のいずれか一項において、
    前記電磁波を３０乃至３００秒間照射して、前記熱処理を行うことを特徴とする半導体装置の作製方法。
  9. 請求項１において、
    前記基板の全面を加熱する熱処理を行った後に、前記基板上に前記島状に分割した半導体層を形成することを特徴とする半導体装置の作製方法。
  10. 請求項２において、
    前記基板の全面を加熱する熱処理を行った後に、前記基板上に前記第１絶縁層を形成することを特徴とする半導体装置の作製方法。
  11. 請求項１乃至請求項１０のいずれか一項において、
    前記導電層に、窒化チタン（ＴｉＮ）、窒化タンタル（ＴａＮ）又は窒化タングステン（ＷＮ）の金属窒化物を用いることを特徴とする半導体装置の作製方法。
  12. 請求項１乃至請求項１０のいずれか一項において、
    前記導電層に、モリブデン（Ｍｏ）、タングステン（Ｗ）、チタン（Ｔｉ）又はクロム（Ｃｒ）の高融点金属を用いることを特徴とする半導体装置の作製方法。
  13. 請求項１乃至請求項１０のいずれか一項において、
    前記導電層に、タングステンシリサイド（ＷＳｉ ２ ）、モリブデンシリサイド（ＭｏＳｉ ２ ）、チタンシリサイド（ＴｉＳｉ ２ ）、タンタルシリサイド（ＴａＳｉ ２ ）、クロムシリサイド（ＣｒＳｉ ２ ）、コバルトシリサイド（ＣｏＳｉ ２ ）又は白金シリサイド（ＰｔＳｉ ２ ）を用いることを特徴とする半導体装置の作製方法。
  14. 請求項１乃至請求項１３のいずれか一項において、
    前記導電層をエッチングし、前記エッチングされた導電層を用いてゲート電極を形成することを特徴とする半導体装置の作製方法。
  15. 請求項１乃至請求項１３のいずれか一項において、
    前記導電層上に第２の導電層を形成し、前記導電層をゲート電極の一部として形成することを特徴とする半導体装置の作製方法。
  16. 請求項１乃至請求項１５のいずれか一項において、
    前記基板に、前記可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が５０％以上の基板を用いることを特徴とする半導体装置の作製方法。
  17. 請求項１乃至請求項１５のいずれか一項において、
    前記基板に、前記可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が６０％以上の基板を用い、前記導電層に、前記可視光域から赤外域までの波長域の非可干渉性の電磁波の透過率が３０％以下の導電層を用いることを特徴とする半導体装置の作製方法。
  18. 請求項１乃至請求項１７のいずれか一項において、
    前記基板に、ガラス基板を用いることを特徴とする半導体装置の作製方法。
  19. 請求項１乃至請求項１７のいずれか一項において、
    前記基板に、石英またはサファイア基板を用いることを特徴とする半導体装置の作製方法。
JP2003305618A 2002-08-29 2003-08-29 半導体装置の作製方法 Expired - Fee Related JP4689155B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003305618A JP4689155B2 (ja) 2002-08-29 2003-08-29 半導体装置の作製方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2002252193 2002-08-29
JP2002252193 2002-08-29
JP2002276319 2002-09-20
JP2002276319 2002-09-20
JP2003305618A JP4689155B2 (ja) 2002-08-29 2003-08-29 半導体装置の作製方法

Publications (3)

Publication Number Publication Date
JP2004134760A JP2004134760A (ja) 2004-04-30
JP2004134760A5 JP2004134760A5 (ja) 2006-10-12
JP4689155B2 true JP4689155B2 (ja) 2011-05-25

Family

ID=32303278

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003305618A Expired - Fee Related JP4689155B2 (ja) 2002-08-29 2003-08-29 半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP4689155B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
PT3415316T (pt) 2017-06-13 2020-05-06 Hymmen Gmbh Maschinen & Anlagenbau Processo e dispositivo de fabrico de uma superfície estruturada
DE102019206431A1 (de) 2019-05-03 2020-11-05 Hymmen GmbH Maschinen- und Anlagenbau Verfahren zum Herstellen einer Struktur auf einer Oberfläche

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3840697B2 (ja) * 1996-07-11 2006-11-01 セイコーエプソン株式会社 半導体装置の製造方法、アクティブマトリクス基板の製造方法、および液晶表示装置の製造方法
JP3622492B2 (ja) * 1998-03-30 2005-02-23 セイコーエプソン株式会社 薄膜半導体装置の製造方法
JP4801241B2 (ja) * 1999-07-22 2011-10-26 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JP4836339B2 (ja) * 2000-03-06 2011-12-14 株式会社半導体エネルギー研究所 半導体表示装置及びその作製方法
JP4939690B2 (ja) * 2001-01-30 2012-05-30 株式会社半導体エネルギー研究所 半導体装置の作製方法

Also Published As

Publication number Publication date
JP2004134760A (ja) 2004-04-30

Similar Documents

Publication Publication Date Title
JP4627961B2 (ja) 半導体装置の作製方法
US7605023B2 (en) Manufacturing method for a semiconductor device and heat treatment method therefor
JPH065536A (ja) 半導体装置の製造方法
US6645837B2 (en) Method of manufacturing semiconductor device
JP2009130243A (ja) 半導体装置の製造方法
JP5244832B2 (ja) 半導体装置の作製方法
US7098111B2 (en) Manufacturing method of semiconductor integrated circuit device
JP4689155B2 (ja) 半導体装置の作製方法
JPH09293870A (ja) 半導体装置およびその製造方法
JP2009094404A (ja) 熱処理方法及び熱処理装置
JP2001189462A (ja) 半導体装置の作製方法
TWI651765B (zh) 結晶金屬氧化物層的製造方法、主動元件基板的製造方法及主動元件基板
JP4239744B2 (ja) 薄膜トランジスタの製造方法
JP2791420B2 (ja) 電界効果型半導体装置の作製方法
JP4211085B2 (ja) 薄膜トランジスタの製造方法
JPH08139331A (ja) 薄膜トランジスタの製造方法
JP2010050152A (ja) 半導体装置及びその製造方法
JP2010040545A (ja) 半導体装置及びその製造方法
JP5349735B2 (ja) 複層構造のゲート電極を有する薄膜トランジスタ及びその製造方法
JP3357321B2 (ja) 半導体装置の作製方法
JP3357337B2 (ja) 集積回路
JP2008226993A (ja) 半導体装置及びその製造方法
JP2005183869A (ja) 半導体薄膜の製造方法
JPH07115072A (ja) 半導体装置の製造方法
JP2004087583A (ja) 半導体装置及びその製造方法並びに薄膜の熱処理方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060824

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060824

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110208

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110216

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140225

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees