JP2005183869A - 半導体薄膜の製造方法 - Google Patents
半導体薄膜の製造方法 Download PDFInfo
- Publication number
- JP2005183869A JP2005183869A JP2003426175A JP2003426175A JP2005183869A JP 2005183869 A JP2005183869 A JP 2005183869A JP 2003426175 A JP2003426175 A JP 2003426175A JP 2003426175 A JP2003426175 A JP 2003426175A JP 2005183869 A JP2005183869 A JP 2005183869A
- Authority
- JP
- Japan
- Prior art keywords
- laser beam
- thin film
- semiconductor thin
- wavelength
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】 ガラス基板上に形成された半導体薄膜の不純物注入領域を活性化のためのレーザビームをガラス基板の下面側から照射しても、活性化に必要なエネルギーを十分に得ることができるようにする。
【解決手段】 例えば、Nd:YLFレーザビームを2次高調波に変換したNd:YLF/SHG(パルス発振、波長527nm)レーザビームの場合には、ガラス基板に対する透過率は90%以上と十分に高く、活性化に必要なエネルギーを十分に得ることができる。これに対し、例えば、波長308nmのXeClエキシマレーザビームの場合には、ガラス基板に対する透過率は40%未満であり、ガラス基板にほとんど吸収され、活性化に必要なエネルギーを十分に得ることができない。
【選択図】 図9
【解決手段】 例えば、Nd:YLFレーザビームを2次高調波に変換したNd:YLF/SHG(パルス発振、波長527nm)レーザビームの場合には、ガラス基板に対する透過率は90%以上と十分に高く、活性化に必要なエネルギーを十分に得ることができる。これに対し、例えば、波長308nmのXeClエキシマレーザビームの場合には、ガラス基板に対する透過率は40%未満であり、ガラス基板にほとんど吸収され、活性化に必要なエネルギーを十分に得ることができない。
【選択図】 図9
Description
この発明は、薄膜トランジスタ等を構成する半導体薄膜の製造方法に関する。
例えば、ポリシリコン薄膜トランジスタの製造方法には、ガラス基板上に成膜されたアモルファスシリコン薄膜にXeClエキシマレーザビームを照射することにより、アモルファスシリコン薄膜を多結晶化してポリシリコン薄膜とし、このポリシリコン薄膜を素子分離して多数の薄膜トランジスタを形成する方法がある(例えば、特許文献1参照)。
ところで、ポリシリコン薄膜のソース・ドレイン領域となる領域にリンやボロン等からなる不純物を注入すると、結晶中に多くの格子欠陥が発生し、また不純物注入領域によっては非晶質になる。このため、熱処理によって結晶性の回復を図ると同時に、注入された不純物を格子点に置換する活性化処理が必要である。この活性化処理の1つとして、XeClエキシマレーザビームを照射する方法がある。
しかして、上記XeClエキシマレーザビームを照射して活性化を図る方法を、半導体薄膜の上方にゲート電極が配置されたトップゲート型薄膜トランジスタに適用する場合には、ゲート電極をマスクとして半導体薄膜に不純物を注入した後に、活性化のため、上側からXeClエキシマレーザビームを照射すると、この照射されたXeClエキシマレーザビームがゲート電極に直接当たるため、ゲート電極が溶融して変形したり、最悪の場合にはゲート電極が剥がれたりしてしまう。
そこで、トップゲート型薄膜トランジスタの場合には、活性化のためのXeClエキシマレーザビームをガラス基板の下面側から照射することが考えられる。しかしながら、XeClエキシマレーザビームの波長が308nmと比較的短いため、ガラス基板の下面側から照射すると、ガラス基板にほとんど吸収され、活性化に必要なエネルギーを十分に得ることができないという問題がある。
そこで、この発明は、活性化のためのレーザビームをガラス基板の下面側から照射しても、活性化に必要なエネルギーを十分に得ることができる半導体薄膜の製造方法を提供することを目的とする。
請求項1に記載の発明は、ガラス基板上に設けられた、不純物注入領域を有する半導体薄膜に、ガラスの透過率が90%以上である波長領域を有するレーザビームを前記ガラス基板の下面側から照射して、前記半導体薄膜の不純物注入領域の活性化を行なうことを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記レーザビームの波長は400nm以上であることを特徴とするものである。
請求項3に記載の発明は、請求項1に記載の発明において、前記レーザビームは、波長が458nm以上の固体レーザビームであることを特徴とするものである。
請求項4に記載の発明は、請求項1に記載の発明において、前記レーザビームは固体レーザビームを2次高調波に変換したレーザビームであることを特徴とするものである。
請求項5に記載の発明は、請求項1に記載の発明において、前記レーザビームは全固体レーザビームであることを特徴とするものである。
請求項6に記載の発明は、請求項1に記載の発明において、前記レーザビームは全固体レーザビームを2次高調波に変換したレーザビームであることを特徴とするものである。
請求項7に記載の発明は、請求項1に記載の発明において、前記レーザビームは固体レーザビームを2次高調波に変換した530nm近辺の可視領域の波長のレーザビームであることを特徴とするものである。
請求項8に記載の発明は、請求項7に記載の発明において、前記レーザビームはNd:YLF/SHG(パルス発振、波長527nm)、Nd:YAG/SHG(パルス発振、波長532nm)、Nd:YV04/SHG(パルス発振、波長532nm)、Nd:YV04/SHG(連続発振、波長532nm)のいずれかのレーザビームであることを特徴とするものである。
請求項9に記載の発明は、請求項1に記載の発明において、前記レーザビームはアルゴンレーザビームであることを特徴とするものである。
請求項10に記載の発明は、請求項1に記載の発明において、前記半導体薄膜はポリシリコン薄膜であることを特徴とするものである。
請求項11に記載の発明は、請求項10に記載の発明において、前記ポリシリコン薄膜によってポリシリコン薄膜トランジスタを形成することを特徴とするものである。
請求項12に記載の発明は、請求項1に記載の発明において、前記レーザビームを照射するレーザビーム照射器を用いて、アモルファス状態の前記半導体薄膜を多結晶化して多結晶半導体薄膜とすることを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記レーザビームの波長は400nm以上であることを特徴とするものである。
請求項3に記載の発明は、請求項1に記載の発明において、前記レーザビームは、波長が458nm以上の固体レーザビームであることを特徴とするものである。
請求項4に記載の発明は、請求項1に記載の発明において、前記レーザビームは固体レーザビームを2次高調波に変換したレーザビームであることを特徴とするものである。
請求項5に記載の発明は、請求項1に記載の発明において、前記レーザビームは全固体レーザビームであることを特徴とするものである。
請求項6に記載の発明は、請求項1に記載の発明において、前記レーザビームは全固体レーザビームを2次高調波に変換したレーザビームであることを特徴とするものである。
請求項7に記載の発明は、請求項1に記載の発明において、前記レーザビームは固体レーザビームを2次高調波に変換した530nm近辺の可視領域の波長のレーザビームであることを特徴とするものである。
請求項8に記載の発明は、請求項7に記載の発明において、前記レーザビームはNd:YLF/SHG(パルス発振、波長527nm)、Nd:YAG/SHG(パルス発振、波長532nm)、Nd:YV04/SHG(パルス発振、波長532nm)、Nd:YV04/SHG(連続発振、波長532nm)のいずれかのレーザビームであることを特徴とするものである。
請求項9に記載の発明は、請求項1に記載の発明において、前記レーザビームはアルゴンレーザビームであることを特徴とするものである。
請求項10に記載の発明は、請求項1に記載の発明において、前記半導体薄膜はポリシリコン薄膜であることを特徴とするものである。
請求項11に記載の発明は、請求項10に記載の発明において、前記ポリシリコン薄膜によってポリシリコン薄膜トランジスタを形成することを特徴とするものである。
請求項12に記載の発明は、請求項1に記載の発明において、前記レーザビームを照射するレーザビーム照射器を用いて、アモルファス状態の前記半導体薄膜を多結晶化して多結晶半導体薄膜とすることを特徴とするものである。
この発明によれば、ガラスの透過率が90%以上である波長領域を有するレーザビームをガラス基板の下面側から照射しているので、活性化のためのレーザビームをガラス基板の下面側から照射しても、活性化に必要なエネルギーを十分に得ることができる。
図1はこの発明の製造方法により製造された液晶表示素子の一例の要部の断面図を示したものである。この液晶表示素子では、ガラス基板1上の画素回路部形成領域に画素電極2およびこの画素電極2に接続されたNMOS薄膜トランジスタ3が設けられ、ガラス基板1上の周辺駆動回路部形成領域にNMOS薄膜トランジスタ4とPMOS薄膜トランジスタ5とからなるCMOS薄膜トランジスタが設けられている。
各薄膜トランジスタ3、4、5は、ガラス基板1の上面に設けられた第1および第2の下地絶縁膜6、7の上面の各所定の箇所にそれぞれ設けられたポリシリコン薄膜8、9、10を備えている。この場合、第1の下地絶縁膜6は窒化シリコンからなり、第2の下地絶縁膜7は酸化シリコンからなっている。
NMOS薄膜トランジスタ3、4はLDD(Lightly Doped Drain)構造となっている。すなわち、NMOS薄膜トランジスタ3、4のポリシリコン薄膜8、9の中央部は真性領域からなるチャネル領域8a、9aとされ、その両側はn型不純物低濃度領域からなるソース・ドレイン領域8b、9bとされ、さらにその両側はn型不純物高濃度領域からなるソース・ドレイン領域8c、9cとされている。一方、PMOS薄膜トランジスタ5のポリシリコン薄膜10の中央部は真性領域からなるチャネル領域10aとされ、その両側はp型不純物高濃度領域からなるソース・ドレイン領域10bとされている。
ポリシリコン薄膜8、9、10を含む第2の下地絶縁膜7の上面にはゲート絶縁膜11が設けられている。各チャネル領域8a、9a、10a上におけるゲート絶縁膜11の上面の各所定の箇所にはそれぞれゲート電極12、13、14が設けられている。ゲート電極12、13、14を含むゲート絶縁膜11の上面には層間絶縁膜15が設けられている。
ポリシリコン薄膜8のソース・ドレイン領域8c上における層間絶縁膜15およびゲート絶縁膜11にはコンタクトホール16が設けられている。ポリシリコン薄膜9のソース・ドレイン領域9c上における層間絶縁膜15およびゲート絶縁膜11にはコンタクトホール17が設けられている。ポリシリコン薄膜10のソース・ドレイン領域10b上における層間絶縁膜15およびゲート絶縁膜11にはコンタクトホール18が設けられている。
各コンタクトホール16、17、18内およびその各近傍の層間絶縁膜15の各上面にはそれぞれソース・ドレイン電極19、20、21が設けられている。ソース・ドレイン電極19、20、21を含む層間絶縁膜15の上面にはオーバーコート膜22が設けられている。オーバーコート膜22の上面の所定の箇所には画素電極2が設けられている。画素電極2は、オーバーコート膜22の所定の箇所に設けられたコンタクトホール23を介してNMOS薄膜トランジスタ3の一方のソース・ドレイン電極19に接続されている。
次に、上記構成の液晶表示素子の製造方法の一例について説明する。まず、図2に示すように、ガラス基板1の上面にプラズマCVD法により基板温度350℃程度で窒化シリコンからなる第1の下地絶縁膜6、酸化シリコンからなる第2の下地絶縁膜7およびアモルファスシリコン薄膜(アモルファス半導体薄膜)31を連続して成膜する。この場合、第1の下地絶縁膜6の膜厚は200nm程度とし、第2の下地絶縁膜7の膜厚は100nm程度とした。また、アモルファスシリコン薄膜31の膜厚は、その内部での光干渉により、後工程で照射するレーザビームの吸収率がほぼピークとなる膜厚例えば62nm程度とした。
次に、水素含有量の多いプラズマCVD法で成膜したアモルファスシリコン薄膜31の含有水素を除去するために、窒素ガス雰囲気中において450℃程度の温度で2時間程度の脱水素処理を行なう。この脱水素処理は、アモルファスシリコン薄膜31に後工程でレーザビームの照射により高エネルギーを与えると、アモルファスシリコン薄膜31中の水素が突沸して欠陥が生じるので、これを回避するために行なうものである。
次に、図3に示すように、アモルファスシリコン薄膜31に上側から固体レーザビームを照射することにより、アモルファスシリコン薄膜31を多結晶化してポリシリコン薄膜(多結晶半導体薄膜)32とする。この場合、固体レーザビームとしては、Nd:YLFレーザビームを2次高調波に変換したNd:YLF/SHG(パルス発振、波長527nm)レーザビームを用いる。
ところで、アモルファスシリコン薄膜31の膜厚は、その内部での光干渉により、波長527nmのNd:YLF/SHGレーザビームの吸収率がほぼピークとなる膜厚例えば62nm程度であるため、アモルファスシリコン薄膜31の光吸収率がかなり増加する。この結果、アモルファスシリコン薄膜31を多結晶化するために照射するNd:YLF/SHGレーザビームのサイズを大きくしても、単位面積当たりの実質的なレーザエネルギー強度を高くすることができる。
次に、ポリシリコン薄膜32をパターニングすることにより、図4に示すように、第2の下地絶縁膜7の上面の各所定の箇所にポリシリコン薄膜8、9、10を形成する。次に、図5に示すように、ポリシリコン薄膜8、9、10を含む第2の下地絶縁膜7の上面にプラズマCVD法により酸化シリコンからなるゲート絶縁膜11を膜厚100nm程度に成膜する。次に、各ポリシリコン薄膜8、9、10の中央部上におけるゲート絶縁膜11の上面の各所定の箇所に、スパッタ法により成膜された膜厚300nm程度のMo膜をパターニングすることにより、ゲート電極12、13、14を形成する。
次に、各ゲート電極12、13、14をマスクとしてn型不純物を低濃度で注入する。一例として、リンイオンを加速エネルギー70keV、ドーズ量1×1013atm/cm2の条件で注入する。すると、各ポリシリコン薄膜8、9、10の各ゲート電極12、13、14の両側における領域がn型不純物低濃度領域となる。
次に、図6に示すように、ゲート電極12、13、14を含むゲート絶縁膜11の上面に、ポリシリコン薄膜8、9のn型不純物高濃度領域8c、9c形成領域に対応する部分に開口部33aを有するレジストパターン33を形成する。次に、レジストパターン33をマスクとしてn型不純物を高濃度で注入する。一例として、リンイオンを加速エネルギー70keV、ドーズ量1×1015atm/cm2の条件で注入する。すると、ポリシリコン薄膜8、9のゲート電極11、12下の領域が真性領域からなるチャネル領域8a、9aとなり、その両側がn型不純物低濃度領域からなるソース・ドレイン領域8b、9bとなり、さらにその両側がn型不純物高濃度領域からなるソース・ドレイン領域8c、9cとなる。この後、レジストパターン33を剥離する。
次に、図7に示すように、ゲート電極12、13を含むゲート絶縁膜11の上面に、ポリシリコン薄膜10に対応する部分に開口部34aを有するレジストパターン34を形成する。次に、レジストパターン34およびゲート電極24をマスクとしてp型不純物を高濃度で注入する。一例として、ボロンイオンを加速エネルギー30keV、ドーズ量1×1015atm/cm2の条件で注入する。すると、ポリシリコン薄膜10のゲート電極14下の領域が真性領域からなるチャネル領域10aとなり、その両側がp型不純物高濃度領域からなるソース・ドレイン領域10bとなる。この後、レジストパターン34を剥離する。
次に、図8に示すように、ポリシリコン薄膜8、9、10にガラス基板1の下面側から固体レーザビームを照射することにより、不純物注入領域の活性化を行なう。この場合も、固体レーザビームとしては、Nd:YLFレーザビームを2次高調波に変換したNd:YLF/SHG(パルス発振、波長527nm)レーザビームを用いる。
ここで、レーザビームの波長とレーザビームのガラス基板に対する透過率との関係を調べたところ、図9に示す結果が得られた。この場合、ガラス基板として、日本電気硝子(株)製の厚さ0.7mm、屈折率1.52のOA−10を用いた。図9から明らかなように、レーザビームの波長が約250nmから400nm未満では、波長が増加するにつれてガラス基板に対する透過率は0%から次第に増加して90%程度となり、レーザビームの波長が400nm以上になると、ガラス基板に対する透過率は飽和して90%以上と十分に高い値となる。
したがって、波長527nmであるNd:YLF/SHG(パルス発振)レーザビームの場合には、ガラス基板に対する透過率は90%以上と十分に高く、活性化に必要なエネルギーを十分に得ることができる。これに対し、例えば波長308nmのXeClエキシマレーザビームの場合には、ガラス基板に対する透過率は40%未満であり、ガラス基板にほとんど吸収され、活性化に必要なエネルギーを十分に得ることができない。
したがって、図8に示すように、ポリシリコン薄膜8、9、10にガラス基板1の下面側からNd:YLF/SHG(パルス発振、波長527nm)レーザビームを照射しても、不純物注入領域の活性化を十分に行なうことができる。この場合、窒化シリコンからなる第1の下地絶縁膜6の屈折率は1.89程度であり、酸化シリコンからなる第2の下地絶縁膜7の屈折率は1.46程度であるので、これらの下地絶縁膜を介しても、十分なエネルギー密度でポリシリコン薄膜8、9、10の不純物注入領域の活性化を行なうことができる。
また、ポリシリコン薄膜8、9、10に回路基板1の下面側から照射されたNd:YLF/SHG(パルス発振、波長527nm)レーザビームのエネルギーは、ポリシリコン薄膜8、9、10にほとんど吸収される。この結果、ポリシリコン薄膜8、9、10上に設けられたゲート電極12、13、14にダメージを与えることはない。
次に、図1に示すように、ゲート電極12、13、14を含むゲート絶縁膜11の上面にプラズマCVD法により窒化シリコンからなる層間絶縁膜15を膜厚400nm程度に成膜する。次に、ポリシリコン薄膜8のソース・ドレイン領域8c上における層間絶縁膜15およびゲート絶縁膜11にコンタクトホール16を形成し、またポリシリコン薄膜9のソース・ドレイン領域9c上における層間絶縁膜15およびゲート絶縁膜11にコンタクトホール17を形成し、さらにポリシリコン薄膜10のソース・ドレイン領域10b上における層間絶縁膜15およびゲート絶縁膜11にコンタクトホール18を形成する。
次に、各コンタクトホール16、17、18内およびその各近傍の層間絶縁膜15の各上面に、スパッタ法により連続して成膜された膜厚500nm程度のAl膜および膜厚50nm程度のITOコンタクト用のMo膜をパターニングすることにより、ソース・ドレイン電極19、20、21を形成する。次に、ソース・ドレイン電極19、20、21を含む層間絶縁膜15の上面にプラズマCVD法により窒化シリコンからなるオーバーコート膜22を成膜する。
次に、画素回路部形成領域に形成されたNMOS薄膜トランジスタ3の一方のソース・ドレイン電極19上におけるオーバーコート膜22の所定の箇所にコンタクトホール23を形成する。次に、オーバーコート膜22の上面の所定の箇所に、スパッタ法により成膜された膜厚50nm程度のITO膜をパターニングすることにより、画素電極2をコンタクトホール23を介してNMOS薄膜トランジスタ3の一方のソース・ドレイン電極19に接続させて形成する。かくして、図1に示す液晶表示素子が得られる。
ところで、上記実施形態では、アモルファスシリコン薄膜の多結晶化とポリシリコン薄膜の不純物注入領域の活性化とを固体レーザビームの照射により行なっているので、1台の固体レーザビーム照射器でアモルファスシリコン薄膜の多結晶化とポリシリコン薄膜の不純物注入領域の活性化とを行なうことが可能となり、設備費を低減することができる。
なお、固体レーザビームとしては、上記Nd:YLF/SHG(パルス発振、波長527nm)のほかに、Nd:YAG/SHG(パルス発振、波長532nm)、Nd:YV04/SHG(パルス発振、波長532nm)、Nd:YV04/SHG(連続発振、波長532nm)等の2次高調波に変換した530nm近辺の波長のレーザビームであってもよい。また、全固体(DPSS:Diode Pumped Solid State)レーザビームに限らず、ランプ励起の固体レーザビームであってもよい。さらに、アルゴンレーザビーム(連続発振、波長458〜515nm)等の気体レーザビームであってもよい。要は、ガラスの透過率が90%以上と十分に高い400nm以上の波長を有するレーザビームであればよい。
また、上記実施形態では、アモルファスシリコン薄膜の多結晶化を固体レーザビームの照射により行なう場合について説明したが、これに限らず、XeClエキシマレーザの照射により行なうようにしてもよい。この場合、アモルファスシリコン薄膜の膜厚は50nm程度としてもよい。
また、上記実施形態では、図6に示すように、n型不純物を高濃度で注入した後に、図7に示すように、p型不純物を高濃度で注入した場合について説明したが、これとは逆に、図7に示すように、p型不純物を高濃度で注入した後に、図6に示すように、n型不純物を高濃度で注入するようにしてもよい。
また、上記実施形態では、NMOS薄膜トランジスタをLDD構造とした場合で説明したが、これとは逆に、PMOS薄膜トランジスタをLDD構造とする場合にも適用することができる。また、NMOS薄膜トランジスタおよびPMOS薄膜トランジスタの双方をLDD構造とする場合にも適用することができる。また、図1を参照して説明すると、例えばNMOS薄膜トランジスタ3において、チャネル領域8aおよびソース・ドレイン領域8b上におけるゲート絶縁膜11の上面にゲート電極12が形成されたものにも適用することができる。
また、上記実施形態では、不純物が注入された半導体薄膜を多結晶半導体であるポリシリコン薄膜としたが、半導体薄膜は多結晶に限らず、非晶質、連続粒界結晶または単結晶の半導体薄膜の場合にも適用することができる。
さらに、この発明は、アクティブマトリクス型の液晶表示素子に限らず、アクティブマトリクス型の有機EL(エレクトロルミネセンス)表示素子等の他の素子にも幅広く適用することができる。
1 ガラス基板
2 画素電極
3、4 NMOS薄膜トランジスタ
5 PMOS薄膜トランジスタ
6 第1の下地絶縁膜
7 第2の下地絶縁膜
8、9、10 ポリシリコン薄膜
11 ゲート絶縁膜
12、13、14 ゲート電極
15 層間絶縁膜
19、20、21 ソース・ドレイン電極
22 オーバーコート膜
2 画素電極
3、4 NMOS薄膜トランジスタ
5 PMOS薄膜トランジスタ
6 第1の下地絶縁膜
7 第2の下地絶縁膜
8、9、10 ポリシリコン薄膜
11 ゲート絶縁膜
12、13、14 ゲート電極
15 層間絶縁膜
19、20、21 ソース・ドレイン電極
22 オーバーコート膜
Claims (12)
- ガラス基板上に設けられた、不純物注入領域を有する半導体薄膜に、ガラスの透過率が90%以上である波長領域を有するレーザビームを前記ガラス基板の下面側から照射して、前記半導体薄膜の不純物注入領域の活性化を行なうことを特徴とする半導体薄膜の製造方法。
- 請求項1に記載の発明において、前記レーザビームの波長は400nm以上であることを特徴とする半導体薄膜の製造方法。
- 請求項1に記載の発明において、前記レーザビームは、波長が458nm以上の固体レーザビームであることを特徴とする半導体薄膜の製造方法。
- 請求項1に記載の発明において、前記レーザビームは固体レーザビームを2次高調波に変換したレーザビームであることを特徴とする半導体薄膜の製造方法。
- 請求項1に記載の発明において、前記レーザビームは全固体レーザビームであることを特徴とする半導体薄膜の製造方法。
- 請求項1に記載の発明において、前記レーザビームは全固体レーザビームを2次高調波に変換したレーザビームであることを特徴とする半導体薄膜の製造方法。
- 請求項1に記載の発明において、前記レーザビームは固体レーザビームを2次高調波に変換した530nm近辺の可視領域の波長のレーザビームであることを特徴とする半導体薄膜の製造方法。
- 請求項7に記載の発明において、前記レーザビームはNd:YLF/SHG(パルス発振、波長527nm)、Nd:YAG/SHG(パルス発振、波長532nm)、Nd:YV04/SHG(パルス発振、波長532nm)、Nd:YV04/SHG(連続発振、波長532nm)のいずれかのレーザビームであることを特徴とする半導体薄膜の製造方法。
- 請求項1に記載の発明において、前記レーザビームはアルゴンレーザビームであることを特徴とする半導体薄膜の製造方法。
- 請求項1に記載の発明において、前記半導体薄膜はポリシリコン薄膜であることを特徴とする半導体薄膜の製造方法。
- 請求項10に記載の発明において、前記ポリシリコン薄膜によってポリシリコン薄膜トランジスタを形成することを特徴とする半導体薄膜の製造方法。
- 請求項1に記載の発明において、前記レーザビームを照射するレーザビーム照射器を用いて、アモルファス状態の前記半導体薄膜を多結晶化して多結晶半導体薄膜とすることを特徴とする半導体薄膜の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003426175A JP2005183869A (ja) | 2003-12-24 | 2003-12-24 | 半導体薄膜の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003426175A JP2005183869A (ja) | 2003-12-24 | 2003-12-24 | 半導体薄膜の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005183869A true JP2005183869A (ja) | 2005-07-07 |
Family
ID=34785784
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003426175A Pending JP2005183869A (ja) | 2003-12-24 | 2003-12-24 | 半導体薄膜の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005183869A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009218534A (ja) * | 2008-03-13 | 2009-09-24 | Semiconductor Energy Lab Co Ltd | 半導体装置、半導体装置の作製方法 |
JP2013128136A (ja) * | 2013-02-12 | 2013-06-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9088794B2 (en) | 2009-06-25 | 2015-07-21 | Gvbb Holdings S.A.R.L. | Macroblock shuffling device, macroblock shuffling method, and macroblock shuffling program |
-
2003
- 2003-12-24 JP JP2003426175A patent/JP2005183869A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009218534A (ja) * | 2008-03-13 | 2009-09-24 | Semiconductor Energy Lab Co Ltd | 半導体装置、半導体装置の作製方法 |
US9088794B2 (en) | 2009-06-25 | 2015-07-21 | Gvbb Holdings S.A.R.L. | Macroblock shuffling device, macroblock shuffling method, and macroblock shuffling program |
JP2013128136A (ja) * | 2013-02-12 | 2013-06-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7323368B2 (en) | Method for manufacturing semiconductor device and heat treatment method | |
KR101019137B1 (ko) | 레이저 조사방법 및 레이저 조사장치, 및 반도체장치의제조방법 | |
KR100729054B1 (ko) | 박막 트랜지스터 및 그 제조 방법 | |
US20020192914A1 (en) | CMOS device fabrication utilizing selective laser anneal to form raised source/drain areas | |
JP2004207337A (ja) | 薄膜トランジスタ、その製造方法及び表示デバイス | |
JP2007220918A (ja) | レーザアニール方法、薄膜半導体装置及びその製造方法、並びに表示装置及びその製造方法 | |
KR102014167B1 (ko) | 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치 | |
JP4271413B2 (ja) | 半導体装置の作製方法 | |
JP4675433B2 (ja) | 半導体装置の作製方法 | |
WO2011145286A1 (ja) | 表示用薄膜半導体装置の製造方法 | |
JPWO2004114413A1 (ja) | 半導体装置及びその製造方法 | |
JP2005183869A (ja) | 半導体薄膜の製造方法 | |
TWI237304B (en) | Method manufacturing of the semiconductor film | |
JP4987198B2 (ja) | 多結晶シリコン薄膜トランジスタの製造方法 | |
JPH0936376A (ja) | 薄膜半導体装置の製造方法 | |
JP2009016667A (ja) | 薄膜半導体装置及びその製造方法と表示装置 | |
JP2002246329A (ja) | 半導体基板の極浅pn接合の形成方法 | |
JP2001102585A (ja) | 薄膜トランジスタおよび薄膜集積回路装置とそれらの製造方法と液晶表示装置 | |
JP3602463B2 (ja) | トランジスタの作製方法 | |
JP3493160B2 (ja) | 半導体装置の作製方法 | |
JP2004103841A (ja) | 半導体装置の製造方法、半導体装置、アクティブマトリクス基板、電気光学装置 | |
JP2000277750A (ja) | 半導体装置およびその作製方法 | |
JP3993185B2 (ja) | トランジスタの作製方法 | |
JPH0352265A (ja) | 薄膜トランジスタ | |
JP2006093745A (ja) | 半導体装置及びその作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060209 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20060404 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |