JP2010040545A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2010040545A
JP2010040545A JP2008198028A JP2008198028A JP2010040545A JP 2010040545 A JP2010040545 A JP 2010040545A JP 2008198028 A JP2008198028 A JP 2008198028A JP 2008198028 A JP2008198028 A JP 2008198028A JP 2010040545 A JP2010040545 A JP 2010040545A
Authority
JP
Japan
Prior art keywords
film
semiconductor layer
light
insulating film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2008198028A
Other languages
English (en)
Inventor
Atsushi Sasaki
厚 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced LCD Technologies Development Center Co Ltd
Original Assignee
Advanced LCD Technologies Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced LCD Technologies Development Center Co Ltd filed Critical Advanced LCD Technologies Development Center Co Ltd
Priority to JP2008198028A priority Critical patent/JP2010040545A/ja
Publication of JP2010040545A publication Critical patent/JP2010040545A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】活性化のための光照射による急速加熱を行っても、ゲート電極と層間絶縁膜の界面剥離や、被照射物に損傷を与えることのない半導体装置の製造方法及び半導体装置を提供すること。
【解決手段】基板2上に半導体層5を形成する工程、半導体層5上にゲート絶縁膜6を形成する工程、ゲート絶縁膜6上に高融点金属膜を成膜する工程、高融点金属膜上にチタン膜を成膜する工程、高融点金属膜及びチタン膜をパターン状に加工し、ゲート電極8を形成する工程、ゲート電極8をマスクとして半導体層5に不純物を注入する工程、ゲート電極8を覆うように層間絶縁膜9を形成する工程、層間絶縁膜9上に半導体層5より高い融点を有する金属からなる光吸収膜10を形成する工程、光吸収膜10に光を照射し、光吸収膜10が光を吸収することで生じた熱により半導体層5中の不純物を活性化する工程とを具備することを特徴とする。
【選択図】図3

Description

本発明は、半導体装置及びその製造方法に係り、特に、液晶表示装置のような表示装置に用いる薄膜半導体装置及びその製造方法に関する。
液晶表示装置等の表示装置として、マトリクス状に配置された多数の画素を、画素毎に駆動するために、各画素に薄膜半導体装置である薄膜トランジスタ(TFT)を設けたアクティブマトリクス型の表示装置が知られている。かかる用途に用いられるTFTの製造プロセスは、以下の通りである。
まず、ガラス基板上に所定のパターンの能動層として機能する半導体層を形成する。次いで、この半導体層上に、ゲート絶縁膜及びパターニングしたゲート電極を順次形成し、このゲート電極をマスクとして、半導体層に対し不純物イオンを注入し、ソース領域、ドレイン領域を形成する。
不純物イオンの注入後、層間絶縁膜を形成し、炉アニールにより、ソース領域、ドレイン領域の不純物の活性化を行う。その後、層間絶縁膜を貫通して半導体層に達するコンタクトホールを形成し、このコンタクトホール内及び層間絶縁膜上に、ソース領域及びドレイン領域に接続するソース電極及びドレイン電極を形成して、TFTが完成する。
以上のような方法で製造される液晶表示装置のTFTでは、近年、素子の微細化が進んでいる。素子を微細化すると、電流が流れる各部の断面積が小さくなり、結果として抵抗の上昇をもたらす。そのため、特にソースおよびドレイン領域は活性化の状態によって抵抗率に差が生じるため、効率のよい活性化処理を行うことが求められている。
しかし、上述したような炉アニールでは、ガラス基板の歪点が670℃程度であるため、加熱温度に限りがあり、そのためソースおよびドレイン領域の抵抗率が十分に下がらないという問題が生じている。
そのため、活性化率を向上するひとつの方法として、フラッシュランプを光源に用いて、光を被照射物に照射し、光を吸収する半導体層を局所的に1000℃以上の高温まで昇温する方法が用いられている。
この方法によると、光を吸収する半導体層を約1400℃に加熱することができるので、短時間で効果的に多結晶シリコン層に含まれる不純物の活性化を行うことができる。この場合、ガラス基板は光を吸収しないため、加熱されず、歪みを生ずる670℃には到達しない。
また、このようなフラッシュランプを用いて半導体層を加熱する場合には、被照射部の光吸収の差などによって加熱が不均一になることを防ぐため、被照射物の全面に光吸収膜を設けた後に光照射を行う方法が用いられている(例えば、特許文献1参照)。
特開2000−138177号公報
しかしながら、上記特許文献1で提案されている方法をモリブデン合金膜などの高融点金属でゲート電極を形成した薄膜トランジスタの製造プロセスに用いると、ゲート電極とそれを覆う層間絶縁膜との界面で、光照射による加熱で生じる熱応力によりしばしば剥離が生じるという問題がある。
本発明は、以上のような事情の基になされ、活性化のための光照射による急速加熱を行っても、ゲート電極と層間絶縁膜の界面において剥離を生じることがなく、被照射物に損傷を与えることのない半導体装置の製造方法及びその方法によって製造された半導体装置を提供することを目的とする。
上記課題を解決するため、本発明の第1の態様は、基板上に半導体層を形成する工程、前記半導体層を含む前記基板上にゲート絶縁膜を形成する工程、前記ゲート絶縁膜上に高融点金属膜を成膜する工程、前記高融点金属膜上にチタン膜を成膜する工程、前記高融点金属膜及びチタン膜をパターン状に加工し、ゲート電極を形成する工程、前記ゲート電極をマスクとして前記半導体層に不純物を注入する工程、前記ゲート電極を覆うように層間絶縁膜を形成する工程、前記層間絶縁膜上に前記半導体層より高い融点を有する金属からなる光吸収膜を形成する工程、光吸収膜に光を照射し、光吸収膜が光を吸収することにより生じた熱により前記半導体層中の不純物を活性化する工程を具備することを特徴とする半導体装置の製造方法を提供する。
前記光を照射するための光源として、フラッシュランプを用いることが出来る。
本発明の第2の態様は、基板上に形成され、所定の間隔を隔てて第1の不純物領域及び第2の不純物領域を有する半導体層、前記半導体層を含む前記基板上に形成されたゲート絶縁膜、前記第1の不純物領域及び第2の不純物領域の間の領域に対応する前記ゲート絶縁膜上の領域に形成され、高融点金属膜とその上層のチタン膜で構成された積層膜からなるゲート電極、前記ゲート電極を覆うように形成された層間絶縁膜、前記層間絶縁膜に形成された貫通孔を介して前記第1の不純物領域及び第2の不純物領域に接続された配線層を具備することを特徴とする半導体装置を提供する。
以上の本発明の第1及び第2の態様において、前記高融点金属膜として、モリブデン、タンタル、タングステン、及びそれらの金属の少なくとも1種を含む合金からなる群から選ばれた金属を用いることが出来る。
また、前記光吸収膜として、チタン、クロム、モリブデン、タンタル、タングステンおよび少なくともそれらの金属を含む合金からなる群から選ばれた金属を用いることが出来る。
また、前記半導体層は、アモルファスシリコン又は多結晶シリコンからなるものとすることが出来る。
本発明によれば、ゲート電極を高融点金属とチタンとの積層により構成しているため、光照射による熱処理によっても、剥離等の損傷を生ずることのない半導体装置を得ることが可能である。
また、半導体層上に絶縁膜を介して光吸収膜を形成し、この光吸収膜に光を照射して吸収せしめ、これにより発生した熱により半導体層を加熱し、そこに含まれる不純物を活性化しているため、半導体層の加熱を均一に行うことができる。
また、半導体層に接続する配線層を形成するための開口前に光の照射による熱処理を行っているため、半導体層と開口内の金属とが熱処理によって相互拡散することがなく、また半導体層と光吸収膜とは接触しない状態で光の照射による熱処理を行っているため、半導体層と光吸収膜とが相互拡散することもない。
更に、光吸収膜は配線層形成の際に同時にパターニングされるため、光吸収膜を除去するための工程は不必要であり、本発明の方法を用いることによる工程数の増加は1工程(光吸収膜の成膜工程)のみである。
以下、図面を参照して本発明の実施形態について説明する。
本発明は、ゲート電極を高融点金属膜とチタン膜の2層構造により構成したことを特徴とする。ゲート電極を高融点金属膜のみにより構成した場合には、プロセスの過程で高融点金属膜の表面に生じた高融点金属の酸化膜と層間絶縁膜の剥離強度が弱いため、光の照射により加熱して半導体層中の不純物の活性化を行う際に、熱応力により、ゲート電極と層間絶縁膜との間で剥離が生ずるという問題があった。本発明では、ゲート電極を高融点金属膜とチタン膜の2層構造により構成し、ゲート電極の表面に表面の酸化が生じても層間絶縁膜との剥離強度が高いチタンを設けているため、熱応力が加わったとしても、ゲート電極と層間絶縁膜との間で剥離が生ずることがない。
図1〜4は、本発明の一実施形態に係る薄膜トランジスタ(TFT)の製造方法を工程順に示す断面図である。
まず、被処理基板1を用意する。この実施形態では、被処理基板1としてガラス基板2上にSiOからなる下地絶縁層3が形成された基板を用いている。このガラス基板1上(下地絶縁層3上)の略全面に層厚が例えば50nmとなるようにアモルファスシリコン層4を形成する。その後、温度500℃の雰囲気中でアニール処理を施し、このアモルファスシリコン層4中の水素を離脱させる(図1(a))。
次いで、例えばELA(Excimer Laser Anneal)法により、このアモルファスシリコン層4を結晶化して、多結晶シリコン層5とする(図1(b))。
次に、PEP(Photo Engraving Process、いわゆるフォトリソグラフィー)により多結晶シリコン層5上に所定の形状のレジストマスクを形成し、このレジストマスクをマスクとして、反応性イオンエッチング法により多結晶シリコン層5にエッチングを施すことによって、多結晶シリコン層5を島形状に加工する(図1(c))。
その後、PE−CVD(Plasma Enhanced Chemical Vapor Deposition)法を用いて、島形状に加工された多結晶シリコン層5及び下地絶縁層3を覆うように、SiOからなるゲート絶縁膜6を形成する(図1(d))。
次に、ゲート絶縁膜6上の略全面に高融点金属層、例えばモリブデンタングステン層7a及びチタン層7bをスパッタリングにより形成する(図2(a))。
なお、高融点金属層7aの膜厚は、100〜300nm、チタン層7bの膜厚は、高融点金属層7aの膜厚の10分の1程度の10〜30nmであるのが好ましく、本実施形態では、モリブデンタングステン層7aの膜厚を200nm、チタン層7bの膜厚を20nmとした。
そして、チタン層7b上にPEPにより所定の形状のレジストマスクを形成した後、このレジストマスクをマスクとして反応性イオンエッチング法により、モリブデンタングステン層7a及びチタン層7bの不要部分を除去し、モリブデンタングステン層8a及びチタン層8bからなるゲート電極8を形成する(図2(b))。
次に、ゲート電極層8をマスクとして、多結晶シリコン層5に不純物領域、例えばソース領域及びドレイン領域形成のために不純物イオン(リンもしくはボロン等)を注入する(図2(c))。
次いで、全面にSiOからなる層間絶縁膜9を形成する(図2(d))。
その後、層間絶縁膜9の全面を覆うように光吸収膜10を成膜する(図3(a))。光吸収膜10が照射する光を十分に吸収するためには、金属膜の場合で100〜200nm程度の膜厚にすることが望ましい。また、金属膜の材質は、多結晶シリコン層5の融点(1410℃)よりも高い融点の金属を用いることが望ましい。
光吸収膜10を構成する金属の具体例として、チタン(融点:1660℃)、クロム(融点:1857℃)、モリブデン(融点:2620℃)、タンタル(融点:2996℃)、タングステン(融点:3410℃)およびそれらの金属をベースにした合金があげられる。
次に、フラッシュランプ12により、光吸収膜10に光を照射する(図3(b))。
光吸収膜10を構成する材料の近紫外域吸収特性に関しては、反射の少ないクロムやタンタルが好ましい特性を有しているが、配線膜の一部としても用いることができるチタンも光照射後の工程を考慮すると実用的な選択肢の一つとなる。
光照射の手段としては、本実施形態ではランプユニット11を用いている。ランプユニット11は、複数のフラッシュランプ12とリフレクタ13とにより構成される。フラッシュランプ12は、キセノンなどの不活性ガスを放電で励起して発光させるランプであり、例えば棒状のキセノンフラッシュランプを用いることができる。キセノンフラッシュランプは、その内部にキセノンガスが封入され、その両端にコンデンサーに接続された陽極及び陰極が配置された石英ガラス管であり、駆動電源回路のコンデンサーに蓄えられた電気が石英ガラス管内に流れ、その放電でキセノンガスが励起され、その脱励起過程において、光が放出される。
フラッシュランプ光は、紫外線から可視領域に極大強度を有しており、パルス幅が0.1ms〜100msのキセノンフラッシュランプ光を照射することで、短時間での効率的なアニール処理により、不純物イオンの活性化を行うことができる。なお、キセノンフラッシュランプとしては、紫外から可視光領域に光強度を有するものが好適である。
フラッシュランプ12の光で100nmより薄い多結晶シリコン層5を直接加熱しようとすると、多結晶シリコン層5の光吸収特性により主に紫外光が多結晶シリコン層5の発熱に寄与する。従って、多結晶シリコン層5に直接光を照射して加熱すると、熱効率が低くなる。
これに対し、光吸収膜10に光を照射し、光吸収膜10を発熱させて得られる熱により間接的に多結晶シリコン層5を加熱すると、光吸収膜10表面の反射で失われるエネルギーはあるが、反射されずに入射したエネルギーは多結晶シリコン層5に比べてより広い帯域で吸収されるため、光の利用効率が高くなるという利点がある。
次に、光吸収膜10への光照射の後、光吸収膜10、層間絶縁膜9、及びゲ−ト絶縁膜6を貫通して配線接続のための開口部を設ける(図3(c))。次いで、光吸収膜10上に導電層14を形成する(図4(a))。この際、開口部は導電層14により埋められる。
その後、導電層14及び光吸収膜10をパターニングして、配線層15a,15bを形成することにより、薄膜トランジスタが得られる(図4(b))。
なお、配線層15a,15bにおいて、導電層14により埋められた開口部の周縁は、導電層14のパターンと光吸収膜10のパターンの2層構造となる。また、光吸収膜10が金属からなる場合には、光吸収膜10のパターンは配線層15a,15bの一部となり、抵抗の低減に寄与する。
以上のように、本実施形態に係る薄膜トランジスタの製造方法では、図3(b)に示すように、フラッシュランプ12により光吸収膜10に光を照射し、不純物イオンを活性化する際に、ゲート電極8と層間絶縁膜9との間で剥離が生ずることはなかった。これは、ゲート電極8が高融点金属とチタンとの積層により構成されており、即ち上面にチタンの薄い層が介在するためである。
なお、以上の実施形態では、多結晶シリコン層5上に層間絶縁膜9を介して光吸収膜10を形成し、この光吸収膜10にフラッシュランプ12から光を照射して吸収せしめ、これにより発生した熱により多結晶シリコン層5を加熱し、そこに含まれる不純物を活性化しているため、多結晶シリコン層5の加熱を均一に行うことができる。
また、多結晶シリコン層5に接続する配線層形成のための開口の形成前に光の照射による熱処理を行っているため、多結晶シリコン層5と配線層15a,15bとが熱処理によって相互拡散することがなく、また多結晶シリコン層5と光吸収膜10とは接触しない状態で光の照射による熱処理を行っているため、多結晶シリコン層5と光吸収膜10とが相互拡散することもない。更に、光吸収膜10は配線層15a,15b形成の際に同時にパターニングされるため、光吸収膜10を除去するための工程は不必要であり、工程数の増加は1工程(光吸収膜の成膜工程)のみである。
なお、以上の実施形態では、ランプユニット11の光源としてフラッシュランプ12を用いたが、フラッシュランプ12による光の照射の代わりにCW−YAGレーザー光を照射、例えば走査してもよい。
また、ゲート電極を構成する高融点金属は、モリブデンタングステンに限らず、タンタル、モリブデン、タングステンの単体を用いることも可能である。
本発明の一実施形態に係る薄膜トランジスタ(TFT)の製造方法を工程順に示す断面図である。 本発明の一実施形態に係る薄膜トランジスタ(TFT)の製造方法を工程順に示す断面図である。 本発明の一実施形態に係る薄膜トランジスタ(TFT)の製造方法を工程順に示す断面図である。 本発明の一実施形態に係る薄膜トランジスタ(TFT)の製造方法を工程順に示す断面図である。
符号の説明
1…被処理基板、2…ガラス基板、3…下地絶縁層、4…アモルファスシリコン層、5…多結晶シリコン、6…ゲート絶縁膜、7a,8a…モリブデンタングステン層、7b,8b…チタン層、8…ゲート電極、9…層間絶縁膜、10…光吸収膜、11…ランプユニット、12…フラッシュランプ、13…リフレクタ、14…導電層、15a,15b…配線層。

Claims (9)

  1. 基板上に半導体層を形成する工程、
    前記半導体層を含む前記基板上にゲート絶縁膜を形成する工程、
    前記ゲート絶縁膜上に高融点金属膜を成膜する工程、
    前記高融点金属膜上にチタン膜を成膜する工程、
    前記高融点金属膜及びチタン膜をパターン状に加工し、ゲート電極を形成する工程、
    前記ゲート電極をマスクとして前記半導体層に不純物を注入する工程、
    前記ゲート電極を覆うように層間絶縁膜を形成する工程、
    前記層間絶縁膜上に前記半導体層より高い融点を有する金属からなる光吸収膜を形成する工程、
    光吸収膜に光を照射し、光吸収膜が光を吸収することにより生じた熱により前記半導体層中の不純物を活性化する工程、
    を具備することを特徴とする半導体装置の製造方法。
  2. 前記高融点金属膜は、モリブデン、タンタル、タングステン、及びそれらの金属の少なくとも1種を含む合金からなる群から選ばれた金属からなることを特徴とする請求項1に記載の半導体装置の製造方法。
  3. 前記光吸収膜は、チタン、クロム、モリブデン、タンタル、タングステンおよび少なくともそれらの金属を含む合金からなる群から選ばれた金属からなることを特徴とする請求項1または2に記載の半導体装置の製造方法。
  4. 前記半導体層は、アモルファスシリコン又は多結晶シリコンからなることを特徴とする請求項1〜3のいずれかに記載の半導体装置の製造方法。
  5. 前記光を照射するのに用いる光源が、フラッシュランプであることを特徴とする請求項1〜4のいずれかに記載の半導体装置の製造方法。
  6. 基板上に形成され、所定の間隔を隔てて第1の不純物領域及び第2の不純物領域を有する半導体層、
    前記半導体層を含む前記基板上に形成されたゲート絶縁膜、
    前記第1の不純物領域及び第2の不純物領域の間の領域に対応する前記ゲート絶縁膜上の領域に形成され、高融点金属膜とその上層のチタン膜で構成された積層膜からなるゲート電極、
    前記ゲート電極を覆うように形成された層間絶縁膜、
    前記層間絶縁膜に形成された貫通孔を介して前記第1の不純物領域及び第2の不純物領域に接続された配線層を具備することを特徴とする半導体装置。
  7. 前記高融点金属膜は、モリブデン、タンタル、タングステンおよび少なくともそれらの金属を含む合金からなる群から選ばれた金属からなることを特徴とする請求項6に記載の半導体装置。
  8. 前記光吸収膜は、チタン、クロム、モリブデン、タンタル、タングステンおよび少なくともそれらの金属を含む合金からなる群から選ばれた金属からなることを特徴とする請求項6又は7に記載の半導体装置。
  9. 前記半導体層を構成するシリコンがアモルファスシリコンまたは多結晶シリコンであることを特徴とする請求項6〜8のいずれかに記載の半導体装置。
JP2008198028A 2008-07-31 2008-07-31 半導体装置及びその製造方法 Withdrawn JP2010040545A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008198028A JP2010040545A (ja) 2008-07-31 2008-07-31 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008198028A JP2010040545A (ja) 2008-07-31 2008-07-31 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2010040545A true JP2010040545A (ja) 2010-02-18

Family

ID=42012821

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008198028A Withdrawn JP2010040545A (ja) 2008-07-31 2008-07-31 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2010040545A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101307687B1 (ko) 2010-09-08 2013-09-12 가부시끼가이샤 도시바 반도체장치의 제조방법
US9548205B2 (en) 2014-04-18 2017-01-17 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101307687B1 (ko) 2010-09-08 2013-09-12 가부시끼가이샤 도시바 반도체장치의 제조방법
US9548205B2 (en) 2014-04-18 2017-01-17 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device

Similar Documents

Publication Publication Date Title
US7323368B2 (en) Method for manufacturing semiconductor device and heat treatment method
JP4387091B2 (ja) 薄膜トランジスタの作製方法
TW586141B (en) Semiconductor device and method of manufacturing the same
JP3600229B2 (ja) 電界効果型トランジスタの製造方法
JP2007324425A (ja) 薄膜半導体装置及びその製造方法と表示装置
JP2011135051A (ja) Soi基板の作製方法
JP4071005B2 (ja) 半導体装置の作製方法
WO2015123913A1 (zh) 制作低温多晶硅薄膜晶体管和阵列基板的方法
JP2010040545A (ja) 半導体装置及びその製造方法
JP4937546B2 (ja) 半導体装置の製造方法および表示装置
JP2009094404A (ja) 熱処理方法及び熱処理装置
JP2010050152A (ja) 半導体装置及びその製造方法
JP2008226993A (ja) 半導体装置及びその製造方法
JP4907063B2 (ja) 半導体装置の作製方法
JP2010177325A (ja) 薄膜トランジスターの製造方法
JP4176362B2 (ja) 半導体装置の作製方法
JPH08148692A (ja) 薄膜半導体装置の製造方法
JP2010262965A (ja) トランジスターの製造方法
JP2005136138A (ja) 薄膜半導体装置の製造方法、薄膜半導体装置、表示装置の製造方法、および表示装置
JP5332030B2 (ja) 薄膜トランジスタ基板及びその製造方法
JP5005881B2 (ja) 半導体装置の作製方法
JPWO2006013898A1 (ja) 半導体装置の製造方法
JP2007059794A (ja) 半導体装置の製造方法、薄膜トランジスタ及び表示装置
JP4689155B2 (ja) 半導体装置の作製方法
JP2009076678A (ja) 熱処理装置及び熱処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110621

A072 Dismissal of procedure

Free format text: JAPANESE INTERMEDIATE CODE: A073

Effective date: 20121106

A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20121106