JP2007059794A - 半導体装置の製造方法、薄膜トランジスタ及び表示装置 - Google Patents

Abstract

【課題】ソース領域及びドレイン領域における不純物の活性化及びコンタクト抵抗の低減を効率良く行うことができる、生産性に優れた半導体装置の製造方法を提供すること。
【解決手段】基板上に半導体膜を形成する工程、前記半導体膜を含む前記基板上にゲート絶縁膜を形成する工程、前記ゲート絶縁膜上にゲート電極を形成する工程、前記ゲート電極をマスクとして前記ゲート絶縁膜をエッチングし、前記半導体膜を露出する工程、全面に金属層を形成する工程、前記ゲート電極をマスクとして前記半導体膜に不純物を注入する工程、及び前記不純物注入領域に熱処理を施し、前記半導体膜中の不純物を活性化するとともに、前記半導体膜と金属層との界面に金属シリサイド層を形成する工程を具備することを特徴とする。
【選択図】図３

Description

本発明は、半導体装置の製造方法、薄膜トランジスタ及び表示装置に係り、特に、液晶表示装置用薄膜トランジスタのコンタクト抵抗低減技術に関する。

液晶表示装置等の表示装置として、マトリクス状に配置された多数の画素を、画素毎に駆動するために、各画素に薄膜半導体装置である薄膜トランジスタ（ＴＦＴ）を設けたアクティブマトリクス型の表示装置が知られている。かかる用途に用いられるＴＦＴとしては、多結晶シリコンＴＦＴが広く用いられている。このような多結晶シリコンＴＦＴの製造プロセスは、以下の通りである。

まず、非結晶シリコン膜にレーザ照射によりアニールして多結晶化し、得られた多結晶シリコン膜を所定の形状にパターニングすることにより、能動層として機能する多結晶シリコン膜を形成する。なお、レーザー照射については、例えば、特許文献１に記載されている。

次いで、パターニングされた多結晶シリコン膜上に、ゲート絶縁膜及びパターニングしたゲート電極を順次形成し、このゲート電極をマスクとして、多結晶シリコン膜に対し、不純物イオンを注入し、ソース領域、ドレイン領域を形成する。この時、多結晶シリコン膜において、ゲート電極の直下に位置し、不純物イオンが導入されなかった部分はチャネル領域となる。

不純物イオンの注入後、層間絶縁膜を形成し、ファーネス炉アニールにより、ソース領域、ドレイン領域の不純物の活性化を行う。次に、層間絶縁膜を貫通して多結晶シリコン膜に達するコンタクトホールを形成し、このコンタクトホール内及び層間絶縁膜上に、ソース領域及びドレイン領域に接続するソース電極及びドレイン電極を形成して、多結晶シリコンＴＦＴが完成する。

このような方法により製造された多結晶シリコンＴＦＴにおいて、不純物イオンの活性化をファーネス炉でのアニールにより行う方法によると、ガラス基板を用いる表示装置では処理温度を高くすることができないため、十分な不純物の活性化を行うことができず、加えて熱処理に長時間を要し、生産性の観点から好ましくない。また、ソース領域及びドレイン領域と、ソース電極及びドレイン電極との間のコンタクト抵抗が高いという問題もある。
特開昭５８−１８６９４９号公報

本発明は、このような事情に鑑みてなされたものであり、ソース領域及びドレイン領域における不純物イオンの活性化、及びソース領域及びドレイン領域とソース電極及びドレイン電極との間の良好なオーミックコンタクトの形成を、効率よく行うことを可能とする半導体装置の製造方法、薄膜トランジスタ及び表示装置を提供することを目的とする。

上記課題を解決するため、本発明の第１の態様は、基板上に半導体膜を形成する工程、前記半導体膜を含む前記基板上にゲート絶縁膜を形成する工程、前記ゲート絶縁膜上にゲート電極を形成する工程、前記ゲート電極をマスクとして前記ゲート絶縁膜をエッチングし、前記半導体膜を露出する工程、全面に金属層を形成する工程、前記ゲート電極をマスクとして前記半導体膜に不純物を注入する工程、及び前記不純物注入領域に熱処理を施し、前記半導体膜中の不純物を活性化するとともに、前記半導体膜と金属層との界面に金属シリサイド層を形成する工程を具備することを特徴とする半導体装置の製造方法を提供する。

以上のように構成される本発明の第１の態様に係る半導体装置の製造方法において、熱処理は、金属膜に、フラッシュランプ光を照射すること又はレーザ光を照射することにより行うことができる。この場合、熱処理を、金属膜にフラッシュランプ光を照射することにより行い、フラッシュランプをキセノンランプとすることができる。

本発明の第２の態様は、基板上に所定パターンの半導体膜を形成する工程、前記パターニングされた半導体膜を含む前記基板上にゲート絶縁膜を形成する工程、前記ゲート絶縁膜上にゲート電極を形成する工程、前記ゲート電極をマスクとして前記半導体膜に不純物を注入して、低濃度不純物層を形成する工程全面にサイドウォール膜を形成する工程、前記サイドウォール膜をドライエッチングにより処理して、前記ゲート絶縁膜を選択的にエッチングして前記半導体膜を露出するとともに、ゲート電極の側面にサイドウォールを形成する工程、全面に金属層を形成する工程、前記ゲート電極をマスクとして前記半導体膜に不純物を注入して、高濃度不純物層を形成する工程、前記金属層にフラッシュランプ光を照射して、前記半導体膜と金属層との界面に金属シリサイド層を形成するともに、前記半導体膜中の不純物を活性化する工程、及び前記金属層を除去して、金属シリサイド層を残す工程を具備することを特徴とする半導体装置の製造方法を提供する。

以上のように構成される本発明の第２の態様に係る半導体装置の製造方法において、フラッシュランプとして、キセノンランプを用いることができる。

また、以上の発明の第１及び第２の態様に係る半導体装置の製造方法において、金属層を、Ｎｉ層、Ｃｏ層、Ｍｏ層、及びＴｉ層からなる群から選ばれた層とすることが望ましい。

本発明の第１の態様によると、ソース・ドレイン領域における不純物の活性化と、シリサイド層の形成を、１回の熱処理により同時に行っているため、効率のよい半導体装置の製造が可能である。また、本発明の第２の態様によると、ソース領域及びドレイン領域とソース電極及びドレイン電極との間のシリサイドの形成を、フラッシュランプを用いて行っているため、基板を損傷させることなく、短時間で効率のよいオーミックコンタクトの形成が可能である。

以下、本発明を実施するための最良の形態について説明する。
第１の実施形態
図１〜図４は、本発明の第１の実施形態に係る、液晶表示装置を駆動する薄膜トランジスタ（ＴＦＴ）の製造方法を工程順に示す断面図である。
まず、被処理基板１を用意する。この実施形態では、被処理基板１として透明基体２上に下地絶縁層３が形成された基板を用いている。この被処理基板１上（下地絶縁層３上）の略全面に層厚が例えば５０ｎｍとなるようにアモルファスシリコン層４を形成する。その後、温度５００℃の雰囲気中でアニール処理を施し、このアモルファスシリコン層４中の水素を離脱させる（図１（ａ））。

次いで、例えばＥＬＡ（Excimer Laser Anneal）法により、このアモルファスシリコン層５０を結晶化して、ポリシリコン層５とする（図１（ｂ））。

次に、ＰＥＰ（Photo Engraving Process、いわゆるフォトリソグラフィー）によりポリシリコン層５上に所定の形状のレジストマスクを形成し、このレジストマスクをマスクとして、ＣＤＥ（Chemical Dry Etching）法によりポリシリコン層５にエッチングを施すことによって、ポリシリコン層５を島形状に加工する（図１（ｃ））。

その後、ＰＥ−ＣＶＤ（Plasma Enhanced Chemical Vapor Deposition）法を用いて、島形状に加工されたポリシリコン層５及び下地絶縁層３を覆うように、ゲート絶縁膜６を形成する（図１（ｄ））。

次に、ゲート絶縁膜６上の略全面に金属層、例えばモリブデンタングステン層７形成する（図２（ａ））。そして、モリブデンタングステン層７上にＰＥＰにより所定の形状のレジストマスクを形成した後、このレジストマスクをマスクとして反応性イオンエッチング法により、モリブデンタングステン層の不要部分を除去し、ゲート電極８を形成する（図２（ｂ））。

次に、ゲート電極層８をマスクとして、ポリシリコン層５に不純物領域、例えばソース領域及びドレイン領域形成のために不純物イオン（リンもしくはボロン等）を注入する（図２（ｃ））。

次いで、ドライエッチングを施して、ゲート絶縁膜６をエッチングし、ポリシリコン層５を露出する（図２（ｄ））。

次に、シリサイドを形成するための金属、例えばＮｉ、Ｃｏ、Ｍｏ、又はＴｉ等からなる金属層９を、５〜３０ｎｍの厚さに、全面に形成する。本実施形態では、金属層９として、例えばＭｏ層を、例えば１５ｎｍの膜厚に形成する（図３（ａ））。

その後、フラッシュランプ光を照射することにより、ポリシリコン層５中の不純物イオンが活性化されて、ソース・ドレイン領域１０ａ，１０ｂが形成されるとともに、ソース・ドレイン領域１０ａ，１０ｂとＭｏ層９との界面に、モリブデンシリサイド層１１が形成される（図３（ｂ））。

フラッシュランプ光は、紫外線から可視領域に極大強度を有しており、パルス幅が０．１ｍｓ〜１００ｍｓのキセノンフラッシュランプを照射することで、短時間での効率的なアニール処理により、不純物イオンの活性化及びシリサイド層１１の形成が可能であり、凝集も生じにくい。キセノンフラッシュランプとしては、紫外から可視光領域に光強度を有するものが好適である。

フラッシュランプ装置として、図５に示すように、気密容器２１内に試料２２と対向して配置された複数本の棒状のキセノンフラッシュランプ２３とを備えている構造のものを用いることができる。キセノンフラッシュランプ２３の上方には、上方に放射されたランプ光を試料２２方向に反射させるために、リフレクタ２４が配置され、キセノンフラッシュランプ２３の光は、例えば石英等の紫外線から可視領域の光の透過性を有する透光板２５を通過して試料２２に照射される。

なお、光の均一性を高めるために、光拡散板２６を配置してもよい。また、試料２２を支持するプレート２７に加熱手段を配置して予備加熱（例えば２５０〜５５０℃）を行うようにしてもよい。キセノンフラッシュランプ２３は、その内部にキセノンガスが封入され、その両端にコンデンサーに接続された陽極及び陰極が配置された石英ガラス管であり、駆動電源回路のコンデンサーに蓄えられた電気が石英ガラス管内に流れ、その時に生ずるジュール熱でキセノンガスが加熱されて、光が放出される。

フラッシュランプ光の照射により形成されたシリサイド層１１は、Ｍｏ層９がポリシリコン層５と接触している領域でのみ形成され、その他のところでは形成されない。そのため、Ｍｏ層９のままの領域をウェットエッチング法により除去する（図３（ｃ））。

次に、全面に層間絶縁層１２を形成し（図３（ｄ））、この層間絶縁層１２に、ソース領域１０ａ上のシリサイド層１１の少なくとも一部及びドレイン領域１０ｂ上のシリサイド層１１の少なくとも一部を露出させるように、コンタクトホール１３を形成する（図４（ａ））。

次いで、コンタクトホール１３を埋めるようにＡｌ層１４を形成し（図４（ｂ））、パターニングすることにより、ソース電極１５ａ及びドレイン電極１５ｂを形成して、ＴＦＴが完成する（図４（ｃ））。なお、ドレイン電極１５ｂは、信号配線（図示せず）と一体的に形成されており、ソース電極１５ａには、画素電極（図示せず）が接続されている。また、ゲート電極１０は、走査電極（図示せず）と一体的に形成されている。

以上のようにして製造された液晶表示装置駆動用ＴＦＴでは、シリサイド層１１上に設けられたソース電極１５ａは、シリサイド層１１を介してソース領域１０ａと電気的に接続することとなり、ソース電極１５ａと半導体層５とのコンタクト抵抗を低減させることができるので、オン電流を増大させることができる。また、シリサイド層１１上に設けられたドレイン電極１５ｂは、シリサイド層１１を介してドレイン領域１０ｂと電気的に接続することとなり、ドレイン電極１５ｂと半導体層５とのコンタクト抵抗を低減させることができるので、オン電流を増大させることができる。

また、本実施形態のＴＦＴの形成プロセスによれば、少なくともソース領域１０ａ及びドレイン領域１０ｂと接触するように半導体層５上にシリサイド化が可能な金属層９を形成し、短時間かつ金属層を直接フラッシュランプ光照射によりアニールすることでシリサイド層を形成している。したがって、基板温度を高温にする必要はなく、プロセス温度は低温で凝集も生じにくく、ソース電極１５ａ及びドレイン電極１５ｂと半導体層５とのコンタクト抵抗を低減させるシリサイド層１１を低温且つ安価に設けることができるという利点がある。

更に、このようなシリサイド層１１の形成と同時に半導体層５内の不純物の活性化を行っているため、工程数の削減及びプロセスの効率化を図ることができる。

なお、以上の実施形態では、フラッシュランプの照射によりシリサイド層１１を形成するとともに、不純物の活性化を行ったが、フラッシュランプの照射の代わりにＣＷ−ＹＡＧレーザー光を走査してもよい。

第２の実施形態
図６及び図７は、本発明の第２の実施形態に係る、液晶表示装置を駆動する薄膜トランジスタの製造方法を工程順に示す断面図である。

なお、ゲート電極８を形成するまでの工程は、第１の実施形態における図１（ａ）から図２（ｂ）までの工程と同様であるので、その説明は省略する。

ゲート絶縁膜６上にゲート電極８を形成した後、ゲート電極８をマスクとして、ポリシリコン層５に低濃度不純物領域形成のために不純物イオン（リンもしくはボロン等）を注入する（図６（ａ））。

次いで、全面にサイドウォール層となる例えば酸化シリコン層（図示せず）を全面に形成した後、酸化シリコン層及びゲート絶縁膜６にドライエッチングを適用し、ゲート電極８の両サイドにサイドウォール３１を残すように、酸化シリコン層及びゲート絶縁膜６を除去する（図６（ｂ））。

次に、シリサイドを形成するための、例えばＮｉ、Ｃｏ、Ｍｏ、Ｔｉ等からなる金属層３２を全面に形成する。本実施形態では、金属層３２として、例えばＭｏ層を、例えば１５ｎｍの膜厚に形成する。

次に、ゲート電極８とサイドウォール３１をマスクとして、ポリシリコン相５に高濃度不純物領域形成のために不純物イオン（リンもしくはボロン等）を注入する。

その後、フラッシュランプ光を照射することにより、半導体層５とＭｏ層３２との界面に、モリブデンシリサイド層３３が形成される（図６（ｃ））。

フラッシュランプ光は、紫外線から可視領域に極大強度を有し、パルス幅が０．１ｍｓ〜１００ｍｓのキセノンフラッシュランプを用いることで、短時間での効率的なアニール処理によりモリブデンシリサイド層３３の形成が可能であり、凝集も生じにくい。このとき、モリブデンシリサイド層３３は、金属層３２がポリシリコン層５と接触している領域で形成され、その他のところでは生じないため、金属層３２のままの領域をウェットエッチング法により除去する（図６（ｄ））。このフラッシュランプ光の照射により、ポリシリコン層５中の不純物イオンも活性化されて、ソース・ドレイン領域１０ａ，１０ｂが形成される。

次に、全面に層間絶縁層３５を形成し、この層間絶縁層３５に、ソース領域３４ａ上のモリブデンシリサイド層３３の少なくとも一部及びドレイン領域３４ｂ上のモリブデンシリサイド層３３の少なくとも一部を露出させるように、コンタクトホール３６を形成する（図７（ａ））。

次いで、コンタクトホール３６を埋めるようにＡｌ層を形成し、パターニングすることにより、ソース電極３７ａ及びドレイン電極３７ｂを形成して、ＴＦＴが完成する（図７（ｂ））。

なお、以上の実施形態では、このフラッシュランプ光の照射によりモリブデンシリサイド層１１を形成するとともに、不純物の活性化を行ったが、フラッシュランプの照射の代わりにＣＷ−ＹＡＧレーザ光を照射、例えば走査してもよい。

以上のようにして製造されたＴＦＴでは、モリブデンシリサイド層３３上に設けられたソース電極３７ａは、モリブデンシリサイド層３３を介してソース領域３４ａと電気的に接続することとなり、ソース電極３７ａとポリシリコン層５とのコンタクト抵抗を低減させることができるので、オン電流を増大させることができる。また、モリブデンシリサイド層３３上に設けられたドレイン電極３７ｂは、モリブデンシリサイド層３３を介してドレイン領域３４ｂと電気的に接続することとなり、ドレイン電極３７ｂとポリシリコン層５とのコンタクト抵抗を低減させることができるので、オン電流を増大させることができる。

また、本実施形態のＴＦＴの形成プロセスによれば、少なくともソース領域３４ａ及びドレイン領域３４ｂと接触するようにシリサイド化が可能な金属層３２を形成し、金属層３２を直接フラッシュランプ光照射によりアニールすることで、短時間または瞬時の照射によりシリサイド層３３を形成している。したがって、基板温度を高温にする必要はなく、プロセス温度は低温で凝集も生じにくく、ソース電極３７ａ及びドレイン電極３７ｂとポリシリコン層５とのコンタクト抵抗を低減させるシリサイド層３３を、低温で且つ安価に設けることができるという利点がある。依って、表示装置の基板としてプラスチック基板などの安価な材料を使用することができる。

上記半導体装置の製造方法は、表示装置例えば液体表示装置の各画素部に形成されるスイッチング回路や表示制御回路などを構成する薄膜トランジスタの製造に適用することにより、表示装置を製造することができる。

本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第１の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第１及び第２の実施形態に係る半導体装置の製造方法に用いるフラッシュランプ装置を示す図である。 本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。 本発明の第２の実施形態に係る半導体装置の製造方法を工程順に示す断面図である。

符号の説明

１・・・被処理基板、２・・・透明基体、３・・・下地絶縁層、４・・・アモルファスシリコン層、５・・・ポリシリコン層、６・・・ゲート絶縁膜、７・・・モリブデンタングステン層、８・・・ゲート電極、９，３２・・・金属層、１０ａ，３４ａ・・・ソース領域、１０ｂ，３４ｂ・・・ドレイン領域、１１，３３・・・モリブデンシリサイド層、１２，３５・・・層間絶縁層、１３，３６・・・コンタクトホール、１４・・・Ａｌ層、１５ａ，３７ａ・・・ソース電極、１５ｂ，３７ｂ・・・ドレイン電極、２１・・・気密容器、２２・・・試料、２３・・・キセノンフラッシュランプ、２４・・・リフレクタ、２５・・・透光板、２６・・・光拡散板、２７・・・プレート、３１・・・サイドウォール。

Claims (8)

1. 基板上に半導体膜を形成する工程、
   前記半導体膜を含む前記基板上にゲート絶縁膜を形成する工程、
   前記ゲート絶縁膜上にゲート電極を形成する工程、
   前記ゲート電極をマスクとして前記ゲート絶縁膜をエッチングし、前記半導体膜を露出する工程、
   全面に金属層を形成する工程、
   前記ゲート電極をマスクとして前記半導体膜に不純物を注入する工程、及び
   前記不純物注入領域に熱処理を施し、前記半導体膜中の不純物を活性化するとともに、前記半導体膜と金属層との界面に金属シリサイド層を形成する工程
   を具備することを特徴とする半導体装置の製造方法。
2. 前記熱処理は、前記金属層に、フラッシュランプ光を照射すること又はレーザ光を照射することにより行われることを特徴とする請求項１に記載の半導体装置の製造方法。
3. 前記熱処理は、前記金属にフラッシュランプ光を照射することにより行われ、前記フラッシュランプは、キセノンランプであることを特徴とする請求項２に記載の半導体装置の製造方法。
4. 基板上に所定パターンの半導体膜を形成する工程、
   前記パターニングされた半導体膜を含む前記基板上にゲート絶縁膜を形成する工程、
   前記ゲート絶縁膜上にゲート電極を形成する工程、
   前記ゲート電極をマスクとして前記半導体膜に不純物を注入して、低濃度不純物層を形成する工程
   全面にサイドウォール膜を形成する工程、
   前記サイドウォール膜をドライエッチングにより処理して、前記ゲート絶縁膜を選択的にエッチングして前記半導体膜を露出するとともに、ゲート電極の側面にサイドウォールを形成する工程、
   全面に金属層を形成する工程、
   前記ゲート電極をマスクとして前記半導体膜に不純物を注入して、高濃度不純物層を形成する工程、
   前記金属層にフラッシュランプ光を照射して、前記半導体膜と金属層との界面に金属シリサイド層を形成するともに、前記半導体膜中の不純物を活性化する工程、及び
   前記金属層を除去して、金属シリサイド層を残す工程
   を具備することを特徴とする半導体装置の製造方法。
5. 前記フラッシュランプは、キセノンランプであることを特徴とする請求項４に記載の半導体装置の製造方法。
6. 前記金属層は、Ｎｉ層、Ｃｏ層、Ｍｏ層、及びＴｉ層からなる群から選ばれた層であることを特徴とする請求項１〜５のいずれかに記載の半導体装置の製造方法。
7. 請求項１〜６のいずれか１項に記載の半導体装置の製造方法により製造された薄膜トランジスタ。
8. 請求項１〜６のいずれか１項に記載の半導体装置の製造方法により製造された半導体装置により画素選択用スイッチング回路を構成してなることを特徴とする表示装置。

Images