JP2016058668A - 半導体製造方法および半導体製造装置 - Google Patents

半導体製造方法および半導体製造装置 Download PDF

Info

Publication number
JP2016058668A
JP2016058668A JP2014185838A JP2014185838A JP2016058668A JP 2016058668 A JP2016058668 A JP 2016058668A JP 2014185838 A JP2014185838 A JP 2014185838A JP 2014185838 A JP2014185838 A JP 2014185838A JP 2016058668 A JP2016058668 A JP 2016058668A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
semiconductor manufacturing
light
impurity region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014185838A
Other languages
English (en)
Other versions
JP6425950B2 (ja
Inventor
青山　敬幸
Takayuki Aoyama
敬幸 青山
加藤　慎一
Shinichi Kato
慎一 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2014185838A priority Critical patent/JP6425950B2/ja
Priority to US14/751,309 priority patent/US9769880B2/en
Priority to KR1020150108665A priority patent/KR101831488B1/ko
Priority to TW104127052A priority patent/TWI576904B/zh
Priority to CN201811542249.XA priority patent/CN110010448B/zh
Priority to CN201510578248.0A priority patent/CN105428400B/zh
Publication of JP2016058668A publication Critical patent/JP2016058668A/ja
Priority to US15/679,911 priority patent/US10028336B2/en
Priority to KR1020180016472A priority patent/KR101883135B1/ko
Application granted granted Critical
Publication of JP6425950B2 publication Critical patent/JP6425950B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/0033—Heating devices using lamps
    • H05B3/0038—Heating devices using lamps for industrial applications
    • H05B3/0047—Heating devices using lamps for industrial applications for semiconductor manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation

Abstract

【課題】デバイス特性を劣化させることなく低いコンタクト抵抗を得ることができる半導体製造方法および半導体製造装置を提供する。
【解決手段】金属層が形成された半導体基板Ｗの表面にフラッシュランプＦＬから１秒以下の照射時間にてフラッシュ光を照射することによって、金属層および不純物領域を含む半導体基板Ｗの表面を瞬間的に１０００℃以上の処理温度にまで昇温している。また、水素を含むフォーミングガスの雰囲気中にて半導体基板Ｗの表面にフラッシュ光を照射して加熱処理を行っている。フォーミングガス雰囲気中にて半導体基板Ｗの表面を極めて短時間で高温に加熱することにより、ゲート酸化膜の界面近傍に水素終端のために取り込まれていた水素を脱離させることなく、コンタクト抵抗を低下させることができる。
【選択図】図１

Description

本発明は、半導体基板に形成されたｎ型領域やｐ型領域と金属層とを電気的に接続するコンタクト形成を行う半導体製造方法および半導体製造装置に関する。
半導体デバイスの製造において、半導体と金属とのオーミック接合（コンタクト）を確立することは重要な技術である。ＳｉＣ（シリコンカーバイド）などの半導体基板へのコンタクト形成法としては、高濃度にドーピングした不純物領域に金属材料を蒸着した後、ＰＤＡ(Post-Deposition Anneal)と称される熱処理を行って反応層を形成する方法が広く知られている。また、半導体デバイスの製造工程では、コンタクト形成以外にも、例えば注入した不純物の活性化など種々の目的で熱処理が行われる（特許文献１参照）。
特開２０１１−４４６８８号公報
従来より行われている典型的な熱処理は、特許文献１などに開示されるような加熱炉を用いた数分程度の加熱であった。また、ハロゲンランプなどによって半導体基板を急速に加熱する数秒程度の熱処理も広く行われている。
しかしながら、熱処理の種類によっては、処理時間が長くなるとたとえ数秒程度であったとしても半導体デバイスの他の特性が劣化することがあった。例えば、ＳｉＣ半導体基板へのコンタクト形成のための熱処理では、加熱温度が高いほどコンタクト抵抗が低下するため好ましい。ところが、ＳｉＣ半導体ではゲート酸化膜の界面特性を改善するために水素終端処理が行われており、コンタクト形成のために高温で数秒以上の熱処理を行うと、当該界面近傍に取り込まれていた水素が脱離して界面特性が劣化するという問題が生じる。また、ｐ型コンタクトに金属層として用いられるアルミニウムは、低融点金属であるため、そもそも高温で熱処理すること自体が困難であった。
また、典型的には、不純物注入を行った後であって金属層を形成する前に不純物活性化のための熱処理を行うのであるが、この熱処理を高温で数秒以上行うと、注入した不純物が外方拡散によって消失し、不純物領域の表面近傍では不純物濃度が低くなって低コンタクト抵抗が得られにくくなるという問題も生じる。
本発明は、上記課題に鑑みてなされたものであり、デバイス特性を劣化させることなく低いコンタクト抵抗を得ることができる半導体製造方法および半導体製造装置を提供することを目的とする。
上記課題を解決するため、請求項１の発明は、半導体基板のコンタクトを形成する半導体製造方法において、半導体基板の一部領域にイオンを注入して不純物領域を形成するイオン注入工程と、前記不純物領域上に金属層を形成する金属層形成工程と、前記金属層が形成された前記半導体基板に１秒以下の照射時間にて光を照射して加熱する熱処理工程と、を備え、前記熱処理工程は、水素を含むフォーミングガス中にて実行されることを特徴とする。
また、請求項２の発明は、請求項１の発明に係る半導体製造方法において、前記熱処理工程にて光が照射される前記半導体基板の表面の到達温度は１０００℃以上であることを特徴とする。
また、請求項３の発明は、請求項１または請求項２の発明に係る半導体製造方法において、前記熱処理工程では、コンタクト形成とともに前記不純物領域に注入された不純物の活性化も行うことを特徴とする。
また、請求項４の発明は、請求項３の発明に係る半導体製造方法において、前記熱処理工程では、さらに前記不純物領域の再結晶化を促進することを特徴とする。
また、請求項５の発明は、請求項１または請求項２の発明に係る半導体製造方法において、前記イオン注入工程と前記金属層形成工程との間に、半導体基板に１秒以下の照射時間にて光を照射して前記不純物領域に注入された不純物の活性化を行う工程をさらに備えることを特徴とする。
また、請求項６の発明は、請求項１から請求項５のいずれかの発明に係る半導体製造方法において、前記熱処理工程では、分光分布にて波長５００ｎｍに対する波長３００ｎｍの相対強度が２０％以上である光を前記半導体基板に照射することを特徴とする。
また、請求項７の発明は、請求項１から請求項６のいずれかの発明に係る半導体製造方法において、前記熱処理工程の前に、前記金属層上に光吸収膜を形成する工程をさらに備えることを特徴とする。
また、請求項８の発明は、請求項１から請求項７のいずれかの発明に係る半導体製造方法において、前記イオン注入工程では、前記半導体基板の一方面にｎ型不純物領域とｐ型不純物領域とを形成し、前記金属層形成工程では、前記ｎ型不純物領域上にニッケル層を形成するとともに、前記ｐ型不純物領域上にアルミニウム層を形成し、前記熱処理工程では、前記半導体基板の前記一方面への光照射によってｎ型コンタクトとｐ型コンタクトとを同時に形成することを特徴とする。
また、請求項９の発明は、請求項１から請求項８のいずれかの発明に係る半導体製造方法において、前記熱処理工程では、フラッシュランプから前記半導体基板にフラッシュ光を照射することを特徴とする。
また、請求項１０の発明は、請求項１から請求項９のいずれかの発明に係る半導体製造方法において、前記半導体基板はシリコンカーバイドにて形成されていることを特徴とする。
また、請求項１１の発明は、半導体基板のコンタクトを形成する半導体製造装置において、イオンが注入された不純物領域上に金属層が形成された半導体基板を収容するチャンバーと、前記チャンバー内に設置され、前記半導体基板を載置して支持するサセプターと、前記チャンバー内に、水素を含むフォーミングガスの雰囲気を形成するフォーミングガス供給部と、前記サセプターに支持された前記半導体基板に１秒以下の照射時間にて光を照射して加熱する光照射部と、を備え、前記光照射部は、前記フォーミングガス中にて前記半導体基板に光を照射することを特徴とする。
また、請求項１２の発明は、請求項１１の発明に係る半導体製造装置において、前記光照射部は、光照射によって前記半導体基板の表面を１０００℃以上に到達させることを特徴とする。
また、請求項１３の発明は、請求項１１または請求項１２の発明に係る半導体製造装置において、前記光照射部は、前記半導体基板に光を照射してコンタクト形成とともに前記不純物領域に注入された不純物の活性化も行うことを特徴とする。
また、請求項１４の発明は、請求項１３の発明に係る半導体製造装置において、前記光照射部は、前記半導体基板に光を照射してさらに前記不純物領域の再結晶化を促進することを特徴とする。
また、請求項１５の発明は、請求項１１または請求項１２の発明に係る半導体製造装置において、前記光照射部は、イオンが注入された後であって金属層が形成される前の半導体基板に光を照射して前記不純物領域に注入された不純物の活性化を行うことを特徴とする。
また、請求項１６の発明は、請求項１１から請求項１５のいずれかの発明に係る半導体製造装置において、前記光照射部は、分光分布にて波長５００ｎｍに対する波長３００ｎｍの相対強度が２０％以上である光を前記半導体基板に照射することを特徴とする。
また、請求項１７の発明は、請求項１１から請求項１６のいずれかの発明に係る半導体製造装置において、前記光照射部は、前記金属層上に光吸収膜を形成した前記半導体基板に光を照射することを特徴とする。
また、請求項１８の発明は、請求項１１から請求項１７のいずれかの発明に係る半導体製造装置において、前記半導体基板の一方面にｎ型不純物領域とｐ型不純物領域とが形成されるとともに、前記ｎ型不純物領域上および前記ｐ型不純物領域上にそれぞれニッケル層およびアルミニウム層が形成され、前記光照射部は、前記半導体基板の前記一方面への光照射によってｎ型コンタクトとｐ型コンタクトとを同時に形成することを特徴とする。
また、請求項１９の発明は、請求項１１から請求項１８のいずれかの発明に係る半導体製造装置において、前記光照射部は、フラッシュランプを照射するフラッシュランプを含むことを特徴とする。
また、請求項２０の発明は、請求項１１から請求項１９のいずれかの発明に係る半導体製造装置において、前記半導体基板はシリコンカーバイドにて形成されていることを特徴とする。
請求項１から請求項１０の発明によれば、不純物領域上に金属層が形成された半導体基板に水素を含むフォーミングガス中にて１秒以下の照射時間にて光を照射して加熱するため、水素終端のために取り込まれていた水素を脱離させることなく半導体基板の表面を昇温させることができ、デバイス特性を劣化させることなく低いコンタクト抵抗を得ることができる。
特に、請求項６の発明によれば、分光分布にて波長５００ｎｍに対する波長３００ｎｍの相対強度が２０％以上である光を半導体基板に照射するため、バンドギャップの広い半導体基板であっても照射光を吸収することができる。
特に、請求項７の発明によれば、熱処理工程の前に金属層上に光吸収膜を形成するため、照射光の吸収率を高めることができる。
請求項１１から請求項２０の発明によれば、不純物領域上に金属層が形成された半導体基板に水素を含むフォーミングガス中にて１秒以下の照射時間にて光を照射して加熱するため、水素終端のために取り込まれていた水素を脱離させることなく半導体基板の表面を昇温させることができ、デバイス特性を劣化させることなく低いコンタクト抵抗を得ることができる。
特に、請求項１６の発明によれば、分光分布にて波長５００ｎｍに対する波長３００ｎｍの相対強度が２０％以上である光を半導体基板に照射するため、バンドギャップの広い半導体基板であっても照射光を吸収することができる。
特に、請求項１７の発明によれば、金属層上に光吸収膜を形成した半導体基板に光を照射するため、照射光の吸収率を高めることができる。
本発明に係る半導体製造装置の構成を示す縦断面図である。 保持部の全体外観を示す斜視図である。 保持部を上面から見た平面図である。 保持部を側方から見た側面図である。 移載機構の平面図である。 移載機構の側面図である。 複数のハロゲンランプの配置を示す平面図である。 フラッシュランプの駆動回路を示す図である。 半導体基板のコンタクトを形成する処理手順を示すフローチャートである。 金属層が形成された半導体基板の表面構造を示す図である。 イオン注入後の不純物領域における不純物濃度を示す図である。 第２実施形態のコンタクト形成の処理手順を示すフローチャートである。 第３実施形態のコンタクト形成の処理手順を示すフローチャートである。 金属層上に光吸収膜が形成された半導体基板の表面構造を示す図である。
以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。
＜第１実施形態＞
図１は、本発明に係る半導体製造装置１の構成を示す縦断面図である。本実施形態の半導体製造装置１は、ＳｉＣ（シリコンカーバイド）の半導体基板Ｗに対してフラッシュ光を照射することによってコンタクト形成のためのＰＤＡ(Post-Deposition Anneal)を行うフラッシュランプアニール装置である。詳細は後述するが、半導体製造装置１に搬入される前の半導体基板Ｗには不純物領域上に金属層が形成されており、半導体製造装置１による加熱処理によって金属層と不純物領域とのコンタクトが形成される。
半導体製造装置１は、半導体基板Ｗを収容するチャンバー６と、複数のフラッシュランプＦＬを内蔵するフラッシュ加熱部５と、複数のハロゲンランプＨＬを内蔵するハロゲン加熱部４と、シャッター機構２と、を備える。チャンバー６の上側にフラッシュ加熱部５が設けられるとともに、下側にハロゲン加熱部４が設けられている。半導体製造装置１は、チャンバー６の内部に、半導体基板Ｗを水平姿勢に保持する保持部７と、保持部７と装置外部との間で半導体基板Ｗの受け渡しを行う移載機構１０と、を備える。また、半導体製造装置１は、チャンバー６の内部にフォーミングガス（水素−窒素混合ガス）の雰囲気を形成するフォーミングガス供給機構１８０を備える。さらに、半導体製造装置１は、シャッター機構２、フォーミングガス供給機構１８０、ハロゲン加熱部４、フラッシュ加熱部５およびチャンバー６に設けられた各動作機構を制御して半導体基板Ｗの熱処理を実行させる制御部３を備える。
チャンバー６は、筒状のチャンバー側部６１の上下に石英製のチャンバー窓を装着して構成されている。チャンバー側部６１は上下が開口された概略筒形状を有しており、上側開口には上側チャンバー窓６３が装着されて閉塞され、下側開口には下側チャンバー窓６４が装着されて閉塞されている。チャンバー６の天井部を構成する上側チャンバー窓６３は、石英により形成された円板形状部材であり、フラッシュ加熱部５から出射されたフラッシュ光をチャンバー６内に透過する石英窓として機能する。また、チャンバー６の床部を構成する下側チャンバー窓６４も、石英により形成された円板形状部材であり、ハロゲン加熱部４からの光をチャンバー６内に透過する石英窓として機能する。特に、フラッシュ光をチャンバー６内に透過する上側チャンバー窓６３は、波長３００ｎｍ以下の紫外域においても高い透過率を有する合成石英にて形成されている。
また、チャンバー側部６１の内側の壁面の上部には反射リング６８が装着され、下部には反射リング６９が装着されている。反射リング６８，６９は、ともに円環状に形成されている。上側の反射リング６８は、チャンバー側部６１の上側から嵌め込むことによって装着される。一方、下側の反射リング６９は、チャンバー側部６１の下側から嵌め込んで図示省略のビスで留めることによって装着される。すなわち、反射リング６８，６９は、ともに着脱自在にチャンバー側部６１に装着されるものである。チャンバー６の内側空間、すなわち上側チャンバー窓６３、下側チャンバー窓６４、チャンバー側部６１および反射リング６８，６９によって囲まれる空間が熱処理空間６５として規定される。
チャンバー側部６１に反射リング６８，６９が装着されることによって、チャンバー６の内壁面に凹部６２が形成される。すなわち、チャンバー側部６１の内壁面のうち反射リング６８，６９が装着されていない中央部分と、反射リング６８の下端面と、反射リング６９の上端面とで囲まれた凹部６２が形成される。凹部６２は、チャンバー６の内壁面に水平方向に沿って円環状に形成され、半導体基板Ｗを保持する保持部７を囲繞する。
チャンバー側部６１および反射リング６８，６９は、強度と耐熱性に優れた金属材料（例えば、ステンレススチール）にて形成されている。また、反射リング６８，６９の内周面は電解ニッケルメッキによって鏡面とされている。
また、チャンバー側部６１には、チャンバー６に対して半導体基板Ｗの搬入および搬出を行うための搬送開口部（炉口）６６が形設されている。搬送開口部６６は、ゲートバルブ８５によって開閉可能とされている。搬送開口部６６は凹部６２の外周面に連通接続されている。このため、ゲートバルブ８５が搬送開口部６６を開放しているときには、搬送開口部６６から凹部６２を通過して熱処理空間６５への半導体基板Ｗの搬入および熱処理空間６５からの半導体基板Ｗの搬出を行うことができる。また、ゲートバルブ８５が搬送開口部６６を閉鎖するとチャンバー６内の熱処理空間６５が密閉空間とされる。
また、チャンバー６の内壁上部には熱処理空間６５に所定のガスを供給するガス供給孔８１が形設されている。ガス供給孔８１は、凹部６２よりも上側位置に形設されており、反射リング６８に設けられていても良い。ガス供給孔８１はチャンバー６の側壁内部に円環状に形成された緩衝空間８２を介してガス供給管８３に連通接続されている。ガス供給管８３は二叉に分岐され、その一方は窒素ガス供給源１８５に接続され、他方は水素ガス供給源１８９に接続される。ガス供給管８３の二叉に分岐された経路のうち窒素ガス供給源１８５に接続された配管にはバルブ１８３および流量調整弁１８１が介挿され、水素ガス供給源１８９に接続された配管にはバルブ１８７および流量調整弁１８６が介挿されている。
バルブ１８３が開放されると、窒素ガス供給源１８５からガス供給管８３を通って緩衝空間８２に窒素ガス（Ｎ２）が送給される。ガス供給管８３を流れる窒素ガスの流量は流量調整弁１８１によって調整される。また、バルブ１８７が開放されると、水素ガス供給源１８９からガス供給管８３を通って緩衝空間８２に水素ガス（Ｈ２）が送給される。ガス供給管８３を流れる水素ガスの流量は流量調整弁１８６によって調整される。緩衝空間８２に流入したガスは、ガス供給孔８１よりも流体抵抗の小さい緩衝空間８２内を拡がるように流れてガス供給孔８１から熱処理空間６５内へと供給される。
これらの窒素ガス供給源１８５、バルブ１８３、流量調整弁１８１、水素ガス供給源１８９、バルブ１８７、流量調整弁１８６、ガス供給管８３、緩衝空間８２およびガス供給孔８１によってフォーミングガス供給機構１８０が構成される。バルブ１８３およびバルブ１８７の双方を開放することによって、チャンバー６に水素ガスと窒素ガスとの混合ガス（フォーミングガス）を供給し、フォーミングガスの雰囲気を形成することができる。フォーミングガス供給機構１８０がチャンバー６に供給するフォーミングガス中に含まれる水素は約３vol.％である。
一方、チャンバー６の内壁下部には熱処理空間６５内の気体を排気するガス排気孔８６が形設されている。ガス排気孔８６は、凹部６２よりも下側位置に形設されており、反射リング６９に設けられていても良い。ガス排気孔８６はチャンバー６の側壁内部に円環状に形成された緩衝空間８７を介してガス排気管８８に連通接続されている。ガス排気管８８は排気部１９０に接続されている。また、ガス排気管８８の経路途中にはバルブ８９が介挿されている。バルブ８９が開放されると、熱処理空間６５の気体がガス排気孔８６から緩衝空間８７を経てガス排気管８８へと排出される。なお、ガス供給孔８１およびガス排気孔８６は、チャンバー６の周方向に沿って複数設けられていても良いし、スリット状のものであっても良い。
また、搬送開口部６６の先端にも熱処理空間６５内の気体を排出するガス排気管１９１が接続されている。ガス排気管１９１はバルブ１９２を介して排気部１９０に接続されている。バルブ１９２を開放することによって、搬送開口部６６を介してチャンバー６内の気体が排気される。
図２は、保持部７の全体外観を示す斜視図である。また、図３は保持部７を上面から見た平面図であり、図４は保持部７を側方から見た側面図である。保持部７は、基台リング７１、連結部７２およびサセプター７４を備えて構成される。基台リング７１、連結部７２およびサセプター７４はいずれも石英にて形成されている。すなわち、保持部７の全体が石英にて形成されている。
基台リング７１は円環形状の石英部材である。基台リング７１は凹部６２の底面に載置されることによって、チャンバー６の壁面に支持されることとなる（図１参照）。円環形状を有する基台リング７１の上面に、その周方向に沿って複数の連結部７２（本実施形態では４個）が立設される。連結部７２も石英の部材であり、溶接によって基台リング７１に固着される。なお、基台リング７１の形状は、円環形状から一部が欠落した円弧状であっても良い。
平板状のサセプター７４は基台リング７１に設けられた４個の連結部７２によって支持される。サセプター７４は石英にて形成された略円形の平板状部材である。サセプター７４の直径は半導体基板Ｗの直径よりも大きい。すなわち、サセプター７４は、半導体基板Ｗよりも大きな平面サイズを有する。サセプター７４の上面には複数個（本実施形態では５個）のガイドピン７６が立設されている。５個のガイドピン７６はサセプター７４の外周円と同心円の周上に沿って設けられている。５個のガイドピン７６を配置した円の径は半導体基板Ｗの径よりも若干大きい。各ガイドピン７６も石英にて形成されている。なお、ガイドピン７６は、サセプター７４と一体に石英のインゴットから加工するようにしても良いし、別途に加工したものをサセプター７４に溶接等によって取り付けるようにしても良い。
基台リング７１に立設された４個の連結部７２とサセプター７４の周縁部の下面とが溶接によって固着される。すなわち、サセプター７４と基台リング７１とは連結部７２によって固定的に連結されており、保持部７は石英の一体成形部材となる。このような保持部７の基台リング７１がチャンバー６の壁面に支持されることによって、保持部７がチャンバー６に装着される。保持部７がチャンバー６に装着された状態においては、略円板形状のサセプター７４は水平姿勢（法線が鉛直方向と一致する姿勢）となる。チャンバー６に搬入された半導体基板Ｗは、チャンバー６に装着された保持部７のサセプター７４の上に水平姿勢にて載置されて保持される。半導体基板Ｗは、５個のガイドピン７６によって形成される円の内側に載置されることにより、水平方向の位置ずれが防止される。なお、ガイドピン７６の個数は５個に限定されるものではなく、半導体基板Ｗの位置ずれを防止できる数であれば良い。
また、図２および図３に示すように、サセプター７４には、上下に貫通して開口部７８および切り欠き部７７が形成されている。切り欠き部７７は、熱電対を使用した接触式温度計１３０のプローブ先端部を通すために設けられている。一方、開口部７８は、放射温度計１２０がサセプター７４に保持された半導体基板Ｗの下面から放射される放射光（赤外光）を受光するために設けられている。さらに、サセプター７４には、後述する移載機構１０のリフトピン１２が半導体基板Ｗの受け渡しのために貫通する４個の貫通孔７９が穿設されている。
図５は、移載機構１０の平面図である。また、図６は、移載機構１０の側面図である。移載機構１０は、２本の移載アーム１１を備える。移載アーム１１は、概ね円環状の凹部６２に沿うような円弧形状とされている。それぞれの移載アーム１１には２本のリフトピン１２が立設されている。各移載アーム１１は水平移動機構１３によって回動可能とされている。水平移動機構１３は、一対の移載アーム１１を保持部７に対して半導体基板Ｗの移載を行う移載動作位置（図５の実線位置）と保持部７に保持された半導体基板Ｗと平面視で重ならない退避位置（図５の二点鎖線位置）との間で水平移動させる。水平移動機構１３としては、個別のモータによって各移載アーム１１をそれぞれ回動させるものであっても良いし、リンク機構を用いて１個のモータによって一対の移載アーム１１を連動させて回動させるものであっても良い。
また、一対の移載アーム１１は、昇降機構１４によって水平移動機構１３とともに昇降移動される。昇降機構１４が一対の移載アーム１１を移載動作位置にて上昇させると、計４本のリフトピン１２がサセプター７４に穿設された貫通孔７９（図２，３参照）を通過し、リフトピン１２の上端がサセプター７４の上面から突き出る。一方、昇降機構１４が一対の移載アーム１１を移載動作位置にて下降させてリフトピン１２を貫通孔７９から抜き取り、水平移動機構１３が一対の移載アーム１１を開くように移動させると各移載アーム１１が退避位置に移動する。一対の移載アーム１１の退避位置は、保持部７の基台リング７１の直上である。基台リング７１は凹部６２の底面に載置されているため、移載アーム１１の退避位置は凹部６２の内側となる。なお、移載機構１０の駆動部（水平移動機構１３および昇降機構１４）が設けられている部位の近傍にも図示省略の排気機構が設けられており、移載機構１０の駆動部周辺の雰囲気がチャンバー６の外部に排出されるように構成されている。
図１に戻り、チャンバー６の上方に設けられたフラッシュ加熱部５は、筐体５１の内側に、複数本（本実施形態では３０本）のキセノンフラッシュランプＦＬからなる光源と、その光源の上方を覆うように設けられたリフレクタ５２と、を備えて構成される。また、フラッシュ加熱部５の筐体５１の底部にはランプ光放射窓５３が装着されている。フラッシュ加熱部５の床部を構成するランプ光放射窓５３は、石英により形成された板状の石英窓である。ランプ光放射窓５３も、上側チャンバー窓６３と同じ合成石英にて形成されている。フラッシュ加熱部５がチャンバー６の上方に設置されることにより、ランプ光放射窓５３が上側チャンバー窓６３と相対向することとなる。フラッシュランプＦＬはチャンバー６の上方からランプ光放射窓５３および上側チャンバー窓６３を介して熱処理空間６５にフラッシュ光を照射する。
複数のフラッシュランプＦＬは、それぞれが長尺の円筒形状を有する棒状ランプであり、それぞれの長手方向が保持部７に保持される半導体基板Ｗの主面に沿って（つまり水平方向に沿って）互いに平行となるように平面状に配列されている。よって、フラッシュランプＦＬの配列によって形成される平面も水平面である。
図８は、フラッシュランプＦＬの駆動回路を示す図である。同図に示すように、コンデンサ９３と、コイル９４と、フラッシュランプＦＬと、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）９６とが直列に接続されている。また、図８に示すように、制御部３は、パルス発生器３１および波形設定部３２を備えるとともに、入力部３３に接続されている。入力部３３としては、キーボード、マウス、タッチパネル等の種々の公知の入力機器を採用することができる。入力部３３からの入力内容に基づいて波形設定部３２がパルス信号の波形を設定し、その波形に従ってパルス発生器３１がパルス信号を発生する。
フラッシュランプＦＬは、その内部にキセノンガスが封入されその両端部に陽極および陰極が配設された棒状のガラス管（放電管）９２と、該ガラス管９２の外周面上に付設されたトリガー電極９１とを備える。コンデンサ９３には、電源ユニット９５によって所定の電圧が印加され、その印加電圧（充電電圧）に応じた電荷が充電される。また、トリガー電極９１にはトリガー回路９７から高電圧を印加することができる。トリガー回路９７がトリガー電極９１に電圧を印加するタイミングは制御部３によって制御される。
ＩＧＢＴ９６は、ゲート部にＭＯＳＦＥＴ（Metal Oxide Semiconductor Field effect transistor）を組み込んだバイポーラトランジスタであり、大電力を取り扱うのに適したスイッチング素子である。ＩＧＢＴ９６のゲートには制御部３のパルス発生器３１からパルス信号が印加される。ＩＧＢＴ９６のゲートに所定値以上の電圧（Highの電圧）が印加されるとＩＧＢＴ９６がオン状態となり、所定値未満の電圧（Lowの電圧）が印加されるとＩＧＢＴ９６がオフ状態となる。このようにして、フラッシュランプＦＬを含む駆動回路はＩＧＢＴ９６によってオンオフされる。ＩＧＢＴ９６がオンオフすることによってフラッシュランプＦＬと対応するコンデンサ９３との接続が断続される。
コンデンサ９３が充電された状態でＩＧＢＴ９６がオン状態となってガラス管９２の両端電極に高電圧が印加されたとしても、キセノンガスは電気的には絶縁体であることから、通常の状態ではガラス管９２内に電気は流れない。しかしながら、トリガー回路９７がトリガー電極９１に高電圧を印加して絶縁を破壊した場合には両端電極間の放電によってガラス管９２内に電流が瞬時に流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。
キセノンのフラッシュランプＦＬの放射分光分布は紫外域から近赤外域にまでおよんでいる。本実施形態においては、フラッシュランプＦＬからのフラッシュ光を透過するランプ光放射窓５３および上側チャンバー窓６３が合成石英にて形成されている。合成石英は、波長３００ｎｍ以下の紫外線に対しても高い透過率を有している。その結果、フラッシュランプＦＬから出射されてチャンバー６内の半導体基板Ｗに照射されるフラッシュ光の分光分布は、波長５００ｎｍに対する波長３００ｎｍの相対強度が２０％以上となる。
また、図１のリフレクタ５２は、複数のフラッシュランプＦＬの上方にそれら全体を覆うように設けられている。リフレクタ５２の基本的な機能は、複数のフラッシュランプＦＬから出射された光を保持部７の側に反射するというものである。リフレクタ５２はアルミニウム合金板にて形成されており、その表面（フラッシュランプＦＬに臨む側の面）はブラスト処理により粗面化加工が施されている。
チャンバー６の下方に設けられたハロゲン加熱部４の内部には複数本（本実施形態では４０本）のハロゲンランプＨＬが内蔵されている。複数のハロゲンランプＨＬは、電力供給回路４５からの電力供給を受けて発光し、チャンバー６の下方から下側チャンバー窓６４を介して熱処理空間６５へのハロゲン光の照射を行う。電力供給回路４５からの電力供給は制御部３によって制御される。図７は、複数のハロゲンランプＨＬの配置を示す平面図である。本実施形態では、上下２段に各２０本ずつのハロゲンランプＨＬが配設されている。各ハロゲンランプＨＬは、長尺の円筒形状を有する棒状ランプである。上段、下段ともに２０本のハロゲンランプＨＬは、それぞれの長手方向が保持部７に保持される半導体基板Ｗの主面に沿って（つまり水平方向に沿って）互いに平行となるように配列されている。よって、上段、下段ともにハロゲンランプＨＬの配列によって形成される平面は水平面である。
また、図７に示すように、上段、下段ともに保持部７に保持される半導体基板Ｗの中央部に対向する領域よりも周縁部に対向する領域におけるハロゲンランプＨＬの配設密度が高くなっている。すなわち、上下段ともに、ランプ配列の中央部よりも周縁部の方がハロゲンランプＨＬの配設ピッチが短い。このため、ハロゲン加熱部４からの光照射による加熱時に温度低下が生じやすい半導体基板Ｗの周縁部により多い光量の照射を行うことができる。
また、上段のハロゲンランプＨＬからなるランプ群と下段のハロゲンランプＨＬからなるランプ群とが格子状に交差するように配列されている。すなわち、上段の各ハロゲンランプＨＬの長手方向と下段の各ハロゲンランプＨＬの長手方向とが直交するように計４０本のハロゲンランプＨＬが配設されている。
ハロゲンランプＨＬは、ガラス管内部に配設されたフィラメントに通電することでフィラメントを白熱化させて発光させるフィラメント方式の光源である。ガラス管の内部には、窒素やアルゴン等の不活性ガスにハロゲン元素（ヨウ素、臭素等）を微量導入した気体が封入されている。ハロゲン元素を導入することによって、フィラメントの折損を抑制しつつフィラメントの温度を高温に設定することが可能となる。したがって、ハロゲンランプＨＬは、通常の白熱電球に比べて寿命が長くかつ強い光を連続的に照射できるという特性を有する。また、ハロゲンランプＨＬは棒状ランプであるため長寿命であり、ハロゲンランプＨＬを水平方向に沿わせて配置することにより上方の半導体基板Ｗへの放射効率が優れたものとなる。
また、図１に示すように、半導体製造装置１は、ハロゲン加熱部４およびチャンバー６の側方にシャッター機構２を備える。シャッター機構２は、シャッター板２１およびスライド駆動機構２２を備える。シャッター板２１は、ハロゲン光に対して不透明な板であり、例えばチタン（Ｔｉ）にて形成されている。スライド駆動機構２２は、シャッター板２１を水平方向に沿ってスライド移動させ、ハロゲン加熱部４と保持部７との間の遮光位置にシャッター板２１を挿脱する。スライド駆動機構２２がシャッター板２１を前進させると、チャンバー６とハロゲン加熱部４との間の遮光位置（図１の二点鎖線位置）にシャッター板２１が挿入され、下側チャンバー窓６４と複数のハロゲンランプＨＬとが遮断される。これによって、複数のハロゲンランプＨＬから熱処理空間６５の保持部７へと向かう光は遮光される。逆に、スライド駆動機構２２がシャッター板２１を後退させると、チャンバー６とハロゲン加熱部４との間の遮光位置からシャッター板２１が退出して下側チャンバー窓６４の下方が開放される。
また、制御部３は、半導体製造装置１に設けられた上記の種々の動作機構を制御する。制御部３のハードウェアとしての構成は一般的なコンピュータと同様である。すなわち、制御部３は、各種演算処理を行うＣＰＵ、基本プログラムを記憶する読み出し専用のメモリであるＲＯＭ、各種情報を記憶する読み書き自在のメモリであるＲＡＭおよび制御用ソフトウェアやデータなどを記憶しておく磁気ディスクを備えて構成される。制御部３のＣＰＵが所定の処理プログラムを実行することによって半導体製造装置１における処理が進行する。また、図８に示したように、制御部３は、パルス発生器３１および波形設定部３２を備える。上述のように、入力部３３からの入力内容に基づいて、波形設定部３２がパルス信号の波形を設定し、それに従ってパルス発生器３１がＩＧＢＴ９６のゲートにパルス信号を出力する。さらに、制御部３は、フォーミングガス供給機構１８０の各バルブの開閉を制御することによってチャンバー６内の雰囲気調整を行うとともに、電力供給回路４５を制御することによってハロゲンランプＨＬの発光を制御する。
上記の構成以外にも半導体製造装置１は、半導体基板Ｗの熱処理時にハロゲンランプＨＬおよびフラッシュランプＦＬから発生する熱エネルギーによるハロゲン加熱部４、フラッシュ加熱部５およびチャンバー６の過剰な温度上昇を防止するため、様々な冷却用の構造を備えている。例えば、チャンバー６の壁体には水冷管（図示省略）が設けられている。また、ハロゲン加熱部４およびフラッシュ加熱部５は、内部に気体流を形成して排熱する空冷構造とされている。また、上側チャンバー窓６３とランプ光放射窓５３との間隙にも空気が供給され、フラッシュ加熱部５および上側チャンバー窓６３を冷却する。
次に、半導体基板Ｗにコンタクト形成を行う処理手順について説明する。図９は、半導体基板Ｗのコンタクトを形成する処理手順を示すフローチャートである。同図のステップＳ１３以降が半導体製造装置１によって実行される処理である。
本実施形態において、コンタクト形成の対象となる半導体基板ＷはＳｉＣの基板である。ＳｉＣには、立方晶系や六方晶系など種々の結晶構造のものが知られているが、パワーデバイス用途としては六方晶の４Ｈ−ＳｉＣが好ましい。ＳｉＣは、広いバンドギャップ（４Ｈ−ＳｉＣであれば約３．２ｅＶ）とシリコンの約１０倍の絶縁破壊電界強度を有しており、高周波パワーデバイス材料として期待されている。ＳｉＣの半導体基板Ｗは、例えばφ１５０ｍｍ（６インチ）、厚さ約０．４ｍｍの円形の基板である。
まず、半導体製造装置１による熱処理に先立って、半導体基板Ｗの一部領域にイオンが注入される（ステップＳ１１）。イオン注入は、半導体基板Ｗにドーパント（不純物）を注入して不純物領域を形成するために行うものであり、半導体製造装置１と別置のイオンインプランテーション装置によって実行される。イオン注入に際しては、例えば半導体基板Ｗの表面にシリコン酸化膜を形成してからフォトリソグラフィーおよびエッチングの手法によってシリコン酸化膜の一部領域のみを除去しておく。そして、ステップＳ１１のイオン注入工程では、シリコン酸化膜が形成されていない半導体基板Ｗの一部領域のみにイオンが注入される。
半導体基板Ｗのイオン注入領域（不純物領域）がｐ型領域である場合には、例えばアルミニウムイオン（Ａｌ＋）が注入される。一方、半導体基板Ｗのイオン注入領域がｎ型領域である場合には、例えばリンイオン（Ｐ＋）が注入される。イオン注入は、常温での注入であっても良いし、高温（例えば５００℃）での注入であっても良い。高温でのイオン注入を行った場合には、その半導体基板Ｗの注入領域の結晶性に損傷を与えないが、常温でのイオン注入を行った場合には、半導体基板Ｗの注入領域の結晶性を破壊することがある。
次に、第１実施形態においては、注入したイオンの活性化を行うことなく、半導体基板Ｗの表面に金属層を形成する（ステップＳ１２）。ステップＳ１１のイオン注入工程とステップＳ１２の金属層形成工程との間に、フッ酸等の薬液を用いた半導体基板Ｗの表面処理が行われても良い。
図１０は、金属層が形成された半導体基板Ｗの表面構造を示す図である。半導体基板ＷのＳｉＣの基材１１１の一部にはイオン注入によって不純物領域１１２が形成されている。そして、その不純物領域１１２上に金属層１１４が形成される。不純物領域を除く基材１１１と金属層１１４との間には層間絶縁膜１１３が形成されている。層間絶縁膜１１３は例えばシリコン酸化膜（ＳｉＯ２）である。
金属層１１４の形成は、例えばスパッタリングによって行えば良いが、これに限定されるものではなく、蒸着などの手法を用いても良い。半導体基板Ｗの不純物領域１１２がｐ型不純物領域である場合には、例えばアルミニウム（Ａｌ）の金属層１１４が形成される。半導体基板Ｗの不純物領域１１２がｎ型不純物領域である場合には、例えばニッケル（Ｎｉ）の金属層１１４が形成される。
次に、金属層１１４と不純物領域１１２とのコンタクト抵抗を低下させるための熱処理（ＰＤＡ）が半導体製造装置１によって行われる。以下、半導体製造装置１における動作手順について説明する。半導体製造装置１での動作手順は、制御部３が半導体製造装置１の各動作機構を制御することにより進行する。
まず、イオン注入によって不純物領域１１２が形成され、その不純物領域１１２上に金属層１１４が形成された半導体基板Ｗが半導体製造装置１のチャンバー６に搬入される（ステップＳ１３）。半導体基板Ｗの搬入時には、ゲートバルブ８５が開いて搬送開口部６６が開放され、装置外部の搬送ロボットにより搬送開口部６６を介して金属層１１４が形成された半導体基板Ｗがチャンバー６内の熱処理空間６５に搬入される。この際に、バルブ１８３を開放してチャンバー６内に窒素ガスを供給し続けることによって搬送開口部６６から窒素ガス流を流出させ、装置外部の雰囲気がチャンバー６内の流入するのを最小限に抑制するようにしても良い。搬送ロボットによって搬入された半導体基板Ｗは保持部７の直上位置まで進出して停止する。そして、移載機構１０の一対の移載アーム１１が退避位置から移載動作位置に水平移動して上昇することにより、リフトピン１２が貫通孔７９を通ってサセプター７４の上面から突き出て半導体基板Ｗを受け取る。
半導体基板Ｗがリフトピン１２に載置された後、搬送ロボットが熱処理空間６５から退出し、ゲートバルブ８５によって搬送開口部６６が閉鎖される。そして、一対の移載アーム１１が下降することにより、半導体基板Ｗは移載機構１０から保持部７のサセプター７４に受け渡されて水平姿勢に保持される。半導体基板Ｗは、金属層１１４が形成された表面を上面としてサセプター７４に保持される。また、半導体基板Ｗは、サセプター７４の上面にて５個のガイドピン７６の内側に保持される。サセプター７４の下方にまで下降した一対の移載アーム１１は水平移動機構１３によって退避位置、すなわち凹部６２の内側に退避する。
イオン注入によって不純物領域１１２が形成され、その不純物領域１１２上に金属層１１４が形成された半導体基板Ｗがチャンバー６に収容された後、チャンバー６内にフォーミングガスの雰囲気を形成する（ステップＳ１４）。具体的には、バルブ１８３およびバルブ１８７を開放することによって、ガス供給孔８１から熱処理空間６５に水素ガスと窒素ガスとの混合ガス（フォーミングガス）を供給する。その結果、チャンバー６内にて保持部７に保持された半導体基板Ｗの周辺にはフォーミングガスの雰囲気が形成される。フォーミングガス雰囲気中における水素ガスの濃度（つまり、水素ガスと窒素ガスとの混合比）は、流量調整弁１８１および流量調整弁１８６によって規定される。本実施の形態では、フォーミングガスの雰囲気中における水素ガスの濃度が約３vol.％となるように、流量調整弁１８６および流量調整弁１８１によって水素ガスおよび窒素ガスの流量が調整されている。
また、チャンバー６内にフォーミングガスの雰囲気が形成されるとともに、ハロゲン加熱部４の４０本のハロゲンランプＨＬが一斉に点灯して半導体基板Ｗの予備加熱（アシスト加熱）が開始される（ステップＳ１５）。ハロゲンランプＨＬから出射されたハロゲン光は、石英にて形成された下側チャンバー窓６４およびサセプター７４を透過して半導体基板Ｗの裏面から照射される。半導体基板Ｗの裏面とは、金属層１１４が形成された表面とは反対側の主面である。ハロゲンランプＨＬからの光照射を受けることによって半導体基板Ｗの温度が上昇する。なお、移載機構１０の移載アーム１１は凹部６２の内側に退避しているため、ハロゲンランプＨＬによる加熱の障害となることは無い。
ハロゲンランプＨＬによる予備加熱を行うときには、半導体基板Ｗの温度が接触式温度計１３０によって測定されている。すなわち、熱電対を内蔵する接触式温度計１３０がサセプター７４に保持された半導体基板Ｗの下面に切り欠き部７７を介して接触して昇温中の基板温度を測定する。測定された半導体基板Ｗの温度は制御部３に伝達される。制御部３は、ハロゲンランプＨＬからの光照射によって昇温する半導体基板Ｗの温度が所定の予備加熱温度Ｔ１に到達したか否かを監視しつつ、ハロゲンランプＨＬの出力を制御する。すなわち、制御部３は、接触式温度計１３０による測定値に基づいて、半導体基板Ｗの温度が予備加熱温度Ｔ１となるように電力供給回路４５をフィードバック制御してハロゲンランプＨＬの強度を調整している。第１実施形態の予備加熱温度Ｔ１は例えば６００℃である。なお、ハロゲンランプＨＬからの光照射によって半導体基板Ｗを昇温するときには、放射温度計１２０による温度測定は行わない。これは、ハロゲンランプＨＬから照射されるハロゲン光が放射温度計１２０に外乱光として入射し、正確な温度測定ができないためである。
半導体基板Ｗの温度が予備加熱温度Ｔ１に到達した後、制御部３は半導体基板Ｗをその予備加熱温度Ｔ１に暫時維持する。具体的には、接触式温度計１３０によって測定される半導体基板Ｗの温度が予備加熱温度Ｔ１に到達した時点にて制御部３が電力供給回路４５を制御してハロゲンランプＨＬの強度を調整し、半導体基板Ｗの温度をほぼ予備加熱温度Ｔ１に維持している。
このようなハロゲンランプＨＬによる予備加熱を行うことによって、半導体基板Ｗの全体を予備加熱温度Ｔ１に均一に昇温している。ハロゲンランプＨＬによる予備加熱の段階においては、より放熱が生じやすい半導体基板Ｗの周縁部の温度が中央部よりも低下する傾向にあるが、ハロゲン加熱部４におけるハロゲンランプＨＬの配設密度は、半導体基板Ｗの中央部に対向する領域よりも周縁部に対向する領域の方が高くなっている。このため、放熱が生じやすい半導体基板Ｗの周縁部に照射される光量が多くなり、予備加熱段階における半導体基板Ｗの面内温度分布を均一なものとすることができる。さらに、チャンバー側部６１に装着された反射リング６９の内周面は鏡面とされているため、この反射リング６９の内周面によって半導体基板Ｗの周縁部に向けて反射する光量が多くなり、予備加熱段階における半導体基板Ｗの面内温度分布をより均一なものとすることができる。
次に、半導体基板Ｗの温度が予備加熱温度Ｔ１に到達して所定時間が経過した時点でフラッシュランプＦＬから閃光を照射することによるフラッシュ加熱処理を実行する（ステップＳ１６）。フラッシュランプＦＬがフラッシュ光照射を行うに際しては、予め電源ユニット９５によってコンデンサ９３に電荷を蓄積しておく。そして、コンデンサ９３に電荷が蓄積された状態にて、制御部３のパルス発生器３１からＩＧＢＴ９６にパルス信号を出力してＩＧＢＴ９６をオンオフ駆動する。
パルス信号の波形は、パルス幅の時間（オン時間）とパルス間隔の時間（オフ時間）とをパラメータとして順次設定したレシピを入力部３３から入力することによって規定することができる。このようなレシピをオペレータが入力部３３から制御部３に入力すると、それに従って制御部３の波形設定部３２はオンオフを繰り返すパルス波形を設定する。そして、波形設定部３２によって設定されたパルス波形に従ってパルス発生器３１がパルス信号を出力する。その結果、ＩＧＢＴ９６のゲートには設定された波形のパルス信号が印加され、ＩＧＢＴ９６のオンオフ駆動が制御されることとなる。具体的には、ＩＧＢＴ９６のゲートに入力されるパルス信号がオンのときにはＩＧＢＴ９６がオン状態となり、パルス信号がオフのときにはＩＧＢＴ９６がオフ状態となる。
また、パルス発生器３１から出力するパルス信号がオンになるタイミングと同期して制御部３がトリガー回路９７を制御してトリガー電極９１に高電圧（トリガー電圧）を印加する。コンデンサ９３に電荷が蓄積された状態にてＩＧＢＴ９６のゲートにパルス信号が入力され、かつ、そのパルス信号がオンになるタイミングと同期してトリガー電極９１に高電圧が印加されることにより、パルス信号がオンのときにはガラス管９２内の両端電極間で必ず電流が流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。
このようにしてフラッシュランプＦＬが発光し、保持部７に保持された半導体基板基板Ｗの表面にフラッシュ光が照射される。フラッシュランプＦＬからのフラッシュ光を透過するランプ光放射窓５３および上側チャンバー窓６３が合成石英にて形成されているため、保持部７に保持された半導体基板基板Ｗの表面に照射されるフラッシュ光の分光分布は、波長５００ｎｍに対する波長３００ｎｍの相対強度が２０％以上である。ＩＧＢＴ９６を使用することなくフラッシュランプＦＬを発光させた場合には、コンデンサ９３に蓄積されていた電荷が１回の発光で消費され、フラッシュランプＦＬからの出力波形は幅が０．１ミリセカンドないし１０ミリセカンド程度のシングルパルスとなる。これに対して、本実施の形態では、回路中にスイッチング素子たるＩＧＢＴ９６を接続してそのゲートにパルス信号を出力することにより、コンデンサ９３からフラッシュランプＦＬへの電荷の供給をＩＧＢＴ９６によって断続してフラッシュランプＦＬに流れる電流を制御している。その結果、いわばフラッシュランプＦＬの発光がチョッパ制御されることとなり、コンデンサ９３に蓄積された電荷が分割して消費され、極めて短い時間の間にフラッシュランプＦＬが点滅を繰り返す。なお、回路を流れる電流値が完全に”０”になる前に次のパルスがＩＧＢＴ９６のゲートに印加されて電流値が再度増加するため、フラッシュランプＦＬが点滅を繰り返している間も発光出力が完全に”０”になるものではない。従って、ＩＧＢＴ９６によってフラッシュランプＦＬへの電荷の供給を断続することにより、フラッシュランプＦＬの発光パターンを自在に規定することができ、発光時間および発光強度を自由に調整することができる。もっとも、フラッシュランプＦＬの発光時間は長くても１秒以下である。
金属層１１４が形成された半導体基板Ｗの表面にフラッシュランプＦＬからフラッシュ光を照射することによって、金属層１１４および不純物領域１１２を含む半導体基板Ｗの表面は瞬間的に処理温度Ｔ２にまで昇温する。フラッシュ光照射によって半導体基板Ｗの表面が到達する最高温度である処理温度Ｔ２は１０００℃以上であり、第１実施形態では例えば１２００℃である。フォーミングガスの雰囲気中にて半導体基板Ｗの表面が処理温度Ｔ２にまで昇温することによって、金属層１１４と不純物領域１１２との界面に反応層が形成されてコンタクト形成がなされる。フラッシュランプＦＬからの照射時間は１秒以下の短時間であるため、半導体基板Ｗの表面温度が予備加熱温度Ｔ１から処理温度Ｔ２にまで昇温するのに要する時間も１秒未満の極めて短時間である。
フラッシュランプＦＬによるフラッシュ光照射が終了すると、ＩＧＢＴ９６がオフ状態となってフラッシュランプＦＬの発光が停止し、半導体基板Ｗの表面温度は目標温度Ｔ２から急速に降温する。また、ハロゲンランプＨＬも消灯し、これによって半導体基板Ｗが予備加熱温度Ｔ１からも降温する。半導体基板Ｗの加熱処理終了後にはバルブ１８７のみを閉止して、チャンバー６内を窒素ガス雰囲気に置換する。また、ハロゲンランプＨＬが消灯するのと同時に、シャッター機構２がシャッター板２１をハロゲン加熱部４とチャンバー６との間の遮光位置に挿入する。ハロゲンランプＨＬが消灯しても、すぐにフィラメントや管壁の温度が低下するものではなく、暫時高温のフィラメントおよび管壁から輻射熱が放射され続け、これが半導体基板Ｗの降温を妨げる。シャッター板２１が挿入されることによって、消灯直後のハロゲンランプＨＬから熱処理空間６５に放射される輻射熱が遮断されることとなり、半導体基板Ｗの降温速度を高めることができる。
また、シャッター板２１が遮光位置に挿入された時点で放射温度計１２０による温度測定を開始する。すなわち、保持部７に保持された半導体基板Ｗの下面からサセプター７４の開口部７８を介して放射された赤外光の強度を放射温度計１２０が測定して降温中の半導体基板Ｗの温度を測定する。測定された半導体基板Ｗの温度は制御部３に伝達される。
消灯直後の高温のハロゲンランプＨＬからは多少の放射光が放射され続けるのであるが、放射温度計１２０はシャッター板２１が遮光位置に挿入されているときに半導体基板Ｗの温度測定を行うため、ハロゲンランプＨＬからチャンバー６内の熱処理空間６５へと向かう放射光は遮光されている。従って、放射温度計１２０は外乱光の影響を受けることなく、サセプター７４に保持された半導体基板Ｗの温度を正確に測定することができる。
制御部３は、放射温度計１２０によって測定される半導体基板Ｗの温度が所定温度まで降温したか否かを監視する。そして、半導体基板Ｗの温度が所定以下にまで降温した後、移載機構１０の一対の移載アーム１１が再び退避位置から移載動作位置に水平移動して上昇することにより、リフトピン１２がサセプター７４の上面から突き出て熱処理後の半導体基板Ｗをサセプター７４から受け取る。続いて、ゲートバルブ８５により閉鎖されていた搬送開口部６６が開放され、リフトピン１２上に載置された半導体基板Ｗが装置外部の搬送ロボットにより搬出され（ステップＳ１７）、半導体製造装置１における半導体基板Ｗの加熱処理が完了する。
第１実施形態においては、金属層１１４が形成された半導体基板Ｗの表面にフラッシュランプＦＬから１秒以下の照射時間にてフラッシュ光を照射することによって、金属層１１４および不純物領域１１２を含む半導体基板Ｗの表面を瞬間的に１０００℃以上の処理温度Ｔ２にまで昇温している。すなわち、フラッシュ光照射によって半導体基板Ｗの表面を１秒以下の極めて短い時間で高温に加熱しているのである。
既述したように、ＳｉＣの半導体基板Ｗにおいては、ゲート酸化膜の界面特性を改善するために水素終端処理が行われている。具体的には、ゲート酸化膜の界面近傍に存在していた欠陥を水素終端によって消失させることにより、界面特性を向上させているのである。なお、ゲートは図９に示したコンタクト形成の処理とは別工程にて、図１０の不純物領域１１２とは異なる半導体基板Ｗの表面領域に形成されているものである。
従来のように、半導体基板Ｗのコンタクト形成のために、数秒以上の熱処理時間にて半導体基板Ｗを高温に昇温すると、上記ゲート酸化膜の界面近傍に取り込まれていた水素が脱離して界面特性が劣化するおそれがある。本実施形態のように、半導体基板ＷにフラッシュランプＦＬから１秒以下の照射時間にてフラッシュ光を照射し、半導体基板Ｗの表面を極めて短い時間にて１０００℃以上に加熱すれば、水素の脱離を抑制しつつ金属層１１４および不純物領域１１２を加熱してコンタクトを形成することができる。
また、本実施形態では、水素を含むフォーミングガスの雰囲気中にて半導体基板Ｗの表面にフラッシュ光を照射して加熱処理を行っている。このため、フラッシュ加熱時にゲート酸化膜の界面近傍から水素が脱離することをより確実に防ぐことができ、界面特性の劣化を防止することができる。
また、フラッシュ加熱では加熱処理時間は短時間であるものの、金属層１１４および不純物領域１１２を含む半導体基板Ｗの表面を１０００℃以上の高温に昇温している。一般にはコンタクト形成のためのＰＤＡの処理温度が高温であるほど、コンタクト抵抗が低下することが知られており、本実施形態のように半導体基板Ｗの表面をフラッシュ光照射によって１０００℃以上の高温に加熱すれば１．０×１０−６Ωｃｍ２以下の低いコンタクト抵抗を得ることができる。
このように、本実施形態においては、水素を含むフォーミングガスの雰囲気中にて半導体基板Ｗの表面にフラッシュランプＦＬから１秒以下の照射時間にてフラッシュ光を照射することにより、水素を脱離を防止してデバイス特性を劣化させることなく、低いコンタクト抵抗を得ることができるのである。
また、ｐ型コンタクトを形成する場合に、金属層１１４が低融点のアルミニウムであっても、照射時間が１秒以下のフラッシュ光照射であれば、金属層１１４を溶融させることなくコンタクトを形成することができる。
また、第１実施形態では、ステップＳ１１で注入された不純物の活性化を行うことなく、ステップＳ１２での金属層形成を行っており、ステップＳ１６のフラッシュ光照射による加熱によって、コンタクト形成とともに不純物領域１１２に注入されている不純物の活性化も行っているのである。このため、従来行われていた金属層形成工程前の不純物活性化のための熱処理が不要となり、製造プロセスを簡素化することができる。また、フラッシュ光照射によって半導体基板Ｗの表面を極めて短い時間にて１０００℃以上に加熱すれば、不純物領域１１２に注入されている不純物の不要な拡散を抑制するとともに、１０００℃程度で長時間加熱されることに起因した不純物の非活性化を防止することもできる。
また、第１実施形態のように注入された不純物の活性化熱処理を行うことなく金属層１１４を形成してからコンタクト形成のためのフラッシュ加熱を行うことにより、不純物濃度が高濃度に維持されたままの不純物領域１１２表面と金属層１１４とが接触した状態で熱処理が行われることとなる。図１１は、イオン注入後の不純物領域１１２における不純物濃度を示す図である。同図の横軸には不純物領域１１２の表面から深さを示し、縦軸には不純物濃度を示している。図１１において、深さ”０”の位置が不純物領域１１２の表面を示しており、この表面に金属層１１４が形成されて接触することとなる。
従来のように、金属層形成工程前に不純物活性化のための熱処理を数秒程度以上かけて行った場合には、注入された不純物の外方拡散等によって、図１１に点線で示すように不純物領域１１２の表面近傍での不純物濃度が低下する。不純物領域１１２の表面近傍における不純物濃度が低くなるほどショットキー障壁が現れやすくなり、良好なコンタクト形成が阻害されることとなる。このため、従来では、金属層形成工程にて不純物領域１１２の表面よりも深く金属を導入する必要があった。
本実施形態においては、注入された不純物の活性化熱処理を行うことなく金属層１１４を形成してからフラッシュ光照射による加熱を行っているため、図１１の実線にて示すように不純物濃度が注入後の高濃度のままの不純物領域１１２の表面に金属層１１４が接触した状態で加熱処理が行われることとなり、ショットキー障壁の現れない良好なコンタクト形成を実現することができる。
また、ステップＳ１１のイオン注入工程にて常温でのイオン注入を行った場合には、ステップＳ１６のフラッシュ光照射による加熱によって、さらに不純物領域１１２の再結晶化も促進されることとなる。すなわち、常温でのイオン注入を行った場合には、不純物領域１１２の結晶性が破壊されることがあるが、コンタクト形成のためのフラッシュ加熱によってその破壊された不純物領域１１２の結晶が再結晶するのである。なお、このときの再結晶は、完全に元の結晶に戻るものでなくても良い。
また、本実施形態においては、ランプ光放射窓５３および上側チャンバー窓６３が合成石英にて形成されており、フラッシュランプＦＬから出射されてチャンバー６内の半導体基板Ｗに照射されるフラッシュ光の分光分布は、波長５００ｎｍに対する波長３００ｎｍの相対強度が２０％以上となる。本実施形態の半導体基板Ｗを形成している４Ｈ−ＳｉＣのバンドギャップは約３．２ｅＶであり、シリコン（バンドギャップは約１．１ｅＶ）と比較しても相当に広い。このため、半導体基板Ｗは短波長の光（具体的には紫外光）は吸収するものの、可視光は透過する。フラッシュ光の分光分布を波長５００ｎｍに対する波長３００ｎｍの相対強度が２０％以上となるようにして、紫外域の光を多く含んだフラッシュ光をＳｉＣの半導体基板Ｗに照射することによって、広いバンドギャップの半導体基板Ｗにもフラッシュ光が吸収されて金属層１１４および不純物領域１１２を含む半導体基板Ｗの表面を必要な処理温度Ｔ２にまで昇温することができる。
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。第２実施形態の半導体製造装置の構成は第１実施形態と全く同じである。また、第２実施形態における処理手順についても概ね第１実施形態と同様である。図１２は、第２実施形態のコンタクト形成の処理手順を示すフローチャートである。
第２実施形態のコンタクト形成処理手順が第１実施形態と相違するのは、イオン注入後であって金属層形成前に不純物領域１１２に注入された不純物の活性化を行っている点である。まず、ステップＳ２１のイオン注入工程は第１実施形態と全く同じである（図９のステップＳ１１）。
次に、第２実施形態においては、ステップＳ２１にて不純物領域１１２に注入された不純物の活性化熱処理を実行する（ステップＳ２２）。ここで、不純物活性化のための半導体基板Ｗの熱処理は照射時間が１秒以下のフラッシュ光照射によって行われる。不純物活性化のためのフラッシュ光照射の手法は第１実施形態にて説明したフラッシュ光照射の手法と同じである。すなわち、ハロゲンランプＨＬからの光照射によって予備加熱温度Ｔ１に予備加熱された半導体基板Ｗの表面に、フラッシュランプＦＬから照射時間１秒以下にてフラッシュ光を照射することによって表面温度を瞬間的に処理温度Ｔ２にまで昇温する。また、フラッシュ光照射による半導体基板Ｗの加熱処理は水素を含むフォーミングガスの雰囲気中にて行われる。但し、不純物活性化のためのフラッシュ加熱処理では、ハロゲンランプＨＬによる予備加熱温度Ｔ１は８００℃であり、フラッシュ光照射による処理温度Ｔ２は１５００℃である。
このステップＳ２２のフラッシュ加熱処理によって、不純物領域１１２に注入された不純物が活性化される。その後のステップＳ２３からステップＳ２８までの処理は、第１実施形態に説明した図９のステップＳ１２からステップＳ１７までの処理と同じである。すなわち、不純物領域１１２上に金属層１１４を形成した半導体基板Ｗに照射時間１秒以下にてフラッシュ光を照射してコンタクト形成を行う。
第２実施形態においては、ステップＳ２１のイオン注入工程とステップＳ２３の金属層形成工程との間に、半導体基板Ｗに１秒以下の照射時間にてフラッシュ光を照射して不純物領域１１２に注入された不純物の活性化を行っている。このようにしても、第１実施形態と同様に、水素を脱離を防止してデバイス特性を劣化させることなく、低いコンタクト抵抗を得ることができる。
また、第２実施形態においては、不純物活性化のための熱処理を照射時間１秒以下のフラッシュ光照射によって行っているため、不純物領域１１２における不純物の外方拡散はほとんど生じない。よって、第１実施形態と同様に、不純物濃度が高濃度の不純物領域１１２の表面に金属層１１４が接触した状態でコンタクト形成熱処理が行われることとなり、ショットキー障壁の現れない良好なコンタクト形成を実現することができる。
なお、金属層形成前の不純物活性化処理はフラッシュ光照射によらずに、従来と同様の数秒以上の熱処理によって行っても良い。しかし、数秒以上の熱処理を行った場合には、不純物の外方拡散が生じてコンタクト形成時にショットキー障壁が現れやすくなるため、第２実施形態のように不純物の活性化熱処理もフラッシュ光照射によって行うのが好ましい。
＜第３実施形態＞
次に、本発明の第３実施形態について説明する。第３実施形態の半導体製造装置の構成は第１実施形態と全く同じである。また、第３実施形態における処理手順についても概ね第１実施形態と同様である。図１３は、第３実施形態のコンタクト形成の処理手順を示すフローチャートである。
第３実施形態のコンタクト形成処理手順が第１実施形態と相違するのは、金属層１１４を形成した後に、その金属層１１４上にさらに光吸収膜を形成する点である。まず、ステップＳ３１のイオン注入工程およびステップＳ３２の金属層形成工程は第１実施形態と全く同じである（図９のステップＳ１１およびステップＳ１２）。
第３実施形態においては、金属層１１４が形成された後であってコンタクト形成のための熱処理を行う前に、金属層１１４上に光吸収膜を形成している（ステップＳ３３）。図１４は、金属層上に光吸収膜が形成された半導体基板Ｗの表面構造を示す図である。同図において、図１０と同一の要素については同一の符号を付している。
第３実施形態では、不純物領域１１２上に金属層１１４が形成され、さらにその金属層１１４上に光吸収膜１１５が形成されている。光吸収膜１１５としては、例えばカーボン（Ｃ）またはチタンナイトライド（ＴｉＮ）の膜を用いることができる。光吸収膜１１５は、例えば蒸着によって金属層１１４上に形成すれば良い。
光吸収膜形成後のステップＳ３４からステップＳ３８までの処理は、第１実施形態に説明した図９のステップＳ１３からステップＳ１７までの処理と同じである。すなわち、水素を含むフォーミングガスの雰囲気中にて半導体基板Ｗに照射時間１秒以下にてフラッシュ光を照射してコンタクト形成を行う。
第３実施形態においては、コンタクト形成のための熱処理の前に、金属層１１４上に光吸収膜１１５を形成している。光吸収膜１１５は金属層１１４よりもフラッシュ光の吸収率が高い。よって、フラッシュランプＦＬからフラッシュ光を照射したときに金属層１１４および不純物領域１１２をより高温に加熱することが可能となり、コンタクト抵抗をさらに低下させることができる。また、光吸収膜１１５による効果以外については、第１実施形態と同様の効果を得ることができる。
なお、第３実施形態では、フラッシュ加熱後に金属層１１４から光吸収膜１１５を除去するための洗浄処理を行うようにしても良い。
＜第４実施形態＞
次に、本発明の第４実施形態について説明する。第４実施形態の半導体製造装置の構成は第１実施形態と全く同じである。また、第４実施形態における処理手順についても概ね第１実施形態と同様である。第４実施形態が第１実施形態と相違するのは、半導体基板Ｗの一方面にｐ型コンタクトとｎ型コンタクトとを同時に形成する点である。
第４実施形態のイオン注入工程（図９のステップＳ１１）では、半導体基板Ｗの一方面にｎ型不純物領域とｐ型不純物領域とを形成する。具体的には、半導体基板Ｗの一方面の一部領域にアルミニウムイオンを注入してｐ型不純物領域を形成するとともに、上記一方面の当該一部領域とは異なる領域にリンイオンを注入してｎ型不純物領域を形成する。
次に、第４実施形態の金属層形成工程（図９のステップＳ１２）では、上記半導体基板Ｗの一方面に形成されたｐ型不純物領域上にアルミニウムの金属層が形成され、ｎ型不純物領域上にニッケルの金属層が形成される。そして、上記の半導体基板Ｗが半導体製造装置１に搬入されてフラッシュランプＦＬからのフラッシュ光照射による加熱処理が行われる。このフラッシュ加熱処理の手順は図９のステップＳ１３からステップＳ１７までの処理手順と同じである。
第４実施形態においては、上記半導体基板Ｗの一方面にフラッシュランプＦＬから１秒以下の照射時間にてフラッシュ光を照射することによって、ｐ型コンタクトとｎ型コンタクトとを一括して同時に形成している。すなわち、フラッシュ光照射によってアルミニウム層とｐ型不純物領域とを加熱してｐ型コンタクトを形成すると同時に、ニッケル層とｎ型不純物領域とを加熱してｎ型コンタクトを形成しているのである。
このようにｐ型コンタクトとｎ型コンタクトとを同時に形成することができれば、製造プロセスを簡素化することができる。ｎ型コンタクトのニッケルに比較してｐ型コンタクトのアルミニウムは低融点の金属であるが、照射時間が１秒以下のフラッシュ光照射であれば、アルミニウムの金属層を溶融させることなく、あるいは短時間の溶融で消失させることなく、ｎ型コンタクトと同様にｐ型コンタクトを形成することができる。
＜変形例＞
以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、上記第１実施形態においては、フラッシュランプＦＬからのフラッシュ光を透過するランプ光放射窓５３および上側チャンバー窓６３を合成石英にて形成することによって、バンドギャップの広いＳｉＣの半導体基板Ｗに照射されるフラッシュ光に紫外域の光を多く含ませるようにしていたが、紫外域成分を多くする手法はこれに限定されるものではない。例えば、フラッシュランプＦＬ自体の構造（例えば、封入するガスの組成や圧力）または発光時間を調整することによって出射するフラッシュ光に含まれる紫外域の成分を増加させるようにしても良い。いずれの手法であっても、半導体基板Ｗに照射されるフラッシュ光の分光分布が波長５００ｎｍに対する波長３００ｎｍの相対強度が２０％以上となるようにすれば良い。
また、上記各実施形態においては、ＩＧＢＴ９６によってフラッシュランプＦＬへの電荷の供給を断続することにより、フラッシュランプＦＬの発光パターンを自在に規定することができるため、金属層を構成する金属の組成等に応じて適宜の発光パターンにてフラッシュランプＦＬを発光させるようにしても良い。
また、上記各実施形態においては、半導体基板Ｗの表面にフラッシュランプＦＬから１秒以下の照射時間にてフラッシュ光を照射するようにしていたが、１秒以下の極めて短い照射時間の光照射が可能な光源であればフラッシュランプＦＬに限定されるものではなく、フラッシュランプＦＬに代えて例えばレーザ光源を用いるようにしても良い。一般にレーザ光源は、フラッシュランプＦＬよりもさらに短時間の照射が可能であり、半導体基板Ｗの表面にレーザ光源から１秒以下の照射時間にてレーザ光を照射して熱処理を行うようにしても良い。
また、上記各実施形態においては、フラッシュ加熱部５に３０本のフラッシュランプＦＬを備えるようにしていたが、これに限定されるものではなく、フラッシュランプＦＬの本数は任意の数とすることができる。また、フラッシュランプＦＬはキセノンフラッシュランプに限定されるものではなく、クリプトンフラッシュランプであっても良い。また、ハロゲン加熱部４に備えるハロゲンランプＨＬの本数も４０本に限定されるものではなく、任意の数とすることができる。
また、本発明に係る技術はＳｉＣの半導体基板Ｗへのコンタクト形成に限定されるものではなく、Ｓｉの半導体基板へのコンタクト形成にも適用することができる。
本発明は、半導体基板へのコンタクト形成に適用することができ、特にＳｉＣの半導体製造装置へのコンタクト形成に好適である。
１ 半導体製造装置
２ シャッター機構
３ 制御部
４ ハロゲン加熱部
５ フラッシュ加熱部
６ チャンバー
７ 保持部
１０ 移載機構
６１ チャンバー側部
６２ 凹部
６３ 上側チャンバー窓
６４ 下側チャンバー窓
６５ 熱処理空間
７４ サセプター
９１ トリガー電極
９２ ガラス管
９３ コンデンサ
９４ コイル
９６ ＩＧＢＴ
９７ トリガー回路
１１１ 基材
１１２ 不純物領域
１１３ 層間絶縁膜
１１４ 金属層
１１５ 光吸収膜
１８０ フォーミングガス供給機構
ＦＬ フラッシュランプ
ＨＬ ハロゲンランプ
Ｗ 半導体基板

Claims (20)

  1. 半導体基板のコンタクトを形成する半導体製造方法であって、
    半導体基板の一部領域にイオンを注入して不純物領域を形成するイオン注入工程と、
    前記不純物領域上に金属層を形成する金属層形成工程と、
    前記金属層が形成された前記半導体基板に１秒以下の照射時間にて光を照射して加熱する熱処理工程と、
    を備え、
    前記熱処理工程は、水素を含むフォーミングガス中にて実行されることを特徴とする半導体製造方法。
  2. 請求項１記載の半導体製造方法において、
    前記熱処理工程にて光が照射される前記半導体基板の表面の到達温度は１０００℃以上であることを特徴とする半導体製造方法。
  3. 請求項１または請求項２記載の半導体製造方法において、
    前記熱処理工程では、コンタクト形成とともに前記不純物領域に注入された不純物の活性化も行うことを特徴とする半導体製造方法。
  4. 請求項３記載の半導体製造方法において、
    前記熱処理工程では、さらに前記不純物領域の再結晶化を促進することを特徴とする半導体製造方法。
  5. 請求項１または請求項２記載の半導体製造方法において、
    前記イオン注入工程と前記金属層形成工程との間に、半導体基板に１秒以下の照射時間にて光を照射して前記不純物領域に注入された不純物の活性化を行う工程をさらに備えることを特徴とする半導体製造方法。
  6. 請求項１から請求項５のいずれかに記載の半導体製造方法において、
    前記熱処理工程では、分光分布にて波長５００ｎｍに対する波長３００ｎｍの相対強度が２０％以上である光を前記半導体基板に照射することを特徴とする半導体製造方法。
  7. 請求項１から請求項６のいずれかに記載の半導体製造方法において、
    前記熱処理工程の前に、前記金属層上に光吸収膜を形成する工程をさらに備えることを特徴とする半導体製造方法。
  8. 請求項１から請求項７のいずれかに記載の半導体製造方法において、
    前記イオン注入工程では、前記半導体基板の一方面にｎ型不純物領域とｐ型不純物領域とを形成し、
    前記金属層形成工程では、前記ｎ型不純物領域上にニッケル層を形成するとともに、前記ｐ型不純物領域上にアルミニウム層を形成し、
    前記熱処理工程では、前記半導体基板の前記一方面への光照射によってｎ型コンタクトとｐ型コンタクトとを同時に形成することを特徴とする半導体製造方法。
  9. 請求項１から請求項８のいずれかに記載の半導体製造方法において、
    前記熱処理工程では、フラッシュランプから前記半導体基板にフラッシュ光を照射することを特徴とする半導体製造方法。
  10. 請求項１から請求項９のいずれかに記載の半導体製造方法において、
    前記半導体基板はシリコンカーバイドにて形成されていることを特徴とする半導体製造方法。
  11. 半導体基板のコンタクトを形成する半導体製造装置であって、
    イオンが注入された不純物領域上に金属層が形成された半導体基板を収容するチャンバーと、
    前記チャンバー内に設置され、前記半導体基板を載置して支持するサセプターと、
    前記チャンバー内に、水素を含むフォーミングガスの雰囲気を形成するフォーミングガス供給部と、
    前記サセプターに支持された前記半導体基板に１秒以下の照射時間にて光を照射して加熱する光照射部と、
    を備え、
    前記光照射部は、前記フォーミングガス中にて前記半導体基板に光を照射することを特徴とする半導体製造装置。
  12. 請求項１１記載の半導体製造装置において、
    前記光照射部は、光照射によって前記半導体基板の表面を１０００℃以上に到達させることを特徴とする半導体製造装置。
  13. 請求項１１または請求項１２記載の半導体製造装置において、
    前記光照射部は、前記半導体基板に光を照射してコンタクト形成とともに前記不純物領域に注入された不純物の活性化も行うことを特徴とする半導体製造装置。
  14. 請求項１３記載の半導体製造装置において、
    前記光照射部は、前記半導体基板に光を照射してさらに前記不純物領域の再結晶化を促進することを特徴とする半導体製造装置。
  15. 請求項１１または請求項１２記載の半導体製造装置において、
    前記光照射部は、イオンが注入された後であって金属層が形成される前の半導体基板に光を照射して前記不純物領域に注入された不純物の活性化を行うことを特徴とする半導体製造装置。
  16. 請求項１１から請求項１５のいずれかに記載の半導体製造装置において、
    前記光照射部は、分光分布にて波長５００ｎｍに対する波長３００ｎｍの相対強度が２０％以上である光を前記半導体基板に照射することを特徴とする半導体製造装置。
  17. 請求項１１から請求項１６のいずれかに記載の半導体製造装置において、
    前記光照射部は、前記金属層上に光吸収膜を形成した前記半導体基板に光を照射することを特徴とする半導体製造装置。
  18. 請求項１１から請求項１７のいずれかに記載の半導体製造装置において、
    前記半導体基板の一方面にｎ型不純物領域とｐ型不純物領域とが形成されるとともに、前記ｎ型不純物領域上および前記ｐ型不純物領域上にそれぞれニッケル層およびアルミニウム層が形成され、
    前記光照射部は、前記半導体基板の前記一方面への光照射によってｎ型コンタクトとｐ型コンタクトとを同時に形成することを特徴とする半導体製造装置。
  19. 請求項１１から請求項１８のいずれかに記載の半導体製造装置において、
    前記光照射部は、フラッシュランプを照射するフラッシュランプを含むことを特徴とする半導体製造装置。
  20. 請求項１１から請求項１９のいずれかに記載の半導体製造装置において、
    前記半導体基板はシリコンカーバイドにて形成されていることを特徴とする半導体製造装置。
JP2014185838A 2014-09-12 2014-09-12 半導体製造方法および半導体製造装置 Active JP6425950B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2014185838A JP6425950B2 (ja) 2014-09-12 2014-09-12 半導体製造方法および半導体製造装置
US14/751,309 US9769880B2 (en) 2014-09-12 2015-06-26 Semiconductor manufacturing method and semiconductor manufacturing apparatus
KR1020150108665A KR101831488B1 (ko) 2014-09-12 2015-07-31 반도체 제조 방법 및 반도체 제조 장치
TW104127052A TWI576904B (zh) 2014-09-12 2015-08-19 半導體製造方法及半導體製造裝置
CN201811542249.XA CN110010448B (zh) 2014-09-12 2015-09-11 热处理方法
CN201510578248.0A CN105428400B (zh) 2014-09-12 2015-09-11 半导体制造方法
US15/679,911 US10028336B2 (en) 2014-09-12 2017-08-17 Semiconductor manufacturing method and semiconductor manufacturing apparatus
KR1020180016472A KR101883135B1 (ko) 2014-09-12 2018-02-09 반도체 제조 방법 및 반도체 제조 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014185838A JP6425950B2 (ja) 2014-09-12 2014-09-12 半導体製造方法および半導体製造装置

Publications (2)

Publication Number Publication Date
JP2016058668A true JP2016058668A (ja) 2016-04-21
JP6425950B2 JP6425950B2 (ja) 2018-11-21

Family

ID=55455439

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014185838A Active JP6425950B2 (ja) 2014-09-12 2014-09-12 半導体製造方法および半導体製造装置

Country Status (5)

Country Link
US (2) US9769880B2 (ja)
JP (1) JP6425950B2 (ja)
KR (2) KR101831488B1 (ja)
CN (2) CN105428400B (ja)
TW (1) TWI576904B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016063743A1 (ja) * 2014-10-23 2016-04-28 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP2017183627A (ja) * 2016-03-31 2017-10-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法及び基板処理装置
US10840114B1 (en) * 2016-07-26 2020-11-17 Raytheon Company Rapid thermal anneal apparatus and method
JP6838992B2 (ja) 2017-02-21 2021-03-03 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法
US10600662B2 (en) * 2018-07-20 2020-03-24 Varian Semiconductor Equipment Associates, Inc. Silicon carbide substrate heating
CN109119362A (zh) * 2018-07-23 2019-01-01 上海集成电路研发中心有限公司 一种用于高温离子注入的加热装置和加热方法
KR102132229B1 (ko) * 2018-09-13 2020-07-13 성균관대학교 산학협력단 원자층 식각장치
KR102275146B1 (ko) * 2019-05-20 2021-07-08 파워큐브세미 (주) 쇼트키 다이오드 및 그의 제조방법
US11109452B2 (en) 2019-11-14 2021-08-31 Applied Materials, Inc. Modular LED heater
CN111893266B (zh) * 2020-07-28 2021-05-07 西安交通大学 一种耦合激光处理的金属电阻加热装置
CN112960672B (zh) * 2021-02-10 2022-08-05 北京交通大学 一种具有可见光响应的SiC颗粒及其制备方法
TW202308749A (zh) * 2021-06-15 2023-03-01 南韓商Ｌｇ化學股份有限公司 光固化產生氣體收集裝置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252174A (ja) * 2000-12-08 2002-09-06 Sony Corp 半導体薄膜の形成方法、半導体装置及び電気光学装置の製造方法、これらの方法の実施に使用する装置、並びに半導体装置及び電気光学装置
JP2003309079A (ja) * 2002-04-16 2003-10-31 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2007059794A (ja) * 2005-08-26 2007-03-08 Advanced Lcd Technologies Development Center Co Ltd 半導体装置の製造方法、薄膜トランジスタ及び表示装置
WO2007060837A1 (ja) * 2005-11-22 2007-05-31 Success International Corporation 半導体装置の製造方法
JP2007242744A (ja) * 2006-03-07 2007-09-20 National Institute Of Advanced Industrial & Technology 炭化ケイ素半導体装置の製造方法および炭化ケイ素半導体装置
JP2007281318A (ja) * 2006-04-11 2007-10-25 Renesas Technology Corp 半導体装置の製造方法
WO2010047222A1 (ja) * 2008-10-23 2010-04-29 本田技研工業株式会社 電極、半導体装置、およびその製造方法
JP2010521799A (ja) * 2006-08-17 2010-06-24 クリー インコーポレイテッド 高電力絶縁ゲート・バイポーラ・トランジスタ
JP2013084901A (ja) * 2011-09-26 2013-05-09 Dainippon Screen Mfg Co Ltd 熱処理方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
US7067176B2 (en) * 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
TWI313059B (ja) * 2000-12-08 2009-08-01 Sony Corporatio
JP4073171B2 (ja) 2001-03-13 2008-04-09 株式会社東芝 半導体装置の製造方法
JP2005051140A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体装置およびその製造方法
JP2005167005A (ja) * 2003-12-03 2005-06-23 Semiconductor Leading Edge Technologies Inc 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置
US20060099800A1 (en) * 2004-11-09 2006-05-11 Chintamani Palsule Method for fabricating low leakage interconnect layers in integrated circuits
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7304334B2 (en) * 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
US20070099404A1 (en) * 2005-10-28 2007-05-03 Sridhar Govindaraju Implant and anneal amorphization process
JP5309454B2 (ja) * 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009272402A (ja) 2008-05-02 2009-11-19 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
KR101428719B1 (ko) * 2008-05-22 2014-08-12 삼성전자 주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을이용하여 제조한 발광 소자 및 발광 장치
JP2010165733A (ja) * 2009-01-13 2010-07-29 Fujitsu Semiconductor Ltd 熱処理方法、半導体装置の製造方法、及びフラッシュランプアニール装置
JP5525940B2 (ja) 2009-07-21 2014-06-18 ローム株式会社 半導体装置および半導体装置の製造方法
TWI467660B (zh) 2011-03-14 2015-01-01 Screen Holdings Co Ltd Heat treatment method and heat treatment device
JP5995604B2 (ja) 2012-08-22 2016-09-21 三菱電機株式会社 炭化珪素半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002252174A (ja) * 2000-12-08 2002-09-06 Sony Corp 半導体薄膜の形成方法、半導体装置及び電気光学装置の製造方法、これらの方法の実施に使用する装置、並びに半導体装置及び電気光学装置
JP2003309079A (ja) * 2002-04-16 2003-10-31 Toshiba Corp 半導体装置及び半導体装置の製造方法
JP2007059794A (ja) * 2005-08-26 2007-03-08 Advanced Lcd Technologies Development Center Co Ltd 半導体装置の製造方法、薄膜トランジスタ及び表示装置
WO2007060837A1 (ja) * 2005-11-22 2007-05-31 Success International Corporation 半導体装置の製造方法
JP2007242744A (ja) * 2006-03-07 2007-09-20 National Institute Of Advanced Industrial & Technology 炭化ケイ素半導体装置の製造方法および炭化ケイ素半導体装置
JP2007281318A (ja) * 2006-04-11 2007-10-25 Renesas Technology Corp 半導体装置の製造方法
JP2010521799A (ja) * 2006-08-17 2010-06-24 クリー インコーポレイテッド 高電力絶縁ゲート・バイポーラ・トランジスタ
WO2010047222A1 (ja) * 2008-10-23 2010-04-29 本田技研工業株式会社 電極、半導体装置、およびその製造方法
JP2013084901A (ja) * 2011-09-26 2013-05-09 Dainippon Screen Mfg Co Ltd 熱処理方法

Also Published As

Publication number Publication date
TWI576904B (zh) 2017-04-01
CN105428400B (zh) 2019-01-18
CN105428400A (zh) 2016-03-23
KR101883135B1 (ko) 2018-07-27
KR101831488B1 (ko) 2018-02-26
JP6425950B2 (ja) 2018-11-21
KR20180021023A (ko) 2018-02-28
US10028336B2 (en) 2018-07-17
US9769880B2 (en) 2017-09-19
TW201614719A (en) 2016-04-16
CN110010448B (zh) 2023-04-25
CN110010448A (zh) 2019-07-12
US20160079085A1 (en) 2016-03-17
US20170347398A1 (en) 2017-11-30
KR20160031405A (ko) 2016-03-22

Similar Documents

Publication Publication Date Title
JP6425950B2 (ja) 半導体製造方法および半導体製造装置
JP5955658B2 (ja) 熱処理方法および熱処理装置
JP6539568B2 (ja) 熱処理方法および熱処理装置
JP5507274B2 (ja) 熱処理方法および熱処理装置
JP5951241B2 (ja) 熱処理方法および熱処理装置
JP6598630B2 (ja) 熱処理方法
JP6560550B2 (ja) 熱処理方法および熱処理装置
JP6026090B2 (ja) 熱処理方法
JP6472247B2 (ja) 熱処理方法および熱処理装置
JP2018006637A (ja) 半導体装置の製造方法
JP2017117862A (ja) 熱処理装置および熱処理方法
JP5955670B2 (ja) 熱処理方法
JP2016213405A (ja) 熱処理方法および熱処理装置
JP2011119562A (ja) 熱処理方法および熱処理装置
US10699906B2 (en) Heat treatment method for p-type semiconductor
JP2017092099A (ja) 熱処理方法および熱処理装置
JP2016181641A (ja) 熱処理装置
JP2012199470A (ja) 熱処理方法および熱処理装置
JP5797916B2 (ja) 熱処理方法および熱処理装置
JP6814855B2 (ja) 熱処理方法
JP5944152B2 (ja) 熱処理方法および熱処理装置
JP2018018873A (ja) 熱処理方法
JP6810591B2 (ja) シリコン基板の熱処理方法
JP2018101760A (ja) 熱処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180309

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180320

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180731

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180927

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181009

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181024

R150 Certificate of patent or registration of utility model

Ref document number: 6425950

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250