KR101831488B1 - 반도체 제조 방법 및 반도체 제조 장치 - Google Patents

반도체 제조 방법 및 반도체 제조 장치 Download PDF

Info

Publication number
KR101831488B1
KR101831488B1 KR1020150108665A KR20150108665A KR101831488B1 KR 101831488 B1 KR101831488 B1 KR 101831488B1 KR 1020150108665 A KR1020150108665 A KR 1020150108665A KR 20150108665 A KR20150108665 A KR 20150108665A KR 101831488 B1 KR101831488 B1 KR 101831488B1
Authority
KR
South Korea
Prior art keywords
semiconductor substrate
light
impurity region
metal layer
heat treatment
Prior art date
Application number
KR1020150108665A
Other languages
English (en)
Other versions
KR20160031405A (ko
Inventor
다카유키 아오야마
신이치 가토
Original Assignee
가부시키가이샤 스크린 홀딩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 스크린 홀딩스 filed Critical 가부시키가이샤 스크린 홀딩스
Publication of KR20160031405A publication Critical patent/KR20160031405A/ko
Application granted granted Critical
Publication of KR101831488B1 publication Critical patent/KR101831488B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/0033—Heating devices using lamps
    • H05B3/0038—Heating devices using lamps for industrial applications
    • H05B3/0047—Heating devices using lamps for industrial applications for semiconductor manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Abstract

디바이스 특성을 열화시키지 않고 낮은 컨택트 저항을 얻을 수 있는 반도체 제조 방법 및 반도체 제조 장치를 제공한다.
금속층이 형성된 반도체 기판 W의 표면에 플래시 램프 FL로부터 1초 이하의 조사 시간으로 플래시광을 조사함으로써, 금속층 및 불순물 영역을 포함하는 반도체 기판 W의 표면을 순간적으로 1000℃ 이상의 처리 온도에까지 승온시키고 있다. 또, 수소를 포함하는 포밍 가스의 분위기 중에서 반도체 기판 W의 표면에 플래시광을 조사하여 가열 처리를 행하고 있다. 포밍 가스 분위기 중에서 반도체 기판 W의 표면을 극히 단시간에 고온으로 가열함으로써, 게이트 산화막의 계면 근방에 수소 종단을 위해 도입되고 있던 수소를 탈리시키지 않고, 컨택트 저항을 저하시킬 수 있다.

Description

반도체 제조 방법 및 반도체 제조 장치{SEMICONDUCTOR MANUFACTURING METHOD AND SEMICONDUCTOR MANUFACTURING APPARATUS}
본 발명은, 반도체 기판에 형성된 n형 영역이나 p형 영역과 금속층을 전기적으로 접속하는 컨택트 형성을 행하는 반도체 제조 방법 및 반도체 제조 장치에 관한 것이다.
반도체 디바이스의 제조에 있어서, 반도체와 금속의 오믹 접합(컨택트)을 확립하는 것은 중요한 기술이다. SiC(실리콘 카바이드) 등의 반도체 기판에 대한 컨택트 형성법으로서는, 고농도로 도핑한 불순물 영역에 금속재료를 증착한 후, PDA(Post-Deposition Anneal)로 칭해지는 열처리를 행하여 반응층을 형성하는 방법이 널리 알려져 있다. 또, 반도체 디바이스의 제조 공정에서는, 컨택트 형성 이외에도, 예를 들면 주입한 불순물의 활성화 등 다양한 목적으로 열처리가 행해진다(특허 문헌 1 참조).
일본국 특허공개 2011-44688호 공보
종래부터 행해지고 있는 전형적인 열처리는, 특허 문헌 1 등에 개시되는 바와 같은 가열로를 이용한 몇분 정도의 가열이었다. 또, 할로겐 램프 등에 의해 반도체 기판을 급속히 가열하는 몇 초 정도의 열처리도 널리 행해지고 있다.
그러나, 열처리의 종류에 따라서는, 처리 시간이 길어지면 가령 몇 초 정도이었다고 해도 반도체 디바이스의 다른 특성이 열화되는 경우가 있었다. 예를 들면, SiC 반도체 기판에 대한 컨택트 형성을 위한 열처리에서는, 가열 온도가 높을수록 컨택트 저항이 저하되기 때문에 바람직하다. 그런데, SiC 반도체에서는 게이트 산화막의 계면 특성을 개선하기 위해 수소 종단 처리가 행해지고 있어, 컨택트 형성을 위해 고온에서 몇 초 이상의 열처리를 행하면, 상기 계면 근방에 도입되고 있던 수소가 탈리하여 계면 특성이 열화된다는 문제가 발생한다. 또, p형 컨택트에 금속층으로서 이용되는 알루미늄은, 저융점 금속이기 때문에, 원래 고온으로 열처리하는 것 자체가 곤란했다.
또, 전형적으로는, 불순물 주입을 행한 후이며 금속층을 형성하기 전에 불순물 활성화를 위한 열처리를 행하는 것이지만, 이 열처리를 고온에서 몇 초 이상 행하면, 주입한 불순물이 외방(外方) 확산에 의해 소실되어, 불순물 영역의 표면 근방에서는 불순물 농도가 낮아져 낮은 컨택트 저항이 얻어지기 어려워진다는 문제도 발생한다.
본 발명은, 상기 과제를 감안하여 이루어진 것이며, 디바이스 특성을 열화시키지 않고 낮은 컨택트 저항을 얻을 수 있는 반도체 제조 방법 및 반도체 제조 장치를 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 청구항 1의 발명은, 반도체 기판의 컨택트를 형성하는 반도체 제조 방법에 있어서, 반도체 기판의 일부 영역에 이온을 주입하여 불순물 영역을 형성하는 이온 주입 공정과, 상기 불순물 영역 상에 금속층을 형성하는 금속층 형성 공정과, 상기 금속층이 형성된 상기 반도체 기판에 1초 이하의 조사 시간으로 광을 조사하여 가열하는 열처리 공정을 구비하고, 상기 열처리 공정은, 수소를 포함하는 포밍 가스 중에서 실행되는 것을 특징으로 한다.
또, 청구항 2의 발명은, 청구항 1의 발명에 관련된 반도체 제조 방법에 있어서, 상기 열처리 공정에서 광이 조사되는 상기 반도체 기판의 표면의 도달 온도는 1000℃ 이상인 것을 특징으로 한다.
또, 청구항 3의 발명은, 청구항 1의 발명에 관련된 반도체 제조 방법에 있어서, 상기 열처리 공정에서는, 컨택트 형성과 함께 상기 불순물 영역에 주입된 불순물의 활성화도 행하는 것을 특징으로 한다.
또, 청구항 4의 발명은, 청구항 3의 발명에 관련된 반도체 제조 방법에 있어서, 상기 열처리 공정에서는, 또한 상기 불순물 영역의 재결정화를 촉진하는 것을 특징으로 한다.
또, 청구항 5의 발명은, 청구항 1의 발명에 관련된 반도체 제조 방법에 있어서, 상기 이온 주입 공정과 상기 금속층 형성 공정 사이에, 반도체 기판에 1초 이하의 조사 시간으로 광을 조사하여 상기 불순물 영역에 주입된 불순물의 활성화를 행하는 공정을 더 구비하는 것을 특징으로 한다.
또, 청구항 6의 발명은, 청구항 1의 발명에 관련된 반도체 제조 방법에 있어서, 상기 열처리 공정에서는, 분광 분포에서 파장 500nm에 대한 파장 300nm의 상대 강도가 20% 이상인 광을 상기 반도체 기판에 조사하는 것을 특징으로 한다.
또, 청구항 7의 발명은, 청구항 1의 발명에 관련된 반도체 제조 방법에 있어서, 상기 열처리 공정 전에, 상기 금속층 상에 광흡수막을 형성하는 공정을 더 구비하는 것을 특징으로 한다.
또, 청구항 8의 발명은, 청구항 1의 발명에 관련된 반도체 제조 방법에 있어서, 상기 이온 주입 공정에서는, 상기 반도체 기판의 한쪽면에 n형 불순물 영역과 p형 불순물 영역을 형성하고, 상기 금속층 형성 공정에서는, 상기 n형 불순물 영역 상에 니켈층을 형성함과 함께, 상기 p형 불순물 영역 상에 알루미늄층을 형성하고, 상기 열처리 공정에서는, 상기 반도체 기판의 상기 한쪽면에 대한 광조사에 의해 n형 컨택트와 p형 컨택트를 동시에 형성하는 것을 특징으로 한다.
또, 청구항 9의 발명은, 청구항 1의 발명에 관련된 반도체 제조 방법에 있어서, 상기 열처리 공정에서는, 플래시 램프로부터 상기 반도체 기판에 플래시광을 조사하는 것을 특징으로 한다.
또, 청구항 10의 발명은, 청구항 1 내지 청구항 9 중 어느 하나의 발명에 관련된 반도체 제조 방법에 있어서, 상기 반도체 기판은 실리콘 카바이드로 형성되어 있는 것을 특징으로 한다.
또, 청구항 11의 발명은, 반도체 기판의 컨택트를 형성하는 반도체 제조 장치에 있어서, 이온이 주입된 불순물 영역 상에 금속층이 형성된 반도체 기판을 수용하는 챔버와, 상기 챔버 내에 설치되며, 상기 반도체 기판을 올려 놓고 지지하는 서셉터와, 상기 챔버 내에, 수소를 포함하는 포밍 가스의 분위기를 형성하는 포밍 가스 공급부와, 상기 서셉터에 지지된 상기 반도체 기판에 1초 이하의 조사 시간으로 광을 조사하여 가열하는 광조사부를 구비하고, 상기 광조사부는, 상기 포밍 가스 중에서 상기 반도체 기판에 광을 조사하는 것을 특징으로 한다.
또, 청구항 12의 발명은, 청구항 11의 발명에 관련된 반도체 제조 장치에 있어서, 상기 광조사부는, 광조사에 의해 상기 반도체 기판의 표면을 1000℃ 이상으로 도달시키는 것을 특징으로 한다.
또, 청구항 13의 발명은, 청구항 11의 발명에 관련된 반도체 제조 장치에 있어서, 상기 광조사부는, 상기 반도체 기판에 광을 조사하여 컨택트 형성과 함께 상기 불순물 영역에 주입된 불순물의 활성화도 행하는 것을 특징으로 한다.
또, 청구항 14의 발명은, 청구항 13의 발명에 관련된 반도체 제조 장치에 있어서, 상기 광조사부는, 상기 반도체 기판에 광을 조사하고 또한 상기 불순물 영역의 재결정화를 촉진하는 것을 특징으로 한다.
또, 청구항 15의 발명은, 청구항 11의 발명에 관련된 반도체 제조 장치에 있어서, 상기 광조사부는, 이온이 주입된 후이며 금속층이 형성되기 전의 반도체 기판에 광을 조사하여 상기 불순물 영역에 주입된 불순물의 활성화를 행하는 것을 특징으로 한다.
또, 청구항 16의 발명은, 청구항 11의 발명에 관련된 반도체 제조 장치에 있어서, 상기 광조사부는, 분광 분포에서 파장 500nm에 대한 파장 300nm의 상대 강도가 20% 이상인 광을 상기 반도체 기판에 조사하는 것을 특징으로 한다.
또, 청구항 17의 발명은, 청구항 11의 발명에 관련된 반도체 제조 장치에 있어서, 상기 광조사부는, 상기 금속층 상에 광흡수막을 형성한 상기 반도체 기판에 광을 조사하는 것을 특징으로 한다.
또, 청구항 18의 발명은, 청구항 11의 발명에 관련된 반도체 제조 장치에 있어서, 상기 반도체 기판의 한쪽면에 n형 불순물 영역과 p형 불순물 영역이 형성됨과 함께, 상기 n형 불순물 영역 상 및 상기 p형 불순물 영역 상에 각각 니켈층 및 알루미늄층이 형성되고, 상기 광조사부는, 상기 반도체 기판의 상기 한쪽면에 대한 광조사에 의해 n형 컨택트와 p형 컨택트를 동시에 형성하는 것을 특징으로 한다.
또, 청구항 19의 발명은, 청구항 11의 발명에 관련된 반도체 제조 장치에 있어서, 상기 광조사부는, 플래시광을 조사하는 플래시 램프를 포함하는 것을 특징으로 한다.
또, 청구항 20의 발명은, 청구항 11 내지 청구항 19 중 어느 하나의 발명에 관련된 반도체 제조 장치에 있어서, 상기 반도체 기판은 실리콘 카바이드로 형성되어 있는 것을 특징으로 한다.
청구항 1 내지 청구항 10의 발명에 의하면, 불순물 영역 상에 금속층이 형성된 반도체 기판에 수소를 포함하는 포밍 가스 중에서 1초 이하의 조사 시간으로 광을 조사하여 가열하기 때문에, 수소 종단을 위해 도입되고 있던 수소를 탈리시키지 않고 반도체 기판의 표면을 승온시킬 수 있어, 디바이스 특성을 열화시키지 않고 낮은 컨택트 저항을 얻을 수 있다.
특히, 청구항 6의 발명에 의하면, 분광 분포에서 파장 500nm에 대한 파장 300nm의 상대 강도가 20% 이상인 광을 반도체 기판에 조사하기 때문에, 밴드 갭이 넓은 반도체 기판이어도 조사광을 흡수할 수 있다.
특히, 청구항 7의 발명에 의하면, 열처리 공정 전에 금속층 상에 광흡수막을 형성하기 때문에, 조사광의 흡수율을 높일 수 있다.
청구항 11 내지 청구항 20의 발명에 의하면, 불순물 영역 상에 금속층이 형성된 반도체 기판에 수소를 포함하는 포밍 가스 중에서 1초 이하의 조사 시간으로 광을 조사하여 가열하기 때문에, 수소 종단을 위해 도입되고 있던 수소를 탈리시키지 않고 반도체 기판의 표면을 승온시킬 수 있어, 디바이스 특성을 열화시키지 않고 낮은 컨택트 저항을 얻을 수 있다.
특히, 청구항 16의 발명에 의하면, 분광 분포에서 파장 500nm에 대한 파장 300nm의 상대 강도가 20% 이상인 광을 반도체 기판에 조사하기 때문에, 밴드 갭이 넓은 반도체 기판이어도 조사광을 흡수할 수 있다.
특히, 청구항 17의 발명에 의하면, 금속층 상에 광흡수막을 형성한 반도체 기판에 광을 조사하기 때문에, 조사광의 흡수율을 높일 수 있다.
도 1은 본 발명에 관련된 반도체 제조 장치의 구성을 나타내는 종단면도이다.
도 2는 유지부의 전체 외관을 나타내는 사시도이다.
도 3은 유지부를 상면에서 본 평면도이다.
도 4는 유지부를 측방에서 본 측면도이다.
도 5는 이재(移載) 기구의 평면도이다.
도 6은 이재 기구의 측면도이다.
도 7은 복수의 할로겐 램프의 배치를 나타내는 평면도이다.
도 8은 플래시 램프의 구동 회로를 나타내는 도이다.
도 9는 반도체 기판의 컨택트를 형성하는 처리 순서를 나타내는 플로차트이다.
도 10은 금속층이 형성된 반도체 기판의 표면 구조를 나타내는 도이다.
도 11은 이온 주입 후의 불순물 영역에 있어서의 불순물 농도를 나타내는 도이다.
도 12는 제2 실시 형태의 컨택트 형성의 처리 순서를 나타내는 플로차트이다.
도 13은 제3 실시 형태의 컨택트 형성의 처리 순서를 나타내는 플로차트이다.
도 14는 금속층 상에 광흡수막이 형성된 반도체 기판의 표면 구조를 나타내는 도이다.
이하, 도면을 참조하면서 본 발명의 실시의 형태에 대해서 상세하게 설명한다.
＜제1 실시 형태＞
도 1은, 본 발명에 관련된 반도체 제조 장치(1)의 구성을 나타내는 종단면도이다. 본 실시 형태의 반도체 제조 장치(1)는, SiC(실리콘 카바이드)의 반도체 기판 W에 대해 플래시광을 조사함으로써 컨택트 형성을 위한 PDA(Post-Deposition Anneal)를 행하는 플래시 램프 어닐 장치이다. 상세는 후술하지만, 반도체 제조 장치(1)에 반입되기 전의 반도체 기판 W에는 불순물 영역 상에 금속층이 형성되어 있으며, 반도체 제조 장치(1)에 의한 가열 처리에 의해 금속층과 불순물 영역의 컨택트가 형성된다.
반도체 제조 장치(1)는, 반도체 기판 W를 수용하는 챔버(6)와, 복수의 플래시 램프 FL을 내장하는 플래시 가열부(5)와, 복수의 할로겐 램프 HL을 내장하는 할로겐 가열부(4)와, 셔터 기구(2)를 구비한다. 챔버(6)의 상측에 플래시 가열부(5)가 설치됨과 함께, 하측에 할로겐 가열부(4)가 설치되어 있다. 반도체 제조 장치(1)는, 챔버(6)의 내부에, 반도체 기판 W를 수평 자세로 유지하는 유지부(7)와, 유지부(7)와 장치 외부의 사이에서 반도체 기판 W의 수도(受渡)를 행하는 이재 기구(10)를 구비한다. 또, 반도체 제조 장치(1)는, 챔버(6)의 내부에 포밍 가스(수소-질소 혼합 가스)의 분위기를 형성하는 포밍 가스 공급 기구(180)를 구비한다. 또한, 반도체 제조 장치(1)는, 셔터 기구(2), 포밍 가스 공급 기구(180), 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)에 설치된 각 동작 기구를 제어하여 반도체 기판 W의 열처리를 실행시키는 제어부(3)를 구비한다.
챔버(6)는, 통형상의 챔버측부(61)의 상하로 석영제의 챔버창을 장착하여 구성되어 있다. 챔버측부(61)는 상하가 개구된 개략 통형상을 가지고 있고, 상측 개구에는 상측 챔버창(63)이 장착되어 폐색되고, 하측 개구에는 하측 챔버창(64)이 장착되어 폐색되어 있다. 챔버(6)의 천정부를 구성하는 상측 챔버창(63)은, 석영에 의해 형성된 원판형상 부재이며, 플래시 가열부(5)로부터 출사된 플래시광을 챔버(6) 내에 투과하는 석영창으로서 기능한다. 또, 챔버(6)의 바닥부를 구성하는 하측 챔버창(64)도, 석영에 의해 형성된 원판형상 부재이며, 할로겐 가열부(4)로부터의 광을 챔버(6) 내에 투과하는 석영창으로서 기능한다. 특히, 플래시광을 챔버(6) 내에 투과하는 상측 챔버창(63)은, 파장 300nm 이하의 자외역에 있어서도 높은 투과율을 가지는 합성 석영으로 형성되어 있다.
또, 챔버측부(61)의 내측의 벽면의 상부에는 반사 링(68)이 장착되고, 하부에는 반사 링(69)이 장착되어 있다. 반사 링(68, 69)은, 모두 원환형상으로 형성되어 있다. 상측의 반사 링(68)은, 챔버측부(61)의 상측으로부터 끼워넣음으로써 장착된다. 한편, 하측의 반사 링(69)은, 챔버측부(61)의 하측으로부터 끼워넣어 도시를 생략한 나사로 고정함으로써 장착된다. 즉, 반사 링(68, 69)은, 모두 착탈 가능하게 챔버측부(61)에 장착되는 것이다. 챔버(6)의 내측 공간, 즉 상측 챔버창(63), 하측 챔버창(64), 챔버측부(61) 및 반사 링(68, 69)에 의해 둘러싸이는 공간이 열처리 공간(65)으로서 규정된다.
챔버측부(61)에 반사 링(68, 69)이 장착됨으로써, 챔버(6)의 내벽면에 오목부(62)가 형성된다. 즉, 챔버측부(61)의 내벽면 중 반사 링(68, 69)이 장착되어 있지 않은 중앙 부분과, 반사 링(68)의 하단면과, 반사 링(69)의 상단면으로 둘러싸인 오목부(62)가 형성된다. 오목부(62)는, 챔버(6)의 내벽면에 수평 방향을 따라 원환형상으로 형성되어, 반도체 기판 W를 유지하는 유지부(7)를 둘러싼다.
챔버측부(61) 및 반사 링(68, 69)은, 강도와 내열성이 우수한 금속재료(예를 들면, 스테인레스 스틸)로 형성되어 있다. 또, 반사 링(68, 69)의 내주면은 전해 니켈 도금에 의해 경면으로 되어 있다.
또, 챔버측부(61)에는, 챔버(6)에 대해 반도체 기판 W의 반입 및 반출을 행하기 위한 반송 개구부(로구(爐口))(66)가 형성되어 있다. 반송 개구부(66)는, 게이트 밸브(85)에 의해 개폐 가능하게 되어 있다. 반송 개구부(66)는 오목부(62)의 외주면에 연통 접속되어 있다. 이 때문에, 게이트 밸브(85)가 반송 개구부(66)를 개방하고 있을 때에는, 반송 개구부(66)로부터 오목부(62)를 통과하여 열처리 공간(65)으로의 반도체 기판 W의 반입 및 열처리 공간(65)으로부터의 반도체 기판 W의 반출을 행할 수 있다. 또, 게이트 밸브(85)가 반송 개구부(66)를 폐쇄하면 챔버(6) 내의 열처리 공간(65)이 밀폐 공간이 된다.
또, 챔버(6)의 내벽 상부에는 열처리 공간(65)에 소정의 가스를 공급하는 가스 공급 구멍(81)이 형성되어 있다. 가스 공급 구멍(81)은, 오목부(62)보다 상측 위치에 형성되어 있으며, 반사 링(68)에 형성되어 있어도 된다. 가스 공급 구멍(81)은 챔버(6)의 측벽 내부에 원환형상으로 형성된 완충 공간(82)을 통하여 가스 공급관(83)에 연통 접속되어 있다. 가스 공급관(83)은 2갈래로 분기되고, 그 한쪽은 질소 가스 공급원(185)에 접속되고, 다른쪽은 수소 가스 공급원(189)에 접속된다. 가스 공급관(83)의 2갈래로 분기된 경로 중 질소 가스 공급원(185)에 접속된 배관에는 밸브(183) 및 유량 조정 밸브(181)가 끼워지고, 수소 가스 공급원(189)에 접속된 배관에는 밸브(187) 및 유량 조정 밸브(186)가 끼워져 있다.
밸브(183)가 개방되면, 질소 가스 공급원(185)으로부터 가스 공급관(83)을 지나 완충 공간(82)에 질소 가스(N2)가 송급된다. 가스 공급관(83)을 흐르는 질소 가스의 유량은 유량 조정 밸브(181)에 의해 조정된다. 또, 밸브(187)가 개방되면, 수소 가스 공급원(189)으로부터 가스 공급관(83)을 지나 완충 공간(82)에 수소 가스(H2)가 송급된다. 가스 공급관(83)을 흐르는 수소 가스의 유량은 유량 조정 밸브(186)에 의해 조정된다. 완충 공간(82)에 유입된 가스는, 가스 공급 구멍(81)보다 유체 저항이 작은 완충 공간(82) 내를 퍼지듯이 흘러 가스 공급 구멍(81)으로부터 열처리 공간(65) 내로 공급된다.
이러한 질소 가스 공급원(185), 밸브(183), 유량 조정 밸브(181), 수소 가스 공급원(189), 밸브(187), 유량 조정 밸브(186), 가스 공급관(83), 완충 공간(82) 및 가스 공급 구멍(81)에 의해 포밍 가스 공급 기구(180)가 구성된다. 밸브(183) 및 밸브(187) 쌍방을 개방함으로써, 챔버(6)에 수소 가스와 질소 가스의 혼합 가스(포밍 가스)를 공급하여, 포밍 가스의 분위기를 형성할 수 있다. 포밍 가스 공급 기구(180)가 챔버(6)에 공급하는 포밍 가스 중에 포함되는 수소는 약 3vol.%이다.
한편, 챔버(6)의 내벽 하부에는 열처리 공간(65) 내의 기체를 배기하는 가스 배기 구멍(86)이 형성되어 있다. 가스 배기 구멍(86)은, 오목부(62)보다 하측 위치에 형성되어 있으며, 반사 링(69)에 설치되어 있어도 된다. 가스 배기 구멍(86)은 챔버(6)의 측벽 내부에 원환형상으로 형성된 완충 공간(87)을 통하여 가스 배기관(88)에 연통 접속되어 있다. 가스 배기관(88)은 배기부(190)에 접속되어 있다. 또, 가스 배기관(88)의 경로 도중에는 밸브(89)가 끼워져 있다. 밸브(89)가 개방되면, 열처리 공간(65)의 기체가 가스 배기 구멍(86)으로부터 완충 공간(87)을 거쳐 가스 배기관(88)으로 배출된다. 또한, 가스 공급 구멍(81) 및 가스 배기 구멍(86)은, 챔버(6)의 둘레방향을 따라 복수 설치되어 있어도 되고, 슬릿형상의 것이어도 된다.
또, 반송 개구부(66)의 선단에도 열처리 공간(65) 내의 기체를 배출하는 가스 배기관(191)이 접속되어 있다. 가스 배기관(191)은 밸브(192)를 통하여 배기부(190)에 접속되어 있다. 밸브(192)를 개방함으로써, 반송 개구부(66)를 통하여 챔버(6) 내의 기체가 배기된다.
도 2는, 유지부(7)의 전체 외관을 나타내는 사시도이다. 또, 도 3은 유지부(7)를 상면에서 본 평면도이며, 도 4는 유지부(7)를 측방에서 본 측면도이다. 유지부(7)는, 기대 링(71), 연결부(72) 및 서셉터(74)를 구비하여 구성된다. 기대 링(71), 연결부(72) 및 서셉터(74)는 모두 석영으로 형성되어 있다. 즉, 유지부(7)의 전체가 석영으로 형성되어 있다.
기대 링(71)은 원환형상의 석영 부재이다. 기대 링(71)은 오목부(62)의 저면에 올려 놓아짐으로써, 챔버(6)의 벽면에 지지되게 된다(도 1 참조). 원환형상을 가지는 기대 링(71)의 상면에, 그 둘레방향을 따라 복수의 연결부(72)(본 실시 형태에서는 4개)가 세워 설치된다. 연결부(72)도 석영의 부재이며, 용접에 의해 기대 링(71)에 고착된다. 또한, 기대 링(71)의 형상은, 원환형상으로부터 일부가 결락된 원호형상이어도 된다.
평판형상의 서셉터(74)는 기대 링(71)에 설치된 4개의 연결부(72)에 의해 지지된다. 서셉터(74)는 석영으로 형성된 대략 원형의 평판형상 부재이다. 서셉터(74)의 직경은 반도체 기판 W의 직경보다 크다. 즉, 서셉터(74)는, 반도체 기판 W보다 큰 평면 사이즈를 가진다. 서셉터(74)의 상면에는 복수개(본 실시 형태에서는 5개)의 가이드 핀(76)이 세워 설치되어 있다. 5개의 가이드 핀(76)은 서셉터(74)의 외주원과 동심원의 둘레 상을 따라 설치되어 있다. 5개의 가이드 핀(76)을 배치한 원의 직경은 반도체 기판 W의 직경보다 약간 크다. 각 가이드 핀(76)도 석영으로 형성되어 있다. 또한, 가이드 핀(76)은, 서셉터(74)와 일체로 석영의 잉곳으로부터 가공하도록 해도 되고, 별도로 가공한 것을 서셉터(74)에 용접 등에 의해 부착하도록 해도 된다.
기대 링(71)에 세워 설치된 4개의 연결부(72)와 서셉터(74)의 주연부의 하면이 용접에 의해 고착된다. 즉, 서셉터(74)와 기대 링(71)은 연결부(72)에 의해 고정적으로 연결되어 있으며, 유지부(7)는 석영의 일체 성형 부재가 된다. 이러한 유지부(7)의 기대 링(71)이 챔버(6)의 벽면에 지지됨으로써, 유지부(7)가 챔버(6)에 장착된다. 유지부(7)가 챔버(6)에 장착된 상태에 있어서는, 대략 원판형상의 서셉터(74)는 수평 자세(법선이 연직 방향과 일치하는 자세)가 된다. 챔버(6)에 반입된 반도체 기판 W는, 챔버(6)에 장착된 유지부(7)의 서셉터(74) 상에 수평 자세로 올려 놓아져 유지된다. 반도체 기판 W는, 5개의 가이드 핀(76)에 의해 형성되는 원의 내측에 올려 놓아짐으로써, 수평 방향의 위치 어긋남이 방지된다. 또한, 가이드 핀(76)의 개수는 5개로 한정되는 것이 아니며, 반도체 기판 W의 위치 어긋남을 방지할 수 있는 수이면 된다.
또, 도 2 및 도 3에 나타내는 바와 같이, 서셉터(74)에는, 상하로 관통하여 개구부(78) 및 절결부(77)가 형성되어 있다. 절결부(77)는, 열전대를 사용한 접촉식 온도계(130)의 프로브 선단부를 통하게 하기 위해 설치되어 있다. 한편, 개구부(78)는, 방사 온도계(120)가 서셉터(74)에 유지된 반도체 기판 W의 하면으로부터 방사되는 방사광(적외광)을 수광하기 위해 설치되어 있다. 또한, 서셉터(74)에는, 후술하는 이재 기구(10)의 리프트 핀(12)이 반도체 기판 W의 수도를 위해 관통하는 4개의 관통 구멍(79)이 형성되어 있다.
도 5는, 이재 기구(10)의 평면도이다. 또, 도 6은, 이재 기구(10)의 측면도이다. 이재 기구(10)는, 2개의 이재 아암(11)을 구비한다. 이재 아암(11)은, 대체로 원환형상의 오목부(62)를 따르는 원호형상으로 되어 있다. 각각의 이재 아암(11)에는 2개의 리프트 핀(12)이 세워 설치되어 있다. 각 이재 아암(11)은 수평 이동 기구(13)에 의해 회동 가능하게 되어 있다. 수평 이동 기구(13)는, 한 쌍의 이재 아암(11)을 유지부(7)에 대해 반도체 기판 W의 이재를 행하는 이재 동작 위치(도 5의 실선 위치)와 유지부(7)에 유지된 반도체 기판 W와 평면에서 보았을 때에 겹치지 않는 퇴피 위치(도 5의 2점 쇄선 위치) 사이에서 수평 이동시킨다. 수평 이동 기구(13)로서는, 개별의 모터에 의해 각 이재 아암(11)을 각각 회동시키는 것이어도 되고, 링크 기구를 이용하여 1개의 모터에 의해 한 쌍의 이재 아암(11)을 연동시켜 회동시키는 것이어도 된다.
또, 한 쌍의 이재 아암(11)은, 승강 기구(14)에 의해 수평 이동 기구(13)와 함께 승강 이동된다. 승강 기구(14)가 한 쌍의 이재 아암(11)을 이재 동작 위치에서 상승시키면, 합계 4개의 리프트 핀(12)이 서셉터(74)에 형성된 관통 구멍(79)(도 2, 3 참조)을 통과하여, 리프트 핀(12)의 상단이 서셉터(74)의 상면으로부터 돌출한다. 한편, 승강 기구(14)가 한 쌍의 이재 아암(11)을 이재 동작 위치에서 하강시켜 리프트 핀(12)을 관통 구멍(79)으로부터 빼내고, 수평 이동 기구(13)가 한 쌍의 이재 아암(11)을 열도록 이동시키면 각 이재 아암(11)이 퇴피 위치로 이동한다. 한 쌍의 이재 아암(11)의 퇴피 위치는, 유지부(7)의 기대 링(71)의 바로 위이다. 기대 링(71)은 오목부(62)의 저면에 올려 놓아져 있기 때문에, 이재 아암(11)의 퇴피 위치는 오목부(62)의 내측이 된다. 또한, 이재 기구(10)의 구동부(수평 이동 기구(13) 및 승강 기구(14))가 설치되어 있는 부위의 근방에도 도시를 생략한 배기 기구가 설치되어 있으며, 이재 기구(10)의 구동부 주변의 분위기가 챔버(6)의 외부에 배출되도록 구성되어 있다.
도 1로 되돌아와, 챔버(6)의 상방에 설치된 플래시 가열부(5)는, 하우징(51)의 내측에, 복수개(본 실시 형태에서는 30개)의 크세논 플래시 램프 FL로 이루어지는 광원과, 그 광원의 상방을 덮도록 설치된 리플렉터(52)를 구비하여 구성된다. 또, 플래시 가열부(5)의 하우징(51)의 저부에는 램프광 방사창(53)이 장착되어 있다. 플래시 가열부(5)의 바닥부를 구성하는 램프광 방사창(53)은, 석영에 의해 형성된 판형상의 석영창이다. 램프광 방사창(53)도, 상측 챔버창(63)과 동일한 합성 석영으로 형성되어 있다. 플래시 가열부(5)가 챔버(6)의 상방에 설치됨으로써, 램프광 방사창(53)이 상측 챔버창(63)과 서로 대향하게 된다. 플래시 램프 FL은 챔버(6)의 상방으로부터 램프광 방사창(53) 및 상측 챔버창(63)을 통하여 열처리 공간(65)에 플래시광을 조사한다.
복수의 플래시 램프 FL은, 각각이 긴 원통형상을 가지는 봉형상 램프이며, 각각의 길이 방향이 유지부(7)에 유지되는 반도체 기판 W의 주면을 따라(즉, 수평 방향을 따라) 서로 평행이 되도록 평면형상으로 배열되어 있다. 따라서, 플래시 램프 FL의 배열에 의해 형성되는 평면도 수평면이다.
도 8은, 플래시 램프 FL의 구동 회로를 나타내는 도이다. 이 도에 나타내는 바와 같이, 콘덴서(93)와, 코일(94)과, 플래시 램프 FL과, IGBT(절연 게이트 바이폴러 트랜지스터)(96)가 직렬로 접속되어 있다. 또, 도 8에 나타내는 바와 같이, 제어부(3)는, 펄스 발생기(31) 및 파형 설정부(32)를 구비함과 함께, 입력부(33)에 접속되어 있다. 입력부(33)로서는, 키보드, 마우스, 터치 패널 등의 다양한 공지의 입력 기기를 채용할 수 있다. 입력부(33)로부터의 입력 내용에 의거하여 파형 설정부(32)가 펄스 신호의 파형을 설정하고, 그 파형에 따라서 펄스 발생기(31)가 펄스 신호를 발생시킨다.
플래시 램프 FL은, 그 내부에 크세논 가스가 봉입되고 그 양단부에 양극 및 음극이 설치된 봉형상의 유리관(방전관)(92)과, 그 유리관(92)의 외주면 상에 부설된 트리거 전극(91)을 구비한다. 콘덴서(93)에는, 전원 유닛(95)에 의해 소정의 전압이 인가되고, 그 인가 전압(충전 전압)에 따른 전하가 충전된다. 또, 트리거 전극(91)에는 트리거 회로(97)로부터 고전압을 인가할 수 있다. 트리거 회로(97)가 트리거 전극(91)에 전압을 인가하는 타이밍은 제어부(3)에 의해 제어된다.
IGBT(96)는, 게이트부에 MOSFET(Metal Oxide Semiconductor Field effect transistor)를 장착한 바이폴러 트랜지스터이며, 대전력을 취급하는데 적합한 스위칭 소자이다. IGBT(96)의 게이트에는 제어부(3)의 펄스 발생기(31)로부터 펄스 신호가 인가된다. IGBT(96)의 게이트에 소정치 이상의 전압(High의 전압)이 인가되면 IGBT(96)가 온 상태가 되고, 소정치 미만의 전압(Low의 전압)이 인가되면 IGBT(96)가 오프 상태가 된다. 이와 같이 하여, 플래시 램프 FL을 포함하는 구동 회로는 IGBT(96)에 의해 온 오프 된다. IGBT(96)가 온 오프 함으로써 플래시 램프 FL과 대응하는 콘덴서(93)와의 접속이 단속된다.
콘덴서(93)가 충전된 상태로 IGBT(96)가 온 상태가 되어 유리관(92)의 양단 전극에 고전압이 인가되었다고 해도, 크세논 가스는 전기적으로는 절연체이기 때문에, 통상의 상태에서는 유리관(92) 내에 전기는 흐르지 않는다. 그러나, 트리거 회로(97)가 트리거 전극(91)에 고전압을 인가하여 절연을 파괴한 경우에는 양단 전극 간의 방전에 의해 유리관(92) 내에 전류가 순시에 흐르고, 그 때의 크세논의 원자 혹은 분자의 여기에 의해 광이 방출된다.
크세논의 플래시 램프 FL의 방사 분광 분포는 자외역으로부터 근적외역에까지 미치고 있다. 본 실시 형태에 있어서는, 플래시 램프 FL로부터의 플래시광을 투과하는 램프광 방사창(53) 및 상측 챔버창(63)이 합성 석영으로 형성되어 있다. 합성 석영은, 파장 300nm 이하의 자외선에 대해서도 높은 투과율을 가지고 있다. 그 결과, 플래시 램프 FL로부터 출사되어 챔버(6) 내의 반도체 기판 W에 조사되는 플래시광의 분광 분포는, 파장 500nm에 대한 파장 300nm의 상대 강도가 20% 이상이 된다.
또, 도 1의 리플렉터(52)는, 복수의 플래시 램프 FL의 상방에 그들 전체를 덮도록 설치되어 있다. 리플렉터(52)의 기본적인 기능은, 복수의 플래시 램프 FL로부터 출사된 광을 유지부(7)의 측으로 반사한다는 것이다. 리플렉터(52)는 알루미늄 합금판으로 형성되어 있으며, 그 표면(플래시 램프 FL에 면하는 측의 면)은 블러스트 처리에 의해 조면화 가공이 실시되어 있다.
챔버(6)의 하방에 설치된 할로겐 가열부(4)의 내부에는 복수개(본 실시 형태에서는 40개)의 할로겐 램프 HL이 내장되어 있다. 복수의 할로겐 램프 HL은, 전력 공급 회로(45)로부터의 전력 공급을 받아 발광하고, 챔버(6)의 하방에서 하측 챔버창(64)을 통하여 열처리 공간(65)으로의 할로겐광의 조사를 행한다. 전력 공급 회로(45)로부터의 전력 공급은 제어부(3)에 의해 제어된다. 도 7은, 복수의 할로겐 램프 HL의 배치를 나타내는 평면도이다. 본 실시 형태에서는, 상하 2단에 각 20개씩의 할로겐 램프 HL이 설치되어 있다. 각 할로겐 램프 HL은, 긴 원통형상을 가지는 봉형상 램프이다. 상단, 하단 모두 20개의 할로겐 램프 HL은, 각각의 길이 방향이 유지부(7)에 유지되는 반도체 기판 W의 주면을 따라(즉 수평 방향을 따라) 서로 평행이 되도록 배열되어 있다. 따라서, 상단, 하단 모두 할로겐 램프 HL의 배열에 의해 형성되는 평면은 수평면이다.
또, 도 7에 나타내는 바와 같이, 상단, 하단 모두 유지부(7)에 유지되는 반도체 기판 W의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역에 있어서의 할로겐 램프 HL의 설치 밀도가 높아져 있다. 즉, 상하단 모두, 램프 배열의 중앙부보다 주연부가 할로겐 램프 HL의 설치 피치가 짧다. 이 때문에, 할로겐 가열부(4)로부터의 광조사에 의한 가열 시에 온도 저하가 생기기 쉬운 반도체 기판 W의 주연부에 보다 많은 광량의 조사를 행할 수 있다.
또, 상단의 할로겐 램프 HL로 이루어지는 램프군과 하단의 할로겐 램프 HL로 이루어지는 램프군이 격자형상으로 교차하도록 배열되어 있다. 즉, 상단의 각 할로겐 램프 HL의 길이 방향과 하단의 각 할로겐 램프 HL의 길이 방향이 직교하도록 합계 40개의 할로겐 램프 HL이 설치되어 있다.
할로겐 램프 HL은, 유리관 내부에 설치된 필라멘트에 통전함으로써 필라멘트를 백열화시켜 발광시키는 필라멘트 방식의 광원이다. 유리관의 내부에는, 질소나 아르곤 등의 불활성 가스에 할로겐 원소(옥소, 취소 등)를 미량 도입한 기체가 봉입되어 있다. 할로겐 원소를 도입함으로써, 필라멘트의 파손을 억제하면서 필라멘트의 온도를 고온으로 설정하는 것이 가능해진다. 따라서, 할로겐 램프 HL은, 통상의 백열전구에 비해 수명이 길고 또한 강한 광을 연속적으로 조사할 수 있다는 특성을 가진다. 또, 할로겐 램프 HL은 봉형상 램프이기 때문에 장수명이며, 할로겐 램프 HL을 수평 방향을 따르게 하여 배치함으로써 상방의 반도체 기판 W에 대한 방사 효율이 우수한 것이 된다.
또, 도 1에 나타내는 바와 같이, 반도체 제조 장치(1)는, 할로겐 가열부(4) 및 챔버(6)의 측방에 셔터 기구(2)를 구비한다. 셔터 기구(2)는, 셔터판(21) 및 슬라이드 구동 기구(22)를 구비한다. 셔터판(21)은, 할로겐광에 대해 불투명한 판이며, 예를 들면 티탄(Ti)으로 형성되어 있다. 슬라이드 구동 기구(22)는, 셔터판(21)을 수평 방향을 따라 슬라이드 이동시켜, 할로겐 가열부(4)와 유지부(7) 사이의 차광 위치에 셔터판(21)을 삽입 이탈시킨다. 슬라이드 구동 기구(22)가 셔터판(21)을 전진시키면, 챔버(6)와 할로겐 가열부(4) 사이의 차광 위치(도 1의 2점 쇄선 위치)에 셔터판(21)이 삽입되고, 하측 챔버창(64)과 복수의 할로겐 램프 HL이 차단된다. 이것에 의해, 복수의 할로겐 램프 HL로부터 열처리 공간(65)의 유지부(7)로 향하는 광은 차광된다. 반대로, 슬라이드 구동 기구(22)가 셔터판(21)을 후퇴시키면, 챔버(6)와 할로겐 가열부(4) 사이의 차광 위치로부터 셔터판(21)이 퇴출하여 하측 챔버창(64)의 하방이 개방된다.
또, 제어부(3)는, 반도체 제조 장치(1)에 설치된 상기의 다양한 동작 기구를 제어한다. 제어부(3)의 하드웨어로서의 구성은 일반적인 컴퓨터와 동일하다. 즉, 제어부(3)는, 각종 연산 처리를 행하는 CPU, 기본 프로그램을 기억하는 읽어내기 전용의 메모리인 ROM, 각종 정보를 기억하는 읽고 쓰기 가능한 메모리인 RAM 및 제어용 소프트웨어나 데이터 등을 기억해 두는 자기 디스크를 구비하여 구성된다. 제어부(3)의 CPU가 소정의 처리 프로그램을 실행함으로써 반도체 제조 장치(1)에 있어서의 처리가 진행된다. 또, 도 8에 나타낸 바와 같이, 제어부(3)는, 펄스 발생기(31) 및 파형 설정부(32)를 구비한다. 상기 서술한 바와 같이, 입력부(33)로부터의 입력 내용에 의거하여, 파형 설정부(32)가 펄스 신호의 파형을 설정하고, 그에 따라서 펄스 발생기(31)가 IGBT(96)의 게이트에 펄스 신호를 출력한다. 또한, 제어부(3)는, 포밍 가스 공급 기구(180)의 각 밸브의 개폐를 제어함으로써 챔버(6) 내의 분위기 조정을 행함과 함께, 전력 공급 회로(45)를 제어함으로써 할로겐 램프 HL의 발광을 제어한다.
상기의 구성 이외에도 반도체 제조 장치(1)는, 반도체 기판 W의 열처리 시에 할로겐 램프 HL 및 플래시 램프 FL로부터 발생하는 열에너지에 의한 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)의 과잉한 온도 상승을 방지하기 위해, 다양한 냉각용의 구조를 구비하고 있다. 예를 들면, 챔버(6)의 벽체에는 수냉관(도시 생략)이 설치되어 있다. 또, 할로겐 가열부(4) 및 플래시 가열부(5)는, 내부에 기체류를 형성하여 배열(排熱)하는 공냉 구조로 되어 있다. 또, 상측 챔버창(63)과 램프광 방사창(53)의 간극에도 공기가 공급되어, 플래시 가열부(5) 및 상측 챔버창(63)을 냉각한다.
다음에, 반도체 기판 W에 컨택트 형성을 행하는 처리 순서에 대해서 설명한다. 도 9는, 반도체 기판 W의 컨택트를 형성하는 처리 순서를 나타내는 플로차트이다. 이 도의 단계 S13 이후가 반도체 제조 장치(1)에 의해 실행되는 처리이다.
본 실시 형태에 있어서, 컨택트 형성의 대상이 되는 반도체 기판 W는 SiC의 기판이다. SiC에는, 입방정계나 육방정계 등 다양한 결정 구조의 것이 알려져 있지만, 파워 디바이스 용도로서는 육방정의 4H-SiC가 바람직하다. SiC는, 넓은 밴드 갭(4H-SiC이면 약 3.2eV)과 실리콘의 약 10배의 절연 파괴 전기장 강도를 가지고 있어, 고주파 파워 디바이스 재료로서 기대되고 있다. SiC의 반도체 기판 W는, 예를 들면 φ150mm(6인치), 두께 약 0.4mm의 원형의 기판이다.
우선, 반도체 제조 장치(1)에 의한 열처리에 앞서, 반도체 기판 W의 일부 영역에 이온이 주입된다(단계 S11). 이온 주입은, 반도체 기판 W에 도펀트(불순물)를 주입하여 불순물 영역을 형성하기 위해 행하는 것이며, 반도체 제조 장치(1)와 별도 설치된 이온 임플랜테이션 장치에 의해 실행된다. 이온 주입할 때에는, 예를 들면 반도체 기판 W의 표면에 실리콘 산화막을 형성하고 나서 포트리소그래피 및 에칭의 수법에 의해 실리콘 산화막의 일부 영역만을 제거해 둔다. 그리고, 단계 S11의 이온 주입 공정에서는, 실리콘 산화막이 형성되어 있지 않은 반도체 기판 W의 일부 영역에만 이온이 주입된다.
반도체 기판 W의 이온 주입 영역(불순물 영역)이 p형 영역인 경우에는, 예를 들면 알루미늄 이온(Al+)이 주입된다. 한편, 반도체 기판 W의 이온 주입 영역이 n형 영역인 경우에는, 예를 들면 인 이온(P+)이 주입된다. 이온 주입은, 상온에서의 주입이어도 되고, 고온(예를 들면 500℃)에서의 주입이어도 된다. 고온에서의 이온 주입을 행한 경우에는, 그 반도체 기판 W의 주입 영역의 결정성에 손상을 주지 않지만, 상온에서의 이온 주입을 행한 경우에는, 반도체 기판 W의 주입 영역의 결정성을 파괴하는 경우가 있다.
다음에, 제1 실시 형태에 있어서는, 주입한 이온의 활성화를 행하지 않고, 반도체 기판 W의 표면에 금속층을 형성한다(단계 S12). 단계 S11의 이온 주입 공정과 단계 S12의 금속층 형성 공정 사이에, 불산 등의 약액을 이용한 반도체 기판 W의 표면 처리가 행해져도 된다.
도 10은, 금속층이 형성된 반도체 기판 W의 표면 구조를 나타내는 도이다. 반도체 기판 W의 SiC의 기재(111)의 일부에는 이온 주입에 의해 불순물 영역(112)이 형성되어 있다. 그리고, 그 불순물 영역(112) 상에 금속층(114)이 형성된다. 불순물 영역을 제외한 기재(111)와 금속층(114) 사이에는 층간 절연막(113)이 형성되어 있다. 층간 절연막(113)은 예를 들면 실리콘 산화막(SiO2)이다.
금속층(114)의 형성은, 예를 들면 스퍼터링에 의해 행하면 되지만, 이것에 한정되는 것이 아니며, 증착 등의 수법을 이용해도 된다. 반도체 기판 W의 불순물 영역(112)이 p형 불순물 영역인 경우에는, 예를 들면 알루미늄(Al)의 금속층(114)이 형성된다. 반도체 기판 W의 불순물 영역(112)이 n형 불순물 영역인 경우에는, 예를 들면 니켈(Ni)의 금속층(114)이 형성된다.
다음에, 금속층(114)과 불순물 영역(112)의 컨택트 저항을 저하시키기 위한 열처리(PDA)가 반도체 제조 장치(1)에 의해 행해진다. 이하, 반도체 제조 장치(1)에 있어서의 동작 순서에 대해서 설명한다. 반도체 제조 장치(1)에서의 동작 순서는, 제어부(3)가 반도체 제조 장치(1)의 각 동작 기구를 제어함으로써 진행한다.
우선, 이온 주입에 의해 불순물 영역(112)이 형성되고, 그 불순물 영역(112) 상에 금속층(114)이 형성된 반도체 기판 W가 반도체 제조 장치(1)의 챔버(6)에 반입된다(단계 S13). 반도체 기판 W의 반입 시에는, 게이트 밸브(85)가 열려 반송 개구부(66)가 개방되고, 장치 외부의 반송 로봇에 의해 반송 개구부(66)를 통하여 금속층(114)이 형성된 반도체 기판 W가 챔버(6) 내의 열처리 공간(65)에 반입된다. 이 때에, 밸브(183)를 개방하여 챔버(6) 내에 질소 가스를 계속 공급함으로써 반송 개구부(66)로부터 질소 가스류를 유출시켜, 장치 외부의 분위기가 챔버(6) 내의 유입되는 것을 최소한으로 억제하도록 해도 된다. 반송 로봇에 의해 반입된 반도체 기판 W는 유지부(7)의 바로 상측 위치까지 진출하고 정지한다. 그리고, 이재 기구(10)의 한 쌍의 이재 아암(11)이 퇴피 위치로부터 이재 동작 위치로 수평 이동하여 상승함으로써, 리프트 핀(12)이 관통 구멍(79)를 지나 서셉터(74)의 상면으로부터 돌출하여 반도체 기판 W를 받는다.
반도체 기판 W가 리프트 핀(12)에 올려 놓아진 후, 반송 로봇이 열처리 공간(65)으로부터 퇴출하고, 게이트 밸브(85)에 의해 반송 개구부(66)가 폐쇄된다. 그리고, 한 쌍의 이재 아암(11)이 하강함으로써, 반도체 기판 W는 이재 기구(10)로부터 유지부(7)의 서셉터(74)에 수도되어 수평 자세로 유지된다. 반도체 기판 W는, 금속층(114)이 형성된 표면을 상면으로 하여 서셉터(74)에 유지된다. 또, 반도체 기판 W는, 서셉터(74)의 상면에서 5개의 가이드 핀(76)의 내측에 유지된다. 서셉터(74)의 하방에까지 하강한 한 쌍의 이재 아암(11)은 수평 이동 기구(13)에 의해 퇴피 위치, 즉 오목부(62)의 내측으로 퇴피한다.
이온 주입에 의해 불순물 영역(112)이 형성되고, 그 불순물 영역(112) 상에 금속층(114)이 형성된 반도체 기판 W가 챔버(6)에 수용된 후, 챔버(6) 내에 포밍 가스의 분위기를 형성한다(단계 S14). 구체적으로는, 밸브(183) 및 밸브(187)를 개방함으로써, 가스 공급 구멍(81)으로부터 열처리 공간(65)에 수소 가스와 질소 가스의 혼합 가스(포밍 가스)를 공급한다. 그 결과, 챔버(6) 내에서 유지부(7)에 유지된 반도체 기판 W의 주변에는 포밍 가스의 분위기가 형성된다. 포밍 가스 분위기 중에 있어서의 수소 가스의 농도(즉, 수소 가스와 질소 가스의 혼합비)는, 유량 조정 밸브(181) 및 유량 조정 밸브(186)에 의해 규정된다. 본 실시의 형태에서는, 포밍 가스의 분위기 중에 있어서의 수소 가스의 농도가 약 3vol.%가 되도록, 유량 조정 밸브(186) 및 유량 조정 밸브(181)에 의해 수소 가스 및 질소 가스의 유량이 조정되어 있다.
또, 챔버(6) 내에 포밍 가스의 분위기가 형성됨과 함께, 할로겐 가열부(4)의 40개의 할로겐 램프 HL이 일제히 점등되어 반도체 기판 W의 예비 가열(어시스트 가열)이 개시된다(단계 S15). 할로겐 램프 HL로부터 출사된 할로겐광은, 석영으로 형성된 하측 챔버창(64) 및 서셉터(74)를 투과하여 반도체 기판 W의 이면으로부터 조사된다. 반도체 기판 W의 이면이란, 금속층(114)이 형성된 표면과는 반대측의 주면이다. 할로겐 램프 HL로부터의 광조사를 받음으로써 반도체 기판 W의 온도가 상승한다. 또한, 이재 기구(10)의 이재 아암(11)은 오목부(62)의 내측으로 퇴피하고 있기 때문에, 할로겐 램프 HL에 의한 가열의 장해가 되는 일은 없다.
할로겐 램프 HL에 의한 예비 가열을 행할 때에는, 반도체 기판 W의 온도가 접촉식 온도계(130)에 의해 측정되어 있다. 즉, 열전대를 내장하는 접촉식 온도계(130)가 서셉터(74)에 유지된 반도체 기판 W의 하면에 절결부(77)를 통하여 접촉하여 승온 중의 기판 온도를 측정한다. 측정된 반도체 기판 W의 온도는 제어부(3)에 전달된다. 제어부(3)는, 할로겐 램프 HL로부터의 광조사에 의해 승온하는 반도체 기판 W의 온도가 소정의 예비 가열 온도 T1에 도달했는지 아닌지를 감시하면서, 할로겐 램프 HL의 출력을 제어한다. 즉, 제어부(3)는, 접촉식 온도계(130)에 의한 측정치에 의거하여, 반도체 기판 W의 온도가 예비 가열 온도 T1이 되도록 전력 공급 회로(45)를 피드백 제어하여 할로겐 램프 HL의 강도를 조정하고 있다. 제1 실시 형태의 예비 가열 온도 T1은 예를 들면 600℃이다. 또한, 할로겐 램프 HL로부터의 광조사에 의해 반도체 기판 W를 승온시킬 때에는, 방사 온도계(120)에 의한 온도 측정은 행하지 않는다. 이것은, 할로겐 램프 HL로부터 조사되는 할로겐광이 방사 온도계(120)에 외란광으로서 입사하여, 정확한 온도 측정을 할 수 없기 때문이다.
반도체 기판 W의 온도가 예비 가열 온도 T1에 도달한 후, 제어부(3)는 반도체 기판 W를 그 예비 가열 온도 T1로 잠시 유지한다. 구체적으로는, 접촉식 온도계(130)에 의해 측정되는 반도체 기판 W의 온도가 예비 가열 온도 T1에 도달한 시점에서 제어부(3)가 전력 공급 회로(45)를 제어하여 할로겐 램프 HL의 강도를 조정하고, 반도체 기판 W의 온도를 거의 예비 가열 온도 T1로 유지하고 있다.
이러한 할로겐 램프 HL에 의한 예비 가열을 행함으로써, 반도체 기판 W의 전체를 예비 가열 온도 T1로 균일하게 승온시키고 있다. 할로겐 램프 HL에 의한 예비 가열의 단계에 있어서는, 보다 방열이 생기기 쉬운 반도체 기판 W의 주연부의 온도가 중앙부보다 저하되는 경향이 있지만, 할로겐 가열부(4)에 있어서의 할로겐 램프 HL의 설치 밀도는, 반도체 기판 W의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역이 높아져 있다. 이 때문에, 방열이 생기기 쉬운 반도체 기판 W의 주연부에 조사되는 광량이 많아져, 예비 가열 단계에 있어서의 반도체 기판 W의 면내 온도 분포를 균일한 것으로 할 수 있다. 또한, 챔버측부(61)에 장착된 반사 링(69)의 내주면은 경면으로 되어 있기 때문에, 이 반사 링(69)의 내주면에 의해 반도체 기판 W의 주연부를 향해 반사하는 광량이 많아져, 예비 가열 단계에 있어서의 반도체 기판 W의 면내 온도 분포를 보다 균일한 것으로 할 수 있다.
다음에, 반도체 기판 W의 온도가 예비 가열 온도 T1에 도달하고 소정 시간이 경과한 시점에서 플래시 램프 FL로부터 섬광을 조사하는 것에 의한 플래시 가열 처리를 실행한다(단계 S16). 플래시 램프 FL이 플래시광 조사를 행할 때에는, 미리 전원 유닛(95)에 의해 콘덴서(93)에 전하를 축적해 둔다. 그리고, 콘덴서(93)에 전하가 축적된 상태에서, 제어부(3)의 펄스 발생기(31)로부터 IGBT(96)에 펄스 신호를 출력하여 IGBT(96)를 온 오프 구동한다.
펄스 신호의 파형은, 펄스폭의 시간(온 시간)과 펄스 간격의 시간(오프 시간)을 파라미터로서 순차적으로 설정한 레시피를 입력부(33)로부터 입력함으로써 규정할 수 있다. 이러한 레시피를 오퍼레이터가 입력부(33)로부터 제어부(3)에 입력하면, 그에 따라서 제어부(3)의 파형 설정부(32)는 온 오프를 반복하는 펄스 파형을 설정한다. 그리고, 파형 설정부(32)에 의해 설정된 펄스 파형에 따라서 펄스 발생기(31)가 펄스 신호를 출력한다. 그 결과, IGBT(96)의 게이트에는 설정된 파형의 펄스 신호가 인가되어, IGBT(96)의 온 오프 구동이 제어되게 된다. 구체적으로는, IGBT(96)의 게이트에 입력되는 펄스 신호가 온일 때에는 IGBT(96)가 온 상태가 되고, 펄스 신호가 오프일 때에는 IGBT(96)가 오프 상태가 된다.
또, 펄스 발생기(31)로부터 출력하는 펄스 신호가 온이 되는 타이밍과 동기하여 제어부(3)가 트리거 회로(97)를 제어하여 트리거 전극(91)에 고전압(트리거 전압)을 인가한다. 콘덴서(93)에 전하가 축적된 상태에서 IGBT(96)의 게이트에 펄스 신호가 입력되고, 또한, 그 펄스 신호가 온이 되는 타이밍과 동기하여 트리거 전극(91)에 고전압이 인가됨으로써, 펄스 신호가 온일 때에는 유리관(92) 내의 양단 전극 간에서 반드시 전류가 흐르고, 그 때의 크세논의 원자 혹은 분자의 여기에 의해 광이 방출된다.
이와 같이 하여 플래시 램프 FL이 발광하고, 유지부(7)에 유지된 반도체 기판 W의 표면에 플래시광이 조사된다. 플래시 램프 FL로부터의 플래시광을 투과하는 램프광 방사창(53) 및 상측 챔버창(63)이 합성 석영으로 형성되어 있기 때문에, 유지부(7)에 유지된 반도체 기판 W의 표면에 조사되는 플래시광의 분광 분포는, 파장 500nm에 대한 파장 300nm의 상대 강도가 20% 이상이다. IGBT(96)를 사용하지 않고 플래시 램프 FL을 발광시킨 경우에는, 콘덴서(93)에 축적되고 있던 전하가 1회의 발광으로 소비되어, 플래시 램프 FL로부터의 출력 파형은 폭이 0.1밀리 세컨드 내지 10밀리 세컨드 정도의 싱글 펄스가 된다. 이에 반해, 본 실시의 형태에서는, 회로 중에 스위칭 소자인 IGBT(96)를 접속하고 그 게이트에 펄스 신호를 출력함으로써, 콘덴서(93)로부터 플래시 램프 FL로의 전하의 공급을 IGBT(96)에 의해 단속하고 플래시 램프 FL에 흐르는 전류를 제어하고 있다. 그 결과, 말하자면 플래시 램프 FL의 발광이 초퍼 제어되게 되어, 콘덴서(93)에 축적된 전하가 분할되어 소비되고, 극히 짧은 시간의 사이에 플래시 램프 FL이 점멸을 반복한다. 또한, 회로를 흐르는 전류치가 완전하게 “0”이 되기 전에 다음의 펄스가 IGBT(96)의 게이트에 인가되어 전류치가 재차 증가하기 때문에, 플래시 램프 FL이 점멸을 반복하고 있는 동안도 발광 출력이 완전하게 “0”이 되는 것은 아니다. 따라서, IGBT(96)에 의해 플래시 램프 FL로의 전하의 공급을 단속함으로써, 플래시 램프 FL의 발광 패턴을 가능하게 규정할 수 있어, 발광 시간 및 발광 강도를 자유롭게 조정할 수 있다. 무엇보다, 플래시 램프 FL의 발광 시간은 길어도 1초 이하이다.
금속층(114)이 형성된 반도체 기판 W의 표면에 플래시 램프 FL로부터 플래시광을 조사함으로써, 금속층(114) 및 불순물 영역(112)을 포함하는 반도체 기판 W의 표면은 순간적으로 처리 온도 T2에까지 승온시킨다. 플래시광 조사에 의해 반도체 기판 W의 표면이 도달하는 최고 온도인 처리 온도 T2는 1000℃ 이상이며, 제1 실시 형태에서는 예를 들면 1200℃이다. 포밍 가스의 분위기 중에서 반도체 기판 W의 표면이 처리 온도 T2에까지 승온함으로써, 금속층(114)과 불순물 영역(112)의 계면에 반응층이 형성되어 컨택트 형성이 이루어진다. 플래시 램프 FL로부터의 조사 시간은 1초 이하의 단시간이기 때문에, 반도체 기판 W의 표면 온도가 예비 가열 온도 T1로부터 처리 온도 T2에까지 승온하는데 필요로 하는 시간도 1초 미만의 극히 단시간이다.
플래시 램프 FL에 의한 플래시광 조사가 종료되면, IGBT(96)가 오프 상태가 되어 플래시 램프 FL의 발광이 정지하고, 반도체 기판 W의 표면 온도는 목표 온도 T2로부터 급속히 강온한다. 또, 할로겐 램프 HL도 소등하고, 이것에 의해 반도체 기판 W가 예비 가열 온도 T1로부터도 강온한다. 반도체 기판 W의 가열 처리 종료 후에는 밸브(187) 만을 폐지하고, 챔버(6) 내를 질소 가스 분위기로 치환한다. 또, 할로겐 램프 HL이 소등함과 동시에, 셔터 기구(2)가 셔터판(21)을 할로겐 가열부(4)와 챔버(6) 사이의 차광 위치에 삽입한다. 할로겐 램프 HL이 소등해도, 바로 필라멘트나 관벽의 온도가 저하되는 것이 아니며, 잠시 고온의 필라멘트 및 관벽으로부터 복사열이 계속 방사되고, 이것이 반도체 기판 W의 강온을 방해한다. 셔터판(21)이 삽입됨으로써, 소등 직후의 할로겐 램프 HL로부터 열처리 공간(65)에 방사되는 복사열이 차단되게 되어, 반도체 기판 W의 강온 속도를 높일 수 있다.
또, 셔터판(21)이 차광 위치에 삽입된 시점에서 방사 온도계(120)에 의한 온도 측정을 개시한다. 즉, 유지부(7)에 유지된 반도체 기판 W의 하면으로부터 서셉터(74)의 개구부(78)를 통하여 방사된 적외광의 강도를 방사 온도계(120)가 측정하여 강온 중의 반도체 기판 W의 온도를 측정한다. 측정된 반도체 기판 W의 온도는 제어부(3)에 전달된다.
소등 직후의 고온의 할로겐 램프 HL로부터는 다소의 방사광이 계속 방사되는 것이지만, 방사 온도계(120)는 셔터판(21)이 차광 위치에 삽입되어 있을 때에 반도체 기판 W의 온도 측정을 행하기 때문에, 할로겐 램프 HL로부터 챔버(6) 내의 열처리 공간(65)을 향하는 방사광은 차광되어 있다. 따라서, 방사 온도계(120)는 외란광의 영향을 받지 않고, 서셉터(74)에 유지된 반도체 기판 W의 온도를 정확하게 측정할 수 있다.
제어부(3)는, 방사 온도계(120)에 의해 측정되는 반도체 기판 W의 온도가 소정 온도까지 강온했는지 아닌지를 감시한다. 그리고, 반도체 기판 W의 온도가 소정 이하에까지 강온한 후, 이재 기구(10)의 한 쌍의 이재 아암(11)이 다시 퇴피 위치로부터 이재 동작 위치로 수평 이동하여 상승함으로써, 리프트 핀(12)이 서셉터(74)의 상면으로부터 돌출하여 열처리 후의 반도체 기판 W를 서셉터(74)로부터 받는다. 계속해서, 게이트 밸브(85)에 의해 폐쇄되어 있던 반송 개구부(66)가 개방되어 리프트 핀(12) 상에 올려 놓아진 반도체 기판 W가 장치 외부의 반송 로봇에 의해 반출되고(단계 S17), 반도체 제조 장치(1)에 있어서의 반도체 기판 W의 가열 처리가 완료된다.
제1 실시 형태에 있어서는, 금속층(114)이 형성된 반도체 기판 W의 표면에 플래시 램프 FL로부터 1초 이하의 조사 시간으로 플래시광을 조사함으로써, 금속층(114) 및 불순물 영역(112)을 포함하는 반도체 기판 W의 표면을 순간적으로 1000℃ 이상의 처리 온도 T2에까지 승온시키고 있다. 즉, 플래시광 조사에 의해 반도체 기판 W의 표면을 1초 이하의 극히 짧은 시간에 고온으로 가열하고 있는 것이다.
이미 서술한 바와 같이, SiC의 반도체 기판 W에 있어서는, 게이트 산화막의 계면 특성을 개선하기 위해 수소 종단 처리가 행해지고 있다. 구체적으로는, 게이트 산화막의 계면 근방에 존재하고 있던 결함을 수소 종단에 의해 소실시킴으로써, 계면 특성을 향상시키고 있는 것이다. 또한, 게이트는 도 9에 나타낸 컨택트 형성의 처리와는 다른 공정에서, 도 10의 불순물 영역(112)과는 상이한 반도체 기판 W의 표면 영역에 형성되어 있는 것이다.
종래와 같이, 반도체 기판 W의 컨택트 형성을 위해, 몇 초 이상의 열처리 시간에서 반도체 기판 W를 고온으로 승온시키면, 상기 게이트 산화막의 계면 근방에 도입되고 있던 수소가 탈리하여 계면 특성이 열화될 우려가 있다. 본 실시 형태와 같이, 반도체 기판 W에 플래시 램프 FL로부터 1초 이하의 조사 시간으로 플래시광을 조사하고, 반도체 기판 W의 표면을 극히 짧은 시간으로 1000℃ 이상으로 가열하면, 수소의 탈리를 억제하면서 금속층(114) 및 불순물 영역(112)을 가열하여 컨택트를 형성할 수 있다.
또, 본 실시 형태에서는, 수소를 포함하는 포밍 가스의 분위기 중에서 반도체 기판 W의 표면에 플래시광을 조사하여 가열 처리를 행하고 있다. 이 때문에, 플래시 가열 시에 게이트 산화막의 계면 근방으로부터 수소가 탈리하는 것을 보다 확실히 막을 수 있어, 계면 특성의 열화를 방지할 수 있다.
또, 플래시 가열에서는 가열 처리 시간은 단시간이지만, 금속층(114) 및 불순물 영역(112)을 포함하는 반도체 기판 W의 표면을 1000℃ 이상의 고온으로 승온시키고 있다. 일반적으로는 컨택트 형성을 위한 PDA의 처리 온도가 고온일 수록, 컨택트 저항이 저하되는 것이 알려져 있으며, 본 실시 형태와 같이 반도체 기판 W의 표면을 플래시광 조사에 의해 1000℃ 이상의 고온으로 가열하면 1.0×10-6Ωcm2 이하의 낮은 컨택트 저항을 얻을 수 있다.
이와 같이, 본 실시 형태에 있어서는, 수소를 포함하는 포밍 가스의 분위기 중에서 반도체 기판 W의 표면에 플래시 램프 FL로부터 1초 이하의 조사 시간으로 플래시광을 조사함으로써, 수소의 탈리를 방지하여 디바이스 특성을 열화시키지 않고, 낮은 컨택트 저항을 얻을 수 있는 것이다.
또, p형 컨택트를 형성하는 경우에, 금속층(114)이 저융점의 알루미늄이어도, 조사 시간이 1초 이하의 플래시광 조사이면, 금속층(114)을 용융시키지 않고 컨택트를 형성할 수 있다.
또, 제1 실시 형태에서는, 단계 S11에서 주입된 불순물의 활성화를 행하지 않고, 단계 S12에서의 금속층 형성을 행하고 있으며, 단계 S16의 플래시광 조사에 의한 가열에 의해, 컨택트 형성과 함께 불순물 영역(112)에 주입되어 있는 불순물의 활성화도 행하고 있는 것이다. 이 때문에, 종래 행해지고 있던 금속층 형성 공정 전의 불순물 활성화를 위한 열처리가 불필요해져, 제조 프로세스를 간소화할 수 있다. 또, 플래시광 조사에 의해 반도체 기판 W의 표면을 극히 짧은 시간으로 1000℃ 이상으로 가열하면, 불순물 영역(112)에 주입되어 있는 불순물의 불필요한 확산을 억제함과 함께, 1000℃ 정도로 장시간 가열되는 것에 기인한 불순물의 비활성화를 방지할 수도 있다.
또, 제1 실시 형태와 같이 주입된 불순물의 활성화 열처리를 행하지 않고 금속층(114)을 형성하고 나서 컨택트 형성을 위한 플래시 가열을 행함으로써, 불순물 농도가 고농도로 유지된 채로의 불순물 영역(112) 표면과 금속층(114)이 접촉한 상태로 열처리가 행해지게 된다. 도 11은, 이온 주입 후의 불순물 영역(112)에 있어서의 불순물 농도를 나타내는 도이다. 이 도의 횡축에는 불순물 영역(112)의 표면으로부터 깊이를 나타내고, 종축에는 불순물 농도를 나타내고 있다. 도 11에 있어서, 깊이 “0”의 위치가 불순물 영역(112)의 표면을 나타내고 있으며, 이 표면에 금속층(114)이 형성되어 접촉하게 된다.
종래와 같이, 금속층 형성 공정 전에 불순물 활성화를 위한 열처리를 몇 초 정도 이상 걸쳐 행한 경우에는, 주입된 불순물의 외방 확산 등에 의해, 도 11에 점선으로 나타내는 바와 같이 불순물 영역(112)의 표면 근방에서의 불순물 농도가 저하된다. 불순물 영역(112)의 표면 근방에 있어서의 불순물 농도가 낮아질수록 쇼트 키 장벽이 나타나기 쉬워져, 양호한 컨택트 형성이 저해되게 된다. 이 때문에, 종래에서는, 금속층 형성 공정에서 불순물 영역(112)의 표면보다 깊게 금속을 도입할 필요가 있었다.
본 실시 형태에 있어서는, 주입된 불순물의 활성화 열처리를 행하지 않고 금속층(114)을 형성하고 나서 플래시광 조사에 의한 가열을 행하고 있기 때문에, 도 11의 실선으로 나타내는 바와 같이 불순물 농도가 주입 후의 고농도인 채로의 불순물 영역(112)의 표면에 금속층(114)이 접촉한 상태로 가열 처리가 행해지게 되어, 쇼트 키 장벽이 나타나지 않는 양호한 컨택트 형성을 실현할 수 있다.
또, 단계 S11의 이온 주입 공정에서 상온에서의 이온 주입을 행한 경우에는, 단계 S16의 플래시광 조사에 의한 가열에 의해, 또한 불순물 영역(112)의 재결정화도 촉진되게 된다. 즉, 상온에서의 이온 주입을 행한 경우에는, 불순물 영역(112)의 결정성이 파괴되는 경우가 있지만, 컨택트 형성을 위한 플래시 가열에 의해 그 파괴된 불순물 영역(112)의 결정이 재결정되는 것이다. 또한, 이 때의 재결정은, 완전하게 원래의 결정으로 되돌아오는 것이 아니어도 된다.
또, 본 실시 형태에 있어서는, 램프광 방사창(53) 및 상측 챔버창(63)이 합성 석영으로 형성되어 있으며, 플래시 램프 FL로부터 출사되어 챔버(6) 내의 반도체 기판 W에 조사되는 플래시광의 분광 분포는, 파장 500nm에 대한 파장 300nm의 상대 강도가 20% 이상이 된다. 본 실시 형태의 반도체 기판 W를 형성하고 있는 4H-SiC의 밴드 갭은 약 3.2eV이며, 실리콘(밴드 갭은 약 1.1eV)과 비교해도 상당히 넓다. 이 때문에, 반도체 기판 W는 단파장의 광(구체적으로는 자외광)은 흡수하지만, 가시광은 투과한다. 플래시광의 분광 분포를 파장 500nm에 대한 파장 300nm의 상대 강도가 20% 이상이 되도록 하고, 자외역의 광을 많이 포함한 플래시광을 SiC의 반도체 기판 W에 조사함으로써, 넓은 밴드 갭의 반도체 기판 W에도 플래시광이 흡수되어 금속층(114) 및 불순물 영역(112)을 포함하는 반도체 기판 W의 표면을 필요한 처리 온도 T2에까지 승온시킬 수 있다.
＜제2 실시 형태＞
다음에, 본 발명의 제2 실시 형태에 대해서 설명한다. 제2 실시 형태의 반도체 제조 장치의 구성은 제1 실시 형태와 완전히 동일하다. 또, 제2 실시 형태에 있어서의 처리 순서에 대해서도 대체로 제1 실시 형태와 동일하다. 도 12는, 제2 실시 형태의 컨택트 형성의 처리 순서를 나타내는 플로차트이다.
제2 실시 형태의 컨택트 형성 처리 순서가 제1 실시 형태와 다른 것은, 이온 주입 후이며 금속층 형성 전에 불순물 영역(112)에 주입된 불순물의 활성화를 행하고 있는 점이다. 우선, 단계 S21의 이온 주입 공정은 제1 실시 형태와 완전히 동일하다(도 9의 단계 S11).
다음에, 제2 실시 형태에 있어서는, 단계 S21에서 불순물 영역(112)에 주입된 불순물의 활성화 열처리를 실행한다(단계 S22). 여기서, 불순물 활성화를 위한 반도체 기판 W의 열처리는 조사 시간이 1초 이하의 플래시광 조사에 의해 행해진다. 불순물 활성화를 위한 플래시광 조사의 수법은 제1 실시 형태에서 설명한 플래시광 조사의 수법과 동일하다. 즉, 할로겐 램프 HL로부터의 광조사에 의해 예비 가열 온도 T1에 예비 가열된 반도체 기판 W의 표면에, 플래시 램프 FL로부터 조사 시간 1초 이하로 플래시광을 조사함으로써 표면 온도를 순간적으로 처리 온도 T2에까지 승온시킨다. 또, 플래시광 조사에 의한 반도체 기판 W의 가열 처리는 수소를 포함하는 포밍 가스의 분위기 중에서 행해진다. 단, 불순물 활성화를 위한 플래시 가열 처리에서는, 할로겐 램프 HL에 의한 예비 가열 온도 T1은 800℃이며, 플래시광 조사에 의한 처리 온도 T2는 1500℃이다.
이 단계 S22의 플래시 가열 처리에 의해, 불순물 영역(112)에 주입된 불순물이 활성화된다. 그 후의 단계 S23으로부터 단계 S28까지의 처리는, 제1 실시 형태에 설명한 도 9의 단계 S12로부터 단계 S17까지의 처리와 동일하다. 즉, 불순물 영역(112) 상에 금속층(114)을 형성한 반도체 기판 W에 조사 시간 1초 이하로 플래시광을 조사하여 컨택트 형성을 행한다.
제2 실시 형태에 있어서는, 단계 S21의 이온 주입 공정과 단계 S23의 금속층 형성 공정 사이에, 반도체 기판 W에 1초 이하의 조사 시간으로 플래시광을 조사하여 불순물 영역(112)에 주입된 불순물의 활성화를 행하고 있다. 이와 같이 해도, 제1 실시 형태와 마찬가지로, 수소의 탈리를 방지하여 디바이스 특성을 열화시키지 않고, 낮은 컨택트 저항을 얻을 수 있다.
또, 제2 실시 형태에 있어서는, 불순물 활성화를 위한 열처리를 조사 시간 1초 이하의 플래시광 조사에 의해 행하고 있기 때문에, 불순물 영역(112)에 있어서의 불순물의 외방 확산은 거의 생기지 않는다. 따라서, 제1 실시 형태와 마찬가지로, 불순물 농도가 고농도의 불순물 영역(112)의 표면에 금속층(114)이 접촉한 상태로 컨택트 형성 열처리가 행해지게 되어, 쇼트 키 장벽이 나타나지 않는 양호한 컨택트 형성을 실현할 수 있다.
또한, 금속층 형성 전의 불순물 활성화 처리는 플래시광 조사에 의하지 않고, 종래와 동일한 몇 초 이상의 열처리에 의해 행해도 된다. 그러나, 몇 초 이상의 열처리를 행한 경우에는, 불순물의 외방 확산이 생겨 컨택트 형성 시에 쇼트 키 장벽이 나타나기 쉬워지기 때문에, 제2 실시 형태와 같이 불순물의 활성화 열처리도 플래시광 조사에 의해 행하는 것이 바람직하다.
＜제3 실시 형태＞
다음에, 본 발명의 제3 실시 형태에 대해서 설명한다. 제3 실시 형태의 반도체 제조 장치의 구성은 제1 실시 형태와 완전히 동일하다. 또, 제3 실시 형태에 있어서의 처리 순서에 대해서도 대체로 제1 실시 형태와 동일하다. 도 13은, 제3 실시 형태의 컨택트 형성의 처리 순서를 나타내는 플로차트이다.
제3 실시 형태의 컨택트 형성 처리 순서가 제1 실시 형태와 다른 것은, 금속층(114)을 형성한 후에, 그 금속층(114) 상에 광흡수막을 더 형성하는 점이다. 우선, 단계 S31의 이온 주입 공정 및 단계 S32의 금속층 형성 공정은 제1 실시 형태와 완전히 동일하다(도 9의 단계 S11 및 단계 S12).
제3 실시 형태에 있어서는, 금속층(114)이 형성된 후이며 컨택트 형성을 위한 열처리를 행하기 전에, 금속층(114) 상에 광흡수막을 형성하고 있다(단계 S33). 도 14는, 금속층 상에 광흡수막이 형성된 반도체 기판 W의 표면 구조를 나타내는 도이다. 이 도에 있어서, 도 10과 동일한 요소에 대해서는 동일한 부호를 붙이고 있다.
제3 실시 형태에서는, 불순물 영역(112) 상에 금속층(114)이 형성되고, 또한 그 금속층(114) 상에 광흡수막(115)이 형성되어 있다. 광흡수막(115)으로서는, 예를 들면 카본(C) 또는 티탄나이트라이드(TiN)의 막을 이용할 수 있다. 광흡수막(115)은, 예를 들면 증착에 의해 금속층(114) 상에 형성하면 된다.
광흡수막 형성 후의 단계 S34로부터 단계 S38까지의 처리는, 제1 실시 형태에 설명한 도 9의 단계 S13으로부터 단계 S17까지의 처리와 동일하다. 즉, 수소를 포함하는 포밍 가스의 분위기 중에서 반도체 기판 W에 조사 시간 1초 이하로 플래시광을 조사하여 컨택트 형성을 행한다.
제3 실시 형태에 있어서는, 컨택트 형성을 위한 열처리 전에, 금속층(114) 상에 광흡수막(115)을 형성하고 있다. 광흡수막(115)은 금속층(114)보다 플래시광의 흡수율이 높다. 따라서, 플래시 램프 FL로부터 플래시광을 조사했을 때에 금속층(114) 및 불순물 영역(112)을 보다 고온으로 가열하는 것이 가능해져, 컨택트 저항을 더 저하시킬 수 있다. 또, 광흡수막(115)에 의한 효과 이외에 대해서는, 제1 실시 형태와 동일한 효과를 얻을 수 있다.
또한, 제3 실시 형태에서는, 플래시 가열 후에 금속층(114)으로부터 광흡수막(115)을 제거하기 위한 세정 처리를 행하도록 해도 된다.
＜제4 실시 형태＞
다음에, 본 발명의 제4 실시 형태에 대해서 설명한다. 제4 실시 형태의 반도체 제조 장치의 구성은 제1 실시 형태와 완전히 동일하다. 또, 제4 실시 형태에 있어서의 처리 순서에 대해서도 대체로 제1 실시 형태와 동일하다. 제4 실시 형태가 제1 실시 형태와 다른 것은, 반도체 기판 W의 한쪽면에 p형 컨택트와 n형 컨택트를 동시에 형성하는 점이다.
제4 실시 형태의 이온 주입 공정(도 9의 단계 S11)에서는, 반도체 기판 W의 한쪽면에 n형 불순물 영역과 p형 불순물 영역을 형성한다. 구체적으로는, 반도체 기판 W의 한쪽면의 일부 영역에 알루미늄 이온을 주입하여 p형 불순물 영역을 형성함과 함께, 상기 한쪽면의 상기 일부 영역과는 상이한 영역에 인 이온을 주입하여 n형 불순물 영역을 형성한다.
다음에, 제4 실시 형태의 금속층 형성 공정(도 9의 단계 S12)에서는, 상기 반도체 기판 W의 한쪽면에 형성된 p형 불순물 영역 상에 알루미늄의 금속층이 형성되고, n형 불순물 영역 상에 니켈의 금속층이 형성된다. 그리고, 상기의 반도체 기판 W가 반도체 제조 장치(1)에 반입되어 플래시 램프 FL로부터의 플래시광 조사에 의한 가열 처리가 행해진다. 이 플래시 가열 처리의 순서는 도 9의 단계 S13으로부터 단계 S17까지의 처리 순서와 동일하다.
제4 실시 형태에 있어서는, 상기 반도체 기판 W의 한쪽면에 플래시 램프 FL로부터 1초 이하의 조사 시간으로 플래시광을 조사함으로써, p형 컨택트와 n형 컨택트를 일괄하여 동시에 형성하고 있다. 즉, 플래시광 조사에 의해 알루미늄층과 p형 불순물 영역을 가열하여 p형 컨택트를 형성함과 동시에, 니켈층과 n형 불순물 영역을 가열하여 n형 컨택트를 형성하고 있는 것이다.
이와 같이 p형 컨택트와 n형 컨택트를 동시에 형성할 수 있으면, 제조 프로세스를 간소화할 수 있다. n형 컨택트의 니켈과 비교하여 p형 컨택트의 알루미늄은 저융점의 금속이지만, 조사 시간이 1초 이하의 플래시광 조사이면, 알루미늄의 금속층을 용융시키지 않거나, 혹은 단시간의 용융으로 소실시키지 않고, n형 컨택트와 마찬가지로 p형 컨택트를 형성할 수 있다.
＜변형예＞
이상, 본 발명의 실시의 형태에 대해서 설명했지만, 이 발명은 그 취지를 일탈하지 않는 한에 있어서 상기 서술한 것 이외에 다양한 변경을 행하는 것이 가능하다. 예를 들면, 상기 제 1 실시 형태에 있어서는, 플래시 램프 FL로부터의 플래시광을 투과하는 램프광 방사창(53) 및 상측 챔버창(63)을 합성 석영으로 형성함으로써, 밴드 갭이 넓은 SiC의 반도체 기판 W에 조사되는 플래시광에 자외역의 광을 많이 포함시키도록 하고 있었지만, 자외역 성분을 많게 하는 수법은 이것에 한정되는 것은 아니다. 예를 들면, 플래시 램프 FL 자체의 구조(예를 들면, 봉입하는 가스의 조성이나 압력) 또는 발광 시간을 조정함으로써 출사하는 플래시광에 포함되는 자외역의 성분을 증가시키도록 해도 된다. 어느 수법이어도, 반도체 기판 W에 조사되는 플래시광의 분광 분포가 파장 500nm에 대한 파장 300nm의 상대 강도가 20% 이상이 되도록 하면 된다.
또, 상기 각 실시 형태에 있어서는, IGBT(96)에 의해 플래시 램프 FL로의 전하의 공급을 단속함으로써, 플래시 램프 FL의 발광 패턴을 가능하게 규정할 수 있기 때문에, 금속층을 구성하는 금속의 조성 등에 따라 적절한 발광 패턴으로 플래시 램프 FL을 발광시키도록 해도 된다.
또, 상기 각 실시 형태에 있어서는, 반도체 기판 W의 표면에 플래시 램프 FL로부터 1초 이하의 조사 시간으로 플래시광을 조사하도록 하고 있었지만, 1초 이하의 극히 짧은 조사 시간의 광조사가 가능한 광원이면 플래시 램프 FL로 한정되는 것이 아니며, 플래시 램프 FL 대신에 예를 들면 레이저 광원을 이용하도록 해도 된다. 일반적으로 레이저 광원은, 플래시 램프 FL보다 더 단시간의 조사가 가능하며, 반도체 기판 W의 표면에 레이저 광원으로부터 1초 이하의 조사 시간으로 레이저광을 조사하여 열처리를 행하도록 해도 된다.
또, 상기 각 실시 형태에 있어서는, 플래시 가열부(5)에 30개의 플래시 램프 FL을 구비하도록 하고 있었지만, 이것에 한정되는 것이 아니며, 플래시 램프 FL의 갯수는 임의의 수로 할 수 있다. 또, 플래시 램프 FL은 크세논 플래시 램프에 한정되는 것이 아니며, 크립톤 플래시 램프여도 된다. 또, 할로겐 가열부(4)에 구비하는 할로겐 램프 HL의 갯수도 40개로 한정되는 것이 아니며, 임의의 수로 할 수 있다.
또, 본 발명에 관련된 기술은 SiC의 반도체 기판 W에 대한 컨택트 형성에 한정되는 것이 아니며, Si의 반도체 기판에 대한 컨택트 형성에도 적용할 수 있다.
본 발명은, 반도체 기판에 대한 컨택트 형성에 적용할 수 있으며, 특히 SiC의 반도체 제조 장치에 대한 컨택트 형성에 적합하다.
1: 반도체 제조 장치 2: 셔터 기구
3: 제어부 4: 할로겐 가열부
5: 플래시 가열부 6: 챔버
7: 유지부 10: 이재 기구
61: 챔버측부 62: 오목부
63: 상측 챔버창 64: 하측 챔버창
65: 열처리 공간 74: 서셉터
91: 트리거 전극 92: 유리관
93: 콘덴서 94: 코일
96: IGBT 97: 트리거 회로
111: 기재 112: 불순물 영역
113: 층간 절연막 114: 금속층
115: 광흡수막 180: 포밍 가스 공급 기구
FL: 플래시 램프 HL: 할로겐 램프
W: 반도체 기판

Claims (20)

  1. 실리콘 카바이드로 형성된 반도체 기판의 컨택트를 형성하는 반도체 제조 방법으로서,
    반도체 기판의 일부 영역에 이온을 주입하여 불순물 영역을 형성하는 이온 주입 공정과,
    상기 불순물 영역 상에 금속층을 형성하는 금속층 형성 공정과,
    상기 금속층이 형성된 상기 반도체 기판에 1초 이하의 조사 시간으로 광을 조사하여 가열하는 열처리 공정을 구비하고,
    상기 열처리 공정은, 수소를 포함하는 포밍 가스 중에서 1초 이하의 조사 시간으로 광을 조사하여 실행되는 것에 의해, 수소 종단 처리가 행해지고 있는 상기 반도체 기판의 게이트 산화막의 계면 근방으로부터 수소를 탈리시키지 않고 상기 반도체 기판을 가열하는 것을 특징으로 하는 반도체 제조 방법.
  2. 청구항 1에 있어서,
    상기 열처리 공정에서 광이 조사되는 상기 반도체 기판의 표면의 도달 온도는 1000℃ 이상인 것을 특징으로 하는 반도체 제조 방법.
  3. 청구항 1에 있어서,
    상기 열처리 공정에서는, 컨택트 형성과 함께 상기 불순물 영역에 주입된 불순물의 활성화도 행하는 것을 특징으로 하는 반도체 제조 방법.
  4. 청구항 3에 있어서,
    상기 열처리 공정에서는, 또한 상기 불순물 영역의 재결정화를 촉진하는 것을 특징으로 하는 반도체 제조 방법.
  5. 청구항 1에 있어서,
    상기 이온 주입 공정과 상기 금속층 형성 공정 사이에, 반도체 기판에 1초 이하의 조사 시간으로 광을 조사하여 상기 불순물 영역에 주입된 불순물의 활성화를 행하는 공정을 더 구비하는 것을 특징으로 하는 반도체 제조 방법.
  6. 청구항 1에 있어서,
    상기 열처리 공정에서는, 분광 분포에서 파장 500nm에 대한 파장 300nm의 상대 강도가 20% 이상인 광을 상기 반도체 기판에 조사하는 것을 특징으로 하는 반도체 제조 방법.
  7. 청구항 1에 있어서,
    상기 열처리 공정 전에, 상기 금속층 상에 광흡수막을 형성하는 공정을 더 구비하는 것을 특징으로 하는 반도체 제조 방법.
  8. 청구항 1에 있어서,
    상기 이온 주입 공정에서는, 상기 반도체 기판의 한쪽면에 n형 불순물 영역과 p형 불순물 영역을 형성하고,
    상기 금속층 형성 공정에서는, 상기 n형 불순물 영역 상에 니켈층을 형성함과 함께, 상기 p형 불순물 영역 상에 알루미늄층을 형성하고,
    상기 열처리 공정에서는, 상기 반도체 기판의 상기 한쪽면에 대한 광조사에 의해 n형 컨택트와 p형 컨택트를 동시에 형성하는 것을 특징으로 하는 반도체 제조 방법.
  9. 청구항 1에 있어서,
    상기 열처리 공정에서는, 플래시 램프로부터 상기 반도체 기판에 플래시광을 조사하는 것을 특징으로 하는 반도체 제조 방법.
  10. 삭제
  11. 실리콘 카바이드로 형성된 반도체 기판의 컨택트를 형성하는 반도체 제조 장치로서,
    이온이 주입된 불순물 영역 상에 금속층이 형성된 반도체 기판을 수용하는 챔버와,
    상기 챔버 내에 설치되며, 상기 반도체 기판을 올려 놓고 지지하는 서셉터와,
    상기 챔버 내에, 수소를 포함하는 포밍 가스의 분위기를 형성하는 포밍 가스 공급부와,
    상기 서셉터에 지지된 상기 반도체 기판에 1초 이하의 조사 시간으로 광을 조사하여 가열하는 광조사부를 구비하고,
    상기 광조사부는, 상기 포밍 가스 중에서 상기 반도체 기판에 1초 이하의 조사 시간으로 광을 조사하는 것에 의해, 수소 종단 처리가 행해지고 있는 상기 반도체 기판의 게이트 산화막의 계면 근방으로부터 수소를 탈리시키지 않고 상기 반도체 기판을 가열하는 것을 특징으로 하는 반도체 제조 장치.
  12. 청구항 11에 있어서,
    상기 광조사부는, 광조사에 의해 상기 반도체 기판의 표면을 1000℃ 이상으로 도달시키는 것을 특징으로 하는 반도체 제조 장치.
  13. 청구항 11에 있어서,
    상기 광조사부는, 상기 반도체 기판에 광을 조사하여 컨택트 형성과 함께 상기 불순물 영역에 주입된 불순물의 활성화도 행하는 것을 특징으로 하는 반도체 제조 장치.
  14. 청구항 13에 있어서,
    상기 광조사부는, 상기 반도체 기판에 광을 조사하고 또한 상기 불순물 영역의 재결정화를 촉진하는 것을 특징으로 하는 반도체 제조 장치.
  15. 청구항 11에 있어서,
    상기 광조사부는, 이온이 주입된 후이며 금속층이 형성되기 전의 반도체 기판에 광을 조사하여 상기 불순물 영역에 주입된 불순물의 활성화를 행하는 것을 특징으로 하는 반도체 제조 장치.
  16. 청구항 11에 있어서,
    상기 광조사부는, 분광 분포에서 파장 500nm에 대한 파장 300nm의 상대 강도가 20% 이상인 광을 상기 반도체 기판에 조사하는 것을 특징으로 하는 반도체 제조 장치.
  17. 청구항 11에 있어서,
    상기 광조사부는, 상기 금속층 상에 광흡수막을 형성한 상기 반도체 기판에 광을 조사하는 것을 특징으로 하는 반도체 제조 장치.
  18. 청구항 11에 있어서,
    상기 반도체 기판의 한쪽면에 n형 불순물 영역과 p형 불순물 영역이 형성됨과 함께, 상기 n형 불순물 영역 상 및 상기 p형 불순물 영역 상에 각각 니켈층 및 알루미늄층이 형성되고,
    상기 광조사부는, 상기 반도체 기판의 상기 한쪽면에 대한 광조사에 의해 n형 컨택트와 p형 컨택트를 동시에 형성하는 것을 특징으로 하는 반도체 제조 장치.
  19. 청구항 11에 있어서,
    상기 광조사부는, 플래시광을 조사하는 플래시 램프를 포함하는 것을 특징으로 하는 반도체 제조 장치.
  20. 삭제
KR1020150108665A 2014-09-12 2015-07-31 반도체 제조 방법 및 반도체 제조 장치 KR101831488B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014185838A JP6425950B2 (ja) 2014-09-12 2014-09-12 半導体製造方法および半導体製造装置
JPJP-P-2014-185838 2014-09-12

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020180016472A Division KR101883135B1 (ko) 2014-09-12 2018-02-09 반도체 제조 방법 및 반도체 제조 장치

Publications (2)

Publication Number Publication Date
KR20160031405A KR20160031405A (ko) 2016-03-22
KR101831488B1 true KR101831488B1 (ko) 2018-02-26

Family

ID=55455439

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020150108665A KR101831488B1 (ko) 2014-09-12 2015-07-31 반도체 제조 방법 및 반도체 제조 장치
KR1020180016472A KR101883135B1 (ko) 2014-09-12 2018-02-09 반도체 제조 방법 및 반도체 제조 장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020180016472A KR101883135B1 (ko) 2014-09-12 2018-02-09 반도체 제조 방법 및 반도체 제조 장치

Country Status (5)

Country Link
US (2) US9769880B2 (ko)
JP (1) JP6425950B2 (ko)
KR (2) KR101831488B1 (ko)
CN (2) CN105428400B (ko)
TW (1) TWI576904B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10437153B2 (en) * 2014-10-23 2019-10-08 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus
JP2017183627A (ja) * 2016-03-31 2017-10-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法及び基板処理装置
US10840114B1 (en) * 2016-07-26 2020-11-17 Raytheon Company Rapid thermal anneal apparatus and method
JP6838992B2 (ja) 2017-02-21 2021-03-03 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法
US10600662B2 (en) * 2018-07-20 2020-03-24 Varian Semiconductor Equipment Associates, Inc. Silicon carbide substrate heating
CN109119362A (zh) * 2018-07-23 2019-01-01 上海集成电路研发中心有限公司 一种用于高温离子注入的加热装置和加热方法
KR102132229B1 (ko) * 2018-09-13 2020-07-13 성균관대학교 산학협력단 원자층 식각장치
US11109452B2 (en) 2019-11-14 2021-08-31 Applied Materials, Inc. Modular LED heater
CN111893266B (zh) * 2020-07-28 2021-05-07 西安交通大学 一种耦合激光处理的金属电阻加热装置
CN112960672B (zh) * 2021-02-10 2022-08-05 北京交通大学 一种具有可见光响应的SiC颗粒及其制备方法
TW202308749A (zh) * 2021-06-15 2023-03-01 南韓商Ｌｇ化學股份有限公司 光固化產生氣體收集裝置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270823A (ja) * 2001-03-13 2002-09-20 Toshiba Corp 半導体装置及びその製造方法
JP2007059794A (ja) * 2005-08-26 2007-03-08 Advanced Lcd Technologies Development Center Co Ltd 半導体装置の製造方法、薄膜トランジスタ及び表示装置
JP2007242744A (ja) * 2006-03-07 2007-09-20 National Institute Of Advanced Industrial & Technology 炭化ケイ素半導体装置の製造方法および炭化ケイ素半導体装置
JP2007281318A (ja) * 2006-04-11 2007-10-25 Renesas Technology Corp 半導体装置の製造方法
JP2009272402A (ja) * 2008-05-02 2009-11-19 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2013084901A (ja) * 2011-09-26 2013-05-09 Dainippon Screen Mfg Co Ltd 熱処理方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
US7067176B2 (en) * 2000-10-03 2006-06-27 Cree, Inc. Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
JP4092541B2 (ja) * 2000-12-08 2008-05-28 ソニー株式会社 半導体薄膜の形成方法及び半導体装置の製造方法
TWI313059B (ko) * 2000-12-08 2009-08-01 Sony Corporatio
JP3746246B2 (ja) * 2002-04-16 2006-02-15 株式会社東芝 半導体装置の製造方法
JP2005051140A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体装置およびその製造方法
JP2005167005A (ja) * 2003-12-03 2005-06-23 Semiconductor Leading Edge Technologies Inc 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置
US20060099800A1 (en) * 2004-11-09 2006-05-11 Chintamani Palsule Method for fabricating low leakage interconnect layers in integrated circuits
US7414268B2 (en) 2005-05-18 2008-08-19 Cree, Inc. High voltage silicon carbide MOS-bipolar devices having bi-directional blocking capabilities
US7304334B2 (en) * 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
US20070099404A1 (en) * 2005-10-28 2007-05-03 Sridhar Govindaraju Implant and anneal amorphization process
JPWO2007060837A1 (ja) * 2005-11-22 2009-05-07 サクセスインターナショナル株式会社 半導体装置の製造方法
EP2631951B1 (en) * 2006-08-17 2017-10-11 Cree, Inc. High power insulated gate bipolar transistors
JP5309454B2 (ja) * 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
KR101428719B1 (ko) * 2008-05-22 2014-08-12 삼성전자 주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을이용하여 제조한 발광 소자 및 발광 장치
US20110198617A1 (en) 2008-10-23 2011-08-18 Honda Motor Co., Ltd. Electrode, semiconductor device, and method for manufacturing the semiconductor device
JP2010165733A (ja) * 2009-01-13 2010-07-29 Fujitsu Semiconductor Ltd 熱処理方法、半導体装置の製造方法、及びフラッシュランプアニール装置
JP5525940B2 (ja) 2009-07-21 2014-06-18 ローム株式会社 半導体装置および半導体装置の製造方法
TWI467660B (zh) 2011-03-14 2015-01-01 Screen Holdings Co Ltd Heat treatment method and heat treatment device
JP5995604B2 (ja) 2012-08-22 2016-09-21 三菱電機株式会社 炭化珪素半導体装置の製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002270823A (ja) * 2001-03-13 2002-09-20 Toshiba Corp 半導体装置及びその製造方法
JP2007059794A (ja) * 2005-08-26 2007-03-08 Advanced Lcd Technologies Development Center Co Ltd 半導体装置の製造方法、薄膜トランジスタ及び表示装置
JP2007242744A (ja) * 2006-03-07 2007-09-20 National Institute Of Advanced Industrial & Technology 炭化ケイ素半導体装置の製造方法および炭化ケイ素半導体装置
JP2007281318A (ja) * 2006-04-11 2007-10-25 Renesas Technology Corp 半導体装置の製造方法
JP2009272402A (ja) * 2008-05-02 2009-11-19 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
JP2013084901A (ja) * 2011-09-26 2013-05-09 Dainippon Screen Mfg Co Ltd 熱処理方法

Also Published As

Publication number Publication date
TW201614719A (en) 2016-04-16
CN110010448B (zh) 2023-04-25
TWI576904B (zh) 2017-04-01
KR101883135B1 (ko) 2018-07-27
JP2016058668A (ja) 2016-04-21
CN110010448A (zh) 2019-07-12
US10028336B2 (en) 2018-07-17
JP6425950B2 (ja) 2018-11-21
KR20160031405A (ko) 2016-03-22
US20170347398A1 (en) 2017-11-30
KR20180021023A (ko) 2018-02-28
US9769880B2 (en) 2017-09-19
CN105428400A (zh) 2016-03-23
CN105428400B (zh) 2019-01-18
US20160079085A1 (en) 2016-03-17

Similar Documents

Publication Publication Date Title
KR101883135B1 (ko) 반도체 제조 방법 및 반도체 제조 장치
KR101821528B1 (ko) 열처리 방법 및 열처리 장치
KR101483861B1 (ko) 열처리 방법 및 열처리 장치
US9633868B2 (en) Heat treatment method and heat treatment apparatus
US9557110B2 (en) Method and apparatus for heat-treating high dielectric constant film
JP6026090B2 (ja) 熱処理方法
JP6598630B2 (ja) 熱処理方法
US11004693B2 (en) Light-irradiation heat treatment method and heat treatment apparatus
KR20180067413A (ko) 도펀트 도입 방법 및 열처리 방법
JP5955670B2 (ja) 熱処理方法
JP2016181641A (ja) 熱処理装置
JP6814855B2 (ja) 熱処理方法
JP5797916B2 (ja) 熱処理方法および熱処理装置
JP2012199470A (ja) 熱処理方法および熱処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)