TWI576904B - 半導體製造方法及半導體製造裝置 - Google Patents

半導體製造方法及半導體製造裝置 Download PDF

Info

Publication number
TWI576904B
TWI576904B TW104127052A TW104127052A TWI576904B TW I576904 B TWI576904 B TW I576904B TW 104127052 A TW104127052 A TW 104127052A TW 104127052 A TW104127052 A TW 104127052A TW I576904 B TWI576904 B TW I576904B
Authority
TW
Taiwan
Prior art keywords
semiconductor substrate
light
impurity region
semiconductor manufacturing
semiconductor
Prior art date
Application number
TW104127052A
Other languages
English (en)
Other versions
TW201614719A (en
Inventor
青山敬幸
加藤慎一
Original Assignee
斯克林集團公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 斯克林集團公司 filed Critical 斯克林集團公司
Publication of TW201614719A publication Critical patent/TW201614719A/zh
Application granted granted Critical
Publication of TWI576904B publication Critical patent/TWI576904B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00—Ohmic-resistance heating
    • H05B3/0033—Heating devices using lamps
    • H05B3/0038—Heating devices using lamps for industrial applications
    • H05B3/0047—Heating devices using lamps for industrial applications for semiconductor manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8213—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using SiC technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/048—Making electrodes
    • H01L21/0485—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76889—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances by forming silicides of refractory metals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)

Description

半導體製造方法及半導體製造裝置
本發明係關於一種進行電性連接形成於半導體基板之n型區域及p型區域與金屬層之接點形成之半導體製造方法及半導體製造裝置。
於半導體裝置之製造中，確立半導體與金屬之歐姆接觸(接點)為重要之技術。作為於SiC(碳化矽)等半導體基板之接點形成方法，於高濃度摻雜之雜質區域蒸鍍金屬材料後，形成進行稱為PDA(Post-Deposition Anneal，沈積後退火)之熱處理之反應層之方法已廣為人知。又，於半導體裝置之製造步驟中，除了接點形成以外，以例如注入之雜質之活化等各種之目的進行熱處理(參照專利文獻1)。
[先前技術文獻] [專利文獻]
[專利文獻1]日本特開2011-44688號公報
先前進行之典型之熱處理係如專利文獻1所揭示之使用加熱爐之數分鐘左右之加熱。又，藉由鹵素燈等將半導體基板急速加熱數秒左右之熱處理亦廣泛進行。
然而，根據熱處理之種類，有時當處理時間變長時，即使數秒 左右，半導體裝置之其他之特性亦劣化。例如，於用以形成於SiC半導體基板之接點之熱處理中，因加熱溫度越高，則接點電阻越下降，故為較佳。然而，於SiC半導體中，為了改善閘極氧化膜之界面特性，進行氫終端處理。為接點形成，若以高溫進行數秒以上之熱處理，則產生引入於該界面附近之氫脫離而界面特性劣化之問題。又，由於在p型接點作為金屬層而使用之鋁為低熔點金屬，故原本以高溫進行熱處理自身為困難。
又，典型而言，於進行雜質注入後、形成金屬層前進行用以使雜質活化之熱處理，但若以高溫進行該熱處理數秒以上，則注入之雜質因向外部擴散而消失，於雜質區域之表面附近因雜質濃度變低而產生難以獲得低接點電阻之問題。
本發明係鑒於上述課題而完成者，目的在於提供一種能夠不使裝置特性劣化而獲得較低之接點電阻之半導體製造方法及半導體製造裝置。
為了解決上述課題，技術方案1之發明係一種半導體製造方法，其係形成半導體基板之接點者，其特徵在於包含：離子注入步驟，其係於半導體基板之一部分區域注入離子而形成雜質區域；金屬層形成步驟，其係於上述雜質區域上形成金屬層；及熱處理步驟，其係於形成上述金屬層之上述半導體基板以1秒以下之照射時間照射光而進行加熱；且上述熱處理步驟係於含有氫之成形氣體中執行。
又，技術方案2之發明係如技術方案1之發明之半導體製造方法，其特徵在於：於上述熱處理步驟，被光照射之半導體基板之表面之溫度達到1000℃以上。
又，技術方案3之發明係如技術方案1之發明之半導體製造方法，其特徵在於：於上述熱處理步驟中，於接點形成之同時進行注入 至上述雜質區域之雜質之活化。
又，技術方案4之發明係如技術方案3之發明之半導體製造方法，其特徵在於：於上述熱處理步驟中，進而促進上述雜質區域之再結晶化。
又，技術方案5之發明係如技術方案1之發明之半導體製造方法，其特徵在於：於上述離子注入步驟與上述金屬層形成步驟之間，進而具備以1秒以下之照射時間對半導體基板照射光而進行注入至上述雜質區域之雜質之活化之步驟。
又，技術方案6之發明係如技術方案1之發明之半導體製造方法，其特徵在於：於上述熱處理步驟中，將分光分佈中波長300nm相對於波長500nm之相對強度為20%以上之光照射於上述半導體基板。
又，技術方案7之發明係如技術方案1之發明之半導體製造方法，其特徵在於：於上述熱處理步驟之前，進而具備於上述金屬層上形成光吸收膜之步驟。
又，技術方案8之發明係如技術方案1之發明之半導體製造方法，其特徵在於：於上述離子注入步驟中，於上述半導體基板之一面形成n型雜質區域與p型雜質區域，於上述金屬層形成步驟中，於上述n型雜質區域上形成鎳層，且於上述p型雜質區域上形成鋁層，於上述熱處理步驟中，藉由向上述半導體基板之上述一面之光照射，而同時形成n型接點與p型接點。
又，技術方案9之發明係如技術方案1之發明之半導體製造方法，其特徵在於：於上述熱處理步驟中，自閃光燈對上述半導體基板照射閃光。
又，技術方案10之發明係如技術方案1至9中任一項之發明之半導體製造方法，其特徵在於：上述半導體基板係以碳化矽形成。
又，技術方案11之發明係一種半導體製造裝置，其係形成半導體 基板之接點者，其特徵在於包含：腔室，其收容於注入離子之雜質區域上形成有金屬層之半導體基板；基座，其設置於上述腔室內，且載置而支持上述半導體基板；成形氣體供給部，其於上述腔室內，形成含有氫之成形氣體之氛圍；光照射部，其以1秒以下之照射時間，對被支持於上述基座之上述半導體基板照射光於而進行加熱；且上述光照射部於上述成形氣體中，對上述半導體基板照射光。
又，技術方案12之發明係如技術方案11之發明之半導體製造裝置，其特徵在於：上述光照部藉由光照射，使上述半導體基板之表面達到1000℃以上。
又，技術方案13之發明係如技術方案11之發明之半導體製造裝置，其特徵在於：上述光照射部對上述半導體基板照射光，而於接點形成之同時進行注入至上述雜質區域之雜質之活化。
又，技術方案14之發明係如技術方案13之發明之半導體製造裝置，其特徵在於：上述光照部對上述半導體基板照射光，進而促進上述雜質區域之再結晶化。
又，技術方案15之發明係如技術方案11之發明之半導體製造裝置，其特徵在於：上述光照射部對注入離子後且形成金屬層前之半導體基板照射光，而進行注入至上述雜質區域之雜質之活化。
又，技術方案16之發明係如技術方案11之發明之半導體製造裝置，其特徵在於：上述光照射部照射將分光分佈中波長300nm相對於波長500nm之相對強度為20%之光照射於上述半導體基板。
又，技術方案17之發明係如技術方案11之發明之半導體製造裝置，其特徵在於：上述光照射部對在上述金屬層上形成光吸收膜之上述半導體基板照射光。
又，技術方案18之發明係如技術方案11之發明之半導體製造裝置，其特徵在於：於上述半導體基板之一面，形成n型雜質區域與p型 雜質區域，且於上述n型雜質區域上及上述p型雜質區域上分別形成鎳層及鋁層；且上述光照部藉由對上述半導體基板之上述一面之光照射，而同時形成n型接點與p型接點。
又，技術方案19之發明係如技術方案11之發明之半導體製造裝置，其特徵在於：上述光照射部包含照射閃光之閃光燈。
又，技術方案20之發明係如技術方案11至19中任一項之發明之半導體製造裝置，其特徵在於：上述半導體基板係以碳化矽而形成。
根據自技術方案1至技術方案10之發明，由於以1秒以下之照射時間，於含有氫之成形氣體中，照射光於在雜質區域上形成金屬層之半導體基板而進行加熱，故而能夠使為形成氫終端所引入之氫不脫離地，使半導體基板之表面升溫，故不會使裝置特性劣化而能夠獲得較低之接點電阻。
尤其，根據技術方案6之發明，由於以分光分佈中波長300nm相對於波長500nm之相對強度為20%以上之光照射於半導體基板，故即使為帶隙較寬之半導體基板，亦可吸收照射光。
尤其，根據技術方案7之發明，由於在熱處理步驟之前，於金屬層上形成光吸收膜，故能夠提高照射光之吸收率。
根據自技術方案11至技術方案20之發明，由於以1秒以下之照射時間，於含有氫之成形氣體中，照射光於在雜質區域上形成金屬層之半導體基板而進行加熱，故而能夠使為形成氫終端所引入之氫不脫離地，使半導體基板之表面升溫，故不會使裝置特性劣化而能夠獲得較低之接點電阻。
尤其，根據技術方案16之發明，由於以分光分佈中波長300nm相對於波長500nm之相對強度為20%以上之光照射於半導體基板，故即使為帶隙較寬之半導體基板，亦可吸收照射光。
尤其，根據技術方案17之發明，由於照射光於在金屬層上形成光吸收膜之半導體基板，故能夠提高照射光之吸收率。
1‧‧‧半導體製造裝置
2‧‧‧快門機構
3‧‧‧控制部
4‧‧‧鹵素加熱部
5‧‧‧閃光加熱部
6‧‧‧腔室
7‧‧‧保持部
10‧‧‧移載機構
11‧‧‧移載臂
12‧‧‧升降銷
13‧‧‧水平移動機構
14‧‧‧升降機構
21‧‧‧快門板
22‧‧‧滑動驅動機構
31‧‧‧脈衝產生器
32‧‧‧波形設定部
33‧‧‧輸入部
45‧‧‧電力供給電路
51‧‧‧殼體
52‧‧‧反射器
53‧‧‧燈光放射窗
61‧‧‧腔室側部
62‧‧‧凹部
63‧‧‧上側腔室窗
64‧‧‧下側腔室窗
65‧‧‧熱處理空間
66‧‧‧搬送開口部
68‧‧‧反射環
69‧‧‧反射環
71‧‧‧基台環
72‧‧‧連結部
74‧‧‧基座
76‧‧‧導銷
77‧‧‧缺口部
78‧‧‧開口部
79‧‧‧貫通孔
81‧‧‧氣體供給孔
82‧‧‧緩衝空間
83‧‧‧氣體供給管
85‧‧‧閘閥
86‧‧‧氣體排放孔
87‧‧‧緩衝空間
88‧‧‧氣體排放管
89‧‧‧閥門
91‧‧‧觸發電極
92‧‧‧玻璃管
93‧‧‧電容器
94‧‧‧線圈
95‧‧‧電源單元
96‧‧‧IGBT(絕緣閘雙極型電晶體)
97‧‧‧觸發電路
111‧‧‧基材
112‧‧‧雜質區域
113‧‧‧層間絕緣膜
114‧‧‧金屬層
115‧‧‧光吸收膜
120‧‧‧輻射溫度計
130‧‧‧接觸式溫度計
180‧‧‧成形氣體供給機構
181‧‧‧流量調整閥
183‧‧‧閥門
185‧‧‧氮氣供給源
186‧‧‧流量調整閥
187‧‧‧閥門
189‧‧‧氫氣供給源
190‧‧‧排氣部
191‧‧‧氣體排放管
192‧‧‧閥門
FL‧‧‧閃光燈
HL‧‧‧鹵素燈
S11~S17‧‧‧步驟
S21~S28‧‧‧步驟
S31~S38‧‧‧步驟
W‧‧‧半導體基板
圖1係顯示本發明之半導體製造裝置之構成之縱剖視圖。
圖2係顯示保持部之整體外觀之立體圖。
圖3係自上面觀察保持部之俯視圖。
圖4係自側面觀察保持部之側視圖。
圖5係移載機構之俯視圖。
圖6係移載機構之側視圖。
圖7係顯示複數個鹵素燈之配置之俯視圖。
圖8係顯示閃光燈之驅動電路之圖。
圖9係顯示形成半導體基板之接點之處理步驟之流程圖。
圖10係顯示形成有金屬層之半導體基板之表面構造之圖。
圖11係顯示離子注入後之雜質區域之雜質濃度之圖。
圖12係顯示第2實施形態之接點形成之處理步驟之流程圖。
圖13係顯示第3實施形態之接點形成之處理步驟之流程圖。
圖14係顯示於金屬層上形成有光吸收膜之半導體基板之表面構造之圖。
以下，參照圖式對本發明之實施形態詳細地進行說明。
<第1實施形態>
圖1係顯示本發明之半導體製造裝置1之構成之縱剖視圖。本實施形態之半導體製造裝置1係藉由對於SiC(碳化矽)之半導體基板W照射閃光，進行用以形成接點之PDA(Post-Deposition Anneal，沈積後退火)之閃光燈退火裝置。具體將於後述，但於搬入於半導體製造裝置1前之半導體基板W，金屬層形成於雜質區域上，藉由半導體製造裝置 1之加熱處理，形成金屬層與雜質區域之接點。
半導體製造裝置1包含：腔室6，其收容半導體基板W；閃光加熱部5，其內置複數個閃光燈FL；鹵素加熱部4，其內置複數個鹵素燈；及快門機構2。於腔室6之上側設有閃光加熱部5，且於下側設有鹵素加熱部4。半導體製造裝置1於腔室6之內部具備：保持部7，其將半導體基板W保持為水平姿勢；移載機構10，其進行於保持部7與裝置外部之間之半導體基板W之交接。又，半導體製造裝置1具備於腔室6之內部形成成形氣體(氫-氮混合氣體)之空氣之成形氣體供給機構180。進而，半導體製造裝置1包含控制部3，其控制快門機構2、成形氣體供給機構180、鹵素加熱部4、閃光加熱部5及設於腔室6之各動作機構，執行半導體基板W之熱處理。
腔室6構成為於筒狀之腔室側部61之上下安裝石英製之腔室窗。腔室側部61具有上下開口之大致筒形狀，於上側開口安裝有上側腔室窗63而閉塞，於下側開口安裝有下側腔室窗64而閉塞。構成腔室6之天花板部之上側腔室窗63係藉由石英而形成之圓板形狀構件，作為使自閃光加熱部5出射之閃光透過於腔室6內之石英窗而發揮功能。又，構成腔室6之底部之下側腔室窗64亦藉由石英而形成之圓板形狀構件，作為使自鹵素加熱部4之光透過於腔室6內之石英窗而發揮功能。尤其，使閃光透過於腔室6內之上側腔室窗63係以即使於波長300nm以下之紫外區域亦具有較高之透過率之合成石英而形成。
又，於腔室側部61之內側之壁面之上部安裝有反射環68，於下部安裝有反射環69。反射環68、69皆形成為圓環狀。上側之反射環68藉由自腔室側部61之上側嵌入而安裝。另一方面，下側之反射環69藉由自腔室側部61之下側嵌入而以省略圖示之螺釘固定住而安裝。即，反射環68、69均為裝卸自如地安裝於腔室側部61者。將腔室6之內側空間，即藉由上側腔室窗63、下側腔室窗64、腔室側部61及反射環 68、69包圍之空間作為熱處理空間65而規定。
藉由於腔室側部61安裝反射環68、69，於腔室6之內壁面形成凹部62。即，形成以腔室側部61之內壁面中未安裝反射環68、69之中央部分、反射環68之下端面、及反射環69之下端面包圍之凹部62。凹部62於腔室6之內壁面沿著水平方向圓環狀地形成，圍繞保持半導體基板W之保持部7。
腔室側部61及反射環68、69係以強度與耐熱性優異之金屬材料(例如，不鏽鋼)形成。又，反射環68、69之內周表面因電解鍍鎳而成為鏡面。
又，於腔室側部61，形成有對於腔室6，用以進行半導體基板W之搬入及搬出之搬送開口部(爐口)66。搬送開口部66係設為可藉由閘閥85而開閉。搬送開口部66係連通連接於凹部62之外周表面。因此，於閘閥85開放搬送開口部66時，可進行通過凹部62自搬送開口部66向熱處理空間65之半導體基板W之搬入及自熱處理空間65之半導體基板W之搬出。又，若閘閥85將搬送開口部66閉合，則腔室6內之熱處理空間65成為密閉空間。
又，於腔室6之內壁上部形成有將特定之氣體供給於熱處理空間65之氣體供給孔81。氣體供給孔81形成於較凹部62更上側位置，亦可設於反射環68。氣體供給孔81經由於腔室6之側壁內部圓環狀地形成之緩衝空間82而連通連接於氣體供給管83。氣體供給管83分支為兩股，其一方連接於氮氣供給源185，另一方連接於氫氣供給源189。氣體供給管83之分為兩股之路徑中，閥門183及流量調整閥181係介插於連接於氮氣供給源185之配管，閥門187及流量調整閥186係介插於連接於氫氣供給源189之配管。
若開放閥門183，則通過氣體供給管83，將氮氣(N2)自氮氣供給源185送給於緩衝空間82。於氣體供給管83流動之氮氣之流量係藉由 流量調整閥181而調整。又，若開放閥門187，則通過氣體供給管83，將氫氣(H2)自氫氣供給源189送給於緩衝空間82。於氣體供給管83流動之氫氣之流量係藉由流量調整閥186而調整。流入於緩衝空間82之氣體以使流體電阻小於氣體供給孔81之緩衝空間82內擴大之方式流動，自氣體供給孔81供給於熱處理空間65內。
藉由該等氮氣供給源185、閥門183、流量調整閥181、氫氣供給源189、閥門187、流量調整閥186、氣體供給管83、緩衝空間82及氣體供給孔81而構成成形氣體供給機構180。藉由開放閥門183及閥門187之雙方，可於腔室6供給氫氣與氮氣之混合氣體(成形氣體)，形成成形氣體之氛圍。成形氣體供給機構180供給於腔室6之成形氣體中所含有之氫約為3vol.%。
另一方面，於腔室6之內壁下部形成有排放熱處理空間65內之氣體之氣體排放孔86。氣體排放孔86係形成於較凹部62更下側位置，亦可設於反射環69。氣體排放孔86經由於腔室6之側壁內部圓環狀地形成之緩衝空間87而連通連接於氣體排放管88。氣體排放管88連接於排氣部190。又，於氣體排放管88之路徑中途介插有閥門89。若開放閥門89，則熱處理空間65之氣體自氣體排放孔86經過緩衝空間87而排出於氣體排放管88。再者，氣體供給孔81及氣體排放孔86可沿著腔室6之周向複數個設置，亦可為狹縫狀者。
又，於搬送開口部66之前端亦連接有排放熱處理空間65內之氣體之氣體排放管191。氣體排放管191經由閥門192而連接於排氣部190。藉由開放閥門192，經由搬送開口部66而排放腔室6內之氣體。
圖2係顯示保持部7之整體外觀之立體圖。又，圖3係自上面觀察保持部7之俯視圖，圖4係自側面觀察保持部7之側視圖。保持部7構成為包含基台環71、連結部72及基座74。基台環71、連結部72及基座74之任一者均以石英形成。即，保持部7之整體以石英形成。
基台環71為圓環形狀之石英構件。基台環71藉由載置於凹部62之底面，支持於腔室6之壁面(參照圖1)。於具有圓環形狀之基台環71之上表面，沿著其周向，立設有複數個連結部72(於本實施形態中為4個)。連結部72亦為石英之構件，藉由焊接緊固於基台環71。再者，基台環71之形狀亦可為自圓環形狀缺少一部分之圓弧狀。
平板狀之基座74係藉由設於基台環71之4個連結部72而支持。基座74係以石英形成之大致圓形之平板狀構件。基座74之直徑大於半導體基板W之直徑。即，基座74具有大於半導體基板W之平面尺寸。於基座74之上表面立設有複數個(於本實施形態中為5個)導銷76。5個導銷76沿著與基座74之外周圓為同心之圓之圓周上設置。配置有5個導銷76之圓之直徑若干大於半導體基板W之直徑。各導銷76亦由石英形成。再者，導銷76可與基座74一體地自石英之錠塊加工，亦可將藉由焊接等將另行加工而成者安裝於基座74。
立設於基台環71之4個連結部72與基座74之周緣部之下表面藉由焊接而固著。即，基座74與基台環71係藉由連結部72而固定地連結，保持部7係成為石英之一體成形構件。將此種保持部7之基台環71係藉由腔室6之壁面而支持，藉此將保持部7安裝於腔室6。於保持部7安裝於腔室6之狀態下，大致圓板形狀之基座74成為水平姿勢(法線與垂直方向一致之姿勢)。搬入至腔室6之半導體基板W以水平姿勢被載置並保持於安裝於腔室6之保持部7之基座74上。半導體基板W載置於藉由5個導銷76形成之圓之內側，藉此防止水平方向之位置偏移。再者，導銷76之個數並非限定於5個，只要為能夠防止半導體基板W之位置偏移之數目即可。
又，如圖2及圖3所示，於基座74，上下貫通而形成有開口部78及缺口部77。缺口部77係為了讓使用熱電對之接觸式溫度計130之探針前端通過而設置。另一方面，開口部78係為了使輻射溫度計120接 收自被保持於基座74之半導體基板W之下表面放射之放射光(紅外線)而設置。進而，於基座74穿設有供後述之移載機構10之升降銷12為了交接半導體基板W而貫通之4個貫通孔79。
圖5係移載機構10之俯視圖。又，圖6係移載機構之側視圖。移載機構10具備2根移載臂11。移載臂11係設為依循大致圓環狀之凹部62之圓弧形狀。於各者之移載臂11立設有2根升降銷12。各移載臂11設為藉由水平移動機構13而可轉動。使水平移動機構13於移載動作位置(圖5之實線位置)與退避位置(圖5之二點鏈線位置)之間水平移動，於該移載動作位置，使一對移載臂11相對於保持部7進行半導體基板W之移載；該退避位置於俯視時不與被保持於保持部7之半導體基板W重疊。作為水平移動機構13，可為藉由個別之馬達而使各移載臂11分別轉動者，亦可為使用連桿機構，藉由1個馬達使一對移載臂11連動而轉動者。
又，一對移載臂11可藉由升降機構14而與水平移動機構13一起升降移動。當升降機構14使一對移載臂11上升至移載動作位置時，合計4根升降銷12通過穿設於基座74之貫通孔79(參照圖2、3)，升降銷12之上端自基座74之上表面突出。另一方面，當升降機構14使一對移載臂11自移載動作位置下降，而將升降銷12自貫通孔79抽出，且水平移動機構13以打開一對移載臂11之方式移動時，各移載臂11移動至退避位置。一對移載臂11之退避位置係保持部7之基台環71之正上方。由於基台環71載置於凹部62之底面，故移載臂11之退避位置為凹部62之內側。再者，於設有移載機構10之驅動部(水平移動機構13及升降機構14)之部位之附近設有圖示省略之排氣機構，移載機構10之驅動部周邊之氛圍以排出於腔室6之外部之方式構成。
回到圖1，設於腔室6之上方之閃光加熱部5於殼體51之內側構成為包含：含有複數根(於本實施形態中為30根)氙閃光燈FL之光源、及 以覆蓋該光源之上方之方式設置之反射器52。又，於閃光加熱部5之殼體51之底部安裝有燈光放射窗53。構成閃光加熱部5之底部之燈光放射窗53為藉由石英形成之板狀之石英窗。燈光放射窗53亦以與上側腔室窗63相同之合成石英形成。閃光加熱部5藉由設置於腔室6之上方，使燈光放射窗53與上側腔室窗63成為相對向。閃光燈FL自腔室6之上方，經由燈光放射窗53與上側腔室窗63，將閃光照射於熱處理空間65。
複數個閃光燈FL，各者為具有長條之圓筒形狀之棒狀燈，以沿著各者之長度方向保持於保持部7之半導體基板W之主表面(即沿著水平方向)彼此平行之方式排列成平面狀。因此，藉由閃光燈FL之排列形成之平面亦為水平面。
圖8係顯示閃光燈FL之驅動電路之圖。如同圖所示，電容器93、線圈94、閃光燈FL、及IGBT(絕緣閘雙極型電晶體)96係串聯連接。又，如圖8所示，控制部3具備脈衝產生器31及波形設定部32，且連接於輸入部33等。作為輸入部33，可採用鍵盤、滑鼠、觸控面板等種種公知之輸入機器。基於來自輸入部33之輸入內容，波形設定部32設定脈衝信號之波形，根據該波形，脈衝產生器31產生脈衝信號。
閃光燈FL具備其內部封入有氙氣，且其兩端部配設有陽極及陰極之棒狀之玻璃管(放電管)92、及於該玻璃管92之外周表面上附設之觸發電極91。藉由電源單元95施加特定之電壓於電容器93，使電荷根據其施加電壓(充電電壓)而充電。又，可自觸發電路97施加高電壓於觸發電極91。觸發電路97藉由控制部3控制施加電壓於觸發電極91之時機。
IGBT96係於閘極部組入MOSFET(Metal Oxide Semiconductor Field effect transistor：金屬氧化物半導體場效電晶體)之雙極電晶體，且適於處理大電力之開關元件。自控制部3之脈衝產生器31施加 脈衝信號於IGBT96之閘極。若於IGBT96之閘極施加特定值以上之電壓(較高之電壓)，則IGBT96成為接通狀態，若施加低於特定值之電壓(較低之電壓)，則IGBT96成為斷開狀態。如此，含有閃光燈FL之驅動電路藉由IGBT96而開關。藉由開關IGBT96，使與與閃光燈FL對應之電容器93之連接時斷時續。
於電容器93充電之狀態，IGBT96成為接通狀態，即使於玻璃管92之兩端電極施加高電壓，由於氙氣係電性絕緣體，故於通常之狀態下，不會於玻璃管92內流通電子。然而，於觸發電路97於觸發電極91施加高電壓，破壞絕緣之情形時，因兩端電極間之放電，電流瞬間流經玻璃管92內，藉由此時之氙之原子或分子之激發使光放出。
氙之閃光燈FL之放射光分佈係自紫外區域遍及至近紅外區域。於本實施形態中，以合成石英形成使來自閃光燈FL之閃光透過之燈光放射窗53及上側腔室窗63。合成石英即使對於波長300nm以下之紫外線亦具有較高之透射率。其結果，相對於自閃光燈FL出射，照射於腔室6內之半導體基板W之閃光之分光分佈為波長300nm相對於波長500nm之相對強度為20%以上。
又，圖1之反射器52以於複數個閃光燈FL之上方，覆蓋其等全體之方式而設置。反射器52之基本功能為將自複數個閃光燈FL出射之光反射於保持部7之側者。反射器52係以鋁合金板形成，其表面(面向閃光燈FL側之面)藉由噴砂處理而實施粗面化加工。
於設於腔室6之下方之鹵素加熱部4之內部內置有複數根(於本實施形態中為40根)之鹵素燈HL。複數個鹵素燈HL接收來自電力供給電路45之電力供給而發光，自腔室6之下方經由下側腔室窗64，進行對熱處理空間65之鹵素光之照射。藉由控制部3控制來自電力供給電路45之電力供給。圖7係顯示複數個鹵素燈HL之配置之俯視圖。於本實施形態中，上下兩段配設有各20根鹵素燈HL。各鹵素燈HL係具有較 長之圓筒形狀之棒狀燈。上段、下段均20根之鹵素燈HL以各者之長度方向沿著保持於保持部7之半導體基板W之主表面(即沿著水平方向)相互平行之方式排列。因此，上段、下段均由鹵素燈HL之排列形成之平面為水平面。
又，如圖7所示，較與上段、下段均保持於保持部7之半導體基板W之中央部對向之區域，與周緣部對向之區域之鹵素燈HL之配設密度更高。即，上下段均較燈排列之中央部，周緣部鹵素燈HL之配設間距更短。因此，利用來自鹵素加熱部4之光照射而進行加熱時，能夠對易產生溫度下降之半導體基板W之周緣部進行更多光量之照射。
又，包含上段之鹵素燈HL之燈群與包含下段之鹵素燈HL之燈群以交叉成格子狀之方式排列。即，以上段之各鹵素燈HL之長度方向與下段至各鹵素燈HL之長度方向正交之方式配設總計40根之鹵素燈HL。
鹵素燈HL係藉由於配設於玻璃管內部之燈絲通電，使燈絲白熱化而發光之燈絲式光源。於玻璃管之內部封入於氮氣及氬氣等之惰性氣體中微量導入鹵素(碘、溴等)之氣體。藉由導入鹵素，可邊抑制燈絲之折損，邊將燈絲之溫度設定為高溫。因此，鹵素燈HL具有與通常之白熾燈相比，壽命較長且可連續地照射較強之光之特性。又，由於鹵素燈HL為棒狀之燈，故壽命長，且藉由將鹵素燈HL沿水平方向配置，向上方之半導體基板W之放射效率優異。
又，如圖1所示，半導體製造裝置1於鹵素加熱部4及腔室6之側面具備快門機構2。快門機構2具備快門板21及滑動驅動機構22。快門板21係相對鹵素光不透明之板，例如由鈦(Ti)形成。滑動驅動機構22使快門板21沿著水平方向滑動，使快門板21插入脫出鹵素加熱部4與保持部7之間之遮光位置。滑動驅動機構22若使快門板21前進，則於 腔室6及鹵素加熱部4之間之遮光位置(圖1之二點鏈線位置)插入快門板21，遮斷下側腔室窗64與複數個鹵素燈HL。藉此，自複數個鹵素燈HL向熱處理空間65之保持部7之光被遮光。相反，若滑動驅動機構22使快門板21後退，則快門板21自腔室6及鹵素加熱部4之間之遮光位置退出，且下側腔室窗64之下方被開放。
又，控制部3控制設於半導體製造裝置1之上述各種之動作機構。作為控制部3之硬體之構成係與一般電腦相同。即，控制部3係具備進行各種運算處理之CPU(central processing unit，中央處理單元)、記憶基本程式之讀取專用之記憶體即ROM(Read Only Memory，唯讀記憶體)、記憶各種資訊且可自由讀寫之記憶體即RAM(Random Access Memory，隨機存取記憶體)、及記憶控制用軟體或資料等之磁碟而構成。控制部3之CPU藉由執行特定之處理程式而進行半導體製造裝置1之處理。又，如圖8所示，控制部3具備脈衝產生器31及波形設定部32。如上所述，基於來自輸入部33之輸入內容，波形設定部32設定脈衝信號之波形，且脈衝產生器31據此向IGBT96之閘極輸出脈衝信號。進而，控制部3藉由控制成形氣體供給機構180之各閥之開閉，進行腔室6之氛圍調整，且藉由控制電力供給電路45，控制鹵素燈HL之發光。
除了上述之構成以外，為了防止於半導體基板W之熱處理時，因自鹵素燈HL及閃光燈FL產生之熱能之鹵素加熱部4、閃光加熱部5及腔室6之過剩之溫度上升，故半導體製造裝置1具備各種之冷卻用之構造。例如，於腔室6之壁體設有水冷管(圖示省略)。又，鹵素加熱部4及閃光加熱部5係於內部形成氣流而排熱之氣冷構造。又，亦於上側腔室窗63與燈光放射窗53之間隙供給空氣，使閃光加熱部5及上側腔室窗63冷卻。
接著，對於半導體基板W進行接點形成之處理步驟進行說明。圖 9係顯示形成半導體基板W之接點之處理步驟之流程圖。同圖之步驟S13以後係藉由半導體製造裝置1執行之處理。
於本實施形態中，接點形成之對象之半導體基板W係SiC之基板。於SiC已知有立方晶系及六方晶系等各種之結晶構造，作為功率裝置用途，六方晶之4H-SiC為較佳。SiC具有較寬之帶隙(若4H-SiC則為約3.2e V)與為矽之約10倍之絕緣破壞電場強度，且作為高頻功率裝置而被期望。SiC之半導體基板W係例如φ150mm(6吋)、厚度約0.4mm之圓形之基板。
首先，先進行半導體裝置1之熱處理，於半導體基板W之一部分區域注入離子(步驟S11)。離子注入係為了於半導體基板W注入摻雜物(雜質)而形成雜質區域而進行者，藉由半導體製造裝置1與另置之離子植入裝置而執行。於離子注入時，例如於半導體基板W之表面形成氧化矽膜後，藉由使用光微影及蝕刻之手法，僅去除氧化矽膜之一部分區域。然後，於步驟S11之離子注入步驟中，僅於未形成氧化矽膜之半導體基板W之一部分區域注入離子。
於半導體基板W之離子注入區域(雜質區域)為p型區域之情形時，注入例如鋁離子(Al+)。另一方面，於半導體基板W之離子注入區域為n型區域之情形時，注入例如磷離子(P+)。離子注入可為於常溫時之注入，亦可為高溫(例如500℃)時之注入。於進行高溫時之離子注入之情形時，不會對其半導體基板W之注入區域之結晶性造成損傷，於常溫時進行離子注入之情形時，有時會破壞半導體基板W之注入區域之結晶性。
接著，於第1實施形態中，不進行注入之離子之活化，於半導體基板W之表面形成金屬層(步驟S12)。於步驟S11之離子注入步驟及步驟S12之金屬層形成步驟之間，亦可進行使用氫氟酸等之藥液之半導體基板W之表面處理。
圖10係顯示形成有金屬層之半導體基板之表面構造之圖。半導體基板W之SiC之基材111之一部分藉由離子注入而形成雜質區域112。然後，於該雜質區域112上形成金屬層114。除雜質區域以外，於基材111與金屬層114之間形成層間絕緣膜113。層間絕緣膜113係例如氧化矽膜(SiO2)。
金屬層114之形成可藉由例如濺鍍進行，但並非限定於此，亦可使用蒸鍍等之手法。於半導體基板W之雜質區域112為p型雜質區域之情形時，形成例如鋁(Al)之金屬層114。於半導體基板W之雜質區域112為n型雜質區域之情形時，形成例如鎳(Ni)之金屬層114。
接著，藉由半導體製造裝置1進行用以使金屬層114與雜質區域112之接點電阻下降之熱處理(PDA)。以下，對半導體製造裝置1之動作步驟進行說明。於半導體製造裝置1之動作步驟係藉由控制部3控制半導體製造裝置1之各動作機構而進行。
首先，將藉由離子注入形成雜質區域112且於該雜質區域112上形成有金屬層114之半導體基板W搬入半導體製造裝置1之腔室6(步驟S13)。於半導體基板W之搬入時，打開閘閥85而開放搬送開口部66，藉由裝置外部之搬送機器人，經由搬送開口部66，將形成有金屬層114之半導體基板W搬入於腔室6內之熱處理空間65。於此時，開放閥門183，藉由於腔室6內持續供給氮氣，使氮氣氣流自搬送開口部66流出，亦可將裝置外部之氛圍抑制於流入腔室6內之最小限度。藉由搬送機器人，使搬入之半導體基板W推進至保持部7之正上方後停止。然後，藉由移載機構10之一對移載臂11自退避位置向移載動作位置水平移動且上升，使升降銷12通過貫通孔79，自基座74之上表面突出而接收半導體基板W。
於半導體基板W載置於升降銷12後，搬送機器人自熱處理空間65退出，藉由閘閥85使搬送開口部66閉合。然後，藉由使一對移載臂11 下降，使半導體基板W自移載機構10交接於保持部7之基座74，保持為水平姿勢。半導體基板W以形成金屬層114之表面作為上表面而保持於基座74。又，半導體基板W於基座74之上表面，保持於5個導銷76之內側。下降至基座74之下方之一對移載臂11藉由水平移動機構13退避於退避位置，即凹部62之內側。
藉由離子注入形成雜質區域112，於其雜質區域112上形成有金屬層114之半導體基板W收容於腔室6後，於腔室6內形成成形氣體之氛圍(步驟S14)。具體而言，藉由開放閥門183及閥門187，自氣體供給孔81將氫氣與氮氣之混合氣體(成形氣體)供給於熱處理空間65。其結果，於腔室6內保持於保持部7之半導體基板W之附近形成成形氣體之氛圍。藉由流量調整閥181及流量調整閥186規定成形氣體之氛圍中之氫氣之濃度(即，氫氣與氮氣之混合比)。於本實施形態中，以成形氣體之氛圍中之氫氣之濃度為約3vol.%之方式，藉由流量調整閥186及流量調整閥181對氫氣及氮氣之流量進行調整。
又，於腔室6內形成成形氣體之氛圍，且鹵素加熱部4之40根鹵素燈HL同時點亮，開始半導體基板W之預備加熱(輔助加熱)(步驟S15)。自鹵素燈HL出射之鹵素光透過以石英形成之下側腔室窗64及基座74，自半導體基板W之背面照射。所謂半導體基板W之背面，係與形成金屬層114之表面相反側之主表面。藉由接收自鹵素燈HL之光照射，半導體基板W之溫度上升。再者，由於移載機構10之移載臂11退避於凹部62之內側，故不會妨礙鹵素燈HL之加熱。
於進行鹵素燈HL之預備加熱時，藉由接觸式溫度計130量測半導體基板W之溫度。即，內置有熱電對之接觸式溫度計130經由缺口部77，接觸於保持於基座74之半導體基板W之下表面，量測升溫中之基板溫度。量測到之半導體基板W之溫度傳達於控制部3。控制部3監視藉由來自鹵素燈HL之光照射而升溫之半導體基板W之溫度是否達到 特定之預備加熱溫度T1，控制鹵素燈HL之輸出。即，控制部3基於接觸式溫度計130之量測值，以使半導體基板W之溫度成為預備加熱溫度T1之方式，將電力供給電路45進行反饋控制，調整鹵素燈HL之強度。第1實施形態之預備加熱溫度T1係例如600℃。再者，於藉由來自鹵素燈HL之光照射使半導體基板W升溫時，不進行輻射溫度計120之溫度量測。這是由自鹵素燈HL照射之鹵素光作為環境光入射於輻射溫度計120，故無法量測正確之溫度所致。
於半導體基板W之溫度達到預備加熱溫度T1後，控制部3將半導體基板W暫時維持於該預備加熱溫度T1。具體而言，於藉由接觸式溫度計130量測之半導體基板W之溫度達到預備加熱溫度T1之時點，控制部3控制電力供給電路45，調整鹵素燈HL之強度，將半導體基板W之溫度大致維持於預備加熱溫度T1。
藉由進行此種鹵素燈HL之預備加熱，可使半導體基板W之整體均一地升溫至預備加熱溫度T1。於鹵素燈HL之預備加熱之階段中，存在更易產生放熱之半導體基板W之周緣部之溫度低於中央部之傾向，鹵素加熱部4之鹵素燈HL之配設密度為與半導體基板W之中央部對向之區域高於與周緣部對向之區域。因此，照射於易產生放熱之半導體基板W之周緣部之光量變多，可將於預備加熱階段之半導體基板W之面內溫度分佈設為均一者。進而，由於安裝於腔室側部61之反射環69之內周表面為鏡面，故藉由該反射環69之內周表面向半導體基板W之周緣部反射之光量變多，可將預備加熱階段之半導體基板W之面內溫度分佈設為更均一者。
接著，於半導體基板W之溫度達到預備加熱溫度T1，經過特定時間之時點，藉由自閃光燈FL照射閃光，執行閃光加熱處理(步驟S16)。於閃光燈FL進行閃光照射時，預先藉由電源單元95於電容器93累積電荷。然後，於電荷累積於電容器93之狀態，自控制部3之脈衝 產生器31輸出脈衝信號於IGBT96，開關驅動IGBT96。
脈衝信號之波形係可藉由將以脈衝寬度之時間(接通時間)與脈衝間隔之時間(斷開時間)作為參數，依次設定之處理程式自輸入部33輸入而規定。當操作員將此種處理程式自輸入部33輸入於控制部3時，控制部3之波形設定部32據此設定重複之脈衝波形。然後，根據藉由波形設定部32設定之脈衝波形，脈衝產生器31輸出脈衝信號。其結果，於IGBT96之閘極施加設定之波形脈衝信號，控制IGBT96之開關驅動。具體而言，於輸入於IGBT96之閘極之脈衝信號為接通時，IGBT96為接通狀態，於脈衝信號為斷開時，IGBT96為斷開狀態。
又，與自脈衝產生器31輸出之脈衝信號成為接通之時機同步，控制部3控制觸發電路97，於觸發電極91施加高電壓(觸發電壓)。以電荷累積於電容器93之狀態，將脈衝信號輸入於IGBT96之閘極，且藉由與該脈衝信號成為接通之時機同步，於觸發電極91施加高電壓，於脈衝信號為接通狀態時，玻璃管92內之兩端電極間必有電流流經，藉由此時之氙原子或分子之激發而放出光。
如此，閃光燈FL發光，於保持於保持部7之半導體基板W之表面照射閃光。由於透過來自閃光燈FL之閃光之燈光放射窗53及上側腔室窗63係以合成石英形成，故照射於保持部7所保持之半導體基板W之表面之閃光之分光分佈為波長300nm相對於波長500nm之相對強度為20%以上。於不使用IGBT96，而使閃光燈FL發光之情形時，累積於電容器93之電荷於1次之發光被消耗，來自閃光燈FL之輸出波形成為寬度為0.1毫秒至10毫秒左右之單脈衝。與此相對，於本實施形態中，藉由於電路中連接開關元件即IGBT96，於其閘極輸出脈衝信號，藉由IGBT96斷續自電容器93向閃光燈FL之電荷之供給，控制流經閃光燈FL之電流。其結果，閃光燈FL之發光可謂為斬波器控制，累積於電容器93之電荷被分割而消耗，於極短之時間之間，閃光燈 FL重複亮滅。再者，由於在流經電路之電流值完全變為“0”之前，下一個脈衝施加於IGBT96之閘極，電流值再度增加，故於閃光燈FL重複亮滅之間隙，發光輸出亦並非完全變為“0”。因此，藉由IGBT96斷續向閃光燈FL供給電荷，可自由規定閃光燈FL之發光模式，且可自由調整發光時間及發光強度。閃光燈FL之發光時間再長，亦為1秒以下。
藉由自閃光燈FL對形成有金屬層114之半導體基板W之表面照射閃光，使包含金屬層114及雜質區域112之半導體基板W之表面瞬間升溫至處理溫度T2。藉由閃光照射，半導體基板W之表面達到之最高溫度即處理溫度T2為1000℃以上，於第1實施形態中為例如1200℃。藉由半導體基板W之表面於成形氣體之氛圍中升溫至處理溫度T2，於金屬層114與雜質區域112之界面形成反應層而形成接點。由於自閃光燈FL之照射時間為1秒以下之短時間，故半導體基板W之表面溫度自預備加熱溫度T1升溫至處理溫度T2所須之時間亦為未達1秒之極短時間。
當閃光燈FL之閃光照射結束時，IGBT96變成斷開狀態，停止閃光燈FL之發光，半導體基板W之表面溫度自目標溫度T2急速降溫。又，鹵素燈HL亦熄滅，藉此，半導體基板W亦自預備加熱溫度T1降溫。於半導體基板W之加熱處理結束後，僅將閥門187閉止，將腔室6內置換為氮氣氛圍。又，與鹵素燈HL熄滅之同時，快門機構2將快門板21插入至鹵素加熱部4與腔室6之間之遮光位置。即使鹵素燈HL熄滅，燈絲及管壁之溫度亦不會立即下降，自暫時高溫之燈絲及管壁持續放射輻射熱，這會妨礙半導體基板W之降溫。藉由插入快門板21，可遮斷自熄滅後之鹵素燈HL放射至熱處理空間65之輻射熱，能夠提高半導體基板W之降溫速度。
又，於將快門板21被插入至遮光位置之時點，開始利用輻射溫 度計120量測溫度。亦即，輻射溫度計120量測自被保持於保持部7之半導體基板W之下表面經由基座74之開口部78放射之紅外線之強度，而量測降溫中之半導體基板W之溫度。將測得之半導體基板W之溫度傳達至控制部3。
自剛熄滅後之高溫之鹵素燈HL雖會持續放射些許放射光，但由於輻射溫度計120係於快門板21被插入至遮光位置時進行半導體基板W之溫度量測，故自鹵素燈HL朝向腔室6內之熱處理空間65之放射光被遮光。因此，輻射溫度計120可不受環境光之影響，正確量測被保持於基座74之半導體基板W之溫度。
控制部3對藉由輻射溫度計120量測之半導體基板W之溫度是否降溫至特定溫度進行監視。然後，於半導體基板W之溫度降溫至特定以下後，藉由使移載機構10之一對移載臂11再次自退避位置朝移載動作位置水平移動且上升，升降銷12自基座74之上表面突出，而自基座74接收熱處理後之半導體基板W。接著，使藉由閘閥85閉合之搬送開口部66開放，藉由裝置外部之搬送機器人將載置於升降銷12之半導體基板W搬出(步驟S17)，完成半導體製造裝置1之半導體基板W之加熱處理。
於第1實施形態中，藉由自閃光燈FL於形成有金屬層114之半導體基板W之表面以1秒以下之照射時間照射閃光，使含有金屬層114及雜質區域112之半導體基板W之表面瞬間升溫至1000℃以上之處理溫度T2。即，藉由閃光照射，以1秒以下之極短時間高溫加熱半導體基板W之表面。
如已述般，於SiC之半導體基板W中，為了改善閘極氧化膜之界面特性，進行氫終端處理。具體而言，藉由氫終端使存在於閘極氧化膜之界面附近之缺陷消失，提高界面特性。再者，閘極係藉由與圖9所示之接點形成之處理不同之步驟，形成於與圖10之雜質區域112不 同之半導體基板W之表面區域者。
如先前般，為了半導體基板W之接點形成，若以數秒以上之熱處理時間將半導體基板W升溫至高溫，則存在被引入上述氧化膜之界面附近之氫脫離，界面特性劣化之虞。如本實施形態般，以1秒以下之照射時間，自閃光燈FL照射閃光於半導體基板W，若以極短之時間將半導體基板W之表面加熱至1000℃以上，則可邊抑制氫之脫離，邊加熱金屬層114及雜質區域112，形成接點。
又，於本實施形態中，於含有氫之成形氣體之氛圍中，照射閃光於半導體基板W之表面，進行加熱處理。因此，可更確實地防止於閃光加熱時，氫自閘極氧化膜之界面附近脫離，可防止界面特性之劣化。
又，於閃光加熱中，加熱處理時間為短時間，但含有金屬層114及雜質區域112之半導體基板W之表面升溫至1000℃以上之高溫。一般，已知用於接點形成之PDA之處理溫度越為高溫，接點電阻越下降，如本實施形態般，藉由閃光照射半導體基板W之表面，若加熱至1000℃以上之高溫，則可得1.0×10-6Ωcm2以下之較低接點電阻。
如此，於本實施形態中，藉由於含有氫之成形氣體之氛圍中，自閃光燈FL以1秒以下之照射時間照射閃光於半導體基板W之表面，防止氫脫離而使裝置特性劣化，能夠獲得較低之接點電阻。
又，於形成p型接點之情形時，即使金屬層114為低熔點之鋁，若為照射時間為1秒以下之閃光照射，則亦不會使金屬層114熔融，而可形成接點。
又，於第1實施形態中，不進行於步驟S11中之注入之雜質之活化，進行步驟S12之金屬層形成，藉由步驟S16之閃光照射之加熱，於接點形成之同時進行於雜質區域112注入之雜質之活化。因此，無需先前進行之用以金屬層形成步驟前之雜質活化之熱處理，可使製造過 程簡單化。又，若藉由閃光照射，以極短之時間將半導體基板W之表面加熱至1000℃以上，則可抑制注入於雜質區域112之雜質之無用之擴散，且可防止由以100℃左右長時間加熱而引起之雜質之非活化。
又，如第1實施形態般，不進行注入之雜質之活化處理，形成金屬層114後，進行用於接點形成之閃光加熱，藉此，以雜質濃度維持於高濃度之雜質區域112表面與金屬層114接觸之狀態進行熱處理。圖11係顯示離子注入後之雜質區域112之雜質濃度之圖。同圖之橫軸表示自雜質區域112之表面起之深度，縱軸表示雜質濃度。於圖11中，深度“0”之位置表示雜質區域112之表面，金屬層114形成而接觸於該表面。
如先前般，於金屬層形成步驟前，花費數秒左右以上進行用以雜質活化之情形時，因注入之雜質之向外部擴散等，如於圖11以虛線表示般，於雜質區域112之表面附近之雜質濃度下降。雜質區域112之表面附近之雜質濃度越低，肖特基障壁越容易出現，良好之接點形成受到妨礙。因此，於先前，有必要於金屬層形成步驟導入較雜質區域112之表面更深之金屬。
於本實施形態中，由於不進行注入之雜質之活化熱處理，故形成金屬層114後，進行閃光照射之加熱，如圖11之實線所示，以於雜質濃度保持為注入後之高濃度之雜質區域112之表面接觸金屬層114後之狀態進行加熱處理，可實現不出現肖特基障壁之良好接點形成。
又，於步驟S11之離子注入步驟進行常溫下之離子注入之情形時，藉由步驟S16之閃光照射之加熱，可進而促進雜質區域112之再結晶化。即，於進行常溫之離子注入之情形時，有時會破壞雜質區域112之結晶性，藉由用於接點形成之閃光加熱，其被破壞之雜質區域112之結晶將再結晶。再者，此時之再結晶亦可不必為完全返回原來之結晶者。
又，於本實施形態中，燈光放射窗53及上側腔室窗63係以合成石英形成，自閃光燈FL出射，照射於腔室6內之半導體基板W之閃光之分光分佈為，波長300nm相對於波長500nm之相對強度為20%以上。形成本實施形態之半導體基板W之4H-SiC之帶隙為約3.2e V，即使與矽(帶隙為約1.1e V)相比亦相當寬。因此，半導體基板W吸收短波長之光(具體而言為紫外線)，但透過可視光。將閃光之分光分佈設為波長300nm相對於波長500nm，之相對強度為20%以上，藉由將含有較多紫外線之光之閃光照射於SiC之半導體基板W，閃光亦為寬帶隙之半導體基板W吸收，使含有金屬層114及雜質區域112之半導體基板W之表面升溫至必要之處理溫度T2。
<第2實施形態>
接著，對本發明之第2實施形態進行說明。第2實施形態之半導體製造裝置之構成與第1實施形態完全相同。又，關於第2實施形態之處理步驟亦與第1實施形態大致相同。圖12係顯示第2實施形態之接點形成之處理步驟之流程圖。
第2實施形態之接點形成處理步驟與第1實施形態不同之處在於：於離子注入後，金屬層形成前，進行注入於雜質區域112之雜質之活化。首先，步驟S21之離子注入步驟與第1實施形態完全相同(圖9之步驟S11)。
接著，於第2實施形態中，執行於步驟S21中注入於雜質區域112之雜質之活化熱處理(步驟S22)。此處，用以雜質活化之半導體基板W之熱處理係藉由照射時間為1秒以下之閃光照射而進行。用於雜質活化之閃光照射之手法與於第1實施形態中說明之閃光照射之手法相同。即，於藉由來自鹵素燈HL之光照射，預備加熱至預備加熱溫度T1之半導體基板W之表面，藉由自閃光燈FL以照射時間1秒以下照射閃光，可使表面溫度瞬間升溫至處理溫度T2。又，閃光照射之半導體 基板W之加熱處理係於含有氫之成形氣體之氛圍中進行。但，於用以雜質活化之閃光加熱處理中，鹵素燈HL之預備加熱溫度T1為800℃，閃光照射之處理溫度T2為1500℃。
藉由該步驟S22之閃光加熱處理，注入至雜質區域112之雜質被活化。其後之自步驟S23至步驟S28之處理與第1實施形態說明之自圖9之步驟S12至步驟S17之處理相同。即，以照射時間1秒以下對在雜質區域112上形成金屬層114之半導體基板W照射閃光，進行接點形成。
於第2實施形態中，於步驟S21之離子注入步驟與步驟S23之金屬層形成步驟之間，以1秒以下之照射時間，對半導體基板W照射閃光，進行注入至雜質區域112之雜質之活化。如此，與第1實施形態相同，可防止氫脫離而不會使裝置特性劣化，能夠獲得較低之接點電阻。
又，於第2實施形態中，由於藉由照射時間1秒以下之閃光照射進行用以雜質活化之熱處理，故幾乎不會產生雜質區域112之雜質向外部之擴散。因此，與第1實施形態相同，以金屬層114接觸於雜質濃度為高濃度之雜質區域112之表面之狀態進行接點形成熱處理，可實現不出現肖特基障壁之良好接點形成。
再者，亦可不藉由閃光照射進行金屬層形成前之雜質活化處理，而藉由與先前相同之數秒以上之熱處理進行。然而，於進行數秒以上之熱處理之情形時，由於產生雜質向外部擴散，於接點形成時，易出現肖特基障壁，故如第2實施形態之雜質之活化熱處理亦較佳為藉由閃光照射進行。
<第3實施形態>
接著，對本發明之第3實施形態進行說明。第3實施形態之半導體製造裝置之構成與第1實施形態完全相同。又，關於第3實施形態之處理步驟亦大致與第1實施形態相同。圖13係顯示第3實施形態之接點 形成之處理步驟之流程圖。
第3實施形態之接點形成處理步驟與第1實施形態之不同之處在於：於形成金屬層114之後，進而於該金屬層114上形成光吸收膜。首先，步驟S31之離子注入步驟及步驟S32之金屬層形成步驟與第1實施形態完全相同(圖9之步驟S11及步驟S12)。
於第3實施形態中，於形成金屬層114後，進行用於接點形成之熱處理前，於金屬層114上形成光吸收膜(步驟S33)。圖14係顯示於金屬層上形成有光吸收膜之半導體基板之表面構造之圖。於同圖中，對與圖10相同之要素標註相同之符號。
於第3實施形態中，於雜質區域112上形成金屬層114，進而於該金屬層114上形成光吸收膜115。作為光吸收膜115，可使用例如碳(C)或氮化鈦(TiN)之膜。光吸收膜115只要例如藉由蒸鍍，形成於金屬層114上即可。
自光吸收膜形成後之步驟S34至步驟S38之處理，與第1實施形態說明之自圖9之步驟S13至步驟S17之處理為相同。即，於包含氫之成形氣體之氛圍中，以照射時間1秒以下照射閃光於半導體基板W，進行接點形成。
於第3實施形態中，用於接點形成之熱處理前，於金屬層114上形成光吸收膜115。光吸收膜115較金屬層114，閃光之吸收率更高。因此，於自閃光燈FL照射閃光時，可將金屬層114及雜質區域112加熱為更高溫，進而可使接點電阻下降。又，能夠獲得關於光吸收膜115之效果以外，與第1實施形態相同之效果。
再者，於第3實施形態中，亦可於閃光加熱後，進行用以自金屬層114去除光吸收膜115之洗淨處理。
<第4實施形態>
接著，對本發明之第4實施形態進行說明。第4實施形態之半導 體製造裝置之構成與第1實施形態完全相同。又，關於第4實施形態之處理步驟亦大致與第1實施形態相同。第4實施形態與第1實施形態不同之處在於，於半導體基板W之一面同時形成p型接點與n型接點之處。
於第4實施形態之離子注入步驟(圖9之步驟S11)中，於半導體基板W之一面形成n型雜質區域與p型雜質區域。具體而言，於半導體基板W之一面之一部分區域注入鋁離子而形成p型雜質區域，且於與上述一面之該一部分區域不同之區域注入磷離子而形成n型雜質區域。
接著，於第4實施形態之金屬層形成步驟(圖9之步驟S12)中，於形成於上述半導體基板W之一面之p型雜質區域上，形成鋁之金屬層，於n型雜質區域上，形成鎳之金屬層。然後，將上述之半導體基板W搬入半導體製造裝置1，進行來自閃光燈FL之閃光照射之加熱處理。該閃光加熱處理之步驟與自圖9之步驟S13至步驟S17之處理步驟相同。
於第4實施形態中，藉由於上述半導體基板W之一面以1秒以下之照射時間自閃光燈FL照射閃光，一併而同時形成p型接點與n型接點。即，與藉由閃光照射，加熱鋁層與p型雜質區域，形成p型接點同時，加熱鎳層與n型雜質區域，形成n型接點。
如此，若可同時形成p型接點與n型接點，則可使製造過程簡單化。與n型接點之鎳比較，p型接點之鋁為低熔點之金屬，但若照射時間為1秒以下之閃光照射，則鋁之金屬層不會熔融，或因短時間之熔融而消失，可與n型接點同樣地形成p型接點。
<變化例>
以上，雖對本發明之實施形態進行說明，但本發明於不脫離其主旨之範圍內亦可進行上述者以外之各種變更。例如，於上述第1實施形態中，藉由以合成石英形成透過來自閃光燈FL之閃光之燈光放 射窗53及上側腔室窗63，於照射於帶隙較寬之SiC之半導體基板W之閃光以含較多紫外線之光之方式而設置，但增多紫外線成分之手法並非限定於此者。例如，亦可藉由調整閃光燈FL自身之構造(例如，封入之氣體之組成及壓力)或發光時間，使出射之閃光所含之紫外線之成分增加。任一方法只要以照射於半導體基板W之閃光之分光分佈為相對波長500nm，波長300nm之相對強度為20%以上之方式設置即可。
又，於上述各實施形態中，藉由IGBT96斷續向閃光燈FL之電荷之供給，藉此，可自由規定閃光燈FL之發光模式，故亦能以根據構成金屬層之金屬之組成等，以適當之發光模式使閃光燈FL發光之方式而設定。
又，於上述各實施形態中，以於半導體基板W之表面，以1秒以下之照射時間，自閃光燈FL照射閃光之方式而設定，但若為可進行1秒以下之極短照射時間之光照射之光源，則並非限定於閃光燈FL者，亦可代替閃光燈FL，設為使用例如雷射光源。一般，雷射光源可進行較閃光燈FL更短時間之照射，亦可設為於半導體基板W之表面以1秒以下之照射時間自雷射光源照射雷射光，進行熱處理之方式。
又，於上述各實施形態中，以於閃光加熱部5具備30根閃光燈FL之方式而設置，但並非限定於此者，閃光燈FL之根數可設為任意之數量。又，閃光燈FL並非限定於氙閃光燈者，亦可為氪閃光燈。又，鹵素加熱部4所具備之閃光燈FL之根數亦並非限定於40根者，可設為任意之數量。
又，本發明之技術並非限定於在SiC之半導體基板W之接點形成，亦可適用於在Si之半導體基板之接點形成。
[產業上之可利用性]
本發明適用於在半導體基板之接點形成，尤其適於在SiC之半導 體製造裝置之接點形成。
1‧‧‧半導體製造裝置
2‧‧‧快門機構
3‧‧‧控制部
4‧‧‧鹵素加熱部
5‧‧‧閃光加熱部
6‧‧‧腔室
7‧‧‧保持部
10‧‧‧移載機構
21‧‧‧快門板
22‧‧‧滑動驅動機構
45‧‧‧電力供給電路
51‧‧‧殼體
52‧‧‧反射器
53‧‧‧燈光放射窗
61‧‧‧腔室側部
62‧‧‧凹部
63‧‧‧上側腔室窗
64‧‧‧下側腔室窗
65‧‧‧熱處理空間
66‧‧‧搬送開口部
68‧‧‧反射環
69‧‧‧反射環
74‧‧‧基座
81‧‧‧氣體供給孔
82‧‧‧緩衝空間
83‧‧‧氣體供給管
85‧‧‧閘閥
86‧‧‧氣體排放孔
87‧‧‧緩衝空間
88‧‧‧氣體排放管
89‧‧‧閥門
180‧‧‧成形氣體供給機構
181‧‧‧流量調整閥
183‧‧‧閥門
185‧‧‧氮氣供給源
186‧‧‧流量調整閥
187‧‧‧閥門
189‧‧‧氫氣供給源
190‧‧‧排氣部
191‧‧‧氣體排放管
192‧‧‧閥門
FL‧‧‧閃光燈
HL‧‧‧鹵素燈

Claims (20)

  1. 一種半導體製造方法，其特徵在於，其係形成半導體基板之接點(contact)者，且包含：離子注入步驟，其係於半導體基板之一部分區域注入離子而形成雜質區域；金屬層形成步驟，其係於上述雜質區域上形成金屬層；及熱處理步驟，其係於形成有上述金屬層之上述半導體基板以1秒以下之照射時間照射光而進行加熱；且上述熱處理步驟係於含有氫之成形氣體中執行，藉此使氫不自上述半導體基板脫離地加熱上述半導體基板。
  2. 如請求項1之半導體製造方法，其中於上述熱處理步驟中，被光照射之上述半導體基板之表面之溫度達到1000℃以上。
  3. 如請求項1之半導體製造方法，其中於上述熱處理步驟中，進行接點形成，並且亦進行經注入至上述雜質區域之雜質之活化。
  4. 如請求項3之半導體製造方法，其中於上述熱處理步驟中，進而促進上述雜質區域之再結晶化。
  5. 如請求項1之半導體製造方法，其中於上述離子注入步驟與上述金屬層形成步驟之間，進而包含對半導體基板以1秒以下之照射時間照射光而進行注入至上述雜質區域之雜質之活化之步驟。
  6. 如請求項1之半導體製造方法，其中於上述熱處理步驟中，將分光分佈中波長300nm相對於波長500nm之相對強度為20%以上之光照射於上述半導體基板。
  7. 如請求項1之半導體製造方法，其中於上述熱處理步驟之前，進而包含於上述金屬層上形成光吸收膜之步驟。
  8. 如請求項1之半導體製造方法，其中於上述離子注入步驟中，於 上述半導體基板之一面形成n型雜質區域與p型雜質區域，於上述金屬層形成步驟中，於上述n型雜質區域上形成鎳層，且於上述p型雜質區域上形成鋁層，於上述熱處理步驟中，藉由向上述半導體基板之上述一面之光照射，而同時形成n型接點與p型接點。
  9. 如請求項1之半導體製造方法，其中於上述熱處理步驟中，自閃光燈對上述半導體基板照射閃光。
  10. 如請求項1至9中任一項之半導體製造方法，其中上述半導體基板係以碳化矽而形成。
  11. 一種半導體製造裝置，其特徵在於，其係形成半導體基板之接點者，且包含：腔室，其收容於注入有離子之雜質區域上形成有金屬層之半導體基板；基座(susceptor)，其設置於上述腔室內，載置並支持上述半導體基板；成形氣體供給部，其於上述腔室內，形成含有氫之成形氣體之氛圍；及光照射部，其對被支持於上述基座之上述半導體基板以1秒以下之照射時間照射光而進行加熱；且上述光照射部於上述成形氣體中，對上述半導體基板照射光，藉此使氫不自上述半導體基板脫離地加熱上述半導體基板。
  12. 如請求項11之半導體製造裝置，其中上述光照部藉由光照射，使上述半導體基板之表面達到1000℃以上。
  13. 如請求項11之半導體製造裝置，其中上述光照射部對上述半導體基板照射光，而進行接點形成，並且亦進行經注入至上述雜質 區域之雜質之活化。
  14. 如請求項13之半導體製造裝置，其中上述光照部對上述半導體基板照射光，進而促進上述雜質區域之再結晶化。
  15. 如請求項11之半導體製造裝置，其中上述光照射部對注入離子後且形成金屬層前之半導體基板照射光，而進行注入至上述雜質區域之雜質之活化。
  16. 如請求項11之半導體製造裝置，其中上述光照射部將分光分佈中波長300nm相對於波長500nm之相對強度為20%之光照射於上述半導體基板。
  17. 如請求項11之半導體製造裝置，其中上述光照射部對在上述金屬層上形成有光吸收膜之上述半導體基板照射光。
  18. 如請求項11之半導體製造裝置，其中於上述半導體基板之一面，形成n型雜質區域與p型雜質區域，且於上述n型雜質區域上及上述p型雜質區域上分別形成鎳層及鋁層；上述光照部藉由對上述半導體基板之上述一面之光照射，而同時形成n型接點與p型接點。
  19. 如請求項11之半導體製造裝置，其中上述光照射部包含照射閃光之閃光燈。
  20. 如請求項11至19中任一項之半導體製造裝置，其中上述半導體基板係以碳化矽而形成。
TW104127052A 2014-09-12 2015-08-19 半導體製造方法及半導體製造裝置 TWI576904B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014185838A JP6425950B2 (ja) 2014-09-12 2014-09-12 半導体製造方法および半導体製造装置

Publications (2)

Publication Number Publication Date
TW201614719A TW201614719A (en) 2016-04-16
TWI576904B true TWI576904B (zh) 2017-04-01

Family

ID=55455439

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104127052A TWI576904B (zh) 2014-09-12 2015-08-19 半導體製造方法及半導體製造裝置

Country Status (5)

Country Link
US (2) US9769880B2 (zh)
JP (1) JP6425950B2 (zh)
KR (2) KR101831488B1 (zh)
CN (2) CN110010448B (zh)
TW (1) TWI576904B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10437153B2 (en) * 2014-10-23 2019-10-08 SCREEN Holdings Co., Ltd. Heat treatment method and heat treatment apparatus
JP2017183627A (ja) * 2016-03-31 2017-10-05 株式会社Ｓｃｒｅｅｎホールディングス 基板処理方法及び基板処理装置
US10840114B1 (en) * 2016-07-26 2020-11-17 Raytheon Company Rapid thermal anneal apparatus and method
JP6838992B2 (ja) * 2017-02-21 2021-03-03 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法
US10600662B2 (en) * 2018-07-20 2020-03-24 Varian Semiconductor Equipment Associates, Inc. Silicon carbide substrate heating
CN109119362A (zh) * 2018-07-23 2019-01-01 上海集成电路研发中心有限公司 一种用于高温离子注入的加热装置和加热方法
KR102132229B1 (ko) * 2018-09-13 2020-07-13 성균관대학교 산학협력단 원자층 식각장치
KR102275146B1 (ko) * 2019-05-20 2021-07-08 파워큐브세미 (주) 쇼트키 다이오드 및 그의 제조방법
US11109452B2 (en) 2019-11-14 2021-08-31 Applied Materials, Inc. Modular LED heater
CN111893266B (zh) * 2020-07-28 2021-05-07 西安交通大学 一种耦合激光处理的金属电阻加热装置
CN112960672B (zh) * 2021-02-10 2022-08-05 北京交通大学 一种具有可见光响应的SiC颗粒及其制备方法
TW202308749A (zh) * 2021-06-15 2023-03-01 南韓商Ｌｇ化學股份有限公司 光固化產生氣體收集裝置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020102358A1 (en) * 2000-10-03 2002-08-01 Das Mrinal Kanti Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
TW200701454A (en) * 2005-05-18 2007-01-01 Cree Inc High voltage silicon carbide mos-bipolar devices having bi-directional blocking capabilities and methods of fabricating the same
TW201237964A (en) * 2011-03-14 2012-09-16 Dainippon Screen Mfg Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with flash of light

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2845303B2 (ja) * 1991-08-23 1999-01-13 株式会社 半導体エネルギー研究所 半導体装置とその作製方法
JP4092541B2 (ja) * 2000-12-08 2008-05-28 ソニー株式会社 半導体薄膜の形成方法及び半導体装置の製造方法
TWI313059B (zh) * 2000-12-08 2009-08-01 Sony Corporatio
JP4073171B2 (ja) 2001-03-13 2008-04-09 株式会社東芝 半導体装置の製造方法
JP3746246B2 (ja) * 2002-04-16 2006-02-15 株式会社東芝 半導体装置の製造方法
JP2005051140A (ja) * 2003-07-31 2005-02-24 Toshiba Corp 半導体装置およびその製造方法
JP2005167005A (ja) * 2003-12-03 2005-06-23 Semiconductor Leading Edge Technologies Inc 半導体基板の熱処理方法、半導体装置の製造方法、及び熱処理装置
US20060099800A1 (en) * 2004-11-09 2006-05-11 Chintamani Palsule Method for fabricating low leakage interconnect layers in integrated circuits
JP2007059794A (ja) * 2005-08-26 2007-03-08 Advanced Lcd Technologies Development Center Co Ltd 半導体装置の製造方法、薄膜トランジスタ及び表示装置
US7304334B2 (en) * 2005-09-16 2007-12-04 Cree, Inc. Silicon carbide bipolar junction transistors having epitaxial base regions and multilayer emitters and methods of fabricating the same
US20070099404A1 (en) * 2005-10-28 2007-05-03 Sridhar Govindaraju Implant and anneal amorphization process
KR101284475B1 (ko) 2005-11-22 2013-07-15 가부시끼가이샤 하이테크 시스템즈 반도체장치의 제조방법
JP5229845B2 (ja) * 2006-03-07 2013-07-03 独立行政法人産業技術総合研究所 炭化ケイ素ｍｏｓｆｅｔの製造方法および炭化ケイ素ｍｏｓｆｅｔ
JP2007281318A (ja) * 2006-04-11 2007-10-25 Renesas Technology Corp 半導体装置の製造方法
KR101529331B1 (ko) * 2006-08-17 2015-06-16 크리 인코포레이티드 고전력 절연 게이트 바이폴라 트랜지스터
JP5309454B2 (ja) * 2006-10-11 2013-10-09 富士通セミコンダクター株式会社 半導体装置の製造方法
JP2009272402A (ja) 2008-05-02 2009-11-19 Dainippon Screen Mfg Co Ltd 基板処理方法および基板処理装置
KR101428719B1 (ko) * 2008-05-22 2014-08-12 삼성전자 주식회사 발광 소자 및 발광 장치의 제조 방법, 상기 방법을이용하여 제조한 발광 소자 및 발광 장치
CN102187464B (zh) 2008-10-23 2014-04-16 本田技研工业株式会社 电极、半导体装置、及其制造方法
JP2010165733A (ja) * 2009-01-13 2010-07-29 Fujitsu Semiconductor Ltd 熱処理方法、半導体装置の製造方法、及びフラッシュランプアニール装置
JP5525940B2 (ja) 2009-07-21 2014-06-18 ローム株式会社 半導体装置および半導体装置の製造方法
JP5955670B2 (ja) * 2011-09-26 2016-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP5995604B2 (ja) 2012-08-22 2016-09-21 三菱電機株式会社 炭化珪素半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020102358A1 (en) * 2000-10-03 2002-08-01 Das Mrinal Kanti Method of fabricating an oxide layer on a silicon carbide layer utilizing an anneal in a hydrogen environment
TW200701454A (en) * 2005-05-18 2007-01-01 Cree Inc High voltage silicon carbide mos-bipolar devices having bi-directional blocking capabilities and methods of fabricating the same
TW201237964A (en) * 2011-03-14 2012-09-16 Dainippon Screen Mfg Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with flash of light

Also Published As

Publication number Publication date
KR101883135B1 (ko) 2018-07-27
US9769880B2 (en) 2017-09-19
US20170347398A1 (en) 2017-11-30
CN105428400A (zh) 2016-03-23
CN110010448A (zh) 2019-07-12
US10028336B2 (en) 2018-07-17
JP6425950B2 (ja) 2018-11-21
KR20180021023A (ko) 2018-02-28
KR20160031405A (ko) 2016-03-22
TW201614719A (en) 2016-04-16
CN105428400B (zh) 2019-01-18
JP2016058668A (ja) 2016-04-21
US20160079085A1 (en) 2016-03-17
KR101831488B1 (ko) 2018-02-26
CN110010448B (zh) 2023-04-25

Similar Documents

Publication Publication Date Title
TWI576904B (zh) 半導體製造方法及半導體製造裝置
TWI641708B (zh) 熱處理方法及熱處理裝置
US10978309B2 (en) Heat treatment method and heat treatment apparatus for heating substrate by emitting flashing light
TWI566300B (zh) 熱處理方法及熱處理裝置
TWI604533B (zh) 熱處理方法及熱處理裝置
TWI497601B (zh) 熱處理方法及熱處理裝置
TWI543265B (zh) 熱處理方法及熱處理裝置
TWI668763B (zh) 熱處理方法
TWI624873B (zh) 熱處理方法及熱處理裝置
TWI668743B (zh) 半導體裝置之製造方法
US11004693B2 (en) Light-irradiation heat treatment method and heat treatment apparatus
US10643850B2 (en) Dopant introduction method and thermal treatment method
JP2018018878A (ja) 熱処理方法
TWI642107B (zh) 熱處理方法
JP2012199470A (ja) 熱処理方法および熱処理装置
JP5797916B2 (ja) 熱処理方法および熱処理装置