TWI668763B - 熱處理方法 - Google Patents

熱處理方法 Download PDF

Info

Publication number
TWI668763B
TWI668763B TW105133108A TW105133108A TWI668763B TW I668763 B TWI668763 B TW I668763B TW 105133108 A TW105133108 A TW 105133108A TW 105133108 A TW105133108 A TW 105133108A TW I668763 B TWI668763 B TW I668763B
Authority
TW
Taiwan
Prior art keywords
temperature
semiconductor wafer
diffusion
flash
heat treatment
Prior art date
Application number
TW105133108A
Other languages
English (en)
Other versions
TW201715613A (zh
Inventor
青山敬幸
河原崎光
Original Assignee
日商斯庫林集團股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商斯庫林集團股份有限公司 filed Critical 日商斯庫林集團股份有限公司
Publication of TW201715613A publication Critical patent/TW201715613A/zh
Application granted granted Critical
Publication of TWI668763B publication Critical patent/TWI668763B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J61/00—Gas-discharge or vapour-discharge lamps
    • H01J61/02—Details
    • H01J61/54—Igniting arrangements, e.g. promoting ionisation for starting
    • H01J61/547—Igniting arrangements, e.g. promoting ionisation for starting using an auxiliary electrode outside the vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/30—Circuit arrangements in which the lamp is fed by pulses, e.g. flash lamp
    • H05B41/34—Circuit arrangements in which the lamp is fed by pulses, e.g. flash lamp to provide a sequence of flashes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本發明提供一種可進行雜質之活化及擴散控制之兩者之熱處理方法。
藉由於閃光燈之驅動電路組裝絕緣閘雙極電晶體(IGBT)，且自如地規定閃光燈之發光模式，而可調整接受閃光照射之半導體晶圓之表面之溫度變化模式。藉由閃光照射而使半導體晶圓之表面溫度自預加熱溫度Tp升溫至擴散溫度Td，並於擴散溫度Td維持1毫秒以上且10毫秒以下，藉此可控制雜質擴散之擴散長度。繼而，藉由使半導體晶圓W之表面溫度自擴散溫度Td升溫至活化溫度Ta，亦可進行雜質之活化。

Description

熱處理方法
本發明係藉由對導入有雜質之半導體晶圓等薄板狀精密電子基板(以下簡稱為「基板」)照射光而加熱該基板之熱處理方法。
於半導體器件之製造製程中，雜質導入係用以於半導體晶圓內形成pn接面所必需之步驟。目前，雜質導入一般係藉由離子植入法與其後之退火法而完成。離子植入法係使硼(B)、砷(As)、磷(P)等雜質元素離子化並以高加速電壓與半導體晶圓碰撞而物理性地進行雜質注入之技術。所注入之雜質係藉由退火處理而活化。此時，若退火時間為數秒左右以上，則所植入之雜質因熱而較深地擴散，其結果，有接面深度較要求而言過深而對良好之器件形成產生阻礙之虞。
因此，作為於極短時間內將半導體晶圓加熱之退火技術，近年來閃光燈退火(FLA(Flash Lamp Anneal))受到關注。閃光燈退火係藉由使用氙氣閃光燈(以下，於簡稱為「閃光燈」時意指氙氣閃光燈)對半導體晶圓之表面照射閃光，而僅使注入有雜質之半導體晶圓之表面於極短時間(數毫秒以下)內升溫之熱處理技術。
氙氣閃光燈之放射分光分佈為紫外線區域至近紅外線區域，波長較先前之鹵素燈短，與矽之半導體晶圓之基礎吸收帶大致一致。由此，於自氙 氣閃光燈對半導體晶圓照射閃光時，透過光較少而可使半導體晶圓急速地升溫。又，亦明確，若為數毫秒以下之極短時間之閃光照射，則可選擇性地僅使半導體晶圓之表面附近升溫。因此，若為利用氙氣閃光燈之極短時間之升溫，則可不使雜質較深地擴散，而僅執行雜質活化。
又，於專利文獻1中，揭示有如下內容：藉由使用絕緣閘雙極電晶體(IGBT(Insulated Gate Bipolar Transistor))控制閃光燈中流通之電流，而調整閃光燈之發光輸出波形並將半導體晶圓之表面溫度維持於目標溫度10毫秒左右。藉由將半導體晶圓之表面溫度維持於目標溫度數毫秒~數十毫秒，而可進行雜質之活化，此外亦可進行於雜質注入時導入至半導體晶圓之缺陷之恢復。
[先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2013-201453號公報
閃光燈所具有之最為技術性之特徵在於發光時間極短，因此，藉由閃光燈退火可不使雜質擴散地僅執行雜質活化。另一方面，近年來，要求藉由使源極．汲極之延伸之閘極下之重疊長度最佳化而使CMOS(Complementary Metal Oxide Semiconductor，互補金氧半導體)等半導體器件進一步高性能化，為此必須精確地控制雜質之擴散。然而，於先前之閃光燈退火中，儘可能地抑制雜質之擴散成為基本之前提，而無法控制雜質之擴散。
本發明係鑒於上述問題而完成者，其目的在於提供一種可進行雜質之 活化及擴散控制之兩者之熱處理方法。
為了解決上述問題，技術方案1之發明係藉由對導入有雜質之基板照射光而加熱該基板之熱處理方法，其特徵在於包括：擴散步驟，其係藉由對上述基板照射光而使上述基板之表面溫度維持於產生雜質擴散之擴散溫度特定時間；及活化步驟，其係於上述擴散步驟之後，對上述基板照射光，藉此使上述基板之表面溫度升溫至產生雜質活化之活化溫度。
又，技術方案2之發明係如技術方案1之發明之熱處理方法，其特徵在於：上述活化溫度高於上述擴散溫度。
又，技術方案3之發明係如技術方案1之發明之熱處理方法，其特徵在於：於上述擴散步驟與上述活化步驟之間，進而包括使上述基板之表面溫度較上述活化溫度有所降低之冷卻步驟。
又，技術方案4之發明係如技術方案1之發明之熱處理方法，其特徵在於：重複複數次上述擴散步驟與上述活化步驟。
又，技術方案5之發明係如技術方案1之發明之熱處理方法，其特徵在於：於上述基板之表面之導入有雜質之區域成膜頂蓋膜。
又，技術方案6之發明係如技術方案1之發明之熱處理方法，其特徵在於：於上述擴散步驟中，使上述基板之表面溫度維持於擴散溫度1毫秒以上且10毫秒以下。
又，技術方案7之發明係如技術方案1之發明之熱處理方法，其特徵在於：上述基板之至少表面之材質為鍺，上述擴散溫度為600℃以上且750℃以下。
又，技術方案8之發明係如技術方案1之發明之熱處理方法，其特徵在 於：上述基板之至少表面之材質為矽，上述擴散溫度為1100℃以上且1250℃以下。
根據技術方案1至8之發明，因包括擴散步驟及活化步驟，故可控制所導入之雜質擴散之擴散長度，從而可進行雜質之活化及擴散控制之兩者，上述擴散步驟係藉由對基板照射光而使基板之表面溫度維持於產生雜質擴散之擴散溫度特定時間，上述活化步驟係藉由對基板照射光而使基板之表面溫度升溫至產生雜質活化之活化溫度。
特別是，根據技術方案3之發明，因於擴散步驟與活化步驟之間，使基板之表面溫度較活化溫度降低，故可於擴散步驟中使儲存於基板之熱暫時散熱，而可使活化步驟後之基板急速地降溫。
特別是，根據技術方案5之發明，於基板之表面之導入有雜質之區域成膜頂蓋膜，故可防止於加熱處理中雜質自基板之表面脫離而導致雜質濃度降低。
1‧‧‧熱處理裝置
3‧‧‧控制部
4‧‧‧鹵素加熱部
5‧‧‧閃光加熱部
6‧‧‧腔室
7‧‧‧保持部
10‧‧‧移載機構
11‧‧‧移載臂
12‧‧‧頂起銷
13‧‧‧水平移動機構
14‧‧‧升降機構
31‧‧‧脈衝產生器
32‧‧‧波形設定部
33‧‧‧輸入部
41‧‧‧殼體
43‧‧‧反射器
51‧‧‧殼體
52‧‧‧反射器
53‧‧‧燈光放射窗
61‧‧‧腔室側部
62‧‧‧凹部
63‧‧‧上側腔室窗
64‧‧‧下側腔室窗
65‧‧‧熱處理空間
66‧‧‧搬送開口部
68、69‧‧‧反射環
71‧‧‧基台環
72‧‧‧連結部
74‧‧‧基座
76‧‧‧導銷
77‧‧‧切口部
78‧‧‧開口部
79‧‧‧貫通孔
81‧‧‧氣體供給孔
82‧‧‧緩衝空間
83‧‧‧氣體供給管
84‧‧‧閥
85‧‧‧氮氣供給源
86‧‧‧氣體排氣孔
87‧‧‧緩衝空間
88‧‧‧氣體排氣管
89‧‧‧閥
91‧‧‧觸發電極
92‧‧‧玻璃管(放電管)
93‧‧‧電容器
94‧‧‧線圈
95‧‧‧電源單元
96‧‧‧IGBT
97‧‧‧觸發電路
101‧‧‧矽基材
102‧‧‧閘極絕緣膜
103‧‧‧閘極電極
104‧‧‧側壁
105‧‧‧源極．汲極區域
106‧‧‧頂蓋膜
108‧‧‧延伸區域
120‧‧‧放射溫度計
130‧‧‧接觸式溫度計
185‧‧‧閘閥
190‧‧‧排氣部
191‧‧‧氣體排氣管
192‧‧‧閥
AR9‧‧‧箭頭
FL‧‧‧閃光燈
HL‧‧‧鹵素燈
t1‧‧‧時刻
t2‧‧‧時刻
t3‧‧‧時刻
t4‧‧‧時刻
t5‧‧‧時刻
Ta‧‧‧活化溫度
Td‧‧‧擴散溫度
Tp‧‧‧預加熱溫度
Tx‧‧‧處理溫度
W‧‧‧半導體晶圓
圖1係表示本發明之熱處理裝置之構成之縱截面圖。
圖2係表示保持部之整體外觀之立體圖。
圖3係自上表面觀察保持部而得之俯視圖。
圖4係自側方觀察保持部而得之側視圖。
圖5係移載機構之俯視圖。
圖6係移載機構之側視圖。
圖7係表示複數個鹵素燈之配置之俯視圖。
圖8係表示閃光燈之驅動電路之圖。
圖9係表示形成於成為圖1之熱處理裝置中之處理對象之半導體晶圓的器件構造之圖。
圖10係表示第1實施形態中之半導體晶圓之表面溫度之變化的圖。
圖11係表示第3實施形態中之半導體晶圓之表面溫度之變化的圖。
圖12係表示第4實施形態中之半導體晶圓之表面溫度之變化的圖。
圖13係表示半導體晶圓之表面溫度之變化之其他例的圖。
以下，一面參照圖式一面對本發明之實施形態進行詳細說明。
<第1實施形態>
圖1係表示本發明之熱處理裝置1之構成之縱截面圖。本實施形態之熱處理裝置1係藉由對作為基板之圓板形狀之半導體晶圓W進行閃光照射而加熱該半導體晶圓W之閃光燈退火裝置。成為處理對象之半導體晶圓W之尺寸並無特別限定，例如為 300mm或 450mm。於被搬入至熱處理裝置1之前之半導體晶圓W導入有雜質，藉由利用熱處理裝置1之加熱處理而執行所導入之雜質之活化處理及擴散量之控制。再者，於圖1及以下各圖中，為了易於理解，視需要而誇張或簡化地描繪各部之尺寸或數量。
熱處理裝置1包括：腔室6，其收容半導體晶圓W；閃光加熱部5，其內置複數個閃光燈FL；及鹵素加熱部4，其內置複數個鹵素燈HL。於腔室6之上側設置有閃光加熱部5，並且於下側設置有鹵素加熱部4。又，熱處理裝置1於腔室6之內部包括：保持部7，其將半導體晶圓W保持為水平姿勢；移載機構10，其於保持部7與裝置外部之間進行半導體晶圓W之交接。進而，熱處理裝置1包括控制部3，該控制部3控制鹵素加熱部4、閃光加熱部5及設置於腔室6之各動作機構而使其等執行半導體晶圓W之熱處理。
腔室6係於筒狀之腔室側部61之上下安裝石英製之腔室窗而構成。腔 室側部61具有上下形成開口之大致筒形狀，且於上側開口安裝有上側腔室窗63而被封閉，於下側開口安裝有下側腔室窗64而被封閉。構成腔室6之頂壁部之上側腔室窗63為由石英形成之圓板形狀構件，作為使自閃光加熱部5出射之閃光透過至腔室6內之石英窗而發揮功能。又，構成腔室6之底部之下側腔室窗64亦為由石英形成之圓板形狀構件，作為使來自鹵素加熱部4之光透過至腔室6內之石英窗而發揮功能。
又，於腔室側部61之內側之壁面之上部安裝有反射環68，於下部安裝有反射環69。反射環68、69均形成為圓環狀。上側之反射環68係藉由自腔室側部61之上側嵌入而安裝。另一方面，下側之反射環69係藉由自腔室側部61之下側嵌入並利用圖示省略之螺釘固定而安裝。即，反射環68、69均為裝卸自如地安裝於腔室側部61者。將腔室6之內側空間、即由上側腔室窗63、下側腔室窗64、腔室側部61及反射環68、69所包圍之空間規定為熱處理空間65。
藉由於腔室側部61安裝反射環68、69，而於腔室6之內壁面形成凹部62。即，形成由腔室側部61之內壁面中之未安裝有反射環68、69之中央部分、反射環68之下端面、及反射環69之上端面所包圍之凹部62。凹部62係於腔室6之內壁面沿水平方向形成為圓環狀，圍繞保持半導體晶圓W之保持部7。
腔室側部61及反射環68、69係由強度與耐熱性優異之金屬材料(例如不鏽鋼)形成。又，反射環68、69之內周面係藉由電解鍍鎳而形成為鏡面。
又，於腔室側部61，形成設置有用以相對於腔室6進行半導體晶圓W之搬入及搬出之搬送開口部(爐口)66。搬送開口部66可藉由閘閥185而開閉。搬送開口部66連通連接於凹部62之外周面。因此，於閘閥185將搬送 開口部66打開時，可自搬送開口部66通過凹部62向熱處理空間65搬入半導體晶圓W及自熱處理空間65搬出半導體晶圓W。又，若閘閥185將搬送開口部66關閉，則腔室6內之熱處理空間65成為密閉空間。
又，於腔室6之內壁上部形成設置有對熱處理空間65供給處理氣體(於本實施形態中為氮氣(N2))之氣體供給孔81。氣體供給孔81形成設置於較凹部62更靠上側位置，亦可設置於反射環68。氣體供給孔81係經由呈圓環狀形成於腔室6之側壁內部之緩衝空間82而連通連接於氣體供給管83。氣體供給管83連接於氮氣供給源85。又，於氣體供給管83之路徑中途介插有閥84。當將閥84打開時，自氮氣供給源85對緩衝空間82輸送氮氣。流入至緩衝空間82之氮氣係以於流體阻力較氣體供給孔81小之緩衝空間82內擴散之方式流動，而自氣體供給孔81供給至熱處理空間65內。再者，處理氣體並不限定於氮氣，亦可為氬氣(Ar)、氦氣(He)等惰性氣體、或氧氣(O2)、氫氣(H2)、氯氣(Cl2)、氯化氫(HCl)、臭氧(O3)、氨氣(NH3)等反應性氣體。
另一方面，於腔室6之內壁下部形成設置有將熱處理空間65內之氣體排出之氣體排氣孔86。氣體排氣孔86形成設置於較凹部62更靠下側位置，亦可設置於反射環69。氣體排氣孔86係經由呈圓環狀形成於腔室6之側壁內部之緩衝空間87而連通連接於氣體排氣管88。氣體排氣管88連接於排氣部190。又，於氣體排氣管88之路徑中途介插有閥89。當將閥89打開時，熱處理空間65之氣體自氣體排氣孔86經過緩衝空間87而向氣體排氣管88排出。再者，氣體供給孔81及氣體排氣孔86既可沿腔室6之周向設置複數個，亦可為狹縫狀者。又，氮氣供給源85及排氣部190既可為設置於熱處理裝置1之機構，亦可為設置有熱處理裝置1之工廠之設施。
又，於搬送開口部66之前端亦連接有將熱處理空間65內之氣體排出之 氣體排氣管191。氣體排氣管191係經由閥192而連接於排氣部190。藉由將閥192打開，而經由搬送開口部66將腔室6內之氣體排出。
圖2係表示保持部7之整體外觀之立體圖。又，圖3係自上表面觀察保持部7而得之俯視圖，圖4係自側方觀察保持部7而得之側視圖。保持部7包括基台環71、連結部72及基座74而構成。基台環71、連結部72及基座74均由石英形成。即，保持部7之整體係由石英形成。
基台環71為圓環形狀之石英構件。基台環71係藉由載置於凹部62之底面而被腔室6之壁面支持(參照圖1)。於具有圓環形狀之基台環71之上表面，沿其周向豎立設置有複數個連結部72(本實施形態中為4個)。連結部72亦為石英之構件，藉由焊接而固著於基台環71。再者，基台環71之形狀亦可為自圓環形狀缺損一部分之圓弧狀。
平板狀之基座74係由設置於基台環71之4個連結部72支持。基座74為由石英形成之大致圓形之平板狀構件。基座74之直徑大於半導體晶圓W之直徑。即，基座74具有較半導體晶圓W大之平面尺寸。於基座74之上表面豎立設置有複數個(本實施形態中為5個)導銷76。5個導銷76沿與基座74之外周圓為同心圓之圓周上設置。配置有5個導銷76之圓之直徑略大於半導體晶圓W之直徑。各導銷76亦由石英形成。再者，導銷76既可與基座74一體地自石英之鑄錠加工，亦可將另外加工而成者藉由焊接等安裝於基座74。
豎立設置於基台環71之4個連結部72與基座74之周緣部之下表面係藉由焊接而固著。即，基座74與基台環71係藉由連結部72而固定地連結，保持部7成為石英之一體成形構件。藉由使此種保持部7之基台環71被腔室6之壁面支持，而將保持部7安裝於腔室6。於將保持部7安裝於腔室6之狀態下，大致圓板形狀之基座74成為水平姿勢(法線與鉛垂方向一致之姿勢)。 搬入至腔室6之半導體晶圓W係於安裝在腔室6之保持部7之基座74之上以水平姿勢載置並保持。半導體晶圓W載置於由5個導銷76所形成之圓之內側，藉此防止水平方向之位置偏移。再者，導銷76之個數並不限定於5個，只要為可防止半導體晶圓W之位置偏移之數量便可。
又，如圖2及圖3所示，於基座74，上下貫通而形成有開口部78及切口部77。切口部77被設置用於供使用熱電偶之接觸式溫度計130之探針前端部通過。另一方面，開口部78被設置用於供放射溫度計120接收自保持於基座74之半導體晶圓W之下表面放射之放射光(紅外光)。進而，於基座74，貫穿設置有供下述移載機構10之頂起銷12貫通以用於半導體晶圓W之交接之4個貫通孔79。
圖5係移載機構10之俯視圖。又，圖6係移載機構10之側視圖。移載機構10包括2根移載臂11。移載臂11形成為如沿著大致圓環狀之凹部62之圓弧形狀。於各移載臂11豎立設置有2根頂起銷12。各移載臂11可藉由水平移動機構13而旋動。水平移動機構13使一對移載臂11於相對於保持部7進行半導體晶圓W之移載之移載動作位置(圖5之實線位置)與和保持於保持部7之半導體晶圓W俯視時不重疊之退避位置(圖5之二點鏈線位置)之間水平移動。作為水平移動機構13，既可為藉由個別之馬達使各移載臂11分別旋動者，亦可為使用連桿機構藉由1個馬達使一對移載臂11連動地旋動者。
又，一對移載臂11係藉由升降機構14而與水平移動機構13一併升降移動。當升降機構14使一對移載臂11於移載動作位置上升時，4根頂起銷12通過貫穿設置於基座74之貫通孔79(參照圖2、3)，頂起銷12之上端自基座74之上表面突出。另一方面，當升降機構14使一對移載臂11於移載動作位置下降而將頂起銷12自貫通孔79拔出，且水平移動機構13使一對移載臂11 以打開之方式移動時，各移載臂11移動至退避位置。一對移載臂11之退避位置為保持部7之基台環71之正上方。由於基台環71載置於凹部62之底面，故而移載臂11之退避位置成為凹部62之內側。再者，於設置有移載機構10之驅動部(水平移動機構13及升降機構14)之部位之附近亦設置有圖示省略之排氣機構，以將移載機構10之驅動部周邊之氣體排出至腔室6之外部之方式構成。
返回至圖1，設置於腔室6之上方之閃光加熱部5係於殼體51之內側包括包含複數根(本實施形態中為30根)氙氣閃光燈FL之光源、及以覆蓋該光源之上方之方式設置之反射器52而構成。又，於閃光加熱部5之殼體51之底部安裝有燈光放射窗53。構成閃光加熱部5之底部之燈光放射窗53為由石英形成之板狀之石英窗。藉由將閃光加熱部5設置於腔室6之上方，而使燈光放射窗53與上側腔室窗63相對向。閃光燈FL係自腔室6之上方經由燈光放射窗53及上側腔室窗63而對熱處理空間65照射閃光。
複數個閃光燈FL分別為具有長條之圓筒形狀之棒狀燈，且以各自之長度方向沿保持於保持部7之半導體晶圓W之主面(即沿水平方向)相互平行之方式呈平面狀排列。由此，藉由閃光燈FL之排列所形成之平面亦為水平面。
圖8係表示閃光燈FL之驅動電路之圖。如該圖所示，電容器93、線圈94、閃光燈FL、及IGBT(絕緣閘雙極電晶體)96串聯連接。又，如圖8所示，控制部3包括脈衝產生器31及波形設定部32，並且連接於輸入部33。作為輸入部33，可採用鍵盤、滑鼠、觸控面板等各種公知之輸入設備。波形設定部32基於來自輸入部33之輸入內容而設定脈衝信號之波形，脈衝產生器31按照該波形而產生脈衝信號。
閃光燈FL包括棒狀之玻璃管(放電管)92及觸發電極91，該棒狀之玻璃管92係於其內部封入有氙氣且於其兩端部配設有陽極及陰極，該觸發電極91係附設於該玻璃管92之外周面上。藉由電源單元95而對電容器93施加特定之電壓，並充電與該施加電壓(充電電壓)對應之電荷。又，可自觸發電路97對觸發電極91施加高電壓。觸發電路97對觸發電極91施加電壓之時序係由控制部3加以控制。
IGBT96係於閘極部組裝有MOSFET(Metal Oxide Semiconductor Field effect transistor，金屬氧化物半導體場效應電晶體)之雙極電晶體，且為適於處理大電力之開關元件。對IGBT96之閘極自控制部3之脈衝產生器31施加脈衝信號。當對IGBT96之閘極施加特定值以上之電壓(High(高)電壓)時，IGBT96成為接通狀態，當施加未達特定值之電壓(Low(低)電壓)時，IGBT96成為斷開狀態。如此一來，包含閃光燈FL之驅動電路係藉由IGBT96而接通斷開。藉由IGBT96接通斷開而使與和閃光燈FL對應之電容器93之連接斷續，對閃光燈FL中流通之電流進行接通斷開控制。IGBT96之接通、斷開係以0.1毫秒以下(例如50微秒)進行，熱處理時間之控制精度為達到0.1毫秒以下之高精度。
即便於電容器93已被充電之狀態下IGBT96成為接通狀態而對玻璃管92之兩端電極施加高電壓，由於氙氣為電性絕緣體，故而於通常之狀態下亦不會於玻璃管92內通電。然而，於觸發電路97對觸發電極91施加高電壓而將絕緣破壞之情形時，因兩端電極間之放電而於玻璃管92內瞬間流通電流，藉由此時之氙氣之原子或分子之激發而發出光。
如圖8所示之驅動電路係個別地設置於複數個閃光燈FL之各者，該等複數個閃光燈FL設置於閃光加熱部5。於本實施形態中，30根閃光燈FL呈 平面狀排列，故而與其等對應而設置30個如圖8所示之驅動電路。由此，於30根閃光燈FL之各者中流通之電流係藉由對應之IGBT96而個別地進行接通斷開控制。
又，反射器52係以於複數個閃光燈FL之上方覆蓋其等整體之方式設置。反射器52之基本功能係將自複數個閃光燈FL出射之閃光朝熱處理空間65側反射。反射器52係由鋁合金板形成，其表面(面向閃光燈FL之側之面)係藉由噴砂處理而實施粗面化加工。
設置於腔室6之下方之鹵素加熱部4係於殼體41之內側內置有複數根(本實施形態中為40根)鹵素燈HL。鹵素加熱部4係如下光照射部：藉由複數個鹵素燈HL而自腔室6之下方經由下側腔室窗64朝熱處理空間65進行光照射，從而加熱半導體晶圓W。
圖7係表示複數個鹵素燈HL之配置之俯視圖。40根鹵素燈HL係分為上下2段而配置。於靠近保持部7之上段配設有20根鹵素燈HL，並且於較上段遠離保持部7之下段亦配設有20根鹵素燈HL。各鹵素燈HL係具有長條之圓筒形狀之棒狀燈。上段、下段均係20根鹵素燈HL以各自之長度方向沿保持於保持部7之半導體晶圓W之主面(即沿水平方向)相互平行之方式排列。由此，上段、下段均係藉由鹵素燈HL之排列而形成之平面為水平面。
又，如圖7所示，上段、下段均係相較與保持於保持部7之半導體晶圓W之中央部對向之區域，與周緣部對向之區域中之鹵素燈HL之配設密度更高。即，上下段均係相較燈排列之中央部，周緣部之鹵素燈HL之配設間距更短。因此，可對在利用來自鹵素加熱部4之光照射之加熱時容易產生溫度降低之半導體晶圓W之周緣部進行更多光量之照射。
又，上段之由鹵素燈HL構成之燈群與下段之由鹵素燈HL構成之燈群 以呈格子狀交叉之方式排列。即，以配置於上段之20根鹵素燈HL之長度方向與配置於下段之20根鹵素燈HL之長度方向相互正交之方式配設有共計40根鹵素燈HL。
鹵素燈HL係藉由對配設於玻璃管內部之燈絲通電而使燈絲白熾化並發光之燈絲方式之光源。於玻璃管之內部封入有對氮氣或氬氣等惰性氣體導入微量鹵素元素(碘、溴等)而得之氣體。藉由導入鹵素元素，可抑制燈絲之破損且可將燈絲之溫度設定為高溫。因此，鹵素燈HL具有如下特性：與普通之白熾燈泡相比壽命較長且可連續地照射較強之光。即，鹵素燈HL係連續發光至少1秒以上之連續點亮燈。又，鹵素燈HL為棒狀燈，故壽命較長，藉由使鹵素燈HL沿水平方向配置而使得對上方之半導體晶圓W之放射效率優異。
又，於鹵素加熱部4之殼體41內亦於2段之鹵素燈HL之下側設置有反射器43(圖1)。反射器43係將自複數個鹵素燈HL出射之光朝熱處理空間65側反射。
控制部3控制設置於熱處理裝置1之上述各種動作機構。控制部3之作為硬體之構成與普通電腦相同。即，控制部3包括如下構件而構成：CPU(Central Processing Unit，中央處理單元)，其係進行各種運算處理之電路；ROM(Read Only Memory，唯讀記憶體)，其係記憶基本程式之唯讀記憶體；RAM(Random Access Memory，隨機存取記憶體)，其係記憶各種資訊之讀寫自由之記憶體；及磁碟，其記憶控制用軟體或資料等。藉由控制部3之CPU執行特定之處理程式而進行熱處理裝置1中之處理。又，如圖8所示，控制部3包括脈衝產生器31及波形設定部32。如上所述，波形設定部32係基於來自輸入部33之輸入內容而設定脈衝信號之波形，隨之，脈 衝產生器31對IGBT96之閘極輸出脈衝信號。
除上述構成以外，熱處理裝置1亦包括各種冷卻用構造，以防止於半導體晶圓W之熱處理時因自鹵素燈HL及閃光燈FL產生之熱能所致之鹵素加熱部4、閃光加熱部5及腔室6之過度之溫度上升。例如，於腔室6之壁體設置有水冷管(圖示省略)。又，鹵素加熱部4及閃光加熱部5係設為於內部形成氣流而進行排熱之空氣冷卻構造。又，亦對上側腔室窗63與燈光放射窗53之間隙供給空氣，而將閃光加熱部5及上側腔室窗63冷卻。
其次，對熱處理裝置1中之半導體晶圓W之處理順序進行說明。此處，成為處理對象之半導體晶圓W係藉由離子注入法而添加有雜質(離子)之半導體基板。圖9係表示形成於成為熱處理裝置1中之處理對象之半導體晶圓W之器件構造的圖。於半導體晶圓W之矽(Si)基材101上形成有閘極絕緣膜102。典型而言，閘極絕緣膜102為矽氧化膜(SiO2)。於該閘極絕緣膜102之上形成有閘極電極103。於閘極電極103使用有金屬或多晶矽。於閘極電極103之兩側方形成有SiN之側壁104。再者，作為閘極絕緣膜102，亦可使用HfO2等高介電常數膜(high-k膜)。
矽基材101之上表面中之閘極電極103之兩側方成為源極．汲極區域105。於該源極．汲極區域105，藉由離子注入裝置而植入有離子。於注入有雜質之源極．汲極區域105之表面形成有SiN之頂蓋膜106。該頂蓋膜106係例如藉由ALD(Atomic Layer Deposition，原子層沈積)而堆積成膜厚約5nm。
又，於矽基材101之上表面，形成有自源極．汲極區域105進而朝向閘極電極103之下方突出之稱為延伸區域108之部位。於該延伸區域108中，於進行下述退火處理時，如圖9中箭頭AR9所示，導入至源極．汲極區域105 之雜質向閘極電極103之下方擴散，該雜質所擴散之部分與閘極電極103之下方之重疊長度成為決定半導體器件之性能之重要參數。
藉由熱處理裝置1而對具有如圖9所示之構造之半導體晶圓W進行熱處理。以下，對熱處理裝置1之動作順序進行說明。熱處理裝置1之動作順序係藉由控制部3控制熱處理裝置1之各動作機構而進行。
首先，將用於供氣之閥84打開，並且將排氣用之閥89、192打開而開始對腔室6內之供排氣。當將閥84打開時，自氣體供給孔81對熱處理空間65供給氮氣。又，當將閥89打開時，自氣體排氣孔86將腔室6內之氣體排出。藉此，自腔室6內之熱處理空間65之上部供給之氮氣朝下方流動，並自熱處理空間65之下部排出。
又，藉由將閥192打開，而亦自搬送開口部66排出腔室6內之氣體。進而，亦藉由圖示省略之排氣機構而將移載機構10之驅動部周邊之氣體排出。再者，於熱處理裝置1中之半導體晶圓W之熱處理時將氮氣持續地供給至熱處理空間65，該供給量係根據處理步驟而適當變更。
繼而，將閘閥185打開而使搬送開口部66打開，藉由裝置外部之搬送機械手而將具有圖9所示之構造之半導體晶圓W經由搬送開口部66搬入至腔室6內之熱處理空間65。藉由搬送機械手而搬入之半導體晶圓W進入至保持部7之正上方位置並停止。繼而，移載機構10之一對移載臂11自退避位置水平移動至移載動作位置並上升，藉此，頂起銷12通過貫通孔79並自基座74之上表面突出而接收半導體晶圓W。
於將半導體晶圓W載置於頂起銷12之後，搬送機械手自熱處理空間65退出，藉由閘閥185而將搬送開口部66關閉。繼而，一對移載臂11下降，藉此，半導體晶圓W被自移載機構10交付至保持部7之基座74並以水平姿勢 自下方被保持。半導體晶圓W係將形成有閘極電極103等之表面作為上表面而保持於保持部7。又，半導體晶圓W係於基座74之上表面保持於5個導銷76之內側。下降至基座74之下方之一對移載臂11係藉由水平移動機構13而退避至退避位置、即凹部62之內側。
於利用由石英形成之保持部7將半導體晶圓W以水平姿勢自下方保持之後，鹵素加熱部4之40根鹵素燈HL一齊點亮而開始預加熱(輔助加熱)。 自鹵素燈HL出射之鹵素光係透過由石英形成之下側腔室窗64及基座74而自半導體晶圓W之背面(與正面為相反側之主面)照射。藉由接受來自鹵素燈HL之光照射，半導體晶圓W經預加熱而溫度上升。再者，移載機構10之移載臂11退避至凹部62之內側，故而不會成為利用鹵素燈HL進行加熱之妨礙。
於利用鹵素燈HL進行預加熱時，藉由接觸式溫度計130而測定半導體晶圓W之溫度。即，內置熱電偶之接觸式溫度計130經由基座74之切口部77與保持於保持部7之半導體晶圓W之下表面接觸而測定升溫中之晶圓溫度。所測定之半導體晶圓W之溫度傳達至控制部3。控制部3一面監控藉由來自鹵素燈HL之光照射而升溫之半導體晶圓W之溫度是否達到特定之預加熱溫度Tp，一面控制鹵素燈HL之輸出。即，控制部3係基於接觸式溫度計130之測定值，以半導體晶圓W之溫度成為預加熱溫度Tp之方式反饋控制鹵素燈HL之輸出。預加熱溫度Tp係設為無添加至半導體晶圓W之雜質因熱而擴散之虞之200℃至800℃左右、較佳為350℃至600℃左右(本實施形態中為600℃)。再者，於藉由來自鹵素燈HL之光照射而使半導體晶圓W升溫時，不進行利用放射溫度計120之溫度測定。其原因在於，自鹵素燈HL照射之鹵素光以環境光之形式入射至放射溫度計120，而無法進行準確之溫 度測定。
於半導體晶圓W之溫度達到預加熱溫度Tp之後，控制部3使半導體晶圓W暫時維持於該預加熱溫度Tp。具體而言，於藉由接觸式溫度計130而測定之半導體晶圓W之溫度達到預加熱溫度Tp之時間點，控制部3調整鹵素燈HL之輸出，使半導體晶圓W之溫度維持於大致預加熱溫度Tp。
藉由進行此種利用鹵素燈HL之預加熱，而使半導體晶圓W之整體均勻地升溫至預加熱溫度Tp。於利用鹵素燈HL之預加熱之階段，有更容易產生散熱之半導體晶圓W之周緣部之溫度較中央部有所降低之傾向，但鹵素加熱部4中之鹵素燈HL之配設密度係相較與半導體晶圓W之中央部對向之區域，與周緣部對向之區域更高。因此，照射至容易產生散熱之半導體晶圓W之周緣部之光量變多，而可使預加熱階段中之半導體晶圓W之面內溫度分佈均勻。進而，由於使安裝於腔室側部61之反射環69之內周面形成為鏡面，故而藉由該反射環69之內周面而向半導體晶圓W之周緣部反射之光量變多，可使預加熱階段中之半導體晶圓W之面內溫度分佈更均勻。
於半導體晶圓W之溫度達到預加熱溫度Tp後經過特定時間之時間點，自閃光加熱部5之閃光燈FL對半導體晶圓W之表面進行閃光照射。於閃光燈FL進行閃光照射時，預先藉由電源單元95於電容器93儲存電荷。繼而，於在電容器93儲存有電荷之狀態下，自控制部3之脈衝產生器31對IGBT96輸出脈衝信號而對IGBT96進行接通斷開驅動。
脈衝信號之波形可藉由將以脈衝寬度之時間(接通時間)與脈衝間隔之時間(斷開時間)作為參數而依序設定之方案自輸入部33輸入而規定。當操作員將此種方案自輸入部33輸入至控制部3時，隨之，控制部3之波形設定部32設定重複接通斷開之脈衝波形。繼而，脈衝產生器31根據藉由波形設 定部32所設定之脈衝波形而輸出脈衝信號。其結果，對IGBT96之閘極施加所設定之波形之脈衝信號，而控制IGBT96之接通斷開驅動。具體而言，於輸入至IGBT96之閘極之脈衝信號接通時IGBT96成為接通狀態，於脈衝信號斷開時IGBT96成為斷開狀態。
又，與自脈衝產生器31輸出之脈衝信號接通之時序同步，控制部3控制觸發電路97而對觸發電極91施加高電壓(觸發電壓)。於在電容器93儲存有電荷之狀態下對IGBT96之閘極輸入脈衝信號，且與該脈衝信號接通之時序同步地對觸發電極91施加高電壓，藉此，於脈衝信號接通時在玻璃管92內之兩端電極間必定流通電流，藉由此時之氙氣之原子或分子之激發而發出光。
如此一來，閃光加熱部5之30根閃光燈FL發光，而對保持於保持部7之半導體晶圓W之表面照射閃光。此處，於不使用IGBT96而使閃光燈FL發光之情形時，儲存於電容器93之電荷在1次發光中被消耗，來自閃光燈FL之輸出波形成為寬度為0.1毫秒至10毫秒左右之簡單之單脈衝。相對於此，於本實施形態中，藉由於電路中連接成為開關元件之IGBT96並對該閘極輸出脈衝信號，而藉由IGBT96使自電容器93向閃光燈FL之電荷之供給斷續，從而對閃光燈FL中流通之電流進行接通斷開控制。其結果，可以說閃光燈FL之發光被斬波控制，儲存於電容器93之電荷被分割地消耗，於極短之時間之內閃光燈FL重複點亮熄滅。再者，由於在電路中流通之電流值完全成為"0"之前下一脈衝被施加於IGBT96之閘極而電流值再次增加，故而於閃光燈FL重複點亮熄滅之期間發光輸出亦不會完全成為"0"。
藉由利用IGBT96對閃光燈FL中流通之電流進行接通斷開控制，可自如地規定閃光燈FL之發光模式(發光輸出之時間波形)，而可自由地調整發 光時間及發光強度。IGBT96之接通斷開驅動之模式係由自輸入部33輸入之脈衝寬度之時間與脈衝間隔之時間規定。即，藉由於閃光燈FL之驅動電路組裝IGBT96，僅適當地設定自輸入部33輸入之脈衝寬度之時間與脈衝間隔之時間，便可自如地規定閃光燈FL之發光模式。
具體而言，例如，若使相對於自輸入部33輸入之脈衝間隔之時間的脈衝寬度之時間之比率變大，則流通於閃光燈FL之電流增大而發光強度變強。反之，若使相對於自輸入部33輸入之脈衝間隔之時間的脈衝寬度之時間之比率變小，則流通於閃光燈FL之電流減少而發光強度變弱。又，只要適當地調整自輸入部33輸入之脈衝間隔之時間與脈衝寬度之時間之比率，閃光燈FL之發光強度便可維持固定。進而，藉由使自輸入部33輸入之脈衝寬度之時間與脈衝間隔之時間之組合之總時間變長，而於閃光燈FL在相對較長時間內持續流通電流，閃光燈FL之發光時間變長。再者，閃光燈FL之發光時間即便較長亦為1秒以下。
藉由以此方式自如地規定閃光燈FL之發光模式，亦可調整自該閃光燈FL接受閃光照射之半導體晶圓W之表面之溫度變化模式(表面溫度之時間波形)。圖10係表示第1實施形態中之半導體晶圓W之表面溫度之變化之圖。於半導體晶圓W之溫度達到預加熱溫度Tp後經過特定時間之時刻t1，開始來自閃光燈FL之閃光照射。於剛開始閃光照射之後，脈衝寬度之時間相對於脈衝間隔之時間之比率變大，閃光燈FL之發光強度亦變強，半導體晶圓W之表面溫度亦自預加熱溫度Tp急速地升溫。
於在時刻t2半導體晶圓W之表面溫度達到擴散溫度Td之時間點，脈衝寬度之時間相對於脈衝間隔之時間之比率變小，閃光燈FL之發光強度亦降低而使半導體晶圓W之表面溫度維持於擴散溫度Td。擴散溫度Td為導入至 源極．汲極區域105之雜質產生擴散之溫度。若半導體晶圓W之至少表面之材質為矽，則擴散溫度Td為1100℃以上且1250℃以下。若擴散溫度Td未達1100℃則雜質幾乎未擴散，若超過1250℃則擴散速度變得過快。
半導體晶圓W之表面溫度係自時刻t2至時刻t3為止維持於擴散溫度Td。半導體晶圓W之表面之擴散溫度Td下之維持時間、即自時刻t2至時刻t3為止之間隔為1毫秒以上且10毫秒以下。藉由將半導體晶圓W之表面溫度於擴散溫度Td維持1毫秒以上且10毫秒以下，導入至源極．汲極區域105之雜質於矽基材101中擴散。雜質之一部分係如圖9之箭頭AR9所示，朝向閘極電極103之下方擴散。
於時刻t3，脈衝寬度之時間相對於脈衝間隔之時間之比率再次變大，閃光燈FL之發光強度亦變強，半導體晶圓W之表面溫度自擴散溫度Td急速地升溫至活化溫度Ta。活化溫度Ta係導入至源極．汲極區域105之雜質產生活化之溫度。活化溫度Ta較擴散溫度Td高出約100℃(即，活化溫度Ta為1200℃以上且1350℃以下)。
藉由使半導體晶圓W之表面溫度升溫至活化溫度Ta，而使導入至源極．汲極區域105之雜質活化。於在時刻t4半導體晶圓W之表面溫度達到活化溫度Ta之時間點，IGBT96成為斷開狀態而閃光燈FL之發光停止。於閃光燈FL之發光停止後亦繼續利用鹵素燈HL之光照射，故而半導體晶圓W之表面溫度自活化溫度Ta降溫至預加熱溫度Tp之附近。
於閃光燈FL之發光停止之後，經過特定時間後，鹵素燈HL亦熄滅。藉此，半導體晶圓W自預加熱溫度Tp急速地降溫。降溫過程中之半導體晶圓W之溫度係藉由接觸式溫度計130或放射溫度計120而測定，其測定結果傳達至控制部3。控制部3係根據測定結果而監控半導體晶圓W之溫度是否 降溫至特定溫度。繼而，於半導體晶圓W之溫度降溫至特定以下之後，移載機構10之一對移載臂11再次自退避位置水平移動至移載動作位置並上升，藉此，頂起銷12自基座74之上表面突出並自基座74接收熱處理後之半導體晶圓W。繼而，將藉由閘閥185而關閉之搬送開口部66打開，藉由裝置外部之搬送機械手而將載置於頂起銷12上之半導體晶圓W搬出，從而完成熱處理裝置1中之半導體晶圓W之加熱處理。
於第1實施形態中，於閃光燈FL之驅動電路組裝IGBT96，且自如地規定閃光燈FL之發光模式，藉此調整半導體晶圓W之表面之溫度變化模式。繼而，使半導體晶圓W之表面溫度自預加熱溫度Tp暫時升溫至擴散溫度Td，並於擴散溫度Td維持1毫秒以上且10毫秒以下，藉此，導入至源極．汲極區域105之雜質朝向閘極電極103之下方略微擴散。
如上所述，雜質擴散之部分與閘極電極103之下方之重疊長度成為決定半導體器件之性能之重要參數。如本實施形態般，只要可規定閃光燈FL之發光模式並自如地調整半導體晶圓W之表面之溫度變化模式，則可自由地調整將擴散溫度Td及半導體晶圓W之表面溫度維持於該擴散溫度Td之時間，從而可控制導入至源極．汲極區域105之雜質向閘極電極103之下方擴散之擴散長度。
繼而，藉由使半導體晶圓W之表面溫度自擴散溫度Td升溫至活化溫度Ta，可使導入至源極．汲極區域105之雜質活化。即，若如第1實施形態般，則可進行導入至源極．汲極區域105之雜質之活化及雜質之擴散控制之兩者。其結果，可使半導體器件高性能化。
又，於導入有雜質之源極．汲極區域105之表面形成頂蓋膜106，故而可防止於熱處理裝置1中之半導體晶圓W之加熱處理中雜質自源極．汲極區 域105之表面脫離而導致雜質濃度降低。
<第2實施形態>
其次，對本發明之第2實施形態進行說明。第2實施形態之熱處理裝置1之構成與第1實施形態完全相同。又，第2實施形態之熱處理裝置1中之半導體晶圓W之處理順序亦與第1實施形態大致相同。第2實施形態與第1實施形態之不同之處在於半導體晶圓W之表面之材質。
於第2實施形態中，於矽基材上使鍺(Ge)磊晶成長，於該鍺層形成如圖9所示之器件構造。即，第2實施形態之半導體晶圓W之表面之材質為鍺，於鍺之源極．汲極區域105導入有雜質。而且，於導入有雜質之源極．汲極區域105之表面形成有頂蓋膜106。
即便為表面為鍺之半導體晶圓W，熱處理裝置1中之半導體晶圓W之處理順序亦與第1實施形態大致相同。即，於進行利用鹵素燈HL之預加熱之後，自閃光燈FL對半導體晶圓W之表面照射閃光而使半導體晶圓W之表面溫度自預加熱溫度Tp暫時升溫至擴散溫度Td，於擴散溫度Td維持1毫秒以上且10毫秒以下。繼而，藉由閃光照射而使半導體晶圓W之表面溫度自擴散溫度Td升溫至活化溫度Ta。
但，於半導體晶圓W之表面之材質為鍺之情形時，擴散溫度Td為600℃以上且750℃以下。其原因在於，鍺之熔點原本為約940℃，此外與矽相比鍺中之雜質之擴散速度較快。即，若擴散溫度Td超過750℃，則於使半導體晶圓W之表面溫度維持於擴散溫度Td時，雜質過度地擴散。又，若擴散溫度Td未達600℃，則雜質幾乎不擴散。
又，於半導體晶圓W之表面之材質為鍺之情形時，活化溫度Ta為較擴散溫度Td高出約100℃之700℃以上且850℃以下。再者，半導體晶圓W之 表面之溫度變化模式本身與第1實施形態相同(圖10)。
於第2實施形態中，藉由自如地規定閃光燈FL之發光模式，而調整半導體晶圓W之表面之溫度變化模式。而且，藉由使半導體晶圓W之表面溫度自預加熱溫度Tp暫時升溫至擴散溫度Td，並於擴散溫度Td維持1毫秒以上且10毫秒以下，導入至源極．汲極區域105之雜質向閘極電極103之下方略微擴散。只要可規定閃光燈FL之發光模式並自如地調整半導體晶圓W之表面之溫度變化模式，便可自由地調整使擴散溫度Td及半導體晶圓W之表面溫度維持於該擴散溫度Td之時間，從而可控制導入至源極．汲極區域105之雜質向閘極電極103之下方擴散之擴散長度。
繼而，藉由使半導體晶圓W之表面溫度自擴散溫度Td升溫至活化溫度Ta，而使導入至源極．汲極區域105之雜質活化。即，於第2實施形態中，亦可進行導入至源極．汲極區域105之雜質之活化及雜質之擴散控制之兩者。
特別是，於在鍺中導入有砷(As)、磷(P)等N型摻雜劑作為雜質之情形時，雜質之擴散速度較快，另一方面活化率較低。因此，如專利文獻1中所揭示般，若僅將半導體晶圓W之表面溫度維持於目標溫度10毫秒左右，則所導入之雜質會過度地擴散。另一方面，於將半導體晶圓W之表面溫度維持於適於擴散之溫度之情形時雜質會無法活化。因此，若藉由本發明之技術，於使半導體晶圓W之表面溫度暫時升溫至擴散溫度Td，並於擴散溫度Td維持1毫秒以上且10毫秒以下之後，使表面溫度升溫至活化溫度Ta，則即便於在鍺中導入有N型摻雜劑作為雜質之情形時，亦可進行雜質之活化及雜質之擴散控制之兩者。即，本發明之技術係於在表面為鍺之半導體晶圓W導入有N型摻雜劑作為雜質之情形時特佳。
又，鍺中之N型摻雜劑之蒸氣壓亦較高，故而於加熱處理中容易自鍺 層之表面脫離，但藉由於導入有雜質之源極．汲極區域105之表面形成頂蓋膜106，可防止因雜質之脫離而造成之雜質濃度之降低。
<第3實施形態>
其次，對本發明之第3實施形態進行說明。第3實施形態之熱處理裝置1之構成與第1實施形態完全相同。又，第3實施形態之熱處理裝置1中之半導體晶圓W之處理順序亦與第1實施形態大致相同。第3實施形態與第1實施形態之不同之處在於利用閃光照射之半導體晶圓W之表面之溫度變化模式。
圖11係表示第3實施形態中之半導體晶圓W之表面溫度之變化的圖。於第3實施形態中，亦於閃光燈FL之驅動電路組裝IGBT96，且自如地規定閃光燈FL之發光模式，藉此調整半導體晶圓W之表面之溫度變化模式。
與第1實施形態同樣地，於半導體晶圓W之溫度達到預加熱溫度Tp後經過特定時間之時刻t1，開始來自閃光燈FL之閃光照射。於在時刻t2半導體晶圓W之表面溫度達到擴散溫度Td之時間點，使閃光燈FL之發光強度降低而使半導體晶圓W之表面溫度於時刻t3之前維持於擴散溫度Td。
於第3實施形態中，於時刻t3使脈衝寬度之時間相對於脈衝間隔之時間之比率進一步變小而使閃光燈FL之發光強度降低，從而使半導體晶圓W之表面溫度相較擴散溫度Td有所降低。而且，於時刻t5脈衝寬度之時間相對於脈衝間隔之時間之比率再次變大，閃光燈FL之發光強度亦變強而半導體晶圓W之表面溫度急速地升溫至活化溫度Ta。於在時刻t4半導體晶圓W之表面溫度達到活化溫度Ta之時間點，IGBT96成為斷開狀態而閃光燈FL之發光停止。除利用閃光照射之半導體晶圓W之表面之溫度變化模式以外的第3實施形態之剩餘之事項與第1實施形態相同。
於第3實施形態中，於使半導體晶圓W之表面溫度自預加熱溫度Tp升溫至擴散溫度Td，並於擴散溫度Td維持1毫秒以上且10毫秒以下之後，使表面溫度升溫至活化溫度Ta，故而與第1實施形態同樣地，可進行導入至源極．汲極區域105之雜質之活化及雜質之擴散控制之兩者。
又，於第3實施形態中，於將半導體晶圓W之表面溫度維持於擴散溫度Td之後，暫時進行降溫，藉此，藉由於自時刻t2至時刻t3之期間使表面溫度維持於擴散溫度Td而使儲存於半導體晶圓W之熱散熱。繼而，其後使半導體晶圓W之表面溫度升溫至活化溫度Ta，故而可於活化處理後使半導體晶圓W之表面溫度急速地降溫，而可抑制雜質之過度之擴散。
<第4實施形態>
其次，對本發明之第4實施形態進行說明。第4實施形態之熱處理裝置1之構成與第1實施形態完全相同。又，第4實施形態之熱處理裝置1中之半導體晶圓W之處理順序亦與第1實施形態大致相同。第4實施形態與第1實施形態之不同之處在於利用閃光照射之半導體晶圓W之表面之溫度變化模式。
圖12係表示第4實施形態中之半導體晶圓W之表面溫度之變化的圖。 於第4實施形態中，亦於閃光燈FL之驅動電路組裝IGBT96，且自如地規定閃光燈FL之發光模式，藉此調整半導體晶圓W之表面之溫度變化模式。
如圖12所示，於第4實施形態中，重複2次與第1實施形態相同之溫度變化模式。即，重複2次如下溫度變化模式：於使半導體晶圓W之表面溫度自預加熱溫度Tp暫時升溫至擴散溫度Td，並於擴散溫度Td維持1毫秒以上且10毫秒以下之後，使表面溫度升溫至活化溫度Ta。
即便如第4實施形態般，亦於將半導體晶圓W之表面溫度維持於擴散 溫度Td之後，使表面溫度升溫至活化溫度Ta，故而與第1實施形態同樣地，可進行導入至源極．汲極區域105之雜質之活化及雜質之擴散控制之兩者。
<變化例>
以上，對本發明之實施形態進行了說明，但本發明可於不脫離其主旨之範圍內進行除上述以外之各種變更。例如，於第2實施形態中，使用在矽基材上磊晶成長有鍺之半導體晶圓W，但亦可為基材本身為鍺之半導體晶圓W。即，只要半導體晶圓W之至少表面之材質為鍺便可。如上所述，本發明之技術特別適於在表面為鍺之半導體晶圓W導入有砷、磷等N型摻雜劑作為雜質之情形。
又，於第3實施形態及第4實施形態中成為處理對象之半導體晶圓W之表面既可為矽亦可為鍺。
又，於至少表面之材質為鍺之半導體晶圓W之情形時，半導體晶圓W之表面溫度之變化模式亦可為如圖13所示者。就圖13所示之溫度變化模式而言，使半導體晶圓W之表面溫度自預加熱溫度Tp升溫至處理溫度Tx，維持於該處理溫度Tx特定時間。該處理溫度Tx高於第2實施形態之表面為鍺之半導體晶圓W之情形時之擴散溫度Td(600℃以上且750℃以下)(例如800℃)。於對表面之鍺導入有N型摻雜劑作為雜質之情形時，若將半導體晶圓W之表面溫度加熱至800℃則雜質之擴散速度相當快。因此，於圖13所示之溫度變化模式下，以0.1毫秒為單位微細地控制將半導體晶圓W之表面溫度維持於處理溫度Tx之時間。只要使用IGBT96控制閃光燈FL之發光，則即便為此種以0.1毫秒為單位之微細之控制亦可容易地實現。
若以0.1毫秒為單位微細地控制將半導體晶圓W之表面溫度維持於處理溫度Tx之時間，則即便雜質之擴散速度較快，亦可控制被導入至源極． 汲極區域105之雜質朝閘極電極103之下方擴散之擴散長度。又，若使半導體晶圓W之表面溫度升溫至較第2實施形態之擴散溫度Td更高之處理溫度Tx，則亦可進行雜質之活化。即，即便為如圖13所示之溫度變化模式，亦可進行導入至源極．汲極區域105之雜質之活化及雜質之擴散控制之兩者。
又，於上述各實施形態中，使閃光加熱部5包括30根閃光燈FL，但並不限定於此，可將閃光燈FL之根數設為任意數量。又，閃光燈FL並不限定於氙氣閃光燈，亦可為氪氣閃光燈。又，鹵素加熱部4所包括之鹵素燈HL之根數亦不限定於40根，可設為任意數量。
又，於上述各實施形態中，設為藉由來自鹵素燈HL之鹵素光照射而將半導體晶圓W預加熱，但預加熱之方法並不限定於此，亦可設為藉由載置於加熱板而將半導體晶圓W預加熱。

Claims (7)

  1. 一種熱處理方法，其特徵在於：其係藉由對在源極、汲極區域導入有雜質之基板照射光而加熱該基板者，且包括：擴散步驟，其係藉由對上述基板照射光而使上述基板之表面溫度維持於在上述源極、汲極區域發生雜質擴散之擴散溫度特定時間而控制雜質之擴散長度；及活化步驟，其係於上述擴散步驟之後，對上述基板照射光，藉此使上述基板之表面溫度不自上述擴散溫度降溫而升溫至發生雜質活化之活化溫度。
  2. 如請求項1之熱處理方法，其中上述活化溫度高於上述擴散溫度。
  3. 如請求項1之熱處理方法，其中重複複數次上述擴散步驟與上述活化步驟。
  4. 如請求項1之熱處理方法，其中於上述基板之表面之導入有雜質之區域形成頂蓋膜。
  5. 如請求項1之熱處理方法，其中於上述擴散步驟中，使上述基板之表面溫度維持於擴散溫度1毫秒以上且10毫秒以下。
  6. 如請求項1之熱處理方法，其中上述基板之至少表面之材質為鍺，上述擴散溫度為600℃以上且750℃以下。
  7. 如請求項1之熱處理方法，其中上述基板之至少表面之材質為矽，上述擴散溫度為1100℃以上且1250℃以下。
TW105133108A 2015-10-22 2016-10-13 熱處理方法 TWI668763B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015207661A JP6598630B2 (ja) 2015-10-22 2015-10-22 熱処理方法
JP2015-207661 2015-10-22

Publications (2)

Publication Number Publication Date
TW201715613A TW201715613A (zh) 2017-05-01
TWI668763B true TWI668763B (zh) 2019-08-11

Family

ID=58558904

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133108A TWI668763B (zh) 2015-10-22 2016-10-13 熱處理方法

Country Status (3)

Country Link
US (1) US10446397B2 (zh)
JP (1) JP6598630B2 (zh)
TW (1) TWI668763B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6847610B2 (ja) * 2016-09-14 2021-03-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
JP6837911B2 (ja) * 2017-05-17 2021-03-03 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
US11205578B2 (en) * 2017-10-18 2021-12-21 Texas Instruments Incorporated Dopant anneal with stabilization step for IC with matched devices
JP6960344B2 (ja) * 2018-01-26 2021-11-05 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP7032947B2 (ja) * 2018-02-13 2022-03-09 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP7032955B2 (ja) * 2018-02-28 2022-03-09 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP2019165157A (ja) * 2018-03-20 2019-09-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP7041594B2 (ja) * 2018-06-20 2022-03-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
JP7228976B2 (ja) * 2018-08-27 2023-02-27 株式会社Ｓｃｒｅｅｎホールディングス ｐ型窒化ガリウム系半導体の製造方法および熱処理方法
JP7294858B2 (ja) * 2019-04-09 2023-06-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040018702A1 (en) * 2002-07-25 2004-01-29 Kabushiki Kaisha Toshiba Semiconductor manufacturing method using two-stage annealing
US20090197427A1 (en) * 2008-02-06 2009-08-06 Kenji Yoneda Impurity-activating thermal process method and thermal process appartus
US20090285568A1 (en) * 2008-05-13 2009-11-19 Hiroki Kiyama Heat treatment apparatus and method for heating substrate by photo-irradiation
JP2011086645A (ja) * 2009-10-13 2011-04-28 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
US20120238110A1 (en) * 2011-03-14 2012-09-20 Kenichi Yokouchi Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with flash of light
US20130043229A1 (en) * 2008-04-16 2013-02-21 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus and method for heating substrate by light irradiation
JP2013201453A (ja) * 2013-06-03 2013-10-03 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56146229A (en) * 1980-04-16 1981-11-13 Fujitsu Ltd Manufacture of germanium semiconductor device
JPH1131665A (ja) * 1997-07-11 1999-02-02 Hitachi Ltd 半導体集積回路装置の製造方法
JP2005142344A (ja) 2003-11-06 2005-06-02 Toshiba Corp 半導体装置の製造方法および半導体製造装置
US8460983B1 (en) * 2008-01-21 2013-06-11 Kovio, Inc. Method for modifying and controlling the threshold voltage of thin film transistors
JP2011082439A (ja) * 2009-10-09 2011-04-21 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP5507227B2 (ja) 2009-12-07 2014-05-28 大日本スクリーン製造株式会社 熱処理方法および熱処理装置
JP5507274B2 (ja) * 2010-01-29 2014-05-28 大日本スクリーン製造株式会社 熱処理方法および熱処理装置
JP5698040B2 (ja) 2011-03-14 2015-04-08 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
WO2012170087A1 (en) 2011-06-10 2012-12-13 Massachusetts Institute Of Technology High-concentration active doping in semiconductors and semiconductor devices produced by such doping

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040018702A1 (en) * 2002-07-25 2004-01-29 Kabushiki Kaisha Toshiba Semiconductor manufacturing method using two-stage annealing
US20090197427A1 (en) * 2008-02-06 2009-08-06 Kenji Yoneda Impurity-activating thermal process method and thermal process appartus
US20130043229A1 (en) * 2008-04-16 2013-02-21 Dainippon Screen Mfg. Co., Ltd. Heat treatment apparatus and method for heating substrate by light irradiation
US20090285568A1 (en) * 2008-05-13 2009-11-19 Hiroki Kiyama Heat treatment apparatus and method for heating substrate by photo-irradiation
JP2011086645A (ja) * 2009-10-13 2011-04-28 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
US20120238110A1 (en) * 2011-03-14 2012-09-20 Kenichi Yokouchi Heat treatment method and heat treatment apparatus for heating substrate by irradiating substrate with flash of light
JP2013201453A (ja) * 2013-06-03 2013-10-03 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置

Also Published As

Publication number Publication date
US20170117152A1 (en) 2017-04-27
TW201715613A (zh) 2017-05-01
JP6598630B2 (ja) 2019-10-30
US10446397B2 (en) 2019-10-15
JP2017079296A (ja) 2017-04-27

Similar Documents

Publication Publication Date Title
TWI668763B (zh) 熱處理方法
JP6539568B2 (ja) 熱処理方法および熱処理装置
TWI604533B (zh) 熱處理方法及熱處理裝置
TWI566300B (zh) 熱處理方法及熱處理裝置
JP5507274B2 (ja) 熱処理方法および熱処理装置
TWI704603B (zh) 熱處理方法及熱處理裝置
JP5951241B2 (ja) 熱処理方法および熱処理装置
TWI698936B (zh) 熱處理方法及熱處理裝置
TWI656563B (zh) 摻雜物導入方法及熱處理方法
TWI576904B (zh) 半導體製造方法及半導體製造裝置
TWI677908B (zh) 摻雜物導入方法及熱處裡方法
JP5507227B2 (ja) 熱処理方法および熱処理装置
TWI642107B (zh) 熱處理方法
WO2019181048A1 (ja) 熱処理方法および熱処理装置
JP2017092099A (ja) 熱処理方法および熱処理装置
JP2012199470A (ja) 熱処理方法および熱処理装置
JP5944152B2 (ja) 熱処理方法および熱処理装置
JP5797916B2 (ja) 熱処理方法および熱処理装置