JP2017079296A - 熱処理方法 - Google Patents

熱処理方法 Download PDF

Info

Publication number
JP2017079296A
JP2017079296A JP2015207661A JP2015207661A JP2017079296A JP 2017079296 A JP2017079296 A JP 2017079296A JP 2015207661 A JP2015207661 A JP 2015207661A JP 2015207661 A JP2015207661 A JP 2015207661A JP 2017079296 A JP2017079296 A JP 2017079296A
Authority
JP
Japan
Prior art keywords
temperature
semiconductor wafer
diffusion
heat treatment
activation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2015207661A
Other languages
English (en)
Other versions
JP6598630B2 (ja
Inventor
青山　敬幸
Takayuki Aoyama
敬幸 青山
光 河原▲崎▼
Hikaru Kawarazaki
光 河原▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Screen Holdings Co Ltd
Original Assignee
Screen Holdings Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Screen Holdings Co Ltd filed Critical Screen Holdings Co Ltd
Priority to JP2015207661A priority Critical patent/JP6598630B2/ja
Priority to TW105133108A priority patent/TWI668763B/zh
Priority to US15/297,213 priority patent/US10446397B2/en
Publication of JP2017079296A publication Critical patent/JP2017079296A/ja
Application granted granted Critical
Publication of JP6598630B2 publication Critical patent/JP6598630B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2252—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase
    • H01L21/2253—Diffusion into or out of group IV semiconductors using predeposition of impurities into the semiconductor surface, e.g. from a gaseous phase by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J61/00—Gas-discharge or vapour-discharge lamps
    • H01J61/02—Details
    • H01J61/54—Igniting arrangements, e.g. promoting ionisation for starting
    • H01J61/547—Igniting arrangements, e.g. promoting ionisation for starting using an auxiliary electrode outside the vessel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
    • H01L29/7836—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with a significant overlap between the lightly doped extension and the gate electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B41/00—Circuit arrangements or apparatus for igniting or operating discharge lamps
    • H05B41/14—Circuit arrangements
    • H05B41/30—Circuit arrangements in which the lamp is fed by pulses, e.g. flash lamp
    • H05B41/34—Circuit arrangements in which the lamp is fed by pulses, e.g. flash lamp to provide a sequence of flashes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】不純物の活性化および拡散制御の双方を行うことができる熱処理方法を提供する。【解決手段】フラッシュランプの駆動回路に絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を組み込み、フラッシュランプの発光パターンを自在に規定することによって、フラッシュ光照射を受ける半導体ウェハーの表面の温度変化パターンを調整することができる。半導体ウェハーの表面温度をフラッシュ光照射により予備加熱温度Ｔｐから拡散温度Ｔｄにまで昇温し、１ミリ秒以上１０ミリ秒以下拡散温度Ｔｄに維持することにより、不純物が拡散する拡散長さを制御することができる。続いて、半導体ウェハーＷの表面温度を拡散温度Ｔｄから活性化温度Ｔａにまで昇温することによって、不純物の活性化も行うことができる。【選択図】図１０

Description

本発明は、不純物が導入された半導体ウェハー等の薄板状精密電子基板（以下、単に「基板」と称する）に対して光を照射することによって該基板を加熱する熱処理方法に関する。
半導体デバイスの製造プロセスにおいて、不純物導入は半導体ウェハー内にｐｎ接合を形成するための必須の工程である。現在、不純物導入は、イオン打ち込み法とその後のアニール法によってなされるのが一般的である。イオン打ち込み法は、ボロン（Ｂ）、ヒ素（Ａｓ）、リン（Ｐ）といった不純物の元素をイオン化させて高加速電圧で半導体ウェハーに衝突させて物理的に不純物注入を行う技術である。注入された不純物はアニール処理によって活性化される。この際に、アニール時間が数秒程度以上であると、打ち込まれた不純物が熱によって深く拡散し、その結果接合深さが要求よりも深くなり過ぎて良好なデバイス形成に支障が生じるおそれがある。
そこで、極めて短時間で半導体ウェハーを加熱するアニール技術として、近年フラッシュランプアニール（ＦＬＡ）が注目されている。フラッシュランプアニールは、キセノンフラッシュランプ（以下、単に「フラッシュランプ」とするときにはキセノンフラッシュランプを意味する）を使用して半導体ウェハーの表面にフラッシュ光を照射することにより、不純物が注入された半導体ウェハーの表面のみを極めて短時間（数ミリ秒以下）に昇温させる熱処理技術である。
キセノンフラッシュランプの放射分光分布は紫外域から近赤外域であり、従来のハロゲンランプよりも波長が短く、シリコンの半導体ウェハーの基礎吸収帯とほぼ一致している。よって、キセノンフラッシュランプから半導体ウェハーにフラッシュ光を照射したときには、透過光が少なく半導体ウェハーを急速に昇温することが可能である。また、数ミリ秒以下の極めて短時間のフラッシュ光照射であれば、半導体ウェハーの表面近傍のみを選択的に昇温できることも判明している。このため、キセノンフラッシュランプによる極短時間の昇温であれば、不純物を深く拡散させることなく、不純物活性化のみを実行することができるのである。
また、特許文献１には、絶縁ゲートバイポーラトランジスタ（ＩＧＢＴ）を使用してフラッシュランプに流れる電流を制御することにより、フラッシュランプの発光出力波形を調整して半導体ウェハーの表面温度を目標温度に１０ミリ秒程度維持することが開示されている。半導体ウェハーの表面温度を目標温度に数ミリ秒〜数十ミリ秒維持することによって、不純物の活性化に加えて、不純物注入時に半導体ウェハーに導入された欠陥の回復をも行うことができる。
特開２０１３−２０１４５３号公報
フラッシュランプの有する最たる技術上の特徴は発光時間が極めて短いことであり、それ故にフラッシュランプアニールによれば不純物を拡散させることなく不純物活性化のみを実行することができるのである。一方、近年、ソース・ドレインのエクステンションのゲート下のオーバーラップ長を最適化することによってＣＭＯＳ等の半導体デバイスをさらに高性能化することが求められており、そのためには不純物を拡散を適正に制御することが必要となる。しかしながら、従来のフラッシュランプアニールにおいては、不純物の拡散を可能な限り抑制することが基本的な前提となっており、不純物の拡散を制御することはできなかった。
本発明は、上記課題に鑑みてなされたものであり、不純物の活性化および拡散制御の双方を行うことができる熱処理方法を提供することを目的とする。
上記課題を解決するため、請求項１の発明は、不純物が導入された基板に対して光を照射することによって該基板を加熱する熱処理方法において、前記基板に光を照射することによって前記基板の表面温度を不純物の拡散が生じる拡散温度に所定時間維持する拡散工程と、前記拡散工程の後、前記基板に光を照射することによって前記基板の表面温度を不純物の活性化が生じる活性化温度にまで昇温する活性化工程と、を備えることを特徴とする。
また、請求項２の発明は、請求項１の発明に係る熱処理方法において、前記活性化温度は前記拡散温度よりも高温であることを特徴とする。
また、請求項３の発明は、請求項１または請求項２の発明に係る熱処理方法において、前記拡散工程と前記活性化工程との間に、前記基板の表面温度を前記活性化温度よりも低下させる冷却工程をさらに備えることを特徴とする。
また、請求項４の発明は、請求項１または請求項２の発明に係る熱処理方法において、前記拡散工程と前記活性化工程とを複数回繰り返すことを特徴とする。
また、請求項５の発明は、請求項１から請求項４のいずれかの発明に係る熱処理方法において、前記基板の表面の不純物が導入された領域にキャップ膜を成膜することを特徴とする。
また、請求項６の発明は、請求項１から請求項５のいずれかの発明に係る熱処理方法において、前記拡散工程では、前記基板の表面温度を拡散温度に１ミリ秒以上１０ミリ秒以下維持することを特徴とする。
また、請求項７の発明は、請求項１から請求項６のいずれかの発明に係る熱処理方法において、前記基板の少なくとも表面の材質はゲルマニウムであり、前記拡散温度は６００℃以上７５０℃以下であることを特徴とする。
また、請求項８の発明は、請求項１から請求項６のいずれかの発明に係る熱処理方法において、前記基板の少なくとも表面の材質はシリコンであり、前記拡散温度は１１００℃以上１２５０℃以下であることを特徴とする。
請求項１から請求項８の発明によれば、基板に光を照射することによって基板の表面温度を不純物の拡散が生じる拡散温度に所定時間維持する拡散工程と、基板に光を照射することによって基板の表面温度を不純物の活性化が生じる活性化温度にまで昇温する活性化工程と、を備えるため、導入された不純物が拡散する拡散長さを制御することができ、不純物の活性化および拡散制御の双方を行うことができる。
特に、請求項３の発明によれば、拡散工程と活性化工程との間に、基板の表面温度を活性化温度よりも低下させるため、拡散工程にて基板に蓄積された熱を一旦放熱することができ、活性化工程後の基板を迅速に降温させることができる。
特に、請求項５の発明によれば、基板の表面の不純物が導入された領域にキャップ膜を成膜するため、加熱処理中に基板の表面から不純物が脱離して不純物濃度が低下するのを防止することができる。
本発明に係る熱処理装置の構成を示す縦断面図である。 保持部の全体外観を示す斜視図である。 保持部を上面から見た平面図である。 保持部を側方から見た側面図である。 移載機構の平面図である。 移載機構の側面図である。 複数のハロゲンランプの配置を示す平面図である。 フラッシュランプの駆動回路を示す図である。 図１の熱処理装置での処理対象となる半導体ウェハーに形成されたデバイス構造を示す図である。 第１実施形態における半導体ウェハーの表面温度の変化を示す図である。 第３実施形態における半導体ウェハーの表面温度の変化を示す図である。 第４実施形態における半導体ウェハーの表面温度の変化を示す図である。 半導体ウェハーの表面温度の変化の他の例を示す図である。
以下、図面を参照しつつ本発明の実施の形態について詳細に説明する。
＜第１実施形態＞
図１は、本発明に係る熱処理装置１の構成を示す縦断面図である。本実施形態の熱処理装置１は、基板として円板形状の半導体ウェハーＷに対してフラッシュ光照射を行うことによってその半導体ウェハーＷを加熱するフラッシュランプアニール装置である。処理対象となる半導体ウェハーＷのサイズは特に限定されるものではないが、例えばφ３００ｍｍやφ４５０ｍｍである。熱処理装置１に搬入される前の半導体ウェハーＷには不純物が導入されており、熱処理装置１による加熱処理によって導入された不純物の活性化処理および拡散量の制御が実行される。なお、図１および以降の各図においては、理解容易のため、必要に応じて各部の寸法や数を誇張または簡略化して描いている。
熱処理装置１は、半導体ウェハーＷを収容するチャンバー６と、複数のフラッシュランプＦＬを内蔵するフラッシュ加熱部５と、複数のハロゲンランプＨＬを内蔵するハロゲン加熱部４と、を備える。チャンバー６の上側にフラッシュ加熱部５が設けられるとともに、下側にハロゲン加熱部４が設けられている。また、熱処理装置１は、チャンバー６の内部に、半導体ウェハーＷを水平姿勢に保持する保持部７と、保持部７と装置外部との間で半導体ウェハーＷの受け渡しを行う移載機構１０と、を備える。さらに、熱処理装置１は、ハロゲン加熱部４、フラッシュ加熱部５およびチャンバー６に設けられた各動作機構を制御して半導体ウェハーＷの熱処理を実行させる制御部３を備える。
チャンバー６は、筒状のチャンバー側部６１の上下に石英製のチャンバー窓を装着して構成されている。チャンバー側部６１は上下が開口された概略筒形状を有しており、上側開口には上側チャンバー窓６３が装着されて閉塞され、下側開口には下側チャンバー窓６４が装着されて閉塞されている。チャンバー６の天井部を構成する上側チャンバー窓６３は、石英により形成された円板形状部材であり、フラッシュ加熱部５から出射されたフラッシュ光をチャンバー６内に透過する石英窓として機能する。また、チャンバー６の床部を構成する下側チャンバー窓６４も、石英により形成された円板形状部材であり、ハロゲン加熱部４からの光をチャンバー６内に透過する石英窓として機能する。
また、チャンバー側部６１の内側の壁面の上部には反射リング６８が装着され、下部には反射リング６９が装着されている。反射リング６８，６９は、ともに円環状に形成されている。上側の反射リング６８は、チャンバー側部６１の上側から嵌め込むことによって装着される。一方、下側の反射リング６９は、チャンバー側部６１の下側から嵌め込んで図示省略のビスで留めることによって装着される。すなわち、反射リング６８，６９は、ともに着脱自在にチャンバー側部６１に装着されるものである。チャンバー６の内側空間、すなわち上側チャンバー窓６３、下側チャンバー窓６４、チャンバー側部６１および反射リング６８，６９によって囲まれる空間が熱処理空間６５として規定される。
チャンバー側部６１に反射リング６８，６９が装着されることによって、チャンバー６の内壁面に凹部６２が形成される。すなわち、チャンバー側部６１の内壁面のうち反射リング６８，６９が装着されていない中央部分と、反射リング６８の下端面と、反射リング６９の上端面とで囲まれた凹部６２が形成される。凹部６２は、チャンバー６の内壁面に水平方向に沿って円環状に形成され、半導体ウェハーＷを保持する保持部７を囲繞する。
チャンバー側部６１および反射リング６８，６９は、強度と耐熱性に優れた金属材料（例えば、ステンレススチール）にて形成されている。また、反射リング６８，６９の内周面は電解ニッケルメッキによって鏡面とされている。
また、チャンバー側部６１には、チャンバー６に対して半導体ウェハーＷの搬入および搬出を行うための搬送開口部（炉口）６６が形設されている。搬送開口部６６は、ゲートバルブ１８５によって開閉可能とされている。搬送開口部６６は凹部６２の外周面に連通接続されている。このため、ゲートバルブ１８５が搬送開口部６６を開放しているときには、搬送開口部６６から凹部６２を通過して熱処理空間６５への半導体ウェハーＷの搬入および熱処理空間６５からの半導体ウェハーＷの搬出を行うことができる。また、ゲートバルブ１８５が搬送開口部６６を閉鎖するとチャンバー６内の熱処理空間６５が密閉空間とされる。
また、チャンバー６の内壁上部には熱処理空間６５に処理ガス（本実施形態では窒素ガス（Ｎ２））を供給するガス供給孔８１が形設されている。ガス供給孔８１は、凹部６２よりも上側位置に形設されており、反射リング６８に設けられていても良い。ガス供給孔８１はチャンバー６の側壁内部に円環状に形成された緩衝空間８２を介してガス供給管８３に連通接続されている。ガス供給管８３は窒素ガス供給源８５に接続されている。また、ガス供給管８３の経路途中にはバルブ８４が介挿されている。バルブ８４が開放されると、窒素ガス供給源８５から緩衝空間８２に窒素ガスが送給される。緩衝空間８２に流入した窒素ガスは、ガス供給孔８１よりも流体抵抗の小さい緩衝空間８２内を拡がるように流れてガス供給孔８１から熱処理空間６５内へと供給される。なお、処理ガスは窒素ガスに限定されるものではなく、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）などの不活性ガス、または、酸素（Ｏ２）、水素（Ｈ２）、塩素（Ｃｌ２）、塩化水素（ＨＣｌ）、オゾン（Ｏ３）、アンモニア（ＮＨ３）などの反応性ガスであっても良い。
一方、チャンバー６の内壁下部には熱処理空間６５内の気体を排気するガス排気孔８６が形設されている。ガス排気孔８６は、凹部６２よりも下側位置に形設されており、反射リング６９に設けられていても良い。ガス排気孔８６はチャンバー６の側壁内部に円環状に形成された緩衝空間８７を介してガス排気管８８に連通接続されている。ガス排気管８８は排気部１９０に接続されている。また、ガス排気管８８の経路途中にはバルブ８９が介挿されている。バルブ８９が開放されると、熱処理空間６５の気体がガス排気孔８６から緩衝空間８７を経てガス排気管８８へと排出される。なお、ガス供給孔８１およびガス排気孔８６は、チャンバー６の周方向に沿って複数設けられていても良いし、スリット状のものであっても良い。また、窒素ガス供給源８５および排気部１９０は、熱処理装置１に設けられた機構であっても良いし、熱処理装置１が設置される工場のユーティリティであっても良い。
また、搬送開口部６６の先端にも熱処理空間６５内の気体を排出するガス排気管１９１が接続されている。ガス排気管１９１はバルブ１９２を介して排気部１９０に接続されている。バルブ１９２を開放することによって、搬送開口部６６を介してチャンバー６内の気体が排気される。
図２は、保持部７の全体外観を示す斜視図である。また、図３は保持部７を上面から見た平面図であり、図４は保持部７を側方から見た側面図である。保持部７は、基台リング７１、連結部７２およびサセプター７４を備えて構成される。基台リング７１、連結部７２およびサセプター７４はいずれも石英にて形成されている。すなわち、保持部７の全体が石英にて形成されている。
基台リング７１は円環形状の石英部材である。基台リング７１は凹部６２の底面に載置されることによって、チャンバー６の壁面に支持されることとなる（図１参照）。円環形状を有する基台リング７１の上面に、その周方向に沿って複数の連結部７２（本実施形態では４個）が立設される。連結部７２も石英の部材であり、溶接によって基台リング７１に固着される。なお、基台リング７１の形状は、円環形状から一部が欠落した円弧状であっても良い。
平板状のサセプター７４は基台リング７１に設けられた４個の連結部７２によって支持される。サセプター７４は石英にて形成された略円形の平板状部材である。サセプター７４の直径は半導体ウェハーＷの直径よりも大きい。すなわち、サセプター７４は、半導体ウェハーＷよりも大きな平面サイズを有する。サセプター７４の上面には複数個（本実施形態では５個）のガイドピン７６が立設されている。５個のガイドピン７６はサセプター７４の外周円と同心円の周上に沿って設けられている。５個のガイドピン７６を配置した円の径は半導体ウェハーＷの径よりも若干大きい。各ガイドピン７６も石英にて形成されている。なお、ガイドピン７６は、サセプター７４と一体に石英のインゴットから加工するようにしても良いし、別途に加工したものをサセプター７４に溶接等によって取り付けるようにしても良い。
基台リング７１に立設された４個の連結部７２とサセプター７４の周縁部の下面とが溶接によって固着される。すなわち、サセプター７４と基台リング７１とは連結部７２によって固定的に連結されており、保持部７は石英の一体成形部材となる。このような保持部７の基台リング７１がチャンバー６の壁面に支持されることによって、保持部７がチャンバー６に装着される。保持部７がチャンバー６に装着された状態においては、略円板形状のサセプター７４は水平姿勢（法線が鉛直方向と一致する姿勢）となる。チャンバー６に搬入された半導体ウェハーＷは、チャンバー６に装着された保持部７のサセプター７４の上に水平姿勢にて載置されて保持される。半導体ウェハーＷは、５個のガイドピン７６によって形成される円の内側に載置されることにより、水平方向の位置ずれが防止される。なお、ガイドピン７６の個数は５個に限定されるものではなく、半導体ウェハーＷの位置ずれを防止できる数であれば良い。
また、図２および図３に示すように、サセプター７４には、上下に貫通して開口部７８および切り欠き部７７が形成されている。切り欠き部７７は、熱電対を使用した接触式温度計１３０のプローブ先端部を通すために設けられている。一方、開口部７８は、放射温度計１２０がサセプター７４に保持された半導体ウェハーＷの下面から放射される放射光（赤外光）を受光するために設けられている。さらに、サセプター７４には、後述する移載機構１０のリフトピン１２が半導体ウェハーＷの受け渡しのために貫通する４個の貫通孔７９が穿設されている。
図５は、移載機構１０の平面図である。また、図６は、移載機構１０の側面図である。移載機構１０は、２本の移載アーム１１を備える。移載アーム１１は、概ね円環状の凹部６２に沿うような円弧形状とされている。それぞれの移載アーム１１には２本のリフトピン１２が立設されている。各移載アーム１１は水平移動機構１３によって回動可能とされている。水平移動機構１３は、一対の移載アーム１１を保持部７に対して半導体ウェハーＷの移載を行う移載動作位置（図５の実線位置）と保持部７に保持された半導体ウェハーＷと平面視で重ならない退避位置（図５の二点鎖線位置）との間で水平移動させる。水平移動機構１３としては、個別のモータによって各移載アーム１１をそれぞれ回動させるものであっても良いし、リンク機構を用いて１個のモータによって一対の移載アーム１１を連動させて回動させるものであっても良い。
また、一対の移載アーム１１は、昇降機構１４によって水平移動機構１３とともに昇降移動される。昇降機構１４が一対の移載アーム１１を移載動作位置にて上昇させると、計４本のリフトピン１２がサセプター７４に穿設された貫通孔７９（図２，３参照）を通過し、リフトピン１２の上端がサセプター７４の上面から突き出る。一方、昇降機構１４が一対の移載アーム１１を移載動作位置にて下降させてリフトピン１２を貫通孔７９から抜き取り、水平移動機構１３が一対の移載アーム１１を開くように移動させると各移載アーム１１が退避位置に移動する。一対の移載アーム１１の退避位置は、保持部７の基台リング７１の直上である。基台リング７１は凹部６２の底面に載置されているため、移載アーム１１の退避位置は凹部６２の内側となる。なお、移載機構１０の駆動部（水平移動機構１３および昇降機構１４）が設けられている部位の近傍にも図示省略の排気機構が設けられており、移載機構１０の駆動部周辺の雰囲気がチャンバー６の外部に排出されるように構成されている。
図１に戻り、チャンバー６の上方に設けられたフラッシュ加熱部５は、筐体５１の内側に、複数本（本実施形態では３０本）のキセノンフラッシュランプＦＬからなる光源と、その光源の上方を覆うように設けられたリフレクタ５２と、を備えて構成される。また、フラッシュ加熱部５の筐体５１の底部にはランプ光放射窓５３が装着されている。フラッシュ加熱部５の床部を構成するランプ光放射窓５３は、石英により形成された板状の石英窓である。フラッシュ加熱部５がチャンバー６の上方に設置されることにより、ランプ光放射窓５３が上側チャンバー窓６３と相対向することとなる。フラッシュランプＦＬはチャンバー６の上方からランプ光放射窓５３および上側チャンバー窓６３を介して熱処理空間６５にフラッシュ光を照射する。
複数のフラッシュランプＦＬは、それぞれが長尺の円筒形状を有する棒状ランプであり、それぞれの長手方向が保持部７に保持される半導体ウェハーＷの主面に沿って（つまり水平方向に沿って）互いに平行となるように平面状に配列されている。よって、フラッシュランプＦＬの配列によって形成される平面も水平面である。
図８は、フラッシュランプＦＬの駆動回路を示す図である。同図に示すように、コンデンサ９３と、コイル９４と、フラッシュランプＦＬと、ＩＧＢＴ（絶縁ゲートバイポーラトランジスタ）９６とが直列に接続されている。また、図８に示すように、制御部３は、パルス発生器３１および波形設定部３２を備えるとともに、入力部３３に接続されている。入力部３３としては、キーボード、マウス、タッチパネル等の種々の公知の入力機器を採用することができる。入力部３３からの入力内容に基づいて波形設定部３２がパルス信号の波形を設定し、その波形に従ってパルス発生器３１がパルス信号を発生する。
フラッシュランプＦＬは、その内部にキセノンガスが封入されその両端部に陽極および陰極が配設された棒状のガラス管（放電管）９２と、該ガラス管９２の外周面上に付設されたトリガー電極９１とを備える。コンデンサ９３には、電源ユニット９５によって所定の電圧が印加され、その印加電圧（充電電圧）に応じた電荷が充電される。また、トリガー電極９１にはトリガー回路９７から高電圧を印加することができる。トリガー回路９７がトリガー電極９１に電圧を印加するタイミングは制御部３によって制御される。
ＩＧＢＴ９６は、ゲート部にＭＯＳＦＥＴ（Metal Oxide Semiconductor Field effect transistor）を組み込んだバイポーラトランジスタであり、大電力を取り扱うのに適したスイッチング素子である。ＩＧＢＴ９６のゲートには制御部３のパルス発生器３１からパルス信号が印加される。ＩＧＢＴ９６のゲートに所定値以上の電圧（Highの電圧）が印加されるとＩＧＢＴ９６がオン状態となり、所定値未満の電圧（Lowの電圧）が印加されるとＩＧＢＴ９６がオフ状態となる。このようにして、フラッシュランプＦＬを含む駆動回路はＩＧＢＴ９６によってオンオフされる。ＩＧＢＴ９６がオンオフすることによってフラッシュランプＦＬと対応するコンデンサ９３との接続が断続され、フラッシュランプＦＬに流れる電流がオンオフ制御される。ＩＧＢＴ９６のオン、オフは、０．１ミリセカンド以下（例えば、５０マイクロセカンド）で行われるため、熱処理時間の制御精度は０．１ミリセカンド以下と高精度である。
コンデンサ９３が充電された状態でＩＧＢＴ９６がオン状態となってガラス管９２の両端電極に高電圧が印加されたとしても、キセノンガスは電気的には絶縁体であることから、通常の状態ではガラス管９２内に電気は流れない。しかしながら、トリガー回路９７がトリガー電極９１に高電圧を印加して絶縁を破壊した場合には両端電極間の放電によってガラス管９２内に電流が瞬時に流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。
図８に示すような駆動回路は、フラッシュ加熱部５に設けられた複数のフラッシュランプＦＬのそれぞれに個別に設けられている。本実施形態では、３０本のフラッシュランプＦＬが平面状に配列されているため、それらに対応して図８に示す如き駆動回路が３０個設けられている。よって、３０本のフラッシュランプＦＬのそれぞれに流れる電流が対応するＩＧＢＴ９６によって個別にオンオフ制御されることとなる。
また、リフレクタ５２は、複数のフラッシュランプＦＬの上方にそれら全体を覆うように設けられている。リフレクタ５２の基本的な機能は、複数のフラッシュランプＦＬから出射されたフラッシュ光を熱処理空間６５の側に反射するというものである。リフレクタ５２はアルミニウム合金板にて形成されており、その表面（フラッシュランプＦＬに臨む側の面）はブラスト処理により粗面化加工が施されている。
チャンバー６の下方に設けられたハロゲン加熱部４は、筐体４１の内側に複数本（本実施形態では４０本）のハロゲンランプＨＬを内蔵している。ハロゲン加熱部４は、複数のハロゲンランプＨＬによってチャンバー６の下方から下側チャンバー窓６４を介して熱処理空間６５への光照射を行って半導体ウェハーＷを加熱する光照射部である。
図７は、複数のハロゲンランプＨＬの配置を示す平面図である。４０本のハロゲンランプＨＬは上下２段に分けて配置されている。保持部７に近い上段に２０本のハロゲンランプＨＬが配設されるとともに、上段よりも保持部７から遠い下段にも２０本のハロゲンランプＨＬが配設されている。各ハロゲンランプＨＬは、長尺の円筒形状を有する棒状ランプである。上段、下段ともに２０本のハロゲンランプＨＬは、それぞれの長手方向が保持部７に保持される半導体ウェハーＷの主面に沿って（つまり水平方向に沿って）互いに平行となるように配列されている。よって、上段、下段ともにハロゲンランプＨＬの配列によって形成される平面は水平面である。
また、図７に示すように、上段、下段ともに保持部７に保持される半導体ウェハーＷの中央部に対向する領域よりも周縁部に対向する領域におけるハロゲンランプＨＬの配設密度が高くなっている。すなわち、上下段ともに、ランプ配列の中央部よりも周縁部の方がハロゲンランプＨＬの配設ピッチが短い。このため、ハロゲン加熱部４からの光照射による加熱時に温度低下が生じやすい半導体ウェハーＷの周縁部により多い光量の照射を行うことができる。
また、上段のハロゲンランプＨＬからなるランプ群と下段のハロゲンランプＨＬからなるランプ群とが格子状に交差するように配列されている。すなわち、上段に配置された２０本のハロゲンランプＨＬの長手方向と下段に配置された２０本のハロゲンランプＨＬの長手方向とが互いに直交するように計４０本のハロゲンランプＨＬが配設されている。
ハロゲンランプＨＬは、ガラス管内部に配設されたフィラメントに通電することでフィラメントを白熱化させて発光させるフィラメント方式の光源である。ガラス管の内部には、窒素やアルゴン等の不活性ガスにハロゲン元素（ヨウ素、臭素等）を微量導入した気体が封入されている。ハロゲン元素を導入することによって、フィラメントの折損を抑制しつつフィラメントの温度を高温に設定することが可能となる。したがって、ハロゲンランプＨＬは、通常の白熱電球に比べて寿命が長くかつ強い光を連続的に照射できるという特性を有する。すなわち、ハロゲンランプＨＬは少なくとも１秒以上連続して発光する連続点灯ランプである。また、ハロゲンランプＨＬは棒状ランプであるため長寿命であり、ハロゲンランプＨＬを水平方向に沿わせて配置することにより上方の半導体ウェハーＷへの放射効率が優れたものとなる。
また、ハロゲン加熱部４の筐体４１内にも、２段のハロゲンランプＨＬの下側にリフレクタ４３が設けられている（図１）。リフレクタ４３は、複数のハロゲンランプＨＬから出射された光を熱処理空間６５の側に反射する。
制御部３は、熱処理装置１に設けられた上記の種々の動作機構を制御する。制御部３のハードウェアとしての構成は一般的なコンピュータと同様である。すなわち、制御部３は、各種演算処理を行う回路であるＣＰＵ、基本プログラムを記憶する読み出し専用のメモリであるＲＯＭ、各種情報を記憶する読み書き自在のメモリであるＲＡＭおよび制御用ソフトウェアやデータなどを記憶しておく磁気ディスクを備えて構成される。制御部３のＣＰＵが所定の処理プログラムを実行することによって熱処理装置１における処理が進行する。また、図８に示したように、制御部３は、パルス発生器３１および波形設定部３２を備える。上述のように、入力部３３からの入力内容に基づいて、波形設定部３２がパルス信号の波形を設定し、それに従ってパルス発生器３１がＩＧＢＴ９６のゲートにパルス信号を出力する。
上記の構成以外にも熱処理装置１は、半導体ウェハーＷの熱処理時にハロゲンランプＨＬおよびフラッシュランプＦＬから発生する熱エネルギーによるハロゲン加熱部４、フラッシュ加熱部５およびチャンバー６の過剰な温度上昇を防止するため、様々な冷却用の構造を備えている。例えば、チャンバー６の壁体には水冷管（図示省略）が設けられている。また、ハロゲン加熱部４およびフラッシュ加熱部５は、内部に気体流を形成して排熱する空冷構造とされている。また、上側チャンバー窓６３とランプ光放射窓５３との間隙にも空気が供給され、フラッシュ加熱部５および上側チャンバー窓６３を冷却する。
次に、熱処理装置１における半導体ウェハーＷの処理手順について説明する。ここで処理対象となる半導体ウェハーＷはイオン注入法により不純物（イオン）が添加された半導体基板である。図９は、熱処理装置１での処理対象となる半導体ウェハーＷに形成されたデバイス構造を示す図である。半導体ウェハーＷのシリコン（Ｓｉ）の基材１０１上にゲート絶縁膜１０２が形成されている。典型的には、ゲート絶縁膜１０２はシリコン酸化膜（ＳｉＯ２）である。そのゲート絶縁膜１０２の上にゲート電極１０３が形成されている。ゲート電極１０３には、金属またはポリシリコンが用いられる。ゲート電極１０３の両側方にはＳｉＮのサイドウォール１０４が形成されている。なお、ゲート絶縁膜１０２として、ＨｆＯ２等の高誘電率膜(high-k膜)を用いるようにしても良い。
シリコンの基材１０１の上面のうちゲート電極１０３の両側方がソース・ドレイン領域１０５となる。このソース・ドレイン領域１０５には、イオン注入装置によってイオンが打ち込まれている。不純物が注入されたソース・ドレイン領域１０５の表面にはＳｉＮのキャップ膜１０６が形成されている。このキャップ膜１０６は、例えばＡＬＤ(Atomic Layer Deposition)によって膜厚約５ｎｍに堆積されている。
また、シリコンの基材１０１の上面には、ソース・ドレイン領域１０５からさらにゲート電極１０３の下方に向けて突き出たエクステンション領域１０８と称される部位が形成されている。このエクステンション領域１０８においては、後述のアニール処理を行うときに図９に矢印ＡＲ９にて示すように、ソース・ドレイン領域１０５に導入された不純物がゲート電極１０３の下方に向けて拡散してくるのであるが、その不純物が拡散した部分とゲート電極１０３の下方とのオーバーラップ長が半導体デバイスの性能を決める重要なパラメータとなる。
図９に示すような構造を有する半導体ウェハーＷに対する熱処理が熱処理装置１によって行われる。以下、熱処理装置１における動作手順について説明する。熱処理装置１での動作手順は、制御部３が熱処理装置１の各動作機構を制御することにより進行する。
まず、給気のためのバルブ８４が開放されるとともに、排気用のバルブ８９，１９２が開放されてチャンバー６内に対する給排気が開始される。バルブ８４が開放されると、ガス供給孔８１から熱処理空間６５に窒素ガスが供給される。また、バルブ８９が開放されると、ガス排気孔８６からチャンバー６内の気体が排気される。これにより、チャンバー６内の熱処理空間６５の上部から供給された窒素ガスが下方へと流れ、熱処理空間６５の下部から排気される。
また、バルブ１９２が開放されることによって、搬送開口部６６からもチャンバー６内の気体が排気される。さらに、図示省略の排気機構によって移載機構１０の駆動部周辺の雰囲気も排気される。なお、熱処理装置１における半導体ウェハーＷの熱処理時には窒素ガスが熱処理空間６５に継続的に供給されており、その供給量は処理工程に応じて適宜変更される。
続いて、ゲートバルブ１８５が開いて搬送開口部６６が開放され、装置外部の搬送ロボットにより搬送開口部６６を介して図９に示す構造を有する半導体ウェハーＷがチャンバー６内の熱処理空間６５に搬入される。搬送ロボットによって搬入された半導体ウェハーＷは保持部７の直上位置まで進出して停止する。そして、移載機構１０の一対の移載アーム１１が退避位置から移載動作位置に水平移動して上昇することにより、リフトピン１２が貫通孔７９を通ってサセプター７４の上面から突き出て半導体ウェハーＷを受け取る。
半導体ウェハーＷがリフトピン１２に載置された後、搬送ロボットが熱処理空間６５から退出し、ゲートバルブ１８５によって搬送開口部６６が閉鎖される。そして、一対の移載アーム１１が下降することにより、半導体ウェハーＷは移載機構１０から保持部７のサセプター７４に受け渡されて水平姿勢にて下方より保持される。半導体ウェハーＷは、ゲート電極１０３等が形成された表面を上面として保持部７に保持される。また、半導体ウェハーＷは、サセプター７４の上面にて５個のガイドピン７６の内側に保持される。サセプター７４の下方にまで下降した一対の移載アーム１１は水平移動機構１３によって退避位置、すなわち凹部６２の内側に退避する。
半導体ウェハーＷが石英にて形成された保持部７によって水平姿勢にて下方より保持された後、ハロゲン加熱部４の４０本のハロゲンランプＨＬが一斉に点灯して予備加熱（アシスト加熱）が開始される。ハロゲンランプＨＬから出射されたハロゲン光は、石英にて形成された下側チャンバー窓６４およびサセプター７４を透過して半導体ウェハーＷの裏面（表面とは反対側の主面）から照射される。ハロゲンランプＨＬからの光照射を受けることによって半導体ウェハーＷが予備加熱されて温度が上昇する。なお、移載機構１０の移載アーム１１は凹部６２の内側に退避しているため、ハロゲンランプＨＬによる加熱の障害となることは無い。
ハロゲンランプＨＬによる予備加熱を行うときには、半導体ウェハーＷの温度が接触式温度計１３０によって測定されている。すなわち、熱電対を内蔵する接触式温度計１３０が保持部７に保持された半導体ウェハーＷの下面にサセプター７４の切り欠き部７７を介して接触して昇温中のウェハー温度を測定する。測定された半導体ウェハーＷの温度は制御部３に伝達される。制御部３は、ハロゲンランプＨＬからの光照射によって昇温する半導体ウェハーＷの温度が所定の予備加熱温度Ｔｐに到達したか否かを監視しつつ、ハロゲンランプＨＬの出力を制御する。すなわち、制御部３は、接触式温度計１３０による測定値に基づいて、半導体ウェハーＷの温度が予備加熱温度ＴｐとなるようにハロゲンランプＨＬの出力をフィードバック制御する。予備加熱温度Ｔｐは、半導体ウェハーＷに添加された不純物が熱により拡散する恐れのない、２００℃ないし８００℃程度、好ましくは３５０℃ないし６００℃程度とされる（本実施の形態では６００℃）。なお、ハロゲンランプＨＬからの光照射によって半導体ウェハーＷを昇温するときには、放射温度計１２０による温度測定は行わない。これは、ハロゲンランプＨＬから照射されるハロゲン光が放射温度計１２０に外乱光として入射し、正確な温度測定ができないためである。
半導体ウェハーＷの温度が予備加熱温度Ｔｐに到達した後、制御部３は半導体ウェハーＷをその予備加熱温度Ｔｐに暫時維持する。具体的には、接触式温度計１３０によって測定される半導体ウェハーＷの温度が予備加熱温度Ｔｐに到達した時点にて制御部３がハロゲンランプＨＬの出力を調整し、半導体ウェハーＷの温度をほぼ予備加熱温度Ｔｐに維持している。
このようなハロゲンランプＨＬによる予備加熱を行うことによって、半導体ウェハーＷの全体を予備加熱温度Ｔｐに均一に昇温している。ハロゲンランプＨＬによる予備加熱の段階においては、より放熱が生じやすい半導体ウェハーＷの周縁部の温度が中央部よりも低下する傾向にあるが、ハロゲン加熱部４におけるハロゲンランプＨＬの配設密度は、半導体ウェハーＷの中央部に対向する領域よりも周縁部に対向する領域の方が高くなっている。このため、放熱が生じやすい半導体ウェハーＷの周縁部に照射される光量が多くなり、予備加熱段階における半導体ウェハーＷの面内温度分布を均一なものとすることができる。さらに、チャンバー側部６１に装着された反射リング６９の内周面は鏡面とされているため、この反射リング６９の内周面によって半導体ウェハーＷの周縁部に向けて反射する光量が多くなり、予備加熱段階における半導体ウェハーＷの面内温度分布をより均一なものとすることができる。
半導体ウェハーＷの温度が予備加熱温度Ｔｐに到達して所定時間が経過した時点にてフラッシュ加熱部５のフラッシュランプＦＬから半導体ウェハーＷの表面にフラッシュ光照射を行う。フラッシュランプＦＬがフラッシュ光照射を行うに際しては、予め電源ユニット９５によってコンデンサ９３に電荷を蓄積しておく。そして、コンデンサ９３に電荷が蓄積された状態にて、制御部３のパルス発生器３１からＩＧＢＴ９６にパルス信号を出力してＩＧＢＴ９６をオンオフ駆動する。
パルス信号の波形は、パルス幅の時間（オン時間）とパルス間隔の時間（オフ時間）とをパラメータとして順次設定したレシピを入力部３３から入力することによって規定することができる。このようなレシピをオペレータが入力部３３から制御部３に入力すると、それに従って制御部３の波形設定部３２はオンオフを繰り返すパルス波形を設定する。そして、波形設定部３２によって設定されたパルス波形に従ってパルス発生器３１がパルス信号を出力する。その結果、ＩＧＢＴ９６のゲートには設定された波形のパルス信号が印加され、ＩＧＢＴ９６のオンオフ駆動が制御されることとなる。具体的には、ＩＧＢＴ９６のゲートに入力されるパルス信号がオンのときにはＩＧＢＴ９６がオン状態となり、パルス信号がオフのときにはＩＧＢＴ９６がオフ状態となる。
また、パルス発生器３１から出力するパルス信号がオンになるタイミングと同期して制御部３がトリガー回路９７を制御してトリガー電極９１に高電圧（トリガー電圧）を印加する。コンデンサ９３に電荷が蓄積された状態にてＩＧＢＴ９６のゲートにパルス信号が入力され、かつ、そのパルス信号がオンになるタイミングと同期してトリガー電極９１に高電圧が印加されることにより、パルス信号がオンのときにはガラス管９２内の両端電極間で必ず電流が流れ、そのときのキセノンの原子あるいは分子の励起によって光が放出される。
このようにしてフラッシュ加熱部５の３０本のフラッシュランプＦＬが発光し、保持部７に保持された半導体ウェハーＷの表面にフラッシュ光が照射される。ここで、ＩＧＢＴ９６を使用することなくフラッシュランプＦＬを発光させた場合には、コンデンサ９３に蓄積されていた電荷が１回の発光で消費され、フラッシュランプＦＬからの出力波形は幅が０．１ミリセカンドないし１０ミリセカンド程度の単純なシングルパルスとなる。これに対して、本実施の形態では、回路中にスイッチング素子たるＩＧＢＴ９６を接続してそのゲートにパルス信号を出力することにより、コンデンサ９３からフラッシュランプＦＬへの電荷の供給をＩＧＢＴ９６によって断続してフラッシュランプＦＬに流れる電流をオンオフ制御している。その結果、いわばフラッシュランプＦＬの発光がチョッパ制御されることとなり、コンデンサ９３に蓄積された電荷が分割して消費され、極めて短い時間の間にフラッシュランプＦＬが点滅を繰り返す。なお、回路を流れる電流値が完全に”０”になる前に次のパルスがＩＧＢＴ９６のゲートに印加されて電流値が再度増加するため、フラッシュランプＦＬが点滅を繰り返している間も発光出力が完全に”０”になるものではない。
ＩＧＢＴ９６によってフラッシュランプＦＬに流れる電流をオンオフ制御することにより、フラッシュランプＦＬの発光パターン（発光出力の時間波形）を自在に規定することができ、発光時間および発光強度を自由に調整することができる。ＩＧＢＴ９６のオンオフ駆動のパターンは、入力部３３から入力するパルス幅の時間とパルス間隔の時間とによって規定される。すなわち、フラッシュランプＦＬの駆動回路にＩＧＢＴ９６を組み込むことによって、入力部３３から入力するパルス幅の時間とパルス間隔の時間とを適宜に設定するだけで、フラッシュランプＦＬの発光パターンを自在に規定することができるのである。
具体的には、例えば、入力部３３から入力するパルス間隔の時間に対するパルス幅の時間の比率を大きくすると、フラッシュランプＦＬに流れる電流が増大して発光強度が強くなる。逆に、入力部３３から入力するパルス間隔の時間に対するパルス幅の時間の比率を小さくすると、フラッシュランプＦＬに流れる電流が減少して発光強度が弱くなる。また、入力部３３から入力するパルス間隔の時間とパルス幅の時間の比率を適切に調整すれば、フラッシュランプＦＬの発光強度が一定に維持される。さらに、入力部３３から入力するパルス幅の時間とパルス間隔の時間との組み合わせの総時間を長くすることによって、フラッシュランプＦＬに比較的長時間にわたって電流が流れ続けることとなり、フラッシュランプＦＬの発光時間が長くなる。なお、フラッシュランプＦＬの発光時間は長くても１秒以下である。
このようにしてフラッシュランプＦＬの発光パターンを自在に規定することによって、当該フラッシュランプＦＬからフラッシュ光照射を受ける半導体ウェハーＷの表面の温度変化パターン（表面温度の時間波形）をも調整することが可能となる。図１０は、第１実施形態における半導体ウェハーＷの表面温度の変化を示す図である。半導体ウェハーＷの温度が予備加熱温度Ｔｐに到達して所定時間が経過した時刻ｔ１にフラッシュランプＦＬからのフラッシュ光照射を開始する。フラッシュ光照射の開始直後は、パルス間隔の時間に対するパルス幅の時間の比率が大きく、フラッシュランプＦＬの発光強度も強くなって半導体ウェハーＷの表面温度も予備加熱温度Ｔｐから急速に昇温する。
時刻ｔ２に半導体ウェハーＷの表面温度が拡散温度Ｔｄに到達した時点でパルス間隔の時間に対するパルス幅の時間の比率が小さくなり、フラッシュランプＦＬの発光強度も低下して半導体ウェハーＷの表面温度が拡散温度Ｔｄに維持される。拡散温度Ｔｄは、ソース・ドレイン領域１０５に導入された不純物の拡散が生じる温度である。半導体ウェハーＷの少なくとも表面の材質がシリコンであれば、拡散温度Ｔｄは１１００℃以上１２５０℃以下である。拡散温度Ｔｄが１１００℃未満であると不純物がほとんど拡散せず、１２５０℃を超えると拡散速度は速くなりすぎる。
半導体ウェハーＷの表面温度は時刻ｔ２から時刻ｔ３まで拡散温度Ｔｄに維持される。半導体ウェハーＷの表面の拡散温度Ｔｄでの維持時間、つまり時刻ｔ２から時刻ｔ３までの間隔は１ミリ秒以上１０ミリ秒以下である。半導体ウェハーＷの表面温度が拡散温度Ｔｄに１ミリ秒以上１０ミリ秒以下維持されることによって、ソース・ドレイン領域１０５に導入された不純物がシリコンの基材１０１中を拡散する。不純物の一部は、図９の矢印ＡＲ９に示すように、ゲート電極１０３の下方に向けて拡散する。
時刻ｔ３にはパルス間隔の時間に対するパルス幅の時間の比率が再び大きくなり、フラッシュランプＦＬの発光強度も強くなって半導体ウェハーＷの表面温度が拡散温度Ｔｄから活性化温度Ｔａにまで急速に昇温する。活性化温度Ｔａは、ソース・ドレイン領域１０５に導入された不純物の活性化が生じる温度である。活性化温度Ｔａは拡散温度Ｔｄよりも約１００℃高温である（つまり、活性化温度Ｔａは１２００℃以上１３５０℃以下）。
半導体ウェハーＷの表面温度が活性化温度Ｔａにまで昇温されることによって、ソース・ドレイン領域１０５に導入された不純物が活性化される。時刻ｔ４に半導体ウェハーＷの表面温度が活性化温度Ｔａに到達した時点でＩＧＢＴ９６がオフ状態となってフラッシュランプＦＬの発光が停止する。フラッシュランプＦＬの発光が停止した後もハロゲンランプＨＬによる光照射は継続されているため、半導体ウェハーＷの表面温度は活性化温度Ｔａから予備加熱温度Ｔｐの近傍まで降温する。
フラッシュランプＦＬの発光が停止した後、所定時間経過後にハロゲンランプＨＬも消灯する。これにより、半導体ウェハーＷが予備加熱温度Ｔｐから急速に降温する。降温中の半導体ウェハーＷの温度は接触式温度計１３０または放射温度計１２０によって測定され、その測定結果は制御部３に伝達される。制御部３は、測定結果より半導体ウェハーＷの温度が所定温度まで降温したか否かを監視する。そして、半導体ウェハーＷの温度が所定以下にまで降温した後、移載機構１０の一対の移載アーム１１が再び退避位置から移載動作位置に水平移動して上昇することにより、リフトピン１２がサセプター７４の上面から突き出て熱処理後の半導体ウェハーＷをサセプター７４から受け取る。続いて、ゲートバルブ１８５により閉鎖されていた搬送開口部６６が開放され、リフトピン１２上に載置された半導体ウェハーＷが装置外部の搬送ロボットにより搬出され、熱処理装置１における半導体ウェハーＷの加熱処理が完了する。
第１実施形態においては、フラッシュランプＦＬの駆動回路にＩＧＢＴ９６を組み込み、フラッシュランプＦＬの発光パターンを自在に規定することによって、半導体ウェハーＷの表面の温度変化パターンを調整している。そして、半導体ウェハーＷの表面温度を予備加熱温度Ｔｐから一旦拡散温度Ｔｄにまで昇温し、１ミリ秒以上１０ミリ秒以下拡散温度Ｔｄに維持することによって、ソース・ドレイン領域１０５に導入された不純物がゲート電極１０３の下方に向けて僅かに拡散する。
上述した通り、不純物が拡散した部分とゲート電極１０３の下方とのオーバーラップ長が半導体デバイスの性能を決める重要なパラメータとなる。本実施形態のように、フラッシュランプＦＬの発光パターンを規定して半導体ウェハーＷの表面の温度変化パターンを自在に調整することができれば、拡散温度Ｔｄおよび半導体ウェハーＷの表面温度をその拡散温度Ｔｄに維持する時間を自由に調整することができ、ソース・ドレイン領域１０５に導入された不純物がゲート電極１０３の下方に向けて拡散する拡散長さを制御することが可能となる。
続いて、半導体ウェハーＷの表面温度を拡散温度Ｔｄから活性化温度Ｔａにまで昇温することによって、ソース・ドレイン領域１０５に導入された不純物が活性化される。すなわち、第１実施形態のようにすれば、ソース・ドレイン領域１０５に導入された不純物の活性化および不純物の拡散制御の双方を行うことができるのである。その結果、半導体デバイスを高性能化することが可能となる。
また、不純物が導入されたソース・ドレイン領域１０５の表面にキャップ膜１０６を形成しているため、熱処理装置１における半導体ウェハーＷの加熱処理中にソース・ドレイン領域１０５の表面から不純物が脱離して不純物濃度が低下するのを防止することができる。
＜第２実施形態＞
次に、本発明の第２実施形態について説明する。第２実施形態の熱処理装置１の構成は第１実施形態と全く同じである。また、第２実施形態の熱処理装置１における半導体ウェハーＷの処理手順も第１実施形態と概ね同様である。第２実施形態が第１実施形態と相違するのは、半導体ウェハーＷの表面の材質である。
第２実施形態においては、シリコンの基材上にゲルマニウム（Ｇｅ）をエピタキシャル成長させ、そのゲルマニウム層に図９に示すようなデバイス構造を形成している。すなわち、第２実施形態の半導体ウェハーＷの表面の材質はゲルマニウムであり、ゲルマニウムのソース・ドレイン領域１０５に不純物が導入されることとなる。そして、不純物が導入されたソース・ドレイン領域１０５の表面にはキャップ膜１０６が形成される。
表面がゲルマニウムの半導体ウェハーＷであっても、熱処理装置１における半導体ウェハーＷの処理手順は第１実施形態と概ね同様である。すなわち、ハロゲンランプＨＬによる予備加熱を行った後、フラッシュランプＦＬから半導体ウェハーＷの表面にフラッシュ光を照射して半導体ウェハーＷの表面温度を予備加熱温度Ｔｐから一旦拡散温度Ｔｄにまで昇温し、１ミリ秒以上１０ミリ秒以下拡散温度Ｔｄに維持する。続いて、フラッシュ光照射によって半導体ウェハーＷの表面温度を拡散温度Ｔｄから活性化温度Ｔａにまで昇温する。
但し、半導体ウェハーＷの表面の材質がゲルマニウムの場合、拡散温度Ｔｄは６００℃以上７５０℃以下である。これは、そもそもゲルマニウムの融点が約９４０℃であることに加えて、シリコンに比較してゲルマニウム中における不純物の拡散速度が速いためである。すなわち、拡散温度Ｔｄが７５０℃を超えると半導体ウェハーＷの表面温度を拡散温度Ｔｄに維持したときに不純物が過度に拡散することとなる。また、拡散温度Ｔｄが６００℃未満であると不純物がほとんど拡散しない。
また、半導体ウェハーＷの表面の材質がゲルマニウムの場合、活性化温度Ｔａは拡散温度Ｔｄよりも約１００℃高温の７００℃以上８５０℃以下である。なお、半導体ウェハーＷの表面の温度変化パターン自体は第１実施形態と同様である（図１０）。
第２実施形態においては、フラッシュランプＦＬの発光パターンを自在に規定することによって、半導体ウェハーＷの表面の温度変化パターンを調整している。そして、半導体ウェハーＷの表面温度を予備加熱温度Ｔｐから一旦拡散温度Ｔｄにまで昇温し、１ミリ秒以上１０ミリ秒以下拡散温度Ｔｄに維持することによって、ソース・ドレイン領域１０５に導入された不純物がゲート電極１０３の下方に向けて僅かに拡散する。フラッシュランプＦＬの発光パターンを規定して半導体ウェハーＷの表面の温度変化パターンを自在に調整することができれば、拡散温度Ｔｄおよび半導体ウェハーＷの表面温度をその拡散温度Ｔｄに維持する時間を自由に調整することができ、ソース・ドレイン領域１０５に導入された不純物がゲート電極１０３の下方に向けて拡散する拡散長さを制御することが可能となる。
続いて、半導体ウェハーＷの表面温度を拡散温度Ｔｄから活性化温度Ｔａにまで昇温することによって、ソース・ドレイン領域１０５に導入された不純物が活性化される。すなわち、第２実施形態においても、ソース・ドレイン領域１０５に導入された不純物の活性化および不純物の拡散制御の双方を行うことができる。
特に、ゲルマニウム中にヒ素（Ａｓ）、リン（Ｐ）等のＮ型ドーパントを不純物として導入した場合には、不純物の拡散速度が速い一方で活性化率が低い。このため、特許文献１に開示されるように、単に半導体ウェハーＷの表面温度を目標温度に１０ミリ秒程度維持すると、導入された不純物が過度に拡散することとなる。その一方、半導体ウェハーＷの表面温度を拡散に適した温度に維持した場合には不純物が活性化されないこととなる。そこで、本発明に係る技術により、半導体ウェハーＷの表面温度を一旦拡散温度Ｔｄにまで昇温し、１ミリ秒以上１０ミリ秒以下拡散温度Ｔｄに維持した後に、表面温度を活性化温度Ｔａにまで昇温するようにすれば、ゲルマニウムにＮ型ドーパントを不純物として導入した場合であっても不純物の活性化および不純物の拡散制御の双方を行うことができる。すなわち、本発明に係る技術は、表面がゲルマニウムの半導体ウェハーＷにＮ型ドーパントを不純物として導入した場合に特に好適である。
また、ゲルマニウム中のＮ型ドーパントは蒸気圧も高いため、加熱処理中にゲルマニウム層の表面から脱離しやすいのであるが、不純物が導入されたソース・ドレイン領域１０５の表面にキャップ膜１０６を形成することによって、不純物の脱離による不純物濃度の低下を防止することができる。
＜第３実施形態＞
次に、本発明の第３実施形態について説明する。第３実施形態の熱処理装置１の構成は第１実施形態と全く同じである。また、第３実施形態の熱処理装置１における半導体ウェハーＷの処理手順も第１実施形態と概ね同様である。第３実施形態が第１実施形態と相違するのは、フラッシュ光照射による半導体ウェハーＷの表面の温度変化パターンである。
図１１は、第３実施形態における半導体ウェハーＷの表面温度の変化を示す図である。第３実施形態においても、フラッシュランプＦＬの駆動回路にＩＧＢＴ９６を組み込み、フラッシュランプＦＬの発光パターンを自在に規定することによって、半導体ウェハーＷの表面の温度変化パターンを調整している。
第１実施形態と同様に、半導体ウェハーＷの温度が予備加熱温度Ｔｐに到達して所定時間が経過した時刻ｔ１にフラッシュランプＦＬからのフラッシュ光照射を開始する。時刻ｔ２に半導体ウェハーＷの表面温度が拡散温度Ｔｄに到達した時点でフラッシュランプＦＬの発光強度を低下させて半導体ウェハーＷの表面温度を時刻ｔ３まで拡散温度Ｔｄに維持する。
第３実施形態においては、時刻ｔ３にパルス間隔の時間に対するパルス幅の時間の比率をさらに小さくしてフラッシュランプＦＬの発光強度を低下させて半導体ウェハーＷの表面温度を拡散温度Ｔｄよりも低下させている。そして、時刻ｔ５にパルス間隔の時間に対するパルス幅の時間の比率が再び大きくなり、フラッシュランプＦＬの発光強度も強くなって半導体ウェハーＷの表面温度が活性化温度Ｔａにまで急速に昇温する。時刻ｔ４に半導体ウェハーＷの表面温度が活性化温度Ｔａに到達した時点でＩＧＢＴ９６がオフ状態となってフラッシュランプＦＬの発光が停止する。フラッシュ光照射による半導体ウェハーＷの表面の温度変化パターンを除く第３実施形態の残余の事項は第１実施形態と同じである。
第３実施形態においても、半導体ウェハーＷの表面温度を予備加熱温度Ｔｐから拡散温度Ｔｄにまで昇温し、１ミリ秒以上１０ミリ秒以下拡散温度Ｔｄに維持した後に、表面温度を活性化温度Ｔａにまで昇温しているため、第１実施形態と同様に、ソース・ドレイン領域１０５に導入された不純物の活性化および不純物の拡散制御の双方を行うことができる。
また、第３実施形態においては、半導体ウェハーＷの表面温度を拡散温度Ｔｄに維持した後に、一旦降温することによって、時刻ｔ２から時刻ｔ３の間に表面温度を拡散温度Ｔｄに維持することによって半導体ウェハーＷに蓄積された熱を放熱している。そして、その後、半導体ウェハーＷの表面温度を活性化温度Ｔａにまで昇温しているため、活性化処理後に半導体ウェハーＷの表面温度を迅速に降温させることができ、不純物の過度の拡散を抑制することができる。
＜第４実施形態＞
次に、本発明の第４実施形態について説明する。第４実施形態の熱処理装置１の構成は第１実施形態と全く同じである。また、第４実施形態の熱処理装置１における半導体ウェハーＷの処理手順も第１実施形態と概ね同様である。第４実施形態が第１実施形態と相違するのは、フラッシュ光照射による半導体ウェハーＷの表面の温度変化パターンである。
図１２は、第４実施形態における半導体ウェハーＷの表面温度の変化を示す図である。第４実施形態においても、フラッシュランプＦＬの駆動回路にＩＧＢＴ９６を組み込み、フラッシュランプＦＬの発光パターンを自在に規定することによって、半導体ウェハーＷの表面の温度変化パターンを調整している。
図１２に示すように、第４実施形態においては、第１実施形態と同様の温度変化パターンを２回繰り返している。すなわち、半導体ウェハーＷの表面温度を予備加熱温度Ｔｐから一旦拡散温度Ｔｄにまで昇温し、１ミリ秒以上１０ミリ秒以下拡散温度Ｔｄに維持した後に、表面温度を活性化温度Ｔａにまで昇温するという温度変化パターンを２回繰り返している。
第４実施形態のようにしても、半導体ウェハーＷの表面温度を拡散温度Ｔｄに維持した後に、表面温度を活性化温度Ｔａにまで昇温しているため、第１実施形態と同様に、ソース・ドレイン領域１０５に導入された不純物の活性化および不純物の拡散制御の双方を行うことができる。
＜変形例＞
以上、本発明の実施の形態について説明したが、この発明はその趣旨を逸脱しない限りにおいて上述したもの以外に種々の変更を行うことが可能である。例えば、第２実施形態では、シリコンの基材上にゲルマニウムをエピタキシャル成長させた半導体ウェハーＷを用いていたが、基材自体がゲルマニウムの半導体ウェハーＷであっても良い。すなわち、半導体ウェハーＷの少なくとも表面の材質がゲルマニウムであれば良い。上述したように、表面がゲルマニウムの半導体ウェハーＷにヒ素、リン等のＮ型ドーパントを不純物として導入した場合に本発明に係る技術は特に好適である。
また、第３実施形態および第４実施形態において処理対象となる半導体ウェハーＷは、表面がシリコンであってもゲルマニウムであっても良い。
また、少なくとも表面の材質がゲルマニウムの半導体ウェハーＷの場合には、半導体ウェハーＷの表面温度の変化パターンが図１３に示すようなものであっても良い。図１３に示す温度変化パターンでは、半導体ウェハーＷの表面温度を予備加熱温度Ｔｐから処理温度Ｔｘにまで昇温し、その処理温度Ｔｘに所定時間維持している。この処理温度Ｔｘは、第２実施形態の表面がゲルマニウムの半導体ウェハーＷの場合における拡散温度Ｔｄ（６００℃以上７５０℃以下）よりも高温である（例えば、８００℃）。表面のゲルマニウムにＮ型ドーパントが不純物として導入されている場合に、半導体ウェハーＷの表面温度を８００℃に加熱すると不純物の拡散速度が相当に速くなる。そこで、図１３に示す温度変化パターンにおいては、半導体ウェハーＷの表面温度を処理温度Ｔｘに維持する時間を０．１ミリ秒単位で微細に制御している。ＩＧＢＴ９６を用いてフラッシュランプＦＬの発光を制御すれば、このような０．１ミリ秒単位の微細な制御であっても容易に実現することができる。
半導体ウェハーＷの表面温度を処理温度Ｔｘに維持する時間を０．１ミリ秒単位で微細に制御すれば、不純物の拡散速度が速くても、ソース・ドレイン領域１０５に導入された不純物がゲート電極１０３の下方に向けて拡散する拡散長さを制御することが可能となる。また、半導体ウェハーＷの表面温度を第２実施形態の拡散温度Ｔｄよりも高温の処理温度Ｔｘにまで昇温すれば、不純物の活性化をも行うことができる。すなわち、図１３に示すような温度変化パターンであっても、ソース・ドレイン領域１０５に導入された不純物の活性化および不純物の拡散制御の双方を行うことができるのである。
また、上記各実施形態においては、フラッシュ加熱部５に３０本のフラッシュランプＦＬを備えるようにしていたが、これに限定されるものではなく、フラッシュランプＦＬの本数は任意の数とすることができる。また、フラッシュランプＦＬはキセノンフラッシュランプに限定されるものではなく、クリプトンフラッシュランプであっても良い。また、ハロゲン加熱部４に備えるハロゲンランプＨＬの本数も４０本に限定されるものではなく、任意の数とすることができる。
また、上記各実施形態においては、ハロゲンランプＨＬからのハロゲン光照射によって半導体ウェハーＷを予備加熱するようにしていたが、予備加熱の手法はこれに限定されるものではなく、ホットプレートに載置することによって半導体ウェハーＷを予備加熱するようにしても良い。
１ 熱処理装置
３ 制御部
４ ハロゲン加熱部
５ フラッシュ加熱部
６ チャンバー
７ 保持部
１０ 移載機構
３３ 入力部
６５ 熱処理空間
９３ コンデンサ
９５ 電源ユニット
９６ ＩＧＢＴ
１０２ ゲート絶縁膜
１０３ ゲート電極
１０５ ソース・ドレイン領域
１０６ キャップ膜
１０８ エクステンション領域
ＦＬ フラッシュランプ
ＨＬ ハロゲンランプ
Ｗ 半導体ウェハー

Claims (8)

  1. 不純物が導入された基板に対して光を照射することによって該基板を加熱する熱処理方法であって、
    前記基板に光を照射することによって前記基板の表面温度を不純物の拡散が生じる拡散温度に所定時間維持する拡散工程と、
    前記拡散工程の後、前記基板に光を照射することによって前記基板の表面温度を不純物の活性化が生じる活性化温度にまで昇温する活性化工程と、
    を備えることを特徴とする熱処理方法。
  2. 請求項１記載の熱処理方法において、
    前記活性化温度は前記拡散温度よりも高温であることを特徴とする熱処理方法。
  3. 請求項１または請求項２記載の熱処理方法において、
    前記拡散工程と前記活性化工程との間に、前記基板の表面温度を前記活性化温度よりも低下させる冷却工程をさらに備えることを特徴とする熱処理方法。
  4. 請求項１または請求項２記載の熱処理方法において、
    前記拡散工程と前記活性化工程とを複数回繰り返すことを特徴とする熱処理方法。
  5. 請求項１から請求項４のいずれかに記載の熱処理方法において、
    前記基板の表面の不純物が導入された領域にキャップ膜を成膜することを特徴とする熱処理方法。
  6. 請求項１から請求項５のいずれかに記載の熱処理方法において、
    前記拡散工程では、前記基板の表面温度を拡散温度に１ミリ秒以上１０ミリ秒以下維持することを特徴とする熱処理方法。
  7. 請求項１から請求項６のいずれかに記載の熱処理方法において、
    前記基板の少なくとも表面の材質はゲルマニウムであり、
    前記拡散温度は６００℃以上７５０℃以下であることを特徴とする熱処理方法。
  8. 請求項１から請求項６のいずれかに記載の熱処理方法において、
    前記基板の少なくとも表面の材質はシリコンであり、
    前記拡散温度は１１００℃以上１２５０℃以下であることを特徴とする熱処理方法。
JP2015207661A 2015-10-22 2015-10-22 熱処理方法 Active JP6598630B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015207661A JP6598630B2 (ja) 2015-10-22 2015-10-22 熱処理方法
TW105133108A TWI668763B (zh) 2015-10-22 2016-10-13 熱處理方法
US15/297,213 US10446397B2 (en) 2015-10-22 2016-10-19 Thermal processing method through light irradiation

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015207661A JP6598630B2 (ja) 2015-10-22 2015-10-22 熱処理方法

Publications (2)

Publication Number Publication Date
JP2017079296A true JP2017079296A (ja) 2017-04-27
JP6598630B2 JP6598630B2 (ja) 2019-10-30

Family

ID=58558904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015207661A Active JP6598630B2 (ja) 2015-10-22 2015-10-22 熱処理方法

Country Status (3)

Country Link
US (1) US10446397B2 (ja)
JP (1) JP6598630B2 (ja)
TW (1) TWI668763B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019181048A1 (ja) * 2018-03-20 2019-09-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
KR20200024081A (ko) * 2018-08-27 2020-03-06 가부시키가이샤 스크린 홀딩스 p형 질화갈륨계 반도체의 제조 방법 및 열처리 방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6847610B2 (ja) * 2016-09-14 2021-03-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
JP6837911B2 (ja) * 2017-05-17 2021-03-03 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
US11205578B2 (en) * 2017-10-18 2021-12-21 Texas Instruments Incorporated Dopant anneal with stabilization step for IC with matched devices
JP6960344B2 (ja) * 2018-01-26 2021-11-05 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP7032947B2 (ja) * 2018-02-13 2022-03-09 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP7032955B2 (ja) * 2018-02-28 2022-03-09 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP7041594B2 (ja) * 2018-06-20 2022-03-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置
JP7294858B2 (ja) * 2019-04-09 2023-06-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56146229A (en) * 1980-04-16 1981-11-13 Fujitsu Ltd Manufacture of germanium semiconductor device
JPH1131665A (ja) * 1997-07-11 1999-02-02 Hitachi Ltd 半導体集積回路装置の製造方法
JP2005142344A (ja) * 2003-11-06 2005-06-02 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JP2009188209A (ja) * 2008-02-06 2009-08-20 Panasonic Corp 不純物活性化熱処理方法及び熱処理装置
JP2011082439A (ja) * 2009-10-09 2011-04-21 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2011159713A (ja) * 2010-01-29 2011-08-18 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2014522576A (ja) * 2011-06-10 2014-09-04 マサチューセッツ インスティテュート オブ テクノロジー 半導体への高濃度活性ドーピングおよびこのようなドーピングにより生成される半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3699946B2 (ja) * 2002-07-25 2005-09-28 株式会社東芝 半導体装置の製造方法
US8460983B1 (en) * 2008-01-21 2013-06-11 Kovio, Inc. Method for modifying and controlling the threshold voltage of thin film transistors
JP5346484B2 (ja) * 2008-04-16 2013-11-20 大日本スクリーン製造株式会社 熱処理方法および熱処理装置
JP5356725B2 (ja) 2008-05-13 2013-12-04 大日本スクリーン製造株式会社 熱処理装置
JP5507195B2 (ja) * 2009-10-13 2014-05-28 大日本スクリーン製造株式会社 熱処理方法および熱処理装置
JP5507227B2 (ja) 2009-12-07 2014-05-28 大日本スクリーン製造株式会社 熱処理方法および熱処理装置
JP5698040B2 (ja) 2011-03-14 2015-04-08 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
TWI467660B (zh) * 2011-03-14 2015-01-01 Screen Holdings Co Ltd Heat treatment method and heat treatment device
JP5627736B2 (ja) * 2013-06-03 2014-11-19 大日本スクリーン製造株式会社 熱処理方法および熱処理装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56146229A (en) * 1980-04-16 1981-11-13 Fujitsu Ltd Manufacture of germanium semiconductor device
JPH1131665A (ja) * 1997-07-11 1999-02-02 Hitachi Ltd 半導体集積回路装置の製造方法
JP2005142344A (ja) * 2003-11-06 2005-06-02 Toshiba Corp 半導体装置の製造方法および半導体製造装置
JP2009188209A (ja) * 2008-02-06 2009-08-20 Panasonic Corp 不純物活性化熱処理方法及び熱処理装置
JP2011082439A (ja) * 2009-10-09 2011-04-21 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2011159713A (ja) * 2010-01-29 2011-08-18 Dainippon Screen Mfg Co Ltd 熱処理方法および熱処理装置
JP2014522576A (ja) * 2011-06-10 2014-09-04 マサチューセッツ インスティテュート オブ テクノロジー 半導体への高濃度活性ドーピングおよびこのようなドーピングにより生成される半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019181048A1 (ja) * 2018-03-20 2019-09-26 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
KR20200024081A (ko) * 2018-08-27 2020-03-06 가부시키가이샤 스크린 홀딩스 p형 질화갈륨계 반도체의 제조 방법 및 열처리 방법
KR102303332B1 (ko) 2018-08-27 2021-09-16 가부시키가이샤 스크린 홀딩스 p형 질화갈륨계 반도체의 제조 방법 및 열처리 방법

Also Published As

Publication number Publication date
US20170117152A1 (en) 2017-04-27
TW201715613A (zh) 2017-05-01
TWI668763B (zh) 2019-08-11
JP6598630B2 (ja) 2019-10-30
US10446397B2 (en) 2019-10-15

Similar Documents

Publication Publication Date Title
JP6598630B2 (ja) 熱処理方法
JP6539568B2 (ja) 熱処理方法および熱処理装置
JP6560550B2 (ja) 熱処理方法および熱処理装置
JP5955658B2 (ja) 熱処理方法および熱処理装置
JP5507274B2 (ja) 熱処理方法および熱処理装置
JP5951241B2 (ja) 熱処理方法および熱処理装置
JP6184697B2 (ja) 熱処理装置および熱処理方法
JP6473659B2 (ja) 熱処理方法および熱処理装置
JP2017017277A (ja) 熱処理装置および熱処理方法
JP2016058668A (ja) 半導体製造方法および半導体製造装置
JP2013073946A (ja) 熱処理方法
JP2018006637A (ja) 半導体装置の製造方法
US20180358234A1 (en) Heat treatment method by light irradiation
TW201822260A (zh) 摻雜物導入方法及熱處理方法
JP5955670B2 (ja) 熱処理方法
JP6810578B2 (ja) ドーパント導入方法および熱処理方法
JP2011119562A (ja) 熱処理方法および熱処理装置
JP2017092099A (ja) 熱処理方法および熱処理装置
US20170221715A1 (en) Method for forming junction in semiconductor
JP5797916B2 (ja) 熱処理方法および熱処理装置
JP2012199470A (ja) 熱処理方法および熱処理装置
JP2018018873A (ja) 熱処理方法
JP5944152B2 (ja) 熱処理方法および熱処理装置
JP6945703B2 (ja) ドーパント導入方法および熱処理方法
JP2018029128A (ja) ドーパント導入方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180626

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190417

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190910

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191001

R150 Certificate of patent or registration of utility model

Ref document number: 6598630

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250