KR102303332B1 - p형 질화갈륨계 반도체의 제조 방법 및 열처리 방법 - Google Patents

p형 질화갈륨계 반도체의 제조 방법 및 열처리 방법 Download PDF

Info

Publication number
KR102303332B1
KR102303332B1 KR1020190092345A KR20190092345A KR102303332B1 KR 102303332 B1 KR102303332 B1 KR 102303332B1 KR 1020190092345 A KR1020190092345 A KR 1020190092345A KR 20190092345 A KR20190092345 A KR 20190092345A KR 102303332 B1 KR102303332 B1 KR 102303332B1
Authority
KR
South Korea
Prior art keywords
gan substrate
heat treatment
chamber
flash
gallium nitride
Prior art date
Application number
KR1020190092345A
Other languages
English (en)
Other versions
KR20200024081A (ko
Inventor
히데아키 다니무라
다카히로 야마다
신이치 가토
다카유키 아오야마
Original Assignee
가부시키가이샤 스크린 홀딩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 스크린 홀딩스 filed Critical 가부시키가이샤 스크린 홀딩스
Publication of KR20200024081A publication Critical patent/KR20200024081A/ko
Application granted granted Critical
Publication of KR102303332B1 publication Critical patent/KR102303332B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2654—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds
    • H01L21/26546—Bombardment with radiation with high-energy radiation producing ion implantation in AIIIBV compounds of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3245—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering of AIIIBV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]

Abstract

[과제] p형 도펀트를 고효율로 활성화시킬 수 있는 기술을 제공한다.
[해결 수단] 질화갈륨(GaN)의 기판에 p형 도펀트로서 마그네슘을 주입한다. 그 GaN 기판을 질소 및 수소를 포함하는 분위기 중에서 할로겐 램프로부터의 광조사에 의해 예비 가열하고, 또한 플래시 램프로부터의 플래시광 조사에 의해 고온으로 극히 단시간 가열한다. 질소 및 수소를 포함하는 분위기 중에서 GaN 기판을 가열함으로써, 이탈한 질소를 보완하여 질소의 결핍을 방지할 수 있다. 또, GaN 기판에 수소를 공급하면서 가열 처리를 행할 수 있다. 또한, GaN 기판 중에 존재하고 있던 결정 결함을 회복시킬 수 있다. 이러한 결과, GaN 기판에 주입된 p형 도펀트를 고효율로 활성화시킬 수 있다.

Description

p형 질화갈륨계 반도체의 제조 방법 및 열처리 방법{METHOD FOR FABRICATING P-TYPE GALLIUM NITRIDE SEMICONDUCTOR AND METHOD OF HEAT TREATMENT}
본 발명은, 질화갈륨(GaN)의 기판에 주입된 p형 도펀트를 활성화시키는 p형 질화갈륨계 반도체의 제조 방법 및 열처리 방법에 관한 것이다.
질화갈륨계 화합물은, 청색의 광을 발광하는 발광 소자로서 주목됨과 함께, 전력 변환에 이용되는 파워 디바이스의 기간(基幹) 재료로서도 기대되고 있다. 예를 들면 특허문헌 1에는, 질화갈륨계 화합물에 첨가된 불순물을 활성화시켜 질화갈륨계 화합물 반도체를 제조하는 방법이 개시되어 있다.
일본국 특허공개 2007-42898호 공보
특허문헌 1에도 개시되어 있는 바와 같이, n형 질화갈륨계 반도체에 대해서는, n형 도펀트인 실리콘(Si) 등을 질화갈륨계 화합물 중에 함유시킴으로써, 비교적 용이하게 도펀트를 활성화시켜 고품질의 n형 질화갈륨계 반도체를 얻는 것이 가능하다. 한편, p형 질화갈륨계 반도체에 대해서는, 단지 p형 도펀트인 마그네슘(Mg) 등을 질화갈륨계 화합물 중에 함유시키는 것 만으로는, n형 질화갈륨계 반도체와 동일한 정도의 고품질의 것을 제조할 수는 없다. 그 이유는, 질화갈륨계 화합물 중에 있어서의 p형 도펀트의 활성화율이 낮은 것에 의한 것이다.
본 발명은, 상기 과제를 감안하여 이루어진 것이며, p형 도펀트를 고효율로 활성화시킬 수 있는 기술을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 청구항 1의 발명은, p형 질화갈륨계 반도체의 제조 방법에 있어서, 질화갈륨의 기판에 p형 도펀트를 주입하는 주입 공정과, 질소 및 수소를 포함하는 분위기 중에서 상기 기판에 1초 미만의 조사 시간으로 플래시광을 조사하여 상기 기판을 가열하는 가열 공정을 구비하는 것을 특징으로 한다.
또, 청구항 2의 발명은, 청구항 1의 발명에 따른 p형 질화갈륨계 반도체의 제조 방법에 있어서, 상기 질소 및 수소를 포함하는 분위기는 암모니아 분위기인 것을 특징으로 한다.
또, 청구항 3의 발명은, 청구항 1의 발명에 따른 p형 질화갈륨계 반도체의 제조 방법에 있어서, 상기 질소 및 수소를 포함하는 분위기는 포밍 가스 분위기인 것을 특징으로 한다.
또, 청구항 4의 발명은, 열처리 방법에 있어서, p형 도펀트가 주입된 질화갈륨의 기판을 챔버 내에 반입하는 반입 공정과, 상기 챔버 내에 질소 및 수소를 포함하는 분위기를 형성하는 분위기 형성 공정과, 상기 기판에 1초 미만의 조사 시간으로 플래시광을 조사하여 상기 기판을 가열하는 광조사 공정을 구비하는 것을 특징으로 한다.
또, 청구항 5의 발명은, 청구항 4의 발명에 따른 열처리 방법에 있어서, 상기 질소 및 수소를 포함하는 분위기는 암모니아 분위기인 것을 특징으로 한다.
또, 청구항 6의 발명은, 청구항 4의 발명에 따른 열처리 방법에 있어서, 상기 질소 및 수소를 포함하는 분위기는 포밍 가스 분위기인 것을 특징으로 한다.
청구항 1 내지 청구항 3의 발명에 의하면, 질소 및 수소를 포함하는 분위기 중에서 p형 도펀트가 주입된 질화갈륨의 기판에 1초 미만의 조사 시간으로 플래시광을 조사하여 기판을 가열하기 때문에, 기판으로부터의 질소의 결핍을 억제하면서 기판에 수소를 공급하여 가열 처리를 행할 수 있어, p형 도펀트를 고효율로 활성화시킬 수 있다.
청구항 4 내지 청구항 6의 발명에 의하면, 질소 및 수소를 포함하는 분위기 중에서 p형 도펀트가 주입된 질화갈륨의 기판에 1초 미만의 조사 시간으로 플래시광을 조사하여 기판을 가열하기 때문에, 기판으로부터의 질소의 결핍을 억제하면서 기판에 수소를 공급하여 가열 처리를 행할 수 있어, p형 도펀트를 고효율로 활성화시킬 수 있다.
도 1은 본 발명에 따른 열처리 방법을 실시할 때에 사용하는 열처리 장치의 구성을 나타내는 종단면도이다.
도 2는 유지부의 전체 외관을 나타내는 사시도이다.
도 3은 서셉터의 평면도이다.
도 4는 서셉터의 단면도이다.
도 5는 이재(移栽) 기구의 평면도이다.
도 6은 이재 기구의 측면도이다.
도 7은 복수의 할로겐 램프의 배치를 나타내는 평면도이다.
도 8은 본 발명에 따른 p형 질화갈륨계 반도체의 제조 방법의 순서를 나타내는 플로차트이다.
도 9는 GaN 기판을 재치판에 재치(載置)한 상태를 나타내는 도면이다.
이하, 도면을 참조하면서 본 발명의 실시의 형태에 대해서 상세하게 설명한다.
우선, 본 발명에 따른 열처리 방법을 실시하기 위한 열처리 장치에 대해서 설명한다. 도 1은, 본 발명에 따른 열처리 방법을 실시할 때에 사용하는 열처리 장치(1)의 구성을 나타내는 종단면도이다. 도 1의 열처리 장치(1)는, 질화갈륨의 기판(GaN 기판)(W)에 플래시광 조사를 행함으로써 그 GaN 기판(W)을 가열하는 플래시 램프 어닐링 장치이다. 또한, 도 1 및 이후의 각 도면에 있어서는, 용이한 이해를 위해, 필요에 따라 각 부의 치수나 수를 과장 또는 간략화하여 그리고 있다.
열처리 장치(1)는, GaN 기판(W)을 수용하는 챔버(6)와, 복수의 플래시 램프(FL)를 내장하는 플래시 가열부(5)와, 복수의 할로겐 램프(HL)를 내장하는 할로겐 가열부(4)를 구비한다. 챔버(6)의 상측에 플래시 가열부(5)가 설치됨과 함께, 하측에 할로겐 가열부(4)가 설치되어 있다. 또, 열처리 장치(1)는, 챔버(6)의 내부에, GaN 기판(W)을 수평 자세로 유지하는 유지부(7)와, 유지부(7)와 장치 외부 사이에서 GaN 기판(W)의 수도(受渡)를 행하는 이재 기구(10)를 구비한다. 또한, 열처리 장치(1)는, 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)에 설치된 각 동작 기구를 제어하여 GaN 기판(W)의 열처리를 실행시키는 제어부(3)를 구비한다.
챔버(6)는, 통형의 챔버 측부(61)의 상하에 석영제의 챔버 창을 장착하여 구성되어 있다. 챔버 측부(61)는 상하가 개구된 개략 통형상을 가지고 있으며, 상측 개구에는 상측 챔버 창(63)이 장착되어 폐색되고, 하측 개구에는 하측 챔버 창(64)이 장착되어 폐색되어 있다. 챔버(6)의 천정부를 구성하는 상측 챔버 창(63)은, 석영에 의해 형성된 원판형상 부재이며, 플래시 가열부(5)로부터 출사된 플래시광을 챔버(6) 내에 투과하는 석영창으로서 기능한다. 또, 챔버(6)의 바닥부를 구성하는 하측 챔버 창(64)도, 석영에 의해 형성된 원판형상 부재이며, 할로겐 가열부(4)로부터의 광을 챔버(6) 내에 투과하는 석영창으로서 기능한다.
또, 챔버 측부(61)의 내측의 벽면의 상부에는 반사 링(68)이 장착되고, 하부에는 반사 링(69)이 장착되어 있다. 반사 링(68, 69)은, 모두 원환형으로 형성되어 있다. 상측의 반사 링(68)은, 챔버 측부(61)의 상측으로부터 끼워넣음으로써 장착된다. 한편, 하측의 반사 링(69)은, 챔버 측부(61)의 하측으로부터 끼워넣어 도시 생략한 나사로 고정함으로써 장착된다. 즉, 반사 링(68, 69)은, 모두 착탈 가능하게 챔버 측부(61)에 장착되는 것이다. 챔버(6)의 내측 공간, 즉 상측 챔버 창(63), 하측 챔버 창(64), 챔버 측부(61) 및 반사 링(68, 69)에 의해 둘러싸이는 공간이 열처리 공간(65)으로서 규정된다.
챔버 측부(61)에 반사 링(68, 69)이 장착됨으로써, 챔버(6)의 내벽면에 오목부(62)가 형성된다. 즉, 챔버 측부(61)의 내벽면 중 반사 링(68, 69)이 장착되어 있지 않은 중앙 부분과, 반사 링(68)의 하단면과, 반사 링(69)의 상단면으로 둘러싸인 오목부(62)가 형성된다. 오목부(62)는, 챔버(6)의 내벽면에 수평 방향을 따라 원환형으로 형성되어, GaN 기판(W)을 유지하는 유지부(7)를 둘러싼다. 챔버 측부(61) 및 반사 링(68, 69)은, 강도와 내열성이 우수한 금속 재료(예를 들면, 스테인리스 스틸)로 형성되어 있다.
또, 챔버 측부(61)에는, 챔버(6)에 대해 GaN 기판(W)의 반입 및 반출을 행하기 위한 반송 개구부(노구(爐口))(66)가 형성되어 있다. 반송 개구부(66)는, 게이트 밸브(185)에 의해 개폐 가능하게 되어 있다. 반송 개구부(66)는 오목부(62)의 외주면에 연통 접속되어 있다. 이 때문에, 게이트 밸브(185)가 반송 개구부(66)를 개방하고 있을 때에는, 반송 개구부(66)로부터 오목부(62)를 통과하여 열처리 공간(65)으로의 GaN 기판(W)의 반입 및 열처리 공간(65)으로부터의 GaN 기판(W)의 반출을 행할 수 있다. 또, 게이트 밸브(185)가 반송 개구부(66)를 폐쇄하면 챔버(6) 내의 열처리 공간(65)이 밀폐 공간이 된다.
또한, 챔버 측부(61)에는, 관통 구멍(61a)이 형성되어 있다. 챔버 측부(61)의 외벽면의 관통 구멍(61a)이 형성되어 있는 부위에는 방사 온도계(20)가 부착되어 있다. 관통 구멍(61a)은, 후술하는 서셉터(74)에 유지된 재치판(91)의 하면으로부터 방사된 적외광을 방사 온도계(20)로 이끌기 위한 원통형의 구멍이다. 관통 구멍(61a)은, 그 관통 방향의 축이 서셉터(74)의 주면과 교차하도록, 수평 방향에 대해 경사져 형성되어 있다. 관통 구멍(61a)의 열처리 공간(65)에 면하는 측의 단부에는, 방사 온도계(20)가 측정 가능한 파장 영역의 적외광을 투과시키는 불화바륨 재료로 이루어지는 투명창(21)이 장착되어 있다.
또, 챔버(6)의 내벽 상부에는 열처리 공간(65)에 처리 가스를 공급하는 가스 공급 구멍(81)이 형성되어 있다. 가스 공급 구멍(81)은, 오목부(62)보다 상측 위치에 형성되어 있으며, 반사 링(68)에 형성되어 있어도 된다. 가스 공급 구멍(81)은 챔버(6)의 측벽 내부에 원환형으로 형성된 완충 공간(82)을 통하여 가스 공급관(83)에 연통 접속되어 있다. 가스 공급관(83)은 처리 가스 공급원(85)에 접속되어 있다. 또, 가스 공급관(83)의 경로 도중에는 밸브(84)가 끼워져 있다. 밸브(84)가 개방되면, 처리 가스 공급원(85)으로부터 완충 공간(82)에 처리 가스가 송급된다. 완충 공간(82)에 유입된 처리 가스는, 가스 공급 구멍(81)보다 유체 저항이 작은 완충 공간(82) 내를 퍼지도록 흘러 가스 공급 구멍(81)으로부터 열처리 공간(65) 내로 공급된다. 처리 가스로서는, 예를 들면 암모니아(NH3), 또는, 수소(H2)와 질소(N2)의 혼합 가스인 포밍 가스를 이용할 수 있다. 또, 처리 가스 공급원(85)은, 불활성 가스로서의 질소를 열처리 공간(65)에 공급할 수도 있다.
한편, 챔버(6)의 내벽 하부에는 열처리 공간(65) 내의 기체를 배기하는 가스 배기 구멍(86)이 형성되어 있다. 가스 배기 구멍(86)은, 오목부(62)보다 하측 위치에 형성되어 있으며, 반사 링(69)에 형성되어 있어도 된다. 가스 배기 구멍(86)은 챔버(6)의 측벽 내부에 원환형으로 형성된 완충 공간(87)을 통하여 가스 배기관(88)에 연통 접속되어 있다. 가스 배기관(88)은 배기부(190)에 접속되어 있다. 또, 가스 배기관(88)의 경로 도중에는 밸브(89)가 끼워져 있다. 밸브(89)가 개방되면, 열처리 공간(65)의 기체가 가스 배기 구멍(86)으로부터 완충 공간(87)을 거쳐 가스 배기관(88)으로 배출된다. 또한, 가스 공급 구멍(81) 및 가스 배기 구멍(86)은, 챔버(6)의 둘레 방향을 따라 복수 형성되어 있어도 되고, 슬릿형인 것이어도 된다. 또, 처리 가스 공급원(85) 및 배기부(190)는, 열처리 장치(1)에 설치된 기구여도 되고, 열처리 장치(1)가 설치되는 공장의 유틸리티여도 된다.
또, 반송 개구부(66)의 선단에도 열처리 공간(65) 내의 기체를 배출하는 가스 배기관(191)이 접속되어 있다. 가스 배기관(191)은 밸브(192)를 통하여 배기부(190)에 접속되어 있다. 밸브(192)를 개방함으로써, 반송 개구부(66)를 통하여 챔버(6) 내의 기체가 배기된다.
도 2는, 유지부(7)의 전체 외관을 나타내는 사시도이다. 유지부(7)는, 기대(基臺) 링(71), 연결부(72) 및 서셉터(74)를 구비하여 구성된다. 기대 링(71), 연결부(72) 및 서셉터(74)는 모두 석영으로 형성되어 있다. 즉, 유지부(7)의 전체가 석영으로 형성되어 있다.
기대 링(71)은 원환형상으로부터 일부가 결락된 원호형상의 석영 부재이다. 이 결락 부분은, 후술하는 이재 기구(10)의 이재 아암(11)과 기대 링(71)의 간섭을 막기 위해 설치되어 있다. 기대 링(71)은 오목부(62)의 저면에 재치됨으로써, 챔버(6)의 벽면에 지지되게 된다(도 1 참조). 기대 링(71)의 상면에, 그 원환형상의 둘레 방향을 따라 복수의 연결부(72)(본 실시 형태에서는 4개)가 세워 설치된다. 연결부(72)도 석영의 부재이며, 용접에 의해 기대 링(71)에 고착된다.
서셉터(74)는 기대 링(71)에 설치된 4개의 연결부(72)에 의해 지지된다. 도 3은, 서셉터(74)의 평면도이다. 또, 도 4는, 서셉터(74)의 단면도이다. 서셉터(74)는, 유지 플레이트(75), 가이드 링(76) 및 복수의 지지 핀(77)을 구비한다. 유지 플레이트(75)는, 석영으로 형성된 대략 원형의 평판형상 부재이다. 유지 플레이트(75)의 직경은 GaN 기판(W)의 직경보다 크다. 즉, 유지 플레이트(75)는, GaN 기판(W)보다 큰 평면 사이즈를 가진다.
유지 플레이트(75)의 상면 주연부에 가이드 링(76)이 설치되어 있다. 가이드 링(76)은, GaN 기판(W)을 재치하는 재치판(91)(도 9 참조)의 직경보다 큰 내경을 가지는 원환형상의 부재이다. 예를 들면, 재치판(91)의 직경이 φ300mm인 경우, 가이드 링(76)의 내경은 φ320mm이다. 가이드 링(76)의 내주는, 유지 플레이트(75)로부터 상방을 향하여 넓어지는 테이퍼면으로 되어 있다. 가이드 링(76)은, 유지 플레이트(75)와 동일한 석영으로 형성된다. 가이드 링(76)은, 유지 플레이트(75)의 상면에 용착하도록 해도 되고, 별도 가공한 핀 등에 의해 유지 플레이트(75)에 고정하도록 해도 된다. 혹은, 유지 플레이트(75)와 가이드 링(76)을 일체의 부재로서 가공하도록 해도 된다.
유지 플레이트(75)의 상면 중 가이드 링(76)보다 내측의 영역이 GaN 기판(W)을 재치한 재치판(91)을 유지하는 평면형의 유지면(75a)이 된다. 유지 플레이트(75)의 유지면(75a)에는, 복수의 지지 핀(77)이 세워 설치되어 있다. 본 실시 형태에 있어서는, 유지면(75a)의 외주원(가이드 링(76)의 내주원)과 동심원의 둘레 상을 따라서 30° 마다 합계 12개의 지지 핀(77)이 세워 설치되어 있다. 12개의 지지 핀(77)을 배치한 원의 직경(대향하는 지지 핀(77) 사이의 거리)은 재치판(91)의 직경보다 작아, 재치판(91)의 직경이 φ300mm이면 φ270mm~φ280mm(본 실시 형태에서는 φ270mm)이다. 각각의 지지 핀(77)은 석영으로 형성되어 있다. 복수의 지지 핀(77)은, 유지 플레이트(75)의 상면에 용접에 의해 설치하도록 해도 되고, 유지 플레이트(75)와 일체로 가공하도록 해도 된다.
도 2로 돌아와, 기대 링(71)에 세워 설치된 4개의 연결부(72)와 서셉터(74)의 유지 플레이트(75)의 주연부가 용접에 의해 고착된다. 즉, 서셉터(74)와 기대 링(71)은 연결부(72)에 의해 고정적으로 연결되어 있다. 이러한 유지부(7)의 기대 링(71)이 챔버(6)의 벽면에 지지됨으로써, 유지부(7)가 챔버(6)에 장착된다. 유지부(7)가 챔버(6)에 장착된 상태에 있어서는, 서셉터(74)의 유지 플레이트(75)는 수평 자세(법선이 연직 방향과 일치하는 자세)가 된다. 즉, 유지 플레이트(75)의 유지면(75a)은 수평면이 된다.
GaN 기판(W)을 재치한 재치판(91)은, 챔버(6)에 장착된 유지부(7)의 서셉터(74) 상에 수평 자세로 재치되어 유지된다. 이 때, 재치판(91)은 유지 플레이트(75) 상에 세워 설치된 12개의 지지 핀(77)에 의해 지지되어 서셉터(74)에 유지된다. 보다 엄밀하게는, 12개의 지지 핀(77)의 상단부가 재치판(91)의 하면에 접촉하여 당해 재치판(91)을 지지한다. 12개의 지지 핀(77)의 높이(지지 핀(77)의 상단으로부터 유지 플레이트(75)의 유지면(75a)까지의 거리)는 균일하기 때문에, 12개의 지지 핀(77)에 의해 재치판(91)을 수평 자세로 지지할 수 있다.
또, 재치판(91)은 복수의 지지 핀(77)에 의해 유지 플레이트(75)의 유지면(75a)으로부터 소정의 간격을 두고 지지되게 된다. 지지 핀(77)의 높이보다 가이드 링(76)의 두께가 크다. 따라서, 복수의 지지 핀(77)에 의해 지지된 재치판(91)의 수평 방향의 위치 어긋남은 가이드 링(76)에 의해 방지된다.
또, 도 2 및 도 3에 나타내는 바와 같이, 서셉터(74)의 유지 플레이트(75)에는, 상하로 관통하여 개구부(78)가 형성되어 있다. 개구부(78)는, 방사 온도계(20)가 재치판(91)의 하면으로부터 방사되는 방사광(적외광)을 수광하기 위해 설치되어 있다. 즉, 방사 온도계(20)가 개구부(78) 및 챔버 측부(61)의 관통 구멍(61a)에 장착된 투명창(21)을 통하여 재치판(91)의 하면으로부터 방사된 광을 수광하여 당해 재치판(91)의 온도를 측정한다. 또한, 서셉터(74)의 유지 플레이트(75)에는, 후술하는 이재 기구(10)의 리프트 핀(12)이 재치판(91)의 수도를 위해 관통하는 4개의 관통 구멍(79)이 형성되어 있다.
도 5는, 이재 기구(10)의 평면도이다. 또, 도 6은, 이재 기구(10)의 측면도이다. 이재 기구(10)는, 2개의 이재 아암(11)을 구비한다. 이재 아암(11)은, 대체로 원환형의 오목부(62)를 따르는 원호형상으로 되어 있다. 각각의 이재 아암(11)에는 2개의 리프트 핀(12)이 세워 설치되어 있다. 이재 아암(11) 및 리프트 핀(12)은 석영으로 형성되어 있다. 각 이재 아암(11)은 수평 이동 기구(13)에 의해 회전 이동 가능하게 되어 있다. 수평 이동 기구(13)는, 한 쌍의 이재 아암(11)을 유지부(7)에 대해 재치판(91)의 이재를 행하는 이재 동작 위치(도 5의 실선 위치)와 유지부(7)에 유지된 재치판(91)과 평면에서 보았을 때 겹치지 않는 퇴피 위치(도 5의 2점 쇄선 위치) 사이에서 수평 이동시킨다. 수평 이동 기구(13)로서는, 개별의 모터에 의해 각 이재 아암(11)을 각각 회동시키는 것이어도 되고, 링크 기구를 이용하여 1개의 모터에 의해 한 쌍의 이재 아암(11)을 연동시켜 회동시키는 것이어도 된다.
또, 한 쌍의 이재 아암(11)은, 승강 기구(14)에 의해 수평 이동 기구(13)와 함께 승강 이동된다. 승강 기구(14)가 한 쌍의 이재 아암(11)을 이재 동작 위치에서 상승시키면, 합계 4개의 리프트 핀(12)이 서셉터(74)에 형성된 관통 구멍(79)(도 2, 3 참조)을 통과하여, 리프트 핀(12)의 상단이 서셉터(74)의 상면으로부터 돌출된다. 한편, 승강 기구(14)가 한 쌍의 이재 아암(11)을 이재 동작 위치에서 하강시켜 리프트 핀(12)을 관통 구멍(79)으로부터 빼내고, 수평 이동 기구(13)가 한 쌍의 이재 아암(11)을 열도록 이동시키면 각 이재 아암(11)이 퇴피 위치로 이동한다. 한 쌍의 이재 아암(11)의 퇴피 위치는, 유지부(7)의 기대 링(71)의 바로 윗쪽이다. 기대 링(71)은 오목부(62)의 저면에 재치되어 있기 때문에, 이재 아암(11)의 퇴피 위치는 오목부(62)의 내측이 된다. 또한, 이재 기구(10)의 구동부(수평 이동 기구(13) 및 승강 기구(14))가 설치되어 있는 부위의 근방에도 도시 생략한 배기 기구가 설치되어 있으며, 이재 기구(10)의 구동부 주변의 분위기가 챔버(6)의 외부에 배출되도록 구성되어 있다.
도 1로 돌아와, 챔버(6)의 상방에 설치된 플래시 가열부(5)는, 하우징(51)의 내측에, 복수개(본 실시 형태에서는 30개)의 크세논 플래시 램프(FL)로 이루어지는 광원과, 그 광원의 상방을 덮도록 설치된 리플렉터(52)를 구비하여 구성된다. 또, 플래시 가열부(5)의 하우징(51)의 저부에는 램프광 방사창(53)이 장착되어 있다. 플래시 가열부(5)의 바닥부를 구성하는 램프광 방사창(53)은, 석영에 의해 형성된 판형의 석영창이다. 플래시 가열부(5)가 챔버(6)의 상방에 설치됨으로써, 램프광 방사창(53)이 상측 챔버 창(63)과 서로 대향하게 된다. 플래시 램프(FL)는 챔버(6)의 상방으로부터 램프광 방사창(53) 및 상측 챔버 창(63)을 통하여 열처리 공간(65)에 플래시광을 조사한다.
복수의 플래시 램프(FL)는, 각각이 길이가 긴 원통형상을 가지는 봉형 램프이며, 각각의 길이 방향이 유지부(7)에 유지되는 GaN 기판(W)의 주면을 따라(즉 수평 방향을 따라) 서로 평행이 되도록 평면형으로 배열되어 있다. 따라서, 플래시 램프(FL)의 배열에 의해 형성되는 평면도 수평면이다. 복수의 플래시 램프(FL)가 배열되는 영역은 GaN 기판(W)의 평면 사이즈보다 크다.
크세논 플래시 램프(FL)는, 그 내부에 크세논 가스가 봉입되고 그 양단부에 콘덴서에 접속된 양극 및 음극이 배치된 원통형상의 유리관(방전관)과, 그 유리관의 외주면 상에 부설된 트리거 전극을 구비한다. 크세논 가스는 전기적으로는 절연체이기 때문에, 콘덴서에 전하가 축적되어 있었다고 해도 통상의 상태에서는 유리관 내에 전기는 흐르지 않는다. 그러나, 트리거 전극에 고전압을 인가하여 절연을 파괴한 경우에는, 콘덴서에 축적된 전기가 유리관 내에 순간적으로 흐르고, 그 때의 크세논의 원자 혹은 분자의 여기에 의해 광이 방출된다. 이와 같은 크세논 플래시 램프(FL)에 있어서는, 미리 콘덴서에 축적되어 있던 정전 에너지가 0.1밀리세컨드 내지 100밀리세컨드와 같은 극히 짧은 광펄스로 변환되기 때문에, 할로겐 램프(HL)와 같은 연속 점등의 광원에 비해 극히 강한 광을 조사할 수 있다는 특징을 가진다. 즉, 플래시 램프(FL)는, 1초 미만의 극히 짧은 시간에 순간적으로 발광하는 펄스 발광 램프이다. 또한, 플래시 램프(FL)의 발광 시간은, 플래시 램프(FL)에 전력 공급을 행하는 램프 전원의 코일 상수에 의해 조정할 수 있다.
또, 리플렉터(52)는, 복수의 플래시 램프(FL)의 상방에 그들 전체를 덮도록 설치되어 있다. 리플렉터(52)의 기본적인 기능은, 복수의 플래시 램프(FL)로부터 출사된 플래시광을 열처리 공간(65)의 측으로 반사한다는 것이다. 리플렉터(52)는 알루미늄 합금판으로 형성되어 있으며, 그 표면(플래시 램프(FL)에 면하는 측의 면)은 블라스트 처리에 의해 조면화 가공이 실시되어 있다.
챔버(6)의 하방에 설치된 할로겐 가열부(4)는, 하우징(41)의 내측에 복수개(본 실시 형태에서는 40개)의 할로겐 램프(HL)를 내장하고 있다. 할로겐 가열부(4)는, 복수의 할로겐 램프(HL)에 의해 챔버(6)의 하방으로부터 하측 챔버 창(64)을 통하여 열처리 공간(65)으로의 광조사를 행하여 GaN 기판(W)을 가열한다.
도 7은, 복수의 할로겐 램프(HL)의 배치를 나타내는 평면도이다. 40개의 할로겐 램프(HL)는 상하 2단으로 나누어 배치되어 있다. 유지부(7)에 가까운 상단에 20개의 할로겐 램프(HL)가 배치됨과 함께, 상단보다 유지부(7)로부터 먼 하단에도 20개의 할로겐 램프(HL)가 배치되어 있다. 각 할로겐 램프(HL)는, 길이가 긴 원통형상을 가지는 봉형 램프이다. 상단, 하단 모두 20개의 할로겐 램프(HL)는, 각각의 길이 방향이 유지부(7)에 유지되는 GaN 기판(W)의 주면을 따라(즉 수평 방향을 따라) 서로 평행이 되도록 배열되어 있다. 따라서, 상단, 하단 모두 할로겐 램프(HL)의 배열에 의해 형성되는 평면은 수평면이다.
또, 도 7에 나타내는 바와 같이, 상단, 하단 모두 유지부(7)에 유지되는 재치판(91)의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역에 있어서의 할로겐 램프(HL)의 배치 밀도가 높아져 있다. 즉, 상하단 모두, 램프 배열의 중앙부보다 주연부가 할로겐 램프(HL)의 배치 피치가 짧다. 이 때문에, 할로겐 가열부(4)로부터의 광조사에 의한 가열 시에 온도 저하가 생기기 쉬운 재치판(91)의 주연부에 의해 많은 광량의 조사를 행할 수 있다.
또, 상단의 할로겐 램프(HL)로 이루어지는 램프군과 하단의 할로겐 램프(HL)로 이루어지는 램프군이 격자형으로 교차하도록 배열되어 있다. 즉, 상단에 배치된 20개의 할로겐 램프(HL)의 길이 방향과 하단에 배치된 20개의 할로겐 램프(HL)의 길이 방향이 서로 직교하도록 합계 40개의 할로겐 램프(HL)가 배치되어 있다.
할로겐 램프(HL)는, 유리관 내부에 배치된 필라멘트에 통전함으로써 필라멘트를 백열화시켜 발광시키는 필라멘트 방식의 광원이다. 유리관의 내부에는, 질소나 아르곤 등의 불활성 가스에 할로겐 원소(요오드, 브롬 등)를 미량 도입한 기체가 봉입되어 있다. 할로겐 원소를 도입함으로써, 필라멘트의 파손을 억제하면서 필라멘트의 온도를 고온으로 설정하는 것이 가능해진다. 따라서, 할로겐 램프(HL)는, 통상의 백열 전구에 비해 수명이 길고 또한 강한 광을 연속적으로 조사할 수 있다는 특성을 가진다. 즉, 할로겐 램프(HL)는 적어도 1초 이상 연속해서 발광하는 연속 점등 램프이다. 또, 할로겐 램프(HL)는 봉형 램프이기 때문에 장수명이며, 할로겐 램프(HL)를 수평 방향을 따르게 하여 배치함으로써 상방의 재치판(91)으로의 방사 효율이 우수한 것이 된다.
또, 할로겐 가열부(4)의 하우징(41) 내에도, 2단의 할로겐 램프(HL)의 하측에 리플렉터(43)가 설치되어 있다(도 1). 리플렉터(43)는, 복수의 할로겐 램프(HL)로부터 출사된 광을 열처리 공간(65)의 측으로 반사한다.
제어부(3)는, 열처리 장치(1)에 설치된 상기의 다양한 동작 기구를 제어한다. 제어부(3)의 하드웨어로서의 구성은 일반적인 컴퓨터와 동일하다. 즉, 제어부(3)는, 각종 연산 처리를 행하는 회로인 CPU, 기본 프로그램을 기억하는 읽어내기 전용의 메모리인 ROM, 각종 정보를 기억하는 읽고 쓰기 가능한 메모리인 RAM 및 제어용 소프트웨어나 데이터 등을 기억해 두는 자기 디스크를 구비하고 있다. 제어부(3)의 CPU가 소정의 처리 프로그램을 실행함으로써 열처리 장치(1)에 있어서의 처리가 진행된다.
상기의 구성 이외에도 열처리 장치(1)는, GaN 기판(W)의 열처리 시에 할로겐 램프(HL) 및 플래시 램프(FL)로부터 발생하는 열에너지에 의한 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)의 과잉한 온도 상승을 방지하기 위해, 다양한 냉각용의 구조를 구비하고 있다. 예를 들면, 챔버(6)의 벽체에는 수냉관(도시 생략)이 설치되어 있다. 또, 할로겐 가열부(4) 및 플래시 가열부(5)는, 내부에 기체류(流)를 형성하여 배열(排熱)하는 공냉 구조로 되어 있다. 또, 상측 챔버 창(63)과 램프광 방사창(53)의 간극에도 공기가 공급되어, 플래시 가열부(5) 및 상측 챔버 창(63)을 냉각한다.
다음에, 본 발명에 따른 p형 질화갈륨계 반도체의 제조 방법에 대해서 설명한다. 도 8은, 본 발명에 따른 p형 질화갈륨계 반도체의 제조 방법의 순서를 나타내는 플로차트이다. 우선, 처리 대상이 되는 GaN 기판(W)에는, 공지의 이온 주입법을 이용하여 p형 도펀트인 마그네슘(Mg)이 주입된다(단계 S1). p형 도펀트의 주입은, 열처리 장치(1)와는 다른 이온 주입 장치를 이용하여 행해진다. 또, p형 도펀트의 주입 조건(도스량, 주입 에너지 등)은, 특별히 한정되는 것이 아니라, 적당한 값으로 할 수 있다. 또, p형 도펀트의 주입 시의 GaN 기판(W)의 온도를 고온으로 하는, 이른바 고온 주입이어도 된다.
처리 대상이 되는 GaN 기판(W)은, 직경 약 50mm(2인치)의 원판형상의 질화갈륨 웨이퍼이며, 전형적인 실리콘의 반도체 웨이퍼(직경 300mm)와 비교하면 현저하게 작다. 이 때문에, 본 실시 형태에 있어서는, GaN 기판(W)을 재치판(91)에 재치한 상태로 열처리 장치(1)에서 처리하도록 하고 있다. 도 9는, GaN 기판(W)을 재치판(91)에 재치한 상태를 나타내는 도면이다. 재치판(91)은, 직경 300mm의 원판형상의 부재이다. 재치판(91)은, 예를 들면 탄화규소(SiC)로 형성된다. 재치판(91)의 상면 중앙부에는 직경 약 50mm의 원형의 오목부가 형성되어 있으며, 그 오목부에 GaN 기판(W)이 끼워넣어지도록 재치된다. 그리고, 재치판(91)에 재치된 상태의 GaN 기판(W)에 대해 열처리 장치(1)에 의해 열처리가 행해진다. 재치판(91)의 사이즈는 전형적인 실리콘의 반도체 웨이퍼와 동일한 정도이기 때문에, 실리콘의 반도체 웨이퍼를 취급하는 열처리 장치(1)에서 GaN 기판(W)의 열처리를 행할 수 있다. 이하, 열처리 장치(1)에 있어서의 GaN 기판(W)의 열처리에 대해서 설명한다. 이하에 설명하는 열처리 장치(1)의 처리 순서는, 제어부(3)가 열처리 장치(1)의 각 동작 기구를 제어함으로써 진행된다.
우선, 재치판(91)에 재치된 상태의 GaN 기판(W)이 열처리 장치(1)의 챔버(6) 내에 반입된다(단계 S2). 구체적으로는, 게이트 밸브(185)가 열리고 반송 개구부(66)가 개방되어, 장치 외부의 반송 로봇에 의해 반송 개구부(66)를 통하여 GaN 기판(W)을 재치한 재치판(91)이 챔버(6) 내의 열처리 공간(65)에 반입된다. 이 때에, 밸브(84)를 개방하여 챔버(6) 내에 질소 가스를 공급하고, 반송 개구부(66)로부터 질소 가스를 유출시켜 GaN 기판(W)의 반입에 수반하는 외부 분위기의 유입을 최소한으로 억제하도록 해도 된다.
반송 로봇에 의해 반입된 재치판(91)은 유지부(7)의 바로 윗쪽 위치까지 진출하고 정지한다. 그리고, 이재 기구(10)의 한 쌍의 이재 아암(11)이 퇴피 위치로부터 이재 동작 위치로 수평 이동하여 상승함으로써, 리프트 핀(12)이 관통 구멍(79)을 통과하여 서셉터(74)의 유지 플레이트(75)의 상면으로부터 돌출되어 GaN 기판(W)을 재치한 재치판(91)을 수취한다. 이 때, 리프트 핀(12)은 지지 핀(77)의 상단보다 상방으로까지 상승한다.
GaN 기판(W)을 재치한 재치판(91)이 리프트 핀(12)에 재치된 후, 반송 로봇이 열처리 공간(65)으로부터 퇴출하고, 게이트 밸브(185)에 의해 반송 개구부(66)가 폐쇄된다. 그리고, 한 쌍의 이재 아암(11)이 하강함으로써, 재치판(91)은 이재 기구(10)로부터 유지부(7)의 서셉터(74)에 수도되어 수평 자세로 하방으로부터 유지된다. 재치판(91)은, 유지 플레이트(75) 상에 세워 설치된 복수의 지지 핀(77)에 의해 지지되어 서셉터(74)에 유지된다. 또, p형 도펀트가 주입된 GaN 기판(W)의 표면을 상면을 향하여 재치판(91)은 유지부(7)에 유지된다. 복수의 지지 핀(77)에 의해 지지된 재치판(91)의 이면(GaN 기판(W)이 재치되는 것과는 반대측의 면)과 유지 플레이트(75)의 유지면(75a) 사이에는 소정의 간격이 형성된다. 서셉터(74)의 하방으로까지 하강한 한 쌍의 이재 아암(11)은 수평 이동 기구(13)에 의해 퇴피 위치, 즉 오목부(62)의 내측으로 퇴피한다.
또, 게이트 밸브(185)에 의해 반송 개구부(66)가 폐쇄되어 열처리 공간(65)이 밀폐 공간이 된 후, 챔버(6) 내에 질소 및 수소를 포함하는 분위기가 형성된다(단계 S3). 여기서, 본 발명에 있어서의 질소 및 수소를 포함하는 분위기란, 원소로서의 질소 및 수소를 포함하는 것이다. 즉, 질소 및 수소를 포함하는 분위기는, 반드시 분자의 질소(N2) 및 수소(H2)를 포함하지 않아도 된다. 본 실시 형태에 있어서는, 밸브(84)가 개방되어 처리 가스 공급원(85)으로부터 열처리 공간(65)에 암모니아(NH3)가 처리 가스로서 공급된다. 암모니아는, 원소로서의 질소 및 수소를 포함한다. 또, 밸브(89)가 개방되어 가스 배기 구멍(86)으로부터 챔버(6) 내의 기체가 배기된다. 이것에 의해, 챔버(6) 내의 열처리 공간(65)의 상부로부터 공급된 처리 가스가 하방으로 흘러 열처리 공간(65)의 하부로부터 배기되어, 챔버(6) 내가 암모니아 분위기로 치환된다. 챔버(6) 내에 형성된 암모니아 분위기 중에 있어서의 암모니아의 농도는, 적당한 값으로 할 수 있어, 예를 들면 100%여도 된다. 또한, 치환 효율을 높이기 위해, 챔버(6) 내를 일단 대기압 미만으로까지 감압하고 나서 챔버(6) 내에 암모니아를 공급하도록 해도 된다.
챔버(6) 내에 암모니아 분위기가 형성된 후, 할로겐 가열부(4)의 40개의 할로겐 램프(HL)가 일제히 점등되어 예비 가열(어시스트 가열)이 개시된다(단계 S4). 할로겐 램프(HL)로부터 출사된 할로겐광은, 석영으로 형성된 하측 챔버 창(64) 및 서셉터(74)를 투과하여 GaN 기판(W)을 재치한 재치판(91)의 하면에 조사된다. 재치판(91)은, SiC로 형성되어 있기 때문에, 할로겐 램프(HL)로부터 출사된 광을 양호하게 흡수하여 승온된다. 그리고, 승온된 재치판(91)으로부터의 열전도에 의해 GaN 기판(W)이 예비 가열되게 된다. 또한, 이재 기구(10)의 이재 아암(11)은 오목부(62)의 내측으로 퇴피하고 있기 때문에, 할로겐 램프(HL)에 의한 가열의 장해가 되는 일은 없다.
할로겐 램프(HL)에 의한 예비 가열을 행할 때는, GaN 기판(W)을 재치하는 재치판(91)의 온도가 방사 온도계(20)에 의해 측정되어 있다. 즉, 서셉터(74)에 유지된 재치판(91)의 하면으로부터 개구부(78)를 통하여 방사된 적외광을 투명창(21)을 통과시켜 방사 온도계(20)가 수광하여 승온 중의 재치판(91)의 온도를 측정한다. 측정된 재치판(91)의 온도는 제어부(3)에 전달된다. 제어부(3)는, 할로겐 램프(HL)로부터의 광조사에 의해 승온하는 재치판(91)의 온도가 목표 온도(T1)에 도달했는지 아닌지를 감시하면서, 할로겐 램프(HL)의 출력을 제어한다. 즉, 제어부(3)는, 방사 온도계(20)에 의한 측정값에 의거하여, 재치판(91)의 온도가 목표 온도(T1)가 되도록 할로겐 램프(HL)의 출력을 피드백 제어한다. 목표 온도(T1)는, 900℃ 이상 1000℃ 이하이다.
재치판(91)의 온도가 목표 온도(T1)에 도달한 후, 제어부(3)는 재치판(91)의 온도가 그 목표 온도(T1)를 유지하도록 할로겐 램프(HL)의 출력을 조정한다. 구체적으로는, 방사 온도계(20)에 의해 측정되는 재치판(91)의 온도가 목표 온도(T1)에 도달한 시점에서 제어부(3)가 할로겐 램프(HL)의 출력을 조정하여, 재치판(91)의 온도를 거의 목표 온도(T1)로 유지한다. 할로겐 램프(HL)로부터의 광조사에 의해 재치판(91)이 목표 온도(T1)로 유지됨으로써, 재치판(91)으로부터의 열전도에 의해 GaN 기판(W)이 균일하게 예비 가열된다.
재치판(91)의 온도가 목표 온도(T1)에 도달하고 나서 소정 시간이 경과한 시점에서 플래시 가열부(5)의 플래시 램프(FL)로부터 GaN 기판(W)의 표면에 플래시광 조사를 행한다(단계 S5). 이 때, 플래시 램프(FL)로부터 방사되는 플래시광의 일부는 직접 챔버(6) 내를 향하고, 다른 일부는 일단 리플렉터(52)에 의해 반사되고 나서 챔버(6) 내를 향하며, 이들 플래시광의 조사에 의해 GaN 기판(W)의 플래시 가열이 행해진다.
플래시 가열은, 플래시 램프(FL)로부터의 플래시광(섬광) 조사에 의해 행해지기 때문에, GaN 기판(W)의 표면 온도를 단시간에 상승시킬 수 있다. 즉, 플래시 램프(FL)로부터 조사되는 플래시광은, 미리 콘덴서에 축적되어 있던 정전 에너지가 극히 짧은 광펄스로 변환된, 조사 시간이 0.1밀리세컨드 이상 100밀리세컨드 이하 정도의 극히 짧고 강한 섬광이다. 그리고, 플래시 램프(FL)로부터의 플래시광 조사에 의해, p형 도펀트가 주입된 GaN 기판(W)의 표면은 순간적으로 처리 온도(T2)로까지 승온된 후, 급속히 강온된다. 처리 온도(T2)는, 상기의 목표 온도(T1)보다 높고, 1400℃ 이상이다. GaN 기판(W)의 표면이 순간적으로 처리 온도(T2)로까지 가열됨으로써, 주입된 p형 도펀트가 활성화된다. 또한, 도펀트의 활성화에 필요로 하는 시간은 극히 짧기 때문에, 단시간의 플래시 가열이어도 도펀트의 활성화에는 충분하다.
질화갈륨을 고온으로 가열하면, 비교적 용이하게 질소가 이탈하는 것이 알려져 있다. 이 때문에, 예를 들면, 질화갈륨의 표면에 캡층을 설치함으로써 질소의 이탈을 방지하는 것이 시도되고 있다. 본 실시 형태에 있어서는, 조사 시간이 극히 짧은 플래시광을 GaN 기판(W)에 조사함으로써 GaN 기판(W)의 표면을 목표 온도(T1)로부터 처리 온도(T2)로까지 플래시 가열하고 있기 때문에, GaN 기판(W)이 고온이 되어 있는 시간은 짧고, 그와 같은 질소의 이탈을 최소한으로 억제할 수 있다. 또, 미소하게 질소가 이탈했다고 해도, 암모니아 분위기 중(즉, 질소를 포함하는 분위기 중)에서 GaN 기판(W)을 목표 온도(T1)로부터 처리 온도(T2)로까지 플래시 가열하고 있기 때문에, 이탈한 질소를 분위기 중으로부터 보완하면서 가열 처리를 행할 수 있다. 그 결과, 캡층 등을 설치하지 않고, GaN 기판(W)으로부터 질소가 결핍되는 것을 방지하여 p형 도펀트의 활성화 효율을 높일 수 있다.
또, 본 실시 형태에 있어서는, 암모니아 분위기 중(즉, 수소를 포함하는 분위기 중)에서 GaN 기판(W)을 플래시 가열하고 있기 때문에, GaN 중에 수소를 공급하면서 가열 처리를 행할 수 있다. 이것에 의해, GaN 기판(W)에 주입된 p형 도펀트를 고효율로 활성화시킬 수 있다.
또한, 본 실시 형태에 있어서는, 플래시 가열에 의해 GaN 기판(W)의 표면을 1400℃ 이상의 고온으로 가열하고 있다. 이것에 의해, 도펀트 주입 시에 생긴 GaN 기판(W)의 결정의 결함이 회복되어, 그것에 의해서도 p형 도펀트의 활성화 효율을 높일 수 있다.
플래시 가열에 의해 p형 도펀트가 활성화된 후, 챔버(6) 내의 분위기가 치환된다(단계 S6). 구체적으로는, 밸브(84)를 폐지함과 함께, 밸브(89)를 개방하여 챔버(6) 내의 암모니아 분위기를 배출하여 챔버(6) 내를 대기압 미만으로 감압한 후, 밸브(84)를 개방하여 챔버(6) 내에 질소를 공급한다. 이것에 의해, 챔버(6) 내가 암모니아 분위기로부터 불활성 가스인 질소의 분위기로 치환된다.
그 후, 할로겐 램프(HL)도 소등함으로써, GaN 기판(W) 및 재치판(91)이 급속히 강온된다. 강온 중의 재치판(91)의 온도는 방사 온도계(20)에 의해 측정되고, 그 측정 결과는 제어부(3)에 전달된다. 제어부(3)는, 방사 온도계(20)의 측정 결과로부터 재치판(91)의 온도가 소정 온도까지 강온되었는지 아닌지를 감시한다. 그리고, 재치판(91)의 온도가 소정 이하로까지 강온된 후, 이재 기구(10)의 한 쌍의 이재 아암(11)이 다시 퇴피 위치로부터 이재 동작 위치로 수평 이동하여 상승함으로써, 리프트 핀(12)이 서셉터(74)의 상면으로부터 돌출되어 열처리 후의 GaN 기판(W)을 재치한 재치판(91)을 서셉터(74)로부터 수취한다. 계속해서, 게이트 밸브(185)에 의해 폐쇄되어 있던 반송 개구부(66)가 개방되어, 리프트 핀(12) 상에 재치된 재치판(91)이 장치 외부의 반송 로봇에 의해 반출되고, 열처리 장치(1)에 있어서의 GaN 기판(W)의 가열 처리가 완료된다(단계 S7).
본 실시 형태에 있어서는, 질소 및 수소를 포함하는 분위기 중에서 플래시광을 조사하여 p형 도펀트가 주입된 GaN 기판(W)의 표면을 1400℃ 이상의 고온으로 플래시 가열하고 있다. 이것에 의해, 가열 처리 시에 GaN 기판(W)으로부터 질소가 결핍되는 것을 방지할 수 있다. 또, GaN 기판(W)에 수소를 공급하면서 가열 처리를 행할 수 있다. 또, GaN 기판(W) 중에 존재하고 있던 결정 결함을 회복시킬 수 있다. 그리고, 이들의 결과로서, GaN 기판(W)에 주입된 p형 도펀트를 고효율로 활성화시킬 수 있어, 고품질의 p형 질화갈륨계 반도체를 제조할 수 있다.
또, GaN 기판(W)으로부터 질소가 이탈하는 것을 방지하기 위한 캡층 등을 설치하는 공정이 불필요해져, 제조 비용을 삭감하는 것이 가능해진다.
이상, 본 발명의 실시의 형태에 대해서 설명했지만, 이 발명은 그 취지를 일탈하지 않는 한에 있어서 상술한 것 이외에 다양한 변경을 행하는 것이 가능하다. 예를 들면, 상기 실시 형태에 있어서는, 암모니아 분위기 중에서 GaN 기판(W)의 플래시 가열을 행하고 있었지만, 이것에 한정되는 것이 아니라, 수소와 질소의 혼합 가스인 포밍 가스의 분위기 중에서 플래시광을 조사하여 GaN 기판(W)의 플래시 가열을 행하도록 해도 된다. 포밍 가스 분위기도, 원소로서의 질소 및 수소를 포함하는 분위기이다. 따라서, 포밍 가스의 분위기 중에서 플래시광을 조사하여 GaN 기판(W)을 플래시 가열함으로써, 상기 실시 형태와 동일한 효과를 얻을 수 있어, p형 도펀트를 고효율로 활성화시킬 수 있다. 또한, 포밍 가스 중에 있어서의 수소의 농도는 최대 4%이다. 요컨데, 질소 및 수소를 포함하는 분위기 중에서 GaN 기판(W)에 플래시광을 조사하여 GaN 기판(W)을 가열하도록 하면 된다.
또, GaN 기판(W)의 사이즈는, 직경 약 50mm로 한정되는 것이 아니라, 예를 들면 직경 약 100mm(4인치)여도 된다.
또, 재치판(91)의 재질은 탄화규소로 한정되는 것이 아니라, 예를 들면 실리콘(Si)이어도 된다. 무엇보다, 플래시 가열 시에 GaN 기판(W)이 1400℃ 이상의 고온으로 가열되면 실리콘(융점 1414℃)의 재치판(91)에서는 용융될 염려가 있기 때문에, 재치판(91)은 탄화규소(융점 2730℃)로 형성하는 것이 바람직하다.
또, 상기 실시 형태에 있어서는, 플래시 가열부(5)에 30개의 플래시 램프(FL)를 구비하도록 하고 있었지만, 이것에 한정되는 것이 아니라, 플래시 램프(FL)의 개수는 임의의 수로 할 수 있다. 또, 플래시 램프(FL)는 크세논 플래시 램프로 한정되는 것이 아니라, 크립톤 플래시 램프여도 된다. 또, 할로겐 가열부(4)에 구비하는 할로겐 램프(HL)의 개수도 40개로 한정되는 것이 아니라, 임의의 수로 할 수 있다.
또, 상기 실시 형태에 있어서는, 1초 이상 연속해서 발광하는 연속 점등 램프로서, 필라멘트 방식의 할로겐 램프(HL)를 이용하여 GaN 기판(W)의 예비 가열을 행하고 있었지만, 이것에 한정되는 것이 아니라, 할로겐 램프(HL) 대신에 방전형의 아크 램프(예를 들면, 크세논 아크 램프)를 연속 점등 램프로서 이용하여 예비 가열을 행하도록 해도 된다.
1 열처리 장치 3 제어부
4 할로겐 가열부 5 플래시 가열부
6 챔버 7 유지부
10 이재 기구 65 열처리 공간
74 서셉터 75 유지 플레이트
77 지지 핀 85 처리 가스 공급원
91 재치판 FL 플래시 램프
HL 할로겐 램프 W GaN 기판

Claims (6)

  1. 질화갈륨의 기판에 p형 도펀트를 주입하는 주입 공정과,
    질소 및 수소를 포함하는 분위기 중에서 상기 기판에 0.1밀리세컨드 이상 1초 미만의 조사 시간으로 플래시광을 조사하여 상기 기판을 가열하는 가열 공정을 구비하는 것을 특징으로 하는 p형 질화갈륨계 반도체의 제조 방법.
  2. 청구항 1에 있어서,
    상기 질소 및 수소를 포함하는 분위기는 암모니아 분위기인 것을 특징으로 하는 p형 질화갈륨계 반도체의 제조 방법.
  3. 청구항 1에 있어서,
    상기 질소 및 수소를 포함하는 분위기는 포밍 가스 분위기인 것을 특징으로 하는 p형 질화갈륨계 반도체의 제조 방법.
  4. p형 도펀트가 주입된 질화갈륨의 기판을 챔버 내에 반입하는 반입 공정과,
    상기 챔버 내에 질소 및 수소를 포함하는 분위기를 형성하는 분위기 형성 공정과,
    상기 분위기 중에서 상기 기판에 0.1밀리세컨드 이상 1초 미만의 조사 시간으로 플래시광을 조사하여 상기 기판을 가열하는 광조사 공정을 구비하는 것을 특징으로 하는 열처리 방법.
  5. 청구항 4에 있어서,
    상기 질소 및 수소를 포함하는 분위기는 암모니아 분위기인 것을 특징으로 하는 열처리 방법.
  6. 청구항 4에 있어서,
    상기 질소 및 수소를 포함하는 분위기는 포밍 가스 분위기인 것을 특징으로 하는 열처리 방법.
KR1020190092345A 2018-08-27 2019-07-30 p형 질화갈륨계 반도체의 제조 방법 및 열처리 방법 KR102303332B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018158435A JP7228976B2 (ja) 2018-08-27 2018-08-27 ｐ型窒化ガリウム系半導体の製造方法および熱処理方法
JPJP-P-2018-158435 2018-08-27

Publications (2)

Publication Number Publication Date
KR20200024081A KR20200024081A (ko) 2020-03-06
KR102303332B1 true KR102303332B1 (ko) 2021-09-16

Family

ID=69586274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190092345A KR102303332B1 (ko) 2018-08-27 2019-07-30 p형 질화갈륨계 반도체의 제조 방법 및 열처리 방법

Country Status (5)

Country Link
US (1) US10985021B2 (ko)
JP (1) JP7228976B2 (ko)
KR (1) KR102303332B1 (ko)
CN (1) CN110867371A (ko)
TW (1) TWI732238B (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150099350A1 (en) * 2013-10-07 2015-04-09 Applied Materials, Inc. Enabling high activation of dopants in indium-aluminum-galium-nitride material system using hot implantation and nanosecond annealing
JP2017079296A (ja) 2015-10-22 2017-04-27 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP2017147368A (ja) 2016-02-18 2017-08-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3398031B2 (ja) * 1997-11-28 2003-04-21 古河電気工業株式会社 ｐ型ＧａＮ系化合物半導体の製造方法
KR20010095397A (ko) * 2000-03-30 2001-11-07 양계모 공동 도펀트들이 도핑된 갈륨질화막 및 그 제조방법
KR20020056566A (ko) 2000-12-29 2002-07-10 조장연 질화 갈륨계 반도체 박막의 피형 활성화 방법
US20070010072A1 (en) * 2005-07-09 2007-01-11 Aviza Technology, Inc. Uniform batch film deposition process and films so produced
JP4980594B2 (ja) 2005-08-03 2012-07-18 京セラ株式会社 Ｐ型窒化ガリウム系化合物半導体の製造方法
KR20130011933A (ko) * 2011-07-20 2013-01-30 울트라테크 인크. ＧａＮ ＬＥＤ 및 이것의 고속 어닐링 방법
KR20130023069A (ko) * 2011-08-24 2013-03-07 울트라테크 인크. ＧａＮ ＬＥＤ 및 이것의 고속 열 어닐링 방법
JP5996409B2 (ja) * 2012-12-12 2016-09-21 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置および熱処理方法
FR3026558B1 (fr) * 2014-09-26 2018-03-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede d'activation de dopants dans une couche semi-conductrice a base de gan
JP6560550B2 (ja) 2015-07-06 2019-08-14 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置
JP6668847B2 (ja) * 2016-03-15 2020-03-18 富士電機株式会社 半導体装置および半導体装置の製造方法
JP6576289B2 (ja) * 2016-04-04 2019-09-18 富士フイルム株式会社 内視鏡用対物光学系および内視鏡
JP6810578B2 (ja) * 2016-11-18 2021-01-06 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法
JP6768481B2 (ja) 2016-12-12 2020-10-14 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法および熱処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150099350A1 (en) * 2013-10-07 2015-04-09 Applied Materials, Inc. Enabling high activation of dopants in indium-aluminum-galium-nitride material system using hot implantation and nanosecond annealing
JP2017079296A (ja) 2015-10-22 2017-04-27 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法
JP2017147368A (ja) 2016-02-18 2017-08-24 株式会社Ｓｃｒｅｅｎホールディングス 熱処理装置

Also Published As

Publication number Publication date
TW202009991A (zh) 2020-03-01
US20200066532A1 (en) 2020-02-27
JP7228976B2 (ja) 2023-02-27
CN110867371A (zh) 2020-03-06
US10985021B2 (en) 2021-04-20
TWI732238B (zh) 2021-07-01
JP2020035790A (ja) 2020-03-05
KR20200024081A (ko) 2020-03-06

Similar Documents

Publication Publication Date Title
KR102097200B1 (ko) 열처리 방법
KR102182796B1 (ko) 열처리 장치 및 열처리 방법
JP6864564B2 (ja) 熱処理方法
KR102424749B1 (ko) 열처리 방법 및 열처리 장치
TW201740438A (zh) 熱處理用承載器及熱處理裝置
JP6960344B2 (ja) 熱処理方法および熱処理装置
TWI652739B (zh) 熱處理裝置
JP2017147368A (ja) 熱処理装置
CN111146114A (zh) 热处理方法及热处理装置
TWI642107B (zh) 熱處理方法
KR20190103940A (ko) 열처리 방법
KR102303332B1 (ko) p형 질화갈륨계 반도체의 제조 방법 및 열처리 방법
TW201740439A (zh) 接合形成方法
TWI703638B (zh) 熱處理裝置
TW202030802A (zh) 熱處理方法及熱處理裝置
TWI728352B (zh) 熱處理方法
TWI699449B (zh) 閘極絕緣膜之形成方法及熱處理方法
TWI720683B (zh) 熱處理方法及熱處理裝置
TWI682464B (zh) 熱處理裝置
JP2022079227A (ja) 熱処理方法
KR20220099910A (ko) 열처리 장치 및 열처리 방법
JP2021044372A (ja) 熱処理方法および熱処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant