KR20190103940A - 열처리 방법 - Google Patents

열처리 방법 Download PDF

Info

Publication number
KR20190103940A
KR20190103940A KR1020190006243A KR20190006243A KR20190103940A KR 20190103940 A KR20190103940 A KR 20190103940A KR 1020190006243 A KR1020190006243 A KR 1020190006243A KR 20190006243 A KR20190006243 A KR 20190006243A KR 20190103940 A KR20190103940 A KR 20190103940A
Authority
KR
South Korea
Prior art keywords
semiconductor wafer
temperature
polysilicon
flash
chamber
Prior art date
Application number
KR1020190006243A
Other languages
English (en)
Inventor
히데아키 다니무라
가즈히코 후세
Original Assignee
가부시키가이샤 스크린 홀딩스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 스크린 홀딩스 filed Critical 가부시키가이샤 스크린 홀딩스
Publication of KR20190103940A publication Critical patent/KR20190103940A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32055—Deposition of semiconductive layers, e.g. poly - or amorphous silicon layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67115—Apparatus for thermal treatment mainly by radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68707—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a robot blade, or gripped by a gripper for conveyance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/6875—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a plurality of individual support members, e.g. support posts or protrusions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Robotics (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

[과제] 폴리실리콘을 저저항화할 수 있는 열처리 방법을 제공한다.
[해결 수단] 전계 효과 트랜지스터를 제조하기 위한 반도체 웨이퍼의 표면에는, 폴리실리콘의 게이트 전극이 형성되어 있다. 그 폴리실리콘에는 도펀트가 주입되어 있다. 할로겐 램프로부터의 광 조사에 의해 반도체 웨이퍼의 온도가 예비 가열 온도(T1)에 도달한 후, 바로 플래시 램프로부터 반도체 웨이퍼의 표면에 플래시 광 조사를 행하고, 그 후 바로 할로겐 램프를 소등한다. 폴리실리콘의 게이트 전극을 포함한 반도체 웨이퍼의 표면이 예비 가열 온도(T1) 이상으로 가열되어 있는 시간은 짧아서, 폴리실리콘의 입성장을 억제할 수 있다. 그 결과, 폴리실리콘의 결정립계가 저감되는 것도 억제되고, 입계를 경유한 도펀트의 확산도 충분히 가능해지며, 폴리실리콘을 저저항화할 수 있다.

Description

열처리 방법{HEAT TREATMENT METHOD}
본 발명은, 게이트 전극 등에 이용되는 도펀트가 주입된 폴리실리콘을 가열하는 열처리 방법에 관한 것이다.
종래부터 전계 효과 트랜지스터의 게이트 전극의 재료로서 폴리실리콘이 이용되고 있다(예를 들어, 특허문헌 1 참조). 전계 효과 트랜지스터의 디바이스 특성을 높이기 위해서는, 폴리실리콘으로 형성된 게이트 전극의 저항값을 적절히 제어하여 저저항화하는 것이 중요하다. 폴리실리콘에 붕소(B), 비소(As), 인(P) 등의 도펀트를 주입하고, 가열 처리에 의해 그 도펀트를 확산시켜 활성화함으로써, 폴리실리콘의 저저항화를 실현하는 것이 가능해진다.
일본국 특허 공개 2008-277420호 공보
그러나, 다결정의 폴리실리콘에 가열 처리를 행하면, 실리콘의 결정립이 성장하여 조대화된다. 그렇다면, 결정립계가 적어지고, 입계를 경유한 도펀트의 확산이 저해되게 된다. 도펀트의 확산이 저해되면, 폴리실리콘의 저저항화는 곤란해진다.
본 발명은, 상기 과제를 감안하여 이루어진 것으로, 폴리실리콘을 저저항화할 수 있는 열처리 방법을 제공하는 것을 목적으로 한다.
상기 과제를 해결하기 위해, 청구항 1의 발명은, 도펀트가 주입된 폴리실리콘을 가열하는 열처리 방법에 있어서, 도펀트가 주입된 폴리실리콘이 형성된 기판에 연속 점등 램프로부터 광을 조사하여 당해 기판을 제1 온도로 가열하는 예비 가열 공정과, 상기 기판이 상기 제1 온도에 도달한 후, 바로 상기 기판을 상기 제1 온도보다 고온인 제2 온도로 1초 미만 가열하는 밀리세컨드 어닐 공정을 구비하고, 상기 밀리세컨드 어닐 공정 후, 바로 상기 연속 점등 램프를 소등하는 것을 특징으로 한다.
또한, 청구항 2의 발명은, 청구항 1의 발명에 관한 열처리 방법에 있어서, 상기 기판이 상기 제1 온도에 도달한 후, 1초 이내에 상기 밀리세컨드 어닐 공정을 실행하는 것을 특징으로 한다.
또한, 청구항 3의 발명은, 청구항 2의 발명에 관한 열처리 방법에 있어서, 상기 밀리세컨드 어닐 공정 후, 1초 이내에 상기 연속 점등 램프를 소등하는 것을 특징으로 한다.
또한, 청구항 4의 발명은, 청구항 1의 발명에 관한 열처리 방법에 있어서, 상기 밀리세컨드 어닐 공정에서의 상기 기판의 가열 시간은 100나노세컨드 이상 100밀리세컨드 이하인 것을 특징으로 한다.
또한, 청구항 5의 발명은, 청구항 1의 발명에 관한 열처리 방법에 있어서, 상기 밀리세컨드 어닐 공정에서는, 플래시 램프로부터 상기 기판에 플래시 광을 조사하여 상기 기판을 가열하는 것을 특징으로 한다.
청구항 1부터 청구항 5의 발명에 의하면, 도펀트가 주입된 폴리실리콘이 형성된 기판에 연속 점등 램프로부터 광을 조사하여, 당해 기판을 제1 온도에 도달한 후, 바로 당해 기판을 제1 온도보다 고온인 제2 온도로 1초 미만 가열하고, 그 후 바로 연속 점등 램프를 소등하기 때문에, 폴리실리콘이 제1 온도 이상으로 가열되어 있는 시간은 짧아서, 폴리실리콘의 결정이 입성장하여 입계가 감소하는 것을 억제하여 도펀트를 충분히 확산시킬 수 있고, 폴리실리콘을 저저항화할 수 있다.
도 1은, 본 발명에 관한 열처리 방법을 실시할 때에 사용하는 열처리 장치의 구성을 나타내는 종단면도이다.
도 2는, 유지부의 전체 외관을 나타내는 사시도이다.
도 3은, 서셉터의 평면도이다.
도 4는, 서셉터의 단면도이다.
도 5는, 이재 기구의 평면도이다.
도 6은, 이재 기구의 측면도이다.
도 7은, 복수의 할로겐 램프의 배치를 나타내는 평면도이다.
도 8은, 열처리 장치에 반입되어 처리되는 반도체 웨이퍼에 형성된 디바이스 구조를 모식적으로 나타내는 도면이다.
도 9는, 반도체 웨이퍼의 표면 온도의 변화를 나타내는 도면이다.
이하, 도면을 참조하면서 본 발명의 실시형태에 대해 상세하게 설명한다.
우선, 본 발명에 관한 열처리 방법을 실시하기 위한 열처리 장치에 대해 설명한다. 도 1은, 본 발명에 관한 열처리 방법을 실시할 때에 사용하는 열처리 장치(1)의 구성을 나타내는 종단면도이다. 도 1의 열처리 장치(1)는, 기판으로서 원판형상의 반도체 웨이퍼(W)에 대해 플래시 광 조사를 행함으로써 그 반도체 웨이퍼(W)를 가열하는 플래시 램프 어닐 장치이다. 처리 대상이 되는 반도체 웨이퍼(W)의 크기는 특별히 한정되는 것은 아니지만, 예를 들어 φ300mm나 φ450mm이다. 또, 도 1 및 이후의 각 도면에서는, 용이한 이해를 위해, 필요에 따라 각 부의 치수나 수를 과장 또는 간략화하여 도시하고 있다.
열처리 장치(1)는, 반도체 웨이퍼(W)를 수용하는 챔버(6)와, 복수의 플래시 램프(FL)를 내장하는 플래시 가열부(5)와, 복수의 할로겐 램프(HL)를 내장하는 할로겐 가열부(4)를 구비한다. 챔버(6)의 상측에 플래시 가열부(5)가 설치됨과 더불어, 하측에 할로겐 가열부(4)가 설치되어 있다. 또한, 열처리 장치(1)는, 챔버(6)의 내부에, 반도체 웨이퍼(W)를 수평 자세로 유지하는 유지부(7)와, 유지부(7)와 장치 외부의 사이에서 반도체 웨이퍼(W)의 주고받음을 행하는 이재(移載) 기구(10)를 구비한다. 열처리 장치(1)는, 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)에 설치된 각 동작 기구를 제어하여 반도체 웨이퍼(W)의 열처리를 실행시키는 제어부(3)를 더 구비한다.
챔버(6)는, 통형의 챔버 측부(61)의 상하에 석영제의 챔버 창을 장착하여 구성되어 있다. 챔버 측부(61)는 상하가 개구된 개략 통형상을 가지며, 상측 개구에는 상측 챔버 창(63)이 장착되어 폐색되고, 하측 개구에는 하측 챔버 창(64)이 장착되어 폐색되어 있다. 챔버(6)의 천정부를 구성하는 상측 챔버 창(63)은, 석영에 의해 형성된 원판형상 부재이며, 플래시 가열부(5)로부터 출사된 플래시 광을 챔버(6) 내에 투과하는 석영창으로서 기능한다. 또한, 챔버(6)의 마루부를 구성하는 하측 챔버 창(64)도, 석영에 의해 형성된 원판형상 부재이며, 할로겐 가열부(4)로부터의 광을 챔버(6) 내에 투과하는 석영창으로서 기능한다.
또한, 챔버 측부(61)의 내측 벽면의 상부에는 반사 링(68)이 장착되고, 하부에는 반사 링(69)이 장착되어 있다. 반사 링(68, 69)은, 모두 원환상으로 형성되어 있다. 상측의 반사 링(68)은, 챔버 측부(61)의 상측으로부터 끼워넣음으로써 장착된다. 한편, 하측의 반사 링(69)은, 챔버 측부(61)의 하측으로부터 끼워넣어 도시생략된 나사로 고정시킴으로써 장착된다. 즉, 반사 링(68, 69)은, 모두 착탈이 자유롭게 챔버 측부(61)에 장착되는 것이다. 챔버(6)의 내측 공간, 즉 상측 챔버 창(63), 하측 챔버 창(64), 챔버 측부(61) 및 반사 링(68, 69)에 의해 둘러싸인 공간이 열처리 공간(65)으로서 규정된다.
챔버 측부(61)에 반사 링(68, 69)이 장착됨으로써, 챔버(6)의 내벽면에 오목부(62)가 형성된다. 즉, 챔버 측부(61)의 내벽면 중 반사 링(68, 69)이 장착되지 않은 중앙 부분과, 반사 링(68)의 하단면과, 반사 링(69)의 상단면으로 둘러싸인 오목부(62)가 형성된다. 오목부(62)는, 챔버(6)의 내벽면에 수평 방향을 따라 원환상으로 형성되고, 반도체 웨이퍼(W)를 유지하는 유지부(7)를 둘러싼다. 챔버 측부(61) 및 반사 링(68, 69)은, 강도와 내열성이 우수한 금속 재료(예를 들어, 스테인리스 스틸)로 형성되어 있다.
또한, 챔버 측부(61)에는, 챔버(6)에 대해 반도체 웨이퍼(W)의 반입 및 반출을 행하기 위한 반송 개구부(로(爐) 입구)(66)가 형성되어 있다. 반송 개구부(66)는, 게이트 밸브(185)에 의해 개폐 가능하게 되어 있다. 반송 개구부(66)는 오목부(62)의 외주면에 연통 접속되어 있다. 이 때문에, 게이트 밸브(185)가 반송 개구부(66)를 개방하고 있을 때에는, 반송 개구부(66)에서 오목부(62)를 통과하여 열처리 공간(65)으로의 반도체 웨이퍼(W)의 반입 및 열처리 공간(65)으로부터의 반도체 웨이퍼(W)의 반출을 행할 수 있다. 또한, 게이트 밸브(185)가 반송 개구부(66)를 폐쇄하면 챔버(6) 내의 열처리 공간(65)이 밀폐 공간이 된다.
챔버 측부(61)에는, 관통 구멍(61a)이 더 천설(穿設)되어 있다. 챔버 측부(61)의 외벽면의 관통 구멍(61a)이 설치되어 있는 부위에는 방사 온도계(20)가 장착되어 있다. 관통 구멍(61a)은, 후술하는 서셉터(74)에 유지된 반도체 웨이퍼(W)의 하면으로부터 방사된 적외광을 방사 온도계(20)로 도출하기 위한 원통형 구멍이다. 관통 구멍(61a)은, 그 관통 방향의 축이 서셉터(74)에 유지된 반도체 웨이퍼(W)의 주면과 교차하도록, 수평 방향에 대해 경사져 설치되어 있다. 관통 구멍(61a)의 열처리 공간(65)에 면하는 측의 단부에는, 방사 온도계(20)가 측정 가능한 파장 영역의 적외광을 투과시키는 불화바륨 재료로 이루어지는 투명창(21)이 장착되어 있다.
또한, 챔버(6)의 내벽 상부에는, 열처리 공간(65)에 처리 가스를 공급하는 가스 공급 구멍(81)이 형성되어 있다. 가스 공급 구멍(81)은, 오목부(62)보다 상측 위치에 형성되어 있고, 반사 링(68)에 설치되어 있어도 된다. 가스 공급 구멍(81)은, 챔버(6)의 측벽 내부에 원환상으로 형성된 완충 공간(82)을 통해 가스 공급관(83)에 연통 접속되어 있다. 가스 공급관(83)은 처리 가스 공급원(85)에 접속되어 있다. 또한, 가스 공급관(83)의 경로 도중에는 밸브(84)가 개삽되어 있다. 밸브(84)가 개방되면, 처리 가스 공급원(85)에서 완충 공간(82)으로 처리 가스가 송급된다. 완충 공간(82)으로 유입된 처리 가스는, 가스 공급 구멍(81)보다 유체 저항이 작은 완충 공간(82) 내를 확산하도록 흘러 가스 공급 구멍(81)에서 열처리 공간(65) 내로 공급된다. 처리 가스로서는, 예를 들어 질소(N2) 등의 비활성 가스, 또는 수소(H2), 암모니아(NH3) 등의 반응성 가스, 혹은 이들을 혼합한 혼합 가스를 이용할 수 있다(본 실시형태에서는 질소 가스).
한편, 챔버(6)의 내벽 하부에는, 열처리 공간(65) 내의 기체를 배기하는 가스 배기 구멍(86)이 형성되어 있다. 가스 배기 구멍(86)은, 오목부(62)보다 하측 위치에 형성되어 있고, 반사 링(69)에 설치되어 있어도 된다. 가스 배기 구멍(86)은, 챔버(6)의 측벽 내부에 원환상으로 형성된 완충 공간(87)을 통해 가스 배기관(88)에 연통 접속되어 있다. 가스 배기관(88)은 배기부(190)에 접속되어 있다. 또한, 가스 배기관(88)의 경로 도중에는 밸브(89)가 개삽되어 있다. 밸브(89)가 개방되면, 열처리 공간(65)의 기체가 가스 배기 구멍(86)에서 완충 공간(87)을 거쳐 가스 배기관(88)으로 배출된다. 또, 가스 공급 구멍(81) 및 가스 배기 구멍(86)은, 챔버(6)의 둘레방향을 따라 복수 설치되어 있어도 되고, 슬릿형상의 것이어도 된다. 또한, 처리 가스 공급원(85) 및 배기부(190)는, 열처리 장치(1)에 설치된 기구이어도 되고, 열처리 장치(1)가 설치되는 공장의 유틸리티이어도 된다.
또한, 반송 개구부(66)의 선단에도 열처리 공간(65) 내의 기체를 배출하는 가스 배기관(191)이 접속되어 있다. 가스 배기관(191)은 밸브(192)를 통해 배기부(190)에 접속되어 있다. 밸브(192)를 개방함으로써, 반송 개구부(66)를 통해 챔버(6) 내의 기체가 배기된다.
도 2는, 유지부(7)의 전체 외관을 나타내는 사시도이다. 유지부(7)는, 기대 링(71), 연결부(72) 및 서셉터(74)를 구비하여 구성된다. 기대 링(71), 연결부(72) 및 서셉터(74)는 모두 석영으로 형성되어 있다. 즉, 유지부(7) 전체가 석영으로 형성되어 있다.
기대 링(71)은, 원환형상으로부터 일부가 결락된 원호형상의 석영 부재이다. 이 결락 부분은, 후술하는 이재 기구(10)의 이재 아암(11)과 기대 링(71)의 간섭을 막기 위해 설치되어 있다. 기대 링(71)은 오목부(62)의 바닥면에 재치(載置)됨으로써, 챔버(6)의 벽면에 지지되게 된다(도 1 참조). 기대 링(71)의 상면에, 그 원환형상의 둘레방향을 따라 복수의 연결부(72)(본 실시형태에서는 4개)가 입설(立設)된다. 연결부(72)도 석영 부재이며, 용접에 의해 기대 링(71)에 고착된다.
서셉터(74)는, 기대 링(71)에 설치된 4개의 연결부(72)에 의해 지지된다. 도 3은, 서셉터(74)의 평면도이다. 또한, 도 4는, 서셉터(74)의 단면도이다. 서셉터(74)는, 유지 플레이트(75), 가이드 링(76) 및 복수의 기판 지지 핀(77)을 구비한다. 유지 플레이트(75)는, 석영으로 형성된 대략 원형의 평판형 부재이다. 유지 플레이트(75)의 직경은 반도체 웨이퍼(W)의 직경보다 크다. 즉, 유지 플레이트(75)는, 반도체 웨이퍼(W)보다 큰 평면 크기를 가진다.
유지 플레이트(75)의 상면 주연부에 가이드 링(76)이 설치되어 있다. 가이드 링(76)은, 반도체 웨이퍼(W)의 직경보다 큰 내경을 갖는 원환형상의 부재이다. 예를 들어, 반도체 웨이퍼(W)의 직경이 φ300mm인 경우, 가이드 링(76)의 내경은 φ320mm이다. 가이드 링(76)의 내주는, 유지 플레이트(75)로부터 상방으로 향하여 넓어지는 테이퍼면으로 되어 있다. 가이드 링(76)은, 유지 플레이트(75)와 마찬가지의 석영으로 형성된다. 가이드 링(76)은, 유지 플레이트(75)의 상면에 용착하도록 해도 되고, 별도 가공한 핀 등에 의해 유지 플레이트(75)에 고정하도록 해도 된다. 혹은, 유지 플레이트(75)와 가이드 링(76)을 일체의 부재로서 가공하도록 해도 된다.
유지 플레이트(75)의 상면 중 가이드 링(76)보다 내측의 영역이 반도체 웨이퍼(W)를 유지하는 평면형상의 유지면(75a)이 된다. 유지 플레이트(75)의 유지면(75a)에는, 복수의 기판 지지 핀(77)이 입설되어 있다. 본 실시형태에서는, 유지면(75a)의 외주원(가이드 링(76)의 내주원)과 동심원의 둘레 상을 따라 30°마다 합계 12개의 기판 지지 핀(77)이 입설되어 있다. 12개의 기판 지지 핀(77)을 배치한 원의 직경(대향하는 기판 지지 핀(77) 사이의 거리)은 반도체 웨이퍼(W)의 직경보다 작고, 반도체 웨이퍼(W)의 직경이 φ300mm이면 φ270mm~φ280mm(본 실시형태에서는 φ270mm)이다. 각각의 기판 지지 핀(77)은 석영으로 형성되어 있다. 복수의 기판 지지 핀(77)은, 유지 플레이트(75)의 상면에 용접에 의해 설치하도록 해도 되고, 유지 플레이트(75)와 일체로 가공하도록 해도 된다.
도 2로 되돌아가, 기대 링(71)에 입설된 4개의 연결부(72)와 서셉터(74)의 유지 플레이트(75)의 주연부가 용접에 의해 고착된다. 즉, 서셉터(74)와 기대 링(71)은 연결부(72)에 의해 고정적으로 연결되어 있다. 이러한 유지부(7)의 기대 링(71)이 챔버(6)의 벽면에 지지됨으로써, 유지부(7)가 챔버(6)에 장착된다. 유지부(7)가 챔버(6)에 장착된 상태에서는, 서셉터(74)의 유지 플레이트(75)는 수평 자세(법선이 연직 방향과 일치하는 자세)가 된다. 즉, 유지 플레이트(75)의 유지면(75a)은 수평면이 된다.
챔버(6)에 반입된 반도체 웨이퍼(W)는, 챔버(6)에 장착된 유지부(7)의 서셉터(74) 상에 수평 자세로 재치되어 유지된다. 이 때, 반도체 웨이퍼(W)는 유지 플레이트(75) 상에 입설된 12개의 기판 지지 핀(77)에 의해 지지되어 서셉터(74)에 유지된다. 보다 엄밀하게는, 12개의 기판 지지 핀(77)의 상단부가 반도체 웨이퍼(W)의 하면에 접촉하여 당해 반도체 웨이퍼(W)를 지지한다. 12개의 기판 지지 핀(77)의 높이(기판 지지 핀(77)의 상단으로부터 유지 플레이트(75)의 유지면(75a)까지의 거리)는 균일하기 때문에, 12개의 기판 지지 핀(77)에 의해 반도체 웨이퍼(W)를 수평 자세로 지지할 수 있다.
또한, 반도체 웨이퍼(W)는 복수의 기판 지지 핀(77)에 의해 유지 플레이트(75)의 유지면(75a)으로부터 소정의 간격을 두고 지지되게 된다. 기판 지지 핀(77)의 높이보다 가이드 링(76)의 두께가 크다. 따라서, 복수의 기판 지지 핀(77)에 의해 지지된 반도체 웨이퍼(W)의 수평 방향의 위치 어긋남은 가이드 링(76)에 의해 방지된다.
또한, 도 2 및 도 3에 도시된 바와 같이, 서셉터(74)의 유지 플레이트(75)에는, 상하로 관통하여 개구부(78)가 형성되어 있다. 개구부(78)는, 방사 온도계(20)가 반도체 웨이퍼(W)의 하면으로부터 방사되는 방사광(적외광)을 수광하기 위해 설치되어 있다. 즉, 방사 온도계(20)가 개구부(78) 및 챔버 측부(61)의 관통 구멍(61a)에 장착된 투명창(21)을 통해 반도체 웨이퍼(W)의 하면으로부터 방사된 광을 수광하여 당해 반도체 웨이퍼(W)의 온도를 측정한다. 서셉터(74)의 유지 플레이트(75)에는, 후술하는 이재 기구(10)의 리프트 핀(12)이 반도체 웨이퍼(W)의 주고받음을 위해 관통하는 4개의 관통 구멍(79)이 더 천설되어 있다.
도 5는, 이재 기구(10)의 평면도이다. 또한, 도 6은, 이재 기구(10)의 측면도이다. 이재 기구(10)는, 2개의 이재 아암(11)을 구비한다. 이재 아암(11)은, 대략 원환상의 오목부(62)를 따르는 원호형상으로 되어 있다. 각각의 이재 아암(11)에는 2개의 리프트 핀(12)이 입설되어 있다. 이재 아암(11) 및 리프트 핀(12)은 석영으로 형성되어 있다. 각 이재 아암(11)은 수평 이동 기구(13)에 의해 회동 가능하게 되어 있다. 수평 이동 기구(13)는, 한 쌍의 이재 아암(11)을 유지부(7)에 대해 반도체 웨이퍼(W)의 이재를 행하는 이재 동작 위치(도 5의 실선 위치)와, 유지부(7)에 유지된 반도체 웨이퍼(W)와 평면에서 보아 겹치지 않는 퇴피 위치(도 5의 이점쇄선 위치)의 사이에서 수평 이동시킨다. 수평 이동 기구(13)로서는, 개별적인 모터에 의해 각 이재 아암(11)을 각각 회동시키는 것이어도 되고, 링크 기구를 이용하여 하나의 모터에 의해 한 쌍의 이재 아암(11)을 연동시켜 회동시키는 것이어도 된다.
또한, 한 쌍의 이재 아암(11)은, 승강 기구(14)에 의해 수평 이동 기구(13)와 함께 승강 이동된다. 승강 기구(14)가 한 쌍의 이재 아암(11)을 이재 동작 위치에서 상승시키면, 합계 4개의 리프트 핀(12)이 서셉터(74)에 천설된 관통 구멍(79)(도 2, 3 참조)을 통과하여, 리프트 핀(12)의 상단이 서셉터(74)의 상면으로부터 돌출된다. 한편, 승강 기구(14)가 한 쌍의 이재 아암(11)을 이재 동작 위치에서 하강시켜 리프트 핀(12)을 관통 구멍(79)으로부터 빼내고, 수평 이동 기구(13)가 한 쌍의 이재 아암(11)을 개방하도록 이동시키면 각 이재 아암(11)이 퇴피 위치로 이동한다. 한 쌍의 이재 아암(11)의 퇴피 위치는, 유지부(7)의 기대 링(71)의 바로 위이다. 기대 링(71)은 오목부(62)의 바닥면에 재치되어 있기 때문에, 이재 아암(11)의 퇴피 위치는 오목부(62)의 내측이 된다. 또, 이재 기구(10)의 구동부(수평 이동 기구(13) 및 승강 기구(14))가 설치되어 있는 부위의 근방에도 도시생략된 배기 기구가 설치되어 있고, 이재 기구(10)의 구동부 주변의 분위기가 챔버(6)의 외부로 배출되도록 구성되어 있다.
도 1로 되돌아가, 챔버(6)의 상방에 설치된 플래시 가열부(5)는, 하우징(51)의 내측에, 복수 개(본 실시형태에서는 30개)의 크세논 플래시 램프(FL)로 이루어지는 광원과, 그 광원의 상방을 덮도록 설치된 리플렉터(52)를 구비하여 구성된다. 또한, 플래시 가열부(5)의 하우징(51)의 바닥부에는 램프광 방사창(53)이 장착되어 있다. 플래시 가열부(5)의 마루부를 구성하는 램프광 방사창(53)은, 석영에 의해 형성된 판형의 석영창이다. 플래시 가열부(5)가 챔버(6)의 상방에 설치됨으로써, 램프광 방사창(53)이 상측 챔버 창(63)과 서로 대향하게 된다. 플래시 램프(FL)는, 챔버(6)의 상방으로부터 램프광 방사창(53) 및 상측 챔버 창(63)을 통해 열처리 공간(65)에 플래시 광을 조사한다.
복수의 플래시 램프(FL)는, 각각이 길이가 긴 원통형상을 갖는 막대형 램프이며, 각각의 길이 방향이 유지부(7)에 유지되는 반도체 웨이퍼(W)의 주면을 따라(즉, 수평 방향을 따라) 서로 평행하게 되도록 평면형상으로 배열되어 있다. 이에 따라, 플래시 램프(FL)의 배열에 따라 형성되는 평면도 수평면이다. 복수의 플래시 램프(FL)가 배열되는 영역은 반도체 웨이퍼(W)의 평면 크기보다 크다.
크세논 플래시 램프(FL)는, 그 내부에 크세논 가스가 봉입되고 그 양단부에 콘덴서에 접속된 양극 및 음극이 배치된 원통형상의 유리관(방전관)과, 이 유리관의 외주면 상에 부설된 트리거 전극을 구비한다. 크세논 가스는 전기적으로는 절연체이기 때문에, 콘덴서에 전하가 축적되어 있었다고 해도 통상적인 상태에서는 유리관 내에 전기는 흐르지 않는다. 그러나, 트리거 전극에 고전압을 인가하여 절연을 파괴한 경우에는, 콘덴서에 축적된 전기가 유리관 내에 순식간에 흐르고, 그 때의 크세논의 원자 혹은 분자의 여기에 의해 광이 방출된다. 이러한 크세논 플래시 램프(FL)에서는, 미리 콘덴서에 축적되어 있던 정전 에너지가 0.1밀리세컨드 내지 100밀리세컨드라는 극히 짧은 광펄스로 변환되기 때문에, 할로겐 램프(HL)와 같은 연속 점등의 광원에 비해 극히 강한 광을 조사할 수 있다는 특징을 가진다. 즉, 플래시 램프(FL)는, 1초 미만의 극히 짧은 시간에 순간적으로 발광하는 펄스 발광 램프이다. 또, 플래시 램프(FL)의 발광 시간은, 플래시 램프(FL)에 전력 공급을 행하는 램프 전원의 코일 상수에 의해 조정할 수 있다.
또한, 리플렉터(52)는, 복수의 플래시 램프(FL)의 상방에 이들 전체를 덮도록 설치되어 있다. 리플렉터(52)의 기본적인 기능은, 복수의 플래시 램프(FL)로부터 출사된 플래시 광을 열처리 공간(65) 측으로 반사한다는 것이다. 리플렉터(52)는 알루미늄 합금판으로 형성되어 있고, 그 표면(플래시 램프(FL)에 면하는 측의 면)은 블러스트 처리에 의해 조면화 가공이 실시되어 있다.
챔버(6)의 하방에 설치된 할로겐 가열부(4)는, 하우징(41)의 내측에 복수 개(본 실시형태에서는 40개)의 할로겐 램프(HL)를 내장하고 있다. 할로겐 가열부(4)는, 복수의 할로겐 램프(HL)에 의해 챔버(6)의 하방에서 하측 챔버 창(64)을 통해 열처리 공간(65)으로의 광 조사를 행하여 반도체 웨이퍼(W)를 가열한다.
도 7은, 복수의 할로겐 램프(HL)의 배치를 나타내는 평면도이다. 40개의 할로겐 램프(HL)는 상하 2단으로 나누어 배치되어 있다. 유지부(7)에 가까운 상단에 20개의 할로겐 램프(HL)가 배치됨과 더불어, 상단보다 유지부(7)로부터 먼 하단에도 20개의 할로겐 램프(HL)가 배치되어 있다. 각 할로겐 램프(HL)는, 길이가 긴 원통형상을 갖는 막대형 램프이다. 상단, 하단 모두 20개의 할로겐 램프(HL)는, 각각의 길이 방향이 유지부(7)에 유지되는 반도체 웨이퍼(W)의 주면을 따라(즉, 수평 방향을 따라) 서로 평행하게 되도록 배열되어 있다. 이에 따라, 상단, 하단 모두 할로겐 램프(HL)의 배열에 따라 형성되는 평면은 수평면이다.
또한, 도 7에 도시된 바와 같이, 상단, 하단 모두 유지부(7)에 유지되는 반도체 웨이퍼(W)의 중앙부에 대향하는 영역보다 주연부에 대향하는 영역에서의 할로겐 램프(HL)의 배치 밀도가 높아지고 있다. 즉, 상하단 모두 램프 배열의 중앙부보다 주연부가 할로겐 램프(HL)의 배치 피치가 짧다. 이 때문에, 할로겐 가열부(4)로부터의 광 조사에 의한 가열시에 온도 저하가 발생하기 쉬운 반도체 웨이퍼(W)의 주연부에 보다 많은 광량의 조사를 행할 수 있다.
또한, 상단의 할로겐 램프(HL)로 이루어지는 램프군과 하단의 할로겐 램프(HL)로 이루어지는 램프군이 격자 형상으로 교차하도록 배열되어 있다. 즉, 상단에 배치된 20개의 할로겐 램프(HL)의 길이 방향과 하단에 배치된 20개의 할로겐 램프(HL)의 길이 방향이 서로 직교하도록 합계 40개의 할로겐 램프(HL)가 배치되어 있다.
할로겐 램프(HL)는, 유리관 내부에 배치된 필라멘트에 통전함으로써 필라멘트를 백열화시켜 발광시키는 필라멘트 방식의 광원이다. 유리관의 내부에는, 질소나 아르곤 등의 비활성 가스에 할로겐 원소(요오드, 브롬 등)를 미량 도입한 기체가 봉입되어 있다. 할로겐 원소를 도입함으로써, 필라멘트의 파손을 억제하면서 필라멘트의 온도를 고온으로 설정하는 것이 가능해진다. 따라서, 할로겐 램프(HL)는, 통상적인 백열전구에 비해 수명이 길고 또한 강한 광을 연속적으로 조사할 수 있다는 특성을 가진다. 즉, 할로겐 램프(HL)는 적어도 1초 이상 연속적으로 발광하는 연속 점등 램프이다. 또한, 할로겐 램프(HL)는 막대형 램프이기 때문에 장수명이며, 할로겐 램프(HL)를 수평 방향을 따르게 하여 배치함으로써 상방의 반도체 웨이퍼(W)에의 방사 효율이 우수한 것이 된다.
또한, 할로겐 가열부(4)의 하우징(41) 내에도, 2단의 할로겐 램프(HL)의 하측에 리플렉터(43)가 설치되어 있다(도 1). 리플렉터(43)는, 복수의 할로겐 램프(HL)로부터 출사된 광을 열처리 공간(65) 측으로 반사한다.
제어부(3)는, 열처리 장치(1)에 설치된 상기 여러 가지 동작 기구를 제어한다. 제어부(3)의 하드웨어로서의 구성은 일반적인 컴퓨터와 마찬가지이다. 즉, 제어부(3)는, 각종 연산 처리를 행하는 회로인 CPU, 기본 프로그램을 기억하는 독출 전용의 메모리인 ROM, 각종 정보를 기억하는 판독/기입이 자유로운 메모리인 RAM 및 제어용 소프트웨어나 데이터 등을 기억해 두는 자기 디스크를 구비하고 있다. 제어부(3)의 CPU가 소정의 처리 프로그램을 실행함으로써 열처리 장치(1)에서의 처리가 진행된다.
상기의 구성 이외에도 열처리 장치(1)는, 반도체 웨이퍼(W)의 열처리시에 할로겐 램프(HL) 및 플래시 램프(FL)로부터 발생하는 열에너지에 의한 할로겐 가열부(4), 플래시 가열부(5) 및 챔버(6)의 과잉 온도 상승을 방지하기 위해, 다양한 냉각용 구조를 구비하고 있다. 예를 들어, 챔버(6)의 벽체에는 수냉관(도시생략)이 설치되어 있다. 또한, 할로겐 가열부(4) 및 플래시 가열부(5)는, 내부에 기체류를 형성하여 배열하는 공냉 구조로 되어 있다. 또한, 상측 챔버 창(63)과 램프광 방사창(53)의 간극에도 공기가 공급되어 플래시 가열부(5) 및 상측 챔버 창(63)을 냉각한다.
다음에, 본 발명에 관한 열처리 방법에 대해 설명한다. 도 8은, 열처리 장치(1)에 반입되어 처리되는 반도체 웨이퍼(W)에 형성된 디바이스 구조를 모식적으로 나타내는 도면이다. 본 실시형태에서는, 반도체 웨이퍼(W)에 전계 효과 트랜지스터(FET: Field effect transistor)가 형성되어 있다. 실리콘(Si)의 기재(101) 상에 이산화규소(SiO2)의 게이트 절연막(105)이 성막되고, 그 게이트 절연막(105) 상에 폴리실리콘의 게이트 전극(108)이 형성되어 있다. 게이트 전극(108)의 양 측방에는, SiN의 사이드 월(106)이 설치되어 있다. 또한, 기재(101)에는 소스 영역(102)과 드레인 영역(103)이 형성되어 있다. 소스 영역(102)과 드레인 영역(103) 사이의 채널 상에 게이트 전극(108)이 형성된다. 기재(101)는 단결정 실리콘인 것에 반해, 게이트 전극(108)은 폴리실리콘(다결정 실리콘)으로 형성되어 있다. 폴리실리콘은, 결정 방위가 다른 다수의 실리콘 결정립의 집합체이다.
열처리 장치(1)에 반입되는 것보다 이전 공정에서 반도체 웨이퍼(W)에는 도 8에 도시된 바와 같은 디바이스 구조가 형성되어 있고, 폴리실리콘의 게이트 전극(108)에는 붕소, 비소, 인 등의 도펀트가 주입되어 있다. 그리고, 열처리 장치(1)에서는 게이트 전극(108)에 주입된 도펀트를 확산시켜 활성화한다. 이하, 열처리 장치(1)에서의 반도체 웨이퍼(W)의 열처리에 대해 설명한다. 이하에 설명하는 열처리 장치(1)의 처리 순서는, 제어부(3)가 열처리 장치(1)의 각 동작 기구를 제어함으로써 진행된다.
우선, 반도체 웨이퍼(W)의 반입에 앞서서 급기를 위한 밸브(84)가 개방됨과 더불어, 배기용 밸브(89, 192)가 개방되어 챔버(6) 내에 대한 급배기가 개시된다. 밸브(84)가 개방되면, 가스 공급 구멍(81)에서 열처리 공간(65)으로 질소 가스가 공급된다. 또한, 밸브(89)가 개방되면, 가스 배기 구멍(86)으로부터 챔버(6) 내의 기체가 배기된다. 이에 의해, 챔버(6) 내의 열처리 공간(65)의 상부로부터 공급된 질소 가스가 하방으로 흘러 열처리 공간(65)의 하부로부터 배기된다.
또한, 밸브(192)가 개방됨으로써, 반송 개구부(66)로부터도 챔버(6) 내의 기체가 배기된다. 나아가 도시 생략된 배기 기구에 의해 이재 기구(10)의 구동부 주변의 분위기도 배기된다. 또, 열처리 장치(1)에서의 반도체 웨이퍼(W)의 열처리시에는 질소 가스가 열처리 공간(65)에 계속적으로 공급되고 있고, 그 공급량은 처리 공정에 따라 적절히 변경된다.
이어서, 게이트 밸브(185)가 열려 반송 개구부(66)가 개방되고, 장치 외부의 반송 로봇에 의해 반송 개구부(66)를 통해 반도체 웨이퍼(W)가 챔버(6) 내의 열처리 공간(65)에 반입된다. 이 때에는, 반도체 웨이퍼(W)의 반입에 따라 장치 외부의 분위기를 휩쓸리게 할 우려가 있지만, 챔버(6)에는 질소 가스가 계속 공급되고 있기 때문에, 반송 개구부(66)로부터 질소 가스가 유출되어 이러한 외부 분위기의 휩쓸림을 최소한으로 억제할 수 있다.
반송 로봇에 의해 반입된 반도체 웨이퍼(W)는, 유지부(7)의 바로 위 위치까지 진출하여 정지한다. 그리고, 이재 기구(10)의 한 쌍의 이재 아암(11)이 퇴피 위치에서 이재 동작 위치로 수평 이동하여 상승함으로써, 리프트 핀(12)이 관통 구멍(79)을 통해 서셉터(74)의 유지 플레이트(75)의 상면으로부터 돌출되어 반도체 웨이퍼(W)를 수취한다. 이 때, 리프트 핀(12)은 기판 지지 핀(77)의 상단보다 상방으로까지 상승한다.
반도체 웨이퍼(W)가 리프트 핀(12)에 재치된 후, 반송 로봇이 열처리 공간(65)으로부터 퇴출되고, 게이트 밸브(185)에 의해 반송 개구부(66)가 폐쇄된다. 그리고, 한 쌍의 이재 아암(11)이 하강함으로써, 반도체 웨이퍼(W)는 이재 기구(10)에서 유지부(7)의 서셉터(74)로 주고받아져 수평 자세로 하방으로부터 유지된다. 반도체 웨이퍼(W)는, 유지 플레이트(75) 상에 입설된 복수의 기판 지지 핀(77)에 의해 지지되어 서셉터(74)에 유지된다. 또한, 반도체 웨이퍼(W)는, 게이트 전극(108) 등의 디바이스 구조가 형성된 표면을 상면으로 하여 유지부(7)에 유지된다. 복수의 기판 지지 핀(77)에 의해 지지된 반도체 웨이퍼(W)의 이면(표면과는 반대측의 주면)과 유지 플레이트(75)의 유지면(75a)의 사이에는 소정의 간격이 형성된다. 서셉터(74)의 하방으로까지 하강된 한 쌍의 이재 아암(11)은 수평 이동 기구(13)에 의해 퇴피 위치, 즉 오목부(62)의 내측으로 퇴피된다.
도 9는, 반도체 웨이퍼(W)의 표면 온도의 변화를 나타내는 도면이다. 반도체 웨이퍼(W)의 표면에는 게이트 전극(108) 등의 디바이스 구조가 형성되어 있다. 이에 따라, 도 9는, 폴리실리콘의 게이트 전극(108)의 온도 변화를 나타내는 도면이기도 하다. 반도체 웨이퍼(W)가 석영으로 형성된 유지부(7)의 서셉터(74)에 의해 수평 자세로 하방으로부터 유지된 후, 시각(t1)에 할로겐 가열부(4)의 40개의 할로겐 램프(HL)를 일제히 점등하여 예비 가열(어시스트 가열)이 개시된다. 할로겐 램프(HL)로부터 출사된 할로겐 광은, 석영으로 형성된 하측 챔버 창(64) 및 서셉터(74)를 투과하여 반도체 웨이퍼(W)의 하면에 조사된다. 할로겐 램프(HL)로부터의 광 조사를 받음으로써 게이트 전극(108)을 포함한 반도체 웨이퍼(W) 전체가 예비 가열되어 온도가 상승한다. 또, 이재 기구(10)의 이재 아암(11)은 오목부(62)의 내측으로 퇴피되어 있기 때문에, 할로겐 램프(HL)에 의한 가열의 장애가 되는 일은 없다.
할로겐 램프(HL)에 의한 예비 가열을 행할 때에는, 반도체 웨이퍼(W)의 온도가 방사 온도계(20)에 의해 측정되어 있다. 즉, 서셉터(74)에 유지된 반도체 웨이퍼(W)의 하면으로부터 개구부(78)를 통해 방사된 적외광을 투명창(21)을 통해 방사 온도계(20)가 수광하여 승온 중인 웨이퍼 온도를 측정한다. 측정된 반도체 웨이퍼(W)의 온도는 제어부(3)에 전달된다. 제어부(3)는, 할로겐 램프(HL)로부터의 광 조사에 의해 승온하는 반도체 웨이퍼(W)의 온도가 소정의 예비 가열 온도(T1)(제1 온도)에 도달하였는지 여부를 감시하면서, 할로겐 램프(HL)의 출력을 제어한다. 즉, 제어부(3)는, 방사 온도계(20)에 의한 측정값에 기초하여, 반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)가 되도록 할로겐 램프(HL)의 출력을 피드백 제어한다. 예비 가열 온도(T1)는, 200℃ 이상 700℃ 이하, 바람직하게는 300℃ 이상 500℃ 이하이다. 또한, 제어부(3)는, 방사 온도계(20)에 의한 측정값에 기초하여, 예비 가열 온도(T1)에 도달하기까지의 반도체 웨이퍼(W)의 승온 속도가 10℃/초 이상이 되도록 할로겐 램프(HL)의 출력을 제어한다.
할로겐 램프(HL)로부터의 광 조사에 의해 시각(t2)에 반도체 웨이퍼(W)의 온도가 미리 설정된 예비 가열 온도(T1)에 도달한다. 그리고, 시각(t2)에 반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)에 도달한 후, 바로 플래시 가열부(5)의 플래시 램프(FL)가 서셉터(74)에 유지된 반도체 웨이퍼(W)의 표면에 플래시 광 조사를 행한다. 구체적으로는, 반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)에 도달하고 나서 1초 이내에 플래시 광 조사를 행한다. 이 때, 플래시 램프(FL)로부터 방사되는 플래시 광의 일부는 직접 챔버(6) 내로 향하고, 다른 일부는 일단 리플렉터(52)에 의해 반사되고 나서 챔버(6) 내로 향하며, 이들 플래시 광의 조사에 의해 반도체 웨이퍼(W)의 플래시 가열이 행해진다.
플래시 가열은, 플래시 램프(FL)로부터의 플래시 광(섬광) 조사에 의해 행해지기 때문에, 반도체 웨이퍼(W)의 표면 온도를 단시간에 상승할 수 있다. 즉, 플래시 램프(FL)로부터 조사되는 플래시 광은, 미리 콘덴서에 축적되어 있던 정전 에너지가 극히 짧은 광펄스로 변환된, 조사 시간이 0.1밀리세컨드 이상 100밀리세컨드 이하 정도의 극히 짧고 강한 섬광이다. 극히 조사 시간이 짧은 플래시 광 조사에 의해 플래시 가열되는 반도체 웨이퍼(W)의 표면 온도는, 순간적으로 처리 온도(T2)(제2 온도)까지 상승한 후 급속히 하강한다. 처리 온도(T2)는, 1100℃ 이상 1400℃ 이하, 바람직하게는 1200℃ 이상 1350℃ 이하이다. 플래시 광 조사 시간이 100밀리세컨드 이하의 극히 짧은 시간이기 때문에, 플래시 가열시에서의 반도체 웨이퍼(W)의 가열 시간도 100밀리세컨드 이하이다. 즉, 플래시 가열은, 반도체 웨이퍼(W)의 표면을 처리 온도(T2)로 1초 미만 가열하는 밀리세컨드 어닐이다.
게이트 전극(108) 등이 형성된 반도체 웨이퍼(W)의 표면을 단시간 동안에 예비 가열 온도(T1)에서 처리 온도(T2)까지 승온함으로써, 게이트 전극(108)에 주입된 도펀트가 충분히 확산되어 활성화된다. 그 결과, 폴리실리콘의 게이트 전극(108)을 저저항화할 수 있다.
다음에, 플래시 램프(FL)로부터의 플래시 광 조사가 완료된 후, 바로 40개의 할로겐 램프(HL)를 일제히 소등한다. 구체적으로는, 플래시 광 조사가 완료되고 나서 1초 이내에 할로겐 램프(HL)를 소등한다. 반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)에 도달한 후 바로 플래시 광 조사를 행하고, 그 후 바로 할로겐 램프(HL)를 소등하기 때문에, 도 9에 도시된 바와 같이, 거의 시각(t2)에 플래시 광 조사와 할로겐 램프(HL)의 소등을 동시에 행하게 된다. 즉, 반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)에 도달하는 것과 거의 동시에 플래시 광 조사와 할로겐 램프(HL)의 소등을 행하고 있는 것이다.
할로겐 램프(HL)를 소등함으로써, 반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)에서도 급속히 강온한다. 이 때의 반도체 웨이퍼(W)의 강온 속도는 10℃/초 이상이다. 강온 중인 반도체 웨이퍼(W)의 온도는 방사 온도계(20)에 의해 측정되고, 그 측정 결과는 제어부(3)에 전달된다. 제어부(3)는, 방사 온도계(20)의 측정 결과로부터 반도체 웨이퍼(W)의 온도가 소정 온도까지 강온하였는지 여부를 감시한다. 그리고, 반도체 웨이퍼(W)의 온도가 소정 이하까지 강온한 후, 이재 기구(10)의 한 쌍의 이재 아암(11)이 다시 퇴피 위치에서 이재 동작 위치로 수평 이동하여 상승함으로써, 리프트 핀(12)이 서셉터(74)의 상면으로부터 돌출되어 열처리 후의 반도체 웨이퍼(W)를 서셉터(74)로부터 수취한다. 이어서, 게이트 밸브(185)에 의해 폐쇄되어 있던 반송 개구부(66)가 개방되고, 리프트 핀(12) 상에 재치된 반도체 웨이퍼(W)가 장치 외부의 반송 로봇에 의해 반출되며, 열처리 장치(1)에서의 반도체 웨이퍼(W)의 가열 처리가 완료된다.
전술한 바와 같이, 폴리실리콘의 게이트 전극(108)을 가열하면, 실리콘의 결정립이 성장하여 조대화되고, 결정립계가 감소할 우려가 있다. 가장 극단적인 경우에는, 폴리실리콘이 입성장에 의해 단결정이 되면, 결정립계는 소멸하게 된다. 그렇다면, 도펀트의 확산이 저해되어 게이트 전극(108)을 저저항화할 수 없게 된다. 특히, 열처리 장치(1)에서 게이트 전극(108)의 가열 처리를 행하는 경우에는, 할로겐 램프(HL)에 의한 예비 가열시에 실리콘의 결정립이 크게 성장할 우려가 있다.
그래서, 본 실시형태에서는, 할로겐 램프(HL)로부터의 광 조사에 의해 반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)에 도달한 후, 바로 플래시 램프(FL)로부터 반도체 웨이퍼(W)의 표면에 플래시 광 조사를 행하고, 그 후 바로 할로겐 램프(HL)를 소등하고 있다. 즉, 할로겐 램프(HL)로부터의 광 조사에 의해 반도체 웨이퍼(W)의 온도가 예비 가열 온도(T1)에 도달하는 것과 거의 동시에, 플래시 램프(FL)로부터 플래시 광 조사를 행함과 더불어, 할로겐 램프(HL)를 소등하고 있는 것이다.
이 때문에, 폴리실리콘의 게이트 전극(108)을 포함한 반도체 웨이퍼(W)의 표면이 예비 가열 온도(T1) 이상으로 가열되어 있는 시간은 짧아서(길어도 2초 이하), 게이트 전극(108)을 형성하는 폴리실리콘의 결정립이 크게 성장하여 조대화되는 것을 억제할 수 있다. 그 결과, 폴리실리콘의 결정립계가 저감되는 것도 억제되고, 입계를 경유한 도펀트의 확산도 충분히 가능해진다.
또한, 게이트 전극(108) 중의 결정립계를 확보하면서, 반도체 웨이퍼(W)의 표면을 예비 가열 온도(T1)에서 비교적 고온의 처리 온도(T2)까지 승온하여 1초 미만 가열하고 있기 때문에, 게이트 전극(108)에 주입된 도펀트를 충분히 확산시켜 활성화시킬 수 있다. 그 결과, 폴리실리콘의 게이트 전극(108)을 저저항화할 수 있고, 전계 효과 트랜지스터의 디바이스 특성을 양호한 것으로 할 수 있다.
이상, 본 발명의 실시형태에 대해 설명하였지만, 본 발명은 그 취지를 벗어나지 않는 한에서 상술한 것 이외에 여러 가지 변경을 행하는 것이 가능하다. 예를 들어, 상기 실시형태에서는, 플래시 램프(FL)로부터의 플래시 광 조사에 의해 반도체 웨이퍼(W)의 표면을 예비 가열 온도(T1)에서 순간적으로 처리 온도(T2)까지 승온하였지만, 이에 한정되는 것은 아니다. 예를 들어, 플래시 가열 대신에, 반도체 웨이퍼(W)의 표면에 레이저 광을 조사하여 당해 표면을 예비 가열 온도(T1)에서 처리 온도(T2)까지 승온하는 레이저 어닐을 행하도록 해도 된다. 레이저 어닐에 의한 반도체 웨이퍼(W)의 가열 시간은 100나노세컨드 이상 1초 이하이다. 요컨대, 예비 가열 온도(T1)에 도달한 반도체 웨이퍼(W)의 표면을 처리 온도(T2)로 1초 미만 가열하는 밀리세컨드 어닐을 행하도록 하면 된다.
또한, 상기 실시형태에서는, 플래시 가열부(5)에 30개의 플래시 램프(FL)를 구비하도록 하였지만, 이에 한정되는 것은 아니고, 플래시 램프(FL)의 개수는 임의의 수로 할 수 있다. 또한, 플래시 램프(FL)는 크세논 플래시 램프에 한정되는 것은 아니고, 크립톤 플래시 램프이어도 된다. 또한, 할로겐 가열부(4)에 구비하는 할로겐 램프(HL)의 개수도 40개로 한정되는 것은 아니고, 임의의 수로 할 수 있다.
또한, 상기 실시형태에서는, 1초 이상 연속하여 발광하는 연속 점등 램프로서 필라멘트 방식의 할로겐 램프(HL)를 이용하여 반도체 웨이퍼(W)의 예비 가열을 행하였지만, 이에 한정되는 것은 아니고, 할로겐 램프(HL) 대신에 방전형의 아크 램프(예를 들어, 크세논 아크 램프)를 연속 점등 램프로서 이용하여 예비 가열을 행하도록 해도 된다.
또한, 상기 실시형태에서는, 반도체 웨이퍼(W)의 표면에 형성된 폴리실리콘의 게이트 전극(108)에 본 발명에 관한 열처리를 실시하여 저저항화하도록 하였지만, 이에 한정되는 것은 아니고, 다른 형태의 폴리실리콘의 소자에 본 발명에 관한 열처리 방법을 적용하도록 해도 된다. 예를 들어, 반도체 웨이퍼(W)의 표면에 저항 소자 등의 폴리실리콘의 소자를 형성하고, 이에 본 발명에 관한 열처리 방법을 적용하도록 해도 된다.
또한, 게이트 절연막(105)은, 이산화규소보다 비유전율이 높은 고유전율 재료를 이용한 고유전율 게이트 절연막(High-k막)이어도 된다.
1: 열처리 장치 3: 제어부
4: 할로겐 가열부 5: 플래시 가열부
6: 챔버 7: 유지부
10: 이재 기구 65: 열처리 공간
74: 서셉터 75: 유지 플레이트
77: 기판 지지 핀 101: 기재
105: 게이트 절연막 108: 게이트 전극
FL: 플래시 램프 HL: 할로겐 램프
W: 반도체 웨이퍼

Claims (5)

  1. 도펀트가 주입된 폴리실리콘을 가열하는 열처리 방법으로서,
    도펀트가 주입된 폴리실리콘이 형성된 기판에 연속 점등 램프로부터 광을 조사하여 당해 기판을 제1 온도로 가열하는 예비 가열 공정과,
    상기 기판이 상기 제1 온도에 도달한 후, 바로 상기 기판을 상기 제1 온도보다 고온인 제2 온도로 1초 미만 가열하는 밀리세컨드 어닐 공정을 구비하고,
    상기 밀리세컨드 어닐 공정 후, 바로 상기 연속 점등 램프를 소등하는 것을 특징으로 하는 열처리 방법.
  2. 청구항 1에 있어서,
    상기 기판이 상기 제1 온도에 도달한 후, 1초 이내에 상기 밀리세컨드 어닐 공정을 실행하는 것을 특징으로 하는 열처리 방법.
  3. 청구항 2에 있어서,
    상기 밀리세컨드 어닐 공정 후, 1초 이내에 상기 연속 점등 램프를 소등하는 것을 특징으로 하는 열처리 방법.
  4. 청구항 1에 있어서,
    상기 밀리세컨드 어닐 공정에서의 상기 기판의 가열 시간은 100나노세컨드 이상 100밀리세컨드 이하인 것을 특징으로 하는 열처리 방법.
  5. 청구항 1에 있어서,
    상기 밀리세컨드 어닐 공정에서는, 플래시 램프로부터 상기 기판에 플래시 광을 조사하여 상기 기판을 가열하는 것을 특징으로 하는 열처리 방법.
KR1020190006243A 2018-02-28 2019-01-17 열처리 방법 KR20190103940A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2018-034915 2018-02-28
JP2018034915A JP2019149521A (ja) 2018-02-28 2018-02-28 熱処理方法

Publications (1)

Publication Number Publication Date
KR20190103940A true KR20190103940A (ko) 2019-09-05

Family

ID=67684013

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190006243A KR20190103940A (ko) 2018-02-28 2019-01-17 열처리 방법

Country Status (5)

Country Link
US (1) US20190267250A1 (ko)
JP (1) JP2019149521A (ko)
KR (1) KR20190103940A (ko)
CN (1) CN110211878A (ko)
TW (1) TWI686848B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840114B1 (en) * 2016-07-26 2020-11-17 Raytheon Company Rapid thermal anneal apparatus and method
DE102020208184A1 (de) 2020-06-30 2021-12-30 Singulus Technologies Aktiengesellschaft Heizsystem und Verfahren zum Aufheizen von großflächigen Substraten

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277420A (ja) 2007-04-26 2008-11-13 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002198322A (ja) * 2000-12-27 2002-07-12 Ushio Inc 熱処理方法及びその装置
US20050124129A1 (en) * 2003-10-10 2005-06-09 Takayuki Ito Method of fabrication of silicon-gate MIS transistor
JP5507102B2 (ja) * 2009-03-19 2014-05-28 大日本スクリーン製造株式会社 熱処理装置および熱処理方法
JP2011077143A (ja) * 2009-09-29 2011-04-14 Dainippon Screen Mfg Co Ltd 熱処理装置
TWI566300B (zh) * 2011-03-23 2017-01-11 斯克林集團公司 熱處理方法及熱處理裝置
JP5955658B2 (ja) * 2012-06-15 2016-07-20 株式会社Ｓｃｒｅｅｎホールディングス 熱処理方法および熱処理装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008277420A (ja) 2007-04-26 2008-11-13 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
CN110211878A (zh) 2019-09-06
TWI686848B (zh) 2020-03-01
JP2019149521A (ja) 2019-09-05
US20190267250A1 (en) 2019-08-29
TW201937563A (zh) 2019-09-16

Similar Documents

Publication Publication Date Title
KR102182796B1 (ko) 열처리 장치 및 열처리 방법
KR102126119B1 (ko) 열처리 방법
JP6768481B2 (ja) ドーパント導入方法および熱処理方法
KR102033829B1 (ko) 도펀트 도입 방법 및 열처리 방법
JP5507227B2 (ja) 熱処理方法および熱処理装置
KR102538971B1 (ko) 열처리 방법 및 열처리 장치
JP2017147368A (ja) 熱処理装置
JP6770915B2 (ja) 熱処理装置
US11908703B2 (en) Light irradiation type heat treatment method
KR20190103940A (ko) 열처리 방법
KR20210060351A (ko) 열처리 장치
WO2019181048A1 (ja) 熱処理方法および熱処理装置
JP6982446B2 (ja) 熱処理装置
KR20190095096A (ko) 열처리 방법
KR20190098039A (ko) 열처리 방법
JP7460394B2 (ja) 熱処理方法
TWI751494B (zh) 熱處理方法及熱處理裝置
JP6945703B2 (ja) ドーパント導入方法および熱処理方法
JP2018206838A (ja) 熱処理装置
KR102303332B1 (ko) p형 질화갈륨계 반도체의 제조 방법 및 열처리 방법
JP2018186122A (ja) 棒状ランプおよび熱処理装置
JP6791693B2 (ja) 熱処理装置
JP2022106561A (ja) 熱処理装置および熱処理方法
JP2019036645A (ja) 熱処理装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application