TW201740439A - 接合形成方法 - Google Patents

接合形成方法 Download PDF

Info

Publication number
TW201740439A
TW201740439A TW105142016A TW105142016A TW201740439A TW 201740439 A TW201740439 A TW 201740439A TW 105142016 A TW105142016 A TW 105142016A TW 105142016 A TW105142016 A TW 105142016A TW 201740439 A TW201740439 A TW 201740439A
Authority
TW
Taiwan
Prior art keywords
semiconductor wafer
flash
temperature
chamber
heat treatment
Prior art date
Application number
TW105142016A
Other languages
English (en)
Inventor
谷村英昭
加藤慎一
Original Assignee
斯庫林集團股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 斯庫林集團股份有限公司 filed Critical 斯庫林集團股份有限公司
Publication of TW201740439A publication Critical patent/TW201740439A/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02664Aftertreatments
    • H01L21/02667Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/268Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H01L21/2686Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation using incoherent radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本發明提供一種能夠實現較淺之接合之接合形成方法。 藉由對半導體晶圓之表面實施預非晶化處理而使該表面成為非晶質狀態,從而防止於後續離子注入步驟中注入離子時雜質自半導體晶圓之表面較特定值更深地進入之通道效應。其次,於對半導體晶圓進行相對低溫之加熱處理而使表面所形成之非晶層再結晶化後,對該表面照射閃光而使雜質活化。即便恢復結晶構造之半導體晶圓之表面被閃光加熱至相對高溫,亦能夠防止所注入之雜質過深擴散。其結果,雜質停留於距半導體晶圓之表面較淺之位置,從而能夠實現較淺之接合。

Description

接合形成方法
本發明係關於一種於半導體基板之表面形成較淺之pn接合之接合形成方法。
於場效電晶體(FET,Field Effect Transistor)等半導體元件之製造中,形成pn接合為必需之重要步驟,尤其是近年來要求更淺之接合。pn接合之形成製程一般藉由利用離子注入法之雜質注入及其後之退火法而進行。離子注入法係使硼(B)、砷(As)、磷(P)等摻雜劑(雜質)之元素離子化並以高加速電壓使其碰撞至半導體晶圓而物理性地進行雜質注入之技術。所注入之雜質藉由退火處理而被活化。 於藉由離子注入法進行雜質注入時,根據注入離子之方向而會產生離子自半導體晶圓之表面較深地進入之通道效應之現象。半導體晶圓之結晶存在原子變密集之方向及變稀疏之方向。所謂通道效應係指自原子變稀疏之方向注入離子,結果該離子過深注入之現象。若產生此種通道效應,則難以形成較淺之接合。 因此,作為雜質注入之預處理,正在開發一種藉由預先使半導體晶圓之表面非晶化而防止於雜質注入時離子較深地注入之技術(例如,參照專利文獻1)。作為此種雜質注入之預處理而執行之非晶化處理被稱為PAI處理(Pre-Amorphization Implantation,預非晶化注入)。 [先前技術文獻] [專利文獻] [專利文獻1]日本專利特開2008-41988號公報
[發明所欲解決之問題] 然而,已判明,雖然能夠藉由實施PAI處理而防止通道效應,但是因其後之退火處理而導致雜質較深地擴散。更具體而言,已利用實驗判明:與未實施PAI處理之情形相比,於已實施PAI處理之情形時,於退火處理後,雜質會較深地擴散約10%左右。即便藉由PAI處理而防止了離子較深地注入,但若因其後之退火處理而導致雜質較深地擴散,則仍然會產生難以形成較淺之接合之問題。 本發明係鑒於上述問題而完成者,其目的在於提供一種能夠實現較淺之接合之接合形成方法。 [解決問題之技術手段] 為了解決上述問題,技術方案1之發明係一種接合形成方法,其係於半導體基板之表面形成pn接合者,其特徵在於具備:預非晶化步驟,其係使半導體基板之表面成為非晶質狀態;離子注入步驟,其係於藉由上述預非晶化步驟而形成之非晶層中注入摻雜劑之離子;再結晶化步驟,其係將上述半導體基板加熱至第1溫度而使上述非晶層再結晶化;及活化步驟,其係於上述再結晶化步驟之後,自閃光燈對上述半導體基板之表面照射閃光而將該表面加熱至溫度高於上述第1溫度之第2溫度,而使上述摻雜劑活化。 又,技術方案2之發明係如技術方案1之發明之接合形成方法,其特徵在於:於上述再結晶化步驟中,將上述半導體基板以上述第1溫度加熱60秒以上且180秒以下。 [發明之效果] 根據技術方案1及技術方案2之發明,於藉由預非晶化步驟而形成之非晶層中注入有摻雜劑之離子,因此,能夠防止離子較深地注入,進而於使該非晶層再結晶化後,對半導體基板之表面照射閃光而使摻雜劑活化,因此,能夠防止所注入之摻雜劑較深地擴散,其結果,能夠實現較淺之接合。
以下,一面參照圖式,一面對本發明之實施形態進行詳細說明。 首先,對實施本發明之接合形成方法時所需之執行熱處理之熱處理裝置進行說明。圖1係表示用於本發明之接合形成方法之熱處理裝置1之構成之縱截面圖。圖1之熱處理裝置1係藉由對作為基板之圓板形狀之半導體晶圓W進行閃光照射而將該半導體晶圓W加熱之閃光燈退火裝置。成為處理對象之半導體晶圓W之尺寸並無特別限定,例如為φ300 mm或φ450 mm。再者,於圖1及以後之各圖中,為了容易理解,而視需要對各部之尺寸或數量進行誇大或簡化描繪。 熱處理裝置1具備收容半導體晶圓W之腔室6、內置複數個閃光燈FL之閃光加熱部5及內置複數個鹵素燈HL之鹵素加熱部4。於腔室6之上側設置有閃光加熱部5,並且於下側設置有鹵素加熱部4。又,熱處理裝置1於腔室6之內部具備將半導體晶圓W以水平姿勢保持之保持部7及於保持部7與裝置外部之間進行半導體晶圓W之交接之移載機構10。進而,熱處理裝置1具備控制部3,該控制部3控制鹵素加熱部4、閃光加熱部5及設置於腔室6之各動作機構以使其等執行半導體晶圓W之熱處理。 腔室6係於筒狀之腔室側部61之上下安裝石英製之腔室窗而構成。腔室側部61具有上下開口之大致筒形狀,於上側開口安裝上側腔室窗63而將其封閉,於下側開口安裝下側腔室窗64而將其封閉。構成腔室6之頂壁之上側腔室窗63係由石英形成之圓板形狀構件,作為使自閃光加熱部5出射之閃光透過至腔室6內之石英窗而發揮功能。又,構成腔室6之底板部之下側腔室窗64亦係由石英形成之圓板形狀構件,作為使自鹵素加熱部4出射之光透過至腔室6內之石英窗而發揮功能。 又,於腔室側部61之內側之壁面之上部安裝有反射環68,於下部安裝有反射環69。反射環68、69均形成為圓環狀。上側之反射環68係藉由自腔室側部61之上側嵌入而安裝。另一方面,下側之反射環69係藉由自腔室側部61之下側嵌入並利用省略圖示之螺釘予以固定而安裝。即,反射環68、69均係自由裝卸地安裝於腔室側部61者。腔室6之內側空間、即由上側腔室窗63、下側腔室窗64、腔室側部61及反射環68、69包圍之空間被規定為熱處理空間65。 藉由於腔室側部61安裝反射環68、69,而於腔室6之內壁面形成凹部62。即,形成由腔室側部61之內壁面中之未安裝反射環68、69之中央部分、反射環68之下端面、及反射環69之上端面所包圍之凹部62。凹部62於腔室6之內壁面沿水平方向形成為圓環狀,且圍繞保持半導體晶圓W之保持部7。 腔室側部61及反射環68、69由強度及耐熱性優異之金屬材料(例如不鏽鋼)形成。又,反射環68、69之內周面藉由電解鍍鎳而被製成鏡面。 又,於腔室側部61,形成設置有用以對腔室6進行半導體晶圓W之搬入及搬出之搬送開口部(爐口)66。搬送開口部66係設為能夠藉由閘閥185而開啟及關閉。搬送開口部66連通連接於凹部62之外周面。因此,於閘閥185將搬送開口部66打開時,能夠自搬送開口部66通過凹部62進行半導體晶圓W向熱處理空間65之搬入及半導體晶圓W自熱處理空間65之搬出。又,若閘閥185將搬送開口部66關閉,則腔室6內之熱處理空間65被設為密閉空間。 又,於腔室6之內壁上部,形成設置有對熱處理空間65供給處理氣體(於本實施形態中為氮氣(N2 ))之氣體供給孔81。氣體供給孔81形成設置於較凹部62更上側位置,可設置於反射環68。氣體供給孔81經由呈圓環狀形成於腔室6之側壁內部之緩衝空間82而連通連接於氣體供給管83。氣體供給管83連接於氮氣供給源85。又,於氣體供給管83之路徑中途介插有閥84。若閥84打開,則氮氣自氮氣供給源85輸送至緩衝空間82。流入至緩衝空間82之氮氣係以於流體阻力小於氣體供給孔81之緩衝空間82內擴散之方式流動,而自氣體供給孔81供給至熱處理空間65內。再者,處理氣體並不限定於氮氣,亦可為氬氣(Ar)、氦氣(He)等惰性氣體、或氧氣(O2 )、氫氣(H2 )、氯氣(Cl2 )、氯化氫(HCl)、臭氧(O3 )、氨氣(NH3 )等反應性氣體。 另一方面,於腔室6之內壁下部形成設置有將熱處理空間65內之氣體排出之氣體排出孔86。氣體排出孔86形成設置於較凹部62更下側位置,可設置於反射環69。氣體排出孔86經由呈圓環狀形成於腔室6之側壁內部之緩衝空間87而連通連接於氣體排出管88。氣體排出管88連接於排氣部190。又,於氣體排出管88之路徑中途介插有閥89。若閥89打開,則熱處理空間65之氣體自氣體排出孔86經由緩衝空間87排出至氣體排出管88。再者,氣體供給孔81及氣體排出孔86可沿腔室6之圓周方向設置複數個,亦可為狹縫狀者。又,氮氣供給源85及排氣部190可為設置於熱處理裝置1之機構,亦可為設置熱處理裝置1之工廠之實體。 又,於搬送開口部66之前端,亦連接有將熱處理空間65內之氣體排出之氣體排出管191。氣體排出管191經由閥192而連接於排氣部190。藉由將閥192打開,而經由搬送開口部66排出腔室6內之氣體。 圖2係表示保持部7之整體外觀之立體圖。保持部7係具備基台環71、連結部72及基座74而構成。基台環71、連結部72及基座74均由石英形成。即,保持部7之整體由石英形成。 基台環71係自圓環形狀缺損一部分而成之圓弧形狀之石英構件。該缺損部分係為了防止下述移載機構10之移載臂11與基台環71之干涉而設置。基台環71藉由載置於凹部62之底面而支持於腔室6之壁面(參照圖1)。於基台環71之上表面,沿其圓環形狀之圓周方向豎立設置有複數個連結部72(於本實施形態中為4個)。連結部72亦為石英之構件,藉由熔接而固著於基台環71。 基座74由設置於基台環71之4個連結部72支持。圖3係基座74之俯視圖。又,圖4係基座74之剖視圖。基座74具備保持板75、導環76及複數個基板支持銷77。保持板75係由石英形成之大致圓形之平板狀構件。保持板75之直徑大於半導體晶圓W之直徑。即,保持板75具有大於半導體晶圓W之平面尺寸。 於保持板75之上表面周緣部設置有導環76。導環76係具有大於半導體晶圓W之直徑之內徑的圓環形狀之構件。例如,於半導體晶圓W之直徑為φ300 mm之情形時,導環76之內徑為φ320 mm。導環76之內周被製成如自保持板75向上方變寬之錐面。導環76係由與保持板75相同之石英形成。導環76可熔接於保持板75之上表面,亦可藉由另外加工之銷等而固定於保持板75。或者,亦可將保持板75與導環76加工為一體之構件。 保持板75之上表面中之較導環76更內側之區域被設為保持半導體晶圓W之平面狀之保持面75a。於保持板75之保持面75a,豎立設置有複數個基板支持銷77。於本實施形態中,沿與保持面75a之外周圓(導環76之內周圓)為同心圓之圓周上每30°豎立設置有共計12個基板支持銷77。配置有12個基板支持銷77之圓之直徑(對向之基板支持銷77間之距離)小於半導體晶圓W之直徑,若半導體晶圓W之直徑為φ300 mm,則該配置有12個基板支持銷77之圓之直徑為φ270 mm~φ280 mm(於本實施形態中為φ280 mm)。各基板支持銷77由石英形成。複數個基板支持銷77可藉由熔接而設置於保持板75之上表面,亦可與保持板75一體地加工。 回至圖2,豎立設置於基台環71之4個連結部72與基座74之保持板75之周緣部藉由熔接而固著。即,基座74與基台環71藉由連結部72而固定地連結。藉由將此種保持部7之基台環71支持於腔室6之壁面,而將保持部7安裝於腔室6。於保持部7安裝於腔室6之狀態下,基座74之保持板75成為水平姿勢(法線與鉛垂方向一致之姿勢)。即,保持板75之保持面75a成為水平面。 被搬入至腔室6之半導體晶圓W係以水平姿勢載置並保持於被安裝在腔室6之保持部7之基座74上。此時,半導體晶圓W由豎立設置於保持板75上之12個基板支持銷77支持而保持於基座74。更嚴密而言,12個基板支持銷77之上端部接觸於半導體晶圓W之下表面而支持該半導體晶圓W。12個基板支持銷77之高度(基板支持銷77之上端至保持板75之保持面75a之距離)均勻,因此,能夠藉由12個基板支持銷77將半導體晶圓W以水平姿勢支持。 又,半導體晶圓W藉由複數個基板支持銷77而自保持板75之保持面75a隔開特定之間隔地受到支持。相較於基板支持銷77之高度,導環76之厚度較大。因此,由複數個基板支持銷77支持之半導體晶圓W之水平方向之位置偏移藉由導環76而防止。 又,如圖2及圖3所示,於基座74之保持板75,上下貫通地形成有開口部78。開口部78係為了供放射溫度計120(參照圖1)接收自保持於基座74之半導體晶圓W之下表面放射之放射光(紅外光)而設置。即,放射溫度計120經由開口部78接收自保持於基座74之半導體晶圓W之下表面放射之光,利用另外設置之檢測器測定該半導體晶圓W之溫度。進而,於基座74之保持板75,貫穿設置有4個貫通孔79,該等4個貫通孔79係為了半導體晶圓W之交接而供下述移載機構10之頂起銷12貫通。 圖5係移載機構10之俯視圖。又,圖6係移載機構10之側視圖。移載機構10具備2根移載臂11。移載臂11係製成如沿大致圓環狀之凹部62之圓弧形狀。於各個移載臂11,豎立設置有2根頂起銷12。各移載臂11係設為能夠藉由水平移動機構13而旋動。水平移動機構13使一對移載臂11於相對於保持部7進行半導體晶圓W之移載之移載動作位置(圖5之實線位置)與在俯視時不與保持於保持部7之半導體晶圓W重疊之退避位置(圖5之二點鏈線位置)之間水平移動。作為水平移動機構13,可為藉由個別之馬達使各移載臂11分別旋動者,亦可為使用環狀機構而藉由1個馬達使一對移載臂11連動地旋動者。 又,一對移載臂11藉由升降機構14而與水平移動機構13一併進行升降移動。若升降機構14使一對移載臂11於移載動作位置上升,則共計4根頂起銷12通過貫穿設置於基座74之貫通孔79(參照圖2、3),而頂起銷12之上端自基座74之上表面突出。另一方面,若升降機構14使一對移載臂11於移載動作位置下降而使頂起銷12自貫通孔79抽出,且水平移動機構13使一對移載臂11以分開之方式移動,則各移載臂11移動至退避位置。一對移載臂11之退避位置為保持部7之基台環71之正上方。由於基台環71載置於凹部62之底面,故而移載臂11之退避位置成為凹部62之內側。再者,於設置有移載機構10之驅動部(水平移動機構13及升降機構14)之部位之附近,亦設置有省略圖示之排氣機構,以將移載機構10之驅動部周邊之環境氣體排出至腔室6之外部之方式構成。 回至圖1,設置於腔室6之上方之閃光加熱部5係於殼體51之內側具備包括複數根(於本實施形態中為30根)氙閃光燈FL之光源及以覆蓋該光源之上方之方式設置之反射器52而構成。又,於閃光加熱部5之殼體51之底部,安裝有閃光放射窗53。構成閃光加熱部5之底板部之閃光放射窗53係由石英形成之板狀之石英窗。藉由將閃光加熱部5設置於腔室6之上方,從而閃光放射窗53與上側腔室窗63相對向。閃光燈FL自腔室6之上方經由閃光放射窗53及上側腔室窗63而將閃光照射至熱處理空間65。 複數個閃光燈FL係分別具有長條之圓筒形狀之棒狀燈,以各自之長度方向沿保持於保持部7之半導體晶圓W之主面(即,沿水平方向)相互平行之方式排列成平面狀。因此,由閃光燈FL之排列所形成之平面亦為水平面。 氙閃光燈FL具備:棒狀之玻璃管(放電管),於其內部封入有氙氣,且於其兩端部配設有連接於電容器之陽極及陰極;及觸發電極,其附設於該玻璃管之外周面上。由於氙氣為電性絕緣體,故而即便於電容器中蓄積有電荷,於通常之狀態下,亦不會於玻璃管內流通電。然而,於對觸發電極施加高電壓而破壞絕緣之情形時,蓄積於電容器之電瞬時流至玻璃管內,藉由此時之氙氣之原子或分子之激發而發射光。於此種氙閃光燈FL中,具有如下特徵:由於將預先蓄積於電容器中之靜電能量轉換為0.1毫秒至100毫秒之極短光脈衝,故而與如鹵素燈HL般之連續點亮之光源相比,能夠照射極強之光。即,閃光燈FL係於未達1秒之極短時間內瞬間發光之脈衝發光燈。再者,閃光燈FL之發光時間能夠根據對閃光燈FL進行電力供給之燈電源之線圈常數而進行調整。 又,反射器52係於複數個閃光燈FL之上方以覆蓋其等全體之方式而設置。反射器52之基本功能係將自複數個閃光燈FL出射之閃光反射至熱處理空間65之側。反射器52係由鋁合金板形成,其表面(面向閃光燈FL之側之面)藉由噴砂處理而被實施粗面化加工。 設置於腔室6之下方之鹵素加熱部4於殼體41之內側內置有複數根(於本實施形態中為40根)鹵素燈HL。鹵素加熱部4係藉由複數個鹵素燈HL自腔室6之下方經由下側腔室窗64進行對熱處理空間65之光照射而將半導體晶圓W加熱之光照射部。 圖7係表示複數個鹵素燈HL之配置之俯視圖。40根鹵素燈HL係分為上下2段而配置。於靠近保持部7之上段配設有20根鹵素燈HL,並且於較上段遠離保持部7之下段亦配設20根鹵素燈HL。各鹵素燈HL係具有長條之圓筒形狀之棒狀燈。上段、下段均係20根鹵素燈HL以各自之長度方向沿保持於保持部7之半導體晶圓W之主面(即,沿水平方向)相互平行之方式而排列。因此,上段、下段均係藉由鹵素燈HL之排列而形成之平面為水平面。 又,如圖7所示,上段、下段均係相較於與保持於保持部7之半導體晶圓W之中央部對向之區域,與周緣部對向之區域中之鹵素燈HL之配設密度變大。即,上下段均係相較於燈排列之中央部,周緣部之鹵素燈HL之配設間距更短。因此,於利用來自鹵素加熱部4之光照射進行加熱時,能夠對容易產生溫度降低之半導體晶圓W之周緣部進行更多光量之照射。 又,包含上段之鹵素燈HL之燈群與包含下段之鹵素燈HL之燈群係以呈格子狀交叉之方式排列。即,以配置於上段之20根鹵素燈HL之長度方向與配置於下段之20根鹵素燈HL之長度方向相互正交之方式配設有共計40根鹵素燈HL。 鹵素燈HL係藉由對配設於玻璃管內部之燈絲通電而使燈絲白熱化而使其發光之燈絲方式之光源。於玻璃管之內部,封入有於氮氣或氬氣等惰性氣體中微量導入有鹵素元素(碘、溴等)之氣體。藉由導入鹵素元素,而能夠抑制燈絲之折損並且將燈絲之溫度設定為高溫。因此,鹵素燈HL具有與通常之白熾燈泡相比壽命更長且能夠連續地照射較強之光之特性。即,鹵素燈HL係連續發光至少1秒以上之連續點亮燈。又,鹵素燈HL為棒狀燈,因此壽命長,藉由使鹵素燈HL沿水平方向配置,而對上方之半導體晶圓W之放射效率優異。 又,於鹵素加熱部4之殼體41內,亦於2段之鹵素燈HL之下側,設置有反射器43(圖1)。反射器43將自複數個鹵素燈HL出射之光反射至熱處理空間65之側。 控制部3控制設置於熱處理裝置1之上述各種動作機構。作為控制部3之硬體之構成與普通之電腦相同。即,控制部3具備進行各種運算處理之電路即CPU(Central Processing Unit,中央處理單元)、記憶基本程式之讀出專用之記憶體即ROM(Read Only Memory,唯讀記憶體)、記憶各種資訊之自由讀寫之記憶體即RAM(Random Access Memory,隨機存取記憶體)及預先記憶控制用軟體或資料等之磁碟。藉由控制部3之CPU執行特定之處理程式,而使熱處理裝置1中之處理得以進行。 除了上述構成以外,為了防止於半導體晶圓W之熱處理時因自鹵素燈HL及閃光燈FL產生之熱能所致之鹵素加熱部4、閃光加熱部5及腔室6之過度之溫度上升,熱處理裝置1亦具備各種冷卻用之構造。例如,於腔室6之壁體,設置有水冷管(省略圖示)。又,鹵素加熱部4及閃光加熱部5被設為於內部形成氣體流而排熱之氣冷構造。又,對上側腔室窗63與閃光放射窗53之間隙亦供給空氣,而將閃光加熱部5及上側腔室窗63冷卻。 其次,對本發明之接合形成方法進行說明。於本實施形態中,藉由於鍺(Ge)之半導體晶圓W之表面注入離子並使該所注入之雜質活化,而形成較淺之接合。鍺之半導體晶圓W可為晶圓整體由鍺形成者,亦可為於矽基板上成膜有鍺者(以下,將該等統稱為鍺之半導體晶圓W)。 圖8係表示於半導體晶圓W之表面形成pn接合之接合形成方法之順序之流程圖。該圖所示之步驟之中,步驟S3及步驟S4之熱處理係藉由上述熱處理裝置1而執行。首先,於熱處理前執行使半導體晶圓W之表面成為非晶質狀態之預非晶化步驟(步驟S1)。未進行非晶化處理之半導體晶圓W具有鍺之結晶構造。預非晶化係於鍺之半導體晶圓W之表面例如藉由注入鍺之離子而破壞該表面之結晶構造從而使其成為非晶質狀態(非晶)之處理。如上所述,作為此種雜質注入之預處理而執行之非晶化處理被稱為PAI處理。 其次,執行於藉由預非晶化步驟而形成之非晶層中注入摻雜劑(雜質)之離子的離子注入步驟(步驟S2)。藉由步驟S1之預非晶化步驟,而於半導體晶圓W之表面形成厚度為數10 nm之非晶層。於該非晶層中,注入磷(P)或砷(As)等摻雜劑之離子。摻雜劑之離子注入藉由公知之離子注入方法執行即可。 若於具有結晶構造之半導體晶圓W之表面直接注入離子,則會因注入離子之方向而產生離子自該表面較期望值更深地進入之通道效應。於離子注入步驟之前,預先藉由PAI處理使半導體晶圓W之表面成為非晶,藉此,該表面之結晶性破壞而方向性消失,因此,無關於離子注入之方向,均能夠防止離子自半導體晶圓W之表面較特定值更深地注入。 其次,利用熱處理裝置1對注入有雜質之半導體晶圓W進行熱處理。以下,對利用熱處理裝置1進行之半導體晶圓W之熱處理進行說明。圖9係表示熱處理裝置1中之半導體晶圓W之表面溫度之變化之圖。以下說明之熱處理裝置1之處理順序係藉由控制部3控制熱處理裝置1之各動作機構而進行。 首先,打開用以供氣之閥84並且打開排氣用之閥89、192,而開始對腔室6內供排氣。當打開閥84時,自氣體供給孔81向熱處理空間65供給氮氣。又,當打開閥89時,自氣體排出孔86排出腔室6內之氣體。藉此,自腔室6內之熱處理空間65之上部供給之氮氣流至下方,並自熱處理空間65之下部排出。 又,藉由打開閥192,而亦自搬送開口部66排出腔室6內之氣體。進而,藉由省略圖示之排氣機構而亦將移載機構10之驅動部周邊之環境氣體排出。再者,於進行熱處理裝置1中之半導體晶圓W之熱處理時,氮氣被持續地供給至熱處理空間65,其供給量視處理步驟而適當變更。 繼而,打開閘閥185而將搬送開口部66打開,利用裝置外部之搬送機器人,經由搬送開口部66而將注入雜質後之半導體晶圓W搬入至腔室6內之熱處理空間65。由搬送機器人搬入之半導體晶圓W進入至保持部7之正上方位置後停止。繼而,移載機構10之一對移載臂11自退避位置水平移動至移載動作位置並上升,藉此,頂起銷12通過貫通孔79自基座74之保持板75之上表面突出而接收半導體晶圓W。此時,頂起銷12上升至較基板支持銷77之上端更上方。 半導體晶圓W載置於頂起銷12後,搬送機器人自熱處理空間65退出,藉由閘閥185而將搬送開口部66關閉。繼而,一對移載臂11下降,藉此,半導體晶圓W自移載機構10被交付至保持部7之基座74並以水平姿勢自下方被保持。半導體晶圓W由豎立設置於保持板75上之複數個基板支持銷77支持,從而保持於基座74。又,半導體晶圓W將經非晶化並注入有雜質之表面作為上表面而保持於保持部7。於由複數個基板支持銷77支持之半導體晶圓W之背面(與正面為相反側之主面)與保持板75之保持面75a之間,形成特定之間隔。下降至基座74之下方之一對移載臂11藉由水平移動機構13而退避至退避位置、即凹部62之內側。 於半導體晶圓W藉由保持部7之基座74而以水平姿勢自下方被保持後,於時刻t1,開始進行鹵素加熱部4之40根鹵素燈HL同時點亮以使非晶層再結晶化之低溫加熱處理(步驟S3)。自鹵素燈HL出射之鹵素光透過由石英形成之下側腔室窗64及基座74而自半導體晶圓W之背面進行照射。藉由受到來自鹵素燈HL之光照射,半導體晶圓W被加熱而溫度上升。再者,移載機構10之移載臂11退避至凹部62之內側,因此,不會成為利用鹵素燈HL進行之加熱之障礙。 於利用鹵素燈HL進行加熱時,半導體晶圓W之溫度藉由放射溫度計120而測定。即,放射溫度計120接收自保持於基座74之半導體晶圓W之背面經由開口部78放射之紅外光而測定升溫中之晶圓溫度。測定所得之半導體晶圓W之溫度被傳輸至控制部3。控制部3一面監控因來自鹵素燈HL之光照射而升溫之半導體晶圓W之溫度是否已達到特定之再結晶加熱溫度T1,一面控制鹵素燈HL之輸出。即,控制部3基於放射溫度計120所測得之測定值,以半導體晶圓W之溫度成為再結晶加熱溫度T1之方式反饋控制鹵素燈HL之輸出。 再結晶加熱溫度T1係於鍺之半導體晶圓W之表面形成之非晶層再結晶所需之溫度。再結晶加熱溫度T1可根據藉由步驟S1之預非晶化步驟所形成之非晶層之厚度等而設為適當之值,若為鍺之非晶層,則為350℃以上且400℃以下。 於時刻t2,半導體晶圓W之溫度已達到再結晶加熱溫度T1後,半導體晶圓W之溫度暫時維持為該再結晶加熱溫度T1。具體而言,時刻t2以後,控制部3係以利用放射溫度計120測定之半導體晶圓W之溫度維持再結晶加熱溫度T1之方式調整鹵素燈HL之輸出。 藉由半導體晶圓W之溫度升溫至再結晶加熱溫度T1並維持為該再結晶加熱溫度T1,而使利用預非晶化步驟而形成於半導體晶圓W之表面之非晶層再結晶而再次具有結晶構造。半導體晶圓W之加熱時間越長,再結晶化之鍺之膜厚越厚。於本實施形態中,於閃光照射前將半導體晶圓W維持為再結晶加熱溫度T1之時間(自半導體晶圓W之溫度已達到再結晶加熱溫度T1之時刻t2至執行閃光照射之時刻t3為止之時間)為60秒以上且180秒以下。將半導體晶圓W維持為再結晶加熱溫度T1之時間只要為使藉由步驟S1之預非晶化步驟而形成於半導體晶圓W之表面之非晶層全部再結晶化所需之時間以上即可,視該非晶層之厚度而在60秒以上且180秒以下之範圍內設定。 於利用鹵素燈HL進行加熱之階段,有更容易產生散熱之半導體晶圓W之周緣部之溫度較中央部降低之傾向,但鹵素加熱部4中之鹵素燈HL之配設密度係相較於與半導體晶圓W之中央部對向之區域,與周緣部對向之區域更高。因此,照射至容易產生散熱之半導體晶圓W之周緣部之光量變多,從而能夠使半導體晶圓W之面內溫度分佈均勻。進而,安裝於腔室側部61之反射環69之內周面被製成鏡面,因此,藉由該反射環69之內周面而使朝向半導體晶圓W之周緣部反射之光量增多,從而能夠使半導體晶圓W之面內溫度分佈更均勻。 於藉由來自鹵素燈HL之光照射而使半導體晶圓W之溫度維持為再結晶加熱溫度T1並經過特定之設定時間後到達時刻t3之時點,藉由預非晶化步驟而形成於半導體晶圓W之表面之非晶層全部再結晶化。藉由步驟S2之離子注入步驟而注入之雜質存在於再結晶化之鍺之結晶構造中。繼而,於時刻t3,閃光加熱部5之閃光燈FL對半導體晶圓W之表面進行閃光照射而使該雜質活化(步驟S4)。此時,自閃光燈FL放射之閃光之一部分直接射向腔室6內,另一部分暫時被反射器52反射後射向腔室6內,藉由該等閃光之照射而進行半導體晶圓W之閃光加熱。 時刻t3之閃光加熱係藉由來自閃光燈FL之閃光(flash light)照射而得以進行,因此,能夠使半導體晶圓W之表面溫度於短時間內上升。即,自閃光燈FL照射之閃光係將預先蓄積於電容器之靜電能量轉換為極短光脈衝之照射時間為0.1毫秒以上且100毫秒以下左右之極短強閃光。繼而,藉由來自閃光燈FL之閃光照射而被閃光加熱之半導體晶圓W之表面溫度瞬間上升至處理溫度T2,注入至半導體晶圓W之表面之雜質被活化後,表面溫度急速下降。處理溫度T2係溫度高於再結晶加熱溫度T1之溫度。 藉由閃光加熱,能夠使半導體晶圓W之表面溫度於極短時間內升降,因此,能夠抑制注入至半導體晶圓W之雜質因熱而擴散,並且能夠進行雜質之活化。再者,雜質之活化所需之時間與其熱擴散所需之時間相比極短,因此即便為0.1毫秒至100毫秒左右之不會產生擴散之短時間,活化亦會完成。 但是,如上所述,已判明:若不執行步驟S3之再結晶化步驟,而於半導體晶圓W之表面層為非晶狀態下直接照射閃光而進行閃光加熱,則所注入之雜質會過深擴散。於本實施形態中,在使於半導體晶圓W之表面形成之非晶層再結晶後,對該表面照射閃光而進行閃光加熱,因此,能夠防止所注入之雜質過深擴散。 於利用閃光加熱進行之雜質之活化處理結束後,經過特定時間後,鹵素燈HL熄滅。藉此,半導體晶圓W自再結晶加熱溫度T1急速降溫。降溫中之半導體晶圓W之溫度係藉由放射溫度計120而測定,其測定結果被傳輸至控制部3。控制部3根據放射溫度計120之測定結果而監控半導體晶圓W之溫度是否已降溫至特定溫度。繼而,於半導體晶圓W之溫度降溫至特定程度以下後,移載機構10之一對移載臂11再次自退避位置水平移動至移載動作位置並上升,藉此,頂起銷12自基座74之上表面突出而自基座74接收熱處理後之半導體晶圓W。繼而,藉由閘閥185而關閉之搬送開口部66被打開,載置於頂起銷12上之半導體晶圓W藉由裝置外部之搬送機器人而搬出,從而熱處理裝置1中之半導體晶圓W之加熱處理完成。 於本實施形態中,首先,對鍺之半導體晶圓W之表面實施預非晶化處理(PAI處理),使該表面成為非晶質狀態,藉此,防止離子注入步驟中雜質自半導體晶圓W之表面較特定值更深地進入之通道效應。繼而,若直接進行用以使雜質活化之熱處理,則雜質會過深擴散,但藉由利用鹵素燈HL對半導體晶圓W進行低溫加熱處理,而使藉由預非晶化步驟而形成於半導體晶圓W之表面之非晶層再結晶化。若自閃光燈FL對再結晶而再次恢復結晶構造之半導體晶圓W之表面照射閃光,而使所注入之雜質活化,則能夠防止雜質過深擴散。 PAI處理雖具有於注入雜質時能夠防止通道效應之優點,但亦具有於雜質活化時使雜質較深地擴散之缺點。於本實施形態中,藉由於雜質之活化熱處理前對半導體晶圓W進行低溫加熱處理,使藉由PAI處理而形成之非晶層再結晶化,而防止所注入之雜質過深擴散。即,本發明運用能夠防止通道效應之PAI處理之優點,並且藉由利用低溫加熱處理進行之非晶層之再結晶化而克服PAI處理之缺點。其結果,雜質停留於距半導體晶圓W之表面特定值以內之深度,從而能夠實現較淺之接合。 以上,對本發明之實施形態進行了說明,但本發明可於不脫離其主旨之範圍內,在上述內容以外進行各種變更。例如,於上述實施形態中,以鍺之半導體晶圓W為處理對象,但並不限定於此,對矽之半導體晶圓W,亦能夠藉由進行相同之處理而實現較淺之接合。對矽之半導體晶圓W,亦能夠藉由以相同之順序實施與上述實施形態相同之處理,而運用PAI處理之優點並且克服其缺點從而防止雜質較深地擴散。但是,於矽之半導體晶圓W之情形時,與鍺之半導體晶圓W相比,步驟S3中之再結晶加熱溫度T1較高,為400℃以上且600℃以下。再者,即便為矽之半導體晶圓W,將半導體晶圓W維持為再結晶加熱溫度T1之時間亦與鍺同樣為60秒以上且180秒以下。 又,於上述實施形態中,步驟S3之再結晶化之熱處理及步驟S4之雜質活化之熱處理均利用熱處理裝置1而執行,但該等熱處理亦可利用不同之熱處理裝置分別進行。 又,於上述實施形態中,於閃光加熱部5具備30根閃光燈FL,但並不限定於此,閃光燈FL之根數可設為任意之數量。又,閃光燈FL並不限定於氙閃光燈,亦可為氪閃光燈。又,鹵素加熱部4所具備之鹵素燈HL之根數亦不限定於40根,可設為任意之數量。 又,於上述實施形態中,藉由來自鹵素燈HL之鹵素光照射而將半導體晶圓W加熱至再結晶加熱溫度T1,但亦可例如將半導體晶圓W載置於加熱板而將其加熱至再結晶加熱溫度T1。
1‧‧‧熱處理裝置
3‧‧‧控制部
4‧‧‧鹵素加熱部
5‧‧‧閃光加熱部
6‧‧‧腔室
7‧‧‧保持部
10‧‧‧移載機構
11‧‧‧移載臂
12‧‧‧頂起銷
13‧‧‧水平移動機構
14‧‧‧升降機構
41‧‧‧殼體
43‧‧‧反射器
51‧‧‧殼體
52‧‧‧反射器
53‧‧‧閃光放射窗
61‧‧‧腔室側部
62‧‧‧凹部
63‧‧‧上側腔室窗
64‧‧‧下側腔室窗
65‧‧‧熱處理空間
66‧‧‧搬送開口部
68‧‧‧反射環
69‧‧‧反射環
71‧‧‧基台環
72‧‧‧連結部
74‧‧‧基座
75‧‧‧保持板
75a‧‧‧保持面
76‧‧‧導環
77‧‧‧基板支持銷
78‧‧‧開口部
79‧‧‧貫通孔
81‧‧‧氣體供給孔
82‧‧‧緩衝空間
83‧‧‧氣體供給管
84‧‧‧閥
85‧‧‧氮氣供給源
86‧‧‧氣體排出孔
87‧‧‧緩衝空間
88‧‧‧氣體排出管
89‧‧‧閥
120‧‧‧放射溫度計
185‧‧‧閘閥
190‧‧‧排氣部
191‧‧‧氣體排出管
192‧‧‧閥
FL‧‧‧閃光燈
HL‧‧‧鹵素燈
S1‧‧‧步驟
S2‧‧‧步驟
S3‧‧‧步驟
S4‧‧‧步驟
T1‧‧‧再結晶加熱溫度
T2‧‧‧處理溫度
t1‧‧‧時刻
t2‧‧‧時刻
t3‧‧‧時刻
W‧‧‧半導體晶圓
圖1係表示用於本發明之接合形成方法之熱處理裝置之構成之縱截面圖。 圖2係表示保持部之整體外觀之立體圖。 圖3係基座之俯視圖。 圖4係基座之剖視圖。 圖5係移載機構之俯視圖。 圖6係移載機構之側視圖。 圖7係表示複數個鹵素燈之配置之俯視圖。 圖8係表示接合形成方法之順序之流程圖。 圖9係表示熱處理裝置中之半導體晶圓之表面溫度之變化之圖。
S1‧‧‧步驟
S2‧‧‧步驟
S3‧‧‧步驟
S4‧‧‧步驟

Claims (2)

  1. 一種接合形成方法,其特徵在於: 其係於半導體基板之表面形成pn接合者;且具備: 預非晶化步驟,其係使半導體基板之表面成為非晶質狀態; 離子注入步驟,其係於藉由上述預非晶化步驟而形成之非晶層中注入摻雜劑之離子; 再結晶化步驟,其係將上述半導體基板加熱至第1溫度而使上述非晶層再結晶化;及 活化步驟,其係於上述再結晶化步驟之後,自閃光燈對上述半導體基板之表面照射閃光而將該表面加熱至溫度高於上述第1溫度之第2溫度,從而使上述摻雜劑活化。
  2. 如請求項1之接合形成方法,其中 於上述再結晶化步驟中,以上述第1溫度將上述半導體基板加熱60秒以上且180秒以下。
TW105142016A 2016-02-03 2016-12-19 接合形成方法 TW201740439A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016018782A JP2017139312A (ja) 2016-02-03 2016-02-03 接合形成方法

Publications (1)

Publication Number Publication Date
TW201740439A true TW201740439A (zh) 2017-11-16

Family

ID=59387047

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105142016A TW201740439A (zh) 2016-02-03 2016-12-19 接合形成方法

Country Status (3)

Country Link
US (1) US20170221715A1 (zh)
JP (1) JP2017139312A (zh)
TW (1) TW201740439A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840114B1 (en) * 2016-07-26 2020-11-17 Raytheon Company Rapid thermal anneal apparatus and method
JP6960344B2 (ja) * 2018-01-26 2021-11-05 株式会社Screenホールディングス 熱処理方法および熱処理装置

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4617066A (en) * 1984-11-26 1986-10-14 Hughes Aircraft Company Process of making semiconductors having shallow, hyperabrupt doped regions by implantation and two step annealing
US4933994A (en) * 1987-06-11 1990-06-19 General Electric Company Method for fabricating a self-aligned lightly doped drain semiconductor device with silicide
US5095358A (en) * 1990-04-18 1992-03-10 National Semiconductor Corporation Application of electronic properties of germanium to inhibit n-type or p-type diffusion in silicon
KR100203131B1 (ko) * 1996-06-24 1999-06-15 김영환 반도체 소자의 초저접합 형성방법
US6723621B1 (en) * 1997-06-30 2004-04-20 International Business Machines Corporation Abrupt delta-like doping in Si and SiGe films by UHV-CVD
US6284672B1 (en) * 1999-03-02 2001-09-04 Advanced Micro Devices, Inc. Method of forming a super-shallow amorphous layer in silicon
US20030124821A1 (en) * 2001-12-28 2003-07-03 Robertson Lance Stanford Versatile system for forming shallow semiconductor device features
US7094671B2 (en) * 2004-03-22 2006-08-22 Infineon Technologies Ag Transistor with shallow germanium implantation region in channel
US20060234455A1 (en) * 2005-04-19 2006-10-19 Chien-Hao Chen Structures and methods for forming a locally strained transistor
DE102007020261B4 (de) * 2007-04-30 2009-07-16 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Erhöhung der Dotierstoffaktivierung unter Anwendung mehrerer sequenzieller fortschrittlicher Laser/Blitzlicht-Ausheizprozesse
JP2009164451A (ja) * 2008-01-09 2009-07-23 Dainippon Screen Mfg Co Ltd 熱処理装置
JP5317483B2 (ja) * 2008-01-29 2013-10-16 株式会社東芝 半導体装置
JP5291965B2 (ja) * 2008-03-25 2013-09-18 大日本スクリーン製造株式会社 熱処理装置
JP5507274B2 (ja) * 2010-01-29 2014-05-28 大日本スクリーン製造株式会社 熱処理方法および熱処理装置
JP5819633B2 (ja) * 2011-05-13 2015-11-24 株式会社Screenホールディングス 熱処理装置および熱処理方法
JP5855353B2 (ja) * 2011-05-13 2016-02-09 株式会社Screenホールディングス 熱処理装置および熱処理方法

Also Published As

Publication number Publication date
JP2017139312A (ja) 2017-08-10
US20170221715A1 (en) 2017-08-03

Similar Documents

Publication Publication Date Title
JP6539568B2 (ja) 熱処理方法および熱処理装置
KR102097200B1 (ko) 열처리 방법
JP6084479B2 (ja) 熱処理方法、熱処理装置およびサセプター
TWI515773B (zh) 熱處理裝置
KR102126119B1 (ko) 열처리 방법
TWI618151B (zh) 熱處理裝置
US20170243771A1 (en) Light-irradiation heat treatment apparatus
TWI638390B (zh) 熱處理裝置
TW201937603A (zh) 熱處理裝置及熱處理方法
TWI638389B (zh) 熱處理用承載器及熱處理裝置
KR102407656B1 (ko) 열처리 방법 및 열처리 장치
TWI652739B (zh) 熱處理裝置
TW201740439A (zh) 接合形成方法
JP6982446B2 (ja) 熱処理装置
TWI720683B (zh) 熱處理方法及熱處理裝置
US20190393055A1 (en) Heat treatment susceptor and heat treatment apparatus
TW202030802A (zh) 熱處理方法及熱處理裝置
TW201843741A (zh) 棒狀燈及熱處理裝置
KR102303332B1 (ko) p형 질화갈륨계 반도체의 제조 방법 및 열처리 방법
JP2018133424A (ja) 熱処理装置
JP2023030458A (ja) 熱処理装置および熱処理方法
JP2011061015A (ja) 熱処理方法および熱処理装置