JP5317483B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5317483B2
JP5317483B2 JP2008017118A JP2008017118A JP5317483B2 JP 5317483 B2 JP5317483 B2 JP 5317483B2 JP 2008017118 A JP2008017118 A JP 2008017118A JP 2008017118 A JP2008017118 A JP 2008017118A JP 5317483 B2 JP5317483 B2 JP 5317483B2
Authority
JP
Japan
Prior art keywords
semiconductor device
source
region
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008017118A
Other languages
English (en)
Other versions
JP2009181977A (ja
Inventor
善己 鎌田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008017118A priority Critical patent/JP5317483B2/ja
Priority to US12/353,330 priority patent/US8575652B2/en
Publication of JP2009181977A publication Critical patent/JP2009181977A/ja
Application granted granted Critical
Publication of JP5317483B2 publication Critical patent/JP5317483B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H01L29/1083—Substrate region of field-effect devices of field-effect transistors with insulated gate with an inactive supplementary region, e.g. for preventing punch-through, improving capacity effect or leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28255—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor belonging to Group IV and not being elemental silicon, e.g. Ge, SiGe, SiGeC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Description

本発明は、半導体装置および半導体装置の製造方法に関し、特に、Ｇｅを含む半導体領域にソース／ドレイン不純物層が形成される半導体装置および半導体装置の製造方法に関する。
ＭＩＳＦＥＴの性能向上は、これまで微細化によって達成されてきた。しかし、微細化が限界に近づきつつあり、微細化以外のＭＩＳＦＥＴの性能向上技術が検討されている。その一例としてＳｉよりも、電子やホールの移動度が高いＳｉ基板以外の基板、例えばＳｉＧｅ基板やＧｅ基板を用いる事が検討されている。また、ソース／ドレイン領域にＳｉＧｅやＧｅを埋め込み、チャネルのＳｉに歪みを加えることで、キャリアの移動度を向上させる検討がなされている。
もっとも、半導体のバンドギャップＥｇが小さい程、ソース／ドレイン領域のｐｎ接合もしくはＳｃｈｏｔｔｋｙ接合の逆方向リーク電流は多くなる。Ｓｉ、ＧｅのバンドギャップＥｇは、室温（２０℃）でそれぞれ１．１、０．６６ｅＶである。そのためＳｉＧｅ、Ｇｅ基板上に形成されたＭＩＳＦＥＴでは接合の逆方向リーク電流が多いことが問題の１つとして挙げられる。また、ＭＩＳＦＥＴ形成プロセス中、上記接合近傍の半導体基板中には様々な欠陥が導入されることがある。そして、上記接合リーク電流は、接合近傍の空乏層中の欠陥量に依存して更に増大して問題が深刻化する。
半導体結晶中に形成される欠陥としては、ダングリングボンド（ｄａｎｇｌｉｎｇ ｂｏｎｄ）等の点欠陥や転位、積層欠陥（ｓｔａｃｋｉｎｇ ｆａｕｌｔ）等、様々な種類のものが知られているが、ＮｉＧｅ／Ｇｅ界面に形成される欠陥を補償する技術として近年、Ｓ（硫黄）が有効であると報告され注目されている。Ｇｅ基板にＮｉＧｅを用いて形成されたショットキー（Ｓｃｈｏｔｔｋｙ）接合において、硫黄を金属／半導体界面に偏析させることでフェルミレベルピニング（Ｆｅｒｍｉ ｌｅｖｅｌ ｐｉｎｎｉｎｇ：ＦＬＰ）を解消できると報告されている（非特許文献１）。ＦＬＰは金属／半導体界面に存在する欠陥のため生じると考えられるが、この金属／半導体界面に存在する欠陥を硫黄が補償することでピニングが解消されるためと考えられている。
ＭＩＳＦＥＴのゲート電極の制御性を上げるためにソース／ドレインの接合深さＸｊは浅いことが望まれる。Ｓｉ基板においてはＧｅのイオン注入によりＳｉ基板をアモルファス化させた後ドーパントをイオン注入することでＸｊを浅く出来ることが知られているが、Ｇｅ基板における浅いＸｊを形成する手法は知られていない。
Ｋ．Ｉｋｅｄａ，Ｙ．Ｙａｍａｓｈｉｔａ，Ｎ．Ｓｕｇｉｙａｍａ，Ｎ．Ｔａｏｋａ ａｎｄ Ｓ．Ｔａｋａｇｉ，Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ Ｌｅｔｔｅｒｓ，８８，１５２１１５ （２００６）
本発明は、上記事情を考慮してなされたものであり、その目的とするところは、Ｇｅを含む半導体領域に形成されたソース／ドレイン不純物層を備えるＭＩＳＦＥＴの、接合リーク電流を低減する半導体装置およびその製造方法を提供することにある。
本発明の一態様の半導体装置は、半導体基板中に形成されたチャネル領域と、前記チャネル領域表面に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲート電極と、前記チャネル領域の両側に形成されたボロン（Ｂ）を不純物として含有するソース／ドレイン不純物層を具備するｐＭＩＳＦＥＴを有し、前記ソース／ドレイン不純物層の両方の、少なくとも一部が、前記半導体基板中の、Ｇｅを含有するｎ型半導体領域に形成され、前記ソース／ドレイン不純物層の両方の、接合深さよりも深い前記ｎ型半導体領域に、Ｓが含有され、前記ゲート絶縁膜直下の前記チャネル領域の、少なくとも一部領域において、Ｓの濃度が、１×１０１９ａｔｏｍｓ／ｃｍ３以下であり、前記ソース／ドレイン不純物層の両方の、接合深さよりも深い前記ｎ型半導体領域において、Ｓの濃度が、１×１０１６ａｔｏｍｓ／ｃｍ３以上であり、前記チャネル領域が、Ｇｅを含有し、前記ｎ型半導体領域のＧｅ濃度が８７％以上であることを特徴とする。
本発明によれば、Ｇｅを含む半導体領域に形成されたソース／ドレイン不純物層を備えるＭＩＳＦＥＴの、接合リーク電流を低減する半導体装置およびその製造方法を提供することが可能になる。
以下、図面を用いて本発明の実施の形態について説明する。
（第１の実施の形態）
本発明の第１の実施の形態の半導体装置は、Ｇｅを含有する半導体基板中に形成されたチャネル領域と、このチャネル領域表面に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成されたゲート電極と、チャネル領域の両側に形成されたソース／ドレイン不純物層を備えるＭＩＳＦＥＴを有している。そして、ソース／ドレイン不純物層が、Ｇｅを含有する半導体基板中に形成されている。そして、ソース／ドレイン不純物層の接合深さよりも深い半導体領域に、Ｓ（硫黄）、Ｓｅ（セレン）、Ｔｅ（テルル）から選択される少なくとも一種の元素が含有されることを特徴とする。
図１は、本実施の形態の半導体装置の断面図である。ｎ型のＧｅ基板１００に、例えば、シリコン酸化膜で溝を埋め込んだ素子分離領域１０２が設けられている。そして、このＧｅ基板中に、ｐＭＩＳＦＥＴのチャネル領域１０４が形成されている。このｐＭＩＳＦＥＴには、チャネル領域１０４表面に、例えば、ジルコニウムシリケート（ＺｒＳｉＯ）のゲート絶縁膜１０６が形成されている。そして、ゲート絶縁膜１０６上には、例えば、金属で形成されるゲート電極１０８が形成されている。そして、ゲート電極１０８の両側面には、ゲート側壁絶縁膜１１０が形成されている。そして、チャネル領域１０４の両側に、例えば、Ｂを不純物とするソース／ドレイン不純物層１１２（以下、ソース／ドレイン拡散層ともいう）がＧｅ基板１００中に形成されている。さらに、ソース／ドレイン不純物層１１２の接合深さよりも深い半導体領域に、１６族元素の一つである、例えばＳが含有される領域１１４が形成されている。
本実施の形態の半導体装置は、後に、詳述するように、ソース／ドレイン不純物層の接合深さよりも深い半導体領域に、Ｓが含有される領域が形成されていることにより、ソース／ドレイン不純物層の接合リーク電流が低減される。したがって、接合リークに起因する半導体装置の誤動作の抑制、消費電力の低減、発熱の抑制等が可能となる。
次に、本実施の形態の半導体装置の製造方法について説明する。図２〜図５は、本実施の形態の半導体装置の製造方法の、製造工程の断面図である。まず、図２に示すように、ｎ型のＧｅ基板１００に、シリコン酸化膜からなる素子分離領域（ＳＴＩ（Ｓｈａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ））１０２を形成する。
次に、図３に示すように、例えば、シリコン酸化膜（図示せず）を１０ｎｍ程度スパッタ法で堆積した後、イオン注入により、ＳをＧｅ基板１００に導入する。これによりＳを含有する半導体領域１１４を形成する。ここで、Ｓのイオン注入は、例えば、７度の傾斜（ｔｉｌｔ）注入で、加速電圧３０ＫｅＶ、ドーズ量５×１０１３〜５×１０１５（／ｃｍ２）程度で行う。このイオン注入の際、後に形成されるソース／ドレイン不純物層の接合深さよりも、Ｓが深い領域に注入されるように注入条件を設定する。
次に、図４に示すように、シリコン酸化膜（図示せず）を、例えば、希フッ酸（ＨＦ（０．５％））でエッチング除去した後、例えば、ジルコニウムシリケート（ＺｒＳｉＯ）のゲート絶縁膜１０６を２０ｎｍ程度スパッタ法で堆積する。その後、ゲート電極１０８となる金属を、例えば減圧化学的気相堆積（以下ＬＰ−ＣＶＤともいう）法によって堆積する。そして、リソグラフィー技術および反応性イオンエッチング（以下ＲＩＥともいう）等のエッチング技術により、ゲート絶縁膜１０６及びゲート電極１０８をパターン形成する。そして、例えば、シリコン窒化膜をＬＰ−ＣＶＤ法によって堆積した後、ＲＩＥ法によってエッチバックすることにより、シリコン窒化膜をゲート電極１０８の側面部にのみ残す。これにより、ゲート側壁絶縁膜１１０を形成する。
次に、図５に示すように、ゲート電極１０８の両側にＢをイオン注入することにより、ソース／ドレイン不純物層を形成する。Ｂのイオン注入は、例えば、７度の傾斜注入で、加速電圧１１ＫｅＶ、ドーズ量５×１０１５（／ｃｍ２）程度で行う。この後、例えば、ＢまたはＳの活性化のために、５００℃のアニールを行う。以上のようにして、図１に示す構造の半導体装置が形成される。
また、本実施の形態の製造方法によれば、後に詳述するように、Ｓのイオン注入で単結晶Ｇｅ基板がアモルファス（非晶質）化するため、Ｂのイオン注入の際のチャネリングが抑制される。したがって、浅いソース／ドレイン不純物層の形成が可能となる。
図６に、上記例示した条件で形成したＧｅ基板中のｐ＋／ｎ−接合の整流特性を示す。Ｓのドーズ量が多い程、逆方向リーク電流が減少しており、電流に寄与する生成中心量が減少していることが分かる。また、Ｓのドーズ量が多い程、順方向の理想因子ｎが改善され、再結合中心量が減少していることが分かる。
そして、図６から明らかなように、５×１０１４ａｔｏｍｓ／ｃｍ２以上のＳを注入することで、二桁近い大幅な逆方向リーク電流の低減が実現される。したがって、本実施の形態の製造方法におけるＳをイオン注入する工程において、Ｓを５×１０１４ａｔｏｍｓ／ｃｍ２以上のドーズ量注入することが望ましい。
次に、逆方向リーク電流減少の要因を理解するために、逆方向電流に寄与している欠陥の密度を逆方向電流量から見積もった結果を示す。見積りに用いた式は、下記（式１）の通りである。
それぞれのパラメータの意味および数値について表１に、実験結果および実験結果から見積もられる計算結果を表２にまとめて示す。Ｓドーズ量が５×１０１５（／ｃｍ２）の場合にトラップ密度ＮＴは４ｘ１０１５（／ｃｍ３）程度となる。
次に逆方向電流の素子面積依存性および素子の周辺長依存性について検討した結果を示す。面積が１．６×１０−３（ｃｍ２）一定で周辺長の異なるｐ＋／ｎ−接合素子を用いて逆方向電流の素子面積に依存した面積成分と周辺長に依存した周辺成分の比率のＳドーズ量依存性を評価した。評価結果を図７に示す。Ｓドーズ量が〜１０１４（／ｃｍ２）以上の場合に面積成分が激減していることが分かる。面積成分、つまり素子の面積に空乏層幅を乗じた体積内の欠陥量に依存した成分が、Ｓをイオン注入した試料において減少していることは、Ｓが空乏層内の欠陥を電気的に不活性にしていることを示唆している。
そこで、接合深さ付近のＳ濃度をＳＩＭＳ分析で調べ逆方向電流との相関を調べてみた結果について記載する。Ｎ２中５００℃で３０分熱処理した後および熱処理前のＢおよびＳのＧｅ基板中の深さ方向の濃度プロファイルを、それぞれ図８および図１０に示す。なお、図１０におけるＳのドーズ量５×１０１５（／ｃｍ２）である。図９は、ＢおよびＳの濃度プロファイルの説明図である。図９に示すように、基板表面から約１００ｎｍより深い領域のｐｒｏｊｅｃｔｉｏｎ ｒａｎｇｅ（Ｒｐ）を中心としたガウス分布からずれている領域は、チャネリングの影響と考えられる。Ｇｅ基板中の不純物濃度は４×１０１４（／ｃｍ３）であり、チャネリングの影響を図９のように片対数グラフにおいて線形で近似し、拡散層深さＸｊを見積もると約２７０ｎｍとなる。また、図１０に示すようにＸｊにおけるＳ濃度は１×１０１６（／ｃｍ３）である。チャネリングはＳイオン注入初期のＧｅ基板が単結晶である状況において起きていると考えられるため、ＸｊにおけるＳ濃度のＳドーズ量依存性は小さいと予想される。したがって、Ｓのドーズ量依存性はあるがほぼ１×１０１６（／ｃｍ３）前後のＳがＸｊ近傍に存在すると考えられる。
また、ここではＳＩＭＳプロファイル~接合深さＸｊを求めたが、その他にも、例えば３次元アトミックプローブ法を用いても、Ｘｊを評価することは可能である。
このＳＩＭＳ結果のＸｊ近傍、つまり空乏層中のＳ量は前記ＮＴ量と同程度であり、空乏層中の欠陥近傍には、欠陥量と同程度の量のＳが存在していることが分かる。ここで、空乏層中の欠陥の物理的実態は不明であるが、ＳをＧｅ基板中に導入することでｐｎ接合の電気的特性が改善された理由として、Ｇｅの価電子帯より０．２ｅＶ高いＥｇ中にエネルギー準位を持つＧｅ空孔が前記欠陥だとして、この欠陥を起因としたＧｅダングリングボンド（ｄａｎｇｌｉｎｇ ｂｏｎｄ）をＳが終端し電気的に不活性にしているというモデルが考えられる。もっとも、従来報告されている室温におけるＧｅ空孔の量は、上記欠陥量の見積り〜１０１６（／ｃｍ３）よりも数桁小さいため、実際には空孔から派生した積層欠陥（ｓｔａｃｋｉｎｇ ｆａｕｌｔ）、転位（ｄｉｓｌｏｃａｔｉｏｎ）等のＧｅダングリングボンド起因の結晶欠陥であると考えられる。
なお、このように接合リークを低減させる観点から、ソース／ドレイン不純物層の接合深さよりも深い半導体領域において、Ｓの濃度が、１×１０１６ａｔｏｍｓ／ｃｍ３以上であることが望ましい。
ここで、図１１は非特許文献１の技術と本実施の形態の相違点の説明図である。図１１（ａ）が非特許文献１の構成・作用の説明図、図１１（ｂ）が本実施の形態の構成・作用の説明図である。非特許文献１の技術は、図１１（ａ）のように金属／Ｇｅ基板界面のダングリングボンドをＳが補償することでＳｃｈｏｔｔｋｙ障壁を変調するというものである。一方、本実施の形態は図１１（ｂ）のようにＧｅのバルク基板中の空乏層における欠陥をＳが補償することにより接合リーク電流を低減させるというもので、非特許文献１の技術とは全く異なる構成・作用を有している。
次に、本実施の形態の製造方法において、Ｂ等のドーパントをイオン注入する前にＳをイオン注入することでソース／ドレイン不純物層の接合を浅く出来ることについて説明する。図１２は、Ｂイオン注入前のＳイオン注入有無によって、Ｇｅ基板中のＢプロファイルが変化することを示すＳＩＭＳ結果の図である。Ｂイオン注入前にＳイオン注入した方がＸｊを浅く出来ることが分かる。これは、Ｓを５×１０１５（／ｃｍ２）イオン注入することでＧｅ基板がアモルファス化され、Ｂのチャネリングが抑制されたためと考えられる。
この仮説を確認するために、モンテカルロシミュレーションを行った。図１３は、シミュレーション結果を示す図である。モンテカルロシミュレーションではＧｅ基板の結晶性が結晶の場合とアモルファスの場合のそれぞれについて計算しており、基板が単結晶の場合よりアモルファスである場合の方が、Ｂの基板奥中への分布が抑制されていることが分かる。Ｓイオン注入した場合のＢのプロファイルは、アモルファス基板中でのシミュレーション結果および結晶中でのシミュレーション結果の中間に位置しており、Ｓのイオン注入条件５×１０１５（／ｃｍ２）で基板は一部アモルファス化されているが十分ではないことを示唆している。
一般に原子量が重い元素程アモルファス化し易い。このため、浅い接合を作るためドーパントイオン注入前にＧｅ基板をプレアモルファス化するための元素としては、Ｓよりも同じ１６族元素のＳｅ，Ｔｅが望ましい。このように１６族元素に限定しているのは、Ｓ同様にｓｐ３混成軌道を形成してＧｅのダングリングボンドを終端し電気的に不活性にすることが期待されるためである。
次にＳイオン注入が、ソース／ドレイン不純物層のシート抵抗およびコンタクト抵抗へ与える影響について評価した結果を説明する。図１４はシート抵抗およびコンタクト抵抗の評価に用いた素子構造を示す図である。図１４（ａ）は上面図、図１４（ｂ）は断面図である。
図１５は、シート抵抗とコンタクト抵抗を評価した結果を示す図である。図１４の２つのＡｌパッド（ｐａｄ）に測定器の針をあてて電圧を印加し、パッド間の拡散層を介して流れる電流を測定し全抵抗Ｒｔを算出する。パッド間隔ｄの異なる素子についてＲｔを測定しグラフにしたものが図１５で、傾きからシート抵抗Ｒｓｈが、ｙ軸切片からＡｌ／ｐ＋拡散層界面におけるコンタクト抵抗Ｒｃを算出できる。また、ｘ軸切片からＡｌ／ｐ＋拡散層界面におけるコンタクト特性長λｃも算出でき、λｃが図１４（ａ）のＺより短いことからコンタクト抵抗率ρｃはＲｃ×λｃ×Ｚとして算出できる。図１５からＲｓｈ、ρｃはＳドーズ量に殆ど依存せず１００（Ω／□）、４×１０−４（Ωｃｍ２）と算出される。
ＳはＧｅの伝導帯より０．１８ｅＶ低いＧｅのバンドギャップＥｇ内にドナー（ｄｏｎｏｒ）準位を持つことが知られているため、ｐ＋拡散層中のＳはｎ型ドーパントとして作用し、ｐ＋拡散層の活性化濃度を下げることが懸念される。しかし、上記のようにＲｓｈ， ρｃがＳのドーズ量に依存せず問題無いことが明らかになった。Ｓｉ中のＳの固溶限が１０１６（／ｃｍ３）程度と低いため、Ｇｅ中でＳの固溶限も低いことが類推され、Ｓ起因のドナーの活性化濃度も１０１６（／ｃｍ３）程度に抑えられたため、上記のようにｐ＋拡散層の活性化濃度に影響が無かったものと考えられる。また、Ｓが単純に電流を担うキャリアの散乱源として働き抵抗値が上昇することも懸念されたが、上記結果からその影響は小さいことが判明した。
なお、上記の例では、主にＳをＧｅ基板に導入する場合について説明したが、同じ１６族元素の、ＳｅまたはＴｅであっても、同様の作用・効果を得ることが可能である。
また、上記の例では、ゲート絶縁膜として、ＺｒＳｉＯを例に説明したが、その他の材料、例えば、シリコン酸化膜、ジャーマニウムオキシナイトライド、Ｌａ２Ｏ５、Ｌａ２Ｏ３、ＣｅＯ２、ＺｒＯ２、ＨｆＯ２、ＳｒＴｉＯ３、ＰｒＯ３、ＬａＡｌＯ３、Ｓｉ３Ｎ４、Ａｌ２Ｏ３、Ｔａ２Ｏ５、ＴｉＯ２等の材料で形成してもかまわない。
また、ゲート電極としては、例えば、Ｔｉ、Ｔａ、Ｗの単体金属、あるいは、これらの金属の珪化物、窒化物、炭化物等の金属電極、あるいは、Ｓｉ、ＳｉＧｅの電極を適用することも可能である。
なお、ソース／ドレイン部には、抵抗低減のために、例えば、ＮｉＧｅ等の金属電極を設ける構造としてもかまわない。
また、上記の例では、ｐＭＩＳＦＥＴについて説明したが、Ｇｅを含むチャネル領域においては、電子の移動度もＳｉに比べ向上するため、ｎＭＩＳＦＥＴに本発明を適用しても同様の作用・効果を得ることが可能である。
（第２の実施の形態）
本発明の第２の実施の形態の半導体装置は、ゲート絶縁膜直下のチャネル領域の一部において、Ｓ、Ｓｅ、Ｔｅの濃度が、１×１０１９ａｔｏｍｓ／ｃｍ３以下であること以外は、基本的に第１の実施の形態の半導体装置と同様である。したがって、重複する内容については記述を省略する。
図１６は、本実施の形態の半導体装置の断面図である。図１６に示すように、ｐＭＩＳＦＥＴのチャネル領域１０４の中央部、すなわち、ソース／ドレイン拡散層１１２の接合近傍以外のチャネル領域の、ゲート絶縁膜直下には、Ｓが含有される領域１１４が形成されていないことを特徴とする。
次に、図１６の半導体装置の製造方法について説明する。Ｓイオン注入を行う工程が、ゲート電極を形成する工程の後に行われること以外は、基本的に第１の実施の形態の製造方法と同様である。したがって、重複する内容については記述を省略する。
図１７、図１８は、本実施の形態の半導体装置の製造方法の、製造工程の断面図である。まず、図１７に示すように、ゲート電極１０８をパターン形成し、ゲート側壁絶縁膜１１０を形成する。その後、例えば、シリコン酸化膜（図示せず）を１０ｎｍ程度スパッタ法で堆積した後、ゲート電極１０８およびゲート側壁絶縁膜１１０をマスクに、Ｓをイオン注入によりＧｅ基板１００に導入する。これによりＳを含有する半導体領域１１４を、ゲート電極１０８の両側のみに形成する。このイオン注入の際、後に形成されるソース／ドレイン不純物層の接合深さよりもＳが深い領域に注入されるように注入条件を設定する。
次に、図１８に示すように、Ｂをイオン注入することにより、ソース／ドレイン不純物層を形成する。この後、例えば、ＢまたはＳの活性化のために、５００℃のアニールを行う。以上のようにして、図１６に示す構造の半導体装置が形成される。
本実施の形態の半導体装置によれば、チャネル領域のゲート絶縁膜直下のＳ濃度が低減され、ゲート絶縁膜／Ｇｅ基板界面の界面準位が低減される。よって、界面準位起因のＭＩＳＦＥＴの特性劣化が抑制される。
図１９は第１の実施の形態の構造のＭＩＳキャパシタのＣＶ特性を示す図である。Ｓのドーズ量が増える程、ＣＶ特性が横軸方向に引き伸ばされており、界面準位が多くなることが分かる。特に、Ｂのドーズ量が５×１０１３（／ｃｍ２）より多い場合に特性変動が顕著である。先に、第１の実施の形態で記した結果と合わせて考えるとＧｅ基板中の欠陥を終端するにはＳは効果があるが、絶縁膜／Ｇｅ基板界面の界面準位を終端し電気的に不活性化するのは難しいことが分かる。よって、Ｓはソース／ドレイン領域にのみ限定的に導入するのが効果的で、ゲート電極直下の絶縁膜／Ｇｅ基板界面には存在しないことが望ましい。
通常、イオン注入で導入された不純物は基板深さ方向だけでなく基板面内方向にも分布するため、ソース／ドレイン領域に限定的に導入したＳもゲート直下、特にソース／ドレイン端に多く分布する。ゲート長が短い程、ゲート中心部直下におけるＳ濃度が増大することも懸念される。ゲート中心部直下等のＳ濃度として許容される濃度は以下のように見積もられる。
Ｓドーズ量が５×１０１５（／ｃｍ２）の場合の表面Ｓ濃度は１ｘ１０２１（／ｃｍ３）程度である。そして、Ｓが熱処理後に殆ど拡散しないこと、最大ピーク濃度や表面濃度はドーズ量に比例すると考えられることを考慮すると、Ｓのドーズ量が５×１０１３（／ｃｍ２）の場合の表面濃度は１ｘ１０１９（／ｃｍ３）程度であると考えられる。よってＳの表面濃度が１ｘ１０１９（／ｃｍ３）以下であればＭＩＳ特性は劣化しないと考えられ、ゲート絶縁膜直下のチャネル領域の一部、例えば、ゲート電極の中心部直下のＳ濃度は１ｘ１０１９ （／ｃｍ３）以下であることが望ましい。
なお、上記の例では、Ｓのイオン注入を、ドーパントであるＢのイオン注入の前に行う場合について説明した。Ｂのチャネリングを抑制する観点からはＳのイオン注入をＢの前に行うことが望ましいが、必ずしも、Ｂの後にＳをイオン注入する場合を排除するものではない。
（第３の実施の形態）
本発明の第３の実施の形態の半導体装置は、チャネル領域のゲート絶縁膜直下の、全領域において、Ｓ、Ｓｅ、Ｔｅの濃度が、１×１０１９ａｔｏｍｓ／ｃｍ３以下であること以外は、基本的に第２の実施の形態の半導体装置と同様である。したがって、重複する内容については記述を省略する。
図２０は、本実施の形態の半導体装置の断面図である。図２０に示すように、ｐＭＩＳＦＥＴのチャネル領域１０４のゲート絶縁膜１０６直下には、Ｓが含有される領域１１４が形成されていないことを特徴とする。
図２０の半導体装置は、Ｓイオン注入を行う工程において、Ｓの濃度が半導体表面近傍（ゲート絶縁膜直下）で十分低くなるように、深くイオン注入する条件、例えば、高い加速電圧でイオン注入すること以外は、基本的に第２の実施の形態の製造方法と同様である。したがって、重複する内容については記述を省略する。
本実施の形態の半導体装置によれば、チャネル領域のゲート絶縁膜直下全域のＳ濃度が低減され、ゲート絶縁膜／Ｇｅ基板界面の界面準位が低減される。よって、第２の実施の形態の作用・効果に加え、一層、界面準位起因のＭＩＳＦＥＴの特性劣化が抑制されるという作用・効果が得られる。
（第４の実施の形態）
本発明の第４の実施の形態の半導体装置は、チャネル領域のゲート絶縁膜直下の、全領域において、Ｓ、Ｓｅ、Ｔｅの濃度が、１×１０１９ａｔｏｍｓ／ｃｍ３以下であること以外は、基本的に第１の実施の形態の半導体装置と同様である。したがって、重複する内容については記述を省略する。
図２１は、本実施の形態の半導体装置の断面図である。図２１に示すように、ｐＭＩＳＦＥＴのチャネル領域１０４のゲート絶縁膜１０６直下には、Ｓが含有される領域１１４が形成されていないことを特徴とする。
図２１の半導体装置は、Ｓイオン注入を行う工程において、Ｓの濃度が半導体表面近傍で十分低くなるように、深くイオン注入する条件、例えば、高い加速電圧でイオン注入すること以外は、基本的に第１の実施の形態の製造方法と同様である。したがって、重複する内容については記述を省略する。
本実施の形態の半導体装置によれば、チャネル領域のゲート絶縁膜直下全域のＳ濃度が低減され、ゲート絶縁膜／Ｇｅ基板界面の界面準位が低減される。よって、第１の実施の形態の作用・効果に加え、一層、界面準位起因のＭＩＳＦＥＴの特性劣化が抑制されるという作用・効果が得られる。
（第５の実施の形態）
本発明の第５の実施の形態の半導体装置は、半導体基板がＳｉ基板であり、チャネル領域がＳｉで、ソース／ドレイン領域のみにＧｅを含有する半導体領域が形成されていることを特徴とする。それ以外は、基本的に第３の実施の形態の半導体装置と同様であるので重複する記載を省略する。
図２２は、本実施の形態の半導体装置の断面図である。ｎ型のＳｉ基板２００に、例えば、シリコン酸化膜で溝を埋め込んだ素子分離領域１０２が設けられている。そして、このＳｉ基板２００中に、ｐＭＩＳＦＥＴのチャネル領域１０４が形成されている。このｐＭＩＳＦＥＴには、チャネル領域１０４表面に、例えば、ジルコニウムシリケート（ＺｒＳｉＯ）のゲート絶縁膜１０６が形成されている。そして、ゲート絶縁膜１０６上には、例えば、金属で形成されるゲート電極１０８が形成されている。そして、ゲート電極１０８の両側面には、ゲート側壁絶縁膜１１０が形成されている。そして、ソース／ドレイン領域のみに、Ｇｅ単結晶の半導体領域１５０が形成されている。そして、チャネル領域１０４の両側に、例えば、Ｂを不純物とするソース／ドレイン不純物層１１２（ソース／ドレイン拡散層）が形成されている。さらに、ソース／ドレイン不純物層１１２の接合深さよりも深い半導体領域１５０に、１６族元素の一つである、例えばＳが含有される領域１１４が形成されている。
次に、図２２の半導体装置の製造方法について説明する。図２３〜図２６は、本実施の形態の半導体装置の製造方法の、製造工程の断面図である。まず、図２３に示すように、ゲート電極１０８をパターン形成し、ゲート側壁絶縁膜１１０を形成する。その後、ゲート電極１０８、ゲート側壁絶縁膜１１０および素子分離領域１０２をマスクに、例えば、ＲＩＥ法により、Ｓｉ基板をエッチングする。
次に、図２４に示すように、例えば、選択エピタキシャル成長法により、Ｇｅ単結晶の半導体領域１５０を、ゲート電極１０８の両側のＳｉ基板２００上に成長させる。その後、図２５に示すように、例えば、シリコン酸化膜（図示せず）を１０ｎｍ程度スパッタ法で堆積した後、ゲート電極１０８およびゲート側壁絶縁膜１１０をマスクに、Ｓをイオン注入によりＧｅ単結晶の半導体領域１５０に導入する。これによりＳを含有する半導体領域１１４を、ゲート電極１０８の両側のみに形成する。このイオン注入の際、後に形成されるソース／ドレイン不純物層の接合深さよりもＳが深い領域に注入されるように注入条件を設定する。
その後、図２６に示すように、Ｂをイオン注入することにより、ソース／ドレイン不純物層を形成する。この後、例えば、ＢまたはＳの活性化のために、５００℃のアニールを行う。以上のようにして、図２２に示す構造の半導体装置が形成される。
本実施の形態の半導体装置は、ソース／ドレイン領域に埋め込まれたＧｅにより、チャネル領域のＳｉに歪を加え、ホールの移動度を向上させることで、ｐＭＩＳＦＥＴの性能向上の実現が可能である。さらに、Ｓが存在することで、ソース／ドレイン領域のＧｅ中に形成される、ソース／ドレイン不純物層の接合リークの低減が実現される。
上の例では、ソース／ドレイン領域にＧｅが埋め込まれる場合を例にしたが、埋め込まれるのはＳｉ１−ｘＧｅｘ（０＜ｘ＜１）であってもかまわない。
（第６の実施の形態）
本発明の第６の実施の形態の半導体装置は、ｐＭＩＳＦＥＴとｎＭＩＳＦＥＴを備えるＣＭＩＳ構造を有している。そして、ｐＭＩＳＦＥＴにのみ本発明が適用されることを特徴とする。
図２７は、本実施の形態の半導体装置の断面図である。Ｓｉ基板２００に、ｐＭＩＳＦＥＴ３００とｎＭＩＳＦＥＴ４００が形成されている。そして、ｐＭＩＳＦＥＴ３００とｎＭＩＳＦＥＴ４００は、素子分離領域１０２によって、電気的に分離されている。そして、ｐＭＩＳＦＥＴ３００は、Ｇｅの半導体領域５００に形成されている。そして、ｐＭＩＳＦＥＴ３００は、図１に示す第１の実施の形態の半導体装置と同様の構造を有している。
図２７に示す半導体装置のＧｅの半導体領域の作製方法としては、例えば通常のＳｉ基板上に素子分離を形成し、ｐＭＩＳＦＥＴ領域のＳｉ基板領域をエッチバックし、ＧｅＨ４ガスを用いたＣＶＤ法によりＳｉ基板上に直接Ｇｅをエピタキシャル成長させる方法等が考えられる。
Ｇｅ中のキャリア移動度は、Ｓｉよりも電子、ホール共に大きい。しかし、Ｇｅ基板上のｎＭＩＳＦＥＴのｎ型不純物の活性化濃度は小さいため、Ｓｉ基板上のｎＭＩＳＦＥＴよりもトランジスタ特性が劣る場合が多い。そのため、ＣＭＩＳ構造を有する半導体装置の場合、ｐＭＩＳＦＥＴのみＧｅで作製する本実施の形態の半導体装置が望ましい。
以上、具体例を参照しつつ本発明の実施の形態について説明した。上記、実施の形態はあくまで、例として挙げられているだけであり、本発明を限定するものではない。また、実施の形態の説明においては、半導体装置、半導体装置の製造方法等で、本発明の説明に直接必要としない部分等については記載を省略したが、必要とされる半導体装置、半導体装置の製造方法等に関わる要素を適宜選択して用いることができる。
例えば、実施の形態においては、Ｇｅを含む半導体基板またはＧｅを含む半導体領域として、Ｇｅを用いる場合を主に説明した。しかしながら、Ｇｅに限定されるものではなく、Ｇｅを含む半導体基板またはＧｅを含む半導体領域であれば、Ｓｉ１−ｘＧｅｘ（０＜ｘ＜１）であってもかまわない。この場合であっても、Ｇｅの場合と同様の効果が期待される。これは、Ｇｅ−Ｇｅ結合、Ｇｅ−Ｓｉ結合は共に、Ｓｉ−Ｓｉ結合よりも結合エネルギーが小さく切れやすいため、ダングリングボンドを生じやすい。したがって、Ｓｉ１−ｘＧｅｘ（０＜ｘ＜１）であっても、ソース／ドレイン不純物層の空乏層中にＳ、ＳｅまたはＴｅが導入されることによって、ダングリングボンドを補償し、接合リークを低減させる効果はＧｅに対する場合と同様に得られることが期待されるからである。
そして、従来報告されているようにＳｉ１−ＸＧｅＸのＸが０．８７以上、つまりＧｅの組成比が８７％以上の場合、ＳｉＧｅのＥｇはＧｅのＬ点によって決まり急激に減少する。このため、Ｇｅ組成が８７％以上の場合に本発明は効果的である。したがって、Ｇｅを含有する半導体基板またはＧｅを含有する半導体領域において、Ｇｅの濃度が８７％以上であることが望ましい。
その他、本発明の要素を具備し、当業者が適宜設計変更しうる全ての半導体装置、半導体装置の製造方法は、本発明の範囲に包含される。本発明の範囲は、特許請求の範囲およびその均等物の範囲によって定義されるものである。
第１の実施の形態の半導体装置の断面図。 第１の実施の形態の半導体装置の製造工程を示す断面図。 第１の実施の形態の半導体装置の製造工程を示す断面図。 第１の実施の形態の半導体装置の製造工程を示す断面図。 第１の実施の形態の半導体装置の製造工程を示す断面図。 第１の実施の形態のｐ＋／ｎ−接合の整流特性を示す図。 第１の実施の形態の逆方向電流の面積成分と周辺長成分のＳドーズ量依存性の評価結果を示す図。 ＢのＧｅ基板中の深さ方向の濃度プロファイルを示す図。 ＢおよびＳの濃度プロファイルの説明図。 ＳのＧｅ基板中の深さ方向の濃度プロファイルを示す図。 従来技術と第１の実施の形態の相違点の説明図。 Ｂイオン注入前のＳイオン注入有無によってＧｅ基板中のＢプロファイルが変化することを示すＳＩＭＳ結果の図。 Ｂの濃度プロファイルのシミュレーション結果を示す図。 第１の実施の形態のシート抵抗およびコンタクト抵抗の評価に用いた素子構造を示す図。 第１の実施の形態のシート抵抗とコンタクト抵抗の評価結果を示す図。 第２の実施の形態の半導体装置の断面図。 第２の実施の形態の半導体装置の製造工程を示す断面図。 第２の実施の形態の半導体装置の製造工程を示す断面図。 第１の実施の形態の構造のＭＩＳキャパシタのＣＶ特性を示す図 第３の実施の形態の半導体装置の断面図。 第４の実施の形態の半導体装置の断面図。 第５の実施の形態の半導体装置の断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第５の実施の形態の半導体装置の製造工程を示す断面図。 第６の実施の形態の半導体装置の断面図。
符号の説明
１００ Ｇｅ基板
１０２ 素子分離領域
１０４ チャネル領域
１０６ ゲート絶縁膜
１０８ ゲート電極
１１０ ゲート側壁絶縁膜
１１２ ソース／ドレイン不純物層
１１４ Ｓが含有される領域
１５０ Ｇｅ半導体領域
２００ Ｓｉ基板
３００ ｐＭＩＳＦＥＴ
４００ ｎＭＩＳＦＥＴ

Claims (1)

  1. 半導体基板中に形成されたチャネル領域と、
    前記チャネル領域表面に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜上に形成されたゲート電極と、
    前記チャネル領域の両側に形成されたボロン（Ｂ）を不純物として含有するソース／ドレイン不純物層を具備するｐＭＩＳＦＥＴを有し、
    前記ソース／ドレイン不純物層の両方の、少なくとも一部が、前記半導体基板中の、Ｇｅを含有するｎ型半導体領域に形成され、
    前記ソース／ドレイン不純物層の両方の、接合深さよりも深い前記ｎ型半導体領域に、Ｓが含有され、
    前記ゲート絶縁膜直下の前記チャネル領域の、少なくとも一部領域において、Ｓの濃度が、１×１０１９ａｔｏｍｓ／ｃｍ３以下であり、
    前記ソース／ドレイン不純物層の両方の、接合深さよりも深い前記ｎ型半導体領域において、Ｓの濃度が、１×１０１６ａｔｏｍｓ／ｃｍ３以上であり、
    前記チャネル領域が、Ｇｅを含有し、
    前記ｎ型半導体領域のＧｅ濃度が８７％以上であることを特徴とする半導体装置。
JP2008017118A 2008-01-29 2008-01-29 半導体装置 Expired - Fee Related JP5317483B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008017118A JP5317483B2 (ja) 2008-01-29 2008-01-29 半導体装置
US12/353,330 US8575652B2 (en) 2008-01-29 2009-01-14 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008017118A JP5317483B2 (ja) 2008-01-29 2008-01-29 半導体装置

Publications (2)

Publication Number Publication Date
JP2009181977A JP2009181977A (ja) 2009-08-13
JP5317483B2 true JP5317483B2 (ja) 2013-10-16

Family

ID=40898317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008017118A Expired - Fee Related JP5317483B2 (ja) 2008-01-29 2008-01-29 半導体装置

Country Status (2)

Country Link
US (1) US8575652B2 (ja)
JP (1) JP5317483B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010098153A1 (ja) * 2009-02-27 2010-09-02 富士通株式会社 イオン注入分布発生方法及びシミュレータ
JP2010267713A (ja) * 2009-05-13 2010-11-25 Panasonic Corp 半導体装置及びその製造方法
US8901537B2 (en) 2010-12-21 2014-12-02 Intel Corporation Transistors with high concentration of boron doped germanium
US9484432B2 (en) 2010-12-21 2016-11-01 Intel Corporation Contact resistance reduction employing germanium overlayer pre-contact metalization
JP5330433B2 (ja) 2011-03-11 2013-10-30 株式会社東芝 半導体装置および半導体装置の製造方法
JP2013143487A (ja) * 2012-01-11 2013-07-22 National Institute Of Advanced Industrial & Technology 半導体装置及びその製造方法
US8710490B2 (en) * 2012-09-27 2014-04-29 Intel Corporation Semiconductor device having germanium active layer with underlying parasitic leakage barrier layer
US20150294868A1 (en) * 2014-04-15 2015-10-15 Infineon Technologies Ag Method of Manufacturing Semiconductor Devices Containing Chalcogen Atoms
US10833175B2 (en) * 2015-06-04 2020-11-10 International Business Machines Corporation Formation of dislocation-free SiGe finFET using porous silicon
JP2017139312A (ja) * 2016-02-03 2017-08-10 株式会社Ｓｃｒｅｅｎホールディングス 接合形成方法
JP2018029128A (ja) * 2016-08-18 2018-02-22 株式会社Ｓｃｒｅｅｎホールディングス ドーパント導入方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01105548A (ja) * 1987-10-19 1989-04-24 Fujitsu Ltd Ｍｉｓ型電界効果トランジスタ
JPH08139198A (ja) * 1994-11-11 1996-05-31 Seiko Epson Corp 半導体装置
JP3211773B2 (ja) * 1998-06-26 2001-09-25 日本電気株式会社 半導体装置およびその製造方法
JP2004214607A (ja) * 2002-12-19 2004-07-29 Renesas Technology Corp 半導体装置及びその製造方法
JP2004273551A (ja) * 2003-03-05 2004-09-30 Renesas Technology Corp 半導体集積回路装置およびその製造方法
US20080121932A1 (en) * 2006-09-18 2008-05-29 Pushkar Ranade Active regions with compatible dielectric layers
JP4940682B2 (ja) * 2005-09-09 2012-05-30 富士通セミコンダクター株式会社 電界効果トランジスタおよびその製造方法

Also Published As

Publication number Publication date
US8575652B2 (en) 2013-11-05
JP2009181977A (ja) 2009-08-13
US20090189189A1 (en) 2009-07-30

Similar Documents

Publication Publication Date Title
JP5317483B2 (ja) 半導体装置
JP5173582B2 (ja) 半導体装置
US10062759B2 (en) Silicon carbide semiconductor device and method for manufacturing same
US7479431B2 (en) Strained NMOS transistor featuring deep carbon doped regions and raised donor doped source and drain
KR101605150B1 (ko) 스트레인 유도 합금 및 그레이드형 도펀트 프로파일을 포함하는 인 시츄 형성되는 드레인 및 소스 영역들
JP5613640B2 (ja) 半導体装置の製造方法
US8563382B2 (en) Semiconductor device
KR101824048B1 (ko) 반도체 소자 및 그의 제조 방법, 그리고 반도체 집적 회로
TW201351652A (zh) 半導體元件之製造方法
US8460996B2 (en) Semiconductor devices with different dielectric thicknesses
CN100382316C (zh) 具有高熔点金属栅的半导体器件及其制造方法
US20070052026A1 (en) Semiconductor device and method of manufacturing the same
US8518784B2 (en) Adjusting of strain caused in a transistor channel by semiconductor material provided for threshold adjustment
JP2012079745A (ja) 半導体装置の製造方法
JP5475807B2 (ja) 半導体装置及びその製造方法
JP2010245233A (ja) 半導体装置およびその製造方法
Tsui et al. A study on NiGe-contacted Ge n+/p Ge shallow junction prepared by dopant segregation technique
CN108574001A (zh) 半导体装置
CN104253090A (zh) Cmos晶体管的形成方法
CN103811347B (zh) 晶体管的形成方法
WO2014185086A1 (ja) 電界効果型半導体装置及びその製造方法
JP2010141051A (ja) 半導体装置および半導体装置の製造方法
JP2010067930A (ja) 半導体装置およびその製造方法
Nakashima et al. Radiation damage of Si (1-y) C (y) Source/Drain n-MOSFETs with different carbon concentrations
JP2010219249A (ja) 半導体装置の製造方法及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101022

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130328

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130709

LAPS Cancellation because of no payment of annual fees