JP2004214607A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2004214607A
JP2004214607A JP2003306388A JP2003306388A JP2004214607A JP 2004214607 A JP2004214607 A JP 2004214607A JP 2003306388 A JP2003306388 A JP 2003306388A JP 2003306388 A JP2003306388 A JP 2003306388A JP 2004214607 A JP2004214607 A JP 2004214607A
Authority
JP
Japan
Prior art keywords
region
semiconductor
forming
ion
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003306388A
Other languages
English (en)
Inventor
Katsuhiro Mitsuda
勝弘 満田
Mitsuharu Honda
光晴 本多
Akira Iizuka
朗 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2003306388A priority Critical patent/JP2004214607A/ja
Priority to TW092135542A priority patent/TW200419657A/zh
Priority to KR1020030092876A priority patent/KR20040054556A/ko
Priority to US10/739,319 priority patent/US7087474B2/en
Priority to CNB2003101223935A priority patent/CN100365769C/zh
Publication of JP2004214607A publication Critical patent/JP2004214607A/ja
Priority to US11/411,892 priority patent/US7384834B2/en
Priority to US12/113,467 priority patent/US20080242013A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/2658—Bombardment with radiation with high-energy radiation producing ion implantation of a molecular ion, e.g. decaborane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
    • H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】 電界効果トランジスタの電流駆動能力の向上（ドレイン電流の増加）を図る。
【解決手段】 電界効果トランジスタを有する半導体装置の製造方法であって、
半導体基板であるシリコン層の主面からその内部に不純物をイオン注入してゲート電極に整合した半導体領域を形成する工程の前に、前記シリコン層の主面からその内部にIV族元素を、前記半導体領域の形成工程における不純物の注入深さよりも浅くイオン注入する工程を有する。
【選択図】 図４

Description

本発明は、半導体装置及びその製造技術に関し、特に、電界効果トランジスタを有する半導体装置の製造技術に適用して有効な技術に関するものである。
半導体装置に搭載される電界効果トランジスタとして、例えばＭＩＳＦＥＴ（Ｍetal Ｉnsulator Ｓemiconductor Ｆield Ｅffect Ｔransistor）と呼称される絶縁ゲート型電界効果トランジスタが知られている。このＭＩＳＦＥＴは、高集積化し易いという特徴を持っていることから、集積回路を構成するトランジスタ素子として広く用いられている。
ＭＩＳＦＥＴは、ｎチャネル導電型及びｐチャネル導電型を問わず、一般的に、チャネル形成領域、ゲート絶縁膜、ゲート電極、ソース領域及びドレイン領域等を有する構成になっている。ゲート絶縁膜は、半導体基板の主面（素子形成面，回路形成面）の素子形成領域に設けられ、例えば酸化シリコン膜で形成されている。ゲート電極は、半導体基板の主面の素子形成領域上にゲート絶縁膜を介在して設けられ、例えば抵抗値を低減する不純物が導入された多結晶シリコン膜で形成されている。チャネル形成領域は、ゲート電極と対向する半導体基板の領域（ゲート電極直下の領域）に設けられている。ソース領域及びドレイン領域は、チャネル形成領域のチャネル長方向における両側にチャネル形成領域を挟むようにして設けられた一対の半導体領域（不純物拡散領域）で形成されている。
なお、ＭＩＳＦＥＴにおいて、ゲート絶縁膜が酸化シリコン膜からなるものは、通常、ＭＯＳＦＥＴ（Ｍetal Ｏxide Ｓemiconductor Ｆield Ｅffect Ｔransistor）と呼ばれている。また、チャネル形成領域とは、ソース領域とドレイン領域とを結ぶ電流通路（チャネル）が形成される領域を言う。また、電流が半導体基板の厚さ方向（深さ方向）に流れるものを縦型、電流が半導体基板の平面方向（表面方向）に流れるものを横型と呼んでいる。また、ソース領域とドレイン領域との間のチャネル形成領域に電子のチャネル（導電通路）が形成されるものをｎチャネル導電型（又は単にｎ型）、正孔のチャネルが形成されるものをｐチャネル導電型（又は単にｐ型）と呼んでいる。また、ゲート電極に閾値電圧以上の電圧を加えることによって初めてドレイン電流が流れるものをエンハンスント型（又はＥ型、又はノーマリオフ型）と呼び、ゲート電極に電圧を加えなくてもドレイン電流が流れるものをディプレッション型（又はＤ型、又はノーマリオン型）と呼んでいる。
ところで、ＭＩＳＦＥＴは、高集積化や多機能化に伴って微細化の一途を辿っている。ＭＩＳＦＥＴの微細化に伴い短チャネル効果やホットエレクトロンの発生を抑制するため、ゲート長が１［μｍ］以下のサブミクロン世代のＭＩＳＦＥＴにおいては、ドレイン領域のチャネル形成領域側の不純物を低濃度化したＬＤＤ構造が採用されている。ＬＤＤ構造は、ドレイン領域のチャネル形成領域側への拡散量を低減し、チャネル長寸法を確保できるため、短チャネル効果の発生を抑制することができる。また、ドレイン領域とチャネル形成領域との間に形成されるｐｎ接合部の不純物濃度分布の勾配を緩和し、この領域に発生する電界強度を弱められるため、ホットキャリアの発生量を低減することができる。
ＬＤＤ構造のＭＩＳＦＥＴは、主に、半導体基板の主面上にゲート絶縁膜を介在してゲート電極を形成し、その後、半導体基板の主面に不純物をイオン注入してゲート電極に整合した半導体領域（エクステンション領域）を形成し、その後、ゲート電極の側壁にサイドウォールスペーサを形成し、その後、半導体基板の主面に不純物をイオン注入してサイドウォールスペーサに整合した半導体領域（コンタクト領域）を形成することによって得られる。
一方、ＭＩＳＦＥＴの微細化は、ゲート長寸法の縮小に伴うゲート抵抗の増加や、ソース領域及びドレイン領域の浅接合化（シャロー化）に伴うソース抵抗、ドレイン抵抗、及びコンタクト抵抗の増加を招き、メモリＩＣ（Ｉntegrated Ｃircuit）、ロジックＩＣ、メモリ機能及びロジック機能を有する混成ＩＣ等の高速化を妨げる要因となる。
そこで、微細化、高速化に対応して、高融点金属シリサイド膜を用いた低抵抗化技術が注目されている。特に、サリサイド（Ｓalicide：Ｓelf−Ａligned Ｓilicideの略）技術と呼称される低抵抗化技術の採用は、混成ＩＣを実現する上で有効である。
なお、本発明に関連する公知文献としては、下記の特許文献１（特開２０００−８２６７８号公報）がある。この特許文献１には、ゲルマニウム（Ｇｅ）をイオン注入して、接合リークが少なく、かつ高濃度で浅い接合のソース・ドレイン領域を形成する技術が開示されている。
特開２０００−８２６７８号公報
近年、電子機器の小型軽量化が進み、ＭＩＳＦＥＴにおいても更なる微細化が要求されている。ＭＩＳＦＥＴの微細化を図る上で問題となるのは、ドレイン電流Ｉds（電流駆動能力）の減少である。ドレイン電流Ｉdsの増加を図るためには、エクステンション領域の抵抗を下げることが有効である。エクステンション領域の低抵抗化を図るためには、半導体基板の主面の極く浅い領域に、非常に高濃度の不純物をイオン注入する必要がある。
しかしながら、従来の技術では、抵抗を下げる為に、砒素（Ａｓ）、燐（Ｐ）、ボロン（Ｂ）、二フッ化ボロン（ＢＦ２）等の不純物を大量にイオン注入しようとしても、シリコン（Ｓｉ）結晶中での注入不純物の活性化が低く、特に浅い部分へのイオン注入はセルフスパッタリング等も発生し、一定以上注入してもＳｉ結晶中に入らず、エクステンション領域を低抵抗にするための改善が少なかった。
また、Ｓｉ結晶中に不純物をイオン注入して半導体領域を形成し、その後、半導体領域上に高融点金属膜を形成し、その後、Ｓｉと高融点金属とを熱処理によって反応させて半導体領域上にシリサイド層を形成する場合、不純物の高濃度化により、シリサイド化工程で非活性の不純物（Ｓｉと結合していない未反応の不純物）がシリサイド化を妨げることが確認されている。
一方、ＭＩＳＦＥＴにおいては、チャネル形成領域に働く応力の向きによってドレイン電流（Ｉds）が変化することが知られている。具体的には、ドレイン電流が流れる方向（チャネル長方向）と同じ向きの応力をチャネル形成領域にかけた場合、
（１）ｎ型ＭＩＳＦＥＴのドレイン電流は、圧縮応力で減少し、引っ張り応力で増加すること、
（２）ｐ型ＭＩＳＦＥＴのドレイン電流は、圧縮応力で増加し、引っ張り応力で減少すること、が知られている。
ＭＩＳＦＥＴのチャネル形成領域に応力をかける方法としては、例えば半導体基板上に形成される層間絶縁膜の膜応力を利用する方法がある。しかしながら、一般的なＣＭＩＳ（Ｃomplementary ＭＩＳ：相補型ＭＩＳ）プロセスでは、半導体基板上に層間絶縁膜を形成する場合、ｎ型ＭＩＳＦＥＴ及びｐ型ＭＩＳＦＥＴ上で同一材料を用いてきた結果、同一チップ内においてＭＩＳＦＥＴのチャネル形成領域に働く応力はほぼ同じであった。即ち、膜応力でｎ型ＭＩＳＦＥＴのドレイン電流を増加しようとするとｐ型ＭＩＳＦＥＴのドレイン電流が減少し、逆にｐ型ＭＩＳＦＥＴのドレイン電流を増加しようとするとｎ型ＭＩＳＦＥＴのドレイン電流が減少してしまう。
本発明の目的は、電界効果トランジスタのドレイン電流Ｉdsの増加（電流駆動能力の向上）を図ることが可能な技術を提供することにある。
本発明の他の目的は、ｎ型電界効果トランジスタ及びｐ型電界効果トランジスタのドレイン電流Ｉdsの増加（電流駆動能力の向上）を図ることが可能な技術を提供することにある。
本発明の前記並びにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
（１）；電界効果トランジスタを有する半導体装置の製造方法であって、
半導体基板であるシリコン層の主面上にゲート絶縁膜を介在してゲート電極を形成する工程と、
前記シリコン層の主面からその内部に不純物をイオン注入して前記ゲート電極に整合した半導体領域を形成する工程とを有し、
更に、前記ゲート電極の形成工程の後であって、前記半導体領域の形成工程の前に、前記シリコン層の主面からその内部にIV族元素（例えばＧｅ）を、前記半導体領域の形成工程における不純物の注入深さよりも浅くイオン注入する工程を有する。
（２）；前記手段（１）において、
前記半導体領域の形成工程の後に、前記半導体領域の形成工程においてイオン注入された不純物を熱処理によって活性化させる工程を更に有する。
（３）電界効果トランジスタを有する半導体装置の製造方法であって、
半導体基板であるシリコン層の主面上にゲート絶縁膜を介在してゲート電極を形成する（ａ）工程と、
前記（ａ）工程の後、前記半導体基板の主面にIV族元素（例えばＧｅ）をイオン注入する（ｂ）と、
前記（ｂ）工程の後、前記シリコン層の主面に不純物をイオン注入して前記ゲート電極に整合した第１の半導体領域を形成する（ｃ）工程と、
前記（ｃ）工程の後、前記ゲート電極の側壁にサイドウォールスペーサを形成する（ｄ）工程と、
前記（ｄ）工程の後、前記シリコン層の主面に不純物をイオン注入して前記サイドウォールスペーサに整合した第２の半導体領域を形成する（ｅ）工程とを有し、
前記IV族元素のイオン注入は、前記（ｃ）工程における不純物の注入深さよりも浅く行う。
（４）；前記手段（３）において、
前記（ｃ）工程の後に、前記（ｃ）工程においてイオン注入された不純物を熱処理によって活性化させる工程を更に有する。
（５）；半導体基板であるシリコン層の主面の第１の領域に形成されたｎチャネル導電型電界効果トランジスタと、前記シリコン層の主面の第１の領域と異なる第２の領域に形成されたｐチャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、
前記シリコン層の主面の第１の領域上にゲート絶縁膜を介在して第１のゲート電極、並びに前記シリコン層の主面の第２の領域上にゲート絶縁膜を介在して第２のゲート電極を形成する工程と、
前記シリコン層の主面の第２の領域を選択的にマスクした状態で、前記シリコン層の主面の第１の領域に第１の不純物をイオン注入して、前記第１のゲート電極に整合した第１の半導体領域を形成する工程と、
前記シリコン層の主面の第１の領域を選択的にマスクした状態で、前記シリコン層の主面の第２の領域に第２の不純物をイオン注入して、前記第２のゲート電極に整合した第２の半導体領域を形成する工程と、
前記第１及び第２のゲート電極の側壁に夫々サイドウォールスペーサを形成する工程と、
前記シリコン層の主面の第２の領域を選択的にマスクした状態で、前記シリコン層の主面の第１の領域に第３の不純物をイオン注入して、前記第１の半導体領域と同一導電型であって、前記第１のゲート電極の側壁のサイドウォールスペーサに整合した第３の半導体領域を形成する工程と、
前記シリコン層の主面の第１の領域を選択的にマスクした状態で、前記シリコン層の主面の第２の領域に第４の不純物をイオン注入して、前記第２の半導体領域と同一導電型であって、前記第２のゲート電極の側壁のサイドウォールスペーサに整合した第４の半導体領域を形成する工程とを有し、
更に、前記第１及び第２のゲート電極の形成工程の後であって、前記第１及び第２の半導体領域の形成工程の前に、前記シリコン層の主面の第１及び第２の領域にIV族元素（例えばＧｅ）を、前記第１及び第２の半導体領域の形成工程における夫々の不純物の注入深さよりも浅くイオン注入する工程を有する。
（６）；前記手段（５）において、
前記第１及び第２の半導体領域の形成工程の後に、前記第１及び第２の半導体領域の形成工程においてイオン注入された第１及び第２の不純物を熱処理によって活性化させる工程を更に有する。
（７）；電界効果トランジスタを有する半導体装置の製造方法であって、
半導体基板であるシリコン層の主面上にゲート絶縁膜を介在してゲート電極を形成する工程と、
前記シリコン層の主面からその内部に不純物をイオン注入して前記ゲート電極に整合した第１の半導体領域を形成する工程と、
前記ゲート電極の側壁にサイドウォールスペーサを形成する工程と、
前記シリコン層の主面からその内部に不純物をイオン注入して前記サイドウォールスペーサに整合した第２の半導体領域を形成する工程と、
前記第２の半導体領域上に高融点金属膜を形成し、その後、前記第２の半導体領域のシリコンと前記高融点金属膜の金属とを反応させる熱処理を施して、前記第２の半導体領域上に金属・半導体反応層を形成する工程とを有し、
更に、前記ゲート電極の形成工程の後であって、前記第１の半導体領域の形成工程の前に、前記シリコン層の主面からその内部にIV族元素（例えばＧｅ）を、前記第１の半導体領域の形成工程における不純物の注入深さよりも浅くイオン注入する工程を有する。
（８）；手段（７）において、
前記第１の半導体領域の形成工程の後であって、前記高融点金属膜の形成工程の前に、前記第１及び第２の半導体領域の形成工程においてイオン注入された夫々の不純物を熱処理によって活性化させる工程を更に有する。
（９）；半導体基板であるシリコン層の主面の第１の領域に形成されたｎチャネル導電型電界効果トランジスタと、前記半導体基板の主面の第１の領域と異なる第２の領域に形成されたｐチャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、
前記シリコン層の主面の第１の領域上に形成された第１のゲート電極、並びに前記シリコン層の主面の第２の領域上に形成された第２のゲート電極を覆うようにして、引っ張り応力を持つ絶縁膜（例えば窒化シリコン膜）を形成する工程と、
前記絶縁膜に異方性エッチングを施して、前記第１のゲート電極の側壁に第１のサイドウォールスペーサ、前記第２のゲート電極の側壁に第２のサイドウォールスペーサを形成する工程と、
前記シリコン層の主面の第１の領域をマスクした状態で、前記第２のサイドウォールスペーサにIV族元素（例えばＧｅ）をイオン注入して、前記第２のサイドウォールスペーサの結晶性を破壊する工程とを有する。
（１０）；半導体基板であるシリコン層の主面の第１の領域に形成されたｎチャネル導電型電界効果トランジスタと、前記半導体基板の主面の第１の領域と異なる第２の領域に形成されたｐチャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、
前記シリコン層の主面の第１の領域上に形成された第１のゲート電極、並びに前記シリコン層の主面の第２の領域上に形成された第２のゲート電極を覆うようにして、圧縮応力を持つ絶縁膜（例えば窒化シリコン膜）を形成する工程と、
前記絶縁膜に異方性エッチングを施して、前記第１のゲート電極の側壁に第１のサイドウォールスペーサ、前記第２のゲート電極の側壁に第２のサイドウォールスペーサを形成する工程と、
前記シリコン層の主面の第２の領域をマスクした状態で、前記第１のサイドウォールスペーサにIV族元素（例えばＧｅ）をイオン注入して、前記第１のサイドウォールスペーサの結晶性を破壊する工程とを有する。
（１１）；半導体基板であるシリコン層の主面の第１の領域に形成されたｎチャネル導電型電界効果トランジスタと、前記半導体基板の主面の第１の領域と異なる第２の領域に形成されたｐチャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、
前記シリコン層の主面の第１の領域上にゲート絶縁膜を介在して第１のゲート電極、並びに前記シリコン層の主面の第２の領域上にゲート絶縁膜を介在して第２のゲート電極を形成する工程と、
前記シリコン層の主面の第２の領域を選択的にマスクした状態で、前記シリコン層の主面の第１の領域に第１の不純物をイオン注入して、前記第１のゲート電極に整合した第１の半導体領域を形成する工程と、
前記シリコン層の主面の第１の領域を選択的にマスクした状態で、前記シリコン層の主面の第２の領域に第２の不純物をイオン注入して、前記第２のゲート電極に整合した第２の半導体領域を形成する工程と、
前記第１及び第２のゲート電極を覆うようにして、引っ張り応力を持つ絶縁膜（例えば窒化シリコン膜）を形成し、その後、前記絶縁膜に異方性エッチングを施して、前記第１のゲート電極の側壁に第１のサイドウォールスペーサ、及び前記第２のゲート電極の側壁に第２のサイドウォールスペーサを形成する工程と、
前記シリコン層の主面の第２の領域を選択的にマスクした状態で、前記シリコン層の主面の第１の領域に第３の不純物をイオン注入して、前記第１の半導体領域と同一導電型であって、前記第１のサイドウォールスペーサに整合した第３の半導体領域を形成する工程と、
前記シリコン層の主面の第１の領域を選択的にマスクした状態で、前記シリコン層の主面の第２の領域に第４の不純物をイオン注入して、前記第２の半導体領域と同一導電型であって、前記第２のサイドウォールスペーサに整合した第４の半導体領域を形成する工程とを有し、
更に、前記第１及び第２のゲート電極の形成工程の後であって、前記第１及び第２の半導体領域の形成工程の前に、前記シリコン層の主面の第１及び第２の領域に第１のIV族元素（例えばＧｅ）を、前記第１及び第２の半導体領域の形成工程における夫々の不純物の注入深さよりも浅くイオン注入する工程と、
前記シリコン層の主面の第１の領域をマスクした状態で、前記第２のサイドウォールスペーサに第２のIV族元素（例えばＧｅ）をイオン注入して、前記第２のサイドウォールスペーサの結晶性を破壊する工程とを有する。
（１２）；半導体基板であるシリコン層の主面の第１の領域に形成されたｎチャネル導電型電界効果トランジスタと、前記半導体基板の主面の第１の領域と異なる第２の領域に形成されたｐチャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、
前記シリコン層の主面の第１の領域上にゲート絶縁膜を介在して第１のゲート電極、並びに前記シリコン層の主面の第２の領域上にゲート絶縁膜を介在して第２のゲート電極を形成する工程と、
前記シリコン層の主面の第２の領域を選択的にマスクした状態で、前記シリコン層の主面の第１の領域に第１の不純物をイオン注入して、前記第１のゲート電極に整合した第１の半導体領域を形成する工程と、
前記シリコン層の主面の第１の領域を選択的にマスクした状態で、前記シリコン層の主面の第２の領域に第２の不純物をイオン注入して、前記第２のゲート電極に整合した第２の半導体領域を形成する工程と、
前記第１及び第２のゲート電極を覆うようにして、圧縮応力を持つ絶縁膜（例えば窒化シリコン膜）を形成し、その後、前記絶縁膜に異方性エッチングを施して、前記第１のゲート電極の側壁に第１のサイドウォールスペーサ、及び前記第２のゲート電極の側壁に第２のサイドウォールスペーサを形成する工程と、
前記シリコン層の主面の第２の領域を選択的にマスクした状態で、前記シリコン層の主面の第１の領域に第３の不純物をイオン注入して、前記第１の半導体領域と同一導電型であって、前記第１のサイドウォールスペーサに整合した第３の半導体領域を形成する工程と、
前記シリコン層の主面の第１の領域を選択的にマスクした状態で、前記シリコン層の主面の第２の領域に第４の不純物をイオン注入して、前記第２の半導体領域と同一導電型であって、前記第２のサイドウォールスペーサに整合した第４の半導体領域を形成する工程とを有し、
更に、前記第１及び第２のゲート電極の形成工程の後であって、前記第１及び第２の半導体領域の形成工程の前に、前記シリコン層の主面の第１及び第２の領域に第１のIV族元素（例えばＧｅ）を、前記第１及び第２の半導体領域の形成工程における夫々の不純物の注入深さよりも浅くイオン注入する工程と、
前記シリコン層の主面の第２の領域をマスクした状態で、前記第１のサイドウォールスペーサに第２のIV族元素（例えばＧｅ）をイオン注入して、前記第１のサイドウォールスペーサの結晶性を破壊する工程とを有する。
（１３）；電界効果トランジスタを有する半導体装置の製造方法であって、
半導体基板の主面上に半導体膜を形成する工程と、
前記半導体膜に、抵抗値を低減する不純物をイオン注入する工程と、
前記半導体膜をパターンニングしてゲート電極を形成する工程とを有し、
更に、前記半導体膜に、この半導体膜と同族の元素をイオン注入する工程を有する。
（１４）；前記手段（１３）において、
更に、前記不純物をイオン注入する工程の後に、前記不純物を熱処理によって活性化させる工程を有し、
前記半導体膜と同族の元素をイオン注入する工程は、前記不純物を熱処理によって活性化させる工程の前に実施する。
（１５）；前記手段（１３）において、
更に、前記不純物をイオン注入する工程の後に、前記不純物を熱処理によって活性化させる工程を有し、
前記半導体膜と同族の元素をイオン注入する工程は、前記不純物をイオン注入する工程の前に実施する。
（１６）；前記手段（１３）において、
前記半導体膜はシリコンであり、前記元素はＧｅイオンである。
（１７）；半導体基板の主面の第１の領域に形成されたｎチャネル導電型電界効果トランジスタと、前記第１の領域と異なる第２の領域に形成されたｐチャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、
前記半導体基板の主面の第１及び第２の領域上に半導体膜を形成する工程と、
前記半導体膜に抵抗値を低減する不純物をイオン注入する工程と、
前記半導体膜をパターンニングして、前記半導体基板の主面の第１及び第２の領域に夫々ゲート電極を形成する工程と、
前記純物を熱処理によって活性化させる工程とを有し、
更に、前記半導体膜を形成する工程の後であって、前記不純物を熱処理によって活性化させる工程の前に、前記半導体膜に、この半導体膜と同族の元素をイオン注入する工程を有する。
（１８）；電界効果トランジスタを有する半導体装置の製造方法であって、
半導体基板の主面上にゲート絶縁膜を介在してゲート電極を形成する工程と、
前記半導体基板の主面からその内部に不純物をイオン注入して前記ゲート電極に整合した半導体領域を形成する工程と、
前記ゲート電極の形成工程の後に、前記半導体基板の主面からその内部に前記半導体基板と同族の元素を、前記第１の半導体領域の形成工程における不純物の注入深さよりも浅くイオン注入する工程と、
前記同族の元素をイオン注入する工程、及び前記半導体領域を形成する工程の後に、前記半導体基板に洗浄を施す工程とを有し、
前記洗浄工程は、硫酸加水、希フッ酸及び塩酸加水を用いて行う。
（１９）；前記手段（１８）において、
更に、前記同族の元素をイオン注入する工程、及び前記半導体領域を形成する工程の後に、前記半導体領域の形成工程においてイオン注入された不純物を熱処理によって活性化させる工程を有し、
前記洗浄工程は、前記不純物を熱処理によって活性化させる工程の後に実施する。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
本発明によれば、電界効果トランジスタのドレイン電流Ｉdsの増加（電流駆動能力の向上）を図ることができる。
また、ｎチャネル導電型電界効果トランジスタ及びｐチャネル導電型電界効果トランジスタのドレイン電流の増加を図ることができる。
また、ｎチャネル導電型電界効果トランジスタ及びｐチャネル導電型電界効果トランジスタのゲート電極の低抵抗化を図ることができる。
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
（実施形態１）
本実施形態１では、相補型ＭＩＳＦＥＴを有する半導体装置に本発明を適用した例について説明する。
図１は、本実施形態１の半導体装置に搭載された相補型ＭＩＳＦＥＴの概略構成を示す模式的断面図である。図１において、向かって左側がｎ型ＭＩＳＦＥＴであり、右側がｐ型ＭＩＳＦＥＴである。
図１に示すように、本実施形態１の半導体装置は、半導体基板として例えば単結晶シリコンからなるｐ型のシリコン基板（半導体基板であるシリコン層）１を主体に構成されている。
シリコン基板１の主面（素子形成面又は回路形成面）は、素子分離領域２によって互いに区画された素子形成領域１ｎ及び１ｐを有し、素子形成領域１ｎには、ｐ型ウエル領域４及びｎ型ＭＩＳＦＥＴが形成され、素子形成領域１ｐには、ｎ型ウエル領域３及びｐ型ＭＩＳＦＥＴが形成されている。素子分離領域２は、例えば浅溝アイソレーション（ＳＧＩ：Ｓhallow Ｇroove Ｉsolation）領域で構成されている。浅溝アイソレーション領域は、シリコン基板１の主面に浅溝を形成し、その後、浅溝の内部に絶縁膜（例えば酸化シリコン膜）を選択的に埋め込むことによって形成される。本実施形態のｎ型及びｐ型ＭＩＳＦＥＴは、ドレイン電流がシリコン基板１の平面方向に流れる横型構造になっている。
ｎ型及びｐ型ＭＩＳＦＥＴは、主に、チャネル形成領域、ゲート絶縁膜５、ゲート電極６、ソース領域及びドレイン領域を有する構成になっている。ゲート絶縁膜５はシリコン基板１の主面に設けられ、ゲート電極６はシリコン基板１の主面上にゲート絶縁膜５を介在して設けられ、チャネル形成領域はゲート電極６の直下におけるシリコン基板１の表層部に設けられている。ソース領域及びドレイン領域は、チャネル形成領域のチャネル長方向における両側にチャネル形成領域を挟むようにして設けられている。
ｎ型ＭＩＳＦＥＴのソース領域及びドレイン領域は、エクステンション領域である一対のｎ型半導体領域８、及びコンタクト領域である一対のｎ型半導体領域１２を有する構成になっている。ｎ型半導体領域８はゲート電極６に整合して形成され、ｎ型半導体領域１２はゲート電極６の側壁に設けられたサイドウォールスペーサ１１に整合して形成されている。
ｐ型ＭＩＳＦＥＴのソース領域及びドレイン領域は、エクステンション領域である一対のｐ型半導体領域９、及びコンタクト領域である一対のｐ型半導体領域１３を有する構成になっている。ｐ型半導体領域９はゲート電極６に整合して形成され、ｐ型半導体領域１３はゲート電極６の側壁に設けられたサイドウォールスペーサ１１に整合して形成されている。
ｎ型及びｐ型ＭＩＳＦＥＴにおいて、ゲート電極６、ｎ型半導体領域１２、ｐ型半導体領域１３の夫々の表面には、低抵抗化を図るため、金属・半導体反応層であるシリサイド層（１５，１６）が形成されている。これらのシリサイド層１５及び１６は、例えばサリサイド（Ｓalicide：Ｓelf Ａligned Ｓilicide）技術により、サイドウォールスペーサ１１に整合して形成されている。即ち、本実施形態のｎ型及びｐ型ＭＩＳＦＥＴはサリサイド構造になっている。
シリコン基板１の主面上には、ｎ型及びｐ型ＭＩＳＦＥＴを覆うようにして、例えば酸化シリコン膜からなる層間絶縁膜１７が設けられている。ｎ型半導体領域１２上及びｐ型半導体領域１３上には、層間絶縁膜１７の表面からシリサイド層１５に到達するソース・ドレイン用コンタクト孔が設けられ、このソース・ドレイン用コンタクト孔の内部には導電性プラグ１９が埋め込まれている。ｎ型及びｐ型半導体領域（１２，１３）は、シリサイド層１５及び導電性プラグ１９を介在して、層間絶縁膜１７上を延在する配線２０と電気的に接続されている。
ｎ型及びｐ型ＭＩＳＦＥＴのゲート電極６上には、図示していないが、層間絶縁膜１７の表面からシリサイド層１６に到達するゲート用コンタクト孔が設けられ、このゲート用コンタクト孔の内部には導電性プラグ１９が埋め込まれている。ゲート電極６は、シリサイド層１６、及びゲート用コンタクト孔の内部の導電性プラグ１９を介在して、層間絶縁膜１７上を延在する配線２０と電気的に接続されている。
ｎ型ＭＩＳＦＥＴのエクステンション領域であるｎ型半導体領域８は、シリコン基板１の主面からその内部に不純物として例えば砒素（Ａｓ）をイオン注入することによって形成されている。このｎ型半導体領域８には、シリコン基板１の主面からその内部にイオン注入によって導入されたIV族元素、例えばゲルマニウム（Ｇｅ）が含まれている。Ｇｅの濃度分布のピーク値は、シリコン基板１の深さ方向において、Ａｓの不純物濃度分布のピーク値よりもシリコン基板１の主面側、即ち浅い位置に位置している。素子形成領域１ｎにおけるＧｅのイオン注入は、後で詳細に説明するが、ゲート電極６の形成工程の後であって、ｎ型ＭＩＳＦＥＴのエクステンション領域であるｎ型半導体領域８の形成工程の前に、ｎ型半導体領域８の形成工程における不純物（例えばＡｓ）の注入深さよりも浅く行われる。
ｐ型ＭＩＳＦＥＴのエクステンション領域であるｐ型半導体領域９は、シリコン基板１の主面からその内部に不純物として例えば二フッ化ボロン（ＢＦ２）をイオン注入することによって形成されている。このｐ型半導体領域９には、シリコン基板１の主面からその内部にイオン注入によって導入されたIV族元素、例えばゲルマニウム（Ｇｅ）が含まれている。Ｇｅの濃度分布のピーク値は、シリコン基板１の深さ方向において、Ａｓの不純物濃度分布のピーク値よりもシリコン基板１の主面側、即ち浅い位置に位置している。素子形成領域１ｐにおけるＧｅのイオン注入は、後で詳細に説明するが、ゲート電極６の形成工程の後であって、ｐ型ＭＩＳＦＥＴのエクステンション領域であるｐ型半導体領域９の形成工程の前に、ｐ型半導体領域９の形成工程における不純物（例えばＢＦ２）の注入深さよりも浅く行われる。
本実施形態１では、素子形成領域１ｎ及び１ｐへのＧｅのイオン注入は、同一工程で行われる。
次に、本実施形態１の半導体装置の製造について、図２乃至図１４を用いて説明する。図２乃至図１４は、半導体装置の製造工程を示す模式的断面図である。
まず、比抵抗１０［Ωｃｍ］を有する単結晶シリコンからなるシリコン基板１を準備し、その後、図２に示すように、シリコン基板１の主面の素子形成領域１ｎにｐ型ウエル領域４、素子形成領域１ｐにｎ型ウエル領域３を選択的に形成する。
次に、図２に示すように、シリコン基板１の主面の素子形成領域１ｎ及び１ｐを区画する素子分離領域２として、例えば浅溝アイソレーション領域を形成する。この浅溝アイソレーション領域は、シリコン基板１の主面に浅溝（例えば３００［ｎｍ］程度の深さの溝）を形成し、その後、シリコン基板１の主面上に例えば酸化シリコン膜からなる絶縁膜をＣＶＤ（Ｃhemical Ｖapor Ｄeposition）法で形成し、その後、絶縁膜が浅溝の内部に選択的に残るようにＣＭＰ（化学的機械研磨：Ｃｈemical Ｍechanical Ｐolishing）法で平坦化することによって形成される。この後、シリコン基板１の表面を洗浄し、素子形成領域１ｎ及び１ｐを含むシリコン基板１表面に付着した砥粒スラリなどの異物や汚染物質を除去する。
次に、熱酸化処理を施してシリコン基板１の主面の素子形成領域１ｎ及び１ｐに例えば厚さが２〜３［ｎｍ］程度の酸化シリコン膜からなるゲート絶縁膜５を形成し、その後、シリコン基板１の主面上の全面に例えば厚さが１５０〜２００［ｎｍ］程度の多結晶シリコン膜を形成し、その後、前記多結晶シリコン膜にパターンニングを施して、図３に示すようにゲート電極６を形成する。多結晶シリコン膜には、抵抗値を低減する不純物がその堆積中又は堆積後に導入される。
次に、ｎ型及びｐ型ＭＩＳＦＥＴのエクステンション領域を形成する工程の前に、図４に示すように、シリコン基板１の主面からその素子形成領域１ｎ及び１ｐの内部に、具体的にはゲート電極６が形成されていないｐ型ウエル領域４及びｎ型ウエル領域３の部分に、IV族元素として例えばＧｅ（ゲルマニウム）をイオン注入する。このＧｅのイオン注入により、シリコン基板１の主面の素子形成領域１ｎ及び１ｐに、ゲート電極６に整合して非晶質層７が形成される。
Ｇｅのイオン注入は、ｎ型及びｐ型ＭＩＳＦＥＴのエクステンション領域の形成工程における不純物のイオン注入深さよりも浅く行う。本実施形態において、Ｇｅのイオン注入は、例えば、加速エネルギーが３ＫｅＶ程度、ドーズ量が５×１０１４〜２×１０１５［atoms／cm2］程度の条件で行う。
次に、図５に示すように、シリコン基板１の主面の素子形成領域１ｐをマスクＭ１で選択的に覆った状態で、シリコン基板１の主面からその素子形成領域１ｎの内部に、具体的にはゲート電極６が形成されていないｐ型ウエル領域４の部分に、不純物として例えばＡｓ（砒素）をイオン注入する。このＡｓのイオン注入により、シリコン基板１の主面の素子形成領域１ｎに、ゲート電極に整合して一対のｎ型半導体領域（エクステンション領域）８が形成される。本実施形態において、Ａｓのイオン注入は、例えば、加速エネルギーが１〜３ＫｅＶ程度、ドーズ量が１×１０１４〜２×１０１５［atoms／cm2］程度の条件で行う。このとき、Ａｓのイオン注入における加速エネルギーは、Ｇｅと同等、もしくはそれ以上とすることが好ましい。これはＡｓの分子量がＧｅの分子量と同程度のため、ＡｓをＧｅよりも深い位置に形成するためである。マスクＭ１としては、例えばフォトリソグラフィ技術によって形成されるフォトレジストマクスを使用する。
次に、マスクＭ１を除去した後、図６に示すように、シリコン基板１の主面の素子形成領域１ｎをマスクＭ２で選択的に覆った状態で、シリコン基板１の主面からその素子形成領域１ｐの内部に、具体的にはゲート電極６が形成されていないｎ型ウエル領域３の部分に、不純物として例えばＢＦ２（二フッ化ボロン）をイオン注入する。このＢＦ２のイオン注入により、シリコン基板１の素子形成領域１ｐに、ゲート電極６に整合して一対のｐ型半導体領域（エクステンション領域）９が形成される。本実施形態において、ＢＦ２のイオン注入は、例えば、加速エネルギーが１〜３ＫｅＶ程度、ドーズ量が１×１０１４〜２×１０１５［atoms／cm2］程度の条件で行う。ここで、ｐ型半導体領域９の形成手段としてＢＦ２を用いているが、これはＢよりも分子量が大きく拡散係数が小さくなるためである。仮にＢを用いた場合では、後述する不純物活性化のための熱処理時にＢが半導体基板の横方向及び深さ方向に拡散しすぎるため、面内の均一性を保てず、結果として、本発明の目的とするところの極浅接合の達成がＢＦ２を用いた場合に比べると困難となる。即ち、本実施の形態においては、Ｂよりも分子量の大きい不純物を採用することで、極浅接合の達成を試みている。マスクＭ２としては、例えばフォトリソグラフィ技術によって形成されるフォトレジストマクスを使用する。
次に、マスクＭ２を除去した後、図８に示すように、ゲート電極６の側壁に、例えばゲート長方向の膜厚が５０〜７０［ｎｍ］程度のサイドウォールスペーサ１１を形成する。サイドウォールスペーサ１１は、図７に示すように、シリコン基板１の主面上の全面に例えば酸化シリコン膜からなる絶縁膜１０をＣＶＤ法で形成し、その後、絶縁膜１０にＲＩＥ（Ｒeactive Ｉon Ｅtching）等の異方性エッチングを施すことによって形成される。サイドウォールスペーサ１１は、ゲート電極６に整合して形成される。
次に、図９に示すように、シリコン基板１の主面の素子形成領域１ｐをマスクＭ３で選択的に覆った状態で、シリコン基板１の主面からその素子形成領域１ｎの内部に、具体的にはゲート電極６が形成されていないｐ型ウエル領域４の部分に、不純物として例えばＡｓをイオン注入する。このＡｓのイオン注入により、シリコン基板１の素子形成領域１ｎに、サイドウォールスペーサ１１に整合して一対のｎ型半導体領域（コンタクト領域）１２が形成される。本実施形態において、Ａｓのイオン注入は、例えば、加速エネルギーが２０〜４５ＫｅＶ程度、ドーズ量が２〜４×１０１５［atoms／cm2］程度の条件で行う。マスクＭ３としては、例えばフォトリソグラフィ技術によって形成されるフォトレジストマスクを使用する。
次に、マスクＭ３を除去した後、図１０に示すように、シリコン基板１の主面の素子形成領域１ｎをマスクＭ４で選択的に覆った状態で、シリコン基板１の主面からその素子形成領域１ｐの内部に、具体的にはゲート電極６が形成されていないｎ型ウエル領域３の部分に不純物として例えばＢＦ２（二フッ化ボロン）をイオン注入する。このＢＦ２のイオン注入により、シリコン基板１の素子形成領域に、サイドウォールスペーサ１１に整合して一対のｐ型半導体領域（コンタクト領域）１３が形成される。本実施形態において、ＢＦ２のイオン注入は、例えば、加速エネルギーが２０〜５０ＫｅＶ程度、ドーズ量が２〜４×１０１５［atoms／cm2］程度の条件で行う。マスクＭ４としては、例えばフォトリソグラフィ技術によって形成されるフォトレジストマクスを使用する。
次に、マスクＭ４を除去した後、ｎ型半導体領域８の形成工程、ｐ型半導体領域９の形成工程、ｎ型半導体領域１２の形成工程、並びにｐ型半導体領域１３の形成工程においてイオン注入された不純物（Ａｓ，ＢＦ２）を熱処理によって活性化させる。熱処理は、昇降温レートが非常に大きい、通常スパイクアニール装置と呼ばれる枚葉式アニール装置を用いて、温度が１０００［℃］、加熱時間が１［秒］の条件で行う。
この工程において、Ｇｅのイオン注入によって形成されたシリコン基板中（シリコン層中）の非晶質部分（非晶質層７）は、図１１に示すように、元の単結晶に回復する。また、不純物（Ａｓ，ＢＦ２）のイオン注入によって形成されたシリコン基板中（シリコン層中）の非晶質部分（半導体領域８，９，１２，１３）も非晶質から元の単結晶に回復する。
また、この工程において、ゲート電極６の形成工程の後であって、半導体領域（８，９，１２，１３）の形成工程の前に、予めシリコン基板１の主面の素子形成領域１ｎ及び１ｐに、シリコン基板（シリコン層）と同族のIV族元素であるＧｅが半導体領域（８，９，１２，１３）の形成工程における不純物（Ａｓ，ＢＦ２）のイオン注入深さよりも浅くイオン注入されているため、Ｓｉ−Ｇｅ−Ｘ（Ｘ：Ａｓ，ＢＦ２）の結合が形成され、Ｓｉ−Ｘ単独の場合よりも、シリコン基板中（シリコン層中）での不純物の活性化が向上し、導電に寄与する不純物の濃度が高くなる（Ｓｉと結合しない未反応の不純物量が少なくなる）。この結果、ｎ型及びｐ型ＭＩＳＦＥＴのエクステンション領域（半導体領域８，９）の抵抗、特に表面における抵抗が下がるため、ｎ型及びｐ型ＭＩＳＦＥＴのドレイン電流Ｉdsの増加（電流駆動能力の向上）を図ることができる。
なお、ｎ型及びｐ型ＭＩＳＦＥＴのコンタクト領域（半導体領域１２，１３）においてもＧｅがイオン注入されている。従って、このコンタクト領域においても、シリコン基板中（シリコン層中）での不純物の活性化が向上し、導電に寄与する不純物の濃度が高くなる（Ｓｉと結合しない未反応の不純物量が少なくなる）ため、コンタクト領域における抵抗、特に表面における抵抗が下がる。
ここで、エクステンション領域（半導体領域８，９）の形成工程における不純物（Ａｓ，ＢＦ２）よりもＧｅを深くイオン注入した場合、Ｇｅのイオン注入による結晶欠陥の影響により、エクステンション領域の形成工程においてイオン注入した不純物が拡散し易くなるため、エクステンション領域（半導体領域８，９）の接合深さが深くなる。従って、本実施形態のように、エクステンション領域の形成工程における不純物の注入深さよりも浅くＧｅをイオン注入することより、エクステンション領域の形成工程においてイオン注入した不純物の拡散を抑制できるため、接合深さが浅い低抵抗のエクステンション領域を形成することができる。
また、エクステンション領域（半導体領域８，９）の形成工程における不純物のイオン注入よりも後にＧｅのイオン注入を行った場合、エクステンション領域の形成工程における不純物（Ａｓ，ＢＦ２）は単結晶中にイオン注入される。原子配列に規則性がある単結晶では、原子配列の間隙を通って不純物が奥深く到達するチャネリング現象が発生し易いため、エクステンション領域の接合深さが深くなる。一方、原子配列が不規則の非晶質層では、チャネリング現象が発生し難い。従って、本実施形態のように、ゲート電極６の形成工程の後であって、エクステンション領域の形成工程の前に、シリコン基板（シリコン層）の主面からその内部にＧｅをイオン注入することにより、接合深さが浅い低抵抗のエクステンション領域を形成することができる。
次に、自然酸化膜等を除去してゲート電極６及び半導体領域（１２，１３）の表面を露出させた後、図１２に示すように、これらの表面上を含むシリコン基板１の主面上の全面に高融点金属膜として例えばコバルト（Ｃｏ）膜１４をスパッタ法で形成し、その後、半導体領域（１２，１３）のシリコン（Ｓｉ）、並びにゲート電極６のＳｉとコバルト膜１４のＣｏとを反応させる熱処理を施して、半導体領域１２、１３表面及びゲート電極６上のＳｉと反応させることにより、図１３に示すように、半導体領域（１２，１３）の表面、並びにゲート電極６の表面に金属・半導体反応層であるシリサイド（ＣｏＳｉ）層１５及び１６を形成する。シリサイド層１５及び１６は、サイドウォールスペーサ１１に整合して形成される。
ここで、半導体領域（１２，１３）上のシリサイド層１５は、半導体領域（１２，１３）におけるシリコン基板のＳｉとコバルト膜１４のＣｏとを熱反応させることで形成されるが、半導体領域（１２，１３）の表面における不純物の活性化が低いと、シリコン基板のＳｉと結合していない未反応の不純物が多くなるため、この未反応の不純物の影響により、シリサイド化が阻害され、シリサイド層１５にこのシリサイド層１５よりも高抵抗であるＣｏＳｉの凝集部が形成され易くなる。シリサイド層１５は、ＭＩＳＦＥＴの微細化に伴うソース・ドレイン抵抗の増加を抑制するために設けられている。従って、未反応の不純物による影響でＣｏＳｉの凝集部が形成されると、ＭＩＳＦＥＴの微細化に伴うソース・ドレイン抵抗の増加を抑制する効果が減少してしまう。
これに対し、本実施形態の半導体領域（１２，１３）の表面は、Ｇｅのイオン注入によるＳｉ−Ｇｅ−Ｘ（Ｘ：Ａｓ，ＢＦ２）の結合によって活性化され、Ｓｉと結合しない未反応の不純物が少なくなっているため、シリサイド化反応におけるＣｏＳｉの凝集を抑制するこができる。
次に、図１４に示すように、シリサイド層（１５，１６）が形成された領域以外の未反応のコバルト膜１４を選択的に除去し、その後、シリサイド層（１５，１６）を活性化させる熱処理を施す。
次に、ｎ型及びｐ型ＭＩＳＦＥＴ上を含むシリコン基板１の主面上の全面に例えば酸化シリコン膜からなる層間絶縁膜１７をＣＶＤ法で形成し、その後、層間絶縁膜１７の表面をＣＭＰ法で平坦化する。
次に、層間絶縁膜１７の表面からシリサイド層１５に到達するソース・ドレイン用コンタクト孔、並びに層間絶縁膜１７の表面からシリサイド層１６に到達するゲート用コンタクト孔を形成し、その後、ソース・ドレイン用コンタクト孔の内部、並びにゲート用コンタクト孔の内部に金属等の導電物を埋め込んで導電性プラグ１９を形成し、その後、層間絶縁膜１７上に配線２０を形成することにより、図１に示す構造となる。
図１５は、Ｇｅを事前に注入した場合とＧｅを事前に注入しなかった場合のエクステンション領域におけるＡｓの不純物濃度プロファイルを示す図であり、
図１６は、Ｇｅを事前に注入した場合とＧｅを事前に注入しなかった場合のエクステンション領域におけるＢＦ２の不純物濃度プロファイルを示す図である。
図１５及び図１６において、Ｇｅを事前に注入した場合の不純物濃度プロファイルは、本実施形態１と同じ条件でＧｅのイオン注入、並びにエクステンション領域の形成工程における不純物のイオン注入を行い、その後、不純物を活性化させる熱処理を施して作成したサンプルを使用して求めたものである。Ｇｅを事前に注入しなった場合の不純物濃度プロファイルは、本実施形態１と同じ条件でエクステンション領域の形成工程における不純物のイオン注入を行い、その後、不純物を活性化させる熱処理を施して作成したサンプルを使用して求めたものである。
図１５に示すように、エクステンション領域の表面のＡｓ濃度は、Ｇｅを事前にイオン注入した場合の方が、Ｇｅを事前にイオン注入しなかった場合よりも高くなっている。また、１０１８［atoms／cm3］でのプロファイル深さは、Ｇｅを事前にイオン注入した場合の方が、Ｇｅを事前にイオン注入しなかった場合よりも浅くなっている。
図１６に示すように、エクステンション領域の表面のＢＦ２濃度は、Ｇｅを事前にイオン注入した場合の方が、Ｇｅを事前にイオン注入しなかった場合よりも高くなっている。また、１０１８［atoms／cm3］でのプロファイル深さは、Ｇｅを事前にイオン注入した場合の方が、Ｇｅを事前にイオン注入しなかった場合よりも浅くなっている。
このようなことから、ゲート電極６の形成工程の後であって、ｎ型及びｐ型ＭＩＳＦＥＴのエクステンション領域（半導体領域８，９）の形成工程の前に、シリコン基板１の主面の素子形成領域１ｎ及び１ｐにIV族元素であるＧｅを、ｎ型及びｐ型ＭＩＳＦＥＴのエクステンション領域の形成工程における夫々の不純物（Ａｓ，ＢＦ２）の注入深さよりも浅くイオン注入することにより、接合深さが浅い低抵抗のエクステンション領域を形成することができるため、ｎ型及びｐ型ＭＩＳＦＥＴのドレイン電流Ｉdsの増加（電流駆動能力の向上）を図ることができる。本実施形態１においては、Ｇｅを事前にイオン注入しなかった場合と比較して、ｎ型及びｐ型ＭＩＳＦＥＴのドレイン電流が共に５％程度増加した。
このように、本実施形態１によれば、ｎ型及びｐ型ＭＩＳＦＥＴの双方のエクステンション領域を、低抵抗で、かつ浅い接合深さで形成することができるため、ｎ型及びｐ型ＭＩＳＦＥＴのドレイン電流Ｉdsが増加（電流駆動能力が向上）する。
また、ｎ型及びｐ型ＭＩＳＦＥＴの双方のコンタクト領域（半導体領域１２，１３）は、Ｇｅのイオン注入によるＳｉ−Ｇｅ−Ｘ（Ｘ：Ａｓ，ＢＦ２）の結合によって活性化され、Ｓｉと結合しない未反応の不純物が少なくなっているため、シリサイド化反応におけるＣｏＳｉの凝集を抑制するこができる。
なお、本実施形態１では、相補型ＭＩＳＦＥＴを有する半導体装置に本発明を適用した例について説明したが、本発明は、ｎ型、ｐ型のうち何れか一方のＭＩＳＦＥＴを有する半導体装置にも適用することができる。
また、本実施形態１では、シリコン基板と同族のIV族元素としてＧｅを用いた例について説明したが、シリコン基板と同族のIV族元素であれば他の元素を用いても良い。
また、本実施形態１では、ｎ型及びｐ型ＭＩＳＦＥＴの双方のエクステンション領域の形成工程における不純物のイオン注入、並びに、双方のコンタクト領域の形成工程における不純物のイオン注入を行った後、これらの不純物を活性化させる熱処理を実施する例について説明したが、不純物を活性化させる熱処理は、ｎ型及びｐ型ＭＩＳＦＥＴのエクステンション領域の形成工程後であって、ｎ型及びｐ型ＭＩＳＦＥＴのコンタクト領域の形成工程前に行い、更に、ｎ型及びｐ型ＭＩＳＦＥＴのコンタクト領域の形成工程後に行っても良い。
但し、この場合は、エクステンション領域の接合深さが深くなるため、不純物を活性化させる熱処理は本実施形態１のように一回で行うことが望ましい。
また、本実施形態１では、ｐ型ＭＩＳＦＥＴのエクステンション領域を形成するための不純物としてＢＦ２を用いた例について説明したが、ボロン（Ｂ）をイオン注入してｐ型ＭＩＳＦＥＴのエクステンション領域を形成する場合においても同様の効果が得られる。
図１７は、Ｇｅを事前に注入した場合とＧｅを事前に注入しなかった場合のエクステンション領域におけるＢの不純物濃度プロファイルを示す図である。図１７に示すＢの不純物濃度プロファイルは、図１８に示すＢＦ２の不純物プロファイルの場合と同じ条件で作成したサンプルを使用して求めたものである。図１７に示すように、エクステンション領域の表面のＢ濃度は、ＢＦ２の場合と同じように、Ｇｅを事前にイオン注入した場合の方が、Ｇｅを事前にイオン注入しなかった場合よりも高くなっている。また、１０１８［atoms/cm3］でのプロファイル深さは、Ｇｅを事前にイオン注入した場合の方が、Ｇｅを事前にイオン注入しなかった場合よりも浅くなっている。従って、ボロンをイオン注入してｐ型ＭＩＳＦＥＴのエクステンション領域を形成する場合においても同様の効果が得られる。
また、本実施形態１では、ｎ型ＭＩＳＦＥＴのエクステンション領域を形成するための不純物としてＡｓを用いた例について説明したが、隣（Ｐ）をイオン注入してｎ型ＭＩＳＦＥＴのエクステンション領域を形成する場合においても同様の効果が得られる。
図１８乃至図２１は、実施形態１の変形例である半導体装置の製造工程を示す模式的断面図である。
前述の実施形態１では、ゲート電極６の形成工程の後であって、ｎ型及びｐ型ＭＩＳＦＥＴのエクステンション領域の形成工程の前に、シリコン基板１の主面の素子形成領域１ｎ及び１ｐにIV族元素であるＧｅを同一工程でイオン注入する例について説明したが、素子形成領域１ｎへのＧｅイオン注入と素子形成領域１ｐへのＧｅイオン注入は別々に行っても良い。以下、Ｇｅイオン注入を別々に行う例について、図１８乃至図２１を用いて説明する。
シリコン基板１の主面の素子形成領域１ｎ及び１ｐにゲート電極６を形成した後、図１８に示すように、シリコン基板１の主面の素子形成領域１ｐをマスクＭ１で選択的に覆った状態で、シリコン基板１の主面からその素子形成領域１ｎの内部に、具体的にはゲート電極６が形成されていないｐ型ウエル領域４の部分に、IV族元素として例えばＧｅをイオン注入する。このＧｅのイオン注入により、シリコン基板１の主面の素子形成領域１ｎに、ゲート電極６に整合して非晶質層７が形成される。Ｇｅのイオン注入は、この後のｎ型ＭＩＳＦＥＴのエクステンション領域の形成工程における不純物のイオン注入深さよりも浅く行う。
次に、図１９に示すように、前記マスクＭ１を使用し、シリコン基板１の主面の素子形成領域１ｐをマスクＭ１で選択的に覆った状態で、シリコン基板１の主面からその素子形成領域１ｎの内部に、具体的にはゲート電極６が形成されていないｐ型ウエル領域４の部分に、不純物として例えばＡｓ（砒素）をイオン注入する。このＡｓのイオン注入により、ｐシリコン基板１の主面の素子形成領域１ｎに、ゲート電極に整合して一対のｎ型半導体領域（エクステンション領域）８が形成される。
次に、マスクＭ１を除去した後、図２０に示すように、シリコン基板１の主面の素子形成領域１ｎをマスクＭ２で選択的に覆った状態で、シリコン基板１の主面からその素子形成領域１ｐの内部に、具体的にはゲート電極６が形成されていないｎ型ウエル領域３の部分に、IV族元素として例えばＧｅをイオン注入する。このＧｅのイオン注入により、シリコン基板１の主面の素子形成領域１ｐに、ゲート電極６に整合して非晶質層７が形成される。Ｇｅのイオン注入は、この後のｐ型ＭＩＳＦＥＴのエクステンション領域の形成工程における不純物のイオン注入深さよりも浅く行う。
次に、図２１に示すように、前記マスクＭ２を使用し、シリコン基板１の主面の素子形成領域１ｎをマスクＭ２で選択的に覆った状態で、シリコン基板１の主面からその素子形成領域１ｐの内部に、具体的にはゲート電極６が形成されていないｎ型ウエル領域３の部分に、不純物として例えばＢＦ２（二フッ化ボロン）をイオン注入する。このＢＦ２のイオン注入により、シリコン基板１の素子形成領域１ｐに、ゲート電極６に整合して一対のｐ型半導体領域（エクステンション領域）９が形成される。
この後、前述の実施形態１と同様の工程を施してｎ型及びｐ型ＭＩＳＦＥＴを形成する。
このように、ｎ型ＭＩＳＦＥＴのエクステンション領域の形成工程における不純物のイオン注入工程の前に、シリコン基板１の主面の素子形成領域１ｐをマスクＭ１で選択的に覆った状態で、シリコン基板１の主面からその素子形成領域１ｎの内部にＧｅを、ｎ型ＭＩＳＦＥＴのエクステンション領域の形成工程における不純物の注入深さよりも浅くイオン注入し、ｐ型ＭＩＳＦＥＴのエクステンション領域の形成工程における不純物のイオン注入工程の前に、シリコン基板１の主面の素子形成領域１ｎをマスクＭ２で選択的に覆った状態で、シリコン基板１の主面からその素子形成領域１ｐの内部にＧｅを、ｐ型ＭＩＳＦＥＴのエクステンション領域の形成工程における不純物の注入深さよりも浅くイオン注入することにより、ｎ型ＭＩＳＦＥＴのエクステンション領域の形成工程における不純物のドーズ量及び注入深さに応じてＧｅのドーズ量及び注入深さを設定でき、ｐ型ＭＩＳＦＥＴのエクステンション領域の形成工程における不純物のドーズ量及び注入深さに応じてＧｅのドーズ量及び注入深さを設定できるため、Ｇｅのイオン注入によるエクステンション領域の低抵抗化をｎ型及びｐ型ＭＩＳＦＥＴで夫々最適にすることができる。
また、ｎ型ＭＩＳＦＥＴが形成される素子形成領域１ｎへのＧｅのイオン注入（図１８参照）と、ｎ型ＭＩＳＦＥＴのエクステンション領域の形成工程における不純物のイオン注入（図１９参照）とを同一のマスクＭ１を用いて行い、ｐ型ＭＩＳＦＥＴが形成される素子形成領域１ｐへのＧｅのイオン注入（図２０参照）と、ｐ型ＭＩＳＦＥＴのエクステンション領域の形成工程における不純物のイオン注入（図２１参照）とを同一のマスクＭ２を用いて行うことにより、マスクの形成工程を増加することなく、素子形成領域１ｎへのＧｅイオン注入と素子形成領域１ｐへのＧｅイオン注入を別々に行うことができるため、製造コストを増加することなく、Ｇｅのイオン注入によるエクステンション領域の低抵抗化をｎ型及びｐ型ＭＩＳＦＥＴで夫々最適にすることができる。
半導体装置の高集積化、低コスト化を実現させるためにはマスク（レチクル）の枚数をいかにして低減させるかが重要な課題となっている。なぜならば、マスク枚数の低減は、マスクそのものの制作コストの低減のみならず、マスクを用いたフォトレジストパターン形成のためのフォトレジストの塗布、感光、現像及び洗浄・乾燥の一連の処理を削減することができ、半導体装置のプロセスコストを大幅に低減できるからである。そして、更に、異物による不良発生率を低減でき、半導体装置の歩留まり及び信頼性を向上させることが可能となるからである。
また、本実施形態では、IV族元素として例えばゲルマニウム（Ｇｅ）を用いているが、これはゲルマニウムが他のIV族元素のなかで、原子量が大きく、シリコン基板または多結晶シリコン膜に対してプレアモルファス化しやすいからである。例えば、ｐ型ＭＩＳＦＥＴで考えた場合、同じIV族元素の中でも炭素（Ｃ）は、原子半径がボロンとほぼ同じ為、Ｓｉ−Ｂ−IV族元素という結合が作れない。シリコン（Ｓｉ）の場合は、シリコン基板または多結晶シリコン膜に対してプレアモルファス化は可能であるが、ゲルマニウムよりも原子量は小さいため、その効果は若干下がる。
また、ゲルマニウム（Ｇｅ）を用いる上でのメリットとして、イオン注入を行う際にガスソースとして用いることが出来るという点が挙げられる。他のIV族元素のうちアンチモン（Ｓｎ）および鉛（Ｐｂ）は、イオン注入時に固体源を用いることになるため、実用化向きではない。
以上のことから、本実施形態においては、IV族元素としてゲルマニウムまたはシリコンを用いることが有効であり、より好ましい形態としてゲルマニウムを用いている。これについては、以降の実施形態２〜７についても同様である。
（実施形態２）
図２２乃至図２４は、本発明の実施形態２である半導体装置の製造工程を示す模式的断面図である。
本実施形態２では、シリサイド化における高融点金属の凝集の抑制について説明する。
前述の実施形態１と同様のプロセスを使用し、図２２に示すように、ｎ型及びｐ型ＭＩＳＦＥＴのコンタクト領域（半導体領域１２，１３）まで形成した後、図２３に示すように、シリコン基板１の主面からその素子形成領域１ｎ及び１ｐの内部に、具体的にはコンタクト領域（半導体領域１２，１３）に、IV族元素として例えばＧｅをイオン注入する。このＧｅのイオン注入により、コンタクト領域には、エクステンション領域の形成工程前にイオン注入されたＧｅに加えて更にＧｅが導入されることになる。
次に、エクステンション領域（半導体領域８，９）の形成工程、及びコンタクト領域の形成工程（半導体領域１２，１３）においてイオン注入された不純物（Ａｓ，ＢＦ２）を熱処理によって活性化させる。熱処理は、前述の実施形態１と同様の条件で行う。
この工程において、コンタクト領域（半導体領域１２，１３）には、エクステンション領域の形成工程前にイオン注入されたＧｅと、コンタクト領域の形成工程の後にイオン注入されたＧｅが含まれているため、特にコンタクト領域の表面における不純物の活性化が更に向上し、コンタクト領域中でのシリコンと結合しない未反応の不純物が減少する。
次に、前述の実施形態１と同様の方法で、図２４に示すように、コンタクト領域（半導体領域１２，１３）の表面、並びにゲート電極６の表面にシリサイド層１５及び１６を形成する。
このように、コンタクト領域（１２，１３）の形成工程の後であって、コバルト膜１４（高融点金属膜）の形成工程の前に、シリコン基板１の主面からその素子形成領域１ｎ及び１ｐの内部に、IV族元素として例えばＧｅを更にイオン注入することにより、特にコンタクト領域の表面における未反応の不純物が更に減少するため、シリサイド化反応におけるＣｏＳｉの凝集（高融点金属の凝集）を更に抑制するこができる。
なお、本実施形態２では、２回目のＧｅイオン注入の後に、不純物を活性化させる熱処理を実施しているが、不純物を活性化させる熱処理は、ｎ型及びｐ型ＭＩＳＦＥＴのコンタクト領域の形成工程（図５及び図６参照）の後であって、２回目のＧｅイオン注入（図２３参照）の前に行い、更に、２回目のＧｅイオン注入の後であって、コバルト膜１４の形成工程（図１２参照）の前に実施しても良い。但し、この場合は、エクステンション領域の接合深さが深くなるため、不純物を活性化させる熱処理は、本実施形態２のように、２回目のＧｅイオン注入の後であって、コバルト膜１４の形成工程の前に実施することが望ましい。
また、本実施形態２では、ｎ型及びｐ型ＭＩＳＦＥＴのコンタクト領域の形成工程（図９及び図１０参照）の後に、２回目のＧｅイオン注入（図２３参照）を実施しているが、２回目のＧｅイオン注入は、サイドウォールスペーサ１１の形成工程（図８参照）の後であって、ｎ型及びｐ型ＭＩＳＦＥＴのコンタクト領域の形成工程の前に実施しても良い。
また、本実施形態２では、２回のＧｅイオン注入により、シリサイド化における高融点金属の凝集を抑制しているが、エクステンション領域の形成工程前のＧｅイオン注入（図４参照）を実施せず、２回目に行ったＧｅイオン注入だけでも、シリサイド化における高融点金属の凝集は抑制できる。
（実施形態３）
本実施形態では、同一基板に、相補型ＭＩＳＦＥＴ及びＤＲＡＭ（Ｄynamic Ｒandom Ａccess Ｍemory）型のメモリセルを有する半導体装置に本発明を適用した例について説明する。
図２５は、本実施形態３の半導体装置の概略構成を示す図（（ａ）は相補型ＭＩＳＦＥＴの模式的断面図，（ｂ）はメモリセル選択用ＭＩＳＦＥＴの模式的断面図）であり、
図２６は、本実施形態３の半導体装置に搭載されたメモリセルの等価回路図であり、図２７は、本実施形態３の半導体装置の製造工程を示す模式的断面図である。図２５（ａ）において、向かって左側の素子形成領域１ｎがｎ型ＭＩＳＦＥＴ、右側の素子形成領域１ｐがｐ型ＭＩＳＦＥＴである。
図２６に示すように、メモリセルＭｃは、ワード線ＷＬとデータ線（ビット線）ＤＬとの交差部に配置されている。メモリセルＭｃは、１つの情報蓄積用容量素子Ｃと、これに直列に接続された１つのメモリセル選択用ＭＩＳＦＥＴＱｓとを有する構成になっている。メモリセル選択用ＭＩＳＦＥＴＱｓを構成する一対の半導体領域のうちの何れか一方はデータ線ＤＬと電気的に接続され、他方は情報蓄積用容量素子Ｃと電気的に接続されている。
本実施形態３のｎ型及びｐ型ＭＩＳＦＥＴは、図２５（ａ）に示すように、前述の実施形態１と同様の構成になっている。メモリセル選択用ＭＩＳＦＥＴＱｓは、図２５（ｂ）に示すように、シリコン基板１の主面の素子形成領域１ｃに形成されている。素子形成領域１ｃは素子分離領域２で区画され、素子形成領域１ｃにはｐ型ウエル領域４ａが形成されている。
メモリセル選択用ＭＩＳＦＥＴＱｓは、主に、チャネル形成領域、ゲート絶縁膜５、ゲート電極６、ソース領域及びドレイン領域を有する構成になっている。ゲート絶縁膜５はシリコン基板１の主面に設けられ、ゲート電極６はシリコン基板１の主面上にゲート絶縁膜５を介在して設けられ、チャネル形成領域はゲート電極６の直下におけるシリコン基板１の表層部に設けられている。ソース領域及びドレイン領域は、チャネル形成領域のチャネル長方向における両側にチャネル形成領域を挟むようにして設けられている。
メモリセル選択用ＭＩＳＦＥＴＱｓのソース領域及びドレイン領域は、エクステンション領域である一対のｎ型半導体領域８ａ、及びコンタクト領域である一対のｎ型半導体領域１２ａを有する構成になっている。ｎ型半導体領域８ａはゲート電極６に整合して形成され、ｎ型半導体領域１２ａはゲート電極６の側壁に設けられたサイドウォールスペーサ１１に整合して形成されている。
ｎ型及びｐ型ＭＩＳＦＥＴにおいては、図２５（ａ）に示すように、ゲート電極６及びコンタクト領域（半導体領域１２，１３）の表面にシリサイド層（１５，１６）が形成されているが、メモリセル選択用ＭＩＳＦＥＴＱｓにおいては、図２５（ｂ）に示すように、ゲート電極６及びコンタクト領域（半導体領域１２ａ）の表面にシリサイド層は形成されていない。また、図示していないが、ｎ型及びｐ型ＭＩＳＦＥＴにおいては、エクステンション領域（半導体領域８，９）及びコンタクト領域（半導体領域１２，１３）にIV族元素として例えばＧｅがイオン注入されているが、メモリセル選択用ＭＩＳＦＥＴＱｓにおいては、エクステンション領域及びコンタクト領域にＧｅはイオン注入されていない。
このような構造のｎ型及びｐ型ＭＩＳＦＥＴ、並びにメモリセル選択用ＭＩＳＦＥＴは、ゲート電極６を形成した後、図２７に示すように、シリコン基板１の主面の素子形成領域１ｃをマスクＭ５で選択的に覆った状態で、シリコン基板１の主面からその素子形成領域１ｎ及び１ｐにＧｅをイオン注入し、そして、図示していないが、素子形成領域１ｎ、１ｐ及び１ｃ上を含むシリコン基板１の全面にコバルト膜を形成した後、マスクを用いて素子形成領域１ｃ上のコバルト膜を選択的に除去することによって得られる。
メモリセル選択用ＭＩＳＦＥＴＱｓにおいては、ソース・ドレイン領域として使用される半導体領域と基板との間の接合リーク電流を極力低減したい。従って、高速動作を必要とするＭＩＳＦＥＴにおいては、前述のｎ型及びｐ型ＭＩＳＦＥＴのように、ゲート電極６及びコンタクト領域にシリサイド層が形成され、エクステンション領域及びコンタクト領域にＧｅがイオン注入された構造とし、接合リーク電流の低減を必要とするＭＩＳＦＥＴにおいては、前述のメモリセル選択用ＭＩＳＦＥＴＱｓのように、ゲート電極６及びコンタクト領域にシリサイド層が形成されておらず、エクステンション領域及びコンタクト領域にＧｅがイオン注入されていない構造とする。これにより、低消費電力化及び高速化が図れる。
（実施形態４）
本実施形態では、膜応力によってＭＩＳＦＥＴのドレイン電流Ｉdsの増加を狙った例について説明する。
図２８は、本実施形態４の半導体装置に搭載された相補型ＭＩＳＦＥＴの概略構成を示す模式的断面図であり、図２９乃至図３３は、本実施形態４の半導体装置の製造工程を示す模式的断面図である。図２８において、向かって左側がｎ型ＭＩＳＦＥＴであり、右側がｐ型ＭＩＳＦＥＴである。
本実施形態４のｎ型及びｐ型ＭＩＳＦＥＴは、基本的に前述の実施形態１と同様の構成になっており、以下の構成が異なっている。
即ち、ｎ型ＭＩＳＦＥＴのゲート電極６の側壁には、ｎ型ＭＩＳＦＥＴのチャネル形成領域に引っ張り応力を発生させるサイドウォールスペーサ２２が設けられ、ｐ型ＭＩＳＦＥＴのゲート電極６の側壁には、ｐ型ＭＩＳＦＥＴのチャネル形成に引っ張り応力を概ね発生させないサイドウォールスペーサ２３が設けられている。このサイドウォールスペーサ２２及び２３は、同一の絶縁膜で形成されているが、サイドウォールスペーサ２３においては、チャネル形成領域に引っ張り応力を発生させる膜応力が緩和されている。以下、本実施形態４の半導体装置の製造について、図２９及び図３３を用いて説明する。
前述の実施形態１と同様のプロセスを使用し、ｎ型及びｐ型ＭＩＳＦＥＴのコンタクト領域（半導体領域８，９）の形成工程（図５及び図６参照）まで実施した後、図２９に示すように、素子形成領域１ｎ及び１ｐ上を含むシリコン基板１の主面上の全面に、シリコン基板１の主面に応力を発生させる絶縁膜として例えば窒化シリコン膜２１をプラズマＣＶＤ法で形成する。この窒化シリコン膜２１は、その形成条件（反応ガス、圧力、温度、高周波電力等）を変えることで、シリコン基板１の主面に発生させる応力を制御することが可能である。本実施形態では、成膜時の高周波電力を３５０〜４００Ｗと低電力化して、シリコン基板１の主面に引っ張り応力が発生するように窒化シリコン膜２１を形成する。
次に、窒化シリコン膜２１にＲＩＥ等の異方性エッチングを施して、図３０に示すように、素子形成領域１ｎ及び１ｐ上のゲート電極６の側壁にサイドウォールスペーサ（２２，２３）を形成する。サイドウォールスペーサ（２２，２３）の形成においては、ゲート長方向に沿うサイドウォールスペーサの膜厚が例えば５０〜７０［ｎｍ］程度となるように、窒化シリコン膜２１の膜厚及びエッチング時間を設定する。この工程において、サイドウォールスペーサ２２及び２３は、シリコン基板１の主面に引っ張り応力を発生させる窒化シリコン膜２１をエッチングすることによって形成されるため、サイドウォールスペーサ２２及び２３は、共にゲート電極６下のチャネル形成領域に引っ張り応力を発生させる膜応力を持つ。
次に、図３１に示すように、シリコン基板１の主面の素子形成領域１ｐをマスクＭ３で選択的に覆った状態で、シリコン基板１の主面からその素子形成領域１ｎの内部に、具体的にはゲート電極６が形成されていないｐ型ウエル領域４の部分に、不純物として例えばＡｓをイオン注入する。このＡｓのイオン注入により、シリコン基板１の素子形成領域１ｎに、サイドウォールスペーサ２２に整合して一対のｎ型半導体領域（コンタクト領域）１２が形成される。本実施形態において、Ａｓのイオン注入は、前述の実施形態１と同様の条件で行う。
次に、マスクＭ３を除去した後、図３２に示すように、シリコン基板１の主面の素子形成領域１ｎをマスクＭ４で選択的に覆った状態で、シリコン基板１の主面からその素子形成領域１ｐの内部に、具体的にはゲート電極６が形成されていないｎ型ウエル領域３の部分に不純物として例えばＢＦ２（二フッ化ボロン）をイオン注入する。このＢＦ２のイオン注入により、シリコン基板１の素子形成領域に、サイドウォールスペーサ２３に整合して一対のｐ型半導体領域（コンタクト領域）１３が形成される。本実施形態において、ＢＦ２のイオン注入は、前述の実施形態１と同様の条件で行う。
次に、マスクＭ４を使用し、図３３に示すように、シリコン基板１の主面の素子形成領域１ｎをマスクＭ４で選択的に覆った状態で、素子形成領域１ｐ上のサイドウォールスペーサ２３にIV族元素として例えばＧｅをイオン注入して、サイドウォールスペーサ２３中の結晶性を破壊する。この工程において、サイドウォールスペーサ２３の膜応力が緩和されるため、サイドウォールスペーサ２３の膜応力によってｐ型ＭＩＳＦＥＴのチャネル形成領域に発生する、ゲート長方向（ドレイン電流方向）の引っ張り応力を緩和、若しくは無くすことができる。
また、この工程において、ｐ型ＭＩＳＦＥＴのコンタクト領域にもＧｅがイオン注入されるため、Ｇｅの濃度がｎ型ＭＩＳＦＥＴのコンタクト領域よりもｐ型ＭＩＳＦＥＴのコンタクト領域の方が高くなる。
次に、エクステンション領域（半導体領域８，９）の形成工程、及びコンタクト領域の形成工程（半導体領域１２，１３）においてイオン注入された不純物（Ａｓ，ＢＦ２）を熱処理によって活性化させる。熱処理は、前述の実施形態１と同様の条件で行う。
この工程において、ｐ型ＭＩＳＦＥＴのコンタクト領域（半導体領域１３）には、エクステンション領域の形成工程（図４参照）の）前にイオン注入されたＧｅと、サイドウォールスペーサ２３の結晶性を破壊する工程（図３３参照）においてイオン注入されたＧｅが含まれているため、ｐ型ＭＩＳＦＥＴのコンタクト領域における不純物の活性化が更に向上し、コンタクト領域中でのシリコンと結合しない未反応の不純物が減少する。
次に、前述の実施形態１と同様の方法で、図２４に示すように、コンタクト領域（半導体領域１２，１３）の表面、並びにゲート電極６の表面にシリサイド層１５及び１６を形成する。
このように、シリコン基板１の主面の素子形成領域１ｎに形成されたゲート電極６、並びにシリコン基板１の主面の素子形成領域１ｐに形成されたゲート電極６を覆うようにして、シリコン基板１の主面に引っ張り応力を発生させる窒化シリコン膜２１を形成し、その後、窒化シリコン膜２１に異方性エッチングを施して、素子形成領域１ｎ上におけるゲート電極６の側壁にサイドウォールスペーサ２２、素子形成領域１ｐ上におけるゲート電極６の側壁にサイドウォールスペーサ２３を形成し、その後、シリコン基板１の主面の素子形成領域１ｎをマスクした状態で、サイドウォールスペーサ２３にＧｅをイオン注入して、サイドウォールスペーサ２３の結晶性を破壊することにより、サイドウォールスペーサ２３の膜応力が緩和されるため、サイドウォールスペーサ２３の膜応力によってｐ型ＭＩＳＦＥＴのチャネル形成領域に発生する、ゲート長方向（ドレイン電流方向）の引っ張り応力を緩和、若しくは無くすことができる。この結果、サイドウォールスペーサ２２の膜応力によってｎ型ＭＩＳＦＥＴのドレイン電流の増加を図ることができると共に、ｐ型ＭＩＳＦＥＴのドレイン電流の減少を抑制することができる。
また、サイドウォールスペーサ２３の結晶性を破壊する工程（図３３参照）において、ｐ型ＭＩＳＦＥＴのコンタクト領域にもＧｅがイオン注入されることから、不純物を活性化させる熱処理工程においてｐ型ＭＩＳＦＥＴのコンタクト領域における不純物の活性化が更に向上し、コンタクト領域中でのシリコンと結合しない未反応の不純物が減少するため、シリサイド化反応におけるＣｏＳｉの凝集（高融点金属の凝集）を更に抑制するこができる。
また、ｐ型ＭＩＳＦＥＴのコンタクト領域の形成工程（図３２参照）における不純物のイオン注入と、サイドウォールスペーサ２３の結晶性を破壊する工程（図３３参照）におけるＧｅのイオン注入とを同一のマスクＭ４を用いて行うことにより、マスクの形成工程を増加することなく、サイドウォールスペーサ２２の膜応力によってｎ型ＭＩＳＦＥＴのドレイン電流の増加を図ることができると共に、ｐ型ＭＩＳＦＥＴのドレイン電流の減少を抑制することができるため、製造工程数を簡略化できる。
また、本実施形態４のように、Ｇｅのイオン注入によるＭＩＳＦＥＴのエクステンション領域の低抵抗化と、Ｇｅのイオン注入によるサイドウォールスペーサ２３の膜応力の緩和を組み合わせることにより、ｎ型及びｐ型ＭＩＳＦＥＴの両方のドレイン電流の増加を図ることができる。
なお、本実施形態４では、サイドウォールスペーサ２３にＧｅをイオン注入してサイドウォールスペーサ２３中の結晶性を破壊する工程（図３３参照）を、ｐ型ＭＩＳＦＥＴのコンタクト領域の形成工程（図３２参照）の後に実施した例について説明したが、サイドウォールスペーサ２３中の結晶性を破壊する工程は、サイドウォールスペーサ（２２，２３）の形成工程の後であって、シリサイド層を形成するための高融点金属膜（本実施形態ではコバルト膜１４）の形成工程（図１２参照）の前に実施しても良い。
また、本実施形態４では、Ｇｅのイオン注入によるＭＩＳＦＥＴのエクステンション領域の低抵抗化と、Ｇｅのイオン注入によるサイドウォールスペーサ２３の膜応力の緩和を組み合わせた例について説明したが、Ｇｅのイオン注入によるサイドウォールスペーサ２３の膜応力の緩和については単独で実施しても良い。
（実施形態５）
前述の実施形態４では、膜応力によってｎ型ＭＩＳＦＥＴのドレイン電流の増加を図る例について説明したが、本実施形態５では、膜応力によってｐ型ＭＩＳＦＥＴのドレイン電流の増加を図る例について説明する。
図３４乃至図３８は、本実施形態５の半導体装置の製造工程を示す模式的断面図である。
前述の実施形態１と同様のプロセスを使用し、ｎ型及びｐ型ＭＩＳＦＥＴのコンタクト領域（半導体領域８，９）の形成工程（図５及び図６参照）まで実施した後、図３４に示すように、素子形成領域１ｎ及び１ｐ上を含むシリコン基板１の主面上の全面に、シリコン基板１の主面に応力を発生させる絶縁膜として例えば窒化シリコン膜２４をプラズマＣＶＤ法で形成する。この窒化シリコン膜２４は、その形成条件（反応ガス、圧力、温度、高周波電力等）を変えることで、シリコン基板１の主面に発生させる応力を制御することが可能である。本実施形態では、成膜時の高周波電力を６００〜７００Ｗと高電力化して、シリコン基板１の主面に圧縮応力が発生するように窒化シリコン膜２４を形成する。
次に、窒化シリコン膜２４にＲＩＥ等の異方性エッチングを施して、図３５に示すように、素子形成領域１ｎ及び１ｐ上のゲート電極６の側壁にサイドウォールスペーサ（２５，２６）を形成する。サイドウォールスペーサ（２５，２６）の形成においては、ゲート長方向に沿うサイドウォールスペーサの膜厚が例えば５０〜７０［ｎｍ］程度となるように、窒化シリコン膜２４の膜厚及びエッチング時間を設定する。この工程において、サイドウォールスペーサ２５及び２６は、シリコン基板１の主面に圧縮応力を発生させる窒化シリコン膜２１をエッチングすることによって形成されるため、サイドウォールスペーサ２５及び２６は、共にゲート電極６下のチャネル形成領域に圧縮応力を発生させる膜応力を持つ。
次に、図３６に示すように、シリコン基板１の主面の素子形成領域１ｐをマスクＭ３で選択的に覆った状態で、シリコン基板１の主面からその素子形成領域１ｎの内部に、具体的にはゲート電極６が形成されていないｐ型ウエル領域４の部分に、不純物として例えばＡｓをイオン注入する。このＡｓのイオン注入により、シリコン基板１の素子形成領域１ｎに、サイドウォールスペーサ２２に整合して一対のｎ型半導体領域（コンタクト領域）１２が形成される。本実施形態において、Ａｓのイオン注入は、前述の実施形態１と同様の条件で行う。
次に、マスクＭ３を使用し、図３７に示すように、シリコン基板１の主面の素子形成領域１ｐをマスクＭ３で選択的に覆った状態で、素子形成領域１ｎ上のサイドウォールスペーサ２５にIV族元素として例えばＧｅをイオン注入して、サイドウォールスペーサ２５中の結晶性を破壊する。この工程において、サイドウォールスペーサ２５の膜応力が緩和されるため、サイドウォールスペーサ２５の膜応力によってｎ型ＭＩＳＦＥＴのチャネル形成領域に発生する、ゲート長方向（ドレイン電流方向）の圧縮応力を緩和、若しくは無くすことができる。
また、この工程において、ｎ型ＭＩＳＦＥＴのコンタクト領域にもＧｅがイオン注入されるため、Ｇｅの濃度がｐ型ＭＩＳＦＥＴのコンタクト領域よりもｎ型ＭＩＳＦＥＴのコンタクト領域の方が高くなる。
次に、マスクＭ３を除去した後、図３８に示すように、シリコン基板１の主面の素子形成領域１ｎをマスクＭ４で選択的に覆った状態で、シリコン基板１の主面からその素子形成領域１ｐの内部に、具体的にはゲート電極６が形成されていないｎ型ウエル領域３の部分に不純物として例えばＢＦ２（二フッ化ボロン）をイオン注入する。このＢＦ２のイオン注入により、シリコン基板１の素子形成領域に、サイドウォールスペーサ２３に整合して一対のｐ型半導体領域（コンタクト領域）１３が形成される。本実施形態において、ＢＦ２のイオン注入は、前述の実施形態１と同様の条件で行う。
次に、エクステンション領域（半導体領域８，９）の形成工程、及びコンタクト領域の形成工程（半導体領域１２，１３）においてイオン注入された不純物（Ａｓ，ＢＦ２）を熱処理によって活性化させる。熱処理は、前述の実施形態１と同様の条件で行う。
この工程において、ｐ型ＭＩＳＦＥＴのコンタクト領域（半導体領域１２）には、エクステンション領域の形成工程（図４参照）の）前にイオン注入されたＧｅと、サイドウォールスペーサ２５の結晶性を破壊する工程（図３７参照）においてイオン注入されたＧｅが含まれているため、ｎ型ＭＩＳＦＥＴのコンタクト領域における不純物の活性化が更に向上し、コンタクト領域中でのシリコンと結合しない未反応の不純物が減少する。
次に、前述の実施形態１と同様の方法で、図２４に示すように、コンタクト領域（半導体領域１２，１３）の表面、並びにゲート電極６の表面にシリサイド層１５及び１６を形成する。
このように、シリコン基板１の主面の素子形成領域１ｎに形成されたゲート電極６、並びにシリコン基板１の主面の素子形成領域１ｐに形成されたゲート電極６を覆うようにして、シリコン基板１の主面に圧縮応力を発生させる窒化シリコン膜２４を形成し、その後、窒化シリコン膜２４に異方性エッチングを施して、素子形成領域１ｎ上におけるゲート電極６の側壁にサイドウォールスペーサ２５、素子形成領域１ｐ上におけるゲート電極６の側壁にサイドウォールスペーサ２６を形成し、その後、シリコン基板１の主面の素子形成領域１ｐをマスクした状態で、サイドウォールスペーサ２５にＧｅをイオン注入して、サイドウォールスペーサ２５の結晶性を破壊することにより、サイドウォールスペーサ２５の膜応力が緩和されるため、サイドウォールスペーサ２５の膜応力によってｎ型ＭＩＳＦＥＴのチャネル形成領域に発生する、ゲート長方向（ドレイン電流方向）の圧縮応力を緩和、若しくは無くすことができる。この結果、サイドウォールスペーサ２６の膜応力によってｐ型ＭＩＳＦＥＴのドレイン電流の増加を図ることができると共に、ｎ型ＭＩＳＦＥＴのドレイン電流の減少を抑制することができる。
また、サイドウォールスペーサ２５の結晶性を破壊する工程（図３７参照）において、ｎ型ＭＩＳＦＥＴのコンタクト領域にもＧｅがイオン注入されることから、不純物を活性化させる熱処理工程においてｎ型ＭＩＳＦＥＴのコンタクト領域における不純物の活性化が更に向上し、コンタクト領域中でのシリコンと結合しない未反応の不純物が減少するため、シリサイド化反応におけるＣｏの凝集（高融点金属の凝集）を更に抑制するこができる。
また、ｎ型ＭＩＳＦＥＴのコンタクト領域の形成工程（図３６参照）における不純物のイオン注入と、サイドウォールスペーサ２５の結晶性を破壊する工程（図３７参照）におけるＧｅのイオン注入とを同一のマスクＭ３を用いて行うことにより、マスクの形成工程を増加することなく、サイドウォールスペーサ２６の膜応力によってｐ型ＭＩＳＦＥＴのドレイン電流の増加を図ることができると共に、ｎ型ＭＩＳＦＥＴのドレイン電流の減少を抑制することができるため、製造工程数を簡略化できる。
また、本実施形態５のように、Ｇｅのイオン注入によるＭＩＳＦＥＴのエクステンション領域の低抵抗化と、Ｇｅのイオン注入によるサイドウォールスペーサ２３の膜応力の緩和を組み合わせることにより、ｎ型及びｐ型ＭＩＳＦＥＴの両方のドレイン電流の増加を図ることができる。
なお、本実施形態５では、サイドウォールスペーサ２５にＧｅをイオン注入してサイドウォールスペーサ２５中の結晶性を破壊する工程（図３７参照）を、ｎ型ＭＩＳＦＥＴのコンタクト領域の形成工程（図３６参照）の後に実施した例について説明したが、サイドウォールスペーサ２５中の結晶性を破壊する工程は、サイドウォールスペーサ（２５，２６）の形成工程の後であって、シリサイド層を形成するための高融点金属膜（本実施形態ではコバルト膜１４）の形成工程（図１２参照）の前に実施しても良い。
また、本実施形態５では、Ｇｅのイオン注入によるＭＩＳＦＥＴのエクステンション領域の低抵抗化と、Ｇｅのイオン注入によるサイドウォールスペーサ２５の膜応力の緩和を組み合わせた例について説明したが、Ｇｅのイオン注入によるサイドウォールスペーサ２５の膜応力の緩和については単独で実施しても良い。
また、実施形態４及び５では、成膜時の高周波電力を変えて、窒化シリコン膜（２１,２４）の膜応力を変える例について説明したが、窒化シリコン膜の膜応力を変える方法としては、下記の方法がある。
〔１〕原料ガスを変える方法として、窒化シリコン膜２１の形成にはＳｉＨ４とＮＨ3とＮ2を使用し、窒化シリコン膜２４の形成にはＮＨ３を除いてＳｉＨ４とＮ2を使用する、
〔２〕形成温度を変える方法として、窒化シリコン膜２４の形成時よりも、窒化シリコン膜２１の形成時の温度を高くする、
〔３〕圧力を変える方法として、窒化シリコン膜２４の形成時よりも、窒化シリコン膜２１の形成時の圧力を高くする、
などである。
（実施形態６）
ＭＩＳＦＥＴのドレイン電流を増加する方法としては、ゲート電極の抵抗を下げ、ゲート空乏化を抑制することも有効である。従来の技術では、ポリシリコン抵抗を下げる為に、Ａｓ（砒素）、Ｐ（燐）、Ｂ（ボロン）、ＢＦ２（二フッ化ボロン）等の不純物を大量にイオン注入しようとしても、シリコン膜中での注入不純物の活性化が低く、高濃度化しても効果が薄く、ゲート空乏化の影響が強く見られた。また、高濃度化の結果、アウトディフューズ、ゲート電極の形状異常が発生していた。ゲート空乏化とは、ゲート電極のゲート絶縁膜側の部分が、ゲート電極の高抵抗化に起因してゲート絶縁膜の膜厚が見かけ上厚くなる現象を意味する。従って、シリコン膜中での不純物活性化を高め、ゲート電極全体を高濃度にする必要がある。
そこで、本実施形態６では、ゲート空乏化を抑制し、ＭＩＳＦＥＴのドレイン電流Ｉdsの増加を狙った例について説明する。
図３９乃至図４３は、本実施形態６の半導体装置の製造工程を示す模式的断面図である。
前述の実施形態１と同様のプロセスを使用し、シリコン基板１の主面に素子分離領域２、ゲート絶縁膜５等を形成した後、図３９に示すように、素子形成領域１ｎ及び１ｐのゲート絶縁膜５上を含むシリコン基板１の主面上の全面に、半導体膜として例えば導電に寄与する不純物が導入されていないシリコン膜（ゲート材）６ａをＣＶＤ法で形成する。シリコン膜６ａは、例えば１００〜２５０［ｎｍ］程度の厚さで形成する。この工程において、シリコン膜６ａは、多結晶シリコン（ポリシリコン）の状態になっている。
次に、抵抗値を低減する不純物をシリコン膜６ａに導入する工程の前に、図４０に示すように、シリコン膜６ａの上方からその内部に、このシリコン膜６ａと同族のIV族元素として例えばＧｅ（ゲルマニウム）をイオン注入する。ここで、前述したゲート空乏化の問題を考慮すると、シリコン膜６ａ全体にＳｉ−Ｇｅ−Ｘ結合領域を形成するのが望ましい。特に、シリコン膜６ａとゲート絶縁膜５の界面付近にＳｉ−Ｇｅ−Ｘ結合領域を形成する必要がある。しかしながら、Ｇｅ濃度のピークをシリコン膜６ａの中心よりも深い位置に設定した場合、Ｇｅイオンがゲート絶縁膜５にまで到達していまい、膜中に欠陥などが発生するため、膜質の劣化を招く恐れがある。このため、Ｇｅのイオン注入は、シリコン膜６ａ下のゲート絶縁膜５に損傷を与えないように、シリコン膜６ａの膜厚方向において、Ｇｅの濃度分布のピーク値が概ね膜の中心（真ん中）もしくはその上層に位置するように行う。
本実施形態６において、Ｇｅのイオン注入は、加速エネルギーが４０ＫｅＶ程度、ドーズ量が１〜２×１０１５［atoms／cm2］程度もしくはそれ以上の条件で行う。この工程において、シリコン膜６ａの中心部付近（真ん中）もしくはその上層部は非結質になる。
このとき、シリコン膜６ａへのＧｅイオン注入時の条件は、エクステンション領域（半導体領域８，９）へのＧｅイオン注入時の条件と比較して、加速エネルギーを大きく設定している。これは、シリコン膜６ａは膜厚が厚いので、エクステンション領域（半導体領域８，９）よりも深い位置にＧｅイオンを注入する必要があるからである。仮に、実施の形態１に示す（図４）エクステンション領域（半導体領域８，９）にＧｅイオンを注入する際に、同時にゲート電極（シリコン膜６ａ）へＧｅイオンを注入しようとしても、加速エネルギーが低い為、シリコン膜６ａ表面にしかＳｉ−Ｇｅ−Ｘ結合領域は形成されず、シリコン膜６ａ全体にＳｉ−Ｇｅ−Ｘ結合領域を形成することは出来ない。すなわち、シリコン膜６ａへのＧｅイオン注入の加速エネルギーを、エクステンション領域（半導体領域８，９）へのＧｅイオン注入の加速エネルギーよりも大きく設定することで、シリコン膜６ａ表面から深さ方向のＧｅ最大濃度ピーク位置を、エクステンション領域（半導体領域８，９）表面から深さ方向のＧｅ最大濃度ピーク位置よりも深い位置に設けることができる。これによって、シリコン膜６ａ全体のＳｉ−Ｇｅ−Ｘ結合領域をシリコン膜６ａ全体に形成することができる。このときエクステンション領域はシリコンからなる半導体基板であり、ゲート電極は多結晶シリコン膜からなるので、イオン注入時におけるＧｅ濃度のガウス分布はほぼ同等の値を示している。
また、ドーズ量についても、ゲート電極（シリコン膜６ａ）の方はＧｅが分布する膜厚を広くする必要があるのでドーズ量を多く設定する。また、エクステンション領域（半導体領域８，９）については、この後に注入するＡｓ，ＢまたはＢＦ２よりも浅く入れる必要があるので、Ｇｅイオンのドーズ量を多くすると、Ａｓ，ＢまたはＢＦ２よりも深い位置にＳｉ−Ｇｅが形成され、極浅接合を実現できない。すなわち、シリコン膜６ａにＧｅイオンを注入する場合のドーズ量は、エクステンション領域（半導体領域８，９）にＧｅイオンを注入する場合のドーズ量よりも多くなるように設定する。
以上のようにゲート電極（シリコン膜６ａ）へのＧｅイオンの注入条件を設定することで、不純物活性化を高め、ゲート電極全体を高濃度とすることができるので、上記のゲート空乏化による高抵抗化を防ぐことができる。
次に、図４１に示すように、素子形成領域１ｐ上のシリコン膜６ａをマスクＭ６で選択的に覆った状態で、素子形成領域１ｎ上のシリコン膜６ａにその上方から、抵抗値を低減する不純物として例えば燐（Ｐ）をイオン注入する。本実施形態６において、Ｐのイオン注入は、加速エネルギーが１０〜２０ＫｅＶ程度、ドーズ量が２〜８×１０１５［atoms／cm2］程度の条件で行う。マスクＭ６としては、例えばフォトリソグラフィ技術によって形成されるフォトレジストマスクを使用する。
次に、マスクＭ６を除去した後、図４２に示すように、素子形成領域１ｎ上のシリコン膜６ａをマスクＭ６で選択的に覆った状態で、素子形成領域１ｐ上のシリコン膜６ａにその上方から、抵抗値を低減する不純物として例えばボロン（Ｂ）をイオン注入する。本実施形態６において、Ｂのイオン注入は、加速エネルギーが５〜１０ＫｅＶ程度、ドーズ量が１〜２×１０１５［atoms／cm2］程度の条件で行う。マスクＭ７としては、例えばフォトリソグラフィ技術によって形成されるフォトレジストマスクを使用する。
次に、マスクＭ７を除去した後、シリコン膜６ａをパターンニングして、図４３に示すように、素子形成領域１ｎ及び１ｐのゲート絶縁膜５上にゲート電極６を形成する。
次に、ゲート電極６（シリコン膜６ａ）にイオン注入された不純物（本実施形態６ではＰ，Ｂ）を熱処理によって活性化させる。熱処理は、例えば、９００℃、３０秒の条件で行う。
この工程において、ゲート電極６中の不純物がゲート電極全体に拡散し、ゲート電極６の抵抗が下がる。
また、ゲート電極６（シリコン膜６ａ）には、ゲート電極６と同族のIV族元素であるＧｅがイオン注入されているため、Ｓｉ−Ｇｅ−Ｘ（Ｘ：Ｐ，Ｂ）の結合が形成され、Ｓｉ−Ｘ単独の場合よりも、ゲート電極６（シリコン膜６ａ）中での不純物の活性化が向上し、導電に寄与する不純物の濃度が高くなる（Ｓｉと結合しない未反応の不純物量が少なくなる）。これにより、ゲート電極６の低抵抗化、及びゲート空乏化の抑制を図ることができるため、ｎ型及びｐ型ＭＩＳＦＥＴのドレイン電流Ｉdsの増加（電流駆動能力の向上）を図ることができる。
また、Ｇｅのイオン注入によって形成されたゲート電極中の非晶質部分は、元の多結晶に回復する。
この後、前述の実施形態１と同様の工程を施してｎ型及びｐ型ＭＩＳＦＥＴを形成する。
なお、シリコン膜６ａに導入された不純物を熱処理によって活性化させる工程は、シリコン膜６ａをパターンニングしてゲート電極６を形成する工程の前でも良く、また、半導体領域（８，９，１２，１３）の形成工程において導入された不純物を熱処理によって活性化させる工程と同一工程で行っても良い。
また、シリコン膜６ａ中へのＧｅのイオン注入は、シリコン膜６ａの形成工程の後であって、シリコン膜６ａに導入された不純物を熱処理によって活性化させる工程の前であれば、シリコン膜６ａに抵抗値を低減する不純物をイオン注入する工程の後でも良く、また、シリコン膜６ａをパターンニングしてゲード電極を形成する工程の後でも良い。
（実施形態７）
本実施形態７では、Ｇｅイオン注入によるＭＩＳＦＥＴのドレイン電流増加を有効に行う例について説明する。
図４４乃至図４９は、本実施形態７の半導体装置の製造工程を示す模式的断面図である。
前述の実施形態１と同様のプロセスを使用し、シリコン基板１の主面に素子分離領域２、ゲート絶縁膜５、ゲート電極６等を形成した後、ｎ型及びｐ型ＭＩＳＦＥＴのエクステンション領域を形成する工程の前に、図４４に示すように、シリコン基板１の主面からその素子形成領域１ｎ及び１ｐの内部に、具体的にはゲート電極６が形成されていないｐ型ウエル領域４及びｎ型ウエル領域３の部分に、IV族元素として例えばＧｅ（ゲルマニウム）をイオン注入する。このＧｅのイオン注入により、シリコン基板１の主面の素子形成領域１ｎ及び１ｐに、ゲート電極６に整合して非晶質層７が形成される。Ｇｅのイオン注入は、ｎ型及びｐ型ＭＩＳＦＥＴのエクステンション領域の形成工程における不純物のイオン注入深さよりも浅く行う。本実施形態６において、Ｇｅのイオン注入は、前述の実施形態１と同様の条件で行う。
次に、図４５に示すように、シリコン基板１の主面の素子形成領域１ｐをマスクＭ１で選択的に覆った状態で、シリコン基板１の主面からその素子形成領域１ｎの内部に、具体的にはゲート電極６が形成されていないｐ型ウエル領域４の部分に、不純物として例えばＡｓ（砒素）をイオン注入する。このＡｓのイオン注入により、シリコン基板１の主面の素子形成領域１ｎに、ゲート電極に整合して一対のｎ型半導体領域（エクステンション領域）８が形成される。本実施形態６において、Ａｓのイオン注入は、前述の実施形態１と同様の条件で行う。
次に、マスクＭ１を除去し、その後、図４６に示すように、シリコン基板１の主面の素子形成領域１ｎをマスクＭ２で選択的に覆った状態で、シリコン基板１の主面からその素子形成領域１ｐの内部に、具体的にはゲート電極６が形成されていないｎ型ウエル領域３の部分に、不純物として例えばＢ（ボロン）もしくはＢＦ２（二フッ化ボロン）をイオン注入する。このＢもしくはＢＦ２のイオン注入により、シリコン基板１の素子形成領域１ｐに、ゲート電極６に整合して一対のｐ型半導体領域（エクステンション領域）９が形成される。本実施形態において、Ｂのイオン注入は、例えば、加速エネルギーが０.２〜１ＫｅＶ程度、ドーズ量が１×１０１4〜２×１０１５［atoms／cm2］程度、ＢＦ２のイオン注入は、例えば、加速エネルギーが１〜１０ＫｅＶ程度、ドーズ量が１×１０１4〜２×１０１５［atoms／cm2］程度条件で行う。
次に、マスクＭ２を除去した後、主に、ｐ型半導体領域９の形成工程においてイオン注入されたＢ（ボロン）もしくはＢＦ２（二フッ化ボロン）を活性化させる目的で、シリコン基板１に低温の熱処理（アニール）を施す。熱処理は、例えば、温度が７００［℃］程度、加熱時間が６０［秒］程度の条件で行う。
この工程において、Ｇｅのイオン注入によって形成されたシリコン基板１中の非晶質層７は、図４７に示すように、元の単結晶に回復する。また、不純物（Ａｓ，Ｂ、ＢＦ２）のイオン注入によって形成されたシリコン基板１中の非晶質部分も完全ではないが元の単結晶に回復する。
また、この工程において、予め素子形成領域１ｎ及び１ｐに、シリコン基板１と同族のIV族元素であるＧｅが、半導体領域（８，９）の形成工程における不純物（Ａｓ，Ｂ）のイオン注入深さよりも浅くイオン注入されているため、Ｓｉ−Ｇｅ−Ｘ（Ｘ：Ａｓ，Ｂ）の結合が形成され、Ｓｉ−Ｘ単独の場合よりも、シリコン基板１中での不純物の活性化が向上し、導電に寄与する不純物の濃度が高くなる（Ｓｉと結合しない未反応の不純物量が少なくなる）。特にシリコン基板１の表面における不純物濃度を高くすることができる。この結果、ｎ型及びｐ型ＭＩＳＦＥＴのエクステンション領域（半導体領域８，９）の抵抗、特に表面における抵抗が下がる。
Ｂ（ボロン）もしくはＢＦ２（二フッ化ボロン）は、低温でも活性化が進むが、拡散は殆ど進まない。低温アニールとこの後の高温短時間アニールを加える事で、ＢもしくはＢＦ２の活性化を高温短時間アニールのみと比べて向上させることができる。低温アニール時においては、素子形成領域１ｎのＡｓは活性化が進まない為、低温アニール追加による素子形成領域１ｎへの影響は殆ど無い。
次に、有機物及び無機物の汚染物質や異物を除去する目的として、シリコン基板１に洗浄を施す。この洗浄工程において、本願発明者は次のような問題があることを見出した。すなわち、従来用いていたアンモニア、及び過酸化水素水を用いたＲＣＡ洗浄においては、シリコン基板１上の汚染物質や異物を除去すると共に、エクステンション領域（半導体領域８，９）の表面に形成されたＳｉ−Ｇｅ−Ｘ結合領域を削りとる恐れがある。特に、洗浄液中のアンモニアの濃度が高い場合に顕著に表れることを見出した。したがって、この工程において、Ｓｉ−Ｇｅ−Ｘ結合領域を極力削らずに、汚染物質や異物を除去するために、洗浄液中のアンモニア濃度を薄くしたＲＣＡ洗浄液を用いる必要がある。より好ましくは、アンモニア、及び過酸化水素水を用いたＲＣＡ洗浄ではなく、硫酸加水、希フッ酸（ＨＦ）、及び塩酸加水のアンモニアを含まないＳＰＭ洗浄液等を用いて洗浄を行う。
本願発明者の検討によると、アンモニアを含むＲＣＡ洗浄とアンモニアを含まないＳＰＭ洗浄によるＳｉ−Ｇｅに対するエッチングレートは、Ｓｉに対するエッチングレートに比べて、数十nm/min程度の差となることが判明した。すなわち、ＲＣＡ洗浄はＳＰＭ洗浄よりもＳｉ−Ｇｅ−Ｘ結合領域を削りやすい。
ここで、異物や汚染物質除去という点では、上記のＲＣＡ洗浄のほうがＳＰＭ洗浄よりも効果が高い。従って、Ｓｉ−Ｇｅ−Ｘ結合が形成される前の状態、例えば、実施の形態１の図３に示すようなＣＭＰ工程の後等に行う洗浄は、ＲＣＡ洗浄を用いた方が、その後のゲート絶縁膜５を形成する際に、膜質の良好なゲート絶縁膜を形成できるので、効果的である。これに対して、Ｇｅイオン注入後の、Ｓｉ−Ｇｅ−Ｘ結合を形成したエクステンション領域（半導体領域８，９）が露出した状態で洗浄を行う時には、上述のように汚染物質や異物を除去すると共に、Ｓｉ−Ｇｅ−Ｘ結合領域を削りとる恐れがあるため、上記のＲＣＡ洗浄液よりもアンモニア濃度の薄い洗浄液、より好ましくはアンモニアを含まないＳＰＭ洗浄液等で洗浄を行う必要がある。
次に、前述の実施形態１と同様の方法で、図４８に示すように、サイドウォールスペーサ１１、コンタクト領域である一対のｎ型半導体領域１２及びｐ型半導体領域１３を形成する。
次に、ｎ型半導体領域８の形成工程、ｐ型半導体領域９の形成工程、ｎ型半導体領域１２の形成工程、並びにｐ型半導体領域１３の形成工程においてイオン注入された不純物（Ａｓ，Ｂ，ＢＦ２）を熱処理によって活性化させる。熱処理は、前述のエクステンション領域（半導体領域８，９）形成時の低温熱処理よりも、高温短時間の条件で行う。具体的には、前述の実施形態１と同様の条件（温度が１０００［℃］、加熱時間が１［秒］）で行う。このようにして前述の低温熱処理（第１熱処理）と高温短時間の熱処理（第２熱処理）を加える事で、ＢもしくはＢＦ２の活性化を高温短時間アニールのみと比べて向上させることができる。
この後、前述の実施形態１と同様の工程を施してｎ型及びｐ型ＭＩＳＦＥＴを形成する。
このように、エクステンション領域（半導体領域８，９）の形成工程においてイオン注入された不純物を熱処理によって活性化させた後（図４７参照）、シリコン基板１に洗浄を施す工程において、アンモニアの濃度を薄くした洗浄液、特に、硫酸加水、希フッ酸（ＨＦ）、及び塩酸加水を用いて行うことにより、エクステンション領域の表面におけるＳｉ−Ｇｅ−Ｘ結合領域の削れを抑制できるため、Ｇｅイオン注入によるＭＩＳＦＥＴのドレイン電流増加を有効に行うことができる。
ここで、洗浄工程は、本実施形態７で説明した工程間だけでなく、様々な工程間において実施されている。従って、Ｓｉ−Ｇ−Ｘ結合を形成した後、Ｓｉ−Ｇ−Ｘ結合領域が露出する場合や、Ｓｉ−Ｇ−Ｘ結合領域上の自然酸化膜等を除去する場合の洗浄においては、アンモニアの濃度を薄くした洗浄液、特に、硫酸加水、希フッ酸（ＨＦ）、及び塩酸加水を用いて行うことが望ましい。例えば、前述の実施形態１では、半導体領域（８，９，１２，１３）の形成工程においてイオン注入された不純物を熱処理によって活性化させる工程（図１１参照）の後であって、ゲート電極６及び半導体領域（１２，１３）の表面上にシリサイド化のための高融点金属膜（例えばＣｏ膜）を形成する工程（図１２参照）の前に洗浄工程が実施される。このような工程間の洗浄においても、アンモニアの濃度を薄くした洗浄液、特に、硫酸加水、希フッ酸（ＨＦ）、及び塩酸加水を用いて行うことにより、コンタクト領域の表面におけるＳｉ−Ｇ−Ｘ結合領域の削れを抑制できるため、未反応の不純物に起因する金属・半導体反応（例えばＣｏＳｉ）の凝集を有効に抑制することができる。
また、前述の実施形態１では、エクステンション領域であるｎ型半導体領域８を形成する工程（図５参照）の後であって、エクステンション領域であるｐ型半導体領域９を形成する工程の前、及び、エクステンション領域であるｐ型半導体領域９を形成する工程の後であって、サイドウォールスペーサ１１を形成する工程（図７及び図８参照）の前に、洗浄工程が実施される。このような工程間の洗浄においても、アンモニアの濃度を薄くした洗浄液、特に、硫酸加水、希フッ酸（ＨＦ）、及び塩酸加水を用いて行うことが望ましい。
また、このようなＲＣＡ洗浄液よりもアンモニアの濃度を薄くした洗浄液、特にＳＰＭ洗浄液（硫酸加水、希フッ酸（ＨＦ）、及び塩酸加水）を、前述の実施の形態１〜６についても適用でき、同様の効果を得ることができる。
なお、サイドウォールスペーサ１１を形成した後、半導体領域の不純物を熱処理によって活性化させる工程でレーザーアニールを用いる場合は、ｐ型ＭＩＳＦＥＴのエクステンション領域の形成工程でＢ（ボロン）を用いた方が、ＢＦ２よりも活性化率が高くなる。
また、このレーザーアニールを前述の実施の形態１〜６についても適用でき、同様の効果を得ることができる。
以上、本発明者によってなされた発明を、前記実施の形態に基づき具体的に説明したが、本発明は、前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
本発明の実施形態１である半導体装置に搭載された相補型ＭＩＳＦＥＴの概略構成を示す模式的断面図である。 本発明の実施形態１である半導体装置の製造工程を示す模式的断面図である。 図２に続く半導体装置の製造工程を示す模式的断面図である。 図３に続く半導体装置の製造工程を示す模式的断面図である。 図４に続く半導体装置の製造工程を示す模式的断面図である。 図５に続く半導体装置の製造工程を示す模式的断面図である。 図６に続く半導体装置の製造工程を示す模式的断面図である。 図７に続く半導体装置の製造工程を示す模式的断面図である。 図８に続く半導体装置の製造工程を示す模式的断面図である。 図９に続く半導体装置の製造工程を示す模式的断面図である。 図１０に続く半導体装置の製造工程を示す模式的断面図である。 図１１に続く半導体装置の製造工程を示す模式的断面図である。 図１２に続く半導体装置の製造工程を示す模式的断面図である。 図１３に続く半導体装置の製造工程を示す模式的断面図である。 Ｇｅを事前に注入した場合のＡｓプロファイルとＧｅを事前に注入しなかった場合のＡｓプロファイルを示す図である。 Ｇｅを事前に注入した場合のＢＦ２プロファイルとＧｅを事前に注入しなかった場合のＢＦ２プロファイルを示す図である。 Ｇｅを事前に注入した場合のＢプロファイルとＧｅを事前に注入しなかった場合のＢプロファイルを示す図である。 本発明の実施形態１の変形例である半導体装置の製造工程を示す模式的断面図である。 図１８に続く半導体装置の製造工程を示す模式的断面図である。 図１９に続く半導体装置の製造工程を示す模式的断面図である。 図２０に続く半導体装置の製造工程を示す模式的断面図である。 本発明の実施形態２である半導体装置の製造工程を示す模式的断面図である。 図２２に続く半導体装置の製造工程を示す模式的断面図である。 図２３に続く半導体装置の製造工程を示す模式的断面図である。 本発明の実施形態３である半導体装置の概略構成を示す図（（ａ）は相補型ＭＩＳＦＥＴの模式的断面図，（ｂ）はメモリセル選択用ＭＩＳＦＥＴの模式的断面図）である。 本発明の実施形態３である半導体装置に搭載されたメモリセルの等価回路図である。 本発明の実施形態３である半導体装置の製造工程を示す模式的断面図である。 本発明の実施形態４である半導体装置に搭載された相補型ＭＩＳＦＥＴの概略構成を示す模式的断面図である。 本発明の実施形態４である半導体装置の製造工程を示す模式的断面図である。 図２９に続く半導体装置の製造工程を示す模式的断面図である。 図３０に続く半導体装置の製造工程を示す模式的断面図である。 図３１に続く半導体装置の製造工程を示す模式的断面図である。 図３２に続く半導体装置の製造工程を示す模式的断面図である。 本発明の実施形態５である半導体装置の製造工程を示す模式的断面図である。 図３４に続く半導体装置の製造工程を示す模式的断面図である。 図３５に続く半導体装置の製造工程を示す模式的断面図である。 図３６に続く半導体装置の製造工程を示す模式的断面図である。 図３７に続く半導体装置の製造工程を示す模式的断面図である。 本発明の実施形態６である半導体装置の製造工程を示す模式的断面図である。 図３９に続く半導体装置の製造工程を示す模式的断面図である。 図４０に続く半導体装置の製造工程を示す模式的断面図である。 図４１に続く半導体装置の製造工程を示す模式的断面図である。 図４２に続く半導体装置の製造工程を示す模式的断面図である。 本発明の実施形態７である半導体装置の製造工程を示す模式的断面図である。 図４４に続く半導体装置の製造工程を示す模式的断面図である。 図４５に続く半導体装置の製造工程を示す模式的断面図である。 図４６に続く半導体装置の製造工程を示す模式的断面図である。 図４７に続く半導体装置の製造工程を示す模式的断面図である。
符号の説明
１…シリコン基板、１ｎ，１ｍ，１ｐ…素子形成領域、２…素子分離領域、３…ｎ型ウエル領域、４…ｐ型ウエル領域、５…ゲート絶縁膜、６…ゲート電極、６ａ…半導体膜（ゲート材）、７…非晶質層、８…ｎ型半導体領域（エクステンション領域）、９…ｐ型半導体領域（エクステンション領域）、１０…絶縁膜、１１…サイドウォールスペーサ、１２…ｎ型半導体領域（コンタクト領域）、１３…ｐ型半導体領域（コンタクト領域）、１４…コバルト膜、１５，１６…シリサイド層、１７…層間絶縁膜、１９…導電性プラグ、２０…配線、２１，２４…窒化シリコン膜、２２，２３，２５，２６…サイドウォールスペーサ、
Ｍ１〜Ｍ７…マスク、Ｍｃ…メモリセル、Ｑｓ…メモリセル選択用ＭＩＳＦＥＴ、Ｃ…容量素子、ＷＬ…ワード線、ＤＬ…データ線。

Claims (32)

  1. 電界効果トランジスタを有する半導体装置の製造方法であって、
    半導体基板の主面上にゲート絶縁膜を介在してゲート電極を形成する工程と、
    前記半導体基板の主面からその内部に第１の不純物をイオン注入して前記ゲート電極に整合した第１の半導体領域を形成する工程とを有し、
    更に、前記ゲート電極の形成工程の後に、前記半導体基板の主面からその内部にIV族元素を、前記第１の半導体領域の形成工程における不純物の注入深さよりも浅くイオン注入する工程を有することを特徴とする半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記IV族元素をイオン注入する工程は、前記半導体基板の主面からの深さが前記第１の半導体領域よりも浅い非晶質層を形成する工程であることを特徴とする半導体装置の製造方法。
  3. 請求項１に記載の半導体装置の製造方法において、
    前記IV族元素注入工程後、且つ、前記第１の半導体領域の形成工程の後に、前記第１の半導体領域の形成工程においてイオン注入された第１の不純物を熱処理によって活性化させる工程を更に有することを特徴とする半導体装置の製造方法。
  4. 請求項１に記載の半導体装置の製造方法において、
    前記IV族元素は、Ｇｅイオンであることを特徴とする半導体装置の製造方法。
  5. 請求項１に記載の半導体装置の製造方法において、
    更に、前記第１の半導体領域形成後に、前記ゲート電極の側壁にサイドウォールスペーサを形成する工程と、
    前記半導体基板の主面に第２の不純物をイオン注入して前記サイドウォールスペーサに整合した第２の半導体領域を形成する工程とを有し、
    前記IV族元素のイオン注入は、前記第２の半導体領域形成工程における第２の不純物の注入深さよりも浅く行うことを特徴とする半導体装置の製造方法。
  6. 請求項５に記載の半導体装置の製造方法において、
    更に、前記第１の半導体領域形成工程後に、第１の熱処理を行う工程と、
    前記第２の半導体領域形成工程後に、第２の熱処理を行う工程と、
    を有し、
    前記第２の熱処理は、前記第１の熱処理よりも高温短時間で行われることを特徴とする半導体装置の製造方法。
  7. 請求項５に記載の半導体装置の製造方法において、
    更に、前記第２の半導体領域形成工程後にレーザーアニールを行う工程を有し、
    前記第１の半導体領域に注入される第１の不純物は、ボロンであることを特徴とする半導体装置の製造方法。
  8. 請求項５に記載の半導体装置の製造方法において、
    前記第２の半導体領域形成後に、イオン注入された第１及び第２の不純物を熱処理によって活性化させる工程を更に有することを特徴とする半導体装置の製造方法。
  9. 請求項５に記載の半導体装置の製造方法において、
    前記第２の半導体領域上に高融点金属膜を形成し、その後、前記第２の半導体領域のシリコンと前記高融点金属膜の金属とを反応させる熱処理を施して、前記第２の半導体領域上に金属・半導体反応層を形成する工程とを有することを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の半導体装置の製造方法において、
    前記サイドウォールスペーサの形成工程の後であって、前記高融点金属膜の形成工程の前に、前記半導体基板の主面からその内部に第２のIV族元素をイオン注入する工程とを有することを特徴とする半導体装置の製造方法。
  11. 半導体基板の主面の第１の領域に形成されたｎチャネル導電型電界効果トランジスタと、前記半導体基板の主面の第１の領域と異なる第２の領域に形成されたｐチャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、
    前記第１の領域上にゲート絶縁膜を介在して第１のゲート電極、並びに前記第２の領域上に前記ゲート絶縁膜を介在して第２のゲート電極を形成する工程と、
    前記第２の領域を選択的にマスクした状態で、前記第１の領域に第１の不純物をイオン注入して、前記第１のゲート電極に整合した第１の半導体領域を形成する工程と、
    前記第１の領域を選択的にマスクした状態で、前記第２の領域に第２の不純物をイオン注入して、前記第２のゲート電極に整合した第２の半導体領域を形成する工程と、
    前記第１及び第２のゲート電極の側壁に夫々サイドウォールスペーサを形成する工程と、
    前記第２の領域を選択的にマスクした状態で、前記第１の領域に第３の不純物をイオン注入して、前記第１の半導体領域と同一導電型であって、前記第１のゲート電極の側壁のサイドウォールスペーサに整合した第３の半導体領域を形成する工程と、
    前記第１の領域を選択的にマスクした状態で、前記第２の領域に第４の不純物をイオン注入して、前記第２の半導体領域と同一導電型であって、前記第２のゲート電極の側壁のサイドウォールスペーサに整合した第４の半導体領域を形成する工程とを有し、
    更に、前記第１及び第２のゲート電極の形成工程の後に、前記第１及び第２の領域にIV族元素を、前記第１及び第２の半導体領域の形成工程における夫々の不純物の注入深さよりも浅くイオン注入する工程を有することを特徴とする半導体装置の製造方法。
  12. 半導体基板の主面の第１の領域に形成されたｎチャネル導電型電界効果トランジスタと、前記第１の領域と異なる第２の領域に形成されたｐチャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、
    前記第１の領域上にゲート絶縁膜を介在して第１のゲート電極、並びに前記第２の領域上にゲート絶縁膜を介在して第２のゲート電極を形成する工程と、
    前記第２の領域を第１のマスクで選択的に覆った状態で、前記第１の領域に第１の不純物をイオン注入して、前記第１のゲート電極に整合した第１の半導体領域を形成する工程と、
    前記第１の領域を第２のマスクで選択的に覆った状態で、前記第２の領域に第２の不純物をイオン注入して、前記第２のゲート電極に整合した第２の半導体領域を形成する工程と、
    前記第１及び第２のゲート電極の側壁に夫々サイドウォールスペーサを形成する工程と、
    前記第２の領域を選択的にマスクした状態で、前記第１の領域に第３の不純物をイオン注入して、前記第１の半導体領域と同一導電型であって、前記第１のゲート電極の側壁のサイドウォールスペーサに整合した第３の半導体領域を形成する工程と、
    前記第１の領域を選択的にマスクした状態で、前記第２の領域に第４の不純物をイオン注入して、前記第２の半導体領域と同一導電型であって、前記第２のゲート電極の側壁のサイドウォールスペーサに整合した第４の半導体領域を形成する工程とを有し、
    更に、前記第１の不純物をイオン注入する前に、前記第２の領域を前記第１のマスクで選択的に覆った状態で、前記第１の領域にIV族元素を、前記第１の不純物の注入深さよりも浅くイオン注入する工程と、
    前記第２の不純物をイオン注入する前に、前記第１の領域を前記第２のマスクで選択的に覆った状態で、前記第２の領域にIV族元素を、前記第２の不純物の注入深さよりも浅くイオン注入する工程とを有することを特徴とする半導体装置の製造方法。
  13. 半導体基板の主面の第１の領域に形成されたｎチャネル導電型電界効果トランジスタと、前記半導体基板の主面の第１の領域と異なる第２の領域に形成されたｐチャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、
    前記第１の領域上に形成された第１のゲート電極、並びに前記第２の領域上に形成された第２のゲート電極を覆うようにして、応力を持つ絶縁膜を形成する工程と、
    前記絶縁膜に異方性エッチングを施して、前記第１のゲート電極の側壁に第１のサイドウォールスペーサ、前記第２のゲート電極の側壁に第２のサイドウォールスペーサを形成する工程と、
    前記第１の領域をマスクした状態で、前記第２の領域にIV族元素をイオン注入して、前記第２のサイドウォールスペーサの結晶性を破壊する工程とを有することを特徴とする半導体装置の製造方法。
  14. 請求項１３に記載の半導体装置の製造方法において、
    前記絶縁膜の持つ応力は引っ張り応力であり、前記IV族元素をイオン注入する工程後に、前記第１のサイドウォールスペーサの有する引っ張り応力の大きさは前記第２のサイドウォールスペーサの有する引っ張り応力の大きさよりも大きいことを特徴とした半導体装置の製造方法。
  15. 請求項１３に記載の半導体装置の製造方法において、
    前記絶縁膜の持つ応力は圧縮応力であり、前記IV族元素をイオン注入する工程後に、前記第１のサイドウォールスペーサの有する圧縮応力の大きさは前記第２のサイドウォールスペーサの有する圧縮応力の大きさよりも大きいことを特徴とした半導体装置の製造方法。
  16. 請求項１３に記載の半導体装置の製造方法において、
    前記第１及び第２のサイドウォールスペーサの形成工程の後に、前記第１の領域をマスクで覆った状態で、前記第２の領域に不純物をイオン注入して、前記第２のサイドウォールスペーサに整合した半導体領域を形成する工程を更に有し、
    前記IV族元素をイオン注入する工程は、前記マスクを用いて行うことを特徴とする半導体装置の製造方法。
  17. 請求項１６に記載の半導体装置の製造方法において、
    前記IV族元素のイオン注入工程は、前記不純物のイオン注入工程の前に行うことを特徴とする半導体装置の製造方法。
  18. 電界効果トランジスタを有する半導体装置の製造方法であって、
    半導体基板の主面上に半導体膜を形成する工程と、
    前記半導体膜に、抵抗値を低減する不純物をイオン注入する工程と、
    前記半導体膜をパターンニングしてゲート電極を形成する工程とを有し、
    更に、前記半導体膜に、この半導体膜と同族の元素をイオン注入する工程を有することを特徴とする半導体装置の製造方法。
  19. 請求項１８に記載の半導体装置の製造方法において、
    更に、前記不純物をイオン注入する工程の後に、前記不純物を熱処理によって活性化させる工程を有し、
    前記半導体膜と同族の元素をイオン注入する工程は、前記不純物を熱処理によって活性化させる工程の前に実施することを特徴とする半導体装置の製造方法。
  20. 請求項１８に記載の半導体装置の製造方法において、
    更に、前記不純物をイオン注入する工程の後に、前記不純物を熱処理によって活性化させる工程を有し、
    前記半導体膜と同族の元素をイオン注入する工程は、前記不純物をイオン注入する工程の前に実施することを特徴とする半導体装置の製造方法。
  21. 請求項１８に記載の半導体装置の製造方法において、
    前記半導体膜はシリコンであり、前記元素はＧｅイオンであることを特徴とする半導体装置の製造方法。
  22. 請求項１８に記載の半導体装置の製造方法において、
    更に、前記半導体基板の主面の前記ゲート電極に整合した領域に、前記元素をイオン注入する工程と、
    前記ゲート電極に整合した領域に不純物をイオン注入する工程と、
    を有し、
    前記半導体膜にイオン注入する時の前記元素の加速エネルギーは、前記ゲート電極に整合した領域にイオン注入する時の前記元素の加速エネルギーよりも大きいことを特徴とする半導体装置の製造方法。
  23. 請求項１８に記載の半導体装置の製造方法において、
    更に、前記半導体基板の主面の前記ゲート電極に整合した領域に、前記元素をイオン注入する工程と、
    前記ゲート電極に整合した領域に不純物をイオン注入する工程と、
    を有し、
    前記半導体膜にイオン注入する時の前記元素のドーズ量は、前記ゲート電極に整合した領域にイオン注入する時の前記元素のドーズ量よりも大きいことを特徴とする半導体装置の製造方法。
  24. 半導体基板の主面の第１の領域に形成されたｎチャネル導電型電界効果トランジスタと、前記第１の領域と異なる第２の領域に形成されたｐチャネル導電型電界効果トランジスタとを有する半導体装置の製造方法であって、
    前記半導体基板の主面の第１及び第２の領域上に半導体膜を形成する工程と、
    前記半導体膜に抵抗値を低減する不純物をイオン注入する工程と、
    前記半導体膜をパターンニングして、前記半導体基板の主面の第１及び第２の領域に夫々ゲート電極を形成する工程と、
    前記純物を熱処理によって活性化させる工程とを有し、
    更に、前記半導体膜を形成する工程の後であって、前記不純物を熱処理によって活性化させる工程の前に、前記半導体膜に、この半導体膜と同族の元素をイオン注入する工程を有することを特徴とする半導体装置の製造方法。
  25. 電界効果トランジスタを有する半導体装置の製造方法であって、
    半導体基板の主面上にゲート絶縁膜を介在してゲート電極を形成する工程と、
    前記半導体基板の主面からその内部に不純物をイオン注入して前記ゲート電極に整合した半導体領域を形成する工程と、
    前記ゲート電極の形成工程の後に、前記半導体基板の主面からその内部に前記半導体基板と同族の元素を、前記第１の半導体領域の形成工程における不純物の注入深さよりも浅くイオン注入する工程と、
    前記同族の元素をイオン注入する工程、及び前記半導体領域を形成する工程の後に、前記半導体基板に洗浄を施す工程とを有し、
    前記洗浄工程は、硫酸加水、希フッ酸及び塩酸加水を用いて行うことを特徴とする半導体装置の製造方法。
  26. 請求項２５に記載の半導体装置の製造方法において、
    更に、前記同族の元素をイオン注入する工程、及び前記半導体領域を形成する工程の後に、前記半導体領域の形成工程においてイオン注入された不純物を熱処理によって活性化させる工程を有し、
    前記洗浄工程は、前記不純物を熱処理によって活性化させる工程の後に実施することを特徴とする半導体装置の製造方法。
  27. （ａ）半導体基板に溝を形成する工程、
    （ｂ）前記溝内を埋めるように、前記半導体基板上に絶縁膜を堆積する工程、
    （ｃ）前記溝内に絶縁膜を残すように、前記半導体基板を平坦化する工程、
    （ｄ）前記（ｃ）工程後に、前記半導体基板表面を洗浄する工程、
    （ｅ）前記半導体基板上にゲート絶縁膜を形成する工程、
    （ｆ）前記ゲート絶縁膜上にゲート電極を形成する工程、
    （ｇ）前記半導体基板にIV族元素を注入する工程、
    （ｈ）前記半導体基板に不純物を注入する工程、
    （ｉ）前記（ｇ）および（ｈ）工程後に、前記半導体基板表面を洗浄する工程、
    を有し、
    前記（ｉ）工程の洗浄は、前記（ｄ）工程の洗浄よりもアンモニアの濃度が薄い洗浄液で行うことを特徴とする半導体装置の製造方法。
  28. 請求項２７に記載の半導体装置の製造方法において、
    前記（ｉ）工程の洗浄は、硫酸加水、希フッ酸及び塩酸加水を用いた洗浄液で行うことを特徴とする半導体装置の製造方法。
  29. 請求項２７に記載の半導体装置の製造方法において、
    前記IV族元素はゲルマニウムであり、前記不純物はボロン、２フッ化ボロンまたは砒素であることを特徴とした半導体装置の製造方法。
  30. ゲート電極及びソース・ドレイン領域を含む電界効果トランジスタを有する半導体装置であって、
    前記ゲート電極は、半導体基板上に絶縁膜を介して形成され、かつ、ゲルマニウムを含んで形成されており、
    前記ソース・ドレイン領域は、前記半導体基板に前記ゲート電極に整合されて形成され、かつ、ゲルマニウムを含んで形成されていることを特徴とする半導体装置。
  31. 請求項３０に記載の半導体装置において、
    前記ゲート電極に含まれるゲルマニウムの量は、前記ソース・ドレイン領域に含まれるゲルマニウムの量よりも多いことを特徴とする半導体装置。
  32. 請求項３０に記載の半導体装置において、
    前記ゲート電極表面から深さ方向のＧｅの最大濃度ピーク位置は、前記ソース・ドレイン領域表面から深さ方向のＧｅの最大濃度ピーク位置よりも深い位置に形成されていることを特徴とする半導体装置。
JP2003306388A 2002-12-19 2003-08-29 半導体装置及びその製造方法 Pending JP2004214607A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2003306388A JP2004214607A (ja) 2002-12-19 2003-08-29 半導体装置及びその製造方法
TW092135542A TW200419657A (en) 2002-12-19 2003-12-16 A semiconductor device and a method of manufacturing the same
KR1020030092876A KR20040054556A (ko) 2002-12-19 2003-12-18 반도체 장치 및 그 제조 방법
US10/739,319 US7087474B2 (en) 2002-12-19 2003-12-19 Semiconductor device and a method of manufacturing the same
CNB2003101223935A CN100365769C (zh) 2002-12-19 2003-12-19 半导体器件及其制作方法
US11/411,892 US7384834B2 (en) 2002-12-19 2006-04-27 Semiconductor device and a method of manufacturing the same
US12/113,467 US20080242013A1 (en) 2002-12-19 2008-05-01 Semiconductor device and a method of manufacturing the same

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002368298 2002-12-19
JP2003306388A JP2004214607A (ja) 2002-12-19 2003-08-29 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2004214607A true JP2004214607A (ja) 2004-07-29

Family

ID=32684187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003306388A Pending JP2004214607A (ja) 2002-12-19 2003-08-29 半導体装置及びその製造方法

Country Status (5)

Country Link
US (3) US7087474B2 (ja)
JP (1) JP2004214607A (ja)
KR (1) KR20040054556A (ja)
CN (1) CN100365769C (ja)
TW (1) TW200419657A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7521326B2 (en) 2004-12-03 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2009517885A (ja) * 2005-11-30 2009-04-30 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 傾斜式プレアモルファス化による歪みトランジスタの結晶欠陥低減化技術
US7737053B2 (en) 2004-11-18 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method of the same

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8389370B2 (en) * 1999-08-02 2013-03-05 Schilmass Co. L.L.C. Radiation-tolerant integrated circuit device and method for fabricating
JP3975099B2 (ja) * 2002-03-26 2007-09-12 富士通株式会社 半導体装置の製造方法
JP2004214607A (ja) * 2002-12-19 2004-07-29 Renesas Technology Corp 半導体装置及びその製造方法
US7402535B2 (en) * 2004-07-28 2008-07-22 Texas Instruments Incorporated Method of incorporating stress into a transistor channel by use of a backside layer
US7271443B2 (en) * 2004-08-25 2007-09-18 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method for the same
US20060244074A1 (en) * 2005-04-29 2006-11-02 Chien-Hao Chen Hybrid-strained sidewall spacer for CMOS process
US7256084B2 (en) * 2005-05-04 2007-08-14 Chartered Semiconductor Manufacturing Ltd. Composite stress spacer
US7172954B2 (en) * 2005-05-05 2007-02-06 Infineon Technologies Ag Implantation process in semiconductor fabrication
JP2006344809A (ja) * 2005-06-09 2006-12-21 Toshiba Corp 半導体装置及びその製造方法
JP2007214481A (ja) * 2006-02-13 2007-08-23 Toshiba Corp 半導体装置
JP5038633B2 (ja) 2006-02-14 2012-10-03 株式会社東芝 半導体装置及びその製造方法
JP4896789B2 (ja) * 2007-03-29 2012-03-14 株式会社東芝 半導体装置の製造方法
JP5317483B2 (ja) * 2008-01-29 2013-10-16 株式会社東芝 半導体装置
US9437689B2 (en) * 2011-09-08 2016-09-06 Tamura Corporation Ga2O3 semiconductor element
WO2013035845A1 (ja) 2011-09-08 2013-03-14 株式会社タムラ製作所 Ｇａ2Ｏ3系半導体素子
JP6667215B2 (ja) * 2014-07-24 2020-03-18 キヤノン株式会社 Ｘ線遮蔽格子、構造体、トールボット干渉計、ｘ線遮蔽格子の製造方法
CN105355597B (zh) * 2014-08-19 2018-10-23 中芯国际集成电路制造(上海)有限公司 利用应力记忆效应的cmos器件的制作方法
JP5828568B1 (ja) * 2014-08-29 2015-12-09 株式会社タムラ製作所 半導体素子及びその製造方法
CN106158643B (zh) * 2015-04-08 2019-05-28 中芯国际集成电路制造(上海)有限公司 晶体管的形成方法
FR3081611B1 (fr) * 2018-05-23 2021-03-12 St Microelectronics Crolles 2 Sas Circuit integre et procede de siliciuration
US12062579B2 (en) * 2020-10-30 2024-08-13 Applied Materials, Inc. Method of simultaneous silicidation on source and drain of NMOS and PMOS transistors
CN112908850A (zh) * 2021-03-09 2021-06-04 上海华虹宏力半导体制造有限公司 稳压二极管的制备方法
CN116247007B (zh) * 2023-05-09 2023-09-12 合肥晶合集成电路股份有限公司 一种半导体装置的制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260728A (ja) * 1999-03-08 2000-09-22 Nec Corp 半導体装置の製造方法
JP2002329864A (ja) * 2001-03-02 2002-11-15 Fujitsu Ltd 半導体装置及びその製造方法
JP2002334850A (ja) * 2001-03-30 2002-11-22 Internatl Business Mach Corp <Ibm> サリサイド構造の改良された形成方法
JP2002359369A (ja) * 2001-06-01 2002-12-13 Sony Corp 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5382809A (en) * 1992-09-14 1995-01-17 Sumitomo Electric Industries, Ltd. Semiconductor device including semiconductor diamond
JP2919254B2 (ja) * 1993-11-22 1999-07-12 日本電気株式会社 半導体装置の製造方法および形成装置
US5670812A (en) * 1995-09-29 1997-09-23 International Business Machines Corporation Field effect transistor having contact layer of transistor gate electrode material
US6008098A (en) * 1996-10-04 1999-12-28 Advanced Micro Devices, Inc. Ultra shallow junction formation using amorphous silicon layer
JPH10270685A (ja) * 1997-03-27 1998-10-09 Sony Corp 電界効果トランジスタとその製造方法、半導体装置とその製造方法、その半導体装置を含む論理回路および半導体基板
WO1999035696A1 (fr) * 1998-01-09 1999-07-15 Hitachi, Ltd. Procede de production d'un dispositif a circuit integre a semi-conducteur
JP3211784B2 (ja) * 1998-09-04 2001-09-25 日本電気株式会社 半導体装置及びその製造方法
US6030863A (en) * 1998-09-11 2000-02-29 Taiwan Semiconductor Manufacturing Company Germanium and arsenic double implanted pre-amorphization process for salicide technology
US6437406B1 (en) * 2000-10-19 2002-08-20 International Business Machines Corporation Super-halo formation in FETs
CN1134051C (zh) * 2000-12-19 2004-01-07 中国科学院微电子中心 锗预无定形注入结合低能注入形成超浅源漏延伸区的方法
JP2003179049A (ja) * 2001-12-11 2003-06-27 Matsushita Electric Ind Co Ltd 絶縁膜形成方法、半導体装置及びその製造方法
JP2004214607A (ja) * 2002-12-19 2004-07-29 Renesas Technology Corp 半導体装置及びその製造方法
JP4606006B2 (ja) * 2003-09-11 2011-01-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000260728A (ja) * 1999-03-08 2000-09-22 Nec Corp 半導体装置の製造方法
JP2002329864A (ja) * 2001-03-02 2002-11-15 Fujitsu Ltd 半導体装置及びその製造方法
JP2002334850A (ja) * 2001-03-30 2002-11-22 Internatl Business Mach Corp <Ibm> サリサイド構造の改良された形成方法
JP2002359369A (ja) * 2001-06-01 2002-12-13 Sony Corp 半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7737053B2 (en) 2004-11-18 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Semiconductor device and manufacturing method of the same
US7521326B2 (en) 2004-12-03 2009-04-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2009517885A (ja) * 2005-11-30 2009-04-30 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 傾斜式プレアモルファス化による歪みトランジスタの結晶欠陥低減化技術

Also Published As

Publication number Publication date
CN1508846A (zh) 2004-06-30
CN100365769C (zh) 2008-01-30
US20040132249A1 (en) 2004-07-08
US20060199323A1 (en) 2006-09-07
US7384834B2 (en) 2008-06-10
KR20040054556A (ko) 2004-06-25
US20080242013A1 (en) 2008-10-02
US7087474B2 (en) 2006-08-08
TW200419657A (en) 2004-10-01

Similar Documents

Publication Publication Date Title
US7384834B2 (en) Semiconductor device and a method of manufacturing the same
TWI443750B (zh) 以高效率轉移應力之形成接觸絕緣層之技術
KR101608908B1 (ko) 채널 영역에 대해 감소된 오프셋을 갖는 매립된 ｓｉ/ｇｅ 물질을 구비한 트랜지스터
JP5079687B2 (ja) Ｓｏｉデバイスの製造方法
JP4890448B2 (ja) 相異なるチャネル領域に相異なるよう調整された内在応力を有するエッチストップ層を形成することによって、相異なる機械的応力を生成するための技術
TWI420602B (zh) 用於形成ｎｍｏｓ與ｐｍｏｓ電晶體中之凹陷之受應變之汲極／源極區之技術
KR101482200B1 (ko) 트랜지스터에서의 개선된 실리사이드 형성과 결합되는 리세스된 드레인 및 소스 영역
CN109427677B (zh) 半导体结构及其形成方法
JP2008288606A (ja) 半導体装置及びその製造方法
TW200304680A (en) Semiconductor device and its manufacturing method
KR20060047800A (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2003179227A (ja) 半導体装置及びその製造方法
JP4143096B2 (ja) Ｍｏｓ型半導体装置及びその製造方法
JP2009181978A (ja) 半導体装置およびその製造方法
TW200845387A (en) Method for manufacturing semiconductor device and semiconductor device
KR100574172B1 (ko) 반도체 소자의 제조방법
JP2000208762A (ja) 絶縁ゲ―ト電界効果トランジスタおよびその製造方法
KR100873240B1 (ko) 반도체 장치 및 그 제조 방법
KR100552592B1 (ko) 반도체 소자의 제조 방법
JP2004186359A (ja) 半導体集積回路装置およびその製造方法
JP2008182022A (ja) 半導体装置及びその製造方法
KR100459930B1 (ko) 부분적으로 셀프 얼라인 된 살리사이드 콘택 형성 방법
KR100588784B1 (ko) 반도체 소자 제조방법
JPH0974143A (ja) 半導体装置及びその製造方法
KR100548525B1 (ko) 반도체 소자의 트랜지스터 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060721

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100427

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100907