JP2013143487A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2013143487A
JP2013143487A JP2012003095A JP2012003095A JP2013143487A JP 2013143487 A JP2013143487 A JP 2013143487A JP 2012003095 A JP2012003095 A JP 2012003095A JP 2012003095 A JP2012003095 A JP 2012003095A JP 2013143487 A JP2013143487 A JP 2013143487A
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
metal
type impurity
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2012003095A
Other languages
English (en)
Inventor
Masahiro Koike
正浩 小池
Yuichi Kamimuta
雄一 上牟田
Tsutomu Tezuka
勉 手塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2012003095A priority Critical patent/JP2013143487A/ja
Priority to PCT/JP2012/078881 priority patent/WO2013105331A1/ja
Priority to TW101143675A priority patent/TW201330272A/zh
Publication of JP2013143487A publication Critical patent/JP2013143487A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/225—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a solid phase, e.g. a doped oxide layer
    • H01L21/2251—Diffusion into or out of group IV semiconductors
    • H01L21/2254—Diffusion into or out of group IV semiconductors from or through or into an applied layer, e.g. photoresist, nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/47—Schottky barrier electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66643—Lateral single gate silicon transistors with source or drain regions formed by a Schottky barrier or a conductor-insulator-semiconductor structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7839—Field effect transistors with field effect produced by an insulated gate with Schottky drain or source contact
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】メタルＳ／Ｄに対するチャネル側Ｇｅのコンタクト抵抗を十分に低く、且つ基板側Ｇｅのコンタクト抵抗を高くする。
【解決手段】低消費電力ＬＳＩに利用される半導体装置であって、Ｇｅを主成分とする第１導電型の半導体基板１０と、基板１０の表面部に離間して設けられた一対の金属半導体化合物層１４と、基板１０の金属半導体化合物層１４により挟まれた領域上にゲート絶縁膜１１を介して設けられたゲート電極１２とを備えている。化合物層１４と基板１０との界面付近に、カルコゲン元素と、第２導電型不純物元素との少なくとも二種の不純物が導入された第２導電型の不純物拡散領域が形成されている。界面付近の第２導電型不純物の濃度分布は、界面から基板１０側に離れる順に、急峻に変化する第１の領域と、なだらかに変化する第２の領域と、急峻に変化する第３の領域とを有する。
【選択図】 図１

Description

本発明の実施形態は、低消費電力ＬＳＩに利用される半導体装置及びその製造方法に関する。
近年、次世代半導体デバイスとして、チャネルにＧｅを用い、ソース／ドレイン領域にＮｉＧｅ等の金属材料を用いた、メタルＳ／Ｄ−Ｇｅ−ＭＯＳＦＥＴが開発されている。この種のメタルＳ／Ｄ−Ｇｅ−ＭＯＳＦＥＴ開発においては、低コンタクト抵抗のＮｉＧｅ／ｎＧｅと高抵抗のＮｉＧｅ／ｐＧｅが形成できないという問題がある。これは、どのような金属（異なる仕事関数の金属）であっても、フェルミレベルＥF がＧｅの価電子帯ＥV 付近にピンニング（ＦＬＰ）されるため、ショットキーバリア（ＳＢＨ）φＢがｎ型Ｇｅに対して高くなり（〜ＥG ）、ｐ型Ｇｅに対して低くなる（〜０ｅＶ）からである。
ＰをＮｉＧｅ／Ｇｅ界面に導入すれば、ＮｉＧｅ／ｎＧｅの抵抗を低く（電流値を高く）でき、ＮｉＧｅ／ｐＧｅの抵抗を高く（電流値を低く）できることが報告されている（例えば、非特許文献１参照）。Ｐと共にＳをＮｉＧｅ／Ｇｅ界面に導入すれば、更に抵抗を変調する効果があることも報告されている（例えば、非特許文献２参照）。
しかし、これらの方法でも、十分な効果は得られていないのが現状である。これは、次の理由による。即ち、ＮｉＳｉ／Ｓｉでは、ＰはＮｉＳ／Ｓｉ界面に偏析するため、界面にＰを高濃度化することが可能であるが、（非特許文献２）にも報告されているように、ＮｉＧｅ／ＧｅではＰは界面に高濃度には偏析しない。それ故、ＮｉＧｅ／Ｇｅ界面ではＰを急峻なプロファイルで高濃度化することができなかった。このことは、ＳをＰと共に導入しても同じであった。
T. Nishimura et al, Appl. Phys. Express, 2, 021202 (2009) M. Koike et al., Appl. Phys. Express, 4, 021301 (2011)
発明が解決しようとする課題は、メタルＳ／Ｄに対するチャネル側Ｇｅのコンタクト抵抗を十分に低く、且つ基板側Ｇｅのコンタクト抵抗を高くすることができ、メタルＳ／Ｄ−Ｇｅ−ＭＯＳＦＥＴ等の実現に適した半導体装置及びその製造方法を提供することである。
実施形態の半導体装置は、Ｇｅを主成分とする第１導電型の半導体基板と、前記半導体基板の表面部に離間して設けられた一対の金属半導体化合物層と、前記半導体基板の前記一対の金属半導体化合物層により挟まれた領域上に設けられたゲート絶縁膜と、前記ゲート絶縁膜上に設けられたゲート電極とを備え、前記金属半導体化合物層と前記半導体基板との界面付近に、カルコゲンの群から選択された元素と、第２導電型の不純物の群から選択された元素との少なくとも二種の不純物が導入された第２導電型の不純物拡散領域が形成され、前記界面付近の前記第２導電型不純物の濃度分布は、前記界面から前記半導体基板側に離れる順に、急峻に変化する第１の領域と、前記第１の領域よりもなだらかに変化する第２の領域と、前記第２の領域よりも急峻に変化する第３の領域とを有することを特徴とする。
本発明によれば、メタルＳ／Ｄと第１導電型半導体基板との界面付近に第２導電型不純物を高濃度に偏析させることができ、メタルＳ／Ｄに対するチャネル側Ｇｅのコンタクト抵抗を十分に低く、且つ基板側Ｇｅのコンタクト抵抗を高くすることができる。従って、メタルＳ／Ｄ−Ｇｅ−ＭＯＳＦＥＴ等の実現に有効である。
第１の実施形態に係わるメタルＳ／Ｄ−Ｇｅ−ＭＯＳＦＥＴの概略構成を示す断面図。 第１の実施形態を説明するためのもので、界面に高濃度ｎ+ 層を形成したＮｉＧｅ／Ｇｅの不純物濃度プロファイルを示す模式図。 第１の実施形態に係わるメタルＳ／Ｄ−Ｇｅ−ＭＯＳＦＥＴの製造工程を示す断面図。 本発明の原理を説明するためのもので、Ｇｅ基板にイオン注入したＳの熱処理前後の不純物プロファイルを示す図。 本発明の原理を説明するためのもので、Ｓをイオン注入されたＧｅ基板の断面を示す顕微鏡写真。 本発明の原理を説明するためのもので、Ｇｅ基板にイオン注入したＰの熱処理前後の不純物プロファイルを示す図。 本発明の原理を説明するためのもので、Ｇｅ基板にイオン注入したＳとＰの熱処理前後の不純物プロファイルを示す図。 本発明の原理を説明するためのもので、界面に高濃度にｎ型不純物を導入したＮｉＧｅ／Ｇｅ構造における不純物濃度プロファイルを示す図。 本発明の原理を説明するためのもので、Ｇｅ基板にイオン注入したＳｅの熱処理前後の不純物プロファイルを示す図。
実施形態を説明する前に、本発明の基本原理について説明する。
本発明者らの検討の結果、Ｇｅにカルコゲンの一種であるＳをイオン注入しアニールすると、Ｓの不純物プロファイルの投影飛程ＲＰ付近でＳが低濃度側から高濃度側に異常拡散することが見出された。
図４に、Ｇｅ層にイオン注入により導入したＳの濃度プロファイルを示す。図４中の横軸は深さ、縦軸は濃度であり、破線は熱処理前、実線は３５０℃，１分の熱処理後を示している。この図４から分かるように、熱処理前に比べ熱処理後で、Ｓの不純物プロファイルの投影飛程ＲＰ付近でＳの濃度が高くなっている。これは、イオン注入によって表面がアモルファス化され、アモルファスと結晶の界面にＳが偏析するためと考えられる。
なお、Ｇｅ基板へのＳのイオン注入により基板表面がアモルファス化するのは本発明者らの実験により確認されている。図５は、Ｓイオンを注入し、３５０℃，１分の熱処理を施したＧｅ（１００）基板のＴＥＭ写真である。この図から、表面からＳの不純物プロファイルの投影飛程ＲＰ付近までアモルファス化しているのが分かる。
このような現象は、Ｐのみでは起こらない。図６に、Ｇｅ層にイオン注入により導入したＰの濃度プロファイルを示す。図６中の横軸は深さ、縦軸は濃度であり、破線は熱処理前、実線は熱処理後を示している。図６から分かるように、熱処理前に比べ熱処理後で、Ｐの不純物プロファイルの投影飛程ＲＰ付近でＰの濃度は高くなってはおらず、どちらかというと低くなっている。
しかし、ＳとＰを混ぜると、Ｐも異常拡散すると云う特異な現象が見られた。図７に、Ｇｅ層にイオン注入により導入したＳ，Ｐの濃度プロファイルを示す。図７中の横軸は深さ、縦軸は濃度であり、破線は熱処理前、実線は熱処理後を示している。図７から分かるように、熱処理前に比べ熱処理後で、不純物プロファイルの投影飛程ＲＰ付近でＳ，Ｐの濃度が共に高くなっている。さらに、カルコゲンであるＳはｎ型不純物であるＰよりも少ない濃度で含まれている。つまり、通常とは異なり本方法を用いれば、熱処理前よりも熱処理後に高濃度の不純物領域が形成可能である。また、この高濃度になる領域はＳの注入深さによって制御できる。
そして、図８に示すように、高濃度領域に界面位置が来るようにＮｉＧｅを形成すれば、コンタクト抵抗がｎ型（チャネル側）に対して低く、ｐ型（基板側）に対しては高いＮｉＧｅ／Ｇｅが形成できることになる。また、Ｓは結晶の欠陥を修復する効果があるため、ＳとＰ共に高濃度にすることによって、Ｐの電気的活性化を高める効果もある。
また、他のカルコゲンであるＳｅやＴｅを導入してもＳと同様の効果があることが分かった。図９は、ＳｅとＰをイオン注入したＧｅ基板における不純物プロファイルであるが、Ｓを注入した場合と同様に、Ｐが低濃度側から高濃度側に拡散している。カルコゲンは一種類以上でも良く、例えば、Ｓ，Ｓｅ，Ｔｅを混在させても良い。
熱処理温度は基板側に拡散しない温度、例えば、Ｇｅ中ＰとＳでは４００℃で可能である。導入した不純物のプロファイルは、基板の全ての領域においてカルコゲンよりも、ｎ型或いはｐ型不純物の濃度が高いことが望ましい。ＮｉＧｅの基板方向の厚さは、薄い方が好ましいが、薄すぎても抵抗が高くなるため、５〜５０ｎｍの範囲にあることが望ましい。
不純物プロファイルは、前記図８に示すように、ＮｉＧｅ領域の側から急峻に変化（低下）する第１の領域Ａと、領域Ａよりなだらかに変化する第２の領域Ｂと、領域Ｂより急峻に変化（低下）する第３の領域Ｃの順に設けられていることが望ましい。また、ＮｉＧｅ領域の側から、第１〜第３の領域Ａ，Ｂ，Ｃでは基本的には濃度が減少しているが、第２の領域Ｂでは必ずしも減少するのではなく増大していても良い。
以下、実施形態の半導体装置を、図面を参照して説明する。
（第１の実施形態）
図１は、第１の実施形態に係わるメタルＳ／Ｄ−Ｇｅ−ＭＯＳＦＥＴの概略構成を示す断面図である。
図中の１０はｐ−Ｇｅ基板であり、この基板１０の表面部にシリコン酸化膜等のゲート絶縁膜１１を介して、多結晶シリコン等のゲート電極１２が形成されている。ゲート電極１２の両側面には側壁絶縁膜１３が形成されている。ゲート部を挟んで基板１０の表面部には、ＮｉＧｅのソース／ドレイン領域（Ｓ／Ｄ領域）１４が形成されている。
このメタルＳ／Ｄ−Ｇｅ−ＭＯＳＦＥＴにおいては、オン状態でゲート電極下にｎ型のチャネル１５が形成され、Ｓ／Ｄ領域１４間に電流が流れる。このとき、Ｓ／Ｄ領域１４は基板１０に対してＮｉＧｅ／ｐＧｅの接合を有し、チャネル１５に対してＮｉＧｅ／ｎＧｅの接合を有することになる。
Ｓ／Ｄ領域１４となるＮｉＧｅとＧｅ基板１０及びチャネル１５との界面には、後述するようにＰとＳがイオン注入により導入され、アニールにより偏析されている。これにより、図２に示すように、界面に高濃度のｎ+ 型Ｇｅ層（不純物拡散領域）が形成されている。即ち、ＮｉＧｅ層１４とｐ−Ｇｅ基板１０及びｎ−Ｇｅチャネル１５との界面付近にｎ+ 型Ｇｅ層が形成され、特に界面でｎ型不純物の濃度が高く（例えば、〜１０19ｃｍ-3）なっている。
なお、図２は理想的な濃度分布であり、実際には前記図７に示すようになっているが、界面でｎ型不純物が高濃度になっていることには変わりない。
このような構成であれば、ＮｉＧｅ／ｎＧｅでは、ｎ+−Ｇｅ層によってＳＢＨが低くなり（鏡像効果）、またポテンシャル幅が狭くなるので、ショットキー電流（或いはトンネル電流）が増大する。実効的なＳＢＨは＜０．０１ｅＶである。一方、ＮｉＧｅ／ｐＧｅでは、主にｎ+ −Ｇｅ層とｐＧｅの空乏層によってホールに対するバリアが形成され、トンネル電流は低く、ショットキー電流も低くなる。
図３（ａ）〜（ｄ）は、本実施形態のメタルＳ／Ｄ−Ｇｅ−ＭＯＳＦＥＴの製造工程を示す断面図である。
まず、図３（ａ）に示すように、ｐ−Ｇｅ基板１０の表面上にゲート絶縁膜１１を介してゲート電極１２を形成する。具体的には、基板１０の表面上にシリコン酸化膜を形成した後にポリシリコン膜を堆積し、これらをゲートパターンに加工する。続いて、ゲート電極１２の両側面に側壁絶縁膜１３を形成する。側壁絶縁膜１３の形成は、例えば全面にシリコン酸化膜を堆積した後に、基板表面及びゲート電極１２の表面上のシリコン酸化膜が除去されるようにエッチバックすればよい。
次いで、図３（ｂ）に示すように、ゲート電極１２及び側壁絶縁膜１３をマスクに用い、基板１０の表面部にイオン注入によりＰとＳを導入することにより、Ｓ／Ｄ領域とすべき部分を非晶質層２１にする。ここで、Ｐ，Ｓのイオン注入の順序は何れを先にしても良い。さらに、イオン注入する深さは、後にＮｉＧｅ層を形成する深さ程度にすればよい。
次いで、アニール処理を施すことにより、非晶質層２１と基板結晶との界面にＰとＳを偏析させ、これによりｎ+ 型拡散層（不純物拡散領域）を形成する。このとき、界面付近の不純物濃度は前記図７に示すように、界面付近でＰ，Ｓの濃度がアニール前よりも高くなり、急峻に変化する。そして、界面から離れるに伴って急峻に変化する領域Ａと、領域Ａよりなだらかに変化する領域Ｂと、領域Ｂより急峻に変化する領域Ｃを有することになる。
次いで、図３（ｃ）に示すように、基板１０の表面上にＮｉ膜２２を堆積した後、熱処理を施すことにより、ＮｉＧｅ層１４を形成する。このとき、基板側のＮｉＧｅ層１４の界面が非晶質層２１の界面と略一致するようにする。即ち、ＮｉＧｅ層１４の界面をＰ，Ｓが高濃度となる領域に合わせる。その後、未反応のＮｉ膜２２を除去することにより前記図１に示す構造が得られる。
これ以降は、図示しない層間絶縁膜等の堆積、及びコンタクトプラグの形成によりＧｅ−ＭＯＳＦＥＴが完成することになる。
このように本実施形態では、ＮｉＧｅ／Ｇｅの界面付近にｎ型不純物としてのＰとカルコゲンとしてのＳを導入することで、熱処理前よりも不純物濃度が高くなる現象を利用して、ＮｉＧｅ／Ｇｅ界面に高濃度ｎ+−Ｇｅ層を形成することができる。これにより、ＮｉＧｅ／ｎＧｅでは、ショットキー電流（或いはトンネル電流）を増大させることができ、ＮｉＧｅ／ｐＧｅでは、トンネル電流を低く、ショットキー電流も低くすることができる。
即ち、ＮｉＧｅ／Ｇｅの界面付近にＰを高濃度に偏析させることができ、コンタクト抵抗がｎ型に対して低く、ｐ型に対しては高い抵抗のＮｉＧｅ／Ｇｅを形成することができる。従って、メタルＳ／Ｄ−Ｇｅ−ＭＯＳＦＥＴ等の実現に有効である。また、Ｐに加えてＳを導入することにより、Ｐの電気的活性化を高める効果も得られる。
（変形例）
なお、本発明は上述した各実施形態に限定されるものではない。
実施形態では、カルコゲンとしてＳを用いた例を説明したが、これに限らずＳｅやＴｅを用いることも可能である。さらに、ｎ型不純物もＰに限るものでなく、ＡｓやＳｂを用いることも可能である。
また、イオン注入等により導入する不純物は、必ずしもｎ型不純物に限らず、ｐ型不純物であるＢやＩｎを用いることも可能である。例えば、ｎ型Ｇｅ基板を用いてＳ／Ｄ領域にｐ型不純物を導入することにより、ＮｉＧｅとｐ型チャネル及びｎ型基板との間に高濃度のｐ型不純物拡散層を形成することができる。この場合、メタルＳ／Ｄに対するｐ型Ｇｅのコンタクト抵抗を十分に低く、且つｎ型Ｇｅのコンタクト抵抗を高くすることが可能となる。
金属半導体化合物層を形成するための金属元素はＮｉに限るものではなく、Ｃｏ，Ｐｄ，Ｐｔやそれらを混ぜ合わせたものを用いることも可能である。また、素子を形成する基板は必ずしもＧｅ基板に限るものではなく、Ｇｅを主成分とするものであればよい。さらに、バルク基板に限るものではなく、絶縁膜上に形成されたＧｅを主成分とする半導体層であっても良い。
また、前記図３に示した製造プロセスは一例であり、適宜変更可能である。例えば、ゲート部はＳ／Ｄ領域の前に形成するのではなく、Ｓ／Ｄ領域を形成した後に形成することも可能である。また、ゲート絶縁膜、ゲート電極、及びゲート側壁絶縁膜の膜厚や材料等は仕様に応じて適宜変更可能である。例えば、ゲート絶縁膜の材料としては、シリコン酸化膜に限らず高誘電体膜を用いることもできる。さらに、ゲート電極の材料としては、ポリシリコンに限らず金属電極を用いることも可能である。
本発明の幾つかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
１０…ｐ−Ｇｅ基板（半導体基板）
１１…ゲート絶縁膜
１２…ゲート電極
１３…側壁絶縁膜
１４…ＮｉＧｅ層（Ｓ／Ｄ領域）
１５…ｎ型チャネル
２１…非晶質層
２２…Ｎｉ層（金属膜）

Claims (9)

  1. Ｇｅを主成分とする第１導電型の半導体基板と、
    前記半導体基板の表面部に離間して設けられた一対の金属半導体化合物層と、
    前記半導体基板の前記一対の金属半導体化合物層により挟まれた領域上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、
    を備え、
    前記金属半導体化合物層と前記半導体基板との界面付近に、カルコゲンの群から選択された元素と、第２導電型の不純物の群から選択された元素との少なくとも二種の不純物が導入された第２導電型の不純物拡散領域が形成され、
    前記界面付近の前記第２導電型不純物の濃度分布は、前記界面から前記半導体基板側に離れる順に、急峻に変化する第１の領域と、前記第１の領域よりもなだらかに変化する第２の領域と、前記第２の領域よりも急峻に変化する第３の領域とを有することを特徴とする半導体装置。
  2. Ｇｅを主成分とするｐ型の半導体基板と、
    前記半導体基板の表面部に離間して設けられた一対の金属半導体化合物層と、
    前記半導体基板の前記一対の金属半導体化合物層により挟まれた領域上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、
    を備え、
    前記金属半導体化合物層と前記半導体基板との界面付近に、カルコゲンの群から選択された元素と、ｎ型不純物の群から選択された元素との少なくとも二種の不純物が導入されたｎ型の不純物拡散領域が形成され、
    前記界面付近の前記ｎ型不純物の濃度分布は、前記界面から前記半導体基板側に離れる順に、急峻に低下する第１の領域と、前記第１の領域よりもなだらかに変化する第２の領域と、前記第２の領域よりも急峻に低下する第３の領域とを有することを特徴とする半導体装置。
  3. 前記金属半導体化合物層はＮｉＧｅ層であり、前記カルコゲンの群から選択された元素はＳであり、前記ｎ型不純物はＰであることを特徴とする請求項２に記載の半導体装置。
  4. Ｇｅを主成分とするｎ型の半導体基板と、
    前記半導体基板の表面部に離間して設けられた一対の金属半導体化合物層と、
    前記半導体基板の前記一対の金属半導体化合物層により挟まれた領域上に設けられたゲート絶縁膜と、
    前記ゲート絶縁膜上に設けられたゲート電極と、
    を備え、
    前記金属半導体化合物層と前記半導体基板との界面付近に、カルコゲンの群から選択された元素と、ｐ型の不純物の群から選択された元素との少なくとも二種の不純物が導入されたｐ型の不純物拡散領域が形成され、
    前記界面付近の前記ｐ型不純物の濃度分布は、前記界面から前記半導体基板側に離れる順に、急峻に低下する第１の領域と、前記第１の領域よりもなだらかに変化する第２の領域と、前記第２の領域よりも急峻に低下する第３の領域とを有することを特徴とする半導体装置。
  5. Ｇｅを主成分とする第１導電型の半導体基板の表面部に、ソース／ドレイン領域となる金属半導体化合物層を有する半導体装置の製造方法であって、
    前記ソース／ドレイン領域に、カルコゲンの群から選択された元素と、第２導電型の不純物の群から選択された元素との少なくとも二種の不純物を導入する工程と、
    熱処理を施すことにより、前記金属半導体化合物層と前記半導体基板との界面付近の第２導電型不純物の濃度を熱処理前よりも高める工程と、
    を含むことを特徴とする半導体装置の製造方法。
  6. Ｇｅを主成分とする第１導電型半導体基板の表面部に、ソース／ドレイン領域とすべき領域に合わせて、カルコゲンの群から選択された元素と第２導電型不純物を導入する工程と、
    前記カルコゲン及び不純物の導入後に熱処理を施すことにより、前記ソース／ドレイン領域と前記半導体基板との間に第２導電型不純物の拡散領域を形成する工程と、
    前記半導体基板のソース／ドレイン領域上に金属膜を形成する工程と、
    前記金属膜の形成後に熱処理を施すことにより、前記ソース／ドレイン領域に前記金属半導体化合物層を形成する工程と、
    を含み、
    前記金属半導体化合物層と前記半導体基板との界面付近の第２導電型不純物の濃度が、前記不純物拡散領域又は前記金属半導体化合物層を形成するための熱処理前よりも高められていることを特徴とする半導体装置の製造方法。
  7. 前記不純物拡散領域を形成する工程と前記金属半導体化合物層を形成する工程とが、一つの熱処理によって同時に行われることを特徴とする請求項６に記載の半導体装置の製造方法。
  8. Ｇｅを主成分とするｐ型の半導体基板の表面部に、ソース／ドレイン領域とすべき領域に合わせて、カルコゲンの群から選択された元素とｎ型不純物を導入することにより非晶質層を形成する工程と、
    熱処理を施すことにより、前記非晶質層と前記半導体基板との界面付近に、ｎ型の不純物拡散領域を形成し、且つ前記界面側のｎ型不純物濃度を熱処理前よりも高くする工程と、
    前記非晶質層の表面上に金属膜を堆積する工程と、
    熱処理を施すことにより、前記金属膜を前記非晶質層と反応させて、前記半導体基板側の界面が前記ｎ型不純物濃度の高くなった領域に合うように、金属半導体化合物層を形成する工程と、
    を含むことを特徴とする半導体装置の製造方法。
  9. 前記金属膜としてＮｉを用い、前記カルコゲンの群から選択された元素としてＳを用い、前記ｎ型不純物としてＰを用いたことを特徴とする請求項８に記載の半導体装置の製造方法。
JP2012003095A 2012-01-11 2012-01-11 半導体装置及びその製造方法 Abandoned JP2013143487A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2012003095A JP2013143487A (ja) 2012-01-11 2012-01-11 半導体装置及びその製造方法
PCT/JP2012/078881 WO2013105331A1 (ja) 2012-01-11 2012-11-07 半導体装置及びその製造方法
TW101143675A TW201330272A (zh) 2012-01-11 2012-11-22 半導體裝置及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012003095A JP2013143487A (ja) 2012-01-11 2012-01-11 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013143487A true JP2013143487A (ja) 2013-07-22

Family

ID=48781295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012003095A Abandoned JP2013143487A (ja) 2012-01-11 2012-01-11 半導体装置及びその製造方法

Country Status (3)

Country Link
JP (1) JP2013143487A (ja)
TW (1) TW201330272A (ja)
WO (1) WO2013105331A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015029270A1 (ja) * 2013-08-28 2015-03-05 株式会社 東芝 半導体装置及びその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4940682B2 (ja) * 2005-09-09 2012-05-30 富士通セミコンダクター株式会社 電界効果トランジスタおよびその製造方法
JP2008071814A (ja) * 2006-09-12 2008-03-27 Fujitsu Ltd 半導体装置及びその製造方法
JP5317483B2 (ja) * 2008-01-29 2013-10-16 株式会社東芝 半導体装置
JP5367340B2 (ja) * 2008-10-30 2013-12-11 株式会社東芝 半導体装置および半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015029270A1 (ja) * 2013-08-28 2015-03-05 株式会社 東芝 半導体装置及びその製造方法

Also Published As

Publication number Publication date
WO2013105331A1 (ja) 2013-07-18
TW201330272A (zh) 2013-07-16

Similar Documents

Publication Publication Date Title
JP5173582B2 (ja) 半導体装置
TWI816685B (zh) 半導體裝置及其製造方法
US9613960B2 (en) Fin field effect transistors and fabrication method thereof
TWI518909B (zh) 積體電路元件及其製造方法
TWI317171B (en) Pmos transistor with discontinuous cesl and method of fabrication
JP5350815B2 (ja) 半導体装置
Rosseel et al. Characterization of epitaxial Si: C: P and Si: P layers for source/drain formation in advanced bulk FinFETs
US8841191B2 (en) Semiconductor device and method of manufacturing same
US20150287803A1 (en) Bi-Layer Metal Deposition in Silicide Formation
JP2016076553A (ja) 半導体装置およびその製造方法
CN105448679B (zh) 半导体器件的形成方法
JP2009272423A (ja) 半導体装置及びその製造方法
JP2011166164A (ja) 半導体装置及びその製造方法
JP5910965B2 (ja) トンネル電界効果トランジスタの製造方法及びトンネル電界効果トランジスタ
TWI529938B (zh) 半導體裝置及其製造方法
JP2014053435A (ja) 半導体装置
US8969946B2 (en) Semiconductor device and methods of manufacturing
WO2013105331A1 (ja) 半導体装置及びその製造方法
WO2019017118A1 (ja) 半導体エピタキシャルウェーハおよびその製造方法、ならびに固体撮像素子の製造方法
JP5784652B2 (ja) 半導体装置
CN108630535B (zh) 半导体结构及其形成方法
KR20110134700A (ko) 반도체 소자 및 그 제조방법
WO2015029270A1 (ja) 半導体装置及びその製造方法
US8159051B2 (en) Semiconductor device and manufacturing method of semiconductor device
Torregrosa et al. Recent developments on PULSION® PIII tool: FinFET 3D doping, High temp implantation, III-V doping, contact and silicide improvement, & 450 mm

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20140521

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20140711