JP5350815B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5350815B2
JP5350815B2 JP2009011768A JP2009011768A JP5350815B2 JP 5350815 B2 JP5350815 B2 JP 5350815B2 JP 2009011768 A JP2009011768 A JP 2009011768A JP 2009011768 A JP2009011768 A JP 2009011768A JP 5350815 B2 JP5350815 B2 JP 5350815B2
Authority
JP
Japan
Prior art keywords
impurity
layer
region
crystal
diffusion suppression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009011768A
Other languages
English (en)
Other versions
JP2010171174A (ja
JP2010171174A5 (ja
Inventor
明 外園
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009011768A priority Critical patent/JP5350815B2/ja
Priority to US12/481,981 priority patent/US8134159B2/en
Publication of JP2010171174A publication Critical patent/JP2010171174A/ja
Publication of JP2010171174A5 publication Critical patent/JP2010171174A5/ja
Application granted granted Critical
Publication of JP5350815B2 publication Critical patent/JP5350815B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/202—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials
    • H10P30/204—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping characterised by the semiconductor materials into Group IV semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/601—Insulated-gate field-effect transistors [IGFET] having lightly-doped drain or source extensions, e.g. LDD IGFETs or DDD IGFETs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/751—Insulated-gate field-effect transistors [IGFET] having composition variations in the channel regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/213—Channel regions of field-effect devices
    • H10D62/221—Channel regions of field-effect devices of FETs
    • H10D62/235—Channel regions of field-effect devices of FETs of IGFETs
    • H10D62/314—Channel regions of field-effect devices of FETs of IGFETs having vertical doping variations 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0167—Manufacturing their channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/21—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of electrically active species
    • H10P30/212—Through-implantation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P30/00—Ion implantation into wafers, substrates or parts of devices
    • H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
    • H10P30/225—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping of a molecular ion, e.g. decaborane
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/931—Silicon carbide semiconductor

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、半導体装置に関する。
従来のｎ型トランジスタの構造として、チャネル不純物としてのＢ（ホウ素）を拡散させた領域上に、Ｓｉ：Ｃ、ＳｉＧｅ：Ｃ等からなる層を形成し、その上に意図的に不純物を注入しないＳｉ層を形成したものが知られている（例えば、非特許文献１、２）。
非特許文献１、２に記載のｎ型トランジスタによれば、Ｓｉ：Ｃ層中においてＢの拡散が抑制されるため、チャネル領域におけるＳｉ層へのＢの拡散を抑制し、急峻な不純物濃度分布を有するチャネル領域を形成することができる。
Hong-Jyh Li et al., "Mat. Res. Soc. Symp. Proc.", vol. 737, p. 643, 2003. F. Ducroquet et al., "2004 IEDM Technical Digest.", p. 437.
本発明の目的は、ソース・ドレイン領域のエクステンション領域の不純物濃度プロファイルが浅く急峻なｐ型トランジスタを有する半導体装置を提供することにある。
本実施形態による半導体装置は、半導体基板上に形成された結晶層を備える。ゲート電極は、結晶層上にゲート絶縁膜を介して形成されている。不純物拡散抑制層は、半導体基板と結晶層との間に形成され、ゲート電極の下方の領域において第１の不純物を含むＣ含有Ｓｉ系結晶からなる。ｐ型ソース・ドレイン領域は、半導体基板、不純物拡散抑制層、および結晶層内のゲート電極の両側に形成され、結晶層内にエクステンション領域を有し、ｐ導電型を有する第２の不純物を含む。Ｃ含有Ｓｉ系結晶は第２の不純物の拡散を抑制する機能を有する。第１の不純物は、Ｃ含有Ｓｉ系結晶内の固定電荷の発生を抑制する機能を有する。第１および第２の不純物は、ホウ素である。
本発明によれば、ソース・ドレイン領域のエクステンション領域の不純物濃度プロファイルが急峻なｐ型トランジスタを有する半導体装置を提供することができる。
本発明の第１の実施の形態に係る半導体装置の断面図。 本発明の第１の実施の形態に係る半導体装置のｐ型トランジスタ領域のチャネル領域周辺の部分断面図。 （ａ）〜（ｄ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。 （ｅ）、（ｆ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図。 （ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第３の実施の形態に係る半導体装置の断面図。 （ａ）〜（ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図。 本発明の第４の実施の形態に係る半導体装置の断面図。 （ａ）、（ｂ）は、本発明の第４の実施の形態に係る半導体装置のｐ型およびｎ型トランジスタ領域におけるチャネル領域周辺の部分断面図。 （ａ）〜（ｄ）は、本発明の第４の実施の形態に係る半導体装置の製造工程を示す断面図。 （ｅ）、（ｆ）は、本発明の第４の実施の形態に係る半導体装置の製造工程を示す断面図。
〔第１の実施の形態〕
（半導体装置の構成）
図１は、本発明の第１の実施の形態に係る半導体装置１ａの断面図である。また、図２は、半導体装置１ａのｐ型トランジスタ領域１０のチャネル領域１８周辺の部分断面図である。
本実施の形態に係る半導体装置１ａは、半導体基板２上に、素子分離領域３によって他の素子領域から分離されたｐ型トランジスタ領域１０を有する。
ｐ型トランジスタ領域１０には、半導体基板２上に形成された不純物供給層１１と、不純物供給層１１上に形成された不純物拡散抑制層１２と、不純物拡散抑制層１２上に形成された結晶層１３と、結晶層１３上にゲート絶縁膜１４を介して形成されたゲート電極１５と、ゲート電極１５の側面に形成されたゲート側壁１６と、半導体基板２、不純物供給層１１、不純物拡散抑制層１２、および結晶層１３内のゲート電極１５の両側に形成されたソース・ドレイン領域１７と、ソース・ドレイン領域１７の間に形成されたチャネル領域１８と、が含まれる。
半導体基板２には、Ｓｉ基板等のＳｉ系基板が用いられる。
素子分離絶縁膜３は、ＳｉＯ２等の絶縁材料からなり、例えば、深さ２００〜３００ｎｍのＳＴＩ（Shallow Trench Isolation）構造を有する。
ソース・ドレイン領域１７（およびそのエクステンション領域１７ｅ）は、Ｂ等のｐ型不純物を含む。また、ソース・ドレイン領域１７の形成された結晶層１３の上面にはＮｉ、Ｃｏ、Ｅｒ、Ｐｔ、Ｐｄ等の金属を含む金属シリサイド層が形成されてもよい。
ｐ型トランジスタ領域１０のチャネル領域１８は、閾値電圧の調整等を目的として注入されたＡｓ等のｎ型不純物を含む。
不純物拡散抑制層１２は、その内部においてソース・ドレイン領域１７に含まれるＢ等のｐ型不純物の拡散を抑制する性質を有する。そのため、不純物拡散抑制層１２上に位置するエクステンション領域１７ｅに含まれるｐ型不純物の下層への拡散が不純物拡散抑制層１２により抑制され、エクステンション領域１７ｅの不純物濃度プロファイルを浅く急峻に保つことができる。
不純物拡散抑制層１２の材料としては、その内部においてソース・ドレイン領域１７に含まれるＢが拡散しにくい性質を有するＳｉ：Ｃ、ＳｉＧｅ：Ｃ等のＣ含有Ｓｉ系結晶にＢ、Ｎ、Ｆ等の不純物を導入したものが用いられる。また、不純物拡散抑制層１２は、例えば、２〜１０ｎｍの厚さを有する。
なお、不純物拡散抑制層１２をＳｉ：Ｃ結晶により形成する場合、Ｃの濃度は０．０５〜３原子％であることが好ましい。Ｓｉ：Ｃ結晶のＣ濃度が０．０５原子％未満の場合は、Ｂの拡散を抑制する機能が不十分となり、３原子％を超える場合は、トランジスタの動作特性が劣化するおそれがある。これは、Ｃの濃度が大きくなるほど、Ｓｉ：Ｃの格子間距離が小さくなるため、上層の結晶層１３と不純物拡散抑制層１２との格子定数の違いによりエピタキシャル結晶層１３に欠陥が発生するおそれがあるためである。
また、一般に、Ｓｉ：Ｃ、ＳｉＧｅ：Ｃ層がチャネル領域内に形成されると、Ｓｉ：Ｃ、ＳｉＧｅ：Ｃ内に固定電荷が発生することが知られている。不純物拡散抑制層１２は、この固定電荷の発生を抑えるために、Ｂ、Ｎ、Ｆ等の不純物（以下、抑制不純物と記す）を含む。抑制不純物を導入したＳｉ：ＣまたはＳｉＧｅ：Ｃを不純物拡散抑制層１２の材料として用いることにより、不純物拡散抑制層１２内部での固定電荷の発生を抑制することができる。なお、固定電荷の発生を効果的に抑制するためには、不純物拡散抑制層１２における抑制不純物の濃度は５．０×１０１７原子ｃｍ−２以上であることが好ましい。
また、不純物拡散抑制層１２内の抑制不純物の濃度分布は、不純物拡散抑制層１２の厚さ方向の中間よりも下側にピークがあることが好ましい。これは、不純物拡散抑制層１２内の抑制不純物がチャネル領域１８内に拡散しにくくなるためである。
不純物供給層１１は、抑制不純物を含むＳｉ系結晶からなる。不純物拡散抑制層１２に含まれる抑制不純物は、半導体装置１の製造工程において不純物供給層１１から供給されるものである。ここで、不純物供給層１１が不純物拡散抑制層１２の下にあるために、抑制不純物が不純物拡散抑制層１２の下側から供給され、不純物拡散抑制層１２内の抑制不純物の濃度分布のピークを不純物拡散抑制層１２の厚さ方向の中間よりも下側に設定することができる。不純物供給層１１は不純物拡散抑制層１２の上にある場合も、不純物拡散抑制層１２内の固定電荷の発生を抑制することはできるが、不純物供給層１１が不純物拡散抑制層１２の下にある場合と比較して、不純物拡散抑制層１２内の抑制不純物がチャネル領域１８内に拡散しやすくなる。
なお、ソース・ドレイン領域１７がＢを含む場合、不純物拡散抑制層１２にはソース・ドレイン領域１７からもＢが供給されるが、ソース・ドレイン領域１７に隣接しない領域（ゲート電極１５の下方のチャネル領域１８に隣接する領域）には供給されないため、不純物供給層１１が必要となる。
なお、Ｓｉ：Ｃ、ＳｉＧｅ：Ｃ内での固定電荷の発生は、Ｓｉ：Ｃ、ＳｉＧｅ：Ｃにおいて、Ｓｉ結晶の格子間に侵入したＣが電荷をトラップすることに起因すると考えられている。また、Ｂ、Ｎ、Ｆ等の不純物が固定電荷の発生を抑制するのは、これらの不純物がＳｉ結晶の格子間のＣと結合するためであると考えられる。そのため、不純物供給層１１が含む不純物としては、Ｂ、Ｎ、Ｆ等のように、Ｓｉ結晶、ＳｉＧｅ結晶等のＳｉ系結晶の格子間に侵入することができる程度に原子半径が小さく、かつＣと結合する性質を有するものを用いることができる。
結晶層１３は、不純物拡散抑制層１２を下地としてエピタキシャル結晶成長法により形成されたＳｉ結晶等のＳｉ系結晶からなる。また、結晶層１３は、例えば、５〜１５ｎｍの厚さを有する。
ゲート絶縁膜１４は、例えば、ＳｉＯ２、ＳｉＮ、ＳｉＯＮ等の絶縁材料からなる。また、ゲート絶縁膜１４は、例えば、０．５〜６ｎｍの厚さを有する。
ゲート電極１５は、例えば、導電型不純物を含む多結晶シリコン等のＳｉ系多結晶からなる。これらの導電型不純物としては、ｎ型の場合は、Ａｓ、Ｐ等が用いられ、ｐ型の場合は、Ｂ、ＢＦ２等が用いられる。また、ゲート電極１５の上面にはＮｉ、Ｃｏ、Ｅｒ、Ｐｔ、Ｐｄ等の金属を含むシリサイド層が形成されてもよい。また、ゲート電極１５は、例えば、５０〜２００ｎｍの厚さを有する。
ゲート側壁１６は、例えばＳｉＮ等の絶縁材料からなる。また、ＳｉＮ、ＳｉＯ２、ＴＥＯＳ（Tetraethoxysilane）等の複数種の絶縁材料からなる２層構造、更には３層以上の構造であってもよい。
以下に、本実施の形態に係る半導体装置の製造方法の一例について説明するが、実際にはこれに限られるものではない。
（半導体装置の製造）
図３Ａ（ａ）〜（ｄ）、図３Ｂ（ｅ）、（ｆ）は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す断面図である。
まず、図３Ａ（ａ）に示すように、半導体基板２内に埋め込み素子分離法により素子分離領域３を形成し、ｐ型トランジスタ領域１０を他の素子から分離する。続いて、厚さ１０ｎｍ以下の自然酸化膜（図示しない）を形成した後、イオン注入法により導電型不純物を半導体基板２表面に注入し、ｎ型ウェル（図示しない）およびチャネル領域１８を形成する。その後、ＲＴＡ（Rapid Thermal Annealing）等の熱処理を行い、ｎ型ウェルおよびチャネル領域１８内の導電型不純物を活性化させる。
ここで、例えば、Ｐを用いてｎ型ウェルを形成する場合は、注入エネルギー５００ｋｅＶ、注入量３．０×１０１３ｃｍ−２の条件でイオン注入を行う。また、Ａｓを用いてｎ型のチャネル領域１８を形成する場合は、注入エネルギー８０ｋｅＶ、注入量１．０×１０１３ｃｍ−２の条件でイオン注入を行う。
次に、図３Ａ（ｂ）に示すように、半導体基板２の上面の自然酸化膜を除去した後、ｐ型トランジスタ領域１０のチャネル領域１８上に不純物供給層１１を形成する。
不純物供給層１１は、Ｂ、Ｎ、Ｆ等の不純物をインサイチュドーピングしながら半導体基板２の表面を下地としてＳｉ結晶をエピタキシャル成長させることにより形成される。このエピタキシャル結晶成長は、例えば、７００℃以上の高温下で、水素雰囲気中において行われる。
ここで、ソース・ドレイン領域１７間にオフリーク電流を発生させないために、不純物供給層１１に残るＢ、Ｎ、Ｆ等の不純物の濃度がチャネル領域１８中のｎ型不純物の濃度よりも十分に小さくなるようにＢ、Ｎ、Ｆ等の不純物の注入量を制御する必要がある。
例えば、不純物供給層１１としてＢを添加したＳｉ結晶をエピタキシャル成長させる場合、例えば、モノシラン（ＳｉＨ４）、ジクロロシラン（ＳｉＨ２Ｃｌ２）、トリクロロシラン（ＳｉＨＣｌ３）等のＳｉの原料となるガス、ジボラン（Ｂ２Ｈ６）等のＢの原料となるガス、および塩化水素（ＨＣｌ）ガスを反応ガスとして用いる。
次に、図３Ａ（ｃ）に示すように、不純物供給層１１上に不純物拡散抑制層１２および結晶層１３を形成する。
不純物拡散抑制層１２は、不純物供給層１１を下地として、Ｓｉ：Ｃ結晶等をエピタキシャル成長させることにより形成される。また、結晶層１３は、不純物拡散抑制層１２を下地として、Ｓｉ結晶等をエピタキシャル成長させることにより形成される。なお、これらのエピタキシャル結晶成長は、例えば、７００℃以上の高温下で、水素雰囲気中において行われる。
例えば、不純物拡散抑制層１２としてＳｉ：Ｃ結晶をエピタキシャル成長させる場合、例えば、上記のＳｉの原料となるガス、アセチレン（Ｃ２Ｈ２）、モノメチルシラン（ＳｉＨ３ＣＨ３）等のＣの原料となるガス、および塩化水素（ＨＣｌ）ガスを反応ガスとして用いる。なお、Ｓｉ：Ｃ結晶は、Ｓｉ結晶を形成した後に、イオン注入法等によりＣを注入することにより形成されてもよい。
また、エピタキシャル結晶層１３としてＳｉ結晶をエピタキシャル成長させる場合、例えば、上記のＳｉの原料となるガス、および塩化水素（ＨＣｌ）ガスを反応ガスとして用いる。
なお、不純物供給層１１、不純物拡散抑制層１２および結晶層１３は、反応ガスを切り替えながら連続的にエピタキシャル成長させることができる。
次に、図３Ａ（ｄ）に示すように、結晶層１３上にゲート絶縁膜１４およびゲート電極１５を形成する。
ここで、ゲート絶縁膜１４およびゲート電極１５は、例えば、以下のような方法により形成される。まず、熱酸化法、ＬＰＣＶＤ（Low-Pressure Chemical Vapor Deposition）法等によりＳｉＯ２膜等のゲート絶縁膜１４の材料膜を半導体基板１上の全面に形成し、その上にＬＰＣＶＤ法により多結晶Ｓｉ膜等のゲート電極１５の材料膜を形成する。次に、光リソグラフィ法、Ｘ線リソグラフィ法、電子ビームリソグラフィ法等によりゲート電極１５の材料膜をパターニングし、さらにＲＩＥ（Reactive Ion Etching）法等によりゲート絶縁膜１４の材料膜をパターニングすることにより、ゲート絶縁膜１４およびゲート電極１５を得る。
次に、図３Ｂ（ｅ）に示すように、結晶層１３中にエクステンション領域１７ｅを含むソース・ドレイン領域１７の浅い領域を形成する。
ここで、ソース・ドレイン領域１７の浅い領域は、例えば、以下のような方法により形成される。まず、熱酸化法等によりゲート電極１５の表面にＳｉＯ２膜（図示しない）を１〜２ｎｍの厚さに形成した後、その上にＬＰＣＶＤ法等によりＳｉＯ２膜等のオフセットスペーサの材料膜（図示しない）を３〜１２ｎｍの厚さに形成する。次に、形成したオフセットスペーサの材料膜およびＳｉＯ２膜をＲＩＥ法等によりオフセットスペーサ（図示しない）に加工する。
次に、オフセットスペーサおよびゲート電極１５をマスクとして、イオン注入法等により半導体基板２上の全面にｐ型不純物を注入し、ソース・ドレイン領域１７の浅い領域を形成する。具体的には、例えば、Ａｓを注入エネルギー４０ｋｅＶ、注入量３．０×１０１３ｃｍ−２、注入角度３０°（半導体基板１の表面に垂直な方向を基準とした角度）の条件で注入することによりハロー領域を形成し、続いて、ＢＦ２を注入エネルギー１〜３ｋｅＶ、注入量５．０×１０１４〜１．５×１０１５ｃｍ−２の条件で注入することによりソース・ドレイン領域１７の浅い領域を形成し、活性化のためにＲＴＡ（Rapid Thermal Annealing）等の熱処理を行う。
ここで、熱処理によりソース・ドレイン領域１７の浅い領域（エクステンション領域１７ｅ）中のＢを活性化させた際にも、Ｂの下層への拡散を不純物拡散抑制層１２が抑制するため、エクステンション領域１７ｅの不純物濃度プロファイルを急峻に保つことができる。
次に、図３Ｂ（ｆ）に示すように、ゲート電極１５の側面にゲート側壁１６を形成し、ｐ型トランジスタ領域１０の半導体基板２、不純物供給層１１、不純物拡散抑制層１２および結晶層１３中にソース・ドレイン領域１７の深い高濃度領域を形成する。これにより、図１に示される半導体装置１ａが得られる。
ここで、ゲート側壁１６およびソース・ドレイン領域１７の深い高濃度領域は、例えば、以下のような方法により形成される。まず、ＬＰＣＶＤ法等によりＳｉＯ２等のゲート側壁１６の材料膜をゲート電極１５およびその側面のオフセットスペーサ（図示しない）を覆うように形成し、ＲＩＥ法等によりこれをゲート側壁１６に加工する。
次に、ゲート側壁１６およびゲート電極１５をマスクとして、イオン注入法等により半導体基板２上の全面に導電型不純物を注入し、ソース・ドレイン領域１７の深い高濃度領域を形成する。具体的には、例えば、Ｂを注入エネルギー２〜５ｋｅＶ、注入量１．０×１０１５〜５．０×１０１５ｃｍ−２の条件で注入することによりソース・ドレイン領域１７の深い高濃度領域を形成し、活性化のためにＲＴＡ等の熱処理を行う。
ここで、熱処理によりソース・ドレイン領域１７の深い高濃度領域中のＢを活性化させた際にも、ソース・ドレイン領域１７の浅い領域（エクステンション領域１７ｅ）中のＢの下層への拡散を不純物拡散抑制層１２が抑制するため、エクステンション領域１７ｅの不純物濃度プロファイルを急峻に保つことができる。
なお、ソース・ドレイン領域１７の深い高濃度領域を形成する前後において、エピタキシャル結晶層１３上にＳｉ結晶、ＳｉＧｅ結晶等をエピタキシャル成長させる工程を行ってもよい。
なお、この後、ゲート電極１５の上面、および結晶層１３の上面の露出部分にシリサイド層を形成してもよい。具体的には、例えば、シリサイド層としてＮｉシリサイド層を形成する場合、以下のような方法により形成される。まず、フッ酸処理によりゲート電極１５の上面および結晶層１３の上面の自然酸化膜を除去する。次に、スパッタ法等により半導体基板２上の全面にＮｉ膜を形成した後、温度条件４００〜５００℃のＲＴＡ等の熱処理によりＮｉ膜と、ゲート電極１５および結晶層１３とをシリサイド反応させ、シリサイド層を形成する。次に、硫酸と過酸化水素水との混合溶液等を用いて未反応のＮｉを除去する。
なお、Ｎｉシリサイド層を形成する場合、Ｎｉ膜を形成した後に、その上にＴｉＮ膜を形成する工程や、Ｎｉ膜を形成し、一度２５０℃〜４００℃の低温ＲＴＡを行った後に、これを硫酸と過酸化水素水との混合溶液を用いてエッチングし、再度、低シート抵抗化のために４００〜５５０℃のＲＴＡを行う工程（２ステップアニール）を行ってもよい。また、Ｎｉ膜にＰｔを添加してもよい。
さらに、図示しないが、図１に示した半導体装置１ａを得た後、半導体基板１上の全面にＴＥＯＳ（Tetraethoxysilane）、ＢＰＳＧ（Ｂ、Ｐを添加したＳｉＯ２）、ＳｉＮ等からなる絶縁膜を堆積させ、ＣＭＰ（Chemical Mechanical Polishing）法等により平坦化し、層間絶縁膜を形成する。続いて、例えば、フォトリソグラフィ法およびＲＩＥ法によりコンタクトホールを形成し、このコンタクトホール内を埋めるようにＴｉ、ＴｉＮ等のバリアメタルの材料膜およびＷ等のコンタクトプラグの材料膜を形成し、ＣＭＰ等を施してこれをコンタクトプラグに加工する。続いて、金属膜を層間絶縁膜およびコンタクトプラグ上に形成し、例えば、フォトリソグラフィ法およびＲＩＥ法によりこの金属膜を配線に加工する。
（第１の実施の形態の効果）
本発明の第１の実施の形態によれば、不純物拡散抑制層１２を形成することにより、ソース・ドレイン領域１７のエクステンション領域１７ｅに含まれるｐ型不純物の下層への拡散を抑制し、エクステンション領域１７ｅの不純物濃度プロファイルを急峻に保つことができる。
また、Ｂ、Ｎ、Ｆ等の不純物を不純物供給層１１から不純物拡散抑制層１２に供給することにより、不純物拡散抑制層１２内部での固定電荷の発生を抑制することができる。
〔第２の実施の形態〕
本発明の第２の実施の形態は、不純物供給層をイオン注入法により形成する点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略または簡略化する。
（半導体装置の製造）
図４（ａ）〜（ｃ）は、本発明の第２の実施の形態に係る半導体装置の製造工程を示す断面図である。
まず、図４（ａ）に示すように、半導体基板２内に埋め込み素子分離法により素子分離領域３を形成し、ｐ型トランジスタ領域１０を他の素子から分離する。続いて、厚さ１０ｎｍ以下の自然酸化膜（図示しない）を形成した後、イオン注入法により導電型不純物を半導体基板２表面に注入し、ｎ型ウェル（図示しない）およびチャネル領域１８を形成する。その後、ＲＴＡ等の熱処理を行い、ｎ型ウェルおよびチャネル領域１８内の導電型不純物を活性化させる。
次に、図４（ｂ）に示すように、自然酸化膜を除去した後、ｐ型トランジスタ領域１０のチャネル領域１８上に不純物拡散抑制層１２および結晶層１３を形成する。
不純物拡散抑制層１２は、ｐ型トランジスタ領域１０の半導体基板２を下地として、Ｓｉ：Ｃ結晶等をエピタキシャル成長させることにより形成される。また、結晶層１３は、不純物拡散抑制層１２を下地として、Ｓｉ結晶等をエピタキシャル成長させることにより形成される。
次に、図４（ｃ）に示すように、イオン注入法によりＢ、Ｎ、Ｆ等の不純物を半導体基板２の不純物拡散抑制層１２下の領域に導入し、不純物供給層３１を形成する。具体的には、例えば、Ｂを注入エネルギー５ｋｅＶ、注入量２．０×１０１２ｃｍ−２の条件で注入することにより不純物供給層３１を形成する。ここで、不純物供給層３１は、第１の実施の形態の不純物供給層１１と同様の機能を有する。
その後、図３Ａ（ｄ）に示したゲート絶縁膜１４およびゲート電極１５を形成する工程以降の工程を第１の実施の形態と同様に行う。
（第２の実施の形態の効果）
本発明の第２の実施の形態によれば、第１の実施の形態と異なる方法により不純物供給層を形成し、第１の実施の形態と同様の効果を得ることができる。
〔第３の実施の形態〕
本発明の第３の実施の形態は、結晶層がＳｉＧｅ結晶からなる点において第１の実施の形態と異なる。なお、第１の実施の形態と同様の点については、説明を省略または簡略化する。
（半導体装置の構成）
図５は、本発明の第３の実施の形態に係る半導体装置１ｂの断面図である。
半導体装置１ｂにおいては、第１の実施の形態の半導体装置１ａの結晶層１３の代わりに、結晶層３３が形成される。
結晶層１３は、不純物拡散抑制層１２を下地としてエピタキシャル結晶成長法により形成されたＳｉＧｅ結晶からなる。
以下に、本実施の形態に係る半導体装置の製造方法の一例について説明するが、実際にはこれに限られるものではない。
（半導体装置の製造）
図６（ａ）〜（ｃ）は、本発明の第３の実施の形態に係る半導体装置の製造工程を示す断面図である。
まず、図３Ａ（ａ）に示した素子分離領域３、チャネル領域１８を形成する工程を第１の実施の形態と同様に行う。
次に、図６（ａ）に示すように、半導体基板２の上面の自然酸化膜を除去した後、第１の実施の形態と同様に不純物供給層１１および不純物拡散抑制層１２を形成する。
次に、図６（ｂ）に示すように、不純物拡散抑制層１２上にＳｉ層３３ａ、ＳｉＧｅ層３３ｂ、およびＳｉ層３３ｃを積層する。
Ｓｉ層３３ａは、不純物拡散抑制層１２を下地として、Ｓｉ結晶をエピタキシャル成長させることにより形成される。また、ＳｉＧｅ層３３ｂは、Ｓｉ層３３ａを下地として、ＳｉＧｅ結晶をエピタキシャル成長させることにより形成される。また、Ｓｉ層３３ｃは、ＳｉＧｅ層３３ｂを下地として、Ｓｉ結晶をエピタキシャル成長させることにより形成される。なお、これらのエピタキシャル結晶成長は、例えば、７００℃以上の高温下で、水素雰囲気中において行われる。
ここで、Ｓｉ層３３ａ、３３ｃの成長条件は第１の実施の形態の結晶層１３と同様である。また、ＳｉＧｅ層３３ｂは、Ｓｉ層３３ａ、３３ｃの原料ガスに加えて、モノゲルマン（ＧｅＨ４）等のＧｅの原料となるガスを用いて形成される。
ＳｉＧｅ層３３ｂは、Ｇｅ濃度が５〜４０原子％となるように形成される。また、Ｓｉ層３３ａは２〜３ｎｍの厚さに形成され、ＳｉＧｅ層３３ｂは５〜１５ｎｍの厚さに形成され、Ｓｉ層３３ｃは２〜３ｎｍの厚さに形成される。
その後、図６（ｃ）に示すように、酸化膜を形成する工程や熱工程において加えられる熱により、ＳｉＧｅ層３３ｂ中のＧｅがＳｉ層３３ａ、３３ｃ中に拡散し、ＳｉＧｅ結晶からなる結晶層３３が得られる。なお、図６（ｃ）はＳｉ層３３ａ、ＳｉＧｅ層３３ｂ、およびＳｉ層３３ｃから結晶層３３が形成される様子を概略的に示した図であり、どのようなタイミングでＳｉＧｅ層３３ｂ中のＧｅが拡散して結晶層３３が形成されてもよい。
その後、ゲート絶縁膜１４およびゲート電極１５を形成工程以降の工程を第１の実施の形態と同様に行う。
（第３の実施の形態の効果）
本発明の第３の実施の形態によれば、ＳｉＧｅ結晶からなる結晶層３３を用いることにより、Ｓｉ結晶からなる結晶層を用いた場合よりも閾値電圧を低く設定することができる。
〔第４の実施の形態〕
本発明の第４の実施の形態は、半導体装置がｐ型トランジスタに加えてｎ型トランジスタを有する点において第１の実施の形態と異なる。なお、ｐ型半導体領域１０の構成等、第１の実施の形態と同様の点については説明を省略または簡略化する。
（半導体装置の構成）
図７は、本発明の第４の実施の形態に係る半導体装置１ｃの断面図である。また、図８（ａ）、（ｂ）は、それぞれｐ型およびｎ型トランジスタ領域１０、２０におけるチャネル領域周辺の部分断面図である。
本実施の形態に係る半導体装置１ｃは、半導体基板２上に、素子分離領域３によって電気的に分離されたｐ型トランジスタ領域１０およびｎ型トランジスタ領域２０を有する。
ｎ型トランジスタ領域２０には、半導体基板２上に形成された不純物供給層２１と、不純物供給層２１上に形成された不純物拡散抑制層２２と、不純物拡散抑制層２２上に形成された結晶層２３と、結晶層２３上にゲート絶縁膜２４を介して形成されたゲート電極２５と、ゲート電極２５の側面に形成されたゲート側壁２６と、半導体基板２、不純物供給層２１、不純物拡散抑制層２２、および結晶層２３内のゲート電極２５の両側に形成されたソース・ドレイン領域２７と、ソース・ドレイン領域２７の間に形成されたチャネル領域２８と、が含まれる。
ｎ型トランジスタ領域２０のチャネル領域２８は、不純物拡散抑制層２２上に位置する第１の領域２８ａと、不純物拡散抑制層２２下に位置する第２の領域２８ｂとを含む。チャネル領域２８の第２の領域２８ｂには、閾値電圧の調整等を目的として注入されたＢ、Ｉｎ等のｐ型不純物が含まれる。一方、第１の領域２８ａには、ｐ型不純物が第２の領域２８ｂよりも低い濃度で含まれ、好ましくはほとんど含まれない。
ここで、第２の領域２８ｂは、その製造工程において、ｐ型不純物が直接注入される領域である。一方、第１の領域２８ａは、製造工程において、ｐ型不純物が直接注入されない領域であり、第１の領域２８ａに含まれるｐ型不純物は、第２の領域２８ｂから拡散移動したものである。
不純物拡散抑制層２２は、ｐ型トランジスタ領域１０の不純物拡散抑制層１２と同一の材料からなり、その内部においてチャネル領域２８に含まれるＢ、Ｉｎ等のｐ型不純物の拡散を抑制する性質を有する。そのため、ｐ型不純物の第２の領域２８ｂから第１の領域２８ａへの拡散移動は、不純物拡散抑制層２２により抑制される。その結果、第１の領域２８ａに含まれるｐ型不純物の濃度は、第２の領域２８ｂに含まれるｐ型不純物の濃度よりも低くなる。第１の領域２８ａの不純物濃度を第２の領域２８ｂの不純物濃度よりも十分に小さくすることにより、チャネル領域２８の不純物濃度プロファイルを急峻に保つことができる。
不純物供給層２１は、ｐ型トランジスタ領域１０の不純物供給層１１と同一の材料からなり、Ｂ、Ｎ、Ｆ等の不純物を不純物拡散抑制層２２に供給することができるが、チャネル領域２８がＢを含む場合には、不純物拡散抑制層２２にチャネル領域２８からＢが供給されるため、不純物供給層２１が形成されない場合であっても不純物拡散抑制層２２内のチャネル領域２８に隣接する領域における固定電荷の発生は抑制される。そのため、不純物供給層２１は形成されなくてもよい。ただし、ｐ型トランジスタ領域１０の不純物供給層１１のみを選択的に形成するためには、リソグラフィ工程等を用いてｎ型トランジスタ領域２０をマスクする必要があるため、工程数が増加してしまう。そのため、不純物拡散抑制層１２と同時に不純物拡散抑制層２２を形成することが好ましい。
ソース・ドレイン領域２７は、Ａｓ等のｎ型不純物を含む。また、結晶層２３の上面にはＮｉ、Ｃｏ、Ｅｒ、Ｐｔ、Ｐｄ等の金属を含む金属シリサイド層が形成されてもよい。
ゲート電極２５は、例えば、ｎ型不純物を含む多結晶シリコン等のＳｉ系多結晶からなる。ｎ型不純物としては、Ａｓ、Ｐ等が用いられる。また、ゲート電極２５の上面にはＮｉ、Ｃｏ、Ｅｒ、Ｐｔ、Ｐｄ等の金属を含むシリサイド層が形成されてもよい。
結晶層２３、ゲート絶縁膜２４、およびゲート側壁２６は、ｐ型トランジスタ領域１０の結晶層１３、ゲート絶縁膜１４、およびゲート側壁１６とそれぞれ同一の材料からなる。
以下に、本実施の形態に係る半導体装置の製造方法の一例について説明するが、実際にはこれに限られるものではない。
（半導体装置の製造）
図９Ａ（ａ）〜（ｄ）、図９Ｂ（ｅ）、（ｆ）は、本発明の第４の実施の形態に係る半導体装置１ｃの製造工程を示す断面図である。
まず、図９Ａ（ａ）に示すように、半導体基板２内に埋め込み素子分離法により素子分離領域３を形成し、ｐ型トランジスタ領域１０とｎ型トランジスタ領域２０を分離する。続いて、厚さ１０ｎｍ以下の自然酸化膜（図示しない）を形成した後、イオン注入法により導電型不純物を半導体基板２表面に注入し、ｐ型トランジスタ領域１０にｎ型ウェル（図示しない）およびチャネル領域１８を形成し、ｎ型トランジスタ領域２０にｐ型ウェル（図示しない）および第２の領域２８ｂを形成する。その後、ＲＴＡ（Rapid Thermal Annealing）等の熱処理を行い、ｐ型ウェル、ｎ型ウェル、チャネル領域１８、および第２の領域２８ｂ内の導電型不純物を活性化させる。
次に、図９Ａ（ｂ）に示すように、半導体基板２の上面の自然酸化膜を除去した後、ｐ型トランジスタ領域１０のチャネル領域１８上に不純物供給層１１を形成し、ｎ型トランジスタ領域２０の第２の領域２８ｂ上に不純物供給層２１を形成する。
不純物供給層１１、２１は、Ｂ、Ｎ、Ｆ等の不純物をインサイチュドーピングしながら半導体基板２の表面を下地としてＳｉ結晶をエピタキシャル成長させることにより、同時に形成される。
次に、図９Ａ（ｃ）に示すように、不純物供給層１１、２１上に不純物拡散抑制層１２、２２および結晶層１３、２３を形成する。
不純物拡散抑制層１２、２２は、不純物供給層１１、２１を下地として、Ｓｉ：Ｃ結晶等をエピタキシャル成長させることにより、同時に形成される。また、結晶層１３、２３は、不純物拡散抑制層１２、２２を下地として、Ｓｉ結晶等をエピタキシャル成長させることにより、同時に形成される。
次に、図９Ａ（ｄ）に示すように、結晶層１３、２３上にゲート絶縁膜１４、２４およびゲート電極１５、２５を形成する。
次に、図９Ｂ（ｅ）に示すように、結晶層１３、２３中にエクステンション領域１７ｅ、２７ｅを含むソース・ドレイン領域１７、２７の浅い領域をそれぞれ形成する。
次に、図９Ｂ（ｆ）に示すように、ゲート電極１５、２５の側面にゲート側壁１６、２６を形成し、ｐ型トランジスタ領域１０の半導体基板２、不純物供給層１１、不純物拡散抑制層１２および結晶層１３中にソース・ドレイン領域１７の深い高濃度領域を形成し、ｎ型トランジスタ領域２０の半導体基板２、不純物供給層２１、不純物拡散抑制層２２および結晶層２３中にソース・ドレイン領域２７の深い高濃度領域を形成する。これにより、図６に示される半導体装置１ｃが得られる。
なお、この後、ゲート電極１５、２５の上面、および結晶層１３、２３の上面の露出部分にシリサイド層を形成してもよい。
（第４の実施の形態の効果）
本発明の第４の実施の形態によれば、不純物拡散抑制層１２を形成することにより、ソース・ドレイン領域１７のエクステンション領域１７ｅに含まれるｐ型不純物の下層への拡散を抑制し、エクステンション領域１７ｅの不純物濃度プロファイルを急峻に保つことができる。
また、不純物拡散抑制層２２を形成することにより、チャネル領域２８の第２の領域２８ｂに含まれるｐ型不純物の第１の領域２８ａへの拡散を抑制し、チャネル領域２８の不純物濃度プロファイルを急峻に保つことができる。
〔他の実施の形態〕
本発明は、上記各実施の形態に限定されず、発明の主旨を逸脱しない範囲内において種々変形実施が可能である。
また、発明の主旨を逸脱しない範囲内において上記各実施の形態の構成要素を任意に組み合わせることができる。
１ａ、１ｂ、１ｃ 半導体装置、 ２ 半導体基板、 １０ ｐ型トランジスタ領域、 ２０ ｎ型トランジスタ領域、 １１、２１ 不純物供給層、 １２、２２ 不純物拡散抑制層、 １３、２３ 結晶層、 １４、２４ ゲート絶縁膜、 １５、２５ ゲート電極、 １７、２７ ソース・ドレイン領域、 １８、２８ チャネル領域、 ２８ａ 第１の領域、 ２８ｂ 第２の領域

Claims (5)

  1. ｐ型トランジスタ領域およびｎ型トランジスタ領域を有する半導体基板と、
    前記ｐ型トランジスタ領域の前記半導体基板上に形成された第１の結晶層と、
    前記第１の結晶層上に第１のゲート絶縁膜を介して形成された第１のゲート電極と、
    前記半導体基板と前記第１の結晶層との間に形成された、前記第１のゲート電極の下方の領域において第１の不純物を含むＳｉＣ結晶からなる第１の不純物拡散抑制層と、
    前記ｐ型トランジスタ領域の前記半導体基板、前記第１の不純物拡散抑制層、および前記第１の結晶層内の、前記第１のゲート電極の両側に形成され、前記第１の結晶層内にエクステンション領域を有する、ｐ導電型を有する第２の不純物を含むｐ型ソース・ドレイン領域と、
    前記ｐ型ソース・ドレイン領域の間に形成されたｎ型チャネル領域と、
    前記ｎ型トランジスタ領域の前記半導体基板上に形成された第２の結晶層と、
    前記第２の結晶層上に第２のゲート絶縁膜を介して形成された第２のゲート電極と、
    前記半導体基板と前記第２の結晶層との間に形成された、前記第２のゲート電極の下方の領域において前記第１の不純物を含む前記ＳｉＣ結晶からなる第２の不純物拡散抑制層と、
    前記ｎ型トランジスタ領域の前記半導体基板、前記第２の不純物拡散抑制層、および前記第２の結晶層内の、前記第２のゲート電極の両側に形成されたｎ型ソース・ドレイン領域と、
    前記ｎ型ソース・ドレイン領域の間に形成され、前記第２の不純物を含み、前記第２の不純物拡散抑制層上の領域における前記第２の不純物の濃度が、前記第２の不純物拡散抑制層下の領域における前記第２の不純物の濃度よりも小さいｐ型チャネル領域と、
    を有し、
    前記ＳｉＣ結晶は前記第２の不純物の拡散を抑制する機能を有し、
    前記第１の不純物は、前記Ｃ含有Ｓｉ系結晶内の固定電荷の発生を抑制する機能を有し、
    前記第１および前記第２の不純物は、ホウ素であることを特徴とする半導体装置。
  2. 半導体基板上に形成された結晶層と、
    前記結晶層上にゲート絶縁膜を介して形成されたゲート電極と、
    前記半導体基板と前記結晶層との間に形成され、前記ゲート電極の下方の領域において第１の不純物を含むＣ含有Ｓｉ系結晶からなる不純物拡散抑制層と、
    前記半導体基板、前記不純物拡散抑制層、および前記結晶層内の前記ゲート電極の両側に形成され、前記結晶層内にエクステンション領域を有し、ｐ導電型を有する第２の不純物を含むｐ型ソース・ドレイン領域と、
    を備え、
    前記Ｃ含有Ｓｉ系結晶は前記第２の不純物の拡散を抑制する機能を有し、
    前記第１の不純物は、前記Ｃ含有Ｓｉ系結晶内の固定電荷の発生を抑制する機能を有し、
    前記第１および前記第２の不純物は、ホウ素であることを特徴とする半導体装置。
  3. 前記第１の不純物は、Ｓｉ系結晶の格子間に侵入することができる程度に原子半径が小さく、かつＣと結合する性質を有する元素である、
    請求項１または２に記載の半導体装置。
  4. 前記不純物拡散抑制層の下に前記第１の不純物を含む不純物供給層が形成され、
    前記不純物拡散抑制層内の前記第１の不純物の濃度分布は、前記不純物拡散抑制層の厚さ方向の中間よりも下側にピークがある、
    請求項２に記載の半導体装置。
  5. 半導体基板上に形成された結晶層と、
    前記結晶層上にゲート絶縁膜を介して形成されたゲート電極と、
    前記半導体基板と前記結晶層との間に形成され、前記ゲート電極の下方の領域において第１の不純物を含むＣ含有Ｓｉ系結晶からなる不純物拡散抑制層と、
    前記半導体基板、前記不純物拡散抑制層、および前記結晶層内の前記ゲート電極の両側に形成され、前記結晶層内にエクステンション領域を有し、ｐ導電型を有する第２の不純物を含むｐ型ソース・ドレイン領域と、
    を備え、
    前記Ｃ含有Ｓｉ系結晶は前記第２の不純物の拡散を抑制する機能を有し、
    前記第１の不純物は、前記Ｃ含有Ｓｉ系結晶内の固定電荷の発生を抑制する機能を有し、
    前記不純物拡散抑制層の下に前記第１の不純物を含む不純物供給層が形成され、
    前記不純物拡散抑制層内の前記第１の不純物の濃度分布は、前記不純物拡散抑制層の厚さ方向の中間よりも下側にピークがある、ことを特徴とする半導体装置。
JP2009011768A 2009-01-22 2009-01-22 半導体装置 Expired - Fee Related JP5350815B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009011768A JP5350815B2 (ja) 2009-01-22 2009-01-22 半導体装置
US12/481,981 US8134159B2 (en) 2009-01-22 2009-06-10 Semiconductor device including a p-type transistor having extension regions in sours and drain regions and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009011768A JP5350815B2 (ja) 2009-01-22 2009-01-22 半導体装置

Publications (3)

Publication Number Publication Date
JP2010171174A JP2010171174A (ja) 2010-08-05
JP2010171174A5 JP2010171174A5 (ja) 2011-06-30
JP5350815B2 true JP5350815B2 (ja) 2013-11-27

Family

ID=42336236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009011768A Expired - Fee Related JP5350815B2 (ja) 2009-01-22 2009-01-22 半導体装置

Country Status (2)

Country Link
US (1) US8134159B2 (ja)
JP (1) JP5350815B2 (ja)

Families Citing this family (62)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8273617B2 (en) * 2009-09-30 2012-09-25 Suvolta, Inc. Electronic devices and systems, and methods for making and using the same
US8421162B2 (en) 2009-09-30 2013-04-16 Suvolta, Inc. Advanced transistors with punch through suppression
US8530286B2 (en) 2010-04-12 2013-09-10 Suvolta, Inc. Low power semiconductor transistor structure and method of fabrication thereof
US8569128B2 (en) 2010-06-21 2013-10-29 Suvolta, Inc. Semiconductor structure and method of fabrication thereof with mixed metal types
US8759872B2 (en) 2010-06-22 2014-06-24 Suvolta, Inc. Transistor with threshold voltage set notch and method of fabrication thereof
US8377783B2 (en) 2010-09-30 2013-02-19 Suvolta, Inc. Method for reducing punch-through in a transistor device
JP5605134B2 (ja) * 2010-09-30 2014-10-15 富士通セミコンダクター株式会社 半導体装置及びその製造方法
US8659054B2 (en) * 2010-10-15 2014-02-25 International Business Machines Corporation Method and structure for pFET junction profile with SiGe channel
US8404551B2 (en) 2010-12-03 2013-03-26 Suvolta, Inc. Source/drain extension control for advanced transistors
CN102544092A (zh) * 2010-12-16 2012-07-04 无锡华润上华半导体有限公司 Cmos器件及其制造方法
US8461875B1 (en) 2011-02-18 2013-06-11 Suvolta, Inc. Digital circuits having improved transistors, and methods therefor
US8525271B2 (en) 2011-03-03 2013-09-03 Suvolta, Inc. Semiconductor structure with improved channel stack and method for fabrication thereof
US8400219B2 (en) 2011-03-24 2013-03-19 Suvolta, Inc. Analog circuits having improved transistors, and methods therefor
US8748270B1 (en) 2011-03-30 2014-06-10 Suvolta, Inc. Process for manufacturing an improved analog transistor
US8796048B1 (en) 2011-05-11 2014-08-05 Suvolta, Inc. Monitoring and measurement of thin film layers
US8999861B1 (en) 2011-05-11 2015-04-07 Suvolta, Inc. Semiconductor structure with substitutional boron and method for fabrication thereof
US8811068B1 (en) 2011-05-13 2014-08-19 Suvolta, Inc. Integrated circuit devices and methods
US8569156B1 (en) 2011-05-16 2013-10-29 Suvolta, Inc. Reducing or eliminating pre-amorphization in transistor manufacture
US8735987B1 (en) 2011-06-06 2014-05-27 Suvolta, Inc. CMOS gate stack structures and processes
US8995204B2 (en) 2011-06-23 2015-03-31 Suvolta, Inc. Circuit devices and methods having adjustable transistor body bias
US8629016B1 (en) 2011-07-26 2014-01-14 Suvolta, Inc. Multiple transistor types formed in a common epitaxial layer by differential out-diffusion from a doped underlayer
KR101891373B1 (ko) 2011-08-05 2018-08-24 엠아이이 후지쯔 세미컨덕터 리미티드 핀 구조물을 갖는 반도체 디바이스 및 그 제조 방법
US8748986B1 (en) 2011-08-05 2014-06-10 Suvolta, Inc. Electronic device with controlled threshold voltage
US8645878B1 (en) 2011-08-23 2014-02-04 Suvolta, Inc. Porting a circuit design from a first semiconductor process to a second semiconductor process
US8614128B1 (en) 2011-08-23 2013-12-24 Suvolta, Inc. CMOS structures and processes based on selective thinning
US8713511B1 (en) 2011-09-16 2014-04-29 Suvolta, Inc. Tools and methods for yield-aware semiconductor manufacturing process target generation
US9236466B1 (en) 2011-10-07 2016-01-12 Mie Fujitsu Semiconductor Limited Analog circuits having improved insulated gate transistors, and methods therefor
US8895327B1 (en) 2011-12-09 2014-11-25 Suvolta, Inc. Tipless transistors, short-tip transistors, and methods and circuits therefor
US8819603B1 (en) 2011-12-15 2014-08-26 Suvolta, Inc. Memory circuits and methods of making and designing the same
US8883600B1 (en) 2011-12-22 2014-11-11 Suvolta, Inc. Transistor having reduced junction leakage and methods of forming thereof
US8599623B1 (en) 2011-12-23 2013-12-03 Suvolta, Inc. Circuits and methods for measuring circuit elements in an integrated circuit device
US8877619B1 (en) 2012-01-23 2014-11-04 Suvolta, Inc. Process for manufacture of integrated circuits with different channel doping transistor architectures and devices therefrom
US8970289B1 (en) 2012-01-23 2015-03-03 Suvolta, Inc. Circuits and devices for generating bi-directional body bias voltages, and methods therefor
US9093550B1 (en) 2012-01-31 2015-07-28 Mie Fujitsu Semiconductor Limited Integrated circuits having a plurality of high-K metal gate FETs with various combinations of channel foundation structure and gate stack structure and methods of making same
US20130193517A1 (en) * 2012-01-31 2013-08-01 Toshiba America Electronic Components, Inc. Semiconductor device with lateral and vertical channel confinement and method of fabricating the same
US9406567B1 (en) 2012-02-28 2016-08-02 Mie Fujitsu Semiconductor Limited Method for fabricating multiple transistor devices on a substrate with varying threshold voltages
US8863064B1 (en) 2012-03-23 2014-10-14 Suvolta, Inc. SRAM cell layout structure and devices therefrom
US9299698B2 (en) 2012-06-27 2016-03-29 Mie Fujitsu Semiconductor Limited Semiconductor structure with multiple transistors having various threshold voltages
US8637955B1 (en) 2012-08-31 2014-01-28 Suvolta, Inc. Semiconductor structure with reduced junction leakage and method of fabrication thereof
US9112057B1 (en) 2012-09-18 2015-08-18 Mie Fujitsu Semiconductor Limited Semiconductor devices with dopant migration suppression and method of fabrication thereof
US9041126B2 (en) 2012-09-21 2015-05-26 Mie Fujitsu Semiconductor Limited Deeply depleted MOS transistors having a screening layer and methods thereof
JP2016500927A (ja) 2012-10-31 2016-01-14 三重富士通セミコンダクター株式会社 低変動トランジスタ・ペリフェラル回路を備えるｄｒａｍ型デバイス、及び関連する方法
US8816754B1 (en) 2012-11-02 2014-08-26 Suvolta, Inc. Body bias circuits and methods
US9093997B1 (en) 2012-11-15 2015-07-28 Mie Fujitsu Semiconductor Limited Slew based process and bias monitors and related methods
US9070477B1 (en) 2012-12-12 2015-06-30 Mie Fujitsu Semiconductor Limited Bit interleaved low voltage static random access memory (SRAM) and related methods
US9112484B1 (en) 2012-12-20 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit process and bias monitors and related methods
US9268885B1 (en) 2013-02-28 2016-02-23 Mie Fujitsu Semiconductor Limited Integrated circuit device methods and models with predicted device metric variations
US8994415B1 (en) 2013-03-01 2015-03-31 Suvolta, Inc. Multiple VDD clock buffer
US8988153B1 (en) 2013-03-09 2015-03-24 Suvolta, Inc. Ring oscillator with NMOS or PMOS variation insensitivity
US9299801B1 (en) 2013-03-14 2016-03-29 Mie Fujitsu Semiconductor Limited Method for fabricating a transistor device with a tuned dopant profile
US9112495B1 (en) 2013-03-15 2015-08-18 Mie Fujitsu Semiconductor Limited Integrated circuit device body bias circuits and methods
US9449967B1 (en) 2013-03-15 2016-09-20 Fujitsu Semiconductor Limited Transistor array structure
US9478571B1 (en) 2013-05-24 2016-10-25 Mie Fujitsu Semiconductor Limited Buried channel deeply depleted channel transistor
US8976575B1 (en) 2013-08-29 2015-03-10 Suvolta, Inc. SRAM performance monitor
US9425099B2 (en) 2014-01-16 2016-08-23 Taiwan Semiconductor Manufacturing Co., Ltd. Epitaxial channel with a counter-halo implant to improve analog gain
US10103064B2 (en) 2014-05-28 2018-10-16 Taiwan Semiconductor Manufacturing Co., Ltd. Transistor structure including epitaxial channel layers and raised source/drain regions
US9710006B2 (en) 2014-07-25 2017-07-18 Mie Fujitsu Semiconductor Limited Power up body bias circuits and methods
US9319013B2 (en) 2014-08-19 2016-04-19 Mie Fujitsu Semiconductor Limited Operational amplifier input offset correction with transistor threshold voltage adjustment
JP6513450B2 (ja) * 2015-03-26 2019-05-15 三重富士通セミコンダクター株式会社 半導体装置
US10205000B2 (en) * 2015-12-29 2019-02-12 Globalfoundries Singapore Pte. Ltd. Semiconductor device with improved narrow width effect and method of making thereof
JP6757678B2 (ja) * 2017-02-16 2020-09-23 旭化成エレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN114068703B (zh) * 2020-07-31 2024-03-19 北京华碳元芯电子科技有限责任公司 晶体管及制备方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2903134B2 (ja) * 1990-11-10 1999-06-07 株式会社 半導体エネルギー研究所 半導体装置
JPH11500873A (ja) * 1995-12-15 1999-01-19 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ ＳｉＧｅ層を具えた半導体電界効果デバイス
JPH1093076A (ja) * 1996-09-18 1998-04-10 Oki Electric Ind Co Ltd Ｍｏｓ型電界効果トランジスタおよびｍｏｓ型電界効果トランジスタの製造方法
JP2000031481A (ja) * 1998-07-15 2000-01-28 Nec Corp 半導体装置およびその製造方法
JP4096416B2 (ja) * 1998-09-03 2008-06-04 松下電器産業株式会社 電界効果型半導体装置およびその製造方法
US7064399B2 (en) * 2000-09-15 2006-06-20 Texas Instruments Incorporated Advanced CMOS using super steep retrograde wells
US7491988B2 (en) * 2004-06-28 2009-02-17 Intel Corporation Transistors with increased mobility in the channel zone and method of fabrication
CN100583450C (zh) * 2005-03-11 2010-01-20 富士通微电子株式会社 半导体器件及其制造方法
WO2007070321A2 (en) * 2005-12-09 2007-06-21 Semequip Inc. System and method for the manufacture of semiconductor devices by the implantation of carbon clusters

Also Published As

Publication number Publication date
JP2010171174A (ja) 2010-08-05
US8134159B2 (en) 2012-03-13
US20100181625A1 (en) 2010-07-22

Similar Documents

Publication Publication Date Title
JP5350815B2 (ja) 半導体装置
JP5173582B2 (ja) 半導体装置
TWI689971B (zh) 使用n型摻雜的選擇性磊晶生長以在n型金氧半導體鰭式電晶體中形成非直視性的源極汲極延伸部分
CN109841680B (zh) 半导体装置
US7354835B2 (en) Method of fabricating CMOS transistor and CMOS transistor fabricated thereby
US7855126B2 (en) Methods of fabricating a semiconductor device using a cyclic selective epitaxial growth technique and semiconductor devices formed using the same
US9287399B2 (en) Faceted intrinsic epitaxial buffer layer for reducing short channel effects while maximizing channel stress levels
US8847282B2 (en) Semiconductor device and fabrication method
JP5287621B2 (ja) 半導体装置
US9059270B2 (en) Replacement gate MOSFET with raised source and drain
US8841191B2 (en) Semiconductor device and method of manufacturing same
US8071435B2 (en) Manufacture of semiconductor device with stress structure
US20060292783A1 (en) CMOS transistor and method of manufacturing the same
TWI578536B (zh) 半導體元件之製造方法
JP2012089784A (ja) 半導体装置および半導体装置の製造方法
US20060038243A1 (en) Transistor and method of manufacturing the same
CN101419905A (zh) 制造半导体器件的方法
US8049280B2 (en) Semiconductor device and method of fabricating the same
JP2010161223A (ja) 半導体装置及びその製造方法
JP2007281038A (ja) 半導体装置
CN104253090B (zh) Cmos晶体管的形成方法
CN109411414B (zh) 半导体结构及其形成方法
KR101673908B1 (ko) 반도체 소자 및 그 제조 방법
JP2007227721A (ja) 半導体装置およびその製造方法
JP2005175082A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100928

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110512

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110512

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110627

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110628

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110629

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130408

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130726

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130822

LAPS Cancellation because of no payment of annual fees