JPH1093076A

JPH1093076A - Ｍｏｓ型電界効果トランジスタおよびｍｏｓ型電界効果トランジスタの製造方法

Info

Publication number: JPH1093076A
Application number: JP24653196A
Authority: JP
Inventors: Kazuya Hisawa; 和也氷沢; Hideaki Matsuhashi; 秀明松橋; Toshiyuki Nakamura; 稔之中村
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1996-09-18
Filing date: 1996-09-18
Publication date: 1998-04-10

Abstract

(57)【要約】（修正有）【課題】しきい値電圧の制御ができ、かつ製造時にＢ
（ボロン）の増速拡散を抑えて高速動作を可能としたＭ
ＯＳ型電界効果トランジスタを提供すること。【解決手段】半導体基板１１上にボロン（Ｂ）を不純
物として含有するバッファー層１５と、このバッファー
層の上側に設けられたチャネル層１７と、このチャネル
層の上側に設けられたキャップ層２１と、このキャップ
層上に順次に設けられたゲート酸化膜２３およびゲート
電極２５とを具えるＭＯＳ型電界効果トランジスタにお
いて、チャネル層１７に隣接させて、ゲート酸化膜の形
成時にゲート酸化膜２３とキャップ層２１との界面付近
に発生するインタースティシャル原子をトラップするカ
ーボン（Ｃ）原子を含むトラップ層１９としてカーボン
導入層１９を介在させてある。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、ＭＯＳ型電界効
果トランジスタ、特にＭＯＳ型電界効果トランジスタ用
の下地、およびＭＯＳ型電界効果トランジスタの製造方
法に関するものである。

【０００２】

【従来の技術】シリコンデバイス技術において、シリコ
ンの格子中に導入した不純物であるボロン（Ｂ）の増速
拡散は、不純物イオンの注入時あるいは後に行う熱酸化
時に生成されるＳｉのインタースティシャル原子（inte
rstitial原子：以下侵入原子とも称する。）により引き
起こされるということが明らかにされており、このボロ
ン（Ｂ）の増速拡散を抑えるためにＣ（カーボン）をシ
リコンの格子内に導入することが、例えば文献：P.A.St
olk et al. : Carbon incorporation in siliconfor su
ppressing interstitial-enhanced boron diffusion,Ap
pl.Phys.Lett.66,P.1370(1995) に提案されている。こ
れによると、Ｃ（カーボン）はインタースティシャル原
子のトラップとして働き、インタースティシャル原子の
拡散を防ぐためＢ（ボロン）の増速拡散が抑えられる。

【０００３】従来のＳｉＧｅｐＭＯＳＦＥＴ（シリコン
ゲルマニウムｐチャネルＭＯＳ型電界効果トランジス
タ）は、基板上にバッファー層、チャネル層およびキャ
ップ層を順次に設けてなる下地上にゲート酸化膜を介し
てゲート電極を設けた構造を有している。このトランジ
スタのしきい値電圧を制御するために下地のバッファー
層に導入された不純物（ここではボロン（Ｂ）を用いて
いる。）は、ゲート酸化膜形成時にキャップ層とゲート
酸化膜との界面付近に発生し、バッファー層へ拡散する
インタースティシャル原子によって、増速拡散してチャ
ネル層にまで分布する。このチャネル層にまで分布した
ボロン（Ｂ）はチャネル内の正孔移動度を低下させ、Ｓ
ｉＧｅチャネルによる効果、すなわち高速性を著しく低
減してしまう。このため、上述したカーボン（Ｃ）をバ
ッファー層に導入すれば、インタースティシャル原子の
拡散を抑えることができ、ボロンの増速拡散も抑えるこ
とが可能となる。

【０００４】

【発明が解決しようとする課題】しかし、熱処理によっ
て、ボロン（Ｂ）を活性化させるときに、カーボン
（Ｃ）を導入したバッファー層内においては、ボロン
（Ｂ）の拡散までカーボン（Ｃ）が止めてしまうために
ボロン（Ｂ）の活性化率が低くなる。ボロン（Ｂ）の活
性化率が低いと、ボロン（Ｂ）は格子位置に収まること
ができないため、正孔が生成されず、しきい値電圧を制
御することができなくなるという問題があった。このた
め、しきい値電圧の制御ができ、かつ製造時にＢ（ボロ
ン）の増速拡散が抑えられて高速動作が担保されるよう
なＭＯＳ型電界効果トランジスタおよびＭＯＳ型電界効
果トランジスタの製造方法の出現が望まれていた。

【０００５】

【課題を解決するための手段】したがって、この発明に
よれば、半導体基板上にボロン（Ｂ）を不純物として含
有するバッファー層と、このバッファー層の上側に設け
られたチャネル層と、このチャネル層の上側に設けられ
たキャップ層とで下地を構成し、該下地のキャップ層上
に順次に設けられたゲート酸化膜およびゲート電極とを
具えるＭＯＳ型電界効果トランジスタ（以下ＭＯＳＦＥ
Ｔと称する。）において、チャネル層に隣接させてトラ
ップ層としてカーボン（Ｃ）導入層を介在させてあるこ
とを特徴とする。

【０００６】このような構成の下地にゲート電極を形成
するとき、まず、キャップ層上にゲート酸化膜を形成
し、その後、ゲート酸化膜上にゲート電極を形成する。
その場合、ゲート酸化膜形成時の熱処理によってゲート
酸化膜とキャップ層との界面付近に発生するインタース
ティシャル原子（interstitial原子：以下侵入原子とも
称する。）はその下に設けたトラップ層に拡散してい
く。このトラップ層はトラップ原子としてカーボン
（Ｃ）が導入されているため、このカーボン（Ｃ）が拡
散してきた侵入原子のトラップとして働く。このため侵
入原子の拡散をトラップ層で抑えることができる。従っ
て不純物であるボロン（Ｂ）が導入されているバッファ
ー層に侵入原子が拡散されることはないため、侵入原子
によって引き起こされるボロン（Ｂ）の増速拡散を防ぐ
ことができる。よってチャネル層にまでボロン（Ｂ）の
増速拡散が及ぶという事態を避けることができ、チャネ
ル効果すなわち高速動作は十分保たれる。また、バッフ
ァー層とトラップ層とは個別の層として設けられている
ため、バッファー層にボロン（Ｂ）の活性化を妨げるカ
ーボン（Ｃ）は存在しない。よってボロン（Ｂ）の活性
化率はほぼ１００％となり、ＦＥＴのしきい値電圧を制
御することができる。

【０００７】また、この発明では好ましくは、上記トラ
ップ層をチャネル層とキャップ層との間に設けるのが良
い。

【０００８】この場合、ＭＯＳＦＥＴの製造方法には、
半導体基板のアクティブ領域上にバッファー層を形成
し、次にバッファー層上にチャネル層を形成した後、
チャネル層上にトラップ層を形成し、トラップ層上
にキャップ層を形成し、キャップ層上にゲート酸化膜
およびこのゲート酸化膜上にゲート電極を順次に形成す
るという５工程が含まれている。

【０００９】また、半導体基板をシリコン（Ｓｉ）基板
とした場合に、トラップ層（カーボン導入層）を形成す
るための原料ガスをＳｉＨ₄ ガスと、アセチレン、メタ
ン、エタン、プロパン、ＣＣｌ₄ （四塩化炭素）およ
び、ＣＢｒ₄ （四臭化炭素）のカーボン含有ガスから選
ばれた１種類のカーボン含有ガスとの混合ガスとするこ
とを特徴とする。これにより、トラップ層は、カーボン
（Ｃ）が好ましい状態で含有された層として、容易に形
成することができる。既に説明したように、キャップ層
内からトラップ層へ拡散してきた侵入原子はトラップ層
内に導入されたカーボンによってトラップされ、この侵
入原子のトラップ層より下層への拡散を抑える。よって
バッファー層内およびチャネル層内へのボロンの増速拡
散を防ぐことができてＦＥＴの高速動作を十分保つこと
ができる。また、バッファー層内でのボロンの活性化率
はほぼ１００％となり、しきい値電圧を制御することが
できる。また、トラップ層上にキャップ層が設けられて
いるため、ゲート酸化膜形成時にゲート酸化膜中にカー
ボンが導入されるのを防ぐ役割を果たしており、ゲート
酸化膜とキャップ層との界面準位は変動しないため、し
きい値電圧への悪影響をなくすことができる。

【００１０】また、それぞれの層を順次別に例えばエピ
タキシャル成長技術を用いて形成していて、しかも、バ
ッファー層とトラップ層とは分離されているので、カー
ボンがバッファー層中に存在してボロンの活性化率を下
げたりすることはなくなる。また、この発明ではバッフ
ァー層とチャネル層との間にトラップ層を設けるのが好
適である。

【００１１】この構成であると、バッファー層の上層が
トラップ層であるため、バッファー層内に侵入原子が拡
散するのを防ぎ、これによりバッファー層内でのボロン
の増速拡散を防ぐことができるため、チャネル層にボロ
ンが拡散されることもない。よって、ＦＥＴのチャネル
のキャリア移動度の高さを十分保つことができる。ま
た、この場合、チャネル層上にキャップ層が設けられて
いる。チャネル層は、キャリア移動度を高くするため
に、例えばＳｉＧｅを用いた層となっている。従ってこ
のキャップ層はゲート酸化膜形成時にゲート酸化膜中に
Ｇｅが導入されるのを防ぐ役割を果たしており、ゲート
酸化膜とキャップ層との界面準位は変動しないため、Ｆ
ＥＴのしきい値電圧への影響もなくなる。また、バッフ
ァー層とトラップ層とは個別の層として形成されている
ためバッファー層内でのボロンの活性化率はほぼ１００
％となるためしきい値を十分制御することができる。

【００１２】また、この場合のＭＯＳＦＥＴの製造方法
には、半導体基板上のアクティブ領域上にバッファー
層を形成し、バッファー層上にトラップ層を形成し、
トラップ層上にチャネル層を形成し、チャネル層上
にキャップ層を形成し、キャップ層上にゲート酸化膜
およびこのゲート酸化膜上にゲート電極を順次に形成す
るという５工程が含まれている。

【００１３】上記の工程で、半導体基板をシリコン
（Ｓｉ）基板とした場合にトラップ層（カーボン（Ｃ）
導入層）を形成するための原料ガスは、ＳｉＨ₄ ガス
と、アセチレン、メタン、エタン、プロパン、ＣＣｌ₄
（四塩化炭素）および、ＣＢｒ₄（四臭化炭素）のカー
ボン含有ガスから選ばれた１種類のカーボン含有ガスと
から構成されている。これにより、トラップ層はカーボ
ン（Ｃ）が好ましい状態で含有されている層として容易
に形成することができる。

【００１４】また、この発明の好ましい例では、トラッ
プ層に含有させるトラップ原子をカーボン（Ｃ）とし、
したがって、トラップ層をカーボン導入層とするのが良
い。

【００１５】このため、導入されているカーボンはトラ
ップ層内に拡散しているシリコンのインタースティシャ
ル原子（侵入原子）との強い相互作用により、侵入原子
のトラップとして働く。よって、トラップ層の下層に位
置するボロンの導入されたバッファー層に侵入原子が拡
散するのを防ぐことができ、ボロンのバッファー層およ
びチャネル層への増速拡散を抑えることができ、ＦＥＴ
の高速動作を確実に担保することができる。

【００１６】また、上述したＭＯＳＦＥＴ用の下地にお
いて、好ましくは、半導体基板をシリコン（Ｓｉ）基板
とし、バッファー層をボロン（Ｂ）含有シリコン層と
し、チャネル層をシリコンゲルマニウム（ＳｉＧｅ）層
とし、キャップ層をノン・ドープシリコン層とし、トラ
ップ層をカーボン（Ｃ）導入層とするのがよい。

【００１７】バッファー層に含まれているボロンはアク
セプタ不純物で、シリコン格子点に収まり正孔を発生す
るため、ＦＥＴのしきい値電圧を制御するために導入さ
れている。シリコンゲルマニウムはシリコンのみよりも
バルク状態において正孔移動度が高いため、チャネル領
域として用いられる。キャップ層はノン・ドープ層、つ
まり不純物が導入されていないシリコン層である。よっ
てゲート酸化膜形成時（熱酸化時）に不要な不純物がキ
ャップ層からゲート酸化膜中に入り込む恐れはない。ト
ラップ層内に導入されたトラップ原子としてのカーボン
が、ゲート酸化膜形成時にキャップ層とゲート酸化膜と
の界面に発生して下層へ拡散してきたシリコン（Ｓｉ）
原子すなわち侵入原子のトラップとして働き、その結
果、このカーボン導入層がバッファー層への侵入原子の
拡散を防いでいる。これによりしきい値電圧制御用不純
物としてのボロンの増速拡散も抑えることができる。

【００１８】また、この発明の好適実施例として考えら
れるＭＯＳＦＥＴ用の下地の構造によれば、カーボンが
導入しているトラップ層を設ける代わりに、チャネル層
とバッファー層との界面にカーボンを存在させるのがよ
い。

【００１９】この場合においてもカーボンは上層から拡
散してきた侵入原子のトラップとして働くので、侵入原
子の、下層への拡散を抑えることができる。

【００２０】また、チャネル層とキャップ層との界面に
カーボンを存在させてもよい。

【００２１】また、トラップ層を設けない場合のＭＯＳ
ＦＥＴ用の下地は、半導体基板をシリコン基板とし、バ
ッファー層をボロン含有シリコン層とし、チャネル層を
シリコンゲルマニウム層とし、キャップ層をノン・ドー
プシリコン層とするとよい。

【００２２】また、この発明の好適例では、半導体基板
とゲート酸化膜との間に下層から、バッファー層、キャ
ップ層の順に少なくとも２層を例えばエピタキシャル成
長技術を用いて堆積させてなるＭＯＳＦＥＴにおいて、
バッファー層とキャップ層との間にトラップ層を設ける
のが良い。

【００２３】この場合のＭＯＳＦＥＴの製造方法には、
半導体基板のアクティブ領域上にバッファー層を形成
し、このバッファー層上にトラップ層としてカーボン
（Ｃ）導入層を形成し、トラップ層上にキャップ層を
形成し、キャップ層上にゲート酸化膜およびこのゲー
ト酸化膜上にゲート電極を順次に形成するという４工程
が含まれている。

【００２４】この場合、不純物を含むバッファー層にチ
ャネル領域が形成される。新たに設けられたトラップ層
は、やはりゲート酸化膜形成時にゲート酸化膜とキャッ
プ層との界面に発生する侵入原子の拡散を抑える層とな
る。また、キャップ層はトラップ層のカーボンがゲート
酸化膜中へ導入されるのを防いでいる。したがって、前
述と同様にＦＥＴのしきい値電圧制御と高速動作を十分
に担保することができる。

【００２５】また、上記の工程で、半導体基板をシリ
コン（Ｓｉ）基板とした場合にトラップ層（カーボン
（Ｃ）導入層）を形成するための原料ガスは、ＳｉＨ₄
ガスと、アセチレン、メタン、エタン、プロパン、ＣＣ
ｌ₄ （四塩化炭素）および、ＣＢｒ₄ （四臭化炭素）の
カーボン含有ガスから選ばれた１種類のカーボン含有ガ
スとから構成されている。これにより、トラップ層はカ
ーボン（Ｃ）が好ましい状態で含有されている層として
形成することができる。

【００２６】この発明では半導体基板をシリコン基板と
し、バッファー層をボロン含有シリコン層とし、キャッ
プ層をノン・ドープシリコン層とし、トラップ層をカー
ボン導入シリコン層とする。

【００２７】また、半導体基板のゲート酸化膜との間に
少なくとも２層（バッファー層およびキャップ層）を堆
積させてなるＭＯＳＦＥＴにおいて、トラップ層を設け
る代わりに、この２層間の界面にカーボンを存在させて
もよい。

【００２８】このＭＯＳＦＥＴは半導体基板をシリコン
基板とし、バッファー層をボロン含有シリコン層とし、
キャップ層をノン・ドープシリコン層とするとよい。

【００２９】

【発明の実施の形態】以下、図を参照して、この発明の
半導体装置の構造およびその製造方法の実施の形態につ
き説明する。なお、各図はこの発明が理解できる程度に
各構成成分の形状、大きさおよび配置関係を概略的に示
しているにすぎない。また、以下の説明において、特定
の材料および条件を用いるが、これらの材料および条件
は好適な実施の形態の例に過ぎず、したがってこの発明
ではなんらこれに限定されるものではない。

【００３０】＜第１の実施の形態＞図１はこの発明の第
１の実施の形態であるＳｉＧｅｐＭＯＳＦＥＴの製造工
程を、断面図をもって概略的に示した工程図である。

【００３１】まず、半導体基板としてＳｉ基板１１を用
い、このＳｉ基板１１上に、既知の技術を用いて分離領
域１２を設けてアクティブ領域１３を形成する（図１
（Ａ））。次に、前処理として基板１１を真空中で、９
５０℃の温度で熱処理した後、例えばＵＨＶ−ＣＶＤ装
置を用いてボロン（Ｂ）を不純物として含有するバッフ
ァー層としてボロン含有（バッファーＳｉ層ともい
う。）Ｓｉ層１５を基板１１のアクティブ領域１３上に
選択的にエピタキシャル成長させる。この成長は、例え
ば基板温度を５７４℃とし、また、原料ガスとしてＳｉ
Ｈ₄ ガスおよびＢ₂ Ｈ₆ ガスの混合ガスを用いる。バッ
ファ−Ｓｉ層１５の膜厚は例えば１００Å（１０nm）、
ボロン濃度は例えば１０¹⁸（（原子/cm³) 以下、単に(c
m^-3)とする) とする。

【００３２】次に、バッファーＳｉ層１５上にチャネル
層（ＳｉＧｅ層）１７を選択的にエピタキシャル成長さ
せる。この場合にも基板温度を例えば５７４℃とし、ま
た、原料ガスとして、ＳｉＨ₄ ガスおよびＧｅＨ₄ ガス
の混合ガスを用いる。ＳｉＧｅ層１７の膜厚は例えば１
００Å（１０nm）、ＳｉＧｅ層１７中のＧｅ濃度は例え
ば、原子数の比Ｓｉ：Ｇｅ＝３：１となるようにする。

【００３３】次にこのチャネル層１７に隣接させて、こ
の例では、チャネル層１７上にトラップ層としてカーボ
ン（Ｃ）導入層を設ける。ここでは、ＳｉＨ₄ ガスおよ
び、例えばアセチレンガス（アセチレン、メタン、エタ
ン、プロパン、ＣＣｌ₄ （四塩化炭素）およびＣＢｒ₄
（四臭化炭素）の炭素含有ガスから選ばれた１種類の炭
素含有ガス）の混合ガスを原料ガスとして用いて、トラ
ップ層としてカーボン導入Ｓｉ層１９をＳｉＧｅ層１７
上に選択的に、基板温度５７４℃でエピタキシャル成長
させる。このカーボン導入層１９の膜厚は例えば５０Å
（５nm）とし、カーボン濃度は例えば２×１０²⁰cm^-3と
する。

【００３４】次にこのカーボン導入Ｓｉ層１９上にＳｉ
Ｈ₄ ガスを原料ガスとして用いてキャップＳｉ層（ノン
・ドープＳｉ層とも称する。）２１を例えば、５０Å
（５nm）エピタキシャル成長させる（図１（Ｂ））。

【００３５】次に熱酸化によりゲート酸化膜２３をキャ
ップＳｉ層２１上に例えば５０Å（５nm）の膜厚で形成
する。その後、ゲート酸化膜２３上に既知の技術を用い
てポリシリコンを例えば３０００Å（３００nm）の膜厚
に堆積させ、ゲート電極２５をこのポリシリコン層のパ
ターニングにより形成する（図１（Ｃ））。

【００３６】その後、サイドウォール、主電極領域（ソ
ース領域、ドレイン領域）、層間膜、コンタクト、メタ
ル配線、その他所要の処理を行って、ＳｉＧｅｐＭＯＳ
ＦＥＴを完成させる。

【００３７】以上の方法により作成したＳｉＧｅｐＭＯ
ＳＦＥＴのバッファ−Ｓｉ層１５中にはカーボン（Ｃ）
が導入されていないため、アクセプタ不純物であるボロ
ンの活性化率はほぼ１００％となり、ボロンは格子位置
に収まり、正孔を生成する。このため、ＦＥＴのしきい
値電圧を制御することができ、またＳｉＧｅ層１７のチ
ャネル形成領域を制御することもできる。また、カーボ
ンを導入したＳｉ層１９を設けている。このカーボンが
ゲ−ト酸化膜２３の形成時に発生するインタースティシ
ャル原子（侵入原子）のトラップとして働くため、侵入
原子がバッファーＳｉ層１５にまで拡散されない。この
ためボロンの増速拡散を防ぐことができる。したがって
チャネル領域であるＳｉＧｅ層１７には不純物がないた
め、移動度が低下することもなくなる。よってＳｉＧｅ
チャネル層での高速性すなわちＦＥＴの高速動作を保つ
ことができる。また、カーボン導入Ｓｉ層１９上にキャ
ップＳｉ層２１を設けてあり、これによりゲート酸化時
にカーボン導入Ｓｉ層１９を酸化することを防ぎ、ゲー
ト酸化膜２３中へカーボンが入り込むのを防ぐことがで
きる。このためゲート酸化膜２３とキャップＳｉ層２１
間の界面準位の変動を抑えられるため、ＦＥＴのしきい
値電圧の変動もなくなる。

【００３８】＜第２の実施の形態＞第２の実施の形態と
して、ＳｉＧｅｐＭＯＳＦＥＴのアクティブ領域上の層
構造が第１の実施の形態とは少し異なる例を挙げる。図
２はこの装置の製造工程を概略的に表している断面図で
ある。

【００３９】まず、第１の実施の形態と同様にして、Ｓ
ｉ基板１１上に、既知の技術を用いてアクティブ領域１
３を形成する（図２（Ａ））。次に、基板１１を熱処理
した後、例えばＵＨＶ−ＣＶＤ装置を用いて基板１１の
アクティブ領域１３上にボロンを不純物として含有する
バッファーＳｉ層１５を選択的に、エピタキシャル成長
させる。この場合、基板温度を例えば５７４℃とし、ま
た、ＳｉＨ₄ ガスおよびＢ₂ Ｈ₆ ガスの混合ガスを原料
ガスとして用いる。バッファ−Ｓｉ層１５の膜厚は例え
ば１００Å（１０nm）とし、ボロン濃度は例えば１０¹⁸
（cm^-3）とする。

【００４０】次にこの例ではＳｉＨ₄ ガスおよび、例え
ばアセチレンガス（アセチレン、メタン、エタン、プロ
パン、ＣＣｌ₄ （四塩化炭素）およびＣＢｒ₄ （四臭化
炭素）の炭素含有ガスから選ばれた１種類のカーボン含
有ガス）の混合ガスを用いて、トラップ層１９をバッフ
ァーＳｉ層１５上に選択的に、例えば基板温度５７４℃
でエピタキシャル成長させる。このカーボン導入層１９
の膜厚は例えば５０Å（５nm）とし、カーボン濃度は例
えば２×１０²⁰（cm^-3）とする。ここでは、このトラッ
プ層１９はカーボン（Ｃ）含有Ｓｉ層であるのでカーボ
ン（Ｃ）導入Ｓｉ層ともいう。

【００４１】次にこのカーボン導入Ｓｉ層１９上に、原
料ガスとしてＳｉＨ₄ ガスおよびＧｅＨ₄ ガスの混合ガ
スを用いてチャネル層（ＳｉＧｅ層）１７を選択的に、
例えば基板温度５７４℃でエピタキシャル成長させる。
ＳｉＧｅ層１７の膜厚は例えば１００Å（１０nm）と
し、ＳｉＧｅ層１７中のＧｅ濃度は例えば原子数比Ｓ
ｉ：Ｇｅ＝３：１となるようにする。

【００４２】次にこのＳｉＧｅ層１７上に原料ガスＳｉ
Ｈ₄ ガスを用いてキャップＳｉ層２１を例えば、膜厚５
０Å（５nm）でエピタキシャル成長させる（図２
（Ｂ））。

【００４３】次に熱酸化によりゲート酸化膜２３をキャ
ップＳｉ層２１上に例えば５０Å（５nm）の膜厚で形成
する。その後、既知の技術を用いてポリシリコンを例え
ば３０００Å（３００nm）の膜厚でゲ−ト酸化膜２３上
に堆積させ、このポリシリコン層をパターニングしてゲ
ート電極２５を形成する（図２（Ｃ））。

【００４４】その後、サイドウォール、主電極領域（ソ
ースおよびドレイン領域）、層間膜、コンタクト、メタ
ル配線、その他所要の処理を行って、ＳｉＧｅｐＭＯＳ
ＦＥＴを完成させる。

【００４５】以上の方法により作成したＳｉＧｅｐＭＯ
ＳＦＥＴのバッファ−Ｓｉ層１５中にはカーボンが導入
されていないため、アクセプタ不純物であるボロンの活
性化率はほぼ１００％となり、ボロンは格子位置に収ま
り、正孔を生成する。このため、ＦＥＴのしきい値電圧
を制御することができ、またＳｉＧｅ層１７のチャネル
形成領域を制御することもできる。また、カーボンを導
入したＳｉ層１９を設けている。このカーボンがゲ−ト
酸化膜２３の形成時に発生する侵入原子のトラップとし
て働くため、侵入原子がバッファーＳｉ層１５にまで拡
散されない。このためボロンの増速拡散を防ぐことがで
きる。したがってチャネル領域であるＳｉＧｅ層１７に
は不純物がないため、移動度が低下することもなくな
る。よってＳｉＧｅチャネルの高速性を保つ、すなわち
ＦＥＴの高速動作を保つことができる。また、ＳｉＧｅ
層１７上にキャップＳｉ層２１を設けてあり、これによ
りゲート酸化時にＳｉＧｅ層１７を酸化することを防
ぎ、ゲート酸化膜２３中へＧｅが入り込むのを防ぐこと
ができる。

【００４６】＜第３の実施の形態＞第３の実施の形態と
して、基板のアクティブ領域上の層構造がバッファ−層
とＳｉＧｅ層とキャップＳｉ層の３層からなっている例
を説明する。図３は基板１１にアクティブ領域１３を形
成した後、バッファー層１５、ＳｉＧｅ層１７、キャッ
プ層２１を順次好適な方法でエピタキシャル成長させ、
その後、既知のプロセスを用いてゲート電極２５を形成
した構造体の断面図である。また、ＳｉＧｅ層１７とキ
ャップ層２１との界面にカーボン２７が導入されている
構造体を図３（Ａ）および図３（Ｂ）で示し、バッファ
ー層１５とＳｉＧｅ層１７との界面にカーボン２７が導
入されている構造体を図３（Ｃ）および図３（Ｄ）で示
している。

【００４７】図３（Ａ）に示す構造体はＳｉＧｅ層１７
とキャップ層２１間の界面のキャップ層２１側にカーボ
ン２７を存在させ、図３（Ｂ）に示す構造体はＳｉＧｅ
層１７側にカーボン２７を存在させている。ただし、図
３（Ａ）および図３（Ｂ）のいずれの構造体も同等の作
用および効果をもち、よってカーボン２７はＳｉＧｅ層
１７とキャップ層２１の両層にまたがって存在していて
もよい。また、図３（Ｃ）に示す構造体はバッファー層
１５とＳｉＧｅ層１７との界面のＳｉＧｅ層１７側にカ
ーボン２７を存在させ、図３（Ｄ）に示す構造体はバッ
ファー層１５側にカーボン２７を存在させている。この
場合も図３（Ａ）および図３（Ｂ）の場合と同様の理由
からカーボン２７をバッファー層１５とＳｉＧｅ層１７
の両層にまたがって存在させてもよい。

【００４８】このように用いられているカーボン２７も
第１および第２の実施の形態と同様に侵入原子のトラッ
プとなり、侵入原子の拡散を防ぐ役割を果たす。また、
キャップ層２１によってゲート酸化膜２３中に不純物が
入り込むのを防ぐことができる。

【００４９】＜第４の実施の形態＞第４の実施の形態と
して、ＭＯＳＦＥＴ自体の構造が上述した実施の形態と
は少し異なる例を挙げる。図４はこの装置の製造工程を
概略的に表している断面図である。

【００５０】まず、第１の実施の形態と同様にして、Ｓ
ｉ基板１１上に、既知の技術を用いてアクティブ領域１
３を形成する（図４（Ａ））。次に、基板１１を熱処理
した後、例えばＵＨＶ−ＣＶＤ装置を用いてバッファー
Ｓｉ層１５をアクティブ領域１３上に選択的にエピタキ
シャル成長させる。この場合、基板温度を例えば５７４
℃とし、またＳｉＨ₄ ガスおよびＢ₂ Ｈ₆ ガスの混合ガ
スを原料ガスとして用いる。バッファ−Ｓｉ層１５の膜
厚は例えば１００Å（１０nm）とし、ボロン濃度は例え
ば１０¹⁸（cm^-3）とする。

【００５１】次にこの例ではＳｉＨ₄ ガスおよび、例え
ばアセチレンガス（アセチレン、メタン、エタン、プロ
パン、ＣＣｌ₄ （四塩化炭素）および、ＣＢｒ₄ （四臭
化炭素）の炭素含有ガスから選ばれた１種類の炭素含有
ガス）の混合ガスを原料ガスとして用いて、カーボン導
入Ｓｉ層１９をバッファーＳｉ層１５上に選択的に、例
えば基板温度５７４℃でエピタキシャル成長させる。こ
のカーボン導入Ｓｉ層１９の膜厚は例えば１００Å（１
０nm）とし、カーボン濃度は例えば２×１０²⁰（cm^-3）
とする。

【００５２】次にこのカーボン導入Ｓｉ層１９上に原料
ガスとしてＳｉＨ₄ ガスを用い、キャップＳｉ層２１を
例えば、１００Å（１０nm）の膜厚でエピタキシャル成
長させる（図４（Ｂ））。

【００５３】次に熱酸化によりゲート酸化膜２３をキャ
ップＳｉ層２１上に例えば１００Å（１０nm）の膜厚で
形成する。その後、既知の技術を用いてポリシリコンを
例えば３０００Å（３００nm）の膜厚でゲ−ト酸化膜２
３上に堆積させ、このポリシリコン層をパターニングす
ることによりゲート電極２５を形成する（図４
（Ｃ））。

【００５４】その後、サイドウォール、主電極領域（ソ
ースおよびドレイン領域）、層間膜、コンタクト、メタ
ル配線、その他所要の処理を行って、ＭＯＳＦＥＴを完
成させる。

【００５５】以上の方法により作成したＭＯＳＦＥＴの
バッファ−Ｓｉ層１５中にはカーボンが導入されていな
いため、アクセプタ不純物であるボロンの活性化率はほ
ぼ１００％となり、ボロンは格子位置に収まり、正孔を
生成する。このため、しきい値電圧を制御することがで
きる。また、カーボンを導入したＳｉ層１９を設けてい
る。このカーボンがゲ−ト酸化膜２３の形成時に発生す
る侵入原子のトラップとして働くため、侵入原子がバッ
ファーＳｉ層１５にまで拡散されない。このためボロン
の増速拡散を防ぐことができる。また、カーボン導入層
１９上にキャップＳｉ層２１を設けてあり、これにより
ゲート酸化時にカーボン導入層１９を酸化することを防
ぎ、ゲート酸化膜２３中へカーボンが入り込むのを防ぐ
ことができる。

【００５６】＜第５の実施の形態＞第５の実施の形態と
して、基板のアクティブ領域上の層構造がバッファ−層
およびキャップＳｉ層の２層からなっている例を説明す
る。図５は基板１１にアクティブ領域１３を形成した
後、バッファー層１５およびキャップ層２１を順次好適
な方法でエピタキシャル成長させ、その後、既知のプロ
セスを用いてゲート電極２５を形成した構造体の断面図
である。また、バッファー層１５とキャップ層２１との
界面にカーボン２７が導入されている構造体を図５
（Ａ）および図５（Ｂ）で示している。

【００５７】図５（Ａ）で示す構造体はバッファー層１
５とキャップ層２１の界面のキャップ層２１側にカーボ
ン２７を存在させ、図５（Ｂ）の構造体はバッファー層
１５側にカーボン２７を存在させている。ただし、図５
（Ａ）および図５（Ｂ）の構造体は同等の作用および効
果をもち、よってカーボン２７はバッファー層１５とキ
ャップ層２１の両層にまたがって存在していてもよいこ
ととする。

【００５８】このように用いられているカーボン２７も
上述した実施の形態と同様に侵入原子のトラップとな
り、侵入原子の拡散を防ぐ役割を果たす。また、キャッ
プ層２１によってゲート酸化膜２３中に不純物が入り込
むのを防ぐことができる。

【００５９】

【発明の効果】このように、半導体基板上にボロン
（Ｂ）を不純物として含有するバッファー層と、このバ
ッファー層の上側に設けられたチャネル層と、チャネル
層の上側に設けられていて上面にゲート酸化膜が形成さ
れるべきキャップ層とを具えるＭＯＳＦＥＴ用の下地に
おいて、トラップ原子であるカーボン（Ｃ）を含むトラ
ップ層をチャネル層に隣接させて、介在してあることに
より、このカーボン原子がゲート酸化膜形成時にゲート
酸化膜とキャップ層との界面に発生し、下層へ拡散する
インタースティシャル原子のトラップとなり、不純物で
あるボロンが導入されているバッファー層へのインター
スティシャル原子の拡散を抑えることができる。よって
このインタースティシャル原子の存在によって引き起こ
されるボロンのチャネル層にまでおよぶ増速拡散が抑え
られる。したがって、チャネル層にキャリア移動度が高
い材料を用いている場合には、その高速性というチャネ
ル特性を保ち、したがってＦＥＴの高速動作を担保する
ことができる。

【００６０】また、バッファー層とカーボン導入層とは
分離されているためバッファー層内へカーボンが侵入す
ることはなく、ボロンの活性化率をほぼ１００％に保つ
ことができる。このため、十分ＦＥＴのしきい値電圧を
制御することができる。

【００６１】また、キャップ層内には不純物を導入して
いないため、ゲート酸化膜形成時にゲート酸化膜中に不
純物が混入し、ゲート酸化膜とその下に位置する層との
界面の界面隼位が変動し、ＦＥＴのしきい値電圧を変動
させてしまうような事態を避けることができ、いっそう
ＦＥＴのしきい値電圧を制御しやすくなる。

【００６２】また、カーボンはカーボン導入層として導
入する代わりにバッファー層とチャネル層との界面、あ
るいはチャネル層とキャップ層との界面に存在させても
よい。

【００６３】また、半導体基板上にボロンを不純物とし
て含有するバッファー層と、このバッファー層の上側に
設けられていて上面にゲート酸化膜が形成されるべきキ
ャップ層とを具えるＭＯＳＦＥＴ用の下地において、バ
ッファー層とキャップ層との間にトラップ層としてカー
ボン導入層を設けてもよい。

【００６４】また、バッファー層とキャップ層との界面
にカーボンを存在させてもよい。

【図面の簡単な説明】

【図１】（Ａ）〜（Ｃ）は第１の実施の形態の説明に供
する概略的な工程図である。

【図２】（Ａ）〜（Ｃ）は第２の実施の形態の説明に供
する概略的な工程図である。

【図３】（Ａ）〜（Ｄ）は第３の実施の形態の説明に供
する特徴的な概略断面図である。

【図４】（Ａ）〜（Ｃ）は第４の実施の形態の説明に供
する概略的な工程図である。

【図５】（Ａ）および（Ｂ）は第５の実施の形態の説明
に供する特徴的な概略断面図である。

【符号の説明】

１１：（Ｓｉ）基板１２：分離領域１３：アクティブ領域１５：バッファー（Ｓｉ）層１７：チャネル層（ＳｉＧｅ層）１９：トラップ層（カーボン導入（Ｓｉ）層）２１：キャップ層（ノン・ドープＳｉ層）２３：ゲート酸化膜２５：ゲート電極２７：カーボン

Claims

【特許請求の範囲】

【請求項１】半導体基板上にボロン（Ｂ）を不純物と
して含有するバッファー層と、該バッファー層の上側に
設けられたチャネル層と、該チャネル層の上側に設けら
れたキャップ層と、該キャップ層上に順次に設けられた
ゲート酸化膜およびゲート電極とを具えるＭＯＳ型電界
効果トランジスタにおいて、前記チャネル層に隣接させて、トラップ層として、カー
ボン（Ｃ）導入層を介在させてあることを特徴とするＭ
ＯＳ型電界効果トランジスタ。
【請求項２】請求項１に記載のＭＯＳ型電界効果トラ
ンジスタにおいて、前記トラップ層を前記チャネル層とキャップ層との間に
設けたことを特徴とするＭＯＳ型電界効果トランジス
タ。
【請求項３】請求項１に記載のＭＯＳ型電界効果トラ
ンジスタにおいて、前記トラップ層を前記バッファー層とチャネル層との間
に設けたことを特徴とするＭＯＳ型電界効果トランジス
タ。
【請求項４】請求項１に記載のＭＯＳ型電界効果トラ
ンジスタにおいて、前記半導体基板をシリコン（Ｓｉ）基板とし、前記バッ
ファー層をボロン（Ｂ）含有シリコン層とし、前記チャ
ネル層をシリコンゲルマニウム（ＳｉＧｅ）層とし、前
記キャップ層をノン・ドープシリコン層とし、前記トラ
ップ層をカーボン（Ｃ）導入シリコン層とすることを特
徴とするＭＯＳ型電界効果トランジスタ。
【請求項５】半導体基板上にボロン（Ｂ）を不純物と
して含有するバッファー層と、該バッファー層の上側に
設けられたチャネル層と、該チャネル層の上側に設けら
れたキャップ層と、該キャップ層上に順次設けられたゲ
ート酸化膜およびゲート電極とを具えるＭＯＳ型電界効
果トランジスタにおいて、前記バッファー層とチャネル層との界面にカーボン
（Ｃ）が存在していることを特徴とするＭＯＳ型電界効
果トランジスタ。
【請求項６】半導体基板上にボロン（Ｂ）を不純物と
して含有するバッファー層と、該バッファー層の上側に
設けられたチャネル層と、該チャネル層の上側に設けら
れたキャップ層と、該キャップ層上に順次設けられたゲ
ート酸化膜およびゲート電極とを具えるＭＯＳ型電界効
果トランジスタにおいて、前記チャネル層とキャップ層との界面にカーボン（Ｃ）
が存在していることを特徴とするＭＯＳ型電界効果トラ
ンジスタ。
【請求項７】請求項５または請求項６に記載のＭＯＳ
型電界効果トランジスタにおいて、前記半導体基板をシリコン（Ｓｉ）基板とし、前記バッ
ファー層をボロン（Ｂ）含有シリコン層とし、前記チャ
ネル層をシリコンゲルマニウム（ＳｉＧｅ）層とし、前
記キャップ層をノン・ドープシリコン層とすることを特
徴とするＭＯＳ型電界効果トランジスタ。
【請求項８】請求項２に記載のＭＯＳ型電界効果トラ
ンジスタを製造するにあたり、前記半導体基板のアクティブ領域上に前記バッファー層
を形成する工程と、前記バッファー層上に前記チャネル層を形成する工程
と、前記チャネル領域上にトラップ層としてカーボン（Ｃ）
導入層を形成する工程と、前記トラップ層上に前記キャップ層を形成する工程と、前記キャップ層上に前記ゲート酸化膜および該ゲート酸
化膜上に前記ゲート電極を順次に形成する工程とを含む
ことを特徴とするＭＯＳ型電界効果トランジスタの製造
方法。
【請求項９】請求項８に記載のＭＯＳ型電界効果トラ
ンジスタの製造方法において、前記半導体基板をシリコン（Ｓｉ）基板とした場合に、
前記カーボン（Ｃ）導入層を形成するための原料ガス
を、ＳｉＨ₄ ガスと、アセチレン、メタン、エタン、プロパン、ＣＣｌ₄ （四
塩化炭素）および、ＣＢｒ₄ （四臭化炭素）のカーボン
含有ガスから選ばれた１種類のカーボン含有ガスとの混
合ガスとすることを特徴とするＭＯＳ電界効果トランジ
スタの製造方法。
【請求項１０】請求項３に記載のＭＯＳ型電界効果ト
ランジスタを製造するにあたり、前記半導体基板のアクティブ領域上に前記バッファー層
を形成する工程と、前記バッファー層上にトラップ層としてカーボン（Ｃ）
導入層を形成する工程と、前記トラップ層上に前記チャネル層を形成する工程と、前記チャネル層上に前記キャップ層を形成する工程と、前記キャップ層上に前記ゲート酸化膜および該ゲート酸
化膜上に前記ゲート電極を順次に形成する工程とを含む
ことを特徴とするＭＯＳ型電界効果トランジスタの製造
方法。
【請求項１１】請求項１０に記載のＭＯＳ型電界効果
トランジスタの製造方法において、前記半導体基板をシリコン（Ｓｉ）基板とした場合に、
前記カーボン（Ｃ）導入層を形成するための原料ガス
を、ＳｉＨ₄ ガスと、アセチレン、メタン、エタン、プロパン、ＣＣｌ₄ （四
塩化炭素）および、ＣＢｒ₄ （四臭化炭素）のカーボン
含有ガスから選ばれた１種類のカーボン含有ガスとの混
合ガスとすることを特徴とするＭＯＳ電界効果トランジ
スタの製造方法。
【請求項１２】半導体基板上にボロン（Ｂ）を不純物
として含むバッファー層と、該バッファー層の上側に設
けられたキャップ層と該キャップ層上に順次に設けられ
ているゲート酸化膜およびゲート電極とを具えるＭＯＳ
型電界効果トランジスタにおいて、前記バッファー層と前記キャップ層との間に、トラップ
層として、カーボン導入層を介在させてあることを特徴
とするＭＯＳ型電界効果トランジスタ。
【請求項１３】請求項１２に記載のＭＯＳ型電界効果
トランジスタにおいて、前記半導体基板をシリコン（Ｓｉ）基板とし、前記バッ
ファー層をボロン（Ｂ）含有シリコン層とし、前記キャ
ップ層をノン・ドープシリコン層とし、前記トラップ層
をカーボン（Ｃ）導入シリコン層とすることを特徴とす
るＭＯＳ型電界効果トランジスタ。
【請求項１４】請求項１２に記載のＭＯＳ型電界効果
トランジスタを製造するにあたり、前記半導体基板のアクティブ領域上に前記バッファー層
を形成する工程と、前記バッファー層上にトラップ層としてカーボン導入層
を形成する工程と、前記トラップ層上に前記キャップ層を形成する工程と、前記キャップ層上に前記ゲート酸化膜および該ゲート酸
化膜上に前記ゲート電極を順次に形成する工程とを含む
ことを特徴とするＭＯＳ型電界効果トランジスタの製造
方法。
【請求項１５】請求項１２に記載のＭＯＳ型電界効果
トランジスタの製造方法において、前記半導体基板をシリコン（Ｓｉ）基板とした場合に、
前記カーボン（Ｃ）導入層を形成するための原料ガス
を、ＳｉＨ₄ ガスと、アセチレン、メタン、エタン、プロパン、ＣＣｌ₄ （四
塩化炭素）および、ＣＢｒ₄ （四臭化炭素）のカーボン
含有ガスから選ばれた１種類のカーボン含有ガスとの混
合ガスとすることを特徴とするＭＯＳ電界効果トランジ
スタの製造方法。
【請求項１６】半導体基板上にボロン（Ｂ）を不純物
として含むバッファー層と、該バッファー層の上側に設
けられたキャップ層と、該キャップ層上に順次に設けら
れたゲート酸化膜およびゲート電極とを具えるＭＯＳ型
電界効果トランジスタにおいて、前記バッファー層と前記キャップ層との界面にカーボン
が存在していることを特徴とするＭＯＳ型電界効果トラ
ンジスタ。
【請求項１７】請求項１６に記載のＭＯＳ型電界効果
トランジスタにおいて、前記半導体基板をシリコン（Ｓｉ）基板とし、前記バッ
ファー層をボロン（Ｂ）含有シリコン層とし、前記キャ
ップ層をノン・ドープシリコン層とすることを特徴とす
るＭＯＳ型電界効果トランジスタ。