JP2000243946A

JP2000243946A - 半導体装置及び半導体装置の製造方法

Info

Publication number: JP2000243946A
Application number: JP11346561A
Authority: JP
Inventors: Naoharu Sugiyama; 直治杉山; Atsushi Kurobe; 篤黒部; Tsutomu Tezuka; 勉手塚; Koji Usuda; 宏治臼田; Tomohisa Mizuno; 智久水野; Tetsuo Hatakeyama; 哲夫畠山; Shinichi Takagi; 信一高木
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1998-12-24
Filing date: 1999-12-06
Publication date: 2000-09-08
Anticipated expiration: 2019-12-06
Also published as: JP3884203B2

Abstract

(57)【要約】【課題】通常のシリコン基板を用いることができ、し
かもＳｉＧｅ層の膜厚が薄くても良質な歪みシリコン結
晶層を形成することを可能にする。【解決手段】シリコン単結晶基板１１上に酸素が添加
された第１のシリコン結晶層１２を形成する工程と、第
１のシリコン結晶層１２上にシリコン・ゲルマニウム結
晶層１３を形成する工程と、シリコン・ゲルマニウム結
晶層１３上に第２のシリコン結晶層１４を形成する工程
と、熱処理により第２のシリコン結晶層１４に歪みを与
える工程とを有する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関する。

【０００２】

【従来の技術】半導体素子の高性能化に対しては、電子
の走行速度（移動度）を高めることが有効な手段の一つ
である。通常のシリコン単結晶では電子の移動度の上限
は物性的に決まっているが、近年、歪みを持つシリコン
結晶中では本来のシリコン結晶よりも電子の移動度が高
められることが報告されている。

【０００３】例えば、米国特許ＵＳＰ５，４６１，２４
３には、ＳＯＩ基板上に格子緩和したＳｉＧｅ層及び歪
みを有するＳｉ層を形成する技術が記載されている。

【０００４】

【発明が解決しようとする課題】しかしながら、上記技
術では、高価なＳＯＩ基板を用いるため、製造コストが
高くなるという問題があった。

【０００５】本発明の目的は、通常のシリコン基板を用
いることができ、しかも歪みを有する良質なシリコン結
晶層を得ることが可能な、半導体装置及び半導体装置の
製造方法を提供することにある。

【０００６】

【課題を解決するための手段】第１の発明に係る半導体
装置の製造方法は、シリコン単結晶基板上に酸素が添加
された第１のシリコン結晶層を形成する工程と、この第
１のシリコン結晶層上にシリコン・ゲルマニウム結晶層
（単結晶が好ましい）を形成する工程と、を有すること
を特徴とする。

【０００７】前記製造方法において、前記シリコン・ゲ
ルマニウム結晶層上に第２のシリコン結晶層（単結晶が
好ましい）を形成する工程と、熱処理により前記第２の
シリコン結晶層に歪みを与える工程と、をさらに有する
ことが好ましい。

【０００８】熱処理を行う前は、第１のシリコン結晶
層、シリコン・ゲルマニウム結晶層及び第２のシリコン
結晶層は、下地のシリコン単結晶基板の格子情報をほぼ
引き継いでおり、シリコン・ゲルマニウム結晶層は歪み
を内包している。このような構造に対して熱処理を行う
ことにより、第１のシリコン結晶層中に含有される酸素
が凝集して、シリコン基板とシリコン・ゲルマニウム結
晶層との間にシリコン酸化層が形成される。その結果、
シリコン・ゲルマニウム結晶層は歪みが緩和された結晶
状態（格子緩和された状態）となるとともに、第２のシ
リコン結晶層は歪みが内包された結晶状態になる。

【０００９】このような作用により、シリコン・ゲルマ
ニウム結晶層の膜厚が薄くても、十分に格子緩和された
シリコン・ゲルマニウム単結晶層を得ることができ、歪
みを内包する良質のシリコン単結晶層を得ることができ
る。

【００１０】なお、第１のシリコン結晶層中に含有され
る酸素の濃度（原子組成比）は１％以上が好ましく、濃
度の上限は半導体としての性質を失わない程度にするこ
とが好ましい。酸素濃度が２０％よりも高い場合には、
結晶性は保持されるが、第１のシリコン結晶層表面の凹
凸が顕著になり、平坦性が損なわれるため、第１のシリ
コン結晶層の酸素濃度は２０％以下にすることが好まし
い。また、より平坦性を良好にするために、好ましくは
酸素濃度を１５％以下、より好ましくは酸素濃度を１２
％以下とする。

【００１１】第２の発明に係る半導体装置は、シリコン
単結晶基板上に形成された酸素が添加された第１のシリ
コン結晶層と、この第１のシリコン結晶層上に形成され
たシリコン・ゲルマニウム結晶層（単結晶が好ましい）
と、このシリコン・ゲルマニウム結晶層上に形成された
歪みを有する第２のシリコン結晶層（単結晶が好まし
い）と、を有することを特徴とする。

【００１２】第３の発明に係る半導体装置は、シリコン
単結晶基板上に形成された第１のシリコン結晶層と、こ
の第１のシリコン結晶層上に形成されたシリコン・ゲル
マニウム結晶層（単結晶が好ましい）と、このシリコン
・ゲルマニウム結晶層上に形成された歪みを有する第２
のシリコン結晶層（単結晶が好ましい）とを有し、前記
第１のシリコン結晶層は、酸素が添加されたシリコン結
晶層間にＮ型又はＰ型の不純物が添加されたシリコン結
晶層が形成されたものであることを特徴とする。

【００１３】第２及び第３の発明では、シリコン・ゲル
マニウム結晶層が酸素が添加された第１のシリコン結晶
層上に形成されているため、シリコン・ゲルマニウム結
晶層の歪みを緩和するための転位等を第１のシリコン結
晶層によって吸収することができる。したがって、シリ
コン・ゲルマニウム結晶層の膜厚がある程度薄くても、
転位等の貫通を抑制することができ、十分に格子緩和さ
れたシリコン・ゲルマニウム結晶層を得ることができる
とともに、歪みを内包する良質のシリコン結晶層を得る
ことができる。

【００１４】また、酸素が添加された第１のシリコン結
晶層のバンドギャップが広いことから、ＳＯＩ構造と同
様に素子の容量を低減することも可能である。

【００１５】さらに、第３の発明では、不純物が添加さ
れたシリコン結晶層によって下地のポテンシャルを固定
することができ、ショートチャネル効果を有効に防止す
ることができる。

【００１６】なお、第１のシリコン結晶層中に含有され
る酸素の濃度（原子組成比）については、第１の発明と
同様である。

【００１７】第４の発明に係る半導体装置は、シリコン
単結晶基板上に形成された酸素が添加された第１のシリ
コン結晶層と、この第１のシリコン結晶層上に形成さ
れ、酸素が添加されたシリコン結晶層と酸素が添加され
ていないシリコン結晶層とが交互に積層された積層シリ
コン層と、この積層シリコン層上に形成されたシリコン
・ゲルマニウム結晶層（単結晶が好ましい）と、このシ
リコン・ゲルマニウム結晶層上に形成された歪みを有す
る第２のシリコン結晶層（単結晶が好ましい）とを有す
ることを特徴とする。

【００１８】前記積層シリコン層を構成する酸素が添加
されていないシリコン結晶層の少なくとも一部の層に
は、Ｎ型又はＰ型の不純物が添加されているようにして
もよい。

【００１９】前記積層シリコン層を構成する酸素が添加
されていないシリコン結晶層の少なくとも一部の層に
は、ゲルマニウムが添加されているようにしてもよい。

【００２０】第４の発明では、シリコン・ゲルマニウム
結晶層が積層シリコン層上に形成されているため、シリ
コン・ゲルマニウム結晶層の歪みを緩和するための転位
等を超格子構造の積層シリコン層によって吸収すること
ができる。したがって、先の発明と同様、シリコン・ゲ
ルマニウム結晶層の膜厚がある程度薄くても、転位等の
貫通を抑制することができ、十分に格子緩和されたシリ
コン・ゲルマニウム結晶層を得ることができるととも
に、歪みを内包する良質のシリコン結晶層を得ることが
できる。

【００２１】また、積層シリコン層を構成する酸素が添
加されていないシリコン結晶層の少なくとも一部の層に
不純物を添加することにより、先の発明と同様、不純物
が添加された層によって下地のポテンシャルを固定する
ことができ、ショートチャネル効果を有効に防止するこ
とができる。

【００２２】なお、第１のシリコン結晶層中に含有され
る酸素の濃度（原子組成比）については、第１の発明と
同様である。

【００２３】また、本願では、さらに以下の半導体装置
の製造方法Ａ及び製造方法Ｂを提供している。

【００２４】製造方法Ａは、シリコン単結晶基板の上方
にシリコン・ゲルマニウム結晶層を形成する工程と、酸
化性雰囲気で熱処理を行うことにより、前記シリコン単
結晶基板と前記シリコン・ゲルマニウム結晶層との間に
第１のシリコン酸化層を形成するとともに前記シリコン
・ゲルマニウム結晶層上に第２のシリコン酸化層を形成
し、かつ、前記シリコン・ゲルマニウム結晶層の膜厚を
薄くするとともに前記シリコン・ゲルマニウム結晶層中
のゲルマニウム濃度を増加させる工程と、を有すること
を特徴とする。

【００２５】製造方法Ａにおいて、前記酸化性雰囲気で
熱処理を行う際に、前記シリコン単結晶基板と前記シリ
コン・ゲルマニウム結晶層との間に、シリコン酸化層又
は酸素が添加されたシリコン層が形成されていることが
好ましい。

【００２６】酸化性雰囲気で熱処理を行うことにより、
第１及び第２のシリコン酸化層が形成される（熱処理を
行う前にシリコン酸化層がすでに存在する場合には、膜
厚が増加した第１及び第２のシリコン酸化層が形成され
る）。シリコン・ゲルマニウム結晶層上のみならず、シ
リコン単結晶基板とシリコン・ゲルマニウム結晶層との
間にシリコン酸化層が形成されるのは、酸化性雰囲気で
熱処理を行うことにより、シリコン・ゲルマニウム結晶
層中を酸素が輸送されるためである。

【００２７】第１及び第２のシリコン酸化層が形成され
るため、シリコン・ゲルマニウム結晶層の膜厚は薄くな
る。また、第１及び第２のシリコン酸化層中にはゲルマ
ニウムがほとんど存在せず、第１及び第２のシリコン酸
化層がゲルマニウムの拡散を抑制する障壁として機能す
る。これらの理由により、第１及び第２のシリコン酸化
層に挟まれたシリコン・ゲルマニウム結晶層中のゲルマ
ニウム濃度が上昇することになる。よって、シリコン酸
化層上に、膜厚が薄くゲルマニウム濃度の高い、高品質
のシリコン・ゲルマニウム結晶層を形成することができ
る。

【００２８】製造方法Ｂは、シリコン単結晶基板上にシ
リコン・ゲルマニウム結晶層を形成する工程と、酸化性
雰囲気で熱処理を行うことにより、前記シリコン・ゲル
マニウム結晶層内に第１のシリコン酸化層を形成すると
ともに前記シリコン・ゲルマニウム結晶層上に第２のシ
リコン酸化層を形成し、かつ、前記第１のシリコン酸化
層と前記第２のシリコン酸化層との間のシリコン・ゲル
マニウム結晶層中のゲルマニウム濃度を増加させる工程
と、を有することを特徴とする。

【００２９】製造方法Ｂにおいて、前記酸化性雰囲気で
熱処理を行う際に、前記シリコン・ゲルマニウム結晶層
内に、シリコン酸化層又は酸素が添加されたシリコン層
が形成されていることが好ましい。

【００３０】この製造方法Ｂにおいても、前記製造方法
Ａと同様、シリコン酸化層上に、膜厚が薄くゲルマニウ
ム濃度の高い、高品質のシリコン・ゲルマニウム結晶層
を形成することができる。

【００３１】前記製造方法Ａ及びＢにおいて、前記第２
のシリコン酸化層を除去して前記シリコン・ゲルマニウ
ム結晶層の表面を露出させる工程と、露出したシリコン
・ゲルマニウム結晶層上に歪みを有するシリコン結晶層
を形成する工程と、をさらに有するようにしてもよい。

【００３２】

【発明の実施の形態】以下、本発明の実施形態を図面を
参照して説明する。

【００３３】［実施形態１］本発明の第１の実施形態に
ついて、図１を参照して説明する。

【００３４】まず、（１００）方位を結晶面に持つシリ
コン単結晶基板１１上に、酸素を２％含有するＳｉ結晶
層１２を堆積する（図１（ａ））。

【００３５】この酸素含有シリコン結晶層１２の成膜
は、到達真空度が１０^-8Ｐａの超高真空容器で構成され
る超高真空ＣＶＤ装置により行う。この装置の構成につ
いては、特願平７−２４５２３６に詳しいが、その概略
について以下説明する。真空中で保持される基板の裏側
には基板を加熱するためのグラファイト製基板加熱ヒー
ターが設置されており、シリコン基板を１０００℃まで
加熱することが可能である。さらに、基板表面側には気
体分子原料を熱分解するための補助ヒーターが設けられ
ている。この外部ヒーターの働きにより、基板温度が低
く、基板表面での原料分解が起こらない条件でも、分解
した原料を基板に供給することが可能であり、低温での
膜成長を促進することが可能である。

【００３６】この装置を利用した具体的な成膜条件は、
基板温度を６００℃とし、シリコン薄膜成長の原料とし
てジシラン（Ｓｉ₂Ｈ₆）ガスを用い、原料ガスの分圧
を２０ｍＰａとした。また、酸素原子をシリコン薄膜中
に混入させるために、成膜雰囲気に酸素ガスを１％含む
ヘリウムガスを導入した。このときのヘリウムの分圧は
１０ｍＰａであり、酸素の分圧は０．１ｍＰａであった
と推定される。また、基板表面側の外部ヒーターを１８
００℃に加熱した。この状態で５０分間の成膜を行うこ
とにより、シリコン結晶中に２％の酸素原子を含む膜厚
４０ｎｍの酸素含有シリコン結晶層１２を得ることがで
きた。この酸素含有シリコン結晶層１２は、下地のシリ
コン単結晶基板１１の格子情報を引き継ぐ程度に良質な
単結晶層である。

【００３７】酸素含有シリコン結晶層１２の形成が終了
した後、酸素・ヘリウム混合ガスの供給を停止する。さ
らに、外部ヒーターの温度を下げて、新たにゲルマン
（ＧｅＨ₄）ガスを導入することにより、ＳｉＧｅ結晶
層の薄膜成長を行う。このときの成膜条件は、基板温度
６００℃、ジシラン分圧２０ｍＰａ、ゲルマン分圧４５
ｍＰａとした。７分間の成膜により、Ｇｅ組成比２０
％、厚さ１００ｎｍのＳｉＧｅ結晶層１３が得られた。
得られたＳｉＧｅ結晶層１３は、歪みが加わった状態で
保持されている。ＳｉＧｅ結晶層１３の成膜終了後に、
ゲルマンガスの供給を停止し、基板温度６００℃、ジシ
ランガス分圧８ｍＰａの成膜条件でシリコン結晶層の成
長を行い、厚さ２０ｎｍのシリコン結晶層１４を形成し
た（図１（ｂ））。

【００３８】本実施形態では、外部ヒーターを利用して
ジシランガスを一部分解し、これを基板表面に供給する
方法を採用しているが、外部ヒーターを利用せずに基板
表面での原料分解によって酸素含有シリコン層を成膜し
ようとすると、酸素含有シリコン層の成膜速度は０．１
ｎｍ／分にまで低下する。これは、基板表面が酸素原子
で覆われて不活性になり、ジシラン分子の分解が阻害さ
れるためと推定される。このとき、ジシランガスの分圧
を増加させて成膜速度を増加させることも可能である
が、基板温度が低い状態で大量のジシランガスを供給す
ると、成膜層が非晶質或いは多結晶になり易い。本発明
においては、酸素含有シリコン層１２上に形成されるＳ
ｉＧｅ１３層及びＳｉ層１４が、下地の単結晶基板の格
子情報を受け継いで単結晶層になることが重要である。

【００３９】なお、基板表面以外で原料ガスを分解して
成長を促進させる方法として、プラズマＣＶＤ法も有効
である。この場合も上述したのと同様、成膜層が多結晶
にならないようにすることが重要である。

【００４０】以上説明したような方法により、シリコン
単結晶基板１１上に、酸素含有Ｓｉ結晶層１２、ＳｉＧ
ｅ結晶層１３及びＳｉ結晶層１４（Ｓｉキャップ層）を
真空を破らずに連続的に形成する。この段階では、Ｓｉ
Ｇｅ結晶層１３は、下地のＳｉ結晶層１２の格子に整合
しており、内部に歪みを有している。

【００４１】このようにして形成した積層基板に対して
酸化炉で熱酸化処理を施す。この熱酸化処理工程は、通
常の半導体製造で用いられている熱酸化工程でよい。本
実施形態では、水蒸気を導入した酸化性雰囲気におい
て、９５０℃、３０分の条件で熱酸化を行った。この工
程により、酸素含有Ｓｉ結晶層１２内の酸素原子は凝縮
し、ＳｉＯ₂及びＳｉＯからなる非晶質のシリコン酸化
層が形成される。その結果、Ｓｉ基板１１上に、非晶質
ＳｉＯ_x層１５（厚さ３ｎｍ）、酸素をわずかに含むＳ
ｉ結晶層１２ａ（１６ｎｍ）、ＳｉＧｅ結晶層１３ａ
（１００ｎｍ）、Ｓｉ結晶層１４ａ（１０ｎｍ）、Ｓｉ
Ｏ₂層１６（２０ｎｍ）という積層構造が形成される
（図１（ｃ））。

【００４２】このように、熱処理を行うことによって、
ＳｉＧｅ結晶層１３ａは格子緩和し、本来のＳｉＧｅの
格子定数に近づく。一方、酸素をわずかに含むＳｉ結晶
層１２ａ及び表面側のＳｉ結晶層１４ａには格子歪みが
加わる。なお、加熱処理後のＳｉ結晶層にはＳｉＧｅ結
晶層からＧｅが拡散してきており、１％〜数％程度のＧ
ｅが含まれている。

【００４３】ＳｉＧｅ層１３ａの格子緩和の割合（熱工
程によって緩和したＳｉＧｅ層の垂直方向と水平方向の
格子定数の比）が熱工程を経る前に比べて十分でない場
合には、さらに熱処理を加えることが望ましい。この
時、酸化性ガスをわずかに含む不活性ガス雰囲気で熱処
理を行うことが有効である。具体的には、酸素ガスを
０．２％〜０．８％程度含む窒素ガス或いはアルゴンガ
ス雰囲気において、加熱温度を１２００℃程度まで上昇
させることにより、十分に格子緩和したＳｉＧｅ層を得
ることが可能である。また、熱酸化工程を一切行わず
に、酸素をわずかに含む不活性ガス雰囲気で１０００℃
以上の熱処理を加えることによってもＳｉＧｅ層の一部
を格子緩和させることが可能である。

【００４４】上述した熱処理における加熱温度の上限
は、Ｓｉの融点（１４５０℃程度）以下にする必要があ
るが、ＳｉＧｅの場合には加熱温度の上限はさらに低く
なる（具体的な温度範囲は、後述する実施形態４に記載
する）。

【００４５】なお、酸化性ガスをわずかに含む不活性ガ
ス雰囲気で加熱処理を行うのは、Ｓｉ結晶層表面にわず
かに酸化膜を残存させることにより、表面の平坦性を維
持するためである。

【００４６】ＳｉＧｅ層１３ａの格子緩和の割合は、Ｓ
ｉ層１４ａの厚さとＳｉＧｅ層１３ａの厚さの比等で変
化し、ＳｉＧｅ層が薄いＳｉ層で挟まれている場合、１
００％格子緩和したＳｉＧｅ層を得ることは困難であ
る。ただし、加熱処理の温度が１０５０℃よりも高く、
かつ加熱時間が１時間よりも長い場合には、ＳｉＧｅ層
中のＧｅがＳｉ層中に拡散する。そのため、Ｓｉ層の厚
さが薄い場合には、Ｓｉ層が無くなり、均質なＳｉＧｅ
層が得られる。

【００４７】なお、本実施形態では、酸素含有Ｓｉ層と
して厚さ４０ｎｍ、酸素濃度２％の層を形成したが、基
板温度、原料ガスの分圧等の成膜の条件を変化させるこ
とにより、厚さと濃度を自在に設定することが可能であ
る。酸素濃度を増加した場合は、酸素含有Ｓｉ層の上に
成長するＳｉ層の結晶性の劣化が問題となるが、酸素含
有Ｓｉ層の厚さを薄くすることにより、問題は回避でき
る。

【００４８】また、酸素濃度が高い場合は、酸素含有Ｓ
ｉ層の厚さが薄くてもアニール後にＳｉＯ_x層として十
分機能する層が得られる。具体的に利用できる酸素含有
Ｓｉ層の酸素濃度と厚さの関係を図６に示した。図６に
示すように、酸素濃度が高いほど、酸素含有Ｓｉ層の厚
さを薄くすることができる。ただし、酸素濃度が２０％
よりも高い場合には、結晶性は保持されるが、第１のシ
リコン結晶層表面の凹凸が顕著になり、平坦性が損なわ
れる。酸素含有Ｓｉ層上に酸素を含まないＳｉＧｅ層或
いはＳｉ層を成長させた場合でも、表面の平坦性は改善
されない。

【００４９】したがって、第１のシリコン結晶層の酸素
濃度は２０％以下にすることが好ましい。また、より平
坦性を良好にするために、好ましくは酸素濃度を１５％
以下、より好ましくは酸素濃度を１２％以下とする。ま
た、下限については１％以上とする。

【００５０】さらに、酸素含有Ｓｉ層の厚さが限りなく
薄く、実質的にＳｉの結晶層間に１．５×１０¹⁵ｃｍ^-2
程度の酸素原子が存在する層が形成できれば、ＳｉＧｅ
結晶層を格子緩和させ、最上層のＳｉ結晶層に歪を加え
ることが可能となる。

【００５１】［実施形態２］本発明の第２の実施形態に
ついて、図２〜図４を参照して説明する。

【００５２】図２に示した例では、シリコン単結晶基板
２１上に、酸素を１％含有するシリコン結晶層２２（厚
さ１μｍ）を形成し、続いてＧｅの組成比が２０％のＳ
ｉＧｅ結晶層２３（厚さ５００ｎｍ）を形成し、さらに
その上に歪みを有するシリコン結晶層２４（厚さ２０ｎ
ｍ）を形成している。これらの積層構造は、例えば第１
の実施形態における熱処理前の工程と同様の工程によっ
て形成することが可能であるが、第１の実施形態の場合
よりもＳｉＧｅ層２３の膜厚が厚いため、シリコン層２
４に歪み持たせることができる。

【００５３】図２に示した積層構造では、ＳｉＧｅ結晶
層２３の格子緩和に伴うエネルギーを酸素含有シリコン
層２２で吸収できるため、良質の歪みシリコン層２４を
得ることが可能である。また、本例では第１の実施形態
とは異なり、酸素含有シリコン層２２には高温熱処理工
程による酸素の凝集やシリコン酸化層の形成は生じてい
ない。この酸素含有シリコン層２２の禁制帯幅は通常の
シリコン結晶の禁制帯幅よりも広いため、絶縁体層上の
半導体層に素子を形成した場合と同様に、素子の容量を
低減できるという効果がある。

【００５４】図３に示した例は、図２に示した例に対し
てさらに、砒素（Ａｓ）をドーピングした層を設けてい
る。すなわち、シリコン単結晶基板２１上に、酸素を１
％含有するシリコン結晶層２２ａ（厚さ２μｍ）、砒素
を５×１０²⁰ｃｍ^-3の濃度でドーピングしたシリコン結
晶層２５（厚さ１００ｎｍ、酸素は添加されていな
い）、酸素を１％含有するシリコン結晶層２２ｂ（厚さ
１００ｎｍ）、Ｇｅの組成比が２０％のＳｉＧｅ結晶層
２３（厚さ５００ｎｍ）、歪みを有するシリコン結晶層
２４（厚さ２０ｎｍ）を順次積層した構造となってい
る。

【００５５】このような構造を用いることにより、砒素
をドーピングした層に対して電極を接続することがで
き、この電極を介して基板側の電位を固定させることが
できる。よって、電界効果型トランジスタのチャネルが
形成される層の電位を安定させることができるという効
果がある。

【００５６】図４に示した例は、図２に示した例に対し
てさらに、砒素をドーピングしたシリコン層（酸素を添
加していないシリコン結晶層）と酸素が添加されたシリ
コン層からなる超格子構造を設けている。すなわち、シ
リコン単結晶基板２１上に、酸素を１％含有するシリコ
ン結晶層２２（厚さ２μｍ）を形成する。続いて、砒素
（Ａｓ）を５×１０²⁰ｃｍ^-3の濃度でドーピングしたシ
リコン結晶層２６（厚さ２０ｎｍ）と、酸素を１％含有
するシリコン結晶層２７（厚さ２０ｎｍ）を、それぞれ
複数層づつ形成して超格子構造を形成する。さらに、超
格子構造の上に、Ｇｅの組成比が２０％のＳｉＧｅ結晶
層２３（厚さ５００ｎｍ）、歪みを有するシリコン結晶
層２４（厚さ２０ｎｍ）を順次形成している。

【００５７】このような構造を用いても、砒素をドーピ
ングした層に対して電極を接続することにより、この電
極を介して基板側の電位を固定させることができ、電界
効果型トランジスタのチャネルが形成される層の電位を
安定させることができる。

【００５８】なお、図４に示した例では、超格子構造を
形成する酸素が添加されていない層２６には全て砒素を
ドーピングしているが、最上層のみに砒素をドーピング
し、その他の下層側の層には砒素をドーピングしないよ
うにしてもよい。

【００５９】また、図４に示した例において、超格子構
造を形成する酸素が添加されていない層２６の代わりに
ＳｉＧｅ結晶層を形成してもよい。この場合、ＳｉＧｅ
結晶層と酸素含有シリコン結晶層からなる超格子構造に
よって転位を発生させることができ、この転位を超格子
構造の上に形成されたＳｉＧｅ層２３まで貫通させずに
超格子構造内で止めることができるため、良質の歪みシ
リコン層を形成することができる。この場合、超格子構
造を構成するＳｉＧｅ結晶層及び酸素含有シリコン結晶
層の積層数を増やし、ＳｉＧｅ層中のＧｅ組成比を下層
側から上層側に向けて徐々に増加させることにより、上
層側のＳｉＧｅ層への転位の伝播を抑制することがで
き、より良質の歪みシリコン層を得ることが可能であ
る。この場合、超格子構造の中の最上層のＳｉＧｅ層の
みに砒素をドーピングすればよい。

【００６０】［実施形態３］本発明の第３の実施形態に
ついて、図５を参照して説明する。本実施形態は、上述
した第１或いは第２の実施形態で示したような構造を用
いて、これに電界効果型トランジスタを作成した例であ
る。

【００６１】図５に示した例は、第１の実施形態で示し
た方法によって作成した積層基板に対して電界効果型ト
ランジスタを形成した例である。電界効果型トランジス
タの作成には従来用いられている技術を適用すればよ
い。すなわち、ゲート絶縁膜３１となるシリコン酸化層
上に多結晶Ｓｉ層３２を堆積し、これをゲート電極の形
状に加工し、さらにソース・ドレイン領域３３を形成す
ることにより、電界効果型トランジスタが作成される。

【００６２】図５に示した構造では、歪みＳｉ層１４ａ
をチャンネル形成層として利用できるので、キャリア移
動度（特に電子移動度）を高めることが可能となる。ま
た、実質的に誘電体としても振る舞う酸素含有シリコン
層１５によってシリコン基板１１と素子領域とが分離さ
れているため、ソース・ドレイン領域の容量を小さくす
ることが可能となり、高速動作のＦＥＴが実現可能とな
る。

【００６３】［実施形態４］本発明の第４の実施形態に
ついて、図７を参照して説明する。

【００６４】まず、（１００）方位を結晶面に持つシリ
コン単結晶基板１１上に、酸素を７％含有するＳｉ結晶
層１２を堆積する。この酸素含有シリコン結晶層１２の
成膜は、第１の実施形態で述べたのと同様に、超高真空
ＣＶＤ装置により行う（図７（ａ））。

【００６５】この装置を利用した具体的な成膜条件は、
基板温度を６００℃とし、シリコン薄膜成長の原料とし
てジシラン（Ｓｉ₂Ｈ₆）ガスを用い、原料ガスの分圧
を２０ｍＰａとした。また、酸素原子をシリコン薄膜中
に混入させるために、成膜雰囲気に酸素ガスを２％含む
ヘリウムガスを導入した。このときのヘリウムの分圧は
１０ｍＰａであり、酸素の分圧は０．２ｍＰａであった
と推定される。また、基板表面側の外部ヒーターを１８
００℃に加熱した。この状態で４０分間の成膜を行うこ
とにより、シリコン結晶中に７％の酸素原子を含む膜厚
１５ｎｍの酸素含有シリコン結晶層１２を得ることがで
きた。この酸素含有シリコン結晶層１２は、下地のシリ
コン単結晶基板１１の格子情報を引き継ぐ程度に良質な
単結晶層である。

【００６６】酸素含有シリコン結晶層１２の形成が終了
した後、酸素・ヘリウム混合ガスの供給を停止する。さ
らに、新たにゲルマン（ＧｅＨ₄）ガスを導入すること
により、ＳｉＧｅ結晶層の薄膜成長を行う。このときの
成膜条件は、基板温度６００℃、ジシラン分圧２０ｍＰ
ａ、ゲルマン分圧４５ｍＰａとした。７分間の成膜によ
り、Ｇｅ組成比２０％、厚さ１００ｎｍのＳｉＧｅ結晶
層１３が得られた。得られたＳｉＧｅ結晶層１３は、歪
みが加わった状態で保持されている。ＳｉＧｅ結晶層１
３の成膜終了後に、ゲルマンガスの供給を停止し、基板
温度６００℃、ジシランガス分圧８ｍＰａの成膜条件で
シリコン結晶層の成長を行い、厚さ２０ｎｍのシリコン
結晶層１４を形成した（図７（ｂ））。

【００６７】以上説明したような方法により、シリコン
結晶基板１１上に、酸素含有Ｓｉ結晶層１２、ＳｉＧｅ
結晶層１３及びＳｉ結晶層１４（Ｓｉキャップ層）を真
空を破らずに連続的に形成する。この段階では、ＳｉＧ
ｅ結晶層１３は、下地のＳｉ結晶層１２の格子に整合し
ており、内部に歪みを有している。

【００６８】このようにして形成した積層基板に対して
酸化炉で熱酸化処理を施す。この熱酸化処理工程は、通
常の半導体製造で用いられている熱酸化工程でよい。本
実施形態では、９５０℃、３０分の条件で熱酸化を行っ
た。この工程により、酸素含有Ｓｉ層１２内の酸素原子
は凝縮し、ＳｉＯ₂及びＳｉＯからなる非晶質のシリコ
ン酸化層が形成される。ただし、上記の熱酸化条件で
は、非晶質のシリコン酸化層は必ずしも平坦にはならな
い。熱酸化処理前の酸素含有Ｓｉ結晶層の酸素濃度及び
厚さにも依存するが、酸素濃度が１０％以下で、かつ熱
処理温度が１１００℃以下の条件では、非晶質のシリコ
ン酸化層の平坦性を良好にすることは難しい。また、酸
素含有Ｓｉ結晶層のＳｉ濃度が低い場合、或いは熱処理
温度が低い場合には、非晶質のシリコン酸化層は球状に
凝縮し、連続膜にならない場合もある。

【００６９】上述した熱酸化処理を行うことにより、Ｓ
ｉ基板１１上に、非晶質ＳｉＯ_x層１５（平均厚さ８ｎ
ｍ）、酸素をわずかに含むＳｉ結晶層１２ａ（１６ｎ
ｍ）、ＳｉＧｅ結晶層１３ａ（１００ｎｍ）、Ｓｉ結晶
層１４ａ（１０ｎｍ）、ＳｉＯ ₂層１６（２０ｎｍ）と
いう積層構造が形成される（図７（ｃ））。

【００７０】このように、熱処理を行うことによって、
ＳｉＧｅ結晶層１３ａは格子緩和し、本来のＳｉＧｅの
格子定数に近づく。一方、酸素をわずかに含むＳｉ結晶
層１２ａ及び表面側のＳｉ結晶層１４ａには格子歪みが
加わる。なお、加熱処理後のＳｉ結晶層にはＳｉＧｅ結
晶層からＧｅが拡散してきており、１％〜数％程度のＧ
ｅが含まれている。

【００７１】以上のようにして熱酸化処理を行った基板
に対して、酸素濃度の高い酸化性雰囲気で高温アニール
を行う。具体的には、この第２回目の加熱工程は、温度
１２８０℃、酸素ガス及びアルゴンガスの濃度比が１：
１の条件で、１５分間行う。なお、雰囲気中の酸素ガス
の比率（分圧比）は１０％以上であることが好ましい。
この加熱処理により、厚さ１２０ｎｍのシリコン酸化層
１６ａが形成される。具体的には、Ｓｉ基板１１上に、
ＳｉＯ₂層（シリコン酸化層１５ａ、厚さ１５ｎｍ）、
ＳｉＧｅ結晶層１３ｂ（Ｇｅ組成比２２％、厚さ８０ｎ
ｍ）、ＳｉＯ₂層（シリコン酸化層１６ａ、厚さ１２０
ｎｍ）という積層構造が形成される（図７（ｄ））。

【００７２】ここで注目すべき点は、表面側のシリコン
酸化層１６ａのみならず、シリコン酸化層１５ａの厚さ
が増大していることである。これは、表面側より酸素が
ＳｉＧｅ結晶層１３ａを通過してシリコン酸化層１５ａ
に供給され、シリコン酸化層１５ａの成長を促したため
と解釈できる。また、シリコン酸化層１５ａ及び１６ａ
の厚さが増加し、ＳｉＧｅ結晶層１３ｂの厚さが減少し
ている。また、シリコン酸化層１５ａ及び１６ａ中には
Ｇｅ原子はほとんど残存していない。その結果、ＳｉＧ
ｅ結晶層１３ｂ中のＧｅ濃度が上昇している。

【００７３】また、２回目の高温加熱工程により、１回
目の加熱処理工程後には平坦性が悪かったシリコン酸化
層１５が平坦になることも確認されている。すなわち、
球状の酸化物状態や不連続膜状態であったシリコン酸化
層１５が、２回目の高温加熱工程により、きわめて平坦
なシリコン酸化層１５ａとなる。

【００７４】２回目の高温加熱処理をより長時間施すこ
とにより、シリコン酸化層１５ａ及び１６ａの膜厚をさ
らに増加させ、ＳｉＧｅ結晶層をより薄くするとともに
ＳｉＧｅ結晶層中のＧｅ濃度をより高くすることも可能
である。ただし、Ｇｅ濃度が高濃度になると、高温加熱
処理時にＳｉＧｅ層が劣化することもあり得る。場合に
よっては、Ｇｅが分離して溶け出したり、蒸気圧の上昇
によって突沸を起こす場合もあり得る。このような問題
を回避するためには、加熱温度を下げることが有効であ
る。Ｇｅ組成比が２５％を超える場合は１２５０℃以
下、３０％を越える場合は１２３０℃以下が望ましい。
また、加熱処理の途中の過程でＳｉＧｅ層の膜厚が薄く
なるとともにＧｅ濃度が高くなるため、加熱温度を徐々
に下げることも有効である。

【００７５】２回目の加熱処理の後、酸素ガスの比率を
低下させて、さらに３回目の高温加熱処理を行うことに
より、ＳｉＧｅ結晶層の結晶品質を高めることができ
る。２回目の加熱処理が終了した時点で、ＳｉＧｅ結晶
層はほぼ１００％格子緩和しているが、２回目の加熱処
理時間が短い場合には、結晶品質が十分でないことがあ
る。３回目の加熱処理工程では、アルゴンガス中に１％
以下、好ましくは０．２％〜０．８％程度、より好まし
くは０．５％の酸素ガスを含む雰囲気で、４時間程度の
加熱処理を行う。これにより、ＳｉＧｅ層の結晶品質を
改善することが可能である。

【００７６】以上の３段階の加熱処理工程の中で最も重
要な工程は、２回目の加熱工程である。１回目の加熱処
理工程は省略することが可能である。また、２回目の加
熱処理工程において、酸素ガスの比率を下げて酸化速度
を低下させるとともに、加熱処理時間を長くすれば、３
回目の加熱処理工程の時間を短縮あるいは省略すること
も可能である。

【００７７】なお、本実施形態で示した３段階の加熱処
理工程は、酸素含有Ｓｉ結晶層を下地に有する積層構造
以外にも適用が可能である。例えば、一般的な方法で作
成されたＳＯＩ基板上にＳｉＧｅ結晶層及びＳｉ結晶層
をエピタキシャル成長させ、その後で上記加熱処理工程
を行うことにより、Ｇｅ濃度の高い格子緩和したＳｉＧ
ｅ結晶層を直接シリコン酸化層上に形成することが可能
である。

【００７８】以下、図８を参照して具体的な例を説明す
る。

【００７９】シリコン基板４１上にシリコン酸化層４２
を介してＳｉ結晶層４３（厚さ１０ｎｍ）が形成された
ＳＯＩ基板を用意する。このＳＯＩ基板上にＧｅ組成比
１０％のＳｉＧｅ結晶層４４（厚さ１００ｎｍ）を形成
し、さらにＳｉ結晶層４５（厚さ１５ｎｍ）を形成す
る。この段階では、ＳｉＧｅ結晶層４４はＳｉ結晶層４
３に格子整合し、歪みを有している（図８（ａ））。

【００８０】次に、上述した第１から第３の加熱処理を
行う。第１の加熱処理により表面側にはシリコン酸化層
が形成される。その後、酸化性雰囲気で第２の高温加熱
処理工程を行うことにより、表面側のシリコン酸化層４
６及び内部のシリコン酸化層４２ａ（埋め込み酸化膜）
の厚さが増大する。このとき、シリコン酸化層４６及び
４２ａに挟まれた結晶領域中をＧｅ原子が拡散する。Ｓ
ｉ結晶層４３及び４５中にもＧｅ原子が拡散するため、
実質的に組成が均一なＳｉＧｅ結晶層４４ａが形成され
る。また、第２の高温加熱処理により、ＳｉＧｅ結晶層
４４ａは格子緩和する。第２の高温加熱処理において、
加熱温度が１０５０℃以上で加熱時間が１時間以上であ
れば、Ｇｅ原子はＳｉ結晶層へ十分に拡散する。その
後、第３の加熱処理を行うことにより結晶は高品質化さ
れる（図８（ｂ））。

【００８１】また、本実施形態で示した３段階の加熱処
理工程は、ＳＩＭＯＸプロセスへの応用も可能である。
以下、図９を参照して具体的な例を説明する。

【００８２】シリコン基板５１上に厚さ１μｍ以上のＳ
ｉＧｅ結晶層５２（Ｇｅ組成比１５％）を形成し、この
ＳｉＧｅ結晶層５２上にＳｉ結晶層５３（Ｓｉキャップ
層、厚さ２０ｎｍ）を形成する（図９（ａ））。

【００８３】次に、ＳｉＧｅ結晶層５２中に酸素イオン
を注入し、その後、上述した第１から第３の加熱処理を
行う（第２及び第３の加熱処理だけでもよい）。このよ
うな加熱処理により、ＳｉＧｅ結晶層５２ａ及び５２ｂ
間にシリコン酸化層５４が、ＳｉＧｅ結晶層５２ｂ上に
シリコン酸化層５５が形成される。シリコン酸化層５４
上では、格子緩和したＳｉＧｅ結晶層５２ｂが得られる
（図９（ｂ））。

【００８４】具体的な工程は以下の通りである。まず、
Ｓｉ基板５１上に形成されたＳｉＧｅ結晶層に、加速電
圧１６０ｋｅＶで酸素イオンを４×１０¹⁷ａｔｏｍｓ／
ｃｍ ²注入する。第１の加熱処理を行った後、酸素を多
量に含む酸化性雰囲気で第２の加熱処理を行い、シリコ
ン酸化層５４（埋め込み酸化膜）を形成するとともに、
表面側のシリコン酸化層５５の膜厚を増大させる。同時
に、シリコン酸化層５４及び５５に挟まれた領域のＳｉ
Ｇｅ結晶層５２ｂ中のＧｅ濃度を高め、かつＳｉＧｅ結
晶層５２ｂの厚さを薄くする。

【００８５】なお、ＳＩＭＯＸ工程の場合、酸素イオン
が注入された領域は、完全にガラス化したシリコン酸化
層にはならない。そのため、酸素イオンが注入された領
域は、Ｇｅ原子の拡散を防止する障壁にはなり得ない。
したがって、ＳｉＧｅ層の厚さが酸素イオンの飛程より
わずかに厚い程度では、高温加熱処理の初期段階におい
てＧｅが拡散してしまい、ＳｉＧｅ層中のＧｅ濃度が低
下してしまう。これを防止するためには、ＳｉＧｅ層の
厚さを、酸素イオン注入における酸素イオンの飛程より
も十分に厚くする必要がある。

【００８６】本実施形態では、シリコン酸化層（あるい
は酸素を多量に含むＳｉ層）に挟まれたＳｉＧｅ層に対
して、酸素ガスを多量に含む酸化性雰囲気で高温加熱す
ることが重要である。この酸化性雰囲気での高温加熱処
理により、表面領域が酸化されるばかりでなく、酸素原
子が結晶層内部に輸送されるため、埋め込み酸化膜が成
長する。その結果、平坦で良質な非晶質の埋め込み酸化
膜が得られる。さらに、両シリコン酸化層中にはＧｅ原
子が取り込まれず、ガラス化したシリコン酸化層はＧｅ
原子の拡散を抑制する障壁として機能する。その結果、
両シリコン酸化層に挟まれたＳｉＧｅ層では、厚さが薄
くなると同時にＧｅ濃度が高くなる。

【００８７】従来より、ＳｉＧｅ層に直接酸素イオン注
入を行い、ＳＩＭＯＸ工程により埋め込み酸化膜上に格
子緩和したＳｉＧｅ層を形成する手法は報告されてい
る。しかしながら、Ｇｅ濃度が高いＳｉＧｅ層では、加
熱条件の設定が難しく、良質なＳｉＧｅ−ＯＩ（ＳｉＧ
ｅＯｎＩｎｓｕｌａｔｏｒ）層の形成は容易ではな
かった。本実施形態の手法では、ＳｉＧｅ層のＧｅ濃度
が低い条件でも第２の高温加熱処理によってＧｅ濃度が
増加するため、Ｇｅ濃度が高いＳｉＧｅ層が容易に得ら
れるという効果が期待できる。

【００８８】なお、第２の高温加熱工程における酸化性
雰囲気としては、酸素ガス雰囲気以外にも、水蒸気（Ｈ
₂Ｏ）を多量に含む雰囲気でもよい。

【００８９】また、本実施形態では、シリコン酸化層上
に厚さが１００ｎｍより薄く、Ｇｅ濃度が１５％より高
いＳｉＧｅ層を形成する手法を中心に述べたが、以下の
プロセスを行うようにしてもよい。第２の高温加熱工程
で形成された表面酸化膜をフッ酸（ＨＦ）あるいは弗化
アンモニウム溶液で除去し、ＳｉＧｅ層を露出させる。
露出したＳｉＧｅ層上に、厚さ５０ｎｍ程度あるいはそ
れ以下のＳｉ層を成長させることにより、歪みＳｉ層／
格子緩和したＳｉＧｅ層の積層構造を、絶縁物上に形成
することが可能となる。

【００９０】以上、本発明の実施形態について説明した
が、本発明は上記実施形態に限定されるものではなく、
その趣旨を逸脱しない範囲内において種々変形して実施
することが可能である。

【００９１】

【発明の効果】本発明によれば、高価なＳＯＩ基板を用
いることなく、シリコン・ゲルマニウム結晶層の膜厚を
薄くしても、格子緩和されたシリコン・ゲルマニウム結
晶層を得ることができ、歪みを内包する良質のシリコン
結晶層を得ることが可能となる。

【００９２】また、本発明によれば、シリコン・ゲルマ
ニウム結晶層の膜厚がある程度薄くても、転位等の貫通
を抑制することができ、歪みを内包する良質のシリコン
結晶層を得ることができる。また、ＳＯＩ構造と同様に
素子の容量を低減することも可能であり、さらに、不純
物が添加されたシリコン結晶層を設けることによって下
地のポテンシャルを固定することが可能であり、ショー
トチャネル効果を有効に防止することが可能となる。

【図面の簡単な説明】

【図１】本発明の第１の実施形態に係る半導体装置の製
造方法の一例を模式的に示した工程断面図。

【図２】本発明の第２の実施形態に係る半導体装置の構
成の一例を模式的に示した断面図。

【図３】本発明の第２の実施形態に係る半導体装置の構
成の他の例を模式的に示した断面図。

【図４】本発明の第２の実施形態に係る半導体装置の構
成の他の例を模式的に示した断面図。

【図５】本発明の第３の実施形態に係る半導体装置の構
成の一例を模式的に示した断面図。

【図６】酸素含有Ｓｉ層の酸素濃度と厚さとの関係を示
した図。

【図７】本発明の第４の実施形態に係る半導体装置の製
造方法の一例を模式的に示した工程断面図。

【図８】本発明の第４の実施形態に係る半導体装置の製
造方法の他の例を模式的に示した工程断面図。

【図９】本発明の第４の実施形態に係る半導体装置の製
造方法の他の例を模式的に示した工程断面図。

【符号の説明】

１１、２１、４１、５１…シリコン基板１２、１２ａ、２２、２２ａ、２２ｂ、２７…酸素含有
シリコン結晶層１３、１３ａ、１３ｂ、２３、４４、４４ａ、５２、５
２ａ、５２ｂ…ＳｉＧｅ結晶層１４、４３、４５、５３…Ｓｉ結晶層１４ａ、２４…歪みシリコン結晶層１５、１５ａ、１６、１６ａ、４２、４２ａ、４６、５
４、５５…シリコン酸化層２５…不純物含有Ｓｉ結晶層２６…酸素が添加されていないシリコン結晶層３１…ゲート絶縁膜３２…ゲート電極３３…ソース・ドレイン領域

───────────────────────────────────────────────────── フロントページの続き (72)発明者手塚勉神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者臼田宏治神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者水野智久神奈川県横浜市磯子区新杉田町８番地株式会社東芝横浜事業所内 (72)発明者畠山哲夫神奈川県川崎市幸区小向東芝町１番地株式会社東芝研究開発センター内 (72)発明者高木信一神奈川県横浜市磯子区新杉田町８番地株式会社東芝横浜事業所内

Claims

【特許請求の範囲】

【請求項１】シリコン単結晶基板上に酸素が添加された
第１のシリコン結晶層を形成する工程と、この第１のシ
リコン結晶層上にシリコン・ゲルマニウム結晶層を形成
する工程と、を有することを特徴とする半導体装置の製
造方法。
【請求項２】前記シリコン・ゲルマニウム結晶層上に第
２のシリコン結晶層を形成する工程と、熱処理により前
記第２のシリコン結晶層に歪みを与える工程と、をさら
に有することを特徴とする請求項１に記載の半導体装置
の製造方法。
【請求項３】前記第１のシリコン結晶層中の酸素濃度は
１％以上かつ２０％以下であることを特徴とする請求項
１又は２に記載の半導体装置の製造方法。
【請求項４】前記第１のシリコン結晶層中の酸素濃度は
１％以上かつ１５％以下であることを特徴とする請求項
１又は２に記載の半導体装置の製造方法。
【請求項５】シリコン単結晶基板上に形成された酸素が
添加された第１のシリコン結晶層と、この第１のシリコ
ン結晶層上に形成されたシリコン・ゲルマニウム結晶層
と、このシリコン・ゲルマニウム結晶層上に形成された
歪みを有する第２のシリコン結晶層と、を有することを
特徴とする半導体装置。
【請求項６】前記第１のシリコン結晶層中の酸素濃度は
１％以上かつ２０％以下であることを特徴とする請求項
５に記載の半導体装置。
【請求項７】前記第１のシリコン結晶層中の酸素濃度は
１％以上かつ１５％以下であることを特徴とする請求項
５に記載の半導体装置。
【請求項８】シリコン単結晶基板上に形成された第１の
シリコン結晶層と、この第１のシリコン結晶層上に形成
されたシリコン・ゲルマニウム結晶層と、このシリコン
・ゲルマニウム結晶層上に形成された歪みを有する第２
のシリコン結晶層とを有し、前記第１のシリコン結晶層
は、酸素が添加されたシリコン結晶層間にＮ型又はＰ型
の不純物が添加されたシリコン結晶層が形成されたもの
であることを特徴とする半導体装置。
【請求項９】シリコン単結晶基板上に形成された酸素が
添加された第１のシリコン結晶層と、この第１のシリコ
ン結晶層上に形成され、酸素が添加されたシリコン結晶
層と酸素が添加されていないシリコン結晶層とが交互に
積層された積層シリコン層と、この積層シリコン層上に
形成されたシリコン・ゲルマニウム結晶層と、このシリ
コン・ゲルマニウム結晶層上に形成された歪みを有する
第２のシリコン結晶層と、を有することを特徴とする半
導体装置。
【請求項１０】前記積層シリコン層を構成する酸素が添
加されていないシリコン結晶層の少なくとも一部の層に
は、Ｎ型又はＰ型の不純物が添加されていることを特徴
とする請求項９に記載の半導体装置。
【請求項１１】前記積層シリコン層を構成する酸素が添
加されていないシリコン結晶層の少なくとも一部の層に
は、ゲルマニウムが添加されていることを特徴とする請
求項９に記載の半導体装置。