JP2007194336A

JP2007194336A - 半導体ウェーハの製造方法

Info

Publication number: JP2007194336A
Application number: JP2006009881A
Authority: JP
Inventors: Koji Matsumoto; 光二松本; Tomoyuki Hora; 智之洞; Akihiko Endo; 昭彦遠藤; Etsuro Morita; 悦郎森田; Masaharu Ninomiya; 正晴二宮
Original assignee: Sumco Corp
Current assignee: Sumco Corp
Priority date: 2006-01-18
Filing date: 2006-01-18
Publication date: 2007-08-02
Also published as: US20070166929A1; US8110486B2

Abstract

【課題】この発明の目的は、SOIウェーハ内の絶縁層上に、欠陥が少なく、均一かつ高濃度のGeを含有する、格子緩和または一部格子緩和した歪緩和SiGe層を形成することができる、半導体ウェーハの製造方法を提供する。
【解決手段】SOIウェーハ4内の絶縁層2上に、格子緩和または一部格子緩和した歪緩和SiGe層5を形成する工程を有する半導体ウェーハの製造方法であって、前記歪緩和SiGe層5を形成する工程が、SOI層3上に、SiGe層6の少なくとも上層側部分7を、その表面7aへ向かって漸減するGe濃度勾配で形成した後、酸化雰囲気にて熱処理を行うことを特徴とする。
【選択図】図１

Description

本発明は、SOIウェーハ内の絶縁層上に、欠陥が少なく、均一かつ高濃度のGeを含有する、格子緩和または一部格子緩和した歪緩和SiGe層を形成することができる、半導体ウェーハの製造方法に関するものである。

シリコンＭＯＳデバイスは、スケーリング則に従った微細化や動作電圧の低減を行う事により、高速化と低消費電力化を両立してきた。しかし、ゲート長が100ｎｍ以下の領域となると、上記の両立が困難となりつつある。この為に、SOI基板及び歪シリコンの導入が検討され、特にSOI基板上に歪シリコンを導入した基板が究極の基板と考えられ、研究が進められている。

本基板を実用化するには、浮遊容量の影響を抑えるといったSOI基板構造の効果を発揮するために、埋め込み酸化膜からチャネル層である歪シリコン層までの距離を極力抑えることが必要である。そのためにはSOI構造の埋め込み酸化膜直上に歪Si層が直接堆積されることがもっとも望ましいが、現実には歪緩和したSiGe層を中間層として用いる事が一般的である。つまり歪シリコンSOI基板の優位性を完全に発揮するには、上述した埋め込み酸化膜からチャネル層である歪シリコン層までの距離を極力抑えるとともに、中間層であるSiGe層を完全に歪緩和させる必要がある。

歪み緩和したSiGe層を形成するための第１の方法としては、SOI基板とSiGeエピ技術との組み合わせによる方法が挙げられる。例えば、特許文献１に記載されているように、既存のSOI基板上にSiGeエピ層を形成して歪緩和を起こし、歪緩和したSiGe層上にSi層を形成して歪Siとする方法が開示されている。しかしこの方法では、欠陥を減らすために埋め込み酸化膜からチャネル層である活性層まで数μｍ以上のSiGe層を挟むこととなり、SOI基板構造の優位性を十分発揮できない。

また、歪み緩和したSiGe層を形成するための第２の方法としては、例えば特許文献２に記載したように、高価なSOI基板を用いる代わりに、シリコン単結晶基板を用い、このシリコン単結晶基板上に、酸素含有シリコン層、SiGe層およびSi層を、基板の格子情報を受け継いだ単結晶層として形成し、その後、熱酸化処理を施す方法が挙げられる。しかしこの方法では、SiGe層中の歪が十分緩和できず、それに伴い活性層の歪Siにも十分な歪が加わらないために歪Siの優位性を発揮しきれない。

さらに、歪み緩和したSiGe層を形成するための第３の方法としては、例えば特許文献３に記載されているように、SOI基板上にSiGe膜を形成し、熱処理によってSiGe層を部分溶融状態にしてSOI層にGeを拡散させ、その後、SiGe層を固化させる事により歪緩和を行う方法が挙げられる。しかしこの方法で作製した基板では欠陥密度が多くなってしまう。

さらにまた、歪み緩和したSiGe層を形成するための第４の方法としては、例えば特許文献４に記載されているように、シリコン基板上にSiGe層を形成した後、このSiGe層に、酸素イオン注入分離法（SIＭＯＸ）により酸素イオンを注入して、SiGe層内に埋め込み絶縁層を形成し、その後、歪みシリコン層を形成する方法が挙げられる。しかしながら、この特許文献２記載の方法では、埋め込み絶縁層をSiGe層内に形成しているため、埋め込み絶縁層中にGeが残留し、この残留Geが原因と思われる埋め込み絶縁層の絶縁耐圧の劣化が生じやすく、その結果、半導体素子の特性に悪影響を及ぼすという問題がある。
特開平７−１６９９２６号公報特開２０００−２４３９４６号公報特開２００３−３１４９５号公報特開平９−３２１３０７号公報

本発明の目的は、熱処理前のSiGe層のGe濃度の適正化を図ることにより、SOIウェーハ内の絶縁層上に、欠陥が少なく、均一かつ高濃度のGeを含有する、格子緩和または一部格子緩和した歪緩和SiGe層を形成することができる、半導体ウェーハの製造方法を提供することにある。

上記目的を達成するため、本発明の要旨構成は以下の通りである。
（１）SOIウェーハ内の絶縁層上に、格子緩和または一部格子緩和した歪緩和SiGe層を形成する工程を有する半導体ウェーハの製造方法であって、前記歪緩和SiGe層を形成する工程が、SOI層上に、SiGe層の少なくとも上層側部分を、その表面へ向かって漸減するGe濃度勾配で形成した後、酸化雰囲気にて熱処理を行うことを特徴とする半導体ウェーハの製造方法。

（２）前記熱処理は1100℃以上で行う上記（１）記載の半導体ウェーハの製造方法。

（３）熱処理前のSiGe層全体は、その表面へ向かって漸減するGe濃度勾配でSOI層上に形成する上記（１）または（２）記載の半導体ウェーハの製造方法。

（４）熱処理前のSiGe層は、その基板側部分を、一定のGe濃度でSOI層上に形成した後、SiGe層の上層側部分を、その表面へ向かって漸減するGe濃度勾配で形成する上記（１）または（２）記載の半導体ウェーハの製造方法。

（５）熱処理前のSiGe層は、その基板側部分を、その表面へ向かって漸増するGe濃度勾配でSOI層上に形成した後、SiGe層の上層側部分を、その表面へ向かって漸減するGe濃度勾配でさらに形成する上記（１）または（２）記載の半導体ウェーハの製造方法。

（６）熱処理前のSiGe層は、請求項２〜４記載の熱処理前SiGe層のうちから選択した1種または２種以上の熱処理前SiGe層の複数層を積層した積層体として形成する半導体ウェーハの製造方法。熱処理前のSiGe層は、SOI層上に、SiGe層全体を、その表面へ向かって漸減するGe濃度勾配で形成する上記（１）または（２）記載の半導体ウェーハの製造方法。

（７）熱処理を行うのに先立ち、熱処理前のSiGe層上にさらにSi層を形成する上記（１）〜（６）のいずれか１項記載の半導体ウェーハの製造方法。

（８）熱処理前のSiGe層中におけるGe濃度の最大値が30質量％以下である上記（１）〜（７）のいずれか１項記載の半導体ウェーハの製造方法。

（９）熱処理前のSiGe層中におけるGe濃度勾配が２質量%/nm以下である上記（１）〜（８）のいずれか１項記載の半導体ウェーハの製造方法。

この発明によれば、熱処理前のSiGe層のGe濃度の適正化を図ることにより、SOIウェーハ内の絶縁層上に、欠陥が少なく、均一かつ高濃度のGeを含有する、格子緩和または一部格子緩和した歪緩和SiGe層を形成することができる、半導体ウェーハの製造方法を提供することが可能になった。

次に、この発明に従う半導体ウェーハの製造方法を図面を参照しながら説明する。
図１は、この発明の製造方法によって半導体ウェーハを製造する工程を説明するためのフローチャートである。

この発明は、Siウェーハ1、絶縁層（SiO₂層）2およびSOI層（Si活性層）3で構成されるSOIウェーハ4内の絶縁層（SiO₂層）2上に、格子緩和または一部格子緩和した歪緩和SiGe層5を形成する工程を有する半導体ウェーハの製造方法であり、具体的には、SOIウェーハ4の上に、単結晶SiGe層6を、その少なくとも上層側部分7が、その表面7aへ向かって漸減するGe濃度勾配で形成（例えば図1(a)および図2(a),(b)参照）した後、酸化雰囲気にて熱処理（熱酸化処理）を施すことにあり、この構成を採用することによって、厚さ方向にGe濃度勾配をもつSiGe層6中のGeを、SOI層3に向かって拡散させるとともに、単結晶SiGe層6が、その上層側部分7の表面7aから酸化して、単結晶SiGe層6の一部がSiO₂層に変化していき、SOI層３と単結晶SiGe層6の残部中に、拡散してきたGeが均一かつ高濃度化する結果、欠陥が少なく、均一かつ高濃度のGeを含有する、格子緩和または一部格子緩和した歪緩和SiGe層5を形成することができる（図1(b)）。SiGe層6中のGeは、SOIウェーハ4内のSiO₂層2と、酸化による表面からのSiO₂層9には拡散しないため、酸化が進むとGe濃度は濃くなり、最終的には均一なGe濃度の歪緩和SiGe層5の形成が可能になるのである。

さらに言えば、SiGe層6中のGe濃度を、SOIウェーハ４側（厳密にはSOI層3側）で高くすることによって、熱酸化処理時に、絶縁層（SiO₂層）2とSOI層3およびSiGe層6との界面で緩和が起こりやすくなり、絶縁層（SiO₂層）2が十分柔軟であるためにミスフィット転位ができずに緩和しやすいからである。

なお、図1(a)では、熱酸化処理を行うのに先立ち、熱処理前のSiGe層6上にさらにSi層10を形成した場合を示しているが、かかるSi層10は、熱酸化処理の際に、SiGe層6中のGeがその表面7aから外部に蒸発するのを防止するため、キャップ層として設けたものであり、必要に応じて設けることができる。

また、前記熱処理は、1100℃以上で行うことが好ましい。前記熱処理温度が1100℃未満だと、SiO₂層が十分柔軟にならないために緩和が発生する際に欠陥をより多く導入する傾向があるうえ、Geの拡散もスムーズに起こらずに欠陥が導入されるきっかけとなりやすく、また導入された欠陥も消滅しにくくなるからである。なお、かかる熱処理は、通常は900℃未満の温度から昇温して1100℃以上の所定温度に保持するような場合が多く、この場合、900℃未満のGeの拡散が酸化速度に比べて遅い温度領域でも、ウェーハ表層では酸化が徐々に進行するため、界面にGeの濃い層ができやすくなるが、本発明では、SiGe層中に所定のGe濃度勾配を設けることにより、界面にGeの濃い層ができにくくし、そこからミスフィット転位が発生することを抑えることができる。

さらに、前記熱処理の雰囲気を酸化雰囲気に限定した理由は、高濃度の薄膜SiGeを得るためには酸化によるGeの濃縮が不可欠だからである。酸化雰囲気としては、酸素のみからなる場合のほか、酸素と窒素、アルゴンのような不活性ガスの組み合わせでもよいし、また、大気中でもよい。

本発明の半導体ウェーハの製造方法は、上記した熱酸化処理を施した後、図1(c)に示すように、熱酸化処理で形成したSiO₂層９を、フッ酸（HF）等を用いて剥離除去し、次いで、必要に応じて、図2(d)に示すように、歪みSi層を形成（成膜）することによって半導体ウェーハを製造することができる。

図２〜図５はいずれも、この発明における、熱処理前のSiGe層の種々の態様を示したものであって、各図(a)は、熱処理前のSiGe層の断面図、各図(b)は、同図(a)のSiGe層の膜厚に対応するGe濃度を示したものである。

図2(a),(b)では、熱処理前のSiGe層6の全体は、その表面6aへ向かって漸減するGe濃度勾配でSOI層上に形成した場合の実施形態である。

図3(a),(b)では、熱処理前のSiGe層6のSOI側部分8を、一定のGe濃度でSOI層上に形成した後、SiGe層6の上層側部分7を、その表面7aへ向かって漸減するGe濃度勾配で形成した場合の実施形態である。

図4(a),(b)では、熱処理前のSiGe層6のSOI側部分8を、その表面8aへ向かって漸増するGe濃度勾配でSOI層3上に形成した後、SiGe層6の上層側部分7を、その表面7aへ向かって漸減するGe濃度勾配でさらに形成した場合の実施形態である。

図5(a),(b)では、熱処理前のSiGe層は、図2(a)で示したGe濃度勾配をもつSiGe層6を2層積層した積層体として形成した場合の実施形態である。

なお、このようなGe濃度勾配をもつSiGe層6の形成方法としては、例えばCVD（Chemical Vapor Deposition）装置を用い、SOIウェーハを設置したチャンバー内に、Ge源となるガス
の流量を制御する方法の他、Si源となるガスやキャリヤガスを制御したり、温度や圧力などの成膜時の寄与するパラメータを変える方法等が挙げられるが、かかる方法だけには限定されない。

また、この発明では、熱処理前のSiGe層6中におけるGe濃度の最大値が30％以下であることが好ましい。前記Ge濃度の最大値が30％を超えると、SOIウェハ4と単結晶SiGe層6の間に欠陥が発生しやくなる傾向があるので望ましくない。

加えて、熱処理前のSiGe層6の膜厚を厚くしすぎると、同様にSOIウェハ4と単結晶SiGe層6の間に欠陥が発生しやすくなる傾向があることから、熱処理前のSiGe層6の膜厚は臨界膜厚以下にすることが好ましい。なお、熱処理前のSiGe層6の膜厚の下限は、30%の臨界膜厚が5nm程度であるので5nm以上とすることが好ましい。

なお、SiGe層6の表面側のGe濃度は、図2〜図５ではいずれも0質量%にした場合を示しているが、この発明では、必ずしも0質量%までGe濃度を薄くしなくても良い。しかしながら、後の酸化濃縮時に、Ge濃度の高い層が部分的にできにくくするため、表面のGe濃度はなるべく低くすることが望ましい。

また、熱処理前のSiGe層中におけるGe濃度勾配は、２%/nm以下であることが好ましい。
前記Ge濃度勾配が２%/nmを超えると、ほとんど均一濃度と同様になってしまい傾斜の効果が薄れてしまうため好ましくないからである。

上述したところは、この発明の実施形態の一例を示したにすぎず、請求の範囲において種々の変更を加えることができる。例えば、本発明の実施形態ではいずれも、歪緩和SiGe層5を形成するためのウェーハとして、SIMOXウェーハを用いる場合を示しているが、貼り合わせSOIウェーハを用いてもよい。

（実施例１）
CVD装置にて図2(a),(b)に示すように、チャンバー内にSOIウェーハ4を設置し、SOIウェーハ4を700℃に加熱・保持した状態で、Ge源となるガスの流量を制御しながらGe濃度を表面に向かって徐々に薄くなるように単結晶SiGe層6をSOIウェーハ4上に形成した。このとき、SiGe層6中のGe濃度の最大値は20質量%、膜厚は200nmであった。次いで、単結晶SiGe層6に引き続いてSi層10を、CVD装置にて13nm形成した後、Si層10を形成したウェーハを、熱処理装置にて、100％酸素からなる酸化雰囲気中で1250℃、180分間にわたって、ウェーハ表面を酸化させると同時に、Geの拡散も行い、膜厚100nmの歪緩和SiGe層5を形成した。このとき、歪緩和SiGe層5中のGe濃度は20質量%であった。その後、HF溶液にて、表面に形成したSiO₂層9を剥離・除去した後、評価のために再度CVD装置にて、歪Si層11を12nm成膜し、半導体ウェーハを得た。なお、SOI層上にSiGe層を形成後のエピタキシャル成長前には、表面の自然酸化膜を除去するため、850℃以上の高温下での水素熱処理を行ったり、Arイオンによるスパッタ処理を行ったリ、又は低温での水素プラズマ処理を行うのが一般的であり、ここでは、850℃以上の高温下での水素熱処理を行った。

（実施例２）
CVD装置にて図3(a),(b)に示すように、チャンバー内にSOIウェーハ4を設置し、SOIウェーハ4を700℃に加熱・保持した状態で、Ge源となるガスの流量を制御しながら、SOIウェハ4上に、均一Ge濃度（20質量％）のSiGe層のSOI側部分8を成膜した後、Ge濃度を20質量％のGe濃度を最大として、表面（Ge濃度：0質量％）に向かって徐々に薄くなるようにSiGe層6の上層側部分7をさらに形成した。このとき、SiGe層6のSOI側部分8の膜厚は50nmであり、SiGe層６の上層側部分7の膜厚は100nmであった。それ以外の製造工程は、実施例1と同様である。

（実施例３）
CVD装置にて図4(a),(b)に示すように、チャンバー内にSOIウェーハ4を設置し、SOIウェーハ4を700℃に加熱・保持した状態で、Ge源となるガスの流量を制御しながら、SOIウェハ4上に、Ge濃度を表面8a（Ge濃度：20質量％）に向かって徐々に濃くなるようにSiGe層6のSOI側部分8を成膜した後、Ge源となるガスの流量を制御しながらGe濃度を表面7a（Ge濃度：0質量％）に向かって徐々に低くなるようにSiGe層6の上層側部分7を形成した。このとき、SiGe層6のSOI側部分8および上層側部分7の膜厚はいずれも100nmであった。それ以外の製造工程は、実施例1と同様である。

（実施例４）
CVD装置にて図5(a),(b)に示すように、チャンバー内にSOIウェーハ4を設置し、SOIウェーハ4を700℃に加熱・保持した状態で、Ge源となるガスの流量を制御しながらGe濃度を表面8a（Ge濃度：0質量％）に向かって徐々に薄くなるようにSiGe層6のSOI側部分8をSOIウェーハ4上に形成した後、SiGe層6のSOI側部分8と同様のGe濃度勾配でSiGe層6の上層側部分7をさらに形成した。このとき、SiGe層6のSOI側部分8および上層側部分7の膜厚はいずれも100nmであった。それ以外の製造工程は、実施例1と同様である。

（比較例）
比較例として図6(a),(b)に示すように、チャンバー内にSOIウェーハを設置し、SOIウェーハを700℃に加熱・保持した状態で、Ge源となるガスの流量を制御しながら、SOIウェーハ4上に、均一Ge濃度（20質量％）のSiGe層を形成した。このとき、SiGe層の膜厚は200nmであった。それ以外の製造工程は、実施例1と同様である。

（評価方法）
上記で作製した各供試ウェーハについて、その表面における欠陥密度を測定し、その測定値から性能を評価した。
欠陥密度は、希釈セコエッチングした後、HFに浸漬し測定した。
評価結果を図７に示す。

図７の結果から、実施例1〜4はいずれも、比較例に比べて欠陥密度が格段に低く、欠陥が少ないことがわかる。

この発明の製造方法によって半導体ウェーハを製造する工程を説明するためのフローチャートである。熱処理前のSiGe層の態様（実施例１）を示したものであって、(a)は、熱処理前のSiGe層の断面図、(b)は、(a)のSiGe層の膜厚に対応するGe濃度を示したものである。熱処理前のSiGe層の他の態様（実施例２）を示したものであって、(a)は、熱処理前のSiGe層の断面図、(b)は、(a)のSiGe層の膜厚に対応するGe濃度を示したものである。熱処理前のSiGe層の他の態様（実施例３）を示したものであって、(a)は、熱処理前のSiGe層の断面図、(b)は、(a)のSiGe層の膜厚に対応するGe濃度を示したものである。熱処理前のSiGe層の他の態様（実施例４）を示したものであって、(a)は、熱処理前のSiGe層の断面図、(b)は、(a)のSiGe層の膜厚に対応するGe濃度を示したものである。熱処理前のSiGe層の他の態様（比較例）を示したものであって、(a)は、熱処理前のSiGe層の断面図、(b)は、(a)のSiGe層の膜厚に対応するGe濃度を示したものである。欠陥密度の評価結果を示すグラフである。

符号の説明

１ Siウェーハ
２絶縁層（SiO₂層）
３ SOI層（Si活性層）
４ SOIウェーハ
５歪緩和SiGe層
６ SiGe層
７ SiGe層の上層側部分
８ SiGe層のSOI側部分
９ SiO₂層
10 Si層
11 歪Si層

Claims

SOIウェーハ内の絶縁層上に、格子緩和または一部格子緩和した歪緩和SiGe層を形成する工程を有する半導体ウェーハの製造方法であって、
前記歪緩和SiGe層を形成する工程が、SOI層上に、SiGe層の少なくとも上層側部分を、その表面へ向かって漸減するGe濃度勾配で形成した後、酸化雰囲気にて熱処理を行うことを特徴とする半導体ウェーハの製造方法。
前記熱処理は1100℃以上で行う請求項１記載の半導体ウェーハの製造方法。
熱処理前のSiGe層全体は、その表面へ向かって漸減するGe濃度勾配でSOI層上に形成する請求項１または２記載の半導体ウェーハの製造方法。
熱処理前のSiGe層は、その基板側部分を、一定のGe濃度でSOI層上に形成した後、SiGe層の上層側部分を、その表面へ向かって漸減するGe濃度勾配で形成する請求項１または２記載の半導体ウェーハの製造方法。
熱処理前のSiGe層は、その基板側部分を、その表面へ向かって漸増するGe濃度勾配でSOI層上に形成した後、SiGe層の上層側部分を、その表面へ向かって漸減するGe濃度勾配でさらに形成する請求項１または２記載の半導体ウェーハの製造方法。
熱処理前のSiGe層は、請求項３〜５記載の熱処理前SiGe層のうちから選択した1種または２種以上の熱処理前SiGe層の複数層を積層した積層体として形成する半導体ウェーハの製造方法。
熱処理を行うのに先立ち、熱処理前のSiGe層上にさらにSi層を形成する請求項１〜６のいずれか１項記載の半導体ウェーハの製造方法。
熱処理前のSiGe層中におけるGe濃度の最大値が30質量％以下である請求項１〜７のいずれか１項記載の半導体ウェーハの製造方法。
熱処理前のSiGe層中におけるGe濃度勾配が２質量%/nm以下である請求項１〜８のいずれか１項記載の半導体ウェーハの製造方法。