CN103632945B - 鳍式场效应晶体管的形成方法 - Google Patents

鳍式场效应晶体管的形成方法 Download PDF

Info

Publication number
CN103632945B
CN103632945B CN201210312964.0A CN201210312964A CN103632945B CN 103632945 B CN103632945 B CN 103632945B CN 201210312964 A CN201210312964 A CN 201210312964A CN 103632945 B CN103632945 B CN 103632945B
Authority
CN
China
Prior art keywords
fin
sacrifice layer
field effect
formula field
effect transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210312964.0A
Other languages
English (en)
Other versions
CN103632945A (zh
Inventor
三重野文健
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210312964.0A priority Critical patent/CN103632945B/zh
Publication of CN103632945A publication Critical patent/CN103632945A/zh
Application granted granted Critical
Publication of CN103632945B publication Critical patent/CN103632945B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66015—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • H01L29/66037—Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66045—Field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有第一绝缘层和贯穿第一绝缘层厚度的鳍部，且鳍部顶部高于第一绝缘层表面；形成包括关键原子的牺牲层，所述牺牲层位于鳍部顶部和侧壁，根据形成的鳍式场效应晶体管的类型，所选牺牲层的晶格常数大于或小于鳍部内硅的晶格常数；对牺牲层进行处理，使牺牲层中的关键原子进入鳍部；牺牲层中的关键原子进入鳍部后，去除经处理后的牺牲层。本发明实施例形成的鳍式场效应晶体管的沟道区的载流子迁移率高，性能稳定。

Description

鳍式场效应晶体管的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及鳍式场效应晶体管的形成方法。
背景技术
为了达到更高的运算速度、更大的数据存储量、以及更多的功能，半导体器件朝向更高的元件密度、更高的集成度方向发展。互补金属氧化物半导体（ComplementaryMetalOxideSemiconductor，CMOS）晶体管的长度变得比以往更短，然而，仍然难以满足高集成度的需要。
鳍式场效应晶体管由于具有较高的驱动电流和集成度，近年来得到广泛应用。请参考图1，现有技术形成鳍式场效应晶体管的方法包括：
请参考图1，提供半导体衬底100，所述半导体衬底100表面形成有绝缘层101和贯穿所述绝缘层101厚度的鳍部103，且所述鳍部103顶部高于绝缘层101表面；
请参考图2，形成横跨所述鳍部103的顶部和侧壁的栅极结构105，以及形成位于所述栅极结构105两侧的鳍部103内的源极和漏极。
采用上述方法形成的鳍式场效应晶体管的立体结构，请参考图3，包括：半导体衬底100；位于所述半导体衬底100表面的绝缘层101；贯穿所述绝缘层101、且顶部高于绝缘层101表面的鳍部103；横跨所述鳍部103的顶部和侧壁的栅极结构105；位于所述栅极结构105两侧的鳍部103内的源极和漏极。
然而，当工艺节点进一步缩小时，如何进一步提高鳍式场效应晶体管的性能，成为一个亟需解决的问题。
发明内容
本发明解决的问题是提供鳍式场效应晶体管的形成方法，使得形成的鳍式场效应晶体管的性能更好。
为解决上述问题，本发明的实施例提供了一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面形成有第一绝缘层和贯穿所述第一绝缘层厚度的鳍部，且所述鳍部顶部高于第一绝缘层表面；形成包括关键原子的牺牲层，所述牺牲层位于所述鳍部顶部和侧壁，并且，当形成p型鳍式场效应晶体管时，所选牺牲层的晶格常数大于鳍部的晶格常数，当形成n型鳍式场效应晶体管时，所选牺牲层的晶格常数小于鳍部的晶格常数；对所述牺牲层进行处理，使所述牺牲层中的关键原子进入鳍部；所述牺牲层中的关键原子进入鳍部后，去除经处理后的牺牲层；在去除经处理后的牺牲层后，形成横跨所述鳍部的顶部和侧壁的栅极结构。
可选地，形成牺牲层前，还包括：形成横跨所述鳍部的顶部和侧壁的伪栅极结构；在所述伪栅极结构两侧的鳍部形成源极和漏极；形成覆盖所述鳍部和第一绝缘层的第二绝缘层，所述第二绝缘层表面与所述伪栅极结构表面齐平；去除所述伪栅极结构，形成暴露出鳍部顶部和侧壁的开口，所述牺牲层形成在所述开口内。
可选地，还包括：形成覆盖所述开口侧壁的第一侧墙。
可选地，还包括：对所述牺牲层进行处理前，形成位于所述第一侧墙侧壁的第二侧墙。
可选地，所述第一侧墙的材料为氧化硅、氮化硅或氮氧化硅，所述第二侧墙的材料为氧化硅、氮化硅或氮氧化硅。
可选地，当形成p型鳍式场效应晶体管时，所述牺牲层的材料为硅锗或锗，所述关键原子为锗原子；当形成n型鳍式场效应晶体管时，所述牺牲层的材料为碳化硅或碳，所述关键原子为碳原子。
可选地，所述牺牲层为硅锗或碳化硅时，所述关键原子的质量百分比为50%-80%。
可选地，当所述牺牲层为硅锗时，对所述牺牲层进行处理的工艺为氧化处理工艺，采用的气体包括氧气和氢气。
可选地，所述氧气和氢气的体积比为1:1至3:1。
可选地，对所述牺牲层进行氧化处理时，氧化温度为450摄氏度-800摄氏度。
可选地，所述对所述牺牲层进行处理的工艺为磁控式等离子体氧化工艺。
可选地，当所述牺牲层为锗时，对所述牺牲层进行处理的工艺为退火处理工艺。
可选地，所述退火处理工艺的工艺参数为：退火温度为800摄氏度-1100摄氏度，退火时间为30秒-6分钟，退火时的采用的氧化气体为氧气或臭氧，采用的惰性气体为氦气或氩气。
可选地，所述牺牲层的厚度为1纳米-10纳米。
可选地，所述牺牲层中的关键原子进入鳍部后，鳍部内关键原子的质量百分比小于50%。
可选地，去除经处理后的牺牲层的工艺为湿法刻蚀工艺或干法刻蚀工艺。
可选地，所述湿法刻蚀工艺采用的化学试剂为稀释的氢氟酸，刻蚀时间为15秒-50秒。
可选地，所述干法刻蚀工艺的刻蚀气体为四氟化碳和氦气，其中，四氟化碳的流量为150标准毫升每分钟-300标准毫升每分钟，氦气的流量为0.1标准升每分钟-2标准升每分钟，刻蚀压强为0.01托-1托。
与现有技术相比，本发明的技术方案具有以下优点：
在所述鳍部顶部和侧壁形成包括关键原子的牺牲层，当形成p型鳍式场效应晶体管时，所选牺牲层的晶格常数大于鳍部的晶格常数，当形成n型鳍式场效应晶体管时，所选牺牲层的晶格常数小于鳍部的晶格常数，后续对所述牺牲层进行处理后，关键原子进入鳍部内，后续为鳍式场效应晶体管的沟道区引入压应力或拉应力，使得后续形成的鳍式场效应晶体管的沟道区的载流子迁移率高，能够获得满足需求的阈值电压，鳍式场效应晶体管的性能稳定，且形成工艺简单。
进一步的，所述牺牲层形成在开口内，后续栅极结构也在所述开口内形成。所述栅极结构的位置与牺牲层的位置对得较为准确，所述栅极结构底部对应的鳍部后续作为鳍式场效应晶体管的沟道区，几乎全部关键原子均位于沟道区，所述鳍式场效应晶体管的沟道区的载流子迁移率更高，阈值电压也更加满足需求，进一步提高了鳍式场效应晶体管的性能。
附图说明
图1-图2是现有技术的鳍式场效应晶体管的形成过程的剖面结构示意图；
图3是现有技术的鳍式场效应晶体管的立体结构示意图；
图4是本发明第一实施例的鳍式场效应晶体管的形成方法的流程示意图；
图5-图7、图9和图10是本发明第一实施例的鳍式场效应晶体管的形成过程的剖面结构示意图；
图8是本发明第一实施例中磁控式等离子体设备的剖面结构示意图；
图11是本发明第二实施例的鳍式场效应晶体管的形成方法的流程示意图；
图12、图14、图16、图18、图20、图22和图23是本发明第二实施例的鳍式场效应晶体管的形成过程的剖面结构示意图；
图13、图15、图17、图19和图21是本发明第二实施例的鳍式场效应晶体管的形成过程的俯视结构示意图。
具体实施方式
正如背景技术所述，现有技术的鳍式场效应管晶体管的性能仍然有待进一步提高。
经过研究，发明人发现，在p型鳍式场效应管晶体管的沟道区引入关键原子，例如锗原子，锗的晶格常数大于硅的晶格常数时，p型鳍式场效应管晶体管的沟道区内具有较大的压应力，有助于提高p型鳍式场效应管晶体管的沟道区的载流子迁移率，获得较好的阈值电压，从而提高了p型鳍式场效应管晶体管的性能；同理，在n型鳍式场效应管晶体管的沟道区引入关键原子，例如碳原子，碳的晶格常数大于硅的晶格常数时，n型鳍式场效应管晶体管的沟道区内具有较大的拉应力，有助于提高n型鳍式场效应管晶体管的沟道区的载流子迁移率，获得满足需求的阈值电压。从而提高了n型鳍式场效应管晶体管的性能。
进一步的，发明人发现，锗硅在被氧化时，锗硅中的硅被氧化成二氧化硅，而锗原子则被析出。如果将锗硅层形成在硅层表面，进行氧化工艺后，锗硅层中的锗则进入到硅层内，形成新的锗硅。基于此，发明人提供了本发明技术方案中的鳍式场效应晶体管的形成方法。
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的各个具体实施方式做详细的说明。
第一实施例
请参考图4，本发明第一实施例中，鳍式场效应晶体管的形成方法包括：
步骤S201，提供半导体衬底，所述半导体衬底表面形成有第一绝缘层和贯穿所述第一绝缘层厚度的鳍部，且所述鳍部顶部高于第一绝缘层表面；
步骤S202，形成包括关键原子的牺牲层，所述牺牲层位于所述鳍部顶部和侧壁，当形成p型鳍式场效应晶体管时，所选牺牲层的晶格常数大于鳍部的晶格常数，当形成n型鳍式场效应晶体管时，所选牺牲层的晶格常数小于鳍部的晶格常数；
步骤S203，对所述牺牲层进行处理，使所述牺牲层中的关键原子进入鳍部；
步骤S204，所述牺牲层中的关键原子进入鳍部后，去除氧化处理后的牺牲层，暴露出鳍部的顶部和侧壁；
步骤S205，去除牺牲层后，形成横跨所述鳍部的顶部和侧壁的栅极结构，所述栅极结构的位置与所述牺牲层的位置相对应。
具体的，请参考图5-图10，其中，图5-图7、图9和图10示出了本发明第一实施例的鳍式场效应晶体管的形成过程的剖面结构示意图，图8示出了本发明第一实施例的磁控式等离子体设备的剖面结构示意图。
请参考图5，提供半导体衬底300，所述半导体衬底300表面形成有第一绝缘层301和贯穿所述第一绝缘层301厚度的鳍部303，且所述鳍部303顶部高于第一绝缘层301表面。
所述半导体衬底300用于为后续工艺提供工作平台，用于后续形成p型或n型鳍式场效应晶体管。所述半导体衬底300为硅衬底或绝缘体上硅（SOI）衬底。在本发明的第一实施例中，所述半导体衬底300为硅衬底，后续形成的鳍式场效应晶体管为p型鳍式场效应晶体管。
所述第一绝缘层301用于后续隔离晶体管的栅极结构和半导体衬底300。所述第一绝缘层301的材料为氧化硅、氮化硅或氮氧化硅。所述第一绝缘层301的形成工艺为沉积工艺或氧化工艺。所述第一绝缘层301的厚度为100纳米-500纳米。
在本发明的第一实施例中，为形成厚度均匀的第一绝缘层301，其形成工艺为化学气相沉积工艺，所述第一绝缘层301的材料为氧化硅。所述第一绝缘层301的厚度为300纳米。
所述鳍部303的形成工艺为沉积工艺和刻蚀工艺。所述鳍部303的形成步骤为：形成覆盖所述半导体衬底300的鳍薄膜（未图示）；形成位于所述鳍薄膜表面的光刻胶层（未图示），所述光刻胶层定义出了鳍部303的形状、大小和位置；以所述光刻胶层为掩膜，刻蚀所述鳍薄膜形成鳍部303。所述鳍部303的宽度为5纳米-50纳米，较佳的宽度为5纳米-20纳米，利于高度集成化，且高于第一绝缘层301部分的鳍部303a的高度与总的鳍部303的高度之间的比值为0.3-0.6，为100纳米-300纳米。所述鳍部303具有多个，且相邻的鳍部303的节距为10纳米-60纳米。
在本发明的实施例中，形成所述第一绝缘层301的步骤在鳍部303形成后执行。形成第一绝缘层301后，所述鳍部303的宽度为15纳米，其高于第一绝缘层301部分的鳍部303a的高度为100纳米，利于后续形成栅极结构。相邻鳍部303间的节距为40纳米。
需要说明的是，在本发明的其他实施例中，还可以采用其他公知的技术来形成鳍部303，在此不再赘述。
请参考图6，形成牺牲层305，所述牺牲层305位于所述鳍部303a顶部和侧壁，并且，所述牺牲层305中包括关键原子（未图示），当形成p型鳍式场效应晶体管时，所述牺牲层305中关键原子的晶格常数大于鳍部303a内硅原子的晶格常数，当形成n型鳍式场效应晶体管时，所述牺牲层305中关键原子的晶格常数小于鳍部303a内硅原子的晶格常数。
经过研究，发明人发现，提高p型鳍式场效应晶体管的载流子迁移率（mobility）、获得满足需求的阈值电压（Vt）的方法为，在其沟道区内引入大的压应力，如果在形成p型鳍式场效应晶体管的过程中，鳍部303a的顶部和侧壁形成具有关键原子的牺牲层305，所述包括关键原子的牺牲层的晶格常数大于鳍部303a内硅原子的晶格常数，后续通过对所述牺牲层305和鳍部303a进行退火或氧化所述牺牲层305的方法，使所述关键原子进入鳍部303a内部，后续在所述具有关键原子的鳍部表面形成栅极结构。那么，所述具有关键原子的鳍部后续作为p型鳍式场效应晶体管的沟道区，由于包括关键原子的牺牲层的晶格常数小于鳍部内硅的晶格常数，所述关键原子进入沟道区后，会为沟道区引入压应力，从而可提高p型鳍式场效应晶体管的载流子迁移率和阈值电压。
由于本发明的第一实施例中形成p型鳍式场效应晶体管，所述牺牲层305的材料为硅锗或锗。其中，所述牺牲层305的材料为硅锗，所述关键原子锗的质量百分比为50%-80%。所述牺牲层305的形成工艺为选择性沉积工艺，所述牺牲层305仅形成在半导体材料表面，形成工艺简单。
需要说明的是，在本发明的其他实施例中，当形成n型鳍式场效应晶体管时，提高n型鳍式场效应晶体管的载流子迁移率的方法为，在其沟道区内引入大的拉应力，即形成的牺牲层305的晶格常数小于鳍部303a的晶格常数，例如所述牺牲层305的材料为碳化硅（碳的质量百分比为50%-80%）或者碳在此不再赘述。
另外，考虑到后续工艺中能有足够的关键原子进入到鳍部303a内部，并保护鳍部303a在后续工艺中不被损害，所述牺牲层305的厚度为1纳米-10纳米。在本发明的第一实施例中，所述牺牲层305的厚度为5纳米。
请参考图7，对所述牺牲层305（如图6所示）进行处理，使所述牺牲层305中的关键原子306进入鳍部303a（如图6所示）内。
本发明的第一实施例中，当牺牲层305的材料不同时，想要牺牲层305中的关键原子306进入鳍部303a内所采取的处理方式不同，以下分两个实例进行示范性说明：
实例1
当所述牺牲层305的材料中仅含有关键原子，例如，所述牺牲层305的材料为锗（Ge）时，对所述牺牲层305和鳍部303a进行退火处理（anneal）。所述退火处理的工艺参数为：退火温度为800摄氏度-1100摄氏度，退火时间为30秒-6分钟，退火时的采用的氧化气体为氧气或臭氧，采用的惰性气体为氦气或氩气。在此工艺参数范围内，所述牺牲层305b中关键原子306锗原子的总量减少，牺牲层305b中减少的锗原子向所述鳍部303a内扩散，使鳍部303b内具有关键原子306。
需要说明的是，在本发明的其他实施例中，当形成n型鳍式场效应晶体管时，所述牺牲层305的材料还可以为碳，在此不再赘述。
实例2
当所述牺牲层305的材料除了包括关键原子306外，还包括其他原子时，例如，当所述牺牲层305的材料为锗硅时，对所述牺牲层305进行氧化处理，使牺牲层305内的硅原子被氧化成氧化硅，而关键原子306锗原子则被析出，并进入鳍部303a内部，形成具有关键原子306的鳍部303b和牺牲层305b。
发明人发现，为使鳍部303b内的关键原子306足够多，以更好的提高鳍式场效应晶体管沟道区的载流子迁移率和满足需求的阈值电压，氧化处理前的牺牲层305中关键原子的质量百分比应较高，较佳的，为50%-80%。采用具有上述牺牲层305进行氧化处理，能够在较短的时间，使关键原子306进入鳍部303b。
本发明的实施例中，氧化处理前锗硅中锗的质量百分比为80%，氧化处理后，锗硅中的锗原子进入鳍部303a形成具有锗原子的鳍部303b，所述鳍部303b内锗的质量百分比小于50%，形成的鳍式场效应晶体管沟道区的载流子迁移率和满足需求的阈值电压较高，鳍式场效应晶体管的性能好。
需要说明的是，在本发明的其他实施例中，当形成n型鳍式场效应晶体管时，所述牺牲层305的材料还可以为碳化硅，碳在碳化硅中的质量百分比含量为50%-80%，在此不再赘述。
所述氧化处理工艺采用的气体包括氧气和氢气。为了使氧化速率加快，较佳的，所述氧气和氢气的体积比为1:1至3:1，氧化牺牲层305的工艺为450摄氏度-800摄氏度。
在本发明的第一实施例中，对所述牺牲层305进行处理的工艺为磁控式等离子体氧化工艺，所述磁控式等离子体氧化工艺在图8所示的磁控式等离子体设备400内进行。所述磁控式等离子体设备400包括：真空腔室401，所述真空腔室401的材料为铝；位于所述真空腔室401顶壁的进气口403，用于通入工作气体，例如氢气（H2）和氧气（O2）；位于所述真空腔室401侧壁的阴极靶材405，所述阴极靶材405的材料为铜，用于在工作状态下产生带有电荷的自由基（离子基，radical），所述带电荷的自由基轰击阳极基板407表面的牺牲层305（图7所示），加速氧化工艺进程；阳极基板407，位于所述真空腔室401底部，用于放置待氧化的鳍式场效应晶体管410。
请参考图9，所述牺牲层305（图6所示）中的关键原子306进入鳍部303a（图6所示）后，去除经处理后的牺牲层305b（图7所示）。
去除所述牺牲层305b的工艺为刻蚀工艺，例如湿法刻蚀工艺（wetetch）或对牺牲层305b和鳍部303b具有较大的刻蚀选择比的干法刻蚀工艺（dryetch），以利于后续工艺的进行。
具体的，本发明的一个实例中，湿法刻蚀牺牲层305b时采用的化学试剂为稀释的氢氟酸（DHF），刻蚀时间为15秒-50秒。上述化学试剂刻蚀牺牲层305b时，不会对鳍部303b造成损害，后续形成的鳍式场效应晶体管的性能好。
在本发明的另一个实例中，采用干法刻蚀工艺去除所述牺牲层305b。所述干法刻蚀工艺（dryetch）的工艺参数范围为：刻蚀气体为四氟化碳（CF4）和氦气（He），其中，四氟化碳的流量为150标准毫升每分钟-300标准毫升每分钟（sccm），氦气的流量为0.1标准升每分钟-2标准升每分钟（slm），刻蚀压强为0.01托-1托。上述工艺条件下刻蚀，牺牲层305b和鳍部303b之间具有较大的刻蚀选择比，当牺牲层305b去除完，暴露出鳍部303b时，本领域技术人员可以有效地控制干法刻蚀工艺停止，从而避免了鳍部303b受到损伤，形成的鳍式场效应晶体管的性能好。
请参考图10，待去除牺牲层305b后，形成横跨所述鳍部303b的顶部和侧壁的栅极结构307，所述栅极结构307的位置与所述牺牲层305b的位置相对应。
所述栅极结构307用于后续形成鳍式场效应晶体管的栅极。所述栅极结构307包括：横跨所述具有关键原子306的鳍部303b的顶部和侧壁的栅介质层（未图示）；覆盖所述栅介质层的栅电极层（未图示）。其中，所述栅介质层的材料为氧化硅或高k介质材料，用于隔离鳍式场效应晶体管的栅电极层和鳍部303b、以及后续形成的源极和漏极；所述栅电极层的材料为多晶硅或金属材料，用于后续作为栅极。
需要说明的是，所述栅极结构307的位置与所述牺牲层305b的位置相对应，即栅极结构307形成在原来形成牺牲层305b的位置，所述栅极结构307位于具有关键原子306的鳍部303a表面。
在本发明的第一实施例中，为避免后续掺杂形成源极和漏极时，对栅极结构造成不良影响，使形成的鳍式场效应晶体管的性能更加优越。所述栅极结构307的形成步骤包括：形成横跨所述鳍部303b的顶部和侧壁的伪栅极结构；向伪栅极结构两侧的鳍部303a（如图6所示）内掺杂离子形成源极（未图示）和漏极（未图示）；在形成源极和漏极后，形成位于所述第一绝缘层301表面的第二绝缘层（未图示）；以所述第二绝缘层表面与所述伪栅极结构表面齐平；去除所述伪栅极结构，形成暴露出鳍部303b顶部和侧壁的开口（未图示）；在所述开口内形成栅极结构307。
上述步骤完成之后，本发明第一实施例的鳍式场效应晶体管的制作完成。首先在鳍部的顶部和侧壁形成包括关键原子的牺牲层，所述包括关键原子的牺牲层的晶格常数大于或小于鳍部内硅的晶格常数，后续对所述牺牲层进行处理时，所述关键原子进入到鳍部内部，该部分具有关键原子的鳍部后续作为鳍式场效应晶体管的沟道区，为沟道区引入了压应力或拉应力，使得形成的鳍式场效应晶体管的载流子迁移率增大，并能获得满足需求的阈值电压，有效提高了鳍式场效应晶体管的性能，并且形成工艺简单。
第二实施例
与第一实施例不同，在本发明的第二实施例中，所述包括关键原子的牺牲层在去除伪栅极结构，形成开口后形成。本发明第二实施例中在开口内形成牺牲层，所述牺牲层的位置更易确定，使得关键原子正好位于鳍式场效应晶体管的沟道区，更有助于形成载流子迁移率高、阈值电压高的鳍式场效应晶体管。
请参考图11，本发明第二实施例中鳍式场效应晶体管的形成方法，包括：
步骤S401，提供半导体衬底，所述半导体衬底表面形成有第一绝缘层和贯穿所述第一绝缘层厚度的鳍部，且所述鳍部顶部高于第一绝缘层表面；
步骤S402，形成横跨所述鳍部的顶部和侧壁的伪栅极结构；
步骤S403，在所述伪栅极结构两侧的鳍部形成源极和漏极；
步骤S404，形成覆盖所述鳍部和第一绝缘层的第二绝缘层，所述第二绝缘层表面与所述伪栅极结构表面齐平；
步骤S405，去除所述伪栅极结构，形成暴露出部分鳍部顶部和侧壁的开口；
步骤S406，在所述开口内形成包括关键原子的牺牲层，所述牺牲层位于所述鳍部顶部和侧壁，当形成p型鳍式场效应晶体管时，所选牺牲层的晶格常数大于鳍部的晶格常数，当形成n型鳍式场效应晶体管时，所选牺牲层的晶格常数小于鳍部的晶格常数；
步骤S407，对所述牺牲层进行处理，使所述牺牲层中的关键原子进入鳍部；
步骤S408，所述牺牲层中的关键原子进入鳍部后，去除经处理后的牺牲层；
步骤S409，待去除牺牲层后，在所述开口内形成栅极结构，所述栅极结构的位置与具有关键原子的鳍部的位置相对应。
具体的，请参考图12-图23，图12、图14、图16、图18、图20、图22和图23是本发明第二实施例的鳍式场效应晶体管的形成过程的剖面结构示意图；图13、图15、图17、图19和图21是本发明第二实施例的鳍式场效应晶体管的形成过程的俯视结构示意图。需要说明的是，与本发明的第一实施例不同，本发明第二实施例中的剖面方向与第一实施例中的剖面方向不同，两者相互垂直。
请结合参考图12和图13，图13为图12的俯视结构示意图。提供半导体衬底500，所述半导体衬底500表面形成有第一绝缘层501和贯穿所述第一绝缘层501厚度的鳍部503，且所述鳍部503顶部高于第一绝缘层501表面。
所述半导体衬底500用于为后续工艺提供工作平台，用于后续形成p型或n型鳍式场效应晶体管。所述半导体衬底500为硅衬底或绝缘体上硅（SOI）衬底。在本发明的第二实施例中，所述半导体衬底500为硅衬底，后续形成的鳍式场效应晶体管为p型鳍式场效应晶体管。
所述第一绝缘层501用于后续隔离晶体管的栅极结构和半导体衬底500。所述第一绝缘层501的材料为氧化硅、氮化硅或氮氧化硅。所述第一绝缘层501的形成工艺为沉积工艺或氧化工艺。所述第一绝缘层501的厚度为100纳米-500纳米。在本发明的第二实施例中，为形成厚度均匀的第一绝缘层501，其形成工艺为化学气相沉积工艺，所述第一绝缘层501的材料为氧化硅。所述第一绝缘层501的厚度为300纳米。
所述鳍部503的形成工艺为沉积工艺和刻蚀工艺。所述鳍部503的宽度为5纳米-50纳米，较佳的宽度为5纳米-20纳米，利于高度集成化，且高于第一绝缘层501部分的鳍部503a的高度与总的鳍部503的高度之间的比值为0.3-0.6，为100纳米-300纳米。所述鳍部503具有多个，且相邻的鳍部503的节距为10纳米-60纳米。
在本发明的实施例中，形成所述第一绝缘层501的步骤在鳍部503形成后执行。形成第一绝缘层501后，所述鳍部503的宽度为15纳米，其高于第一绝缘层501部分的鳍部503a的高度为100纳米，利于后续形成栅极结构。相邻鳍部503间的节距为40纳米。
更多关于鳍部503的描述，请参考本发明第一实施例中的相关描述，在此不再赘述。
请结合参考图14和图15，图15为图14的俯视结构示意图。形成横跨所述鳍部503a的顶部和侧壁的伪栅极结构505；在所述伪栅极结构505两侧的鳍部503a形成源极507和漏极509。
所述伪栅极结构505用于作为掩膜形成源极507和漏极509，避免了形成栅极结构后再形成源极507和漏极509，对栅极结构造成损害。所述伪栅极结构505与鳍部503a之间具有较大的刻蚀选择比，以利于后续去除伪栅极结构505时不损害鳍部503a。在本发明的第二实施例中，所述伪栅极结构505的材料为多晶硅。所述伪栅极结构505的形成工艺为沉积工艺和刻蚀工艺。
需要说明的是，形成伪栅极结构505的形成步骤中，还包括：形成硬掩膜层（未图示），所述硬掩膜层定义出伪栅极结构505的位置和尺寸，刻蚀工艺形成伪栅极结构505时以所述硬掩膜层504为掩膜。待形成伪栅极结构505后，去除所述硬掩膜层。
所述源极507和漏极509形成在伪栅极结构505两侧的鳍部503a内。所述源极507和漏极509的形成工艺包括掺杂工艺，即向伪栅极结构505两侧的鳍部503内掺杂离子。在本发明的第二实施例中，所述源极507和漏极509的形成步骤包括：刻蚀所述伪栅极结构505两侧的鳍部503a，形成开口（未图示）；采用选择性外延沉积工艺，在所述开口内形成外延层（未图示），所述外延层表面略高于鳍部503a顶部；然后向所述外延层内掺杂离子形成源极507和漏极509。
需要说明的是，在本发明的第二实施例中，首先在伪栅极结构505两侧形成第一侧墙506，然后再在所述伪栅极结构505两侧形成源极507和漏极509，以防止栅极漏电流的产生。所述第一侧墙506的材料为氮化硅、氮氧化硅或氧化硅。考虑到后续去除伪栅极结构505，本发明第二实施例的第一侧墙506的材料为氮化硅。
请结合参考图16和图17，形成覆盖所述鳍部503a、第一绝缘层501的第二绝缘层511，所述第二绝缘层511表面与所述伪栅极结构505（图13所示）表面齐平。
所述第二绝缘层511的材料与伪栅极结构505的材料具有较大的刻蚀选择比，以利于后续去除伪栅极结构505。所述第二绝缘层511的材料为氧化硅、氮氧化硅或氮化硅。在本发明的实施例中，所述第二绝缘层511的材料为氮氧化硅。所述第二绝缘层511的形成步骤包括：采用化学气相沉积工艺，形成覆盖所述第一绝缘层501、伪栅极结构505、第一侧墙506和硬掩膜层504的第二绝缘薄膜（未图示）；化学机械抛光（CMP）所述第二绝缘薄膜，直至暴露出硬掩膜层504表面。
请结合参考图18和图19，去除所述伪栅极结构505（图17所示），形成暴露出部分鳍部503a顶部和侧壁的开口513。
在形成第二绝缘层511后，去除所述硬掩膜层504和伪栅极结构505形成开口513，以定义出牺牲层的位置。去除所述伪栅极结构505的工艺为刻蚀工艺，例如各向异性的干法刻蚀工艺，在此不再赘述。
请结合参考图20和图21，在所述开口513内形成牺牲层515，所述牺牲层515位于所述鳍部503a顶部和侧壁，并且，所述牺牲层515中包括关键原子（未示出），当形成p型鳍式场效应晶体管时，所选牺牲层515的晶格常数大于鳍部503a内硅的晶格常数，当形成n型鳍式场效应晶体管时，所选牺牲层515的晶格常数小于鳍部503a内硅的晶格常数。
当形成p型鳍式场效应晶体管时，所述牺牲层515的材料为硅锗或锗。其中，所述牺牲层515的材料为硅锗，所述关键原子锗的质量百分比为50%-80%；当形成n型鳍式场效应晶体管时，所述牺牲层515的材料为碳化硅（碳的质量百分比为50%-80%）或碳，具体请参考本发明第一实施例中的相关描述，在此不再赘述。
本发明的第二实施例中，由于牺牲层515在开口513内形成，后续栅极结构也在所述开口513内形成，两者对位准确。因此，后续工艺处理后几乎全部关键原子位于鳍式场效应晶体管的沟道区内，有效增加了鳍式场效应晶体管的沟道区的载流子迁移率和阈值电压。
请参考图22，对所述牺牲层515（图21所示）进行处理，使所述牺牲层515中的关键原子进入鳍部503a，形成具有关键原子的鳍部503b和牺牲层515b。
对所述牺牲层515进行处理的工艺为氧化处理工艺或退火工艺。本发明第二实施例中，所述牺牲层515的材料为硅锗，采用磁控式等离子体氧化工艺处理所述牺牲层515。其中，氧化处理工艺采用的气体包括氧气和氢气，所述氧气和氢气的体积比为1:1至3:1，氧化温度为450摄氏度-800摄氏度。经处理后，鳍部503b内关键原子的质量百分比小于50%。更多描述请参考本发明第一实施例，在此不再赘述。
在本发明的第二实施例中，为防止由于第一侧墙506太薄，导致在对牺牲层515进行氧化处理、以及后续去除牺牲层时，对所述牺牲层515底部的鳍部503a造成损伤。在对所述牺牲层515进行氧化处理前，还包括：形成位于所述第一侧墙506侧壁的第二侧墙517。所述第二侧墙517的形成工艺为沉积工艺，其材料与所述第一侧墙506的材料相同，为氮化硅、氧化硅或氮氧化硅。
请参考图23，所述牺牲层515（图21所示）中的关键原子进入鳍部503a（图20所示）后，去除经处理后的牺牲层515b（图22所示）；待去除牺牲层515b后，在所述开口513（图22所示）内形成栅极结构519，所述栅极结构519的位置与具有关键原子的鳍部503b的位置相对应。
去除经处理后的牺牲层515b的方法和工艺，请参考本发明第一实施例中的相关描述，在此不再赘述。
所述栅极结构519的形成方法为沉积工艺，具体的，所述栅极结构519包括位于所述具有关键原子的鳍部503b表面的高k栅介质层、以及覆盖所述高k栅介质层且与所述第二绝缘层511表面齐平的金属栅电极层。由于所述栅极结构519在开口513内形成，所述栅极结构519的位置与牺牲层515（如图20所示）的位置对得较为准确，所述栅极结构519底部对应的鳍部513b后续作为鳍式场效应晶体管的沟道区，几乎全部关键原子均位于沟道区，所述鳍式场效应晶体管的沟道区的载流子迁移率高，阈值电压也较高。
上述步骤完成之后，本发明第二实施例的鳍式场效应晶体管的制作完成。由于牺牲层在去除伪栅极结构形成开口后形成，并且后续栅极结构也在所述开口内形成，栅极结构和牺牲层的位置对得较为准确，后续几乎全部关键原子位于鳍式场效应晶体管的沟道区，鳍式场效应晶体管的沟道区载流子迁移率高，且阈值电压高。
综上，在所述鳍部顶部和侧壁形成包括关键原子的牺牲层，当形成p型鳍式场效应晶体管时，所述包括关键原子的牺牲层的晶格常数大于鳍部的晶格常数，当形成n型鳍式场效应晶体管时，所述包括关键原子的牺牲层的晶格常数小于鳍部的晶格常数，后续对所述牺牲层进行处理后，关键原子进入鳍部内，后续为鳍式场效应晶体管的沟道区引入压应力或拉应力，使得后续形成的鳍式场效应晶体管的沟道区的载流子迁移率高，能够获得满足需求的阈值电压，鳍式场效应晶体管的性能稳定，且形成工艺简单。
进一步的，所述牺牲层形成在开口内，后续栅极结构也在所述开口内形成。所述栅极结构的位置与牺牲层的位置对得较为准确，所述栅极结构底部对应的鳍部后续作为鳍式场效应晶体管的沟道区，几乎全部关键原子均位于沟道区，所述鳍式场效应晶体管的沟道区的载流子迁移率更高，阈值电压也更加满足需求，进一步提高了鳍式场效应晶体管的性能。
本发明虽然已以较佳实施例公开如上，但凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (17)

1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底表面形成有第一绝缘层和贯穿所述第一绝缘层厚度的鳍部，且所述鳍部顶部高于第一绝缘层表面；
形成包括关键原子的牺牲层，所述牺牲层位于所述鳍部顶部和侧壁，当形成p型鳍式场效应晶体管时，所选牺牲层的晶格常数大于鳍部的晶格常数，当形成n型鳍式场效应晶体管时，所选牺牲层的晶格常数小于鳍部的晶格常数；
对所述牺牲层进行处理，使所述牺牲层中的关键原子进入鳍部；
所述牺牲层中的关键原子进入鳍部后，去除经处理后的牺牲层；
在去除经处理后的牺牲层后，形成横跨所述鳍部的顶部和侧壁的栅极结构，且所述栅极结构的位置与所述牺牲层的位置相对应；
形成牺牲层前，还包括：形成横跨所述鳍部的顶部和侧壁的伪栅极结构；在所述伪栅极结构两侧的鳍部形成源极和漏极；形成覆盖所述鳍部和第一绝缘层的第二绝缘层，所述第二绝缘层表面与所述伪栅极结构表面齐平；去除所述伪栅极结构，形成暴露出鳍部顶部和侧壁的开口，所述牺牲层形成在所述开口内。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：形成覆盖所述开口侧壁的第一侧墙。
3.如权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：对所述牺牲层进行处理前，形成位于所述第一侧墙侧壁的第二侧墙。
4.如权利要求3所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一侧墙的材料为氧化硅、氮化硅或氮氧化硅，所述第二侧墙的材料为氧化硅、氮化硅或氮氧化硅。
5.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，当形成p型鳍式场效应晶体管时，所述牺牲层的材料为硅锗或锗，所述关键原子为锗原子；当形成n型鳍式场效应晶体管时，所述牺牲层的材料为碳化硅或碳，所述关键原子为碳原子。
6.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述牺牲层为硅锗或碳化硅时，所述关键原子的质量百分比为50％-80％。
7.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，当所述牺牲层为硅锗时，对所述牺牲层进行处理的工艺为氧化处理工艺，采用的气体包括氧气和氢气。
8.如权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，所述氧气和氢气的体积比为1:1至3:1。
9.如权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，对所述牺牲层进行氧化处理时，氧化温度为450摄氏度-800摄氏度。
10.如权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，所述对所述牺牲层进行处理的工艺为磁控式等离子体氧化工艺。
11.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，当所述牺牲层为锗时，对所述牺牲层进行处理的工艺为退火处理工艺。
12.如权利要求11所述的鳍式场效应晶体管的形成方法，其特征在于，所述退火处理工艺的工艺参数为：退火温度为800摄氏度-1100摄氏度，退火时间为30秒-6分钟，退火时的采用的氧化气体为氧气或臭氧，采用的惰性气体为氦气或氩气。
13.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述牺牲层的厚度为1纳米-10纳米。
14.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述牺牲层中的关键原子进入鳍部后，鳍部内关键原子的质量百分比小于50％。
15.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，去除经处理后的牺牲层的工艺为湿法刻蚀工艺或干法刻蚀工艺。
16.如权利要求15所述的鳍式场效应晶体管的形成方法，其特征在于，所述湿法刻蚀工艺采用的化学试剂为稀释的氢氟酸，刻蚀时间为15秒-50秒。
17.如权利要求15所述的鳍式场效应晶体管的形成方法，其特征在于，所述干法刻蚀工艺的刻蚀气体为四氟化碳和氦气，其中，四氟化碳的流量为150标准毫升每分钟-300标准毫升每分钟，氦气的流量为0.1标准升每分钟-2标准升每分钟，刻蚀压强为0.01托-1托。
CN201210312964.0A 2012-08-29 2012-08-29 鳍式场效应晶体管的形成方法 Active CN103632945B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210312964.0A CN103632945B (zh) 2012-08-29 2012-08-29 鳍式场效应晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210312964.0A CN103632945B (zh) 2012-08-29 2012-08-29 鳍式场效应晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN103632945A CN103632945A (zh) 2014-03-12
CN103632945B true CN103632945B (zh) 2016-05-25

Family

ID=50213852

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210312964.0A Active CN103632945B (zh) 2012-08-29 2012-08-29 鳍式场效应晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN103632945B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9397003B1 (en) * 2015-05-27 2016-07-19 Globalfoundries Inc. Method for forming source/drain contacts during CMOS integration using confined epitaxial growth techniques
CN107026084B (zh) * 2016-02-02 2020-03-31 中芯国际集成电路制造(上海)有限公司 半导体装置及其制造方法
CN107591362B (zh) * 2016-07-06 2020-08-07 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018901B1 (en) * 2004-09-29 2006-03-28 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a strained channel and a heterojunction source/drain
CN101013668A (zh) * 2007-01-26 2007-08-08 厦门大学 低位错密度锗硅虚衬底的制备方法
CN101103446A (zh) * 2005-02-24 2008-01-09 硅绝缘体技术有限公司 SiGe层的热氧化及其应用
CN101986423A (zh) * 2009-07-28 2011-03-16 台湾积体电路制造股份有限公司 形成高锗浓度的硅锗应力源的方法及集成电路晶体管结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007194336A (ja) * 2006-01-18 2007-08-02 Sumco Corp 半導体ウェーハの製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7018901B1 (en) * 2004-09-29 2006-03-28 Freescale Semiconductor, Inc. Method for forming a semiconductor device having a strained channel and a heterojunction source/drain
CN101103446A (zh) * 2005-02-24 2008-01-09 硅绝缘体技术有限公司 SiGe层的热氧化及其应用
CN101013668A (zh) * 2007-01-26 2007-08-08 厦门大学 低位错密度锗硅虚衬底的制备方法
CN101986423A (zh) * 2009-07-28 2011-03-16 台湾积体电路制造股份有限公司 形成高锗浓度的硅锗应力源的方法及集成电路晶体管结构

Also Published As

Publication number Publication date
CN103632945A (zh) 2014-03-12

Similar Documents

Publication Publication Date Title
US20140187046A1 (en) Method for forming spacers for a transitor gate
TW201419539A (zh) 使用經摻雜的凸起源極和汲極區的源極和汲極摻雜
CN106847893A (zh) 鳍式场效应晶体管的形成方法
CN106486350B (zh) 半导体结构的形成方法
TW202002016A (zh) 半導體裝置與其形成方法
CN105097533A (zh) 半导体结构的形成方法
CN106558614A (zh) 半导体结构及其形成方法
CN105336621A (zh) 鳍式场效应管的形成方法
CN108321090B (zh) 半导体器件及其形成方法
CN105551958B (zh) 晶体管的形成方法
KR102287682B1 (ko) 웨이퍼의 이산화규소 제거 방법 및 집적회로 제조 공정
CN104425264B (zh) 半导体结构的形成方法
CN103594361A (zh) 半导体结构的形成方法
CN103632945B (zh) 鳍式场效应晶体管的形成方法
CN104752216B (zh) 晶体管的形成方法
CN106449404B (zh) 半导体结构及其形成方法
CN105261566A (zh) 半导体结构的形成方法
CN106328694B (zh) 半导体结构的形成方法
CN106711034A (zh) 半导体结构的形成方法
CN110164767A (zh) 半导体器件及其形成方法
CN105097536A (zh) 半导体结构的形成方法
CN104183491B (zh) 晶体管的形成方法
CN105609469A (zh) 半导体器件的形成方法
CN103531541B (zh) Cmos管的形成方法
CN111508896B (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant