CN101013668A - 低位错密度锗硅虚衬底的制备方法 - Google Patents
低位错密度锗硅虚衬底的制备方法 Download PDFInfo
- Publication number
- CN101013668A CN101013668A CN 200710008498 CN200710008498A CN101013668A CN 101013668 A CN101013668 A CN 101013668A CN 200710008498 CN200710008498 CN 200710008498 CN 200710008498 A CN200710008498 A CN 200710008498A CN 101013668 A CN101013668 A CN 101013668A
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- oxidation
- dislocation
- sige
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
低位错密度锗硅虚衬底的制备方法，涉及一种制备Ge组分渐变弛豫锗硅合金层的方法，尤其是涉及一种氧化具有硅盖层低Ge组分锗硅层来制备低位错密度、表面平整的Ge组分渐变弛豫锗硅缓冲层的方法。提供一种可实现表面平整、Ge组分可控、成本低、厚度薄的SiGe弛豫缓冲层的制备方法。先在硅衬底或绝缘体上硅衬底上，用分子束外延或化学汽相淀积法生长一层Ge组分SiGe合金层，在SiGe合金层上覆盖一层硅盖层，Ge组分小于0.2，厚度在临界厚度以下；将覆盖一层硅盖层的SiGe合金层在氧化炉中氧化，在氧化后生成的SiO2层下面形成Ge组分渐变的SiGe缓冲层，Ge组分大于0.3；将氧化后生成的SiO2层腐蚀掉。
Description
技术领域
本发明涉及一种制备Ge组分渐变弛豫锗硅合金层的方法，尤其是涉及一种采用干法氧化具有硅盖层低Ge组分锗硅层来制备低位错密度、表面平整的高Ge组分渐变弛豫锗硅缓冲层的方法。
背景技术
硅基SiGe异质结构是制备高性能硅基微电子与光电子器件的重要材料。特别是SiGe弛豫缓冲层构成硅基虚衬底，克服了锗硅晶格失配较大的限制，是实现高速率应变硅MOSFET和硅基长波长SiGe光电探测器以及硅基光电子与微电子器件集成的基础，具有重要的应用价值。
传统的制备SiGe弛豫缓冲层的方法有：1)用分子束外延或化学汽相淀积的方法，在硅衬底上生长Ge组分渐变的SiGe缓冲层，为了克服晶格失配引入的位错，组分变化很慢，因此需要厚的缓冲层才能达到表面较高的Ge组分。而且表面起伏很大，一般需要化学机械抛光后才可使用。该方法费时，成本高(E.A.Fitzgerald，Y.H.Xie，M.L.Green，D.Brasen，A.R.Kortan，J.Michel，Y.J.Mii，and B.E.Weir，Totally relaxed GexSi1-x layers with low threading dislocationdensities grown on Si substrates，Appl.Phys.Lett.1991，59，811)。2)在硅衬底上低温条件下生长一层硅层，作为释放应力的激活源，在其上淀积SiGe合金层，退火过程中，位错主要产生于低温硅界面附近，形成低位错密度弛豫SiGe缓冲层。该方法的主要缺点是生长SiGe层的温度对低温硅层有较大的影响，难以达到完全弛豫的衬底且Ge组分不能太高(K.K.Linder，F.C.Zhang，J.S.Rich，P. Bhattacharya and D.Houghton，Reduction of dislocation density inmismatched SiGe/Si using a low-temperature Si buffer layer，Appl. Phys.Lett.1997，70，3224)。3)在硅衬底上生长多层超晶格，将位错阻挡于超晶格的界面上，减小表面的位错，效果并不理想。其它如利用图形衬底和高低温退火等方法也可得到弛豫SiGe缓冲层，但是对后续器件的制作，特别是集成电子与光电子回路是很不方便的(S.Hong，Y.L.Foo，K.A.Bratland，T.Spila，K.Ohmori，M.R.Sardela，Jr.，J.E.Greene，and E.Yoon，Smooth relaxed Si0.75Ge0.25 layerson Si(001)via in situ rapid thermal annealing，Appl.Phys.Lett.2003，83，4321)。
因此需要寻找一种制备表面平整、表面Ge组分可控、薄的有效的弛豫缓冲层的方法，以降低成本和方便后续器件制作工艺。氧化组分均匀的锗硅层，由于硅和锗的活性不同，选择性地氧化从而形成二氧化硅，而锗聚集在二氧化硅界面形成富锗的锗硅层。通过扩散形成Ge组分渐变的锗硅层(T.Tezuka，N.Sugiyama，and S.Takagi，Fabrication of strained Si onan ultrathin SiGe-on-insulator virtual substrate with a high-Ge fraction，Appl.Phys.Lett.2001，79，1798)。然而直接氧化锗硅层的方法容易在表面形成位错。
发明内容
本发明的目的在于针对已有的在硅基上外延SiGe弛豫缓冲层方法缓冲层厚度大、表面起伏大、成本高等缺点，提供一种可实现表面平整、Ge组分可控、成本低、厚度薄的SiGe弛豫缓冲层的制备方法。
本发明的技术方案是选择在应变锗硅表面生长一层硅盖层，在氧化初期，通过硅盖层提供锗-硅互扩散的途径，在应变的锗硅中产生空位。空位的产生增强了失配位错传播而抑制线位错的穿透，因而在表面低位错的情况下，达到应变弛豫。实现低位错密度、表面平整的组分渐变弛豫锗硅虚衬底。
本发明包括以下步骤：
1)在“硅衬底”或“绝缘体上硅衬底(SOI)”上，用分子束外延或化学汽相淀积法生长一层Ge组分SiGe合金层，在SiGe合金层上覆盖一层硅盖层，Ge组分小于0.2，厚度在临界厚度以下，以减少位错产生。
2)将覆盖一层硅盖层的SiGe合金层在氧化炉中氧化，在氧化后生成的SiO2层下面形成Ge组分渐变的SiGe缓冲层，Ge组分大于0.3。
3)将氧化后生成的SiO2层腐蚀掉，得低位错密度锗硅虚衬底。
氧化的时间最好为1～6h，氧化的温度最好为800～1200℃。
低位错密度锗硅虚衬底是Ge组分渐变的SiGe弛豫缓冲层，在SiGe弛豫缓冲层上可生长应变Si或高Ge组分的SiGe层，以制作硅基电子或光电子器件。
在将覆盖一层硅盖层的SiGe合金层在氧化炉中氧化过程中，氧化开始阶段，应变SiGe层中的Ge可扩散到硅盖层，氧化过程中，只有硅被选择性地氧化形成SiO2，而锗在氧化硅界面聚集形成富锗SiGe层。在高温下，锗在样品中具有大的扩散系数，由于锗扩散，在SiO2层下面形成Ge组分渐变的SiGe缓冲层。
本发明采用硅基上低Ge组分应变SiGe层作初始材料，一方面材料外延生长方便，另一方面在生长过程中引入的缺陷少。在应变SiGe层上覆盖一层硅外延层，其作用是在氧化开始阶段，应变SiGe层中的Ge可扩散到硅盖层，弛豫了原始SiGe层的应力并在其中产生空位。在其后氧化SiGe形成富Ge层时，增强Ge向内扩散，空位增强了失配位错的横向传播而抑制了线位错向表面的传播，释放在富Ge层中形成的应力而不在表面引入过多的位错。氧化过程采用标准硅基微电子器件的制作工艺，减少生长厚缓冲层的成本。最终形成的Ge组分渐变SiGe缓冲层，表面Ge组分可以根据氧化温度得到较好的控制，由于形成SiO2后可以起到阻止表面原子迁移的作用，表面的粗糙度很小，在表面Ge组分达到0.3时小于1.5nm，适合于在其上进一步生长器件结构而省掉化学机械抛光的步骤。这是一种低成本、与微电子工艺兼容的制备SiGe弛豫缓冲层的方法。
附图说明
图1为本发明采用氧化法制备薄Ge组分渐变缓冲层的流程示意图。
图2为本发明采用氧化法得到渐变锗硅合金层中Ge组分分布图(俄歇谱图)。在图2中，横坐标为氩离子刻蚀时间(min)，横坐标为Ge在SiGe中的浓度(％)。
图3为本发明氧化后腐蚀掉二氧化硅层并用位错坑腐蚀显微观察的表面位错分布图。在图3中，(a)为采用本发明氧化具有硅盖层样品制备虚衬底显微镜观察表面位错图；(b)为未盖硅盖层样品氧化后的显微镜观察表面位错图，标尺为20μm。
具体实施方式
以下实施例将结合附图对本发明作进一步的说明。
实施例1：图1给出本发明采用氧化法制备薄Ge组分渐变缓冲层的流程示意图，在图1中的标号分别为：①硅衬底；②硅缓冲层；③低Ge组分应变SiGe层，Ge组分小于0.2，厚度小于临界厚度；④硅盖层，厚度大于30nm小于50nm；⑤氧化后生成的SiO2层，其厚度随氧化时间增加而增大；⑥硅衬底上形成的Ge组分渐变SiGe缓冲层，组分从Si衬底到表面由0.12到0.33近线性增加，厚度为40nm；⑦在缓冲层上可能生长的应变Si或高Ge组分(大于0.3)的SiGe层等器件层。
在n型Si(001)衬底上外延生长140nm应变Si0.88Ge0.12合金层和30nm硅盖层；在1000℃下干氧氧化230min，消耗掉全部硅盖层以及30nm Si0.88Ge0.12合金层，形成的氧化层厚度达到132nm；腐蚀掉氧化层，得到从原始合金层到表面Ge组分从0.12线性渐变到0.33，厚度40nm的渐变缓冲层，Ge组分变化如图2所示，表面粗糙度为1.3nm。通过位错坑腐蚀显微镜观察测得表面位错密度约为8×104/cm2。腐蚀后的表面显微照片如图3(a)所示。图3(b)所示未盖硅盖层样品氧化后有很高的位错密度。
实施例2：与实施例1类似，其区别在于所采用的衬底为绝缘体上硅衬底(SOI)。
Claims (3)
1.低位错密度锗硅虚衬底的制备方法，其特征在于包括以下步骤：
1)在硅衬底或绝缘体上硅衬底上，用分子束外延或化学汽相淀积法生长一层Ge组分SiGe合金层，在SiGe合金层上覆盖一层硅盖层，Ge组分小于0.2，厚度在临界厚度以下；
2)将覆盖一层硅盖层的SiGe合金层在氧化炉中氧化，在氧化后生成的SiO2层下面形成Ge组分渐变的SiGe缓冲层，Ge组分大于0.3；
3)将氧化后生成的SiO2层腐蚀掉，得低位错密度锗硅虚衬底。
2.如权利要求1所述的低位错密度锗硅虚衬底的制备方法，其特征在于所述的氧化的时间为1～6h。
3.如权利要求1所述的低位错密度锗硅虚衬底的制备方法，其特征在于所述的氧化的温度为800～1200℃。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100084986A CN100447950C (zh) | 2007-01-26 | 2007-01-26 | 低位错密度锗硅虚衬底的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNB2007100084986A CN100447950C (zh) | 2007-01-26 | 2007-01-26 | 低位错密度锗硅虚衬底的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101013668A true CN101013668A (zh) | 2007-08-08 |
| CN100447950C CN100447950C (zh) | 2008-12-31 |
Family
ID=38701094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2007100084986A Expired - Fee Related CN100447950C (zh) | 2007-01-26 | 2007-01-26 | 低位错密度锗硅虚衬底的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN100447950C (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101609797B (zh) * | 2009-07-13 | 2014-01-01 | 清华大学 | 一种降低SiGe虚拟衬底表面粗糙度的方法 |
| CN103632945A (zh) * | 2012-08-29 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN104332389A (zh) * | 2014-08-20 | 2015-02-04 | 上海集成电路研发中心有限公司 | 一种高锗浓度锗硅沟道的制备方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6350993B1 (en) * | 1999-03-12 | 2002-02-26 | International Business Machines Corporation | High speed composite p-channel Si/SiGe heterostructure for field effect devices |
| EP1647046A2 (en) * | 2003-07-23 | 2006-04-19 | ASM America, Inc. | DEPOSITION OF SiGE ON SILICON-ON-INSULATOR STRUCTURES AND BULK SUBSTRATES |
| US6893936B1 (en) * | 2004-06-29 | 2005-05-17 | International Business Machines Corporation | Method of Forming strained SI/SIGE on insulator with silicon germanium buffer |
| CN1779909A (zh) * | 2004-11-25 | 2006-05-31 | 中国科学院半导体研究所 | 制备绝缘体上锗硅薄膜材料的方法 |
-
2007
- 2007-01-26 CN CNB2007100084986A patent/CN100447950C/zh not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101609797B (zh) * | 2009-07-13 | 2014-01-01 | 清华大学 | 一种降低SiGe虚拟衬底表面粗糙度的方法 |
| CN103632945A (zh) * | 2012-08-29 | 2014-03-12 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN103632945B (zh) * | 2012-08-29 | 2016-05-25 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
| CN104332389A (zh) * | 2014-08-20 | 2015-02-04 | 上海集成电路研发中心有限公司 | 一种高锗浓度锗硅沟道的制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN100447950C (zh) | 2008-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6291321B1 (en) | Controlling threading dislocation densities in Ge on Si using graded GeSi layers and planarization | |
| JP2694120B2 (ja) | 疑似基板構造体 | |
| Currie et al. | Controlling threading dislocation densities in Ge on Si using graded SiGe layers and chemical-mechanical polishing | |
| US8110486B2 (en) | Method of manufacturing semiconductor wafer by forming a strain relaxation SiGe layer on an insulating layer of SOI wafer | |
| US6602613B1 (en) | Heterointegration of materials using deposition and bonding | |
| Zhou et al. | The influence of low-temperature Ge seed layer on growth of high-quality Ge epilayer on Si (1 0 0) by ultrahigh vacuum chemical vapor deposition | |
| US20070134901A1 (en) | Growth of GaAs expitaxial layers on Si substrate by using a novel GeSi buffer layer | |
| WO2002015244A3 (en) | Process for producing semiconductor article using graded expitaxial growth | |
| LeGoues | The effect of strain on the formation of dislocations at the SiGe/Si interface | |
| US6995076B2 (en) | Relaxed SiGe films by surfactant mediation | |
| US6750130B1 (en) | Heterointegration of materials using deposition and bonding | |
| CN100447950C (zh) | 低位错密度锗硅虚衬底的制备方法 | |
| CN1172376C (zh) | 一种类似绝缘层上硅结构的材料及制备方法 | |
| US20050196925A1 (en) | Method of forming stress-relaxed SiGe buffer layer | |
| Brunner et al. | Molecular beam epitaxy growth and thermal stability of Si1− xGex layers on extremely thin silicon-on-insulator substrates | |
| Souriau et al. | High Ge content SGOI substrates obtained by the Ge condensation technique: A template for growth of strained epitaxial Ge | |
| Buca et al. | Growth of strained Si on He ion implanted Si/SiGe heterostructures | |
| Cai et al. | Thermal annealing effects on a compositionally graded SiGe layer fabricated by oxidizing a strained SiGe layer | |
| Shimura et al. | Fabrication of fully relaxed SiGe layers with high Ge concentration on silicon-on-insulator wafers by rapid melt growth | |
| Kim et al. | High quality Ge epitaxial layers on Si by ultrahigh vacuum chemical vapor deposition | |
| Balakumar et al. | Fabrication of high Ge content SiGe layer on Si by Ge condensation technique | |
| Yamamoto et al. | High quality Ge growth on Si (111) and Si (110) by using reduced pressure chemical vapor deposition | |
| CN1588619A (zh) | 基于注氧隔离技术的绝缘体上锗硅材料及其制备方法 | |
| Zhu et al. | Evolution of GeSi islands in epitaxial Ge-on-Si during annealing | |
| Myronov et al. | Very thin, high Ge content Si0. 3Ge0. 7 relaxed buffer grown by MBE on SOI (0 0 1) substrate |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| C17 | Cessation of patent right | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20081231 Termination date: 20120126 |