CN106847893A - 鳍式场效应晶体管的形成方法 - Google Patents

鳍式场效应晶体管的形成方法 Download PDF

Info

Publication number
CN106847893A
CN106847893A CN201510894291.8A CN201510894291A CN106847893A CN 106847893 A CN106847893 A CN 106847893A CN 201510894291 A CN201510894291 A CN 201510894291A CN 106847893 A CN106847893 A CN 106847893A
Authority
CN
China
Prior art keywords
layer
fin
field effect
dielectric layer
formula field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510894291.8A
Other languages
English (en)
Other versions
CN106847893B (zh
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510894291.8A priority Critical patent/CN106847893B/zh
Priority to US15/243,775 priority patent/US10002756B2/en
Priority to EP16199540.2A priority patent/EP3179506B1/en
Publication of CN106847893A publication Critical patent/CN106847893A/zh
Application granted granted Critical
Publication of CN106847893B publication Critical patent/CN106847893B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种鳍式场效应晶体管的形成方法，包括：提供衬底，衬底表面均具有鳍部，衬底表面具有隔离层，隔离层覆盖鳍部的部分侧壁表面，且隔离层的表面低于鳍部的顶部表面；在部分隔离层以及部分鳍部的侧壁和顶部表面形成介质层，介质层内具有横跨鳍部的开口，且开口暴露出部分鳍部侧壁和顶部表面；采用氧化工艺在开口暴露出的鳍部侧壁和顶部表面形成第一氧化层；采用第一退火工艺在第一氧化层与鳍部侧壁和顶部表面之间形成第二氧化层；在第一退火工艺之后，在第一氧化层表面形成栅介质层；在栅介质层表面形成吸附层；在形成吸附层之后，进行第二退火工艺；在第二退火工艺之后，形成填充满开口的栅极层。所形成的鳍式场效应晶体管的性能改善。

Description

鳍式场效应晶体管的形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种鳍式场效应晶体管的形成方法。
背景技术
随着集成电路制造技术的快速发展，促使集成电路中的半导体器件，尤其是MOS(Metal Oxide Semiconductor，金属-氧化物-半导体)器件的尺寸不断地缩小，以此满足集成电路发展的微型化和集成化的要求，而晶体管器件是MOS器件中的重要组成部分之一。
对于半导体器件来说，随着半导体器件的尺寸持续缩小，现有技术以氧化硅或氮氧化硅材料形成栅介质层时，已无法满足半导体器件对于性能的要求。尤其是以氧化硅或氮氧化硅作为栅介质层所形成的晶体管容易产漏电流以及杂质扩散等一系列问题，从而影响晶体管的阈值电压，造成晶体管的可靠性和稳定性下降。
为解决以上问题，一种以高K栅介质层和金属栅构成的晶体管被提出，即高K金属栅(HKMG，High K Metal Gate)晶体管。所述高K金属栅晶体管采用高K(介电常数)介质材料代替常用的氧化硅或氮氧化硅作为栅介质材料，以金属材料或金属化合物材料替代传统的多晶硅栅极材料，形成金属栅。所述高K金属栅晶体管能够在缩小尺寸的情况下，能够减小漏电流，降低工作电压和功耗，以此提高晶体管的性能。
然而，随着半导体器件的尺寸缩小，高K栅介质层和金属栅构成的晶体管的缺点对半导体器件造成的不良影响也越发严重。
发明内容
本发明解决的问题是提供一种鳍式场效应晶体管的形成方法，所形成的鳍式场效应晶体管的性能改善。
为解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供衬底，所述衬底表面均具有鳍部，所述衬底表面具有隔离层，所述隔离层覆盖所述鳍部的部分侧壁表面，且所述隔离层的表面低于所述鳍部的顶部表面；在部分隔离层以及部分鳍部的侧壁和顶部表面形成介质层，所述介质层内具有横跨所述鳍部的开口，且所述开口暴露出部分鳍部侧壁和顶部表面；采用氧化工艺在所述开口暴露出的鳍部侧壁和顶部表面形成第一氧化层；采用第一退火工艺在所述第一氧化层与鳍部侧壁和顶部表面之间形成第二氧化层；在所述第一退火工艺之后，在所述第一氧化层表面形成栅介质层；在所述栅介质层表面形成吸附层；在形成所述吸附层之后，进行第二退火工艺；在第二退火工艺之后，形成填充满开口的栅极层。
可选的，所述吸附层的材料为多晶硅。
可选的，还包括：在所述第二退火工艺之后，去除所述吸附层；在去除所述吸附层之后，在所述栅介质层表面形成栅极层。
可选的，在所述第二退火工艺之后，在所述吸附层表面形成所述栅极层。
可选的，所述吸附层填充满所述开口。
可选的，所述吸附层的材料为TiAlC。
可选的，还包括：在形成所述吸附层之前，在所述栅介质层表面形成覆盖层；在所述覆盖层表面形成所述吸附层。
可选的，在第二退火工艺之后，在所述吸附层表面形成栅极层。
可选的，在所述第二退火工艺之后，去除所述吸附层；在去除所述吸附层之后，在所述覆盖层表面形成栅极层。
可选的，所述覆盖层的材料为TiN。
可选的，所述衬底包括P型区和N型区，所述P型区和N型区的衬底表面均具有鳍部；所述开口横跨所述P型区和N型区的鳍部。
可选的，所述第二退火工艺为热炉退火，退火温度为500℃～600℃。
可选的，所述第一氧化层的形成工艺为化学氧化工艺、热氧化工艺或原位蒸汽生成工艺。
可选的，所述第一退火工艺为激光退火工艺或闪光退火。
可选的，所述第一退火工艺的气体包括氧气，所述氧气的体积百分比浓度为小于10ppm。
可选的，所述栅介质层的材料为高K介质材料。
可选的，所述介质层的形成步骤包括：在部分隔离层和部分鳍部的侧壁和顶部表面形成横跨所述鳍部的伪栅极结构，所述伪栅极结构包括伪栅极层；在所述伪栅极结构两侧的鳍部内形成源区和漏区；在形成所述源区和漏区之后，在所述隔离层和鳍部表面形成介质层，所述介质层表面与所述伪栅极层的顶部表面齐平；去除所述伪栅极层，在所述介质层内形成开口。
可选的，所述伪栅极结构还包括位于鳍部侧壁和顶部表面的伪栅介质层；在去除所述伪栅极层之后，去除所述伪栅介质层。
可选的，所述栅极层的形成步骤包括：在所述介质层表面和所述开口内形成填充满所述开口的栅极膜；平坦化所述栅极膜直至暴露出所述介质层表面为止，形成所述栅极层。
可选的，在形成所述栅极膜之前，还包括在所述介质层表面、以及开口的侧壁和底部表面形成功函数膜；在平坦化所述栅极膜之后，平坦化所述功函数膜直至暴露出所述介质层表面为止，形成功函数层。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的形成方法中，采用第一退火工艺形成的第二氧化层位于第一氧化层与鳍部的侧壁和顶部表面之间，能够消除第一氧化层与鳍部侧壁和顶部表面之间的缺陷，以此消除第一氧化层与鳍部侧壁和顶部表面之间的电荷陷阱，以改善P型鳍式场效应晶体管的偏压温度不稳定效应。其次，由于所述吸附层具有吸附氧空位或悬挂键的能力，因此，所形成的吸附层能够在第二退火工艺过程中，将第一氧化层与栅介质层界面处缺陷、以及栅介质层内的缺陷吸出，以此消除第一氧化层与栅介质层界面处缺陷、以及栅介质层内的电荷陷阱，以此改善N型鳍式场效应晶体管的偏压温度不稳定效应。综上，以所述方法形成的鳍式场效应晶体管，无论是P型鳍式场效应晶体管还是N型鳍式场效应晶体管，偏压温度不稳定效应均能够得到抑制，使得所形成的鳍式场效应晶体管漏电流减少、短沟道效应得到抑制、沟道电流提高且功耗较低，所形成的鳍式场效应晶体管的性能提高。
附图说明
图1是一种用于形成鳍式场效应晶体管的半导体结构的剖面结构示意图；
图2至图11是本发明一实施例的鳍式场效应晶体管的形成过程的剖面结构示意图；
图12至图14是本发明另一实施例的鳍式场效应晶体管的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，随着半导体器件的尺寸缩小，高K栅介质层和金属栅构成的晶体管的缺点对半导体器件造成的不良影响也越发严重。
经过研究发现，对于鳍式场效应晶体管来说，随着鳍部尺寸的缩小，鳍部的密度提高，使得解决鳍式场效应晶体管的短沟道效应的控制问题、沟道电流的提高问题、以及低功耗问题尤为重要。而无论是对于P型鳍式场效应晶体管还是N型鳍式场效应晶体管来说，抑制偏压温度不稳定效应(BiasTemperature Instability，简称BTI)是解决上述问题的有效途径之一。造成偏压温度不稳定性的原因之一在于自鳍部至高K栅介质层内的缺陷所产生的各种载流子陷阱。
请参考图1，图1是一种用于形成鳍式场效应晶体管的半导体结构的剖面结构示意图。形成如图1所述半导体结构的步骤包括：提供衬底100，所述衬底100表面具有鳍部101，所述衬底表面具有隔离层102，所述隔离层102覆盖部分鳍部101的侧壁表面，且所述隔离层102的表面低于所述鳍部100的顶部表面；形成横跨所述鳍部100的伪栅极结构，所述伪栅极结构覆盖部分鳍部101的侧壁和顶部表面，所述伪栅极结构包括伪栅极层；在所述伪栅极结构两侧的鳍部101内形成源区和漏区；在形成源区和漏区之后，在所述隔离层和鳍部101表面形成介质层103，所述介质层103的表面与所述伪栅极层的顶部表面齐平；去除所述伪栅极层，在所述介质层103内形成暴露出部分鳍部101侧壁和顶部表面的开口；采用氧化工艺在所述开口底部形成界面层104；在所述界面层104表面形成高K栅介质层105；在所述高K栅介质层105上形成填充满所述开口的栅极层106。
其中，所述鳍部101的顶部表面的晶向通常为<100>晶向，而所述鳍部101的侧壁表面的晶向通常为<110>晶向，所述鳍部101的侧壁表面原子密度更高，则所述鳍部101的侧壁表面容易在制程中产生更多的悬挂键，所述悬挂键不仅容易吸附杂质，还容易在鳍部101与界面层104的界面处形成电荷陷阱，进而使得所形成的P型鳍式场效应晶体管容易产生偏压温度不稳定效应。
此外，由于鳍部101的侧壁和顶部表面具有较多的悬挂键，容易使采用氧化工艺形成的界面层104内具有较多杂质或缺陷，继而容易使所形成的高K栅介质层105内也具有缺陷，所述高K栅介质层105内的缺陷容易形成电荷陷阱，从而使得所形成的N型鳍式场效应晶体管容易产生偏压温度不稳定效应。
为了解决上述问题，本发明提供一种鳍式场效应晶体管的形成方法，包括：提供衬底，所述衬底表面均具有鳍部，所述衬底表面具有隔离层，所述隔离层覆盖所述鳍部的部分侧壁表面，且所述隔离层的表面低于所述鳍部的顶部表面；在部分隔离层以及部分鳍部的侧壁和顶部表面形成介质层，所述介质层内具有横跨所述鳍部的开口，且所述开口暴露出部分鳍部侧壁和顶部表面；采用氧化工艺在所述开口暴露出的鳍部侧壁和顶部表面形成第一氧化层；采用第一退火工艺在所述第一氧化层与鳍部侧壁和顶部表面之间形成第二氧化层；在所述第一退火工艺之后，在所述第一氧化层表面形成栅介质层；在所述栅介质层表面形成吸附层；在形成所述吸附层之后，进行第二退火工艺；在第二退火工艺之后，形成填充满开口的栅极层。
其中，采用第一退火工艺形成的第二氧化层位于第一氧化层与鳍部的侧壁和顶部表面之间，能够消除第一氧化层与鳍部侧壁和顶部表面之间的缺陷，以此消除第一氧化层与鳍部侧壁和顶部表面之间的电荷陷阱，以改善P型鳍式场效应晶体管的偏压温度不稳定效应。其次，由于所述吸附层具有吸附氧空位或悬挂键的能力，因此，所形成的吸附层能够在第二退火工艺过程中，将第一氧化层与栅介质层界面处缺陷、以及栅介质层内的缺陷吸出，以此消除第一氧化层与栅介质层界面处缺陷、以及栅介质层内的电荷陷阱，以此改善N型鳍式场效应晶体管的偏压温度不稳定效应。综上，以所述方法形成的鳍式场效应晶体管，无论是P型鳍式场效应晶体管还是N型鳍式场效应晶体管，偏压温度不稳定效应均能够得到抑制，使得所形成的鳍式场效应晶体管漏电流减少、短沟道效应得到抑制、沟道电流提高且功耗较低，所形成的鳍式场效应晶体管的性能提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图11是本发明一实施例的鳍式场效应晶体管的形成过程的剖面结构示意图。
请参考图2，提供衬底200，所述衬底200表面均具有鳍部201，所述衬底表面具有隔离层202，所述隔离层202覆盖所述鳍部201的部分侧壁表面，且所述隔离层202的表面低于所述鳍部201的顶部表面。
在本实施例中，所述衬底200包括P型区203和N型区204，所述P型区203和N型区204的衬底200表面均具有鳍部201；所述P型区203用于形成P型鳍式场效应晶体管，所述N型区204用于形成N型鳍式场效应晶体管。
在本实施例中，所述衬底200和鳍部201的形成步骤包括：提供半导体基底；在所述半导体基底表面形成掩膜层，所述掩膜层覆盖需要形成鳍部201的半导体基底表面；以所述掩膜层为掩膜，刻蚀所述半导体基底，在所述半导体基底内形成沟槽，形成衬底200以及位于衬底200表面的鳍部201；在形成所述鳍部201之后，去除所述掩膜层。在其它实施例中，还能够在后续形成所述隔离层202之后，去除所述掩膜层。
所述半导体基底为体衬底或绝缘体上半导体(SOI)衬底；所述体衬底为硅衬底、锗衬底和硅锗衬底；所述绝缘体上半导体衬底为绝缘体上硅衬底或绝缘体上锗衬底。在本实施例中，所述半导体基底为单晶硅衬底，所述多晶硅衬底表面的晶向为<100>，即所述鳍部201和衬底200的材料为单晶硅，且所形成的鳍部201顶部表面的晶向为<100>，侧壁表面的晶向为<110>。
为了缩小所述鳍部201的尺寸、以及相邻鳍部之间的距离，所述掩膜层能够采用多重图形化掩膜工艺形成。所述多重图形化掩膜工艺包括：自对准双重图形化(Self-aligned Double Patterned，SaDP)工艺、自对准三重图形化(Self-aligned Triple Patterned)工艺、或自对准四重图形化(Self-aligned DoubleDouble Patterned，SaDDP)工艺。
在另一实施例中，所述鳍部201的形成步骤包括：采用外延工艺在衬底200表面形成鳍部层；刻蚀所述鳍部层，在所述鳍部层内形成若干沟槽，相邻沟槽支架内的鳍部层形成鳍部201。所述基底200为硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓衬底或砷化镓衬底等。所述鳍部层的材料为硅、锗、碳化硅或硅锗。
所述隔离层202用于隔离相邻的鳍部201。所述隔离层202的材料为氧化硅、氮化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)、超低K介质材料(介电常数小于2.5)中的一种或多种组合。本实施例中，所述隔离层202的材料为氧化硅。
所述隔离层202的形成步骤包括：在所述衬底200和鳍部201表面形成隔离膜；平坦化所述隔离膜直至暴露出所述鳍部201的顶部表面为止；在平坦化所述隔离膜之后，回刻蚀所述隔离膜，暴露出部分鳍部201的侧壁表面，形成隔离层202。
所述隔离膜的形成工艺为化学气相沉积工艺或物理气相沉积工艺，例如流体化学气相沉积(FCVD，Flowable Chemical Vapor Deposition)工艺、等离子体增强化学气相沉积工艺或高深宽比化学气相沉积工艺(HARP)；所述平坦化工艺为化学机械抛光工艺；所述回刻蚀工艺为各向异性的干法刻蚀工艺。
请参考图3和图4，图4是图3沿AA’方向的剖面结构示意图，图3是图4沿BB’方向的剖面结构示意图，在部分隔离层202以及部分鳍部201的侧壁和顶部表面形成介质层205，所述介质层205内具有横跨所述鳍部201的开口206，且所述开口206暴露出部分鳍部201侧壁和顶部表面。
在本实施例中，所述衬底200包括P型区203和N型区204，且P型区203和N型区204的衬底200表面均具有鳍部201，则分别在所述P型区203和N型区204的介质层205内形成开口206，所述开口206分别暴露出所述P型区203和N型区204的鳍部201的部分侧壁和顶部表面。
所述介质层205的形成步骤包括：在部分隔离层202和部分鳍部201的侧壁和顶部表面形成横跨所述鳍部的伪栅极结构，所述伪栅极结构包括伪栅极层；在所述伪栅极结构两侧的鳍部201内形成源区和漏区；在形成所述源区和漏区之后，在所述隔离层202和鳍部201表面形成介质层205，所述介质层205表面与所述伪栅极层的顶部表面齐平；去除所述伪栅极层，在所述介质层205内形成开口206。
在本实施例中，所述伪栅极结构还包括：位于鳍部201侧壁和顶部表面的伪栅介质层；所述伪栅极层位于所述伪栅介质层表面；位于所述伪栅极层侧壁表面的侧墙。而且，在去除所述伪栅极层之后，还包括去除所述伪栅介质层。
所述伪栅极层的材料为多晶硅；所述伪栅介质层的材料为氧化硅；所述侧墙的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种组合。所述伪栅极结构的形成步骤包括：采用沉积或氧化工艺在所述鳍部201的侧壁和底部表面形成伪栅介质膜；在所述伪栅介质膜表面沉积伪栅极膜；对所述伪栅极膜进行平坦化；在所述平坦化工艺之后，在所述伪栅极膜表面形成掩膜层，所述掩膜层覆盖需要形成伪栅极层的部分伪栅极膜表面；以所述掩膜层为掩膜，刻蚀所述伪栅极层，直至暴露出鳍部201的侧壁和顶部表面以及隔离层202表面为止，形成伪栅极层和伪栅介质层；在形成伪栅极层和伪栅介质层之后，采用沉积工艺和回刻蚀工艺在所述伪栅极层的侧壁表面形成侧墙。
在一实施例中，所述源区和漏区以离子注入工艺形成。在另一实施例中，所述源区和漏区的形成步骤还包括：在所述伪栅极结构两侧的鳍部内形成凹槽；采用选择性外延沉积工艺在所述凹槽内形成应力层；在所述应力层内掺杂离子，形成源区和漏区；所述掺杂工艺为离子注入工艺、原位掺杂工艺中的一种或两种组合；在所述P型区203内，所述应力层的材料为硅锗，所述应力层内掺杂的离子为P型离子，且所述P型区203内的应力层为Σ型应力层；在所述N型区内，所述应力层的材料为碳化硅，所述应力层内掺杂的离子为N型离子。
所述介质层205的形成步骤包括：在所述隔离层202表面、鳍部201的侧壁和顶部表面、以及伪栅极结构表面形成介质膜；平坦化所述介质膜直至暴露出所述伪栅极层的顶部表面为止，形成所述介质层205。
所述介质膜的形成步骤为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。所述介质层205的材料为氧化硅、氮化硅、氮氧化硅、低k介质材料(介电系数为大于或等于2.5、小于3.9，例如多孔氧化硅、或多孔氮化硅)或超低k介质材料(介电系数小于2.5，例如多孔SiCOH)。
在本实施例中，所述介质层205的材料为氧化硅；所述介质膜的形成工艺为流体化学气相沉积(Flowable Chemical Vapor Deposition，简称FCVD)工艺、高密度等离子沉积(High Density Plasma，简称HDP)工艺、等离子体增强沉积工艺中的一种或多种。
去除所述伪栅极层的工艺为干法刻蚀工艺、湿法刻蚀工艺中的一种或两种组合。去除所述伪栅介质层的工艺为湿法刻蚀工艺或各向同性的干法刻蚀工艺。
在本实施例中，所述伪栅极层的材料为多晶硅，去除所述伪栅极层的工艺为各向异性的干法刻蚀工艺，参数包括：气体包括碳氟气体、HBr和Cl2中的一种或两种、以及载气，所述碳氟气体包括CF4、CHF3、CH2F2、CH3F，所述载气为惰性气体，例如He，气体流量为50sccm～400sccm，压力为3毫托～8毫托，偏置功率150瓦～800瓦。在另一实施例中，去除所述伪栅极层的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液为氢氟酸溶液。
在本实施例中，去除所述伪栅介质层的各向同性干法刻蚀工艺能够为SICONI工艺。所述SICONI工艺在各个不同方向上的刻蚀速率均匀，能够去除位于鳍部201侧壁和顶部表面的伪栅介质层，而且对所述鳍部201侧壁和顶部表面的损伤较小。
请参考图5，采用氧化工艺在所述开口206暴露出的鳍部201侧壁和顶部表面形成第一氧化层207。
所述第一氧化层207作为后续形成的栅介质层与鳍部201表面之间的界面层，用于增强栅介质层与鳍部201之间的结合强度。
所述第一氧化层207的材料为氧化硅，形成工艺为化学氧化工艺、热氧化工艺或原位蒸汽生成(In-situ Steam Generation，简称ISSG)工艺；所述第一氧化层207的厚度为5纳米～10纳米。
在本实施例中，所述第一氧化层207的形成工艺为化学氧化工艺；所述化学氧化工艺的步骤包括：采用通入臭氧的水溶液对所述鳍部201暴露出的侧壁和顶部表面进行氧化，在所述鳍部201的侧壁和顶部表面形成第一氧化层。其中，在所述通入臭氧的水溶液中，臭氧在水中的浓度为1％～15％。
采用化学氧化工艺形成第一氧化层的速率较慢，而且形成的第一氧化层厚度有限，可以避免在短时间内形成厚度过厚的氧化膜，因此，能够使所形成的第一氧化层厚度较薄、且厚度较易控制。
由于在前序形成鳍部201以及去除伪栅介质层的过程中，容易在所述鳍部201的顶部和侧壁表面形成悬挂键。而且，当采用化学氧化工艺形成所述第一氧化层207时，所述悬挂键不仅更容易在第一氧化层207和鳍部201表面之间的界面处产生缺陷；所述悬挂键还容易吸附杂质，所述杂质容易扩散入第一氧化层207内以及鳍部201内。所述第一氧化层207和鳍部201表面之间的缺陷和杂质容易引起P型鳍式场效应晶体管的偏压温度不稳定效应，降低P型鳍式场效应晶体管的性能。
为了消除所述第一氧化层207和鳍部201表面之间的缺陷和杂质的不良影响，后续需要在所述第一氧化层207和鳍部201之间形成第二氧化层208。
请参考图6，采用第一退火工艺在所述第一氧化层207与鳍部201侧壁和顶部表面之间形成第二氧化层208。
所述第二氧化层208通过第一退火工艺形成，所述第一退火工艺在含有氧气的气氛中进行，且所形成的第二氧化层208位于第一氧化层207与鳍部201之间。所述第二氧化层208的材料为氧化硅，且所述第二氧化层208中的氧离子的原子百分比浓度高于第一氧化层207，所形成的第二氧化层208能够用于消除位于第一氧化层207与鳍部201之间的缺陷，由此消除第一氧化层207与鳍部201界面处的电荷陷阱。
在本实施例中，由于P型区203用于形成P型鳍式场效应晶体管，而第一氧化层207与鳍部201界面处的电荷陷阱减少能够抑制所述P型鳍式场效应晶体管的偏压温度不稳定效应，使P型区203形成的P型鳍式场效应晶体管的性能提高。
在本实施例中，所述第一退火工艺为激光退火工艺或闪光退火工艺，退火时间为微秒级至毫秒级。所述激光退火(laser anneal)工艺或闪光退火(flashanneal)工艺的退火时间较短，能够避免所形成的第二氧化层208的厚度过厚。
所述第一退火工艺的气体包括氧气，所述氧气的体积百分比浓度小于10ppm；所述氧气的体积百分比浓度较低，同样有利于抑制所形成的第二氧化层208厚度，避免所形成的第二氧化层208厚度过厚。而所形成的第二氧化层208厚度较薄，有利于缩小所形成的鳍式场效应晶体管的尺寸。
在一实施例中，在所述第一退火工艺之后，还包括采用湿法刻蚀工艺去除部分厚度的第一氧化层207，以避免所述第一氧化层207的厚度过厚。所述湿法刻蚀工艺的刻蚀液为氢氟酸溶液，所述氢氟酸溶液中，氢氟酸与水的体积比小于或等于1:50。
请参考图7，在所述第一退火工艺之后，在所述第一氧化层206表面形成栅介质层209。
所述栅介质层209的材料为高k介质材料(介电系数大于3.9)；所述高k介质材料包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。在本实施例中，所述栅介质层209的材料为氧化铪(HfO2)。
所述栅介质层209的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。在本实施例中，采用沉积工艺形成的栅介质层209还位于介质层205表面、开口206的侧壁表面、以及第一氧化层207表面。在本实施例中，所述栅介质层209采用原子层沉积工艺形成，所述原子层沉积工艺具有良好的阶梯覆盖能力，能够使所形成的栅介质层209厚度均匀、且与开口206的侧壁和第一氧化层207表面结合紧密。
由于所述第一氧化层207内以及表面具有缺陷和杂质，因此所形成的栅介质层209与所述第一氧化层207的界面处也具有缺陷和杂质，而且容易使所形成的栅介质层209内部也产生缺陷，尤其容易产生氧空位。所述栅介质层209与第一氧化层207的界面处的缺陷以及所述栅介质层209内部的氧空位会形成电荷陷阱，容易造成N型区204形成的N型鳍式场效应晶体管产生偏压温度不稳定效应。
为了避免栅介质层209与所述第一氧化层207的界面处、以及栅介质层209内部的缺陷的不良影响，后续需要形成吸附层用于吸出所述缺陷或杂质。
请参考图8，在所述栅介质层209表面形成吸附层210。
所述吸附层210用于吸出位于栅介质层209与第一氧化层207界面处以及位于栅介质层209内部的缺陷，以消除电荷陷阱，抑制所形成的N型鳍式场效应晶体管的偏压温度不稳定效应。
在本实施例中，所述吸附层210的材料为多晶硅，且所述吸附层填充满所述开口206(如图7所示)，在后续形成栅极层之前，需要去除所述吸附层210以重新暴露出所述开口206。
所述吸附层210的形成工艺为化学气相沉积工艺；所述化学气相沉积工艺的参数包括：工艺气体包括硅源气体(SiH4或SiH2Cl2)和含氢气体(例如HCl和H2)，硅源气体的流量为1标准毫升/分钟～1000标准毫升/分钟，所述HCl的流量为1标准毫升/分钟～1000标准毫升/分钟，H2的流量为0.1标准升/分钟～50标准升/分钟，温度为500摄氏度～800摄氏度，气压为1托～100托。
在其它实施例中，所述吸附层不填充满所述开口，所述吸附层的厚度较小(例如小于或等于30纳米)，所述吸附层保形地覆盖于所述栅介质层表面；而且，在后续形成栅极层之前，保留去除所述吸附层。
请参考图9，在形成所述吸附层210之后，进行第二退火工艺。
所述第二退火工艺用于驱动所述吸附层210自所述鳍部201表面、所述第一氧化层207内部和表面、以及栅介质层209内吸附缺陷和杂质，以消除第一氧化层207与栅介质层209界面处以及栅介质层209内部的缺陷。
在本实施例中，所述吸附层210的材料为多晶硅，多晶硅具有良好的吸附氧空位的效果，从而能够从第一氧化层207与栅介质层209界面处以及栅介质层209内部吸附氧空位，改善N型区204形成的N型鳍式场效应晶体管的偏压温度不稳定效应。
在本实施例中，所述第二退火工艺为热炉退火(furnace anneal)，退火温度为500℃～600℃，气体为惰性气体。在本实施例中，所述第二退火工艺的温度为550℃。由于所述退火温度较低，则不会促使所述鳍部201表面被继续氧化，从而控制第二氧化层208的厚度，而且不易造成所述吸附层210的氧化，有利于后续彻底去除所述吸附层210，且不易在栅介质层209表面产生残留。
在所述第二退火工艺中，位于第一氧化层207与栅介质层209界面处的氧空位、以及位于栅介质层209内部的氧空位能够被吸出至所述多晶硅的吸附层210表面，从而消除所述第一氧化层207与栅介质层209界面处和栅介质层209内缺陷。同时，由于所述第二氧化层208内氧的原子百分比浓度较高，在所述第二退火工艺中，氧离子能够受到热驱动而释出直至由吸附层210吸附，而所述氧离子能够填补所述第一氧化层207和栅介质层209内的氧空位，不仅能够消除缺陷，还能够降低第二氧化层208和第一氧化层的电学厚度。从而能够抑制N型鳍式场效应晶体管的偏压温度不稳定效应。
请参考图10，在所述第二退火工艺之后，去除所述吸附层210(如图9所示)。
在本实施例中，所述吸附层210填充满所述开口206，为了后续能够在所述开口206内形成栅极层，需要去除所述吸附层210。
去除所述吸附层210的工艺为干法刻蚀工艺或湿法刻蚀工艺。在本实施例中，去除所述吸附层210的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺对所述栅介质层209表面的损伤较小；所述吸附层210的材料为多晶硅，去除所述吸附层210的湿法刻蚀工艺的刻蚀液为四甲基氢氧化铵溶液。
由于第二氧化层208、第一氧化层207或栅介质层209中释出的氧离子会吸附于所述吸附层210表面，随着所述吸附层210被去除，由所述氧离子形成的氧化层也会同时被去除。
请参考图11，在去除所述吸附层之后，在所述栅介质层209表面形成填充满开口206(如图10所示)的栅极层212。
在本实施例中，在形成所述栅极层212之前，还包括：在所述栅介质层209表面形成覆盖层(未图示)。
所述覆盖层的材料包括TiN、TaN中的一种或两种；所述覆盖层的厚度为3纳米～8纳米，本实施例中为5纳米。所述覆盖层的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。在本实施例中，所述覆盖层的形成工艺为原子层沉积工艺。所述覆盖层用于阻止后续形成的栅极层212或功函数层的材料向所述栅介质层209内扩散。
在另一实施例中，在栅介质层表面形成所述覆盖层之后，再于所述覆盖层表面形成吸附层；在形成吸附层之后，进行第二退火工艺；在进行第二退火工艺之后，在所述覆盖层和吸附层表面形成栅极层。
在本实施例中，在进行第二退火工艺之后，去除所述吸附层。在另一实施例中，所述吸附层不填充满所述开口，且所述吸附层保形地覆盖于栅介质层表面，则在所述第二退火工艺之后，还能够直接在所述吸附层表面形成所述栅极层和覆盖层。
所述栅极层212的形成步骤包括：在所述介质层205表面和所述开口206内形成填充满所述开口206的栅极膜；平坦化所述栅极膜直至暴露出所述介质层205表面为止，形成所述栅极层212。
所述栅极层212的材料包括铜、钨、铝或银；所述栅极层212的形成工艺包括化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、电镀工艺或化学镀工艺。所述平坦化工艺为化学机械抛光工艺(CMP)。
在一实施例中，在形成所述栅极膜之前，还包括在所述介质层205表面、以及开口206的侧壁和底部表面形成功函数膜；在所述功函数膜表面形成栅极膜；在平坦化所述栅极膜之后，平坦化所述功函数膜直至暴露出所述介质层205表面为止，形成功函数层。
由于所述P型区203用于形成P型鳍式场效应晶体管，所述N型区204用于形成N型鳍式场效应晶体管，所述功函数层的形成步骤还包括：在所述覆盖层表面形成P型功函数膜；去除N型区204的P型功函数膜；在去除N型区204的P型功函数膜之后，在所述覆盖层和P型功函数膜表面形成N型功函数膜；在所述N型功函数膜表面形成栅极膜，所述栅极膜填充满所述开口206；平坦化所述栅极膜、P型功函数膜、N型功函数膜、覆盖层和栅介质层209，直至暴露出介质层205表面为止。其中，所述P型功函数材料包括TiN；所述N型功函数材料包括TiAl。
综上，本实施例中，采用第一退火工艺形成的第二氧化层位于第一氧化层与鳍部的侧壁和顶部表面之间，能够消除第一氧化层与鳍部侧壁和顶部表面之间的缺陷，以此消除第一氧化层与鳍部侧壁和顶部表面之间的电荷陷阱，以改善P型鳍式场效应晶体管的偏压温度不稳定效应。其次，由于所述吸附层的材料为多晶硅，所述吸附层具有吸附氧空位或悬挂键的能力，因此，所形成的吸附层能够在第二退火工艺过程中，将第一氧化层与栅介质层界面处缺陷、以及栅介质层内的缺陷吸出，以此消除第一氧化层与栅介质层界面处缺陷、以及栅介质层内的电荷陷阱，以此改善N型鳍式场效应晶体管的偏压温度不稳定效应。综上，以所述方法形成的鳍式场效应晶体管，无论是P型鳍式场效应晶体管还是N型鳍式场效应晶体管，偏压温度不稳定效应均能够得到抑制，使得所形成的鳍式场效应晶体管漏电流减少、短沟道效应得到抑制、沟道电流提高且功耗较低，所形成的鳍式场效应晶体管的性能提高。
图12至图14是本发明另一实施例的鳍式场效应晶体管的形成过程的剖面结构示意图。
在图2至图7所述步骤的基础上，请继续参考图12，在所述栅介质层209表面形成吸附层310。
在本实施例中，所述吸附层310的材料为TiAlC。而且，在形成所述吸附层310之前，在所述栅介质层209表面形成覆盖层311；在所述覆盖层311表面形成所述吸附层310；所述覆盖层311的材料为TiN。
所述覆盖层311的厚度为3纳米～8纳米，本实施例中为5纳米。所述覆盖层311的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。在本实施例中，所述覆盖层311的形成工艺为原子层沉积工艺。所述覆盖层311用于阻止后续形成的栅极层或功函数层的材料向所述栅介质层209内扩散。
由于所述吸附层310的材料为TiAlC，其中的Al离子有助于吸出位于栅介质层209与第一氧化层207界面处以及位于栅介质层209内部的缺陷，以消除电荷陷阱，抑制所形成的N型鳍式场效应晶体管的偏压温度不稳定效应。
而且，由于所述吸附层310的材料中含有C离子，所述C离子有利于抑制所述吸附层310内的Al离子扩散，防止Al离子扩散到所述栅介质层209、第一氧化层207或第二氧化层208内，以此保证所述第一氧化层207、第二氧化层208和栅介质层209的介电系数稳定，从而保证了所形成的鳍式场效应晶体管的阈值电压稳定可控。
所述吸附层310的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺；本实施例中，所述吸附层310的形成工艺为原子层沉积工艺。所述吸附层310的厚度小于或等于1纳米；所述吸附层310的厚度较薄，即使后续保留所述吸附层，对所形成的鳍式场效应晶体管的性能影响也有限。
请参考图13，在形成所述吸附层310之后，进行第二退火工艺。
所述第二退火工艺用于驱动所述吸附层310自所述鳍部201表面、所述第一氧化层207内部和表面、以及栅介质层209内吸附缺陷和杂质，以消除第一氧化层207与栅介质层209界面处以及栅介质层209内部的缺陷。
在本实施例中，所述吸附层310的材料为TiAlC，其中的Al离子能够吸附氧空位，能够从第一氧化层207与栅介质层209界面处以及栅介质层209内部吸附氧空位，改善N型区204形成的N型鳍式场效应晶体管的偏压温度不稳定效应。
在本实施例中，所述第二退火工艺为热炉退火(furnace anneal)，退火温度为500℃～600℃，气体为惰性气体。在本实施例中，所述第二退火工艺的温度为550℃。由于所述退火温度较低，则不会促使所述鳍部201表面被继续氧化，从而控制第二氧化层208的厚度，而且不易造成所述吸附层310的氧化，有利于后续彻底去除所述吸附层310，且不易在栅介质层209表面产生残留。而且，由于所述退火温度较低，不会引起覆盖层311的TiN材料发生结晶，能够使TiN材料保持非晶状态，以此避免阈值电压发生偏移。
在所述第二退火工艺中，位于第一氧化层207与栅介质层209界面处的氧空位、以及位于栅介质层209内部的氧空位能够被吸出至所述多晶硅的吸附层310表面，从而消除所述第一氧化层207与栅介质层209界面处和栅介质层209内缺陷。
同时，由于所述第二氧化层208内氧的原子百分比浓度较高，在所述第二退火工艺中，氧离子能够受到热驱动而释出直至由吸附层310吸附，而所述氧离子能够填补所述第一氧化层207和栅介质层209内的氧空位，不仅能够消除缺陷，还能够降低第二氧化层208和第一氧化层的电学厚度。从而能够抑制N型鳍式场效应晶体管的偏压温度不稳定效应。
请参考图14，在第二退火工艺之后，在所述吸附层310表面形成填充满开口206(如图13所示)的栅极层312。
在本实施例中，在形成所述栅极层312之前，保留所述吸附层310。在另一实施例中，在所述第二退火工艺之后，去除所述吸附层；在去除所述吸附层之后，在所述覆盖层表面形成栅极层。
所述栅极层312的形成步骤包括：在所述介质层205表面和所述开口206内形成填充满所述开口206的栅极膜；平坦化所述栅极膜直至暴露出所述介质层205表面为止，形成所述栅极层312。
所述栅极层312的材料包括铜、钨、铝或银；所述栅极层212的形成工艺包括化学气相沉积工艺、物理气相沉积工艺、原子层沉积工艺、电镀工艺或化学镀工艺。所述平坦化工艺为化学机械抛光工艺(CMP)。
在一实施例中，在形成所述栅极膜之前，还包括在所述介质层205表面、以及开口206的侧壁和底部表面形成功函数膜；在所述功函数膜表面形成栅极膜；在平坦化所述栅极膜之后，平坦化所述功函数膜直至暴露出所述介质层205表面为止，形成功函数层。
由于所述P型区203用于形成P型鳍式场效应晶体管，所述N型区204用于形成N型鳍式场效应晶体管，所述功函数层的形成步骤还包括：在所述覆盖层311表面形成P型功函数膜；去除N型区204的P型功函数膜；在去除N型区204的P型功函数膜之后，在所述覆盖层311和P型功函数膜表面形成N型功函数膜；在所述N型功函数膜表面形成栅极膜，所述栅极膜填充满所述开口206；平坦化所述栅极膜、P型功函数膜、N型功函数膜、覆盖层311和栅介质层209，直至暴露出介质层205表面为止。其中，所述P型功函数材料包括TiN；所述N型功函数材料包括TiAl。
综上，本实施例中，所述吸附层的材料为TiAlC，由于所述吸附层具有吸附氧空位或悬挂键的能力，因此，所形成的吸附层能够在第二退火工艺过程中，将第一氧化层与栅介质层界面处缺陷、以及栅介质层内的缺陷吸出，以此消除第一氧化层与栅介质层界面处缺陷、以及栅介质层内的电荷陷阱，改善N型鳍式场效应晶体管的偏压温度不稳定效应。所形成的P型鳍式场效应晶体管或N型鳍式场效应晶体管的偏压温度不稳定效应能够得到抑制。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种鳍式场效应晶体管的形成方法，其特征在于，包括：
提供衬底，所述衬底表面均具有鳍部，所述衬底表面具有隔离层，所述隔离层覆盖所述鳍部的部分侧壁表面，且所述隔离层的表面低于所述鳍部的顶部表面；
在部分隔离层以及部分鳍部的侧壁和顶部表面形成介质层，所述介质层内具有横跨所述鳍部的开口，且所述开口暴露出部分鳍部侧壁和顶部表面；
采用氧化工艺在所述开口暴露出的鳍部侧壁和顶部表面形成第一氧化层；
采用第一退火工艺在所述第一氧化层与鳍部侧壁和顶部表面之间形成第二氧化层；
在所述第一退火工艺之后，在所述第一氧化层表面形成栅介质层；
在所述栅介质层表面形成吸附层；
在形成所述吸附层之后，进行第二退火工艺；
在第二退火工艺之后，形成填充满开口的栅极层。
2.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述吸附层的材料为多晶硅。
3.如权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在所述第二退火工艺之后，去除所述吸附层；在去除所述吸附层之后，在所述栅介质层表面形成栅极层。
4.如权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，在所述第二退火工艺之后，在所述吸附层表面形成所述栅极层。
5.如权利要求2所述的鳍式场效应晶体管的形成方法，其特征在于，所述吸附层填充满所述开口。
6.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述吸附层的材料为TiAlC。
7.如权利要求6所述的鳍式场效应晶体管的形成方法，其特征在于，还包括：在形成所述吸附层之前，在所述栅介质层表面形成覆盖层；在所述覆盖层表面形成所述吸附层。
8.如权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，在第二退火工艺之后，在所述吸附层表面形成栅极层。
9.如权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，在所述第二退火工艺之后，去除所述吸附层；在去除所述吸附层之后，在所述覆盖层表面形成栅极层。
10.如权利要求7所述的鳍式场效应晶体管的形成方法，其特征在于，所述覆盖层的材料为TiN。
11.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述衬底包括P型区和N型区，所述P型区和N型区的衬底表面均具有鳍部；所述开口横跨所述P型区和N型区的鳍部。
12.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第二退火工艺为热炉退火，退火温度为500℃～600℃。
13.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一氧化层的形成工艺为化学氧化工艺、热氧化工艺或原位蒸汽生成工艺。
14.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一退火工艺为激光退火工艺或闪光退火。
15.如权利要求14所述的鳍式场效应晶体管的形成方法，其特征在于，所述第一退火工艺的气体包括氧气，所述氧气的浓度小于10ppm。
16.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述栅介质层的材料为高K介质材料。
17.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述介质层的形成步骤包括：在部分隔离层和部分鳍部的侧壁和顶部表面形成横跨所述鳍部的伪栅极结构，所述伪栅极结构包括伪栅极层；在所述伪栅极结构两侧的鳍部内形成源区和漏区；在形成所述源区和漏区之后，在所述隔离层和鳍部表面形成介质层，所述介质层表面与所述伪栅极层的顶部表面齐平；去除所述伪栅极层，在所述介质层内形成开口。
18.如权利要求17所述的鳍式场效应晶体管的形成方法，其特征在于，所述伪栅极结构还包括位于鳍部侧壁和顶部表面的伪栅介质层；在去除所述伪栅极层之后，去除所述伪栅介质层。
19.如权利要求1所述的鳍式场效应晶体管的形成方法，其特征在于，所述栅极层的形成步骤包括：在所述介质层表面和所述开口内形成填充满所述开口的栅极膜；平坦化所述栅极膜直至暴露出所述介质层表面为止，形成所述栅极层。
20.如权利要求19所述的鳍式场效应晶体管的形成方法，其特征在于，在形成所述栅极膜之前，还包括在所述介质层表面、以及开口的侧壁和底部表面形成功函数膜；在平坦化所述栅极膜之后，平坦化所述功函数膜直至暴露出所述介质层表面为止，形成功函数层。
CN201510894291.8A 2015-12-07 2015-12-07 鳍式场效应晶体管的形成方法 Active CN106847893B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201510894291.8A CN106847893B (zh) 2015-12-07 2015-12-07 鳍式场效应晶体管的形成方法
US15/243,775 US10002756B2 (en) 2015-12-07 2016-08-22 Fin-FET device and fabrication method thereof
EP16199540.2A EP3179506B1 (en) 2015-12-07 2016-11-18 Fin-fet device and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510894291.8A CN106847893B (zh) 2015-12-07 2015-12-07 鳍式场效应晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN106847893A true CN106847893A (zh) 2017-06-13
CN106847893B CN106847893B (zh) 2020-05-08

Family

ID=57354207

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510894291.8A Active CN106847893B (zh) 2015-12-07 2015-12-07 鳍式场效应晶体管的形成方法

Country Status (3)

Country Link
US (1) US10002756B2 (zh)
EP (1) EP3179506B1 (zh)
CN (1) CN106847893B (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273530A (zh) * 2017-07-17 2019-01-25 台湾积体电路制造股份有限公司 半导体元件结构及其制造方法
CN109309056A (zh) * 2017-07-27 2019-02-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109427664A (zh) * 2017-08-24 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113539824A (zh) * 2020-04-17 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN113782434A (zh) * 2021-08-12 2021-12-10 上海华力集成电路制造有限公司 一种减小FinFET标准单元面积的方法及其形成的器件
CN113782443A (zh) * 2021-08-31 2021-12-10 上海华力集成电路制造有限公司 一种半导体器件及其形成方法
CN114068704A (zh) * 2020-07-31 2022-02-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10504747B2 (en) * 2017-09-29 2019-12-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method of gap filling using conformal deposition-annealing-etching cycle for reducing seam void and bending
US11296203B2 (en) 2017-12-26 2022-04-05 Intel Corporation Switching device having gate stack with low oxide growth
CN110164767B (zh) * 2018-02-12 2022-05-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
US10804136B2 (en) 2019-01-14 2020-10-13 International Business Machines Corporation Fin structures with bottom dielectric isolation
US11189616B2 (en) * 2019-09-17 2021-11-30 International Business Machines Corporation Multi-threshold voltage non-planar complementary metal-oxtde-semiconductor devices
US11133224B2 (en) * 2019-09-27 2021-09-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure and method for forming the same
CN112635560B (zh) * 2019-10-08 2023-12-05 联华电子股份有限公司 鳍状晶体管结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030219972A1 (en) * 2002-05-22 2003-11-27 Green Martin L. Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process
US20100219481A1 (en) * 2009-01-09 2010-09-02 Imec Method for manufacturing a dual work function semiconductor device and the semiconductor device made thereof
CN103137542A (zh) * 2011-11-30 2013-06-05 台湾积体电路制造股份有限公司 均匀浅沟槽隔离区域及其形成方法
US20140141598A1 (en) * 2012-11-19 2014-05-22 International Business Machines, Inc. Method to improve reliability of replacement gate device
US20150132937A1 (en) * 2013-11-12 2015-05-14 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806145B2 (en) 2001-08-31 2004-10-19 Asm International, N.V. Low temperature method of forming a gate stack with a high k layer deposited over an interfacial oxide layer
JP3604018B2 (ja) 2002-05-24 2004-12-22 独立行政法人科学技術振興機構 シリコン基材表面の二酸化シリコン膜形成方法、半導体基材表面の酸化膜形成方法、及び半導体装置の製造方法
US20120280288A1 (en) 2011-05-04 2012-11-08 International Business Machines Corporation Inversion thickness reduction in high-k gate stacks formed by replacement gate processes
US8900952B2 (en) 2013-03-11 2014-12-02 International Business Machines Corporation Gate stack including a high-k gate dielectric that is optimized for low voltage applications
US9881830B2 (en) * 2015-01-06 2018-01-30 Globalfoundries Inc. Electrically insulated fin structure(s) with alternative channel materials and fabrication methods

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030219972A1 (en) * 2002-05-22 2003-11-27 Green Martin L. Fabrication process for a semiconductor device having a metal oxide dielectric material with a high dielectric constant, annealed with a buffered anneal process
US20100219481A1 (en) * 2009-01-09 2010-09-02 Imec Method for manufacturing a dual work function semiconductor device and the semiconductor device made thereof
CN103137542A (zh) * 2011-11-30 2013-06-05 台湾积体电路制造股份有限公司 均匀浅沟槽隔离区域及其形成方法
US20140141598A1 (en) * 2012-11-19 2014-05-22 International Business Machines, Inc. Method to improve reliability of replacement gate device
US20150132937A1 (en) * 2013-11-12 2015-05-14 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor device

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109273530A (zh) * 2017-07-17 2019-01-25 台湾积体电路制造股份有限公司 半导体元件结构及其制造方法
CN109273530B (zh) * 2017-07-17 2022-06-14 台湾积体电路制造股份有限公司 半导体元件结构及其制造方法
CN109309056A (zh) * 2017-07-27 2019-02-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109427664A (zh) * 2017-08-24 2019-03-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN109427664B (zh) * 2017-08-24 2021-08-06 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113539824A (zh) * 2020-04-17 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN113539824B (zh) * 2020-04-17 2024-05-17 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN114068704A (zh) * 2020-07-31 2022-02-18 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN114068704B (zh) * 2020-07-31 2024-03-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113782434A (zh) * 2021-08-12 2021-12-10 上海华力集成电路制造有限公司 一种减小FinFET标准单元面积的方法及其形成的器件
CN113782443A (zh) * 2021-08-31 2021-12-10 上海华力集成电路制造有限公司 一种半导体器件及其形成方法

Also Published As

Publication number Publication date
EP3179506B1 (en) 2020-12-30
US10002756B2 (en) 2018-06-19
US20170162383A1 (en) 2017-06-08
EP3179506A1 (en) 2017-06-14
CN106847893B (zh) 2020-05-08

Similar Documents

Publication Publication Date Title
CN106847893A (zh) 鳍式场效应晶体管的形成方法
US10269927B2 (en) Semiconductor structures and fabrication methods thereof
US9911833B2 (en) Semiconductor structures and fabrication methods thereof
US10685889B2 (en) Semiconductor structures and fabrication methods thereof
CN105280498B (zh) 半导体结构的形成方法
CN106373924A (zh) 半导体结构的形成方法
CN106847683B (zh) 提高鳍式场效应管性能的方法
CN104810368A (zh) Cmos晶体管及其形成方法
CN106558614A (zh) 半导体结构及其形成方法
CN104752215B (zh) 晶体管的形成方法
US10522365B2 (en) Methods for reducing scratch defects in chemical mechanical planarization
CN107731738A (zh) 半导体结构的形成方法
CN107039272B (zh) 鳍式晶体管的形成方法
CN106486350A (zh) 半导体结构的形成方法
US9484204B2 (en) Transistor and method for forming the same
CN106711034A (zh) 半导体结构的形成方法
CN110164767A (zh) 半导体器件及其形成方法
US9748111B2 (en) Method of fabricating semiconductor structure using planarization process and cleaning process
CN107919283A (zh) 鳍式场效应管的形成方法
CN106847696A (zh) 鳍式场效应晶体管的形成方法
CN106952815A (zh) 鳍式晶体管的形成方法
WO2021228269A1 (zh) 埋入式字线结构制备方法
CN107293489A (zh) 改善鳍式场效应管性能的方法
CN106409765A (zh) 半导体结构及其形成方法
CN106847695A (zh) 鳍式场效应管的形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant