CN106558614A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN106558614A
CN106558614A CN201510642509.0A CN201510642509A CN106558614A CN 106558614 A CN106558614 A CN 106558614A CN 201510642509 A CN201510642509 A CN 201510642509A CN 106558614 A CN106558614 A CN 106558614A
Authority
CN
China
Prior art keywords
fin
layer
substrate
ion
fin layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510642509.0A
Other languages
English (en)
Other versions
CN106558614B (zh
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510642509.0A priority Critical patent/CN106558614B/zh
Publication of CN106558614A publication Critical patent/CN106558614A/zh
Application granted granted Critical
Publication of CN106558614B publication Critical patent/CN106558614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体结构及其形成方法，半导体结构的形成方法包括：提供表面具有伪鳍部的衬底；在衬底表面形成初始隔离层，初始隔离层的表面高于或齐平于伪鳍部的顶部表面；去除伪鳍部，在初始隔离层内形成鳍部沟槽，鳍部沟槽底部暴露出衬底表面；在鳍部沟槽内形成第一鳍部层，第一鳍部层内掺杂有防穿通离子，第一鳍部层位于衬底表面，且第一鳍部层的顶部表面低于初始隔离层表面；在鳍部沟槽内形成第二鳍部层，第二鳍部层位于第一鳍部层的顶部表面；在形成第二鳍部层之后，去除部分初始隔离层，暴露出部分第二鳍部层侧壁，形成隔离层，隔离层表面低于第二鳍部层的顶部表面。所述半导体结构能够抑制鳍部内的防穿通离子扩散，改善鳍式场效应晶体管的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着半导体制造技术的飞速发展，半导体器件朝着更高的元件密度，以及更高的集成度的方向发展。晶体管作为最基本的半导体器件目前正被广泛应用，因此随着半导体器件的元件密度和集成度的提高，平面晶体管的栅极尺寸也越来越短，传统的平面晶体管对沟道电流的控制能力变弱，产生短沟道效应，产生漏电流，最终影响半导体器件的电学性能。
为了克服晶体管的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件。鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和介质层，所述介质层覆盖部分所述鳍部的侧壁，且介质层表面低于鳍部顶部；位于介质层表面、以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
然而，随着半导体器件尺寸缩小、集成度提高，鳍式场效应晶体管的特征尺寸也相应缩小，使得鳍式场效应晶体管的性能不良。
发明内容
本发明解决的问题是提供一种半导体结构及其形成方法，抑制鳍部内的防穿通离子的扩散，改善鳍式场效应晶体管的性能。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：提供衬底，所述衬底表面具有伪鳍部；在所述衬底表面形成初始隔离层，所述初始隔离层的表面高于或齐平于所述伪鳍部的顶部表面；去除所述伪鳍部，在所述初始隔离层内形成鳍部沟槽，所述鳍部沟槽底部暴露出所述衬底表面；在所述鳍部沟槽内形成第一鳍部层，所述第一鳍部层内掺杂有防穿通离子， 所述第一鳍部层位于所述衬底表面，且所述第一鳍部层的顶部表面低于所述初始隔离层表面；在所述鳍部沟槽内形成第二鳍部层，所述第二鳍部层位于所述第一鳍部层的顶部表面；在形成所述第二鳍部层之后，去除部分初始隔离层，暴露出部分第二鳍部层侧壁，形成隔离层，所述隔离层表面低于所述第二鳍部层的顶部表面。
可选的，所述伪鳍部的顶部表面还具有掩膜层。
可选的，所述衬底和伪鳍部的形成步骤包括：提供基底；在所述基底部分表面形成掩膜层，所述掩膜层覆盖需要形成伪鳍部的对应区域；以所述掩膜层为掩膜，刻蚀所述基底，在所述基底内形成凹槽，相邻凹槽之间的基底形成伪鳍部，所述伪鳍部和凹槽底部的基底形成衬底。
可选的，在刻蚀所述基底之前，采用离子注入工艺在所述基底内形成阱区，所述阱区内具有掺杂离子。
可选的，当所述阱区内的掺杂离子为P型离子时，所述第一鳍部层内的掺杂离子为P型离子；当所述阱区内的掺杂离子为N型离子时，所述第一鳍部层内的掺杂离子为N型离子。
可选的，所述初始隔离层的表面与所述掩膜层的顶部表面齐平。
可选的，去除所述伪鳍部的工艺为各向同性的湿法刻蚀工艺、各向异性的干法刻蚀工艺或各向同性的干法刻蚀工艺。
可选的，所述第一鳍部层采用选择性外延沉积工艺形成。
可选的，所述防穿通离子通过原位掺杂工艺掺杂入所述第一鳍部层内。
可选的，所述防穿通离子为P型离子或N型离子。
可选的，所述防穿通离子为P型离子，所述第二鳍部层的材料为InGaAs、InGaP或InP。
可选的，所述防穿通离子为N型离子，所述第二鳍部层的材料为SiGe。
可选的，所述衬底包括第一区域和第二区域；所述伪鳍部分别位于所述衬底的第一区域和第二区域表面；所述第一区域和第二区域的衬底内分别具有阱区。
可选的，所述第一区域的阱区内掺杂有P型离子；所述第二区域的阱区内掺杂有N型离子。
可选的，位于所述第一区域的第一鳍部层内掺杂有P型离子；位于所述第二区域的第一鳍部层内掺杂有N型离子。
可选的，还包括：形成横跨所述第二鳍部层的栅极结构，所述栅极结构位于部分隔离层表面、以及部分第二鳍部层的侧壁和顶部表面，所述栅极结构包括栅极层；在所述栅极结构两侧的第二鳍部层内形成源区或漏区。
可选的，所述源区或漏区包括：位于第二鳍部层内的应力层，所述应力层内具有掺杂离子，所述应力层内的掺杂离子类型与第一鳍部层内的掺杂离子类型不同。
可选的，所述应力层内掺杂有P型离子，所述应力层的材料为硅锗；所述应力层内掺杂有N型离子，所述应力层的材料为硅或碳化硅。
可选的，还包括：在形成所述源区或漏区之后，在所述隔离层和第二鳍部层表面形成介质层，所述介质层覆盖所述栅极结构的侧壁表面，所述介质层暴露出所述栅极层；去除所述栅极层，在所述介质层内形成栅极开口；在所述栅极开口的内壁表面形成高k栅介质层；在所述高k栅介质层表面形成填充满所述栅极开口的金属栅。
相应的，本发明还提供一种采用上述任一项方法所形成的半导体结构，包括：衬底；位于衬底表面的隔离层，所述隔离层内具有暴露出衬底表面的鳍部沟槽；位于所述鳍部沟槽内形成第一鳍部层，所述第一鳍部层内掺杂有防穿通离子，所述第一鳍部层位于所述衬底表面；位于所述第一鳍部层的顶部表面的第二鳍部层，所述隔离层表面低于所述第二鳍部层的顶部表面。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的形成方法中，在衬底表面形成表面高于或齐平于伪鳍部顶部的初始隔离层之后，去除所述伪鳍部，以在所述初始隔离层内暴露出衬底表面的鳍部沟槽，所述鳍部沟槽用于形成第一鳍部层和第二鳍部层。由于通过去除伪鳍部以在隔离层内形成鳍部沟槽，使得所述鳍部沟槽的形貌与伪鳍部一致，则所述鳍部沟槽的形貌更适于形成后续的第一鳍部层和第二鳍部层，能 够使第一鳍部层和第二鳍部层与所述伪鳍部的形貌一致，所述第一鳍部层和第二鳍部层的尺寸精确易控。而且，所述第一鳍部层和第二鳍部层构成位于衬底表面的鳍部；由于在衬底表面形成的第一鳍部层内即掺杂有防穿通离子，从而能够避免后续通过离子注入工艺在鳍部内掺杂防穿通离子，能够防止所形成的第一鳍部层和第二鳍部层内受到离子注入工艺的损伤，有利于防止防穿通离子向第二鳍部层顶部扩散。而且，在第一鳍部层表面形成第二鳍部层，第二鳍部层用于形成沟道区，通过对第二鳍部层的材料进行选择，能够形成适合的沟道区以提高载流子迁移率。因此，以所形成的半导体结构形成鳍式场效应晶体管时，所形成的鳍式场效应晶体管的性能稳定、可靠性提高。
进一步，所述第一鳍部层采用选择性外延沉积工艺形成；且所述防穿通离子通过原位掺杂工艺掺杂入所述第一鳍部层内。所述防穿通离子通过原位掺杂工艺进行掺杂，所述防穿通离子在所述第一鳍部层内的分布稳定，所述防穿通离子不易向后续形成的第二鳍部层内扩散。
进一步，所述防穿通离子为P型离子，所述第二鳍部层的材料为InGaAs、InGaP或InP。所述防穿通离子为P型离子时，后续在第二鳍部层内形成的源区或漏区内掺杂N型离子，所形成的鳍式场效应晶体管为NMOS晶体管；则第二鳍部层的材料为InGaAs、InGaP或InP时，有利于提高电子的迁移率，使得所形成的NMOS晶体管性能提高。
进一步，所述防穿通离子为N型离子，所述第二鳍部层的材料为SiGe。所述防穿通离子为P型离子时，后续在第二鳍部层内形成的源区或漏区内掺杂N型离子，所形成的鳍式场效应晶体管为PMOS晶体管；则第二鳍部层的材料为SiGe时，有利于提高电子的迁移率，使得所形成的PMOS晶体管性能提高。
本发明的半导体结构中，所述第一鳍部层和第二鳍部层构成位于衬底表面的鳍部。由于所述衬底表面的第一鳍部层内掺杂有防穿通离子，所述防止防穿通离子不易向第二鳍部层顶部扩散。而且，所述第一鳍部层表面具有第二鳍部层，所述第二鳍部层用于作为沟道区，因此，能够通过对第二鳍部层的材料进行选择，能够提高沟道区的载流子迁移率。因此，以所述半导体结构成鳍式场效应晶体管时，所述鳍式场效应晶体管的性能稳定、可靠性提高。
附图说明
图1是一种用于形成鳍式场效应晶体管的半导体结构实施例的剖面结构示意图；
图2至图17是本发明实施例的半导体结构的形成过程的剖面结构示意图。
具体实施方式
如背景技术所述，随着半导体器件尺寸缩小、集成度提高，鳍式场效应晶体管的特征尺寸也相应缩小，使得鳍式场效应晶体管的性能不良。
请参考图1，图1是一种用于形成鳍式场效应晶体管的半导体结构实施例的剖面结构示意图，包括：基底100、位于基底100表面的鳍部101、以及位于鳍部101表面的隔离层102，所述隔离层102覆盖部分鳍部101的侧壁表面，且所述隔离层102表面低于鳍部101的顶部表面。
其中，所述基底100和鳍部101内具有阱区。当所述鳍式场效应晶体管为PMOS晶体管时，所述阱区内掺杂有N型离子；当所述鳍式场效应晶体管为NMOS晶体管时，所述阱区内掺杂有P型离子。所述鳍部101的部分侧壁和顶部表面用于形成鳍式场效应晶体管的栅极结构，所述栅极结构横跨所述鳍部101；所述栅极结构两侧的鳍部101内还需要分别形成源区和漏区。
在图1中，方向X即鳍式场效应晶体管的沟道区宽度方向。随着鳍式场效应晶体管的尺寸缩小，所述鳍部101沿X方向的尺寸也相应缩小，为了保证启示场效应晶体管的性能不下降，形成于鳍部101内的源区和漏区内的离子掺杂剂量不会相应减小，则所述源区和漏区内的离子更易发生扩散。因此，容易致使所述源区和漏区之间的距离较近，引起短沟道效应；而且，所述源区和漏区底部到鳍部101顶部的距离较大，容易在所述鳍部101的底部发生源区和漏区之间的穿通(punch through)效应。
为了抑制短沟道效应，能够通过提高阱区内的掺杂离子浓度来实现，由于阱区内的掺杂离子类型与源区和漏区相反，以此能够阻止源区和漏区内的掺杂离子相互扩散。然而，所述阱区通过离子注入工艺形成，提高所述阱区内的掺杂离子浓度，需要提高所述离子注入工艺的能量和剂量，则所述离子 注入工艺更易对鳍部101造成损伤，容易在所述鳍部101表面、以及鳍部101内靠近顶部的区域内形成大量的注入缺陷。
另一方面，为了抑制鳍部101的底部发生穿通效应，需要在鳍部101内靠近底部的区域进行防穿通离子注入，以便在所述鳍部101内靠近底部的区域形成防穿通区，以此抑制源区和漏区底部发生穿通。然而，由于形成阱区的离子注入工艺容易在所述鳍部101表面、以及鳍部101内靠近顶部的区域内形成大量的注入缺陷，则所述防穿通区内的掺杂离子容易朝所述鳍部101顶部扩散，并由所述注入缺陷所俘获。尤其是对于N型鳍式场效应晶体管来说，所述防穿通区内掺杂的离子包括P型离子，例如硼离子，所述硼离子由于粒子尺寸较小而更易发生迁移。在工艺中的热制程过程中，例如热氧化工艺或退火工艺等，所述防穿通区内的掺杂离子更易受到热驱动的影响而向鳍部101顶部扩散。导致所述防穿通区的防穿通能力下降，而且导致鳍部101内的沟道区电性能不良，所形成的鳍式场效应晶体管的性能下降。
为了解决上述问题，本发明提供一种半导体结构及其形成方法。所述半导体结构的形成方法包括：提供衬底，所述衬底表面具有伪鳍部；在所述衬底表面形成初始隔离层，所述初始隔离层的表面高于或齐平于所述伪鳍部的顶部表面；去除所述伪鳍部，在所述初始隔离层内形成鳍部沟槽，所述鳍部沟槽底部暴露出所述衬底表面；在所述鳍部沟槽内形成第一鳍部层，所述第一鳍部层内掺杂有防穿通离子，所述第一鳍部层位于所述衬底表面，且所述第一鳍部层的顶部表面低于所述初始隔离层表面；在所述鳍部沟槽内形成第二鳍部层，所述第二鳍部层位于所述第一鳍部层的顶部表面；在形成所述第二鳍部层之后，去除部分初始隔离层，暴露出部分第二鳍部层侧壁，形成隔离层，所述隔离层表面低于所述第二鳍部层的顶部表面。
其中，在衬底表面形成表面高于或齐平于伪鳍部顶部的初始隔离层之后，去除所述伪鳍部，以在所述初始隔离层内暴露出衬底表面的鳍部沟槽，所述鳍部沟槽用于形成第一鳍部层和第二鳍部层。由于通过去除伪鳍部以在隔离层内形成鳍部沟槽，使得所述鳍部沟槽的形貌与伪鳍部一致，则所述鳍部沟槽的形貌更适于形成后续的第一鳍部层和第二鳍部层，能够使第一鳍部层和第二鳍部层与所述伪鳍部的形貌一致，所述第一鳍部层和第二鳍部层的尺寸 精确易控。而且，所述第一鳍部层和第二鳍部层构成位于衬底表面的鳍部；由于在衬底表面形成的第一鳍部层内即掺杂有防穿通离子，从而能够避免后续通过离子注入工艺在鳍部内掺杂防穿通离子，能够防止所形成的第一鳍部层和第二鳍部层内受到离子注入工艺的损伤，有利于防止防穿通离子向第二鳍部层顶部扩散。而且，在所述第一鳍部层表面形成第二鳍部层，所述第二鳍部层用于形成沟道区，通过对第二鳍部层的材料进行选择，能够形成适合的沟道区以提高载流子迁移率。因此，以所形成的半导体结构形成鳍式场效应晶体管时，所形成的鳍式场效应晶体管的性能稳定、可靠性提高。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图17是本发明实施例的半导体结构的形成过程的剖面结构示意图。
请参考图2，提供基底300；采用离子注入工艺在所述基底300内形成阱区(未图示)，所述阱区内具有掺杂离子。
所述基底300包括：硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓衬底或砷化镓衬底等。在本实施例中，所述基底300为单晶硅衬底。
在本实施例中，所述基底300包括第一区域210和第二区域220；所述第一区域210和第二区域220相邻。所述第一区域210用于形成NMOS晶体管；所述第二区域220用于形成PMOS晶体管。因此，所述第一区域210阱区内的掺杂离子为P型离子，所述第二区域220阱区内的掺杂离子N型离子。
所述第一区域210阱区的形成步骤包括：在基底300表面形成第一图形化层，所述第一图形化层暴露出第一区域210的基底300表面；以所述第一图形化层为掩膜，采用离子注入工艺在所述基底300的第一区域210内形成阱区。
所述第二区域220阱区的形成步骤包括：在基底300表面形成第二图形化层，所述第二图形化层暴露出第二区域220的衬底表面；以所述第二图形化层为掩膜，采用离子注入工艺在所述基底300的第二区域220内形成阱区。
所述第一区域210阱区能够在第二区域220阱区之前或之后形成。所述第一图形化层和第二图形化层为图形化的光刻胶层，所述图形化的光刻胶层采用涂布工艺和曝光显影工艺形成。
请参考图3，在所述基底300(如图2所示)部分表面形成掩膜层301，所述掩膜层301覆盖需要形成伪鳍部201的对应区域；以所述掩膜层301为掩膜，刻蚀所述基底300，在所述基底300内形成凹槽，相邻凹槽之间的基底300形成伪鳍部201，所述伪鳍部201和凹槽底部的基底300形成衬底200。
在本实施例中，所述伪鳍部201的顶部表面还具有掩膜层301。所述掩膜层301的形成步骤包括：在所述基底300表面形成掩膜材料膜；在所述掩膜材料膜表面形成第一图形化层，所述第一图形化层覆盖需要形成伪鳍部201的对应区域；以所述第一图形化层为掩膜，刻蚀所述掩膜材料膜直至暴露出基底300表面为止，形成所述掩膜层301。
所述掩膜层301的材料为氧化硅、氮化硅和氮氧化硅中的一种或多种组合；在本实施例中，所述掩膜层301的材料为氮化硅。所述掩膜材料膜的形成工艺为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
刻蚀所述基底300的工艺为各向异性的干法刻蚀工艺，所形成的伪鳍部201的侧壁能够垂直于基底300表面、或者相对于基底300表面倾斜，而且，当所述伪鳍部201侧壁倾斜于所述基底300表面时，所述伪鳍部201的顶部尺寸小于底部尺寸。在本实施例中，所述基底300为单晶硅衬底，刻蚀所述基底300的各向异性的干法刻蚀工艺的气体包括Cl2和HBr中的一种或两种。
在本实施例中，所形成的衬底200也包括第一区域210和第二区域220；而且，所形成的伪鳍部201分别位于所述衬底200的第一区域210和第二区域220表面；所述第一区域210和第二区域220的衬底200内分别具有阱区。
请参考图4，在所述衬底200表面形成初始隔离层202，所述初始隔离层202的表面高于或齐平于所述伪鳍部201的顶部表面。
所述初始隔离层202后续用于形成隔离相邻鳍部的隔离层。所述初始隔离层202的材料为绝缘材料，所述绝缘材料为氧化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)、超低K介质材料(介电常数小 于2.5)中的一种或多种组合。
所述初始隔离层202的形成步骤包括：在所述衬底200和伪鳍部201表面形成隔离膜；平坦化所述隔离膜直至暴露出所述掩膜层301的顶部表面为止。在本实施例中，所述初始隔离层202的表面与所述掩膜层301的顶部表面齐平。在其它实施例中，通过所述平坦化工艺暴露出所述伪鳍部的顶部表面，则所述初始隔离层202的表面与所述伪鳍部顶部表面齐平。
所述隔离膜的形成工艺为化学气相沉积工艺或物理气相沉积工艺，例如流体化学气相沉积(FCVD，Flowable Chemical Vapor Deposition)工艺、等离子体增强化学气相沉积工艺或高深宽比化学气相沉积工艺(HARP)。所述平坦化工艺为化学机械抛光工艺。在本实施例中，所述初始隔离层202的材料为氧化硅，所述隔离膜的形成工艺为流体化学气相沉积工艺。在其它实施例中，所述初始隔离层202的材料还能够为金刚石结构的碳材料。
请参考图5，去除所述伪鳍部201(如图4所示)，在所述初始隔离层202内形成鳍部沟槽230，所述鳍部沟槽230底部暴露出所述衬底200表面。
在本实施例中，所述伪鳍部201的顶部表面具有掩膜层301，在去除所述伪鳍部201之前，去除所述掩膜层301。去除所述掩膜层301的工艺为湿法刻蚀工艺、各向异性的干法刻蚀工艺或各向同性的干法刻蚀工艺。在本实施例中，所述掩膜层301的材料为氮化硅，去除所述掩膜层301的工艺为湿法刻蚀工艺，所述湿法刻蚀工艺的刻蚀液为磷酸溶液。
去除所述伪鳍部201的工艺为各向同性的湿法刻蚀工艺、各向异性的干法刻蚀工艺或各向同性的干法刻蚀工艺。在本实施例中，所述伪鳍部201的材料为单晶硅，所述各向异性的干法刻蚀工艺或各向同性的干法刻蚀工艺的刻蚀气体包括Cl2和HBr中的一种或两种；所述湿法刻蚀工艺的刻蚀液为氢氟酸与双氧水的混合溶液、或者为硫酸与双氧水的混合溶液。
在本实施例中，所述鳍部沟槽230底部表面与所述衬底200表面齐平。在其它实施例中，所述鳍部沟槽230底部表面还能够高于所述衬底200表面。
请参考图6，在第一区域210的鳍部沟槽230内形成第一鳍部层231，所述第一鳍部层231内掺杂有防穿通离子。
在本实施例中，在形成所述第一鳍部层231之前，在第一区域210和第二区域220的鳍部沟槽230底部的衬底200表面形成第二氧化层252。所述第二氧化层252的材料为氧化硅；所述第二氧化层252的形成工艺为热氧化工艺或湿法氧化工艺。
形成所述第一鳍部层231的步骤包括：在所述初始隔离层202表面和鳍部沟槽230内形成第五图形化层，所述第五图形化层暴露出第一区域210的鳍部沟槽230；以所述第五图形化层为掩膜，去除所述第一区域210的第二氧化层252；在去除第一区域210的第二氧化层252之后，去除第五图形化层；在去除第五图形化层之后，以所述第二氧化层252为掩膜，采用选择性外延沉积工艺在所述鳍部沟槽230底部的衬底200表面形成第一鳍部层231。
在本实施例中，所述第一鳍部层231位于所述隔离沟槽201(如图3所示)之间的衬底200表面。在所述选择性外延沉积工艺之前，以所述第五图形化层为掩膜，去除鳍部沟槽230底部的衬底200表面的第二氧化层252。所述第五图形化层还暴露出部分第一区域210的初始隔离层202表面。在所述第二区域220内，所述第五图形化层位于鳍部沟槽230底部的第二氧化层252表面，所述第二氧化层252还能够用于在去除第五图形化层时，保护衬底200表面免受损伤。所述第五图形化层为图形化的光刻胶层。
在所述选择性外延沉积工艺过程中，通过原位掺杂工艺在所述第一鳍部层231内掺杂所述防穿通离子。所述防穿通离子为P型离子或N型离子。在本实施例中，由于所述第一区域210用于形成NMOS晶体管，所述阱区内的掺杂离子为P型离子，则所述第一鳍部层231内的掺杂离子为P型离子。
在本实施例中，所述第一区域210的第一鳍部层231材料为单晶硅材料；在所述第一区域210形成的第一鳍部层231的选择性外延沉积工艺的参数包括：温度为500摄氏度～800摄氏度，气压为1托～100托，工艺气体包括硅源气体(SiH4或SiH2Cl2)，所述硅源气体的流量为1标准毫升/分钟～1000标准毫升/分钟，所述工艺气体还包括HCl和H2，所述HCl的流量为1标准毫升/分钟～1000标准毫升/分钟，H2的流量为0.1标准升/分钟～50标准升/分钟。
在本实施例中，所述第一区域210的第一鳍部层231内的防穿通离子为 硼离子、铟离子中的一种或两种组合。所述硼离子的掺杂浓度为3E13atoms/cm3～6E14atoms/cm3；所述铟离子的掺杂浓度为1E13atoms/cm3～1E14atoms/cm3。
由于所述防穿通离子通过原位掺杂工艺掺杂入所述第一鳍部层231内，使得所述防穿通离子在第一鳍部层231内的掺杂更稳定、分布更均匀，则所述防穿通离子的自由能更低，所述防穿通离子不易发生迁移，从而能够抑制在后续的制程中，所述防穿通离子向第二鳍部层顶部表面迁移的问题。因此，所述防穿通离子能够更好地防止鳍部内的穿通现象。
而且，所述防穿通离子与后续形成于第二鳍部层内的源区或漏区内的掺杂离子类型相反，从而能够抑制所述源区或漏区内的掺杂离子发生扩散，从而能够防止因源区或漏区底部的距离过近而发生底部穿通现象。
请参考图7，在第一区域210的鳍部沟槽230内形成第二鳍部层232，所述第二鳍部层232位于所述第一鳍部层231的顶部表面。
在本实施例中，所述第一区域210用于形成NMOS晶体管，第一区域210的第一鳍部层231内掺杂的防穿通离子为P型离子，则所述第二鳍部层232的材料为InGaAs、InGaP或InP。
所述第二鳍部层232用于形成第一区域210的NMOS晶体管的沟道区，而NMOS晶体管的载流子为电子。当所述第二鳍部层232的材料为InGaAs、InGaP或InP时，有利于提高电子在所述第二鳍部层232内的迁移率，有利于减少漏电流、减少沟道区电阻，提高第一区域210所形成的NMOS晶体管的性能。
而且，由于所述第二鳍部层232内不具有掺杂离子，也无需对所述第二掺杂层232进行离子注入工艺以形成阱区或掺杂防穿通离子，因此，所形成的第二鳍部层232内部或表面的损伤和缺陷较小，以所述第二鳍部层232形成的沟道区性能优异。
所述第二鳍部层232采用外延沉积工艺形成，例如分子束外延生长工艺(MBE)或气相外延生长，能够自所述第一鳍部层231的顶部表面开始生长，直至填充满所述第一区域210的鳍部沟槽230。在本实施例中，所述第一区域 210的第二鳍部层232材料为InGaAs，形成所述第一区域210的第二鳍部层232的外延沉积工艺参数包括：温度为750摄氏度～850摄氏度，气压为1托～100托，工艺气体包括铟源气体、镓源气体和砷源气体(例如AsCl3或AsH3)，所述铟源气体、镓源气体或砷源气体的流量为1标准毫升/分钟～1000标准毫升/分钟，所述工艺气体还包括HCl和H2中的一种或两种，所述HCl的流量为1标准毫升/分钟～1000标准毫升/分钟，H2的流量为0.1标准升/分钟～50标准升/分钟。
请参考图8，在第二区域220的鳍部沟槽230内形成第一鳍部层231，所述第一鳍部层231内掺杂有防穿通离子。
在本实施例中，在第二区域220形成第一鳍部层231之前，还包括：在第一区域210的第二鳍部层232表面形成第三氧化层253；在形成第三氧化层253之后，在初始隔离层202和第三氧化层253表面形成第六图形化层，所述第六图形化层暴露出第二区域220的鳍部沟槽230；以所述第六图形化层为掩膜，去除第二区域220的第二氧化层252(如图7所示)，暴露出第二区域220的鳍部沟槽230底部的衬底200表面；在去除所述第二氧化层252之后，去除所述第六图形化层。
所述第三氧化层253采用热氧化工艺或湿法氧化工艺形成。去除第二区域220的鳍部沟槽230底部的第二氧化层252的工艺为湿法刻蚀工艺，采用所述湿法刻蚀工艺去除所述第二氧化层252时，对衬底200表面的损伤较小，所述湿法刻蚀工艺的刻蚀液为氢氟酸溶液。
在本实施例中，所述第六图形化层还暴露出部分第二区域220的初始隔离层202表面。在所述第一区域210内，所述第六图形化层位于第三氧化层253表面，所述第三氧化层253还能够用于在去除第六图形化层时，保护于第二鳍部层232表面免受损伤。所述第六图形化层为图形化的光刻胶层。
所述第一鳍部层231采用选择性外延沉积工艺形成。在所述选择性外延沉积工艺过程中，通过原位掺杂工艺在所述第一鳍部层231内掺杂所述防穿通离子。所述防穿通离子为P型离子或N型离子。在本实施例中，由于所述第二区域220用于形成PMOS晶体管，所述阱区内的掺杂离子为N型离子， 则所述第一鳍部层231内的掺杂离子为N型离子。
在本实施例中，所述第二区域220的第一鳍部层231材料为单晶硅材料；在所述第二区域220形成的第一鳍部层231的选择性外延沉积工艺的参数包括：温度为500摄氏度～800摄氏度，气压为1托～100托，工艺气体包括硅源气体(SiH4或SiH2Cl2)，所述硅源气体的流量为1标准毫升/分钟～1000标准毫升/分钟，所述工艺气体还包括HCl和H2，所述HCl的流量为1标准毫升/分钟～1000标准毫升/分钟，H2的流量为0.1标准升/分钟～50标准升/分钟。
所述第二区域220的第一鳍部层231内的防穿通离子为磷离子或砷离子；所述磷离子或砷离子的掺杂浓度为5E12atoms/cm3～5E13atoms/cm3。在本实施例中，所述第二区域220的第一鳍部层231内的防穿通离子为磷离子。
请参考图9，在第二区域220的鳍部沟槽230内形成第二鳍部层232，所述第二鳍部层232位于所述第一鳍部层231的顶部表面。
在本实施例中，所述第二区域220用于形成PMOS晶体管，第二区域220的第一鳍部层231内掺杂的防穿通离子为N型离子，则所述第二鳍部层232的材料为SiGe。
所述第二鳍部层232用于形成第二区域220的PMOS晶体管的沟道区，而PMOS晶体管的载流子为空穴。当所述第二鳍部层232的材料为SiGe时，有利于提高空穴在所述第二鳍部层232内的迁移率，有利于减少漏电流、减少沟道区电阻，提高第二区域220所形成的PMOS晶体管的性能。
所述第二鳍部层232采用外延沉积工艺形成，能够自所述第一鳍部层231的顶部表面开始生长，直至填充满所述第二区域220的鳍部沟槽230。在本实施例中，所述第二区域220的第二鳍部层232材料为SiGe，形成所述第二区域220的第二鳍部层232的外延沉积工艺参数包括：温度为500摄氏度～800摄氏度，气压为1托～100托，工艺气体包括硅源气体(SiH4或SiH2Cl2)和锗源气体(GeH4)，所述硅源气体或锗源气体的流量为1标准毫升/分钟～1000标准毫升/分钟，所述工艺气体还包括HCl和H2，所述HCl的流量为1标准毫升/分钟～1000标准毫升/分钟，H2的流量为0.1标准升/分钟～50标准升/分钟。
请参考图10，在形成所述第二鳍部层232之后，去除部分初始隔离层202， 暴露出部分第二鳍部层232侧壁，形成隔离层202a，所述隔离层202a表面低于所述第二鳍部层232的顶部表面。
在本实施例中，在形成隔离层202a之前，还包括：对所述初始隔离层202和第二鳍部层232表面进行化学机械抛光，使所述初始隔离层202和第二鳍部层232的表面平坦；在所述化学机械抛光工艺之后，对所述初始隔离层202和第二鳍部层232表面进行清洗。在本实施例中，所述化学机械抛光工艺还去除第一区域210的第二鳍部层232表面的第三氧化层253。
在本实施例中，所述隔离层202a的表面高于所述第一鳍部层231的顶部表面。在其它实施例中，所述隔离层202a的表面还能够齐平于所述第一鳍部层231的顶部表面。由于所述第二鳍部层232的侧壁被暴露出，后续形成的栅极结构覆盖所述第二鳍部层232的部分侧壁，则所形成的PMOS晶体管或NMOS结构管的沟道区位于所述第二鳍部层232内。
去除部分初始隔离层202的工艺干法刻蚀工艺或湿法刻蚀工艺；所述干法刻蚀工艺为各向异性的干法刻蚀工艺或各向同性的干法刻蚀工艺；所述湿法刻蚀工艺为各向同性的刻蚀工艺。在本实施例中，去除部分初始隔离层202的工艺为各向异性的干法刻蚀工艺；所述初始隔离层202的材料为金刚石结构的碳材料，则所述各向异性的干法刻蚀工艺的鳍部包括含氧气体。
请参考图11和图12，图12是图11沿AA’方向的剖面结构示意图，图11是图12沿BB’方向的剖面结构示意图，形成横跨所述第二鳍部层232的栅极结构，所述栅极结构位于部分隔离层202a表面、以及部分第二鳍部层232的侧壁和顶部表面，所述栅极结构包括栅极层241。
在本实施例中，所述栅极结构作为伪栅极结构，所述栅极结构用于为后续形成的高k金属栅结构占据空间和位置。在其它实施例中，所述栅极结构能够直接用于形成晶体管。
在本实施例中，所述栅极结构包括栅极层241；所述栅极层241的材料为多晶硅。所述栅极结构的形成步骤包括：在所述隔离层202a表面和第二鳍部层232的侧壁和顶部表面沉积栅极膜；对所述栅极膜进行平坦化；在所述平坦化工艺之后，在所述栅极膜表面形成掩膜层，所述掩膜层覆盖需要形成栅 极层241的部分栅极膜表面；以所述掩膜层为掩膜，刻蚀所述栅极膜，直至暴露出第二鳍部层232的侧壁和顶部表面以及隔离层202a表面，形成栅极层241。
在本实施例中，所述栅极结构203还包括：位于所述栅极层241和第二鳍部层232表面之间的栅介质层(未标示)。所述栅介质层的材料为氧化硅。所述栅介质层用于在后续去除栅极层241时，保护鳍部201的侧壁和顶部表面。在后续去除栅极层241之后，能够去除或保留所述栅介质层。
所述栅极结构还包括：位于栅极层241侧壁表面的侧墙(未标示)。所述侧墙用于保护所述栅极层241的侧壁表面，并用于定义后续形成的源区或漏区相对于栅极层241的位置。所述侧墙的材料为氧化硅、氮化硅、氮氧化硅中的一种或多种。
请参考图13和图14，图14是图13沿CC’方向的剖面结构示意图，图13是图14沿DD’方向的剖面结构示意图，在所述栅极结构两侧的第二鳍部层232内形成源区或漏区。
在本实施例中，所述源区或漏区包括：位于第二鳍部层232内的应力层203，所述应力层203内具有掺杂离子，所述应力层203内的掺杂离子类型与第一鳍部层231内的掺杂离子类型不同。
所述源区或漏区的形成步骤包括：在所述栅极结构两侧的第二鳍部层232内形成开口；采用选择性外延沉积工艺在所述开口内形成应力层203；在所述应力层203内掺杂离子。在本实施例中，在第一区域210的第二鳍部层232内形成源区或漏区之后，再于第二区域220的第二鳍部层232内形成源区或漏区。
在本实施例中，所述第一区域210用于形成NMOS晶体管，所述应力层203内掺杂有N型离子，所述应力层203的材料为硅或碳化硅。所述N型离子为磷离子或砷离子；在所述应力层203内掺杂N型离子的工艺为原位掺杂工艺。
在本实施例中，所述第二区域220用于形成PMOS晶体管，所述应力层203内掺杂有P型离子，所述应力层203的材料为硅锗。所述P型离子为硼离 子或铟离子；在所述应力层203内掺杂P型离子的工艺为原位掺杂工艺。
请参考图15，在形成所述源区或漏区之后，在所述隔离层202a和第二鳍部层232表面形成介质层204，所述介质层204覆盖所述栅极结构的侧壁表面，所述介质层204暴露出所述栅极层241。
需要说明的是，图15的剖面方向与图11的剖面方向一致。
所述介质层204用于保留所述栅极结构的形状和位置，以便后续以高k栅介质层和金属栅替代所述栅极层241。
所述介质层204的形成步骤包括：在所述隔离层202a表面、第二鳍部层232的侧壁和顶部表面、以及所述栅极结构表面形成介质膜；平坦化所述介质膜直至暴露出所述栅极层241的顶部表面为止，形成所述介质层204。
所述介质膜的形成步骤为化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。所述介质层204的材料为氧化硅、氮化硅、氮氧化硅、低k介质材料(介电系数为大于或等于2.5、小于3.9，例如多孔氧化硅、或多孔氮化硅)或超低k介质材料(介电系数小于2.5，例如多孔SiCOH)。
在本实施例中，所述介质层204的材料为氧化硅；所述介质膜的形成工艺为流体化学气相沉积(Flowable Chemical Vapor Deposition，简称FCVD)工艺、高密度等离子沉积(High Density Plasma，简称HDP)工艺、等离子体增强沉积工艺中的一种或多种。
请参考图16，去除所述栅极层241，在所述介质层204内形成栅极开口242。
所述栅极开口242后续用于形成高k栅介质层和金属栅。在本实施例中，所述栅极层241和第二鳍部层232之间还具有栅介质层，在去除所述栅极层241之后，去除所述栅介质层。去除所述栅极层241的工艺为干法刻蚀工艺和湿法刻蚀工艺中的一种或两种组合；去除所述栅介质层的工艺为湿法刻蚀工艺。
请参考图17，在所述栅极开口242的内壁表面形成高k栅介质层243；在所述高k栅介质层243表面形成填充满所述栅极开口242的金属栅244。
所述高k栅介质层243和金属栅244的形成步骤包括：在所述栅极开口242的内壁表面形成高k栅介质膜；在所述高k栅介质膜表面形成填充满所述栅极开口242的金属膜；平坦化所述高k栅介质膜和金属膜直至暴露出所述介质层243表面为止，形成所述高k栅介质层243和金属栅244。
在本实施例中，所述第一区域210用于形成NMOS晶体管，所述第二区域220用于形成PMOS晶体管。在形成所述高k栅介质膜之后，形成所述金属膜之前，还包括在第一区域210的高k栅介质膜表面形成N型功函数层；在第二区域220的高k栅介质膜表面形成P型功函数层。
所述高k栅介质层243的材料包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。所述栅极层241的材料包括金属或金属化合物。所述金属栅244的材料为金属和金属化合物中的一种或多种组合；所述金属栅244的材料包括铜、钨、铝或银；所述金属栅244的材料还能够包括钽、钛、氮化钽、氮化钛、钛铝合金中的一种或多种组合。
相应的，本发明实施例还提供一种采用上述方法所形成的半导体结构，请继续参考图17，包括：衬底200；位于衬底200表面的隔离层202a，所述隔离层202a内具有暴露出衬底200表面的鳍部沟槽230；位于所述鳍部沟槽230内形成第一鳍部层231，所述第一鳍部层231内掺杂有防穿通离子，所述第一鳍部层231位于所述衬底200表面；位于所述第一鳍部层231的顶部表面的第二鳍部层232，所述隔离层202a表面低于所述第二鳍部层232的顶部表面。以下将结合附图进行说明。
所述衬底200包括：硅衬底、硅锗衬底、碳化硅衬底、绝缘体上硅衬底、绝缘体上锗衬底、玻璃衬底或III-V族化合物衬底，例如氮化镓衬底或砷化镓衬底等。在本实施例中，所述衬底200包括第一区域210和第二区域220；所述第一区域210和第二区域220相邻。所述第一区域210用于形成NMOS晶体管；所述第二区域220用于形成PMOS晶体管；所述第一区域210阱区内的掺杂离子为P型离子，所述第二区域220阱区内的掺杂离子N型离子。
所述衬底200内还具有隔离沟槽，所述隔离沟槽位于相邻第一区域210 和第二区域220之间的衬底200内；所述隔离层202a还位于所述隔离沟槽内。所述隔离层202a的材料为绝缘材料，所述绝缘材料为氧化硅、氮氧化硅、低K介质材料(介电常数大于或等于2.5、小于3.9)、超低K介质材料(介电常数小于2.5)中的一种或多种组合。在本实施例中，所述隔离层202a的材料为金刚石结构的碳材料。
在本实施例中，所述第一区域210的第一鳍部层231材料为单晶硅材料；由于所述第一区域210用于形成NMOS晶体管，所述阱区内的掺杂离子为P型离子，则所述第一鳍部层231内的掺杂离子为P型离子；所述第一区域210的第二鳍部层232的材料为InGaAs、InGaP或InP。所述第二区域220的第一鳍部层231材料为单晶硅材料；由于所述第二区域220用于形成PMOS晶体管，所述阱区内的掺杂离子为N型离子，则所述第一鳍部层231内的掺杂离子为N型离子；所述第二区域220的第二鳍部层232的材料为SiGe。
在本实施例中，还包括：横跨所述第二鳍部层232的栅极结构，所述栅极结构位于部分隔离层202a表面、以及部分第二鳍部层232的侧壁和顶部表面，所述栅极结构包括位于鳍部232底部和顶部表面的高k栅介质层243、以及位于高k栅介质层243表面的金属栅244；在所述栅极结构两侧的第二鳍部层232内形成源区或漏区。
所述源区或漏区包括：位于第二鳍部层232内的应力层203，所述应力层203内具有掺杂离子，所述应力层203内的掺杂离子类型与第一鳍部层231内的掺杂离子类型不同。在所述第二区域220内，所述应力层203内掺杂有P型离子，所述应力层203的材料为硅锗；在所述第一区域210内，所述应力层203内掺杂有N型离子，所述应力层203的材料为硅或碳化硅。
在本实施例中，还包括：位于所述隔离层202a和第二鳍部层232表面形成介质层204，所述介质层204覆盖栅极结构的侧壁表面，且所述介质层204暴露出所述金属栅244。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底，所述衬底表面具有伪鳍部；
在所述衬底表面形成初始隔离层，所述初始隔离层的表面高于或齐平于所述伪鳍部的顶部表面；
去除所述伪鳍部，在所述初始隔离层内形成鳍部沟槽，所述鳍部沟槽底部暴露出所述衬底表面；
在所述鳍部沟槽内形成第一鳍部层，所述第一鳍部层内掺杂有防穿通离子，所述第一鳍部层位于所述衬底表面，且所述第一鳍部层的顶部表面低于所述初始隔离层表面；
在所述鳍部沟槽内形成第二鳍部层，所述第二鳍部层位于所述第一鳍部层的顶部表面；
在形成所述第二鳍部层之后，去除部分初始隔离层，暴露出部分第二鳍部层侧壁，形成隔离层，所述隔离层表面低于所述第二鳍部层的顶部表面。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪鳍部的顶部表面还具有掩膜层。
3.如权利要求2所述的半导体结构的形成方法，其特征在于，所述衬底和伪鳍部的形成步骤包括：提供基底；在所述基底部分表面形成掩膜层，所述掩膜层覆盖需要形成伪鳍部的对应区域；以所述掩膜层为掩膜，刻蚀所述基底，在所述基底内形成凹槽，相邻凹槽之间的基底形成伪鳍部，所述伪鳍部和凹槽底部的基底形成衬底。
4.如权利要求3所述的半导体结构的形成方法，其特征在于，在刻蚀所述基底之前，采用离子注入工艺在所述基底内形成阱区，所述阱区内具有掺杂离子。
5.如权利要求4所述的半导体结构的形成方法，其特征在于，当所述阱区内的掺杂离子为P型离子时，所述第一鳍部层内的掺杂离子为P型离子；当所述阱区内的掺杂离子为N型离子时，所述第一鳍部层内的掺杂离子为N型离子。
6.如权利要求2所述的半导体结构的形成方法，其特征在于，所述初始隔离层的表面与所述掩膜层的顶部表面齐平。
7.如权利要求1所述的半导体结构的形成方法，其特征在于，去除所述伪鳍部的工艺为各向同性的湿法刻蚀工艺、各向异性的干法刻蚀工艺或各向同性的干法刻蚀工艺。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一鳍部层采用选择性外延沉积工艺形成。
9.如权利要求1所述的半导体结构的形成方法，其特征在于，所述防穿通离子通过原位掺杂工艺掺杂入所述第一鳍部层内。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述防穿通离子为P型离子或N型离子。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述防穿通离子为P型离子，所述第二鳍部层的材料为InGaAs、InGaP或InP。
12.如权利要求10所述的半导体结构的形成方法，其特征在于，所述防穿通离子为N型离子，所述第二鳍部层的材料为SiGe。
13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述衬底包括第一区域和第二区域；所述伪鳍部分别位于所述衬底的第一区域和第二区域表面；所述第一区域和第二区域的衬底内分别具有阱区。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第一区域的阱区内掺杂有P型离子；所述第二区域的阱区内掺杂有N型离子。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，位于所述第一区域的第一鳍部层内掺杂有P型离子；位于所述第二区域的第一鳍部层内掺杂有N型离子。
16.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：形成横跨所述第二鳍部层的栅极结构，所述栅极结构位于部分隔离层表面、以及部分第二鳍部层的侧壁和顶部表面，所述栅极结构包括栅极层；在所述栅极结构两侧的第二鳍部层内形成源区或漏区。
17.如权利要求16所述的半导体结构的形成方法，其特征在于，所述源区或漏区包括：位于第二鳍部层内的应力层，所述应力层内具有掺杂离子，所述应力层内的掺杂离子类型与第一鳍部层内的掺杂离子类型不同。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述应力层内掺杂有P型离子，所述应力层的材料为硅锗；所述应力层内掺杂有N型离子，所述应力层的材料为硅或碳化硅。
19.如权利要求16所述的半导体结构的形成方法，其特征在于，还包括：在形成所述源区或漏区之后，在所述隔离层和第二鳍部层表面形成介质层，所述介质层覆盖所述栅极结构的侧壁表面，所述介质层暴露出所述栅极层；去除所述栅极层，在所述介质层内形成栅极开口；在所述栅极开口的内壁表面形成高k栅介质层；在所述高k栅介质层表面形成填充满所述栅极开口的金属栅。
20.一种采用如权利要求1至19任一项方法所形成的半导体结构，其特征在于，包括：
衬底；
位于衬底表面的隔离层，所述隔离层内具有暴露出衬底表面的鳍部沟槽；
位于所述鳍部沟槽内形成第一鳍部层，所述第一鳍部层内掺杂有防穿通离子，所述第一鳍部层位于所述衬底表面；
位于所述第一鳍部层的顶部表面的第二鳍部层，所述隔离层表面低于所述第二鳍部层的顶部表面。
CN201510642509.0A 2015-09-30 2015-09-30 半导体结构及其形成方法 Active CN106558614B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510642509.0A CN106558614B (zh) 2015-09-30 2015-09-30 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510642509.0A CN106558614B (zh) 2015-09-30 2015-09-30 半导体结构及其形成方法

Publications (2)

Publication Number Publication Date
CN106558614A true CN106558614A (zh) 2017-04-05
CN106558614B CN106558614B (zh) 2020-06-09

Family

ID=58417524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510642509.0A Active CN106558614B (zh) 2015-09-30 2015-09-30 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN106558614B (zh)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108807278A (zh) * 2018-06-11 2018-11-13 中国科学院微电子研究所 半导体器件与其制作方法
CN110534432A (zh) * 2018-05-25 2019-12-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN111199885A (zh) * 2018-11-20 2020-05-26 南亚科技股份有限公司 鳍片结构及其制造方法
CN111463276A (zh) * 2019-01-21 2020-07-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111613582A (zh) * 2019-02-22 2020-09-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112701041A (zh) * 2019-10-22 2021-04-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113363145A (zh) * 2020-03-05 2021-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN113539828A (zh) * 2020-04-20 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531477A (zh) * 2012-07-05 2014-01-22 台湾积体电路制造股份有限公司 具有位于下方的嵌入式抗穿通层的FinFET方法和结构
US20140061820A1 (en) * 2012-09-06 2014-03-06 International Business Machines Corporation Bulk finfet with controlled fin height and high-k liner
US20150255456A1 (en) * 2014-03-04 2015-09-10 Globalfoundries Inc. Replacement fin insolation in a semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103531477A (zh) * 2012-07-05 2014-01-22 台湾积体电路制造股份有限公司 具有位于下方的嵌入式抗穿通层的FinFET方法和结构
US20140061820A1 (en) * 2012-09-06 2014-03-06 International Business Machines Corporation Bulk finfet with controlled fin height and high-k liner
US20150255456A1 (en) * 2014-03-04 2015-09-10 Globalfoundries Inc. Replacement fin insolation in a semiconductor device

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534432A (zh) * 2018-05-25 2019-12-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110534432B (zh) * 2018-05-25 2023-07-14 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN108807278A (zh) * 2018-06-11 2018-11-13 中国科学院微电子研究所 半导体器件与其制作方法
CN111199885B (zh) * 2018-11-20 2023-05-16 南亚科技股份有限公司 鳍片结构及其制造方法
CN111199885A (zh) * 2018-11-20 2020-05-26 南亚科技股份有限公司 鳍片结构及其制造方法
CN111463276A (zh) * 2019-01-21 2020-07-28 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111463276B (zh) * 2019-01-21 2023-09-19 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111613582A (zh) * 2019-02-22 2020-09-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN111613582B (zh) * 2019-02-22 2023-10-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112701041A (zh) * 2019-10-22 2021-04-23 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN112701041B (zh) * 2019-10-22 2024-09-17 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113363145A (zh) * 2020-03-05 2021-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN113363145B (zh) * 2020-03-05 2023-12-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN113539828A (zh) * 2020-04-20 2021-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法

Also Published As

Publication number Publication date
CN106558614B (zh) 2020-06-09

Similar Documents

Publication Publication Date Title
US9343551B2 (en) Methods for manufacturing a fin structure of semiconductor device
US9306019B2 (en) Integrated circuits with nanowires and methods of manufacturing the same
CN106558614A (zh) 半导体结构及其形成方法
CN107958873B (zh) 鳍式场效应管及其形成方法
CN107731918B (zh) 半导体结构及其制造方法
CN104658897B (zh) 半导体器件的形成方法
CN108122976B (zh) 半导体结构及其形成方法、以及sram
CN104733315B (zh) 半导体结构的形成方法
CN106847893A (zh) 鳍式场效应晶体管的形成方法
US9640660B2 (en) Asymmetrical FinFET structure and method of manufacturing same
CN105097533A (zh) 半导体结构的形成方法
CN106373924A (zh) 半导体结构的形成方法
CN106486350A (zh) 半导体结构的形成方法
CN105551958B (zh) 晶体管的形成方法
CN104752216B (zh) 晶体管的形成方法
US10714469B2 (en) Electrostatic discharge protection structure
CN106449404B (zh) 半导体结构及其形成方法
KR20180012248A (ko) 트랜지스터의 게이트 영역으로 연장된 버퍼를 생성하기 위한 장치 및 방법들
CN106486362A (zh) 测试结构及其形成方法、测试方法
US8741708B2 (en) Transistor and method for forming the same
JP2006013422A (ja) 半導体素子及びその製造方法
CN104347508B (zh) 半导体结构及其形成方法
CN106571298A (zh) 半导体结构的形成方法
CN106558493A (zh) 鳍式场效应管的形成方法
CN105826364A (zh) 晶体管及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant