CN106558493A - 鳍式场效应管的形成方法 - Google Patents

鳍式场效应管的形成方法 Download PDF

Info

Publication number
CN106558493A
CN106558493A CN201510631671.2A CN201510631671A CN106558493A CN 106558493 A CN106558493 A CN 106558493A CN 201510631671 A CN201510631671 A CN 201510631671A CN 106558493 A CN106558493 A CN 106558493A
Authority
CN
China
Prior art keywords
layer
ion
area
field effect
fin field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510631671.2A
Other languages
English (en)
Other versions
CN106558493B (zh
Inventor
李勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201510631671.2A priority Critical patent/CN106558493B/zh
Publication of CN106558493A publication Critical patent/CN106558493A/zh
Application granted granted Critical
Publication of CN106558493B publication Critical patent/CN106558493B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种鳍式场效应管的形成方法，包括：提供包括第一区域和第二区域的衬底；在衬底表面形成金刚石膜；在第一区域金刚石膜内形成第一通孔，在第二区域金刚石膜内形成第二通孔；在第二通孔底部表面形成第一绝缘层；形成位于第一通孔底部表面的第一外延层以及位于第一外延层顶部表面的第一本征层，第一外延层内含有第一防穿通离子；在第一本征层顶部表面形成第二绝缘层；去除第一绝缘层；形成位于第二通孔底部表面的第二外延层以及位于第二外延层顶部表面的第二本征层，第二外延层内含有第二防穿通离子；去除第二绝缘层；回刻蚀去除部分厚度的金刚石膜形成金刚石层，暴露出第一本征层侧壁和第二本征层侧壁。本发明改善了鳍式场效应管的电学性能。

Description

鳍式场效应管的形成方法
技术领域
本发明涉及半导体制造技术领域，特别涉及一种鳍式场效应管的形成方法。
背景技术
随着半导体工艺技术的不断发展，半导体工艺节点遵循摩尔定律的发展趋势不断减小。为了适应工艺节点的减小，不得不不断缩短MOSFET场效应管的沟道长度。沟道长度的缩短具有增加芯片的管芯密度，增加MOSFET场效应管的开关速度等好处。
然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，这样一来栅极对沟道的控制能力变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。
因此，为了更好的适应器件尺寸按比例缩小的要求，半导体工艺逐渐开始从平面MOSFET晶体管向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应管(FinFET)。FinFET中，栅至少可以从两侧对超薄体(鳍部)进行控制，具有比平面MOSFET器件强得多的栅对沟道的控制能力，能够很好的抑制短沟道效应；且FinFET相对于其他器件，具有更好的现有的集成电路制作技术的兼容性。
然而，现有技术形成的鳍式场效应管的电学性能有待提高。
发明内容
本发明解决的问题是提供一种鳍式场效应管的形成方法，改善鳍式场效应管的电学性能。
为解决上述问题，本发明提供一种鳍式场效应管的形成方法，包括：提供衬底，所述衬底包括第一区域和第二区域；在所述衬底表面形成金刚石膜；刻蚀所述金刚石膜，在所述第一区域金刚石膜内形成第一通孔，在所述第二区域金刚石膜内形成第二通孔；在所述第二通孔底部表面形成第一绝缘层；在形成所述第一绝缘层之后，采用外延工艺，形成位于所述第一通孔底部表面的第一外延层以及位于第一外延层顶部表面的第一本征层，其中，所述第一外延层内含有第一防穿通离子，所述第一本征层填充满所述第一通孔；在所述第一本征层顶部表面形成第二绝缘层；去除所述第一绝缘层；在形成所述第二绝缘层之后，采用外延工艺，形成位于所述第二通孔底部表面的第二外延层以及位于第二外延层顶部表面的第二本征层，其中，所述第二外延层内含有第二防穿通离子，所述第二本征层填充满所述第二通孔；去除所述第二绝缘层；回刻蚀去除部分厚度的金刚石膜形成金刚石层，所述金刚石层暴露出第一本征层侧壁表面和第二本征层侧壁表面。
可选的，所述金刚石膜材料的热导率高于氧化硅的热导率。
可选的，所述金刚石膜的材料为金刚石或类金刚石。
可选的，形成所述金刚石膜的工艺参数包括：将衬底加热至200℃～450℃之后，将所述衬底置于碳氢化合物气体的等离子体中，在所述衬底施加500V～20kV的负脉冲偏压。
可选的，所述第一防穿通离子为N型离子或P型离子；所述第二防穿通离子为N型离子或P型离子。
可选的，所述N型离子包括P离子；所述P型离子包括B离子。
可选的，所述第一外延层的材料为硅、锗、锗化硅或碳化硅；所述第二外延层的材料为硅、锗、锗化硅或碳化硅。
可选的，采用外延工艺形成所述第一本征层；采用外延工艺形成所述第二本征层。
可选的，所述第一本征层的材料为III-V族元素化合物材料；所述第二本征层的材料为III-V族元素化合物材料。
可选的，所述III-V族元素化合物材料包括InGaAs、GaAs、InAs或InSb。
可选的，所述第一区域为NMOS区域或PMOS区域；所述第二区域为NMOS区域或PMOS区域。
可选的，所述第一区域为NMOS区域，所述第一防穿通离子为P型离子；所述第二区域为PMOS区域，所述第二防穿通离子为N型离子。
可选的，所述第一区域为NMOS区域，所述第一防穿通离子为P型离子；所述第二区域为PMOS区域，所述第二防穿通离子为N型离子。
可选的，所述第一外延层的材料为含有硼离子的硅，其中，硼离子浓度范围为1E19atom/cm3～5E21atom/cm3。
可选的，所述第二外延层的材料为含有磷离子的硅，其中，磷离子浓度范围为1E19atom/cm3～6E21atom/cm3。
可选的，所述第一区域衬底内形成有第一阱区，所述第一阱区的掺杂类型与第一防穿通离子类型相同，且所述第一外延层内的第一防穿通离子掺杂浓度大于第一阱区的掺杂浓度；所述第二区域衬底内形成有第二阱区，所述第二阱区的掺杂类型与第一防穿通离子类型相同，且所述第二外延层内的第二防穿通离子浓度大于第二阱区的掺杂浓度。
可选的，形成所述第一绝缘层的工艺步骤包括：在所述第一通孔底部表面和第二通孔底部表面形成第一绝缘层；在所述第二通孔底部表面的第一绝缘层表面形成第一图形层；以所述第一图形层为掩膜，刻蚀去除位于第一通孔底部表面的第一绝缘层。
可选的，所述第一绝缘层的材料包括氧化硅、氮化硅或氮氧化硅。
可选的，去除所述第一绝缘层的工艺步骤包括：在所述第二绝缘层表面形成第二图形层；以所述第二图形层为掩膜，刻蚀去除位于第二通孔底部表面的第一绝缘层。
可选的，在回刻蚀去除部分厚度的金刚石膜之前，还包括步骤：对所述第一本征层和第二本征层进行平坦化处理，去除高于金刚石膜顶部表面的第一本征层和第二本征层，还去除所述第二绝缘层。
可选的，采用干法刻蚀工艺或SiCoNi刻蚀系统进行所述回刻蚀。
可选的，还包括步骤：形成横跨所述第一本征层的第一栅极结构，所述第一栅极结构覆盖第一本征层部分顶部表面和侧壁表面；在所述第一栅极结构两侧的第一本征层内形成第一源漏区；形成横跨所述第二本征层的第二栅极结构，所述第二栅极结构覆盖第二本征层部分顶部表面和侧壁表面；在所述第二栅极结构两侧的第二本征层内形成第二源漏区。
与现有技术相比，本发明的技术方案具有以下优点：
本发明提供的鳍式场效应管的形成方法的技术方案中，在第一区域金刚石膜内形成第一通孔，在第二区域金刚石膜内形成第二通孔；然后在第二通孔表面形成第一绝缘层；然后形成位于第一通孔底部表面的第一外延层以及位于第一外延层顶部表面的第一本征层，第一外延层内含有第一防穿通离子，所述第一绝缘层能够避免外延工艺过程中在第二通孔内外延生长薄膜。第一本征层为第一区域的鳍部，所述第一外延层在第一区域鳍部之前形成，从而避免第一外延层的形成工艺对第一区域鳍部造成不良影响，使得第一区域鳍部保持良好的性能，且第一外延层能够阻止第一本征层内待形成的源区和漏区之间的穿通现象。接着，在第一本征层顶部表面形成第二绝缘层；采用外延工艺，形成位于第二通孔底部表面的第二外延层以及位于第二外延层顶部表面的第二本征层，其中，第二外延层内含有第二防穿通离子，第二本征层作为第二区域的鳍部。所述第二外延层在第二区域鳍部之前形成，从而避免第二外延层的形成工艺对第二区域鳍部造成不良影响，使得第二区域鳍部保持良好性能。因此，本发明形成的鳍式场效应管中，不仅能够防止源区和漏区之间的穿通现象，还能够使鳍部保持良好的性能，从而有效的改善鳍式场效应管的电学性能。
同时，本发明中，金刚石层作为鳍式场效应管的隔离结构，由于金刚石层的材料热导率高于氧化硅热导率，使得隔离结构能够将鳍式场效应管内产生的热量及时的传递至外界，有效的改善鳍式场效应管的自加热问题。
进一步，本发明中，所述第一区域衬底内形成有第一阱区，所述第一阱区的掺杂类型与第一防穿通离子的掺杂类型相同，且所述第一外延层内的第一防穿通离子浓度大于第一阱区的掺杂浓度，从而在第一区域形成超陡逆行阱结构，所述超陡逆行阱结构起到阻止第一本征层内源区和漏区之间穿通的作用，还能够阻挡第一区域衬底内的离子向第一本征层内扩散，防止第一本征层阈值电压漂移。所述第二区域衬底内形成有第二阱区，所述第二阱区的掺杂类型与第二防穿通离子的掺杂类型相同，且所述第二外延层内的第二防穿通离子浓度大于第二阱区的掺杂浓度，从而在第二区域形成超逗逆行阱结构，所述超陡逆行阱结构起到阻止第二本征层内源区和漏区之间穿通的作用，还能够阻挡第二区域衬底内的离子向第二本征层内扩散，防止第二本征层阈值电压漂移。
附图说明
图1至图16为本发明一实施例提供的鳍式场效应管形成过程的剖面结构示意图。
具体实施方式
由背景技术可知，现有技术形成的鳍式场效应管的电学性能有待提高。
经研究发现，鳍式场效应管的鳍部底部与栅极结构的距离较远，栅极结构对鳍部的底部的控制能力较弱，且所述鳍部的掺杂浓度较小，沟道区域的空间电荷区在电场下展宽，源区和漏区空间电荷区连通，导致了鳍式场效应管的底部存在源区和漏区之间的穿通现象(punch through)，造成鳍式场效应管的电学性能低下。且为了改善鳍式场效应管的电学性能，通常会在衬底内掺杂掺杂剂，所述衬底内的掺杂剂易向鳍部扩散，且扩散至鳍部内的掺杂剂浓度分布不均导致阈值电压发生变化，这也是造成鳍式场效应管电学性能低下的原因之一。
为了防止所述穿通现象，提出了一种解决方法：在鳍部的底部形成防穿通层，所述防穿通层能够构成超陡逆行阱(SSRW，Super Step Retrograde Well)结构，所述超陡逆行阱内的掺杂离子与衬底内阱区的掺杂离子类型相同，且超陡逆行阱内的掺杂离子浓度大于衬底内阱区的掺杂离子浓度，阻止衬底内的掺杂剂扩散至鳍部内，使得整个鳍部高度内具有均匀的阈值且避免阈值电压发生波动。所述防穿通层能够与鳍部内的源区或漏区形成PN结，很好的防止源区和漏区的穿通。
通常的，采用离子注入工艺的方式对鳍部底部进行掺杂以形成SSRW结构，在鳍部底部形成防穿通层。然而，离子注入工艺会对鳍部的表面造成注入损伤，导致鳍部的形貌不良且产生晶格损伤，且使得沟道区内的载流子迁移率降低，造成鳍式场效应管的性能低下。并且，采用离子注入工艺形成所述SSRW结构时，易导致在鳍部的不期望区域内注入离子，例如鳍部内作为沟道区的区域注入了离子，使得沟道区的载流子迁移率低，从而进一步造成鳍式场效应管的性能低下。
为解决上述问题，本发明提供一种鳍式场效应管的形成方法，提供衬底，所述衬底包括第一区域和第二区域；在所述衬底表面形成金刚石膜；刻蚀所述金刚石膜，在所述第一区域金刚石膜内形成第一通孔，在所述第二区域金刚石膜内形成第二通孔；在所述第二通孔底部表面形成第一绝缘层；在形成所述第一绝缘层之后，采用外延工艺，形成位于所述第一通孔底部表面的第一外延层以及位于第一外延层顶部表面的第一本征层，其中，所述第一外延层内含有第一防穿通离子，所述第一本征层填充满所述第一通孔；在所述第一本征层顶部表面形成第二绝缘层；去除所述第一绝缘层；在形成所述第二绝缘层之后，采用外延工艺，形成位于所述第二通孔底部表面的第二外延层以及位于第二外延层顶部表面的第二本征层，其中，所述第二外延层内含有第二防穿通离子，所述第二本征层填充满所述第二通孔；去除所述第二绝缘层；回刻蚀去除部分厚度的金刚石膜形成金刚石层，所述金刚石层暴露出第一本征层侧壁表面和第二本征层侧壁表面。本发明中形成的鳍式场效应管既能够起到防止源区和漏区之间的穿通现象，且第一区域的鳍部和第二区域的鳍部均具有良好的性能，使得本发明中形成的鳍式场效应管的电学性能优良。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图1至图16为本发明一实施例提供的鳍式场效应管形成过程的剖面结构示意图。
参考图1，提供衬底101，所述衬底101包括第一区域I和第二区域II。其中，图1为沿AA1(未图示)方向的剖面结构示意图，AA1方向与待形成的鳍部延伸方向相互垂直。
所述第一区域I为NMOS区域或PMOS区域，所述第二区域II为NMOS区域或PMOS区域。本实施例以形成的鳍式场效应管为CMOS器件为例，所述第一区域I为NMOS区域，所述第二区域II为PMOS区域。在其他实施例中，所述第一区域也能够为PMOS区域，相应的第二区域II为NMOS区域。
在其他实施例中，形成的鳍式场效应管为NMOS器件时，第一区域和第二区域均为NMOS区域；形成的鳍式场效应管为PMOS器件时，第一区域和第二区域均为PMOS区域。
所述衬底101的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。所述衬底101还能够为绝缘体上的硅衬底或者绝缘体上的锗衬底。
本实施例中，所述衬底101的材料为硅。
继续参考图1，在所述第二区域II衬底101内形成第二阱区(未图示)。
具体的，在所述第一区域I衬底101表面形成第一光刻胶层102；以所述第一光刻胶层102为掩膜，对所述第二区域II衬底101进行离子注入，在所述PMOS区域II衬底101内形成第二阱区；去除所述第一光刻胶层102。
所述第二阱区内的掺杂离子为N型离子，例如为P离子、As离子或Sb离子。
如无特别说明，后续工艺步骤提供的结构示意图均为在图1基础上的示意图。
参考图2，在所述第一区域I衬底101内形成第一阱区(未图示)。
具体的，在所述第二区域II衬底101表面形成第二光刻胶层103；以所述第二光刻胶层103为掩膜，对所述第一区域I衬底101进行离子注入，在所述第一区域I衬底101内形成第一阱区；去除所述第二光刻胶层103。
所述第一阱区内的掺杂离子为P型离子，例如为B离子、Ga离子或In离子。
在形成所述第一阱区和第二阱区之后，还包括步骤：对所述衬底101表面进行清洗处理，为后续形成金刚石膜提供良好的界面基础。
参考图3，在所述衬底101表面形成金刚石膜104。
所述金刚石膜104为后续形成鳍式场效应管的隔离结构提供工艺基础。
所述金刚石膜104的材料为金刚石(Diamond Carbon)或类金刚石(Diamond like Carbon)。由于金刚石膜104的材料热导率大于氧化硅的热导率，因此在所述金刚石膜104基础上形成的隔离结构具有较高的热传导率，有效的避免鳍式场效应管内出现自加热(self-heating)问题，使得鳍式场效应管具有良好的自加热免疫能力。
采用化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺形成所述金刚石膜104。在一个实施例中，形成所述金刚石膜104的工艺参数包括：将衬底加热至200℃～450℃之后，将所述衬底101置于碳氢化合物气体的等离子体中，在所述衬底施加500V～20kV的负脉冲偏压。本实施例中，所述碳氢化合物气体包括：甲烷、乙炔中的一种或多种；所述衬底101施加的负脉冲偏压为1kV～15kV；所述衬底101的温度大于300℃。
参考图4，刻蚀所述金刚石膜104直至暴露出衬底101表面，在所述第一区域I金刚石膜104内形成第一通孔105，在所述第二区域II金刚石膜104内形成第二通孔106。
在一实施例中，形成所述第一通孔105和第二通孔106的工艺步骤包括：在所述金刚石膜104表面形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜，刻蚀所述金刚石膜104直至暴露出衬底101表面，在所述第一区域I金刚石膜104内形成第一通孔105，在所述第二区域II金刚石膜104内形成第二通孔106；去除所述图形化的光刻胶层。
本实施例中，所述第一通孔105的侧壁表面与衬底101表面相互垂直，第一通孔105顶部尺寸与底部尺寸相同；所述第二通孔106的侧壁表面与衬底101表面相互垂直，所述第二通孔106顶部尺寸与底部尺寸相同。在其他实施例中，所述第一通孔顶部尺寸还能够大于底部尺寸，或者第一通孔的顶部尺寸小于底部尺寸；所述第二通孔顶部尺寸还能够大于底部尺寸，或者第二通孔的顶部尺寸小于底部尺寸。
参考图5，在所述第一通孔105底部表面和第二通孔106底部表面形成第一绝缘层107。
所述第一绝缘层107的材料晶格常数与衬底101的材料晶格常数具有较大的差别。
本实施例中，所述第一绝缘层107的材料为氧化硅，采用热氧化工艺，氧化位于第一通孔105底部表面和第二通孔106底部表面的衬底101，形成所述第一绝缘层107。
所述热氧化工艺对衬底101的氧化速率不宜过快，否则容易造成衬底101被氧化的厚度过厚。为此，本实施例中，采用热氧化工艺形成所述第一绝缘层107的工艺参数包括：O2流量为10sccm至200sccm，反应腔室温度为350摄氏度至650摄氏度。
在其他实施例中，所述第一绝缘层的材料还能够为氮化硅。采用热氮化工艺，氮化位于第一通孔底部表面和第二通孔底部表面的衬底，形成所述第一绝缘层。在另一实施例中，所述第一绝缘层的材料还能够为氮氧化硅。
在其他实施例中，还能够采用沉积工艺形成所述第一绝缘层，所述沉积工艺能够为化学气相沉积、物理气相沉积或原子层沉积，相应的，形成的第一绝缘层不仅位于第一通孔底部表面和第二通孔底部表面，还位于第一通孔侧壁表面、第二通孔侧壁表面以及金刚石膜顶部表面。
参考图6，在所述第二通孔106(参考图5)底部表面的第一绝缘层107表面形成第一图形层108；以所述第一图形层108为掩膜，刻蚀去除第一通孔105底部表面的第一绝缘层107。
所述第一图形层108为刻蚀去除位于第一通孔105底部表面的第一绝缘层107的掩膜。
本实施例中，所述第一图形层108的材料为光刻胶，为了降低形成第一图形层108的工艺难度，所述第一图形层108还覆盖于第二区域II金刚石膜104表面。
采用干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀与湿法刻蚀相结合的工艺，刻蚀去除所述第一通孔105底部表面的第一绝缘层107。
本实施例中，所述第一绝缘层107的材料为氧化硅，采用湿法刻蚀工艺刻蚀去除所述第一通孔105底部表面的第一绝缘层107，其中，湿法刻蚀工艺采用的刻蚀液体为氢氟酸溶液。采用所述湿法刻蚀工艺不仅能够刻蚀去除第一通孔105底部表面的第一绝缘层107，还能够对第一通孔105底部的衬底101表面进行清洗处理，为后续形成高质量的第一防穿通层提供界面基础。
在刻蚀去除所述第一通孔105底部表面的第一绝缘层107之后，采用湿法去胶或灰化工艺去除所述第一图形层108。
参考图7，采用外延工艺，形成位于第一通孔105(参考图6)底部表面的第一外延层115、以及位于第一外延层115顶部表面的第一本征层125。
本实施例中，采用第一外延工艺形成所述第一外延层115；采用第二外延工艺形成所述第一本征层125。
所述第一外延层115内掺杂有第一防穿通离子，所述第一外延层115的材料包括硅、锗、锗化硅或碳化硅。所述第一防穿通离子与第一区域I待形成的源区和漏区的掺杂离子类型相反，本实施例中，所述第一区域I待形成的源区和漏区的掺杂离子为N型离子，则所述第一防穿通离子为P型离子，P型离子为硼离子、镓离子或铟离子。
在采用第一外延工艺形成所述第一外延层115的过程中，原位自掺杂第一防穿通离子，所述第一防穿通离子包括硼离子。原位自掺杂所述第一防穿通离子，使得第一防穿通离子在第一外延层115内浓度分布均匀，且避免了离子注入工艺对第一外延层115带来的注入损伤。
所述第一外延层115能够与后续形成的第一本征层125内的源区或漏区构成PN结，在所述源区和漏区之间形成反向隔离，从而提高源区和漏区之间的穿通电压，以此防止源区和漏区之间发生穿通现象。
由于第一通孔105底部表面材料为衬底101材料，第一通孔105侧壁表面材料为金刚石膜104材料，且第一外延层115的材料类型与衬底101的材料类型接近或相同，所述第一外延层115的材料晶格常数与衬底101的材料晶格常数接近，因此在采用第一外延工艺形成所述第一外延层115的过程中，沿着第一通孔105暴露出的衬底101表面晶向逐层生长薄膜，直至形成厚度符合预设目标的第一外延层115，因此所述第一外延层115为在衬底101表面自下而上生长的。
同时，由于第二通孔106底部表面形成有第一绝缘层107，所述第一绝缘层107材料晶格常数与第一外延层115的材料晶格常数失配度较高，因此在第一外延工艺过程中，能够避免在第二通孔107内生长薄膜。
本实施例中，所述第一外延层115的材料为掺杂有硼离子的硅，其中，硼离子浓度范围为1E19atom/cm3～5E21atom/cm3。采用第一外延工艺形成所述第一外延层115的工艺参数包括：腔室温度为500摄氏度至1250摄氏度，腔室压强为1托至100托，反应气体包括硅源气体、硼源气体、HCl和H2，硅源气体流量为1标况毫升/分钟至1000标况毫升/分钟，HCl流量为1标况毫升/分钟至1000标况毫升/分钟，H2流量为0.1标况升/分钟至50标况升/分钟。
并且，所述第一防穿通离子类型与第一区域I衬底101内的第一阱区的掺杂类型相同，所述第一外延层115内的第一防穿通离子的掺杂浓度大于第一阱区的掺杂浓度，从而在NMOS器件内形成超陡逆行阱结构，所述超陡逆行阱能够提高形成于NMOS器件内的源区和漏区之间的穿通电压，以此防止NMOS器件内的源区和漏区之间发生穿通，且阻止衬底101内的掺杂离子向第一本征层125内扩散，防止NMOS器件的阈值电压漂移，使得器件的失配(Mismatch)好，因此半导体器件均匀性变好。
所述第一本征层125作为第一区域I的鳍部，后续会在第一区域I的鳍部内形成源区、漏区以及沟道区。为了提高沟道区的载流子迁移率，所述第一本征层125的材料为III-V族元素化合物材料，其中，所述III-V族元素化合物材料为InGaAs、GaAs、InAs或InSb。所述第一本征层125的材料还能够为硅、锗、锗化硅或碳化硅。
本实施例中，采用第二外延工艺形成所述第一本征层125，所述第一本征层125的材料为InGaAs。
所述第一本征层125的材料类型与衬底101的材料类型接近，相应的第一本征层125的材料类型与第一外延层115的材料类型接近，因此在采用第二外延工艺形成第一本征层125的过程中，沿着第一外延层115顶部表面的晶向逐层生长薄膜，直至形成厚度符合预设目标的第一本征层125，因此所述第一本征层125为在第一外延层115顶表面自下而上生长的。
同时，由于第二通孔106底部表面的第一绝缘层107材料晶格常数与第一本征层125的材料晶格常数相差较大，因此在第二外延工艺过程中也不会在第二通孔106内生长薄膜。
所述第一本征层125的顶部至少高于金刚石膜104顶部，从而使得后续的研磨工艺能够对第一本征层125顶部进行研磨，从而获得顶部表面平坦的鳍部。
本实施例中，形成第一外延层115的工艺未对第一本征层125造成不良影响，使得第一本征层125具有良好的性能，即第一区域I的鳍部具有良好的性能，从而进一步提高鳍式场效应管的电学性能。
而现有技术中，为了防止源区和漏区之间发生穿通现象，通常采用离子注入工艺对鳍部底部进行掺杂处理，所述离子注入工艺会对鳍部造成注入损伤，造成鳍部内出现晶格缺陷，从而影响鳍式场效应管的电学性能。
参考图8，在所述第一本征层125顶部表面形成第二绝缘层109。
所述第二绝缘层109的材料晶格常数与后续待形成的第二外延层以及第二本征层的材料晶格常数相差较大，从而使得后续的外延工艺过程不会在第一本征层125表面生长薄膜。
为了避免所述第二绝缘层109对第一区域I的鳍部造成不良影响，所述第二绝缘层109底部高于金刚石膜104顶部。
本实施例中，采用热氧化工艺形成所述第二绝缘层109，在所述第一本征层125顶部表面形成第二绝缘层109，所述第二绝缘层109的材料为掺氧的砷镓化铟。
在另一实施例中，所述第一本征层的材料为硅时，所述第二绝缘层109的材料为氧化硅。
参考图9，去除位于第二通孔106底部表面的第一绝缘层107(参考图8)。
具体的，在所述第二绝缘层109表面以及第一区域I金刚石膜104表面形成第二图形层；以所述第二图形层为掩膜，刻蚀去除位于第二通孔106底部表面的第一绝缘层107；去除所述第二图形层。
参考图10，采用外延工艺，形成位于第二通孔106(参考图9)底部表面的第二外延层116以及位于第二外延层116顶部表面的第二防穿通层126。
本实施例中，采用第三外延工艺形成所述第二外延层116；采用第四外延工艺形成所述第二本征层126。
所述第二外延层116内掺杂有第二防穿通离子，所述第二外延层116的材料包括硅、锗、锗化硅或碳化硅。所述第二防穿通离子与第二区域II待形成的源区和漏区的掺杂离子类型相反；本实施例中，所述第二区域II待形成的源区和漏区的掺杂离子为P型离子，则所述第二防穿通离子为N型离子，N型离子为磷离子、砷离子或锑离子。
在采用第三外延工艺形成所述第二外延层116的过程中，原位自掺杂第二防穿通离子，所述第二防穿通离子包括磷离子。原位自掺杂所述第二防穿通离子，使得第二防穿通离子在所述第二外延层116内浓度分布均匀，且避免了离子注入工艺对第二外延层116带来的注入损伤。
所述第二外延层116能够与后续形成的第二本征层126内的源区或漏区构成PN结，在所述源区和漏区之间形成反向隔离，从而提高源区和漏区之间的穿通电压，以此防止源区和漏区之间发生穿通现象。
由于第二通孔106底部表面材料为衬底101材料，第二通孔106侧壁表面材料为金刚石膜104材料，且第二外延层116的材料类型与衬底101的材料类型接近或相同，所述第二外延层116的材料晶格常数与衬底101的材料晶格常数接近，因此在采用第三外延工艺形成所述第二外延层116的过程中，沿着第二通孔106暴露出的衬底101表面晶向逐层生长薄膜，直至形成厚度符合预设目标的第二外延层116，因此所述第二外延层116为在衬底101表面自下而上生长的。
同时，由于第一本征层125顶部表面形成有第二绝缘层109，所述第二绝缘层109材料晶格常数与第二外延层116的材料晶格常数失配度高，因此在第三外延工艺过程中，能够避免在第一本征层125顶部表面生长薄膜。
本实施例中，所述第二外延层116的材料为掺杂有磷离子的硅，其中，磷离子浓度范围为1E19atom/cm3～6E21atom/cm3。采用第三外延工艺形成所述第二外延层116的工艺参数包括：腔室温度为500摄氏度至1250摄氏度，腔室压强为1托至100托，反应气体包括硅源气体、磷源气体、HCl和H2，硅源气体流量为1标况毫升/分钟至1000标况毫升/分钟，HCl流量为1标况毫升/分钟至1000标况毫升/分钟，H2流量为0.1标况升/分钟至50标况升/分钟。
并且，所述第二防穿通离子类型与第二区域II衬底101内的第二阱区的掺杂类型相同，所述第二外延层116内的第二防穿通离子的掺杂浓度大于第二阱区的掺杂浓度，从而在PMOS器件内形成超陡逆行阱结构，以此防止PMOS器件内的源区和漏区之间发生穿通，且阻止衬底101内的掺杂离子向第二本征层126内扩散，避免PMOS器件的阈值电压漂移。
所述第二本征层126作为第二区域II的鳍部，后续会在第二区域II的鳍部内形成源区、漏区以及沟道区。为了提高沟道区的载流子迁移率，所述第二本征层126的材料为III-V族元素化合物材料，其中，所述III-V族元素化合物材料为InGaAs、GaAs、InAs或InSb。所述第二本征层126的材料还能够为硅、锗、锗化硅或碳化硅。
本实施例中，采用第四外延工艺形成所述第二本征层126，所述第二本征层126的材料为InGaAs。由于第一本征层125顶部表面形成有第二绝缘层109，所述第二绝缘层109材料晶格常数与第二本征层126材料晶格常数相差较大，因此在第四外延工艺过程中也不会在第二本征层126顶部表面生长薄膜。
所述第二本征层126的顶部至少高于金刚石膜104顶部，从而使得后续的研磨工艺能对第二本征层126顶部进行研磨，从而获得顶部表面平坦的鳍部。
本实施例中，形成第二外延层116的工艺未对第二本征层126造成不良影响，使得第二本征层126具有良好的性能，即第二区域II的鳍部具有良好的性能，从而进一步提高鳍式场效应管的电学性能。
参考图11，对所述第一本征层125和第二本征层126进行平坦化处理，使得第一本征层125顶部、第二本征层126顶部与金刚石膜104顶部齐平。
具体的，对所述第一本征层125和第二本征层126顶部进行平坦化处理，去除高于金刚石膜104顶部表面的第一本征层125和第二本征层126，还去除位于第一本征层125顶部表面的第二绝缘层109(参考图10)。
本实施例中，采用化学机械研磨工艺进行所述平坦化处理，去除高于金刚石膜104顶部表面的第一本征层125、第二本征层126以及第二绝缘层109。
参考图12，回刻蚀去除部分厚度的金刚石膜104(参考图11)形成金刚石层114，所述金刚石层114暴露出第一本征层125侧壁表面和第二本征层126侧壁表面。
本实施例中，所述第一本征层125底部高于所述金刚石层114顶部，所述第二本征层126底部高于所述金刚石层114顶部。在其他实施例中，所述第一本征层底部还能够与金刚石层顶部齐平，所述第二本征层底部还能够与金刚石层顶部齐平。
所述金刚石层114作为鳍式场效应管的隔离结构，起到电绝缘作用。且由于金刚石层114具有较高的热导率，使得鳍式场效应管内的热量能够及时的传递至外界，有效的改善了鳍式场效应管的自加热问题。
采用干法刻蚀工艺、湿法刻蚀工艺或干法刻蚀工艺和湿法刻蚀工艺相结合的刻蚀工艺，回刻蚀去除部分厚度的金刚石膜104。在其他实施例中，还能够采用SiCoNi刻蚀系统进行所述回刻蚀。
参考图13，形成横跨所述第一本征层125的第一栅极结构131，所述第一栅极结构覆盖第一本征层125部分顶部表面和侧壁表面；形成横跨所述第二本征层126的第二栅极结构132，所述第二栅极结构132覆盖第二本征层126部分顶部表面和侧壁表面。
本实施例中，以所述第一栅极结构131为伪栅结构(dummy gate)、第二栅极结构132为伪栅结构为例。后续在第一区域I形成源区和漏区之后，去除所述第一栅极结构131，在所述第一栅极结构131所占据的位置处重新形成第一实际栅极结构；在第二区域II形成源区和漏区之后，去除所述第二栅极结构132，在所述第二栅极结构132所占据的位置处重新形成第二实际栅极结构。
所述第一栅极结构131的材料为多晶硅；所述第二栅极结构132的材料为多晶硅。
在其他实施例中，所述第一栅极结构和第二栅极结构还能够为实际栅极结构，所述第一栅极结构包括第一栅介质层和位于第一栅介质层顶部表面的第一栅电极层，所述第二栅极结构包括第二栅介质层和位于第二栅介质层顶部表面的第二栅电极层。
结合参考图13至图14，图13为沿AA1方向的剖面结构示意图，图14为沿BB1(未图示)方向的剖面结构示意图，其中，AA1和BB1相互平行，在所述第一栅极结构131两侧的第一本征层125内形成第一源漏区133；在所述第二栅极结构132两侧的第二本征层126内形成第二源漏区134。
所述第一源漏区133用于形成NMOS器件的源极和漏极；所述第二源漏区134用于形成PMOS器件的源极和漏极。所述第一源漏区133内的掺杂离子类型与第一防穿通离子的掺杂类型相反，所述第一源漏区133内的掺杂离子为N型离子；所述第二源漏区134内的掺杂离子类型与第二防穿通离子的掺杂类型相反，所述第二源漏区134内的掺杂离子为P型离子。
本实施例中，所述第一源漏区133内的掺杂离子为P离子，P离子浓度为1E20atom/cm3至2E21atom/cm3。为了提高NMOS器件的载流子迁移率，所述第一源漏区133内形成有第一应力层(未标示)。所述第一应力层的材料为SiC或SiCP。
形成所述第一源漏区133的工艺步骤包括：刻蚀所述第一栅极结构131两侧的部分厚度的第一本征层125，在所述第一本征层124内形成开口；形成填充满所述开口的第一应力层。
采用选择性外延工艺形成所述第一应力层。本实施例中，在形成所述第一应力层的过程中进行原位自掺杂形成所述第一源漏区133。在其他实施例中，还能够在形成所述第一应力层之后，对所述第一应力层进行离子注入，形成所述第一源漏区。
本实施例中，所述第二源漏区134内的掺杂离子为B离子。为了提高PMOS器件的载流子迁移率，所述第二源漏区134内还形成有第二应力层(未标示)，所述第二应力层的材料为SiGe或SiGeB。形成所述第二源漏区134的工艺步骤包括：刻蚀所述第二栅极结构132两侧的部分厚度的第二本征层126，在所述第二本征层126内形成开口；形成填充满所述开口的第二应力层。
采用选择性外延工艺形成所述第二应力层。本实施例中，在形成所述第二应力层的过程中进行原位自掺杂形成所述第二源漏区134。在其他实施例中，还能够在形成所述第二应力层之后，对所述第二应力层进行离子注入，形成所述第二源漏区134。
本实施例中，所述第一本征层125作为第一区域I的鳍部，所述第一区域I的鳍部未受到第一外延层115形成工艺的不良影响，使得第一区域I的第一本征层125具有良好的性能。且第二区域II的第二本征层126也未受到第二外延层116形成工艺的不良影响，使得第二区域II的第二本征层126也具有良好的性能。并且，本实施例中采用原位自掺杂的第一外延工艺形成所述第一外延层115，使得第一外延层115内的第一防穿通离子分布均匀，且避免了第一外延层115受到离子注入损伤，减少了第一外延层115内晶格缺陷，使得所述第一外延层115起到的反向隔离源区和漏区的作用更强，有效的避免第一区域I源区和漏区之间的穿通现象。
同样的，本实施例中采用原位自掺杂的第三外延工艺形成所述第二外延层116，使得第二外延层116内的第二防穿通离子分布均匀，且避免了第二外延层116受到离子注入损伤，减少了第二外延层116内的晶格缺陷，使得所述第二外延层116起到的反向隔离源区和漏区的作用更强，有效的避免第二区域II源区和漏区之间的穿通现象。
如无特别说明，后续工艺步骤中提供的结构示意图均为在图13基础上的示意图。
参考图15，在所述金刚石层114表面形成层间介质层200，所述层间介质层200覆盖于第一栅极结构131表面、第二栅极结构132表面、第一本征层125表面以及第二本征层126表面，所述层间介质层200顶部与第一栅极结构131顶部以及第二栅极结构132顶部齐平。
所述层间介质层200的材料为氧化硅、氮化硅或氮氧化硅。本实施例中，所述层间介质层200的材料为氧化硅。
参考图16，去除所述第一栅极结构131(参考图15)，在所述第一区域I层间介质层200内形成第一开口；形成填充满所述第一开口的第一实际栅极结构141。去除所述第二栅极结构132(参考图15)，在所述第二区域II层间介质层200内形成第二开口；形成填充满所述第二开口的第二栅极结构142。
所述第一实际栅极结构141包括第一栅介质层和位于第一栅介质层表面的第二栅电极层，所述第一实际栅极结构141横跨所述第一本征层125，且覆盖第一本征层125部分顶部表面和侧壁表面。
所述第二实际栅极结构142包括第二栅介质层和位于第二栅介质层表面的第二栅电极层，所述第二实际栅极结构142横跨所述第二本征层126，且覆盖第二本征层126部分顶部表面和侧壁表面。
所述第一栅介质层的材料为氧化硅、氮化硅、氮氧化硅或高k栅介质材料；所述第二栅介质层的材料为氧化硅、氮化硅、氮氧化硅或高k栅介质材料。其中，所述高k栅介质材料指的是，相对介电常数大于氧化硅相对介电常数的材料，包括氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝。
所述第一栅电极层的材料为多晶硅、掺杂的多晶硅、氮化钛、氮化钽、铜、钨、铝、金或银；所述第二栅电极层的材料为多晶硅、掺杂的多晶硅、氮化钛、氮化钽、铜、钨、铝、金或银。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种鳍式场效应管的形成方法，其特征在于，包括：
提供衬底，所述衬底包括第一区域和第二区域；
在所述衬底表面形成金刚石膜；
刻蚀所述金刚石膜，在所述第一区域金刚石膜内形成第一通孔，在所述第二区域金刚石膜内形成第二通孔；
在所述第二通孔底部表面形成第一绝缘层；
在形成所述第一绝缘层之后，采用外延工艺，形成位于所述第一通孔底部表面的第一外延层以及位于第一外延层顶部表面的第一本征层，其中，所述第一外延层内含有第一防穿通离子，所述第一本征层填充满所述第一通孔；
在所述第一本征层顶部表面形成第二绝缘层；
去除所述第一绝缘层；
在形成所述第二绝缘层之后，采用外延工艺，形成位于所述第二通孔底部表面的第二外延层以及位于第二外延层顶部表面的第二本征层，其中，所述第二外延层内含有第二防穿通离子，所述第二本征层填充满所述第二通孔；
去除所述第二绝缘层；
回刻蚀去除部分厚度的金刚石膜形成金刚石层，所述金刚石层暴露出第一本征层侧壁表面和第二本征层侧壁表面。
2.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述金刚石膜材料的热导率高于氧化硅的热导率。
3.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述金刚石膜的材料为金刚石或类金刚石。
4.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，形成所述金刚石膜的工艺参数包括：将衬底加热至200℃～450℃之后，将所述衬底置于碳氢化合物气体的等离子体中，在所述衬底施加500V～20kV的负脉冲偏压。
5.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述第一防穿通离子为N型离子或P型离子；所述第二防穿通离子为N型离子或P型离子。
6.如权利要求5所述的鳍式场效应管的形成方法，其特征在于，所述N型离子包括P离子；所述P型离子包括B离子。
7.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述第一外延层的材料为硅、锗、锗化硅或碳化硅；所述第二外延层的材料为硅、锗、锗化硅或碳化硅。
8.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述第一本征层的材料为III-V族元素化合物材料；所述第二本征层的材料为III-V族元素化合物材料。
9.如权利要求8所述的鳍式场效应管的形成方法，其特征在于，所述III-V族元素化合物材料包括InGaAs、GaAs、InAs或InSb。
10.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述第一区域为NMOS区域或PMOS区域；所述第二区域为NMOS区域或PMOS区域。
11.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述第一区域为NMOS区域，所述第一防穿通离子为P型离子；所述第二区域为PMOS区域，所述第二防穿通离子为N型离子。
12.如权利要求11所述的鳍式场效应管的形成方法，其特征在于，所述第一外延层的材料为含有硼离子的硅，其中，硼离子浓度范围为1E19atom/cm3～5E21atom/cm3。
13.如权利要求11所述的鳍式场效应管的形成方法，其特征在于，所述第二外延层的材料为含有磷离子的硅，其中，磷离子浓度范围为1E19atom/cm3～6E21atom/cm3。
14.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述第一区域衬底内形成有第一阱区，所述第一阱区的掺杂类型与第一防穿通离子类型相同，且所述第一外延层内的第一防穿通离子掺杂浓度大于第一阱区的掺杂浓度；所述第二区域衬底内形成有第二阱区，所述第二阱区的掺杂类型与第一防穿通离子类型相同，且所述第二外延层内的第二防穿通离子浓度大于第二阱区的掺杂浓度。
15.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，形成所述第一绝缘层的工艺步骤包括：在所述第一通孔底部表面和第二通孔底部表面形成第一绝缘层；在所述第二通孔底部表面的第一绝缘层表面形成第一图形层；以所述第一图形层为掩膜，刻蚀去除位于第一通孔底部表面的第一绝缘层。
16.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，所述第一绝缘层的材料包括氧化硅、氮化硅或氮氧化硅。
17.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，去除所述第一绝缘层的工艺步骤包括：在所述第二绝缘层表面形成第二图形层；以所述第二图形层为掩膜，刻蚀去除位于第二通孔底部表面的第一绝缘层。
18.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，在回刻蚀去除部分厚度的金刚石膜之前，还包括步骤：对所述第一本征层和第二本征层进行平坦化处理，去除高于金刚石膜顶部表面的第一本征层和第二本征层，还去除所述第二绝缘层。
19.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，采用干法刻蚀工艺或SiCoNi刻蚀系统进行所述回刻蚀。
20.如权利要求1所述的鳍式场效应管的形成方法，其特征在于，还包括步骤：形成横跨所述第一本征层的第一栅极结构，所述第一栅极结构覆盖第一本征层部分顶部表面和侧壁表面；在所述第一栅极结构两侧的第一本征层内形成第一源漏区；形成横跨所述第二本征层的第二栅极结构，所述第二栅极结构覆盖第二本征层部分顶部表面和侧壁表面；在所述第二栅极结构两侧的第二本征层内形成第二源漏区。
CN201510631671.2A 2015-09-29 2015-09-29 鳍式场效应管的形成方法 Active CN106558493B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510631671.2A CN106558493B (zh) 2015-09-29 2015-09-29 鳍式场效应管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510631671.2A CN106558493B (zh) 2015-09-29 2015-09-29 鳍式场效应管的形成方法

Publications (2)

Publication Number Publication Date
CN106558493A true CN106558493A (zh) 2017-04-05
CN106558493B CN106558493B (zh) 2020-10-09

Family

ID=58416953

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510631671.2A Active CN106558493B (zh) 2015-09-29 2015-09-29 鳍式场效应管的形成方法

Country Status (1)

Country Link
CN (1) CN106558493B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558498A (zh) * 2015-09-30 2017-04-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113363145A (zh) * 2020-03-05 2021-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20220231019A1 (en) * 2020-06-15 2022-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Source/Drain Regions of Semiconductor Devices and Methods of Forming the Same

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367227A (zh) * 2012-03-29 2013-10-23 中国科学院微电子研究所 半导体器件制造方法
CN103531477A (zh) * 2012-07-05 2014-01-22 台湾积体电路制造股份有限公司 具有位于下方的嵌入式抗穿通层的FinFET方法和结构
CN103887177A (zh) * 2014-03-27 2014-06-25 上海集成电路研发中心有限公司 鳍式有源区的制备方法
US9099424B1 (en) * 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US20150255456A1 (en) * 2014-03-04 2015-09-10 Globalfoundries Inc. Replacement fin insolation in a semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367227A (zh) * 2012-03-29 2013-10-23 中国科学院微电子研究所 半导体器件制造方法
CN103531477A (zh) * 2012-07-05 2014-01-22 台湾积体电路制造股份有限公司 具有位于下方的嵌入式抗穿通层的FinFET方法和结构
US9099424B1 (en) * 2012-08-10 2015-08-04 Monolithic 3D Inc. Semiconductor system, device and structure with heat removal
US20150255456A1 (en) * 2014-03-04 2015-09-10 Globalfoundries Inc. Replacement fin insolation in a semiconductor device
CN103887177A (zh) * 2014-03-27 2014-06-25 上海集成电路研发中心有限公司 鳍式有源区的制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558498A (zh) * 2015-09-30 2017-04-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN106558498B (zh) * 2015-09-30 2019-11-01 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN113363145A (zh) * 2020-03-05 2021-09-07 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN113363145B (zh) * 2020-03-05 2023-12-22 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
US20220231019A1 (en) * 2020-06-15 2022-07-21 Taiwan Semiconductor Manufacturing Co., Ltd. Source/Drain Regions of Semiconductor Devices and Methods of Forming the Same
US11804487B2 (en) * 2020-06-15 2023-10-31 Taiwan Semiconductor Manufacturing Co., Ltd. Source/drain regions of semiconductor devices and methods of forming the same

Also Published As

Publication number Publication date
CN106558493B (zh) 2020-10-09

Similar Documents

Publication Publication Date Title
US11393727B2 (en) Structure and formation method of fin-like field effect transistor
US10037921B2 (en) Structure and formation method of fin-like field effect transistor
US7872303B2 (en) FinFET with longitudinal stress in a channel
CN107958873B (zh) 鳍式场效应管及其形成方法
US10038075B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon-germanium region
CN105990346A (zh) 具有衬底隔离和未掺杂沟道的集成电路结构
US9570589B2 (en) FINFET semiconductor device and fabrication method
US9640660B2 (en) Asymmetrical FinFET structure and method of manufacturing same
CN106653751A (zh) 半导体器件及其制造方法
US20150364580A1 (en) Structure and formation method of fin-like field effect transistor
CN106486375A (zh) 半导体结构的形成方法
CN106558556A (zh) 鳍式场效应管的形成方法
CN106558614A (zh) 半导体结构及其形成方法
CN106486350A (zh) 半导体结构的形成方法
CN107591436B (zh) 鳍式场效应管及其形成方法
CN106558493A (zh) 鳍式场效应管的形成方法
CN106449404A (zh) 半导体结构及其形成方法
CN104064463B (zh) 晶体管及其形成方法
CN104465377B (zh) Pmos晶体管及其形成方法
TWI743252B (zh) 鰭狀場效電晶體裝置與其形成方法
CN106571302A (zh) 鳍式场效应管的形成方法
CN106558498B (zh) 半导体结构及其形成方法
US11908903B2 (en) Process window control for gate formation in semiconductor devices
CN107275211A (zh) 鳍式场效应管的形成方法
CN109841523A (zh) 半导体结构及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant