CN103887177A - 鳍式有源区的制备方法 - Google Patents
鳍式有源区的制备方法 Download PDFInfo
- Publication number
- CN103887177A CN103887177A CN201410118084.9A CN201410118084A CN103887177A CN 103887177 A CN103887177 A CN 103887177A CN 201410118084 A CN201410118084 A CN 201410118084A CN 103887177 A CN103887177 A CN 103887177A
- Authority
- CN
- China
- Prior art keywords
- active area
- fin formula
- separator
- preparation
- groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title abstract description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 45
- 239000000463 material Substances 0.000 claims abstract description 29
- 239000013078 crystal Substances 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000002360 preparation method Methods 0.000 claims description 21
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical group O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 6
- 230000015572 biosynthetic process Effects 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910052732 germanium Inorganic materials 0.000 claims description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 3
- 230000003647 oxidation Effects 0.000 claims description 3
- 238000007254 oxidation reaction Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Element Separation (AREA)
Abstract
本发明公开了一种鳍式有源区的制备方法，包括以下步骤：提供半导体衬底；在所述半导体衬底上形成隔离层；刻蚀所述隔离层形成暴露所述半导体衬底的沟槽；以及通过外延生长单晶半导体材料以在所述沟槽中形成鳍式有源区，所述鳍式有源区具有突出于所述隔离层的顶面的部分。本发明能够避免有源区受顶部圆化和等离子体损伤等不良影响，并降低工艺难度和成本。
Description
技术领域
本发明涉及半导体制造工艺，特别涉及一种鳍式有源区的制备方法。
背景技术
随着半导体器件特征尺寸按摩尔定律等比缩小，芯片集成度不断提高，出现的众多负面效应使传统的平面体硅MOS器件将因为短沟道效应和器件漏电、波动等问题，而很难再满足器件和电路的性能和功耗要求。近年来，一种新型器件结构Fin-typefield-effect transistors(FinFETs)，其三维器件结构使得器件的短沟效应显著抑制，且具有更好的栅控能力，以及双栅的灵活控制等性能，越来越受到人们的关注。FinFET与平面型MOSFET结构的主要区别在于其沟道由衬底上凸起的高而薄的鳍（Fin）构成。如图1所示，衬底10上具有隔离层11和凸起的鳍状有源区121。有源区12包括突出于隔离层11顶面的上部和被隔离层11包围的下部。栅极结构13横跨在有源区12上，覆盖有源区12的上部的3个表面。有源区12上部被栅极结构覆盖的部分形成FinFET器件的沟道区，有源区12上部未被栅极结构覆盖的部分形成源漏。
图2a至图2c所示为目前形成FinFET有源区的方法，其包括以下步骤：首先在衬底10上形成图形化的光刻胶层20，然后以图形化的光刻胶层20为掩膜在衬底10中刻蚀沟槽，去除光刻胶层后形成fin结构的有源区12。之后，在沟槽中形成隔离层11。该方法的缺点在于直接光刻刻蚀形成有源区的图形，很可能造成有源区顶部被圆化，且作为沟道的鳍式有源区侧壁容易受到刻蚀的等离子损伤。另一方面，形成隔离层的隔离工艺较为复杂，填充隔离层隔离介质时要保证不产生孔洞和其它类型的缺陷，工艺要求高，难度大，并也可能引入等离子损伤。
有鉴于此，需要提供一种新的FinFET有源区的制备方法。
发明内容
本发明的主要目的旨在提供一种鳍式有源区的制备方法，能够降低有源区损失、等离子体损伤和复杂工艺带来的高成本。
为达成上述目的，本发明提供一种鳍式有源区的制备方法，包括以下步骤：
S1，提供半导体衬底；
S2，在所述半导体衬底上形成隔离层；
S3，刻蚀所述隔离层形成暴露所述半导体衬底的沟槽；以及
S4，通过外延生长单晶半导体材料以在所述沟槽中形成鳍式有源区，所述鳍式有源区具有突出于所述隔离层的顶面的部分。
优选地，在所述沟槽中外延生长所述单晶半导体材料；进行平坦化以使所述单晶半导体材料的顶面与所述隔离层的上表面平齐；以及去除所述隔离层的上部部分以使所述鳍式有源区的顶面高于所述隔离层的顶面。
优选地，所述隔离层的材料为氧化硅。
优选地，所述隔离层的形成工艺为化学气相沉积或热氧化，其形成厚度为30nm～1000nm。
优选地，所述单晶半导体材料为单晶硅、锗单晶或III-V族单晶材料。
优选地，所述单晶半导体材料的平坦化工艺为刻蚀或化学机械抛光。
优选地，去除所述隔离层的上部部分的工艺为湿法腐蚀或干法反刻工艺。
优选地，所述隔离层未去除部分的高度为20nm～900nm，所述鳍式有源区突出于所述隔离层顶面的部分的高度为10nm～500nm。
优选地，所述沟槽的宽度为5nm～50nm。
本发明所提出的鳍式有源区的制备方法，采用先形成隔离层并刻蚀隔离层形成沟槽，之后采用外延生长单晶半导体材料的方式形成鳍式有源区，可以避免现有技术中直接刻蚀形成鳍式有源区造成的等离子损伤，同时所形成的有源区顶部也不易圆化。此外，本发明还可简化工艺集成方案，无需采用高难度的隔离介质填充，易于实施，可有效降低工艺难度和成本。
附图说明
图1为现有技术中FinFET器件的结构示意图；
图2a～2c为现有技术中FinFET器件有源区的制备方法的剖视图；
图3为本发明的鳍式有源区的制备方法的流程图；
图4a～4e为本发明一实施例的鳍式有源区的制备方法的剖视图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
图3为本发明提供的鳍式有源区制备方法步骤流程图。
如图3所示，本具体实施方式提供的鳍式有源区制备方法，包括以下步骤：
步骤S1：提供半导体衬底。所述半导体衬底可以为形成有半导体器件的硅、形成有半导体器件的绝缘体上硅(SOI)、或者为形成有半导体器件的II-VI或者III-V族化合物半导体。
步骤S2：在半导体衬底上形成隔离层。
请参考图4a，该步骤中，隔离层一般为氧化硅层，在半导体衬底40上通过化学气相沉积或热氧化工艺形成氧化硅层41，其形成厚度科为30nm～1000nm。
步骤S3：刻蚀隔离层形成暴露半导体衬底的沟槽。
如图4b所示，在该步骤中，可采用包括光刻和蚀刻工艺的合适技术来制造沟槽。具体来说，包括在隔离层41上方沉积光刻胶层并图形化形成沟槽图形，根据该沟槽图形刻蚀隔离层41形成多个沟槽42。这些沟槽42的底部延伸至半导体衬底40，使衬底40暴露。这些沟槽42用于在后续步骤中形成鳍式有源区，而隔离层41中未刻蚀的部分则用于作为隔离区。一般的，沟槽的宽度为5nm～50nm。
步骤S4：通过外延生长单晶半导体材料以在沟槽中形成鳍式有源区。
首先请参考图4c，通过外延生长工艺在沟槽中生长单晶半导体材料43，使单晶半导体材料43填满沟槽。其中，单晶半导体材料可以为单晶硅，锗单晶，III-V族单晶材料如砷化镓单晶、铟镓砷单晶等，或其他单晶材料。
之后，进行平坦化工艺去除多余的单晶半导体材料43，形成如图4d所示的平面。具体的，将图4c所示的单晶半导体材料突出隔离层的部分去除直到隔离层的上表面露出，即单晶半导体材料的顶面与邻接的隔离层的上表面平齐。其中，多余单晶半导体材料的去除工艺可采用化学机械抛光或刻蚀工艺来进行。
接下来，去除隔离层41的上部部分，使得单晶半导体材料的顶面高于隔离层的顶面。隔离层上部部分的去除方法可采用湿法腐蚀或干法反刻工艺。如图4e所示，隔离层41未去除的部分形成FinFET器件的隔离区44，而单晶半导体材料45形成鳍式有源区，该鳍式有源区高于隔离层顶面的部分用于形成源漏区和沟道。因此，在去除隔离层上部部分后，可同时形成FinFET器件的鳍式有源区和隔离区。较佳的，隔离区44的高度为20nm～900nm，鳍式有源区突出于隔离层顶面的部分的高度为10nm～500nm。
综上所述，本发明所提供的鳍式有源区的制备方法，先形成具有有源区图形沟槽的隔离层，之后通过外延生长单晶半导体材料来形成鳍式有源区，避免了现有技术中直接在半导体衬底中刻蚀形成有源区造成有源区顶部圆化和等离子体损伤。另一方面本发明无需采用高难度的隔离层介质填充工艺，也省去了隔离层的化学机械抛光步骤，易于实施，更能够有效降低工艺难度和成本。
虽然本发明已以较佳实施例揭示如上，然所述诸多实施例仅为了便于说明而举例而已，并非用以限定本发明，本领域的技术人员在不脱离本发明精神和范围的前提下可作若干的更动与润饰，本发明所主张的保护范围应以权利要求书所述为准。
Claims (9)
1.一种鳍式有源区的制备方法，包括以下步骤：
S1，提供半导体衬底；
S2，在所述半导体衬底上形成隔离层；
S3，刻蚀所述隔离层形成暴露所述半导体衬底的沟槽；以及
S4，通过外延生长单晶半导体材料以在所述沟槽中形成鳍式有源区，所述鳍式有源区具有突出于所述隔离层的顶面的部分。
2.根据权利要求1所述的鳍式有源区的制备方法，其特征在于，步骤S4进一步包括：
在所述沟槽中外延生长所述单晶半导体材料；
进行平坦化以使所述单晶半导体材料的顶面与所述隔离层的上表面平齐；以及
去除所述隔离层的上部部分以使所述鳍式有源区的顶面高于所述隔离层的顶面。
3.根据权利要求1所述的鳍式有源区的制备方法，其特征在于，所述隔离层的材料为氧化硅。
4.根据权利要求1所述的鳍式有源区的制备方法，其特征在于，所述隔离层的形成工艺为化学气相沉积或热氧化，其形成厚度为30nm～1000nm。
5.根据权利要求1所述的鳍式有源区的制备方法，其特征在于，所述单晶半导体材料为单晶硅、锗单晶或III-V族单晶材料。
6.根据权利要求2所述的鳍式有源区的制备方法，其特征在于，所述单晶半导体材料的平坦化工艺为刻蚀或化学机械抛光。
7.根据权利要求2所述的鳍式有源区的制备方法，其特征在于，去除所述隔离层的上部部分的工艺为湿法腐蚀或干法反刻工艺。
8.根据权利要求2所述的鳍式有源区的制备方法，其特征在于，所述隔离层未去除部分的高度为20nm～900nm，所述鳍式有源区突出于所述隔离层顶面的部分的高度为10nm～500nm。
9.根据权利要求1所述的鳍式有源区的制备方法，其特征在于，所述沟槽的宽度为5nm～50nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410118084.9A CN103887177A (zh) | 2014-03-27 | 2014-03-27 | 鳍式有源区的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410118084.9A CN103887177A (zh) | 2014-03-27 | 2014-03-27 | 鳍式有源区的制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN103887177A true CN103887177A (zh) | 2014-06-25 |
Family
ID=50956014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410118084.9A Pending CN103887177A (zh) | 2014-03-27 | 2014-03-27 | 鳍式有源区的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103887177A (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106558493A (zh) * | 2015-09-29 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
| CN107785419A (zh) * | 2016-08-25 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍式场效应晶体管及其制造方法 |
| CN109994428A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050145926A1 (en) * | 2004-01-06 | 2005-07-07 | Lee Jong H. | Double-gate flash memory device and fabrication method thereof |
| US20050158970A1 (en) * | 2004-01-16 | 2005-07-21 | Robert Chau | Tri-gate transistors and methods to fabricate same |
| CN103177948A (zh) * | 2011-12-22 | 2013-06-26 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的鳍部以及鳍式场效应管的形成方法 |
| CN103187286A (zh) * | 2011-12-29 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的制作方法 |
-
2014
- 2014-03-27 CN CN201410118084.9A patent/CN103887177A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050145926A1 (en) * | 2004-01-06 | 2005-07-07 | Lee Jong H. | Double-gate flash memory device and fabrication method thereof |
| US20050158970A1 (en) * | 2004-01-16 | 2005-07-21 | Robert Chau | Tri-gate transistors and methods to fabricate same |
| CN103177948A (zh) * | 2011-12-22 | 2013-06-26 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的鳍部以及鳍式场效应管的形成方法 |
| CN103187286A (zh) * | 2011-12-29 | 2013-07-03 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的制作方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106558493A (zh) * | 2015-09-29 | 2017-04-05 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
| CN106558493B (zh) * | 2015-09-29 | 2020-10-09 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应管的形成方法 |
| CN107785419A (zh) * | 2016-08-25 | 2018-03-09 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍式场效应晶体管及其制造方法 |
| CN107785419B (zh) * | 2016-08-25 | 2020-09-01 | 中芯国际集成电路制造(上海)有限公司 | 一种鳍式场效应晶体管及其制造方法 |
| CN109994428A (zh) * | 2017-12-29 | 2019-07-09 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
| CN109994428B (zh) * | 2017-12-29 | 2021-02-02 | 中芯国际集成电路制造(上海)有限公司 | 半导体结构及其形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101633225B1 (ko) | ＦｉｎＦＥＴ 디바이스를 위한 핀 구조 | |
| US8513078B2 (en) | Structure and method for fabricating fin devices | |
| JP6251604B2 (ja) | フィンｆｅｔ構造を有する半導体装置及びその製造方法 | |
| US8673718B2 (en) | Methods of forming FinFET devices with alternative channel materials | |
| CN104299893B (zh) | 通过执行替代生长制程形成finfet半导体装置的替代鳍片的方法 | |
| US8648400B2 (en) | FinFET semiconductor device with germanium (GE) fins | |
| US20160049489A1 (en) | Integrated circuits with nanowires and methods of manufacturing the same | |
| US9722052B2 (en) | Fin cut without residual fin defects | |
| US9356124B2 (en) | Method for fabricating multi-gate structure device with source and drain having quasi-SOI structure | |
| CN110739272A (zh) | 一种与堆叠纳米线或片兼容的输入输出器件及制备方法 | |
| CN105304490B (zh) | 半导体结构的制作方法 | |
| US20160300942A1 (en) | Semiconductor device and method for fabricating the same | |
| US8999795B2 (en) | Asymmetrical replacement metal gate field effect transistor | |
| CN103887177A (zh) | 鳍式有源区的制备方法 | |
| CN109950256A (zh) | 改善fdsoi pmos结构且提高mos器件性能的方法 | |
| WO2015054928A1 (zh) | 一种FinFET及其制造方法 | |
| CN103378005B (zh) | 多栅极场效应晶体管鳍状结构的制造方法 | |
| CN103258742B (zh) | 晶体管的形成方法 | |
| CN102790005B (zh) | 一种选择性刻蚀制备全隔离混合晶向soi的方法 | |
| US9324868B2 (en) | Epitaxial growth of silicon for FinFETS with non-rectangular cross-sections | |
| US10158023B2 (en) | Fabricating method of fin field effect transistor | |
| CN103187286B (zh) | 鳍式场效应晶体管的制作方法 | |
| CN103632978A (zh) | 半导体结构的形成方法 | |
| CN109216200B (zh) | 一种基于体硅全包围栅极SOI FinFET的制作方法 | |
| CN103367432B (zh) | 多栅极场效应晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20140625 |