CN103367432B - 多栅极场效应晶体管及其制造方法 - Google Patents

多栅极场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN103367432B
CN103367432B CN201210101625.8A CN201210101625A CN103367432B CN 103367432 B CN103367432 B CN 103367432B CN 201210101625 A CN201210101625 A CN 201210101625A CN 103367432 B CN103367432 B CN 103367432B
Authority
CN
China
Prior art keywords
silicon layer
germanium
field effect
effect transistor
gate field
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210101625.8A
Other languages
English (en)
Other versions
CN103367432A (zh
Inventor
鲍宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201210101625.8A priority Critical patent/CN103367432B/zh
Publication of CN103367432A publication Critical patent/CN103367432A/zh
Application granted granted Critical
Publication of CN103367432B publication Critical patent/CN103367432B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供一种多栅极场效应晶体管及制造方法，多栅极场效应晶体管中鳍状结构包括硅锗层和硅层，所述硅锗层上部分小于下部分，所述硅锗层能够形成较佳的应力作用，从而提高鳍状结构中沟道迁移率等性能。所述多栅极场效应晶体管的制造方法通过在利用两次外延生长法的选择性生长的特性和氮化硅层的遮挡，形成的鳍状结构的尺寸易于控制，且形成的界面良好，同时形成工艺简单，易于控制工艺成本。

Description

多栅极场效应晶体管及其制造方法
技术领域
本发明涉及集成电路制造领域，尤其涉及一种多栅极场效应晶体管及其制造方法。
背景技术
近年来金属氧化物半导体场效应晶体管(MOSFET)不断向缩小尺寸的趋势发展，这是为了增加速度、提高组件集成度与降低集成电路的成本，晶体管的尺寸持续地减小，晶体管的缩小已经达到了各种性能的极限。其中栅极氧化物的厚度和源极/漏极结深度都达到了极限。
因此，业界开发出了多栅场效应晶体管(Multi-GateTransistors)，多栅极场效应晶体管技术是一种新型电路结构技术。传统晶体管是每个晶体管只有一个栅用来控制电流在两个结构单元之间通过或中断，进而形成计算中所需的“0”与“1”。而多栅晶体管技术是每个晶体管有两个或三个栅，从而提高了晶体管控制电流的能力，即计算能力，并且大幅降低了功耗，减少了电流间的相互干扰。其中，多栅极场效应晶体管是一种将一个以上栅极并入到单个器件的MOSFET中的器件结构，这意味着，沟道在多个表面上被几个栅极包围，从而能够更多地抑制“截止”状态时的漏电流，并能够增强“导通”状态下的驱动电流，这样就获得了较低功耗和性能增强的器件结构。
J.P.Colinge在一篇名称为“FinFETsandotherMulti-GateTransistors”的美国文献中介绍了多种类型的多栅极场效应晶体管，包括双栅晶体管(Double-Gate，FinFET)，三栅晶体管(Tri-Gate)，欧姆形栅晶体管(Ω-Gate)以及四边形栅晶体管(Quad-Gate)等。其中，以双栅晶体管为例，双栅晶体管使用了两个栅极以控制沟道，极大地抑制了短沟道效应。双栅晶体管的一个具体变形就是鳍型晶体管(FinFET)，所述FinFET包括垂直的鳍状结构和横跨在所述鳍状结构侧面的栅极，在栅极两侧的鳍状结构的两端部分别为源极和漏极，栅极下的鳍状结构中形成沟道。作为非平面器件，FinFET的鳍状结构的尺寸决定了晶体管器件的有效沟道长度。FinFET与常规平面的MOS晶体管相比更加紧凑，能够实现更高的晶体管密度和更小的整体微电子技术。此外，三栅晶体管是多栅晶体管的另一常见形状，其中所述栅极横跨在所述鳍状结构的侧面和顶部表面，以形成三面控制沟道，进一步提高器件的整体性能。
鳍状结构的垂直方向高度和水平方向宽度和长度对驱动电流的性能、短沟道效应以及漏电流等都有巨大影响。例如垂直方向高度更高的鳍状结构提供更高的驱动电流，水平方向宽度更小的鳍状结构能够更好地抑制漏电流，然而，由于尺寸不断缩小，鳍状结构垂直方向高度逐渐减小，器件中沟道的迁移率会有所降低，则器件的驱动电流会受到影响。因此，如何通过一种新的多栅极场效应晶体管的结构及其制造方法，提高多栅极场效应晶体管的迁移率成为业界亟待研究的课题。
发明内容
本发明的目的是提供一种性能良好的多栅极场效应晶体管。
本发明的另一目的是提供一种工艺简单、易于控制的多栅极场效应晶体管的制造方法。
为解决上述技术问题，本发明提供一种多栅极场效应晶体管，包括：半导体衬底；鳍状结构，位于所述半导体衬底上；栅极，跨设于所述鳍状结构的中部的上表面和侧壁上；所述鳍状结构包括硅锗层和硅层，所述硅锗层上部分小于下部分，所述硅层围绕于所述硅锗层的上部分。
进一步的，所述鳍状结构还包括氮化硅层，所述氮化硅层设置于所述硅锗层和硅层上。
进一步的，所述鳍状结构的厚度大于50埃。
进一步的，还包括隔离层，所述隔离层位于所述鳍状结构以外的半导体衬底上。
进一步的，所述隔离层为二氧化硅，所述隔离层的厚度为50nm～500nm。
本发明还提供一种多栅极场效应晶体管的制造方法，包括以下步骤：
提供半导体衬底，在半导体衬底上形成隔离层，并在隔离层中形成沟槽；
利用外延生长法形成硅锗层，以填充所述沟槽；
利用化学机械研磨工艺去除所述沟槽以外的硅锗层，回刻蚀所述沟槽内的部分硅锗层；
在所述沟槽的硅锗层上形成氮化硅层；
刻蚀去除部分所述隔离层，以暴露所述氮化硅层和部分硅锗层；
进行氧化工艺，以氧化部分硅锗层；
刻蚀去除被氧化的硅锗层，剩余的硅锗层的上部分小于下部分；
利用外延生长法，在剩余的硅锗层周围生长硅层；
刻蚀部分硅层，保留位于氮化硅层正下方的硅层，以形成鳍状结构。
进一步的，针对所述多栅极场效应晶体管的制造方法，在刻蚀去除部分硅层的步骤之后，还包括：在所述半导体衬底上形成跨设于所述鳍状结构的中部的上表面和侧壁上的栅极。
进一步的，针对所述多栅极场效应晶体管的制造方法，在刻蚀去除部分硅层和形成栅极的步骤之间，还包括：去除所述氮化硅层。
进一步的，针对所述多栅极场效应晶体管的制造方法，所述鳍状结构的厚度大于50埃。
进一步的，针对所述多栅极场效应晶体管的制造方法，所述隔离层为二氧化硅，所述隔离层的厚度为50nm～500nm。
进一步的，针对所述多栅极场效应晶体管的制造方法，所述硅锗层形成的反应温度为500℃～800℃，反应物包括硅烷和锗烷，所述硅烷的流量范围为5sccm～20sccm，所述锗烷的流量范围为1sccm～5sccm。
综上所述，本发明所述多栅极场效应晶体管中鳍状结构包括硅锗层和硅层，所述硅锗层上部分小于下部分，所述硅锗层能够形成较佳的应力作用，从而提高鳍状结构中沟道迁移率等性能。所述多栅极场效应晶体管的制造方法，通过在利用两次外延生长法的选择性生长的特性和氮化硅层的遮挡，形成的鳍状结构的尺寸易于控制，且形成的界面良好，同时形成工艺简单，易于控制工艺成本。
附图说明
图1为本发明一实施例中多栅极场效应晶体管的结构示意图。
图2为本发明一实施例中多栅极场效应晶体管的制造方法的流程示意图。
图3～图12为本发明一实施例中多栅极场效应晶体管的制造过程中的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。
其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
图1为本发明一实施例中多栅极场效应晶体管的结构示意图。如图1所示，本发明提供一种多栅极场效应晶体管，包括：半导体衬底100、鳍状结构300以及栅极112；其中，所述鳍状结构300位于所述半导体衬底100上，所述栅极112跨设于所述鳍状结构300的中部的上表面和侧壁上，所述鳍状结构300包括硅锗层104和硅层110，所述硅锗层104的上部分小于下部分，呈“凸”形，所述硅层110围绕于所述硅锗层104的上部分。
本实施例中，所述鳍状结构的厚度大于50埃，较佳的厚度为100埃。所述鳍状结构300还可以包括氮化硅层106，所述氮化硅层106设置于所述硅锗层104和硅层110上。
本实施例中，在所述鳍状结构300外的半导体衬底100上还形成有隔离层102，以作为隔离结构，所述隔离层102优选为二氧化硅，所述隔离层102的厚度为50nm～500nm。
本发明还提供了一种多栅极场效应晶体管的制造方法，图2为本发明一实施例中多栅极场效应晶体管的制造方法的流程示意图。
如图2所示，所述多栅极场效应晶体管的制造方法包括以下步骤：
步骤S01：提供半导体衬底，在半导体衬底上形成隔离层，并在隔离层中形成沟槽；
步骤S02：生长硅锗层，所述硅锗层填充所述沟槽；
步骤S03：利用化学机械研磨去除沟槽以外的硅锗层，回刻蚀沟槽内的部分硅锗层；
步骤S04：在所述沟槽中硅锗层上形成氮化硅层；
步骤S05：刻蚀去除部分所述隔离层，以暴露所述氮化硅层和部分硅锗层；
步骤S06：进行氧化工艺，以氧化部分硅锗层；
步骤S07：刻蚀去除被氧化的硅锗层，剩余的硅锗层的上部分小于下部分，呈“凸”形；
步骤S08：利用外延生长法，在剩余的硅锗层周围生长硅层；
步骤S09：刻蚀部分硅层，保留位于氮化硅层正下方的硅层，以形成鳍状结构。
图3～图12为本发明一实施例中多栅极场效应晶体管的制造过程中的结构示意图。以下结合图1～图12，详细说明本发明一实施例中多栅极场效应晶体管的制造方法。
如图3和图4所示，在步骤S01中，提供半导体衬底100，所述半导体衬底100的材质可以为单晶硅、多晶硅、无定形硅、硅锗化合物或绝缘体上硅(SOI)等，在所述半导体衬底100上形成隔离层102，所述隔离层102较佳的材质为二氧化硅，较佳的厚度范围为50nm～500nm，可以采用热氧化法或化学气相沉积法(CVD)形成。在所述隔离层102上涂覆图案化的光刻胶(图中未标示)，以图案化的光刻胶为掩膜，刻蚀所述隔离层102，从而在隔离层102中形成沟槽200，所述沟槽200位于后续形成鳍状结构(Fin)的位置，所述沟槽200的深度例如为50nm～500nm，与隔离层102的厚度保持一致，以露出沟槽200下方的半导体衬底100。
如图5所示，在步骤S02中，生长硅锗层104，所述硅锗层104填充图4所示沟槽200，利用外延生长法形成，温度例如为500℃～800℃，通入反应物包括硅烷(SiH4)和锗烷(GeH4)，所述硅烷的流量范围为5sccm～20sccm，所述锗烷的流量范围为1sccm～5sccm。利用外延生长法的选择性生长的特性，从沟槽200中暴露的半导体衬底100起形成硅锗层104，直至填充所述沟槽200。
如图6所示，在步骤S03中，首先利用化学机械研磨去除如图4所示的沟槽200以外的硅锗层104，接着回刻蚀沟槽200内的部分硅锗层104，本实施例中可采用CF2Cl2干法刻蚀或双氧水湿法刻蚀，刻蚀过程中对硅锗层104的刻蚀速率大于对隔离层102的刻蚀速率，从而使硅锗层104的高度低于所述隔离层102的高度，高度差H1的范围在10nm～200nm，其高度差H1即为其后形成的氮化硅层106的厚度。
如图4和7所示，在步骤S04中，在所述沟槽200中的硅锗层104上形成氮化硅层106，由于在步骤S03中硅锗层104的高度低于所述隔离层102的高度，在高度差H1处形成氮化硅层106；较佳的，所述氮化硅层106的形成过程包括：首先利用化学气相沉积(CVD)或物理气相沉积(PVD)工艺在沟槽200以及隔离层102上覆盖氮化硅材质；接着利用化学机械研磨(CMP)去除位于沟槽200以外的氮化硅材质，从而在沟槽200中形成氮化硅层106。
如图8所示，在步骤S05中，刻蚀去除部分所述隔离层102，以暴露所述氮化硅层106和部分硅锗层104，在所述硅锗层104上由氮化硅层106遮挡不被刻蚀损伤，刻蚀物质可以为三氟甲烷(CHF3)和氦气(He)，剩余的隔离层102的厚度H2范围为50nm～500nm。
如图9所示，在步骤S06中，进行氧化工艺，通入气体为氧气和氮气，在温度范围为100℃～500℃的环境下进行氧化，使暴露的硅锗层104被氧化，从而形成被氧化的硅锗层108。
如图9和图10所示，在步骤S07中，刻蚀去除被氧化的硅锗层108，采用氢氟酸进行刻蚀，形成的剩余的硅锗层108的上部分小于下部分，呈如图10所示的“凸”形结构，硅锗层108上部分的截面宽度大于5nm，下部分的截面宽度大于10nm。
如图11所示，在步骤S08中，利用外延生长法的选择生长性，在剩余的硅锗层104周围生长硅层110，本实施例中是在温度为300℃～800℃的环境温度下，通入硅烷进行反应。
如图12所示，在步骤S09中，刻蚀部分硅层110，进行干法刻蚀，利用氮化硅层106的阻挡作用，刻蚀结束后位于氮化硅层106正下方的硅层110保留下来，从而形成鳍状结构，所述氮化硅层106可以保留作为鳍状结构的一部分，以形成鳍式场效晶体管(FinField-effectTransistor；FinFET)，或去除所述氮化硅层106，以形成三栅场效应晶体管(Tri-Field-effectTransistor)。
最后，如图1所示，在形成鳍状结构之后，在所述半导体衬底100上形成跨设于所述鳍状结构的中部的上表面和侧壁上的栅极112。
综上所述，本发明所述多栅极场效应晶体管中鳍状结构300包括硅锗层104和硅层110，所述硅锗层104上部分小于下部分，呈“凸”形，所述硅锗层104能够形成较佳的应力作用，从而提高鳍状结构300中沟道迁移率等性能。所述多栅极场效应晶体管的制造方法，通过在利用两次外延生长法的选择性生长的特性和氮化硅层的遮挡，形成的鳍状结构的尺寸易于控制，且形成的界面良好，同时形成工艺简单，易于控制工艺成本。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (6)

1.一种多栅极场效应晶体管的制造方法，包括：
提供半导体衬底，在半导体衬底上形成隔离层，并在隔离层中形成沟槽；
利用外延生长法形成硅锗层，以填充所述沟槽；
利用化学机械研磨工艺去除所述沟槽以外的硅锗层，回刻蚀所述沟槽内的部分硅锗层；
在所述沟槽中的硅锗层上形成氮化硅层；
刻蚀去除部分所述隔离层，以暴露所述氮化硅层和部分硅锗层；
进行氧化工艺，以氧化部分硅锗层；
刻蚀去除被氧化的硅锗层，剩余的硅锗层的上部分小于下部分；
利用外延生长法在剩余的硅锗层周围生长硅层；
刻蚀部分硅层，保留位于氮化硅层正下方的硅层，以形成鳍状结构。
2.如权利要求1所述的多栅极场效应晶体管的制造方法，其特征在于，在刻蚀去除部分硅层的步骤之后，还包括：在所述半导体衬底上形成跨设于所述鳍状结构的中部的上表面和侧壁上的栅极。
3.如权利要求1所述的多栅极场效应晶体管的制造方法，其特征在于，在刻蚀去除部分硅层和形成栅极的步骤之间，还包括：去除所述氮化硅层。
4.如权利要求1所述的多栅极场效应晶体管的制造方法，其特征在于，所述鳍状结构的厚度大于50埃。
5.如权利要求1所述的多栅极场效应晶体管的制造方法，其特征在于，所述隔离层为二氧化硅，所述隔离层的厚度为50nm～500nm。
6.如权利要求1所述的多栅极场效应晶体管的制造方法，其特征在于，所述硅锗层形成的反应温度为500℃～800℃，反应物包括硅烷和锗烷，所述硅烷的流量范围为5sccm～20sccm，所述锗烷的流量范围为1sccm～5sccm。
CN201210101625.8A 2012-03-31 2012-03-31 多栅极场效应晶体管及其制造方法 Active CN103367432B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210101625.8A CN103367432B (zh) 2012-03-31 2012-03-31 多栅极场效应晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210101625.8A CN103367432B (zh) 2012-03-31 2012-03-31 多栅极场效应晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN103367432A CN103367432A (zh) 2013-10-23
CN103367432B true CN103367432B (zh) 2016-02-03

Family

ID=49368403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210101625.8A Active CN103367432B (zh) 2012-03-31 2012-03-31 多栅极场效应晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN103367432B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105336587B (zh) * 2014-06-17 2018-05-15 中芯国际集成电路制造(北京)有限公司 半导体器件及其制造方法
US9257558B2 (en) * 2014-07-10 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. FinFET device with gate oxide layer

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101142688A (zh) * 2005-01-18 2008-03-12 英特尔公司 具有应变沟道区的非平面mos结构
CN102222691A (zh) * 2010-04-13 2011-10-19 联合大学 高驱动电流三维多重闸极晶体管及其制法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7452768B2 (en) * 2005-10-25 2008-11-18 Freescale Semiconductor, Inc. Multiple device types including an inverted-T channel transistor and method therefor
DE102006001680B3 (de) * 2006-01-12 2007-08-09 Infineon Technologies Ag Herstellungsverfahren für eine FinFET-Transistoranordnung und entsprechende FinFET-Transistoranordnung

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101142688A (zh) * 2005-01-18 2008-03-12 英特尔公司 具有应变沟道区的非平面mos结构
CN102222691A (zh) * 2010-04-13 2011-10-19 联合大学 高驱动电流三维多重闸极晶体管及其制法

Also Published As

Publication number Publication date
CN103367432A (zh) 2013-10-23

Similar Documents

Publication Publication Date Title
US10510853B2 (en) FinFET with two fins on STI
US8648400B2 (en) FinFET semiconductor device with germanium (GE) fins
US20160049489A1 (en) Integrated circuits with nanowires and methods of manufacturing the same
CN106449749B (zh) 半导体元件及其制作方法
CN104795332A (zh) 鳍式场效应晶体管的形成方法
WO2017071181A1 (zh) 一种全包围栅结构的制备方法
CN113782441B (zh) FinFET的制造方法
CN103378005B (zh) 多栅极场效应晶体管鳍状结构的制造方法
CN105304490A (zh) 半导体结构的制作方法
CN106952819B (zh) 鳍式场效应晶体管的形成方法
CN103367432B (zh) 多栅极场效应晶体管及其制造方法
CN104425346A (zh) 绝缘体上鳍片的制造方法
CN105633000A (zh) 浅沟槽隔离结构及其形成方法、半导体器件及其形成方法
CN104347508B (zh) 半导体结构及其形成方法
CN103632978B (zh) 半导体结构的形成方法
CN107546127B (zh) 半导体元件及其制作方法
CN103915344B (zh) 半导体器件及其形成方法
CN103187289B (zh) 多栅极场效应晶体管的制造方法
CN103187446B (zh) 多栅极场效应晶体管及其制造方法
CN108630752B (zh) 半导体结构及其形成方法
CN113838934A (zh) 半导体结构及其形成方法
CN105575806A (zh) 鳍式场效应晶体管及其制造方法
CN103137671B (zh) 多栅极场效应晶体管及其制作方法
CN103021857B (zh) 多栅极场效应晶体管的制造方法
KR101289666B1 (ko) 벌크형 나노구조 트랜지스터 및 이의 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant